JPH10233954A - 撮像装置及び画像処理装置 - Google Patents
撮像装置及び画像処理装置Info
- Publication number
- JPH10233954A JPH10233954A JP9037700A JP3770097A JPH10233954A JP H10233954 A JPH10233954 A JP H10233954A JP 9037700 A JP9037700 A JP 9037700A JP 3770097 A JP3770097 A JP 3770097A JP H10233954 A JPH10233954 A JP H10233954A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- image processing
- synchronization
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ヘッド分離型カメラは、カメラヘッド部と信
号処理部間で、ＣＣＤ信号や、同期合わせのためのＨ
Ｄ、ＶＤ、ＣＬＫ、制御データなどの多数の信号が必要
となり複数の電送ケーブルを必要とするため取り扱いが
悪く、コスト高であった。 【解決手段】 被写体を撮像し映像信号を出力するＣＣ
Ｄ等の撮像手段と、水平、垂直同期信号を発生する同期
信号発生手段と、第１の制御信号を拡張カードから入力
する第１の端子と、上記入力した第１の制御信号と前記
同期信号とに基づいて第２の制御信号を生成する送信デ
ータ生成手段と、上記映像信号に第２の制御信号と上記
同期信号発生手段からの同期信号と基準クロックとを加
算する手段と、上記加算された映像信号を前記拡張カー
ドに対し出力する第２の端子を備えた撮像装置と拡張カ
ードとからなる。
号処理部間で、ＣＣＤ信号や、同期合わせのためのＨ
Ｄ、ＶＤ、ＣＬＫ、制御データなどの多数の信号が必要
となり複数の電送ケーブルを必要とするため取り扱いが
悪く、コスト高であった。 【解決手段】 被写体を撮像し映像信号を出力するＣＣ
Ｄ等の撮像手段と、水平、垂直同期信号を発生する同期
信号発生手段と、第１の制御信号を拡張カードから入力
する第１の端子と、上記入力した第１の制御信号と前記
同期信号とに基づいて第２の制御信号を生成する送信デ
ータ生成手段と、上記映像信号に第２の制御信号と上記
同期信号発生手段からの同期信号と基準クロックとを加
算する手段と、上記加算された映像信号を前記拡張カー
ドに対し出力する第２の端子を備えた撮像装置と拡張カ
ードとからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、撮像装置及び画像
処理装置に関し、特に撮像部と信号処理部をケーブルな
どにより分離する撮像システムに関するものである。
処理装置に関し、特に撮像部と信号処理部をケーブルな
どにより分離する撮像システムに関するものである。
【０００２】
【従来の技術】固体撮像素子（以下ＣＣＤと称する）を
用いた撮像装置は、最近ＣＣＤ撮像部と、ＣＣＤからの
信号を処理してビデオ信号として出力する信号処理部を
分離し、その間をケーブルなどにより延長するいわゆる
ヘッド分離型カメラと呼ばれる撮像装置が数多く提案さ
れている。
用いた撮像装置は、最近ＣＣＤ撮像部と、ＣＣＤからの
信号を処理してビデオ信号として出力する信号処理部を
分離し、その間をケーブルなどにより延長するいわゆる
ヘッド分離型カメラと呼ばれる撮像装置が数多く提案さ
れている。
【０００３】またＣＣＤを用いたカメラ信号処理方式
は、近年の電子技術の進歩とともに、小型、軽量化が進
んできている。とりわけ半導体の技術の進歩により高速
なＡＤ変換、ＤＡ変換、を用いてデジタル信号として信
号処理する方式が増加している。
は、近年の電子技術の進歩とともに、小型、軽量化が進
んできている。とりわけ半導体の技術の進歩により高速
なＡＤ変換、ＤＡ変換、を用いてデジタル信号として信
号処理する方式が増加している。
【０００４】
【発明が解決しようとしている課題】しかし、これら従
来のヘッド分離型カメラは、カメラヘッド部と信号処理
部間で、ＣＣＤ信号や、同期合わせのためのＨＤ、Ｖ
Ｄ、ＣＬＫ、制御データなどの多数の信号が必要となり
複数の電送ケーブルを必要とするため取り扱いが悪く、
コスト高であった。
来のヘッド分離型カメラは、カメラヘッド部と信号処理
部間で、ＣＣＤ信号や、同期合わせのためのＨＤ、Ｖ
Ｄ、ＣＬＫ、制御データなどの多数の信号が必要となり
複数の電送ケーブルを必要とするため取り扱いが悪く、
コスト高であった。
【０００５】本発明は、カメラヘッド部から画像処理部
への制御用送信データを、同期信号とクロックが多重さ
れた映像信号に対し多重することで、カメラヘッド部と
画像処理部間の通信を省線化したヘッド分離型の撮像装
置及び画像処理装置を提供することを目的とする。
への制御用送信データを、同期信号とクロックが多重さ
れた映像信号に対し多重することで、カメラヘッド部と
画像処理部間の通信を省線化したヘッド分離型の撮像装
置及び画像処理装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記問題点を改
善するために行われたものであり、カメラヘッド部から
画像処理部へ送信する信号において、映像信号と同期信
号とクロックを一本の信号線に多重することで、カメラ
ヘッド部と画像処理部の間の配線を省線化すると共に、
映像信号の中の同期信号部分に制御用送信データを多重
するための送信データ生成手段を備えることで、カメラ
ヘッド部から画像処理部へ送信する制御用信号線を更に
削減できるようにした。
善するために行われたものであり、カメラヘッド部から
画像処理部へ送信する信号において、映像信号と同期信
号とクロックを一本の信号線に多重することで、カメラ
ヘッド部と画像処理部の間の配線を省線化すると共に、
映像信号の中の同期信号部分に制御用送信データを多重
するための送信データ生成手段を備えることで、カメラ
ヘッド部から画像処理部へ送信する制御用信号線を更に
削減できるようにした。
【０００７】又、請求項１の撮像装置は被写体を撮像し
映像信号を出力する撮像手段と、同期信号を発生する同
期信号発生手段と、第１の制御信号を入力する第１の端
子と、上記入力した第１の制御信号と前記同期信号とに
基づいて第２の制御信号を生成する送信データ生成手段
と、上記映像信号に第２の制御信号と上記同期信号発生
手段からの同期信号と基準クロックとを加算する手段
と、上記加算された映像信号を出力する第２の端子を備
えたことを特徴とする。これによりカメラヘッドと信号
処理部の通信線を大巾に削減することができる。
映像信号を出力する撮像手段と、同期信号を発生する同
期信号発生手段と、第１の制御信号を入力する第１の端
子と、上記入力した第１の制御信号と前記同期信号とに
基づいて第２の制御信号を生成する送信データ生成手段
と、上記映像信号に第２の制御信号と上記同期信号発生
手段からの同期信号と基準クロックとを加算する手段
と、上記加算された映像信号を出力する第２の端子を備
えたことを特徴とする。これによりカメラヘッドと信号
処理部の通信線を大巾に削減することができる。
【０００８】又、請求項５の画像処理装置は第２の制御
信号、クロック、複合同期信号が加算された映像信号を
入力する第５の端子と、上記映像信号から前記第２の制
御信号を分離する受信データ分離手段と、映像信号から
バーストクロックを分離するバーストゲート手段と、分
離したバーストクロックから連続したクロックを生成す
るためのクロック生成手段と、映像信号から第１の同期
信号を分離する同期分離手段と、分離した第１の同期信
号を基準に第２の同期信号を発生する同期信号発生手段
と、分離した第２の制御信号と発生した第２の同期信号
に基づき第１の制御信号を生成すると共に画像処理装置
全体のシステム制御を行う第２の制御手段と、上記第１
の制御信号を撮像装置に出力する第６の端子と、上記連
続したクロックと第２の同期信号を基に映像信号のＡＤ
変換及び画像処理を行う手段とを備えたものであるの
で、カメラヘッドとの通信線を低減させた場合にも安定
した動作を行うことができる。
信号、クロック、複合同期信号が加算された映像信号を
入力する第５の端子と、上記映像信号から前記第２の制
御信号を分離する受信データ分離手段と、映像信号から
バーストクロックを分離するバーストゲート手段と、分
離したバーストクロックから連続したクロックを生成す
るためのクロック生成手段と、映像信号から第１の同期
信号を分離する同期分離手段と、分離した第１の同期信
号を基準に第２の同期信号を発生する同期信号発生手段
と、分離した第２の制御信号と発生した第２の同期信号
に基づき第１の制御信号を生成すると共に画像処理装置
全体のシステム制御を行う第２の制御手段と、上記第１
の制御信号を撮像装置に出力する第６の端子と、上記連
続したクロックと第２の同期信号を基に映像信号のＡＤ
変換及び画像処理を行う手段とを備えたものであるの
で、カメラヘッドとの通信線を低減させた場合にも安定
した動作を行うことができる。
【０００９】
【発明の実施の形態】図１は、本発明の実施例のカメラ
ヘッド部を示す。
ヘッド部を示す。
【００１０】図において、カメラヘッド部１は、ズーム
レンズ１０、アイリス１１、光学ローパスフィルタ及び
赤外線カットフィルター１２、ＣＣＤ１３、ＣＤＳ回路
１４、ＡＧＣ制御回路１５、ＣＣＤ信号と制御用送信デ
ータＴＸとを加算する加算回路１６と、７５オーム同軸
線をドライブするドライブ回路１７、同期信号発生器Ｓ
ＳＧ１９、ＭＰＵ２０と、映像信号の同期信号期間に制
御データを送受信する処理回路２１（以下ＶＩＤＳ：Ｖ
ｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ ＤａｔａＳｉｇｎ
ａｌ）と、６．２Ｖ電源からノイズの少ない５Ｖ電源を
作るシリーズレギュレータＲＥＧ２３と、ステレオマイ
クの右用マイク２５、及び左用マイク２６からなる。
レンズ１０、アイリス１１、光学ローパスフィルタ及び
赤外線カットフィルター１２、ＣＣＤ１３、ＣＤＳ回路
１４、ＡＧＣ制御回路１５、ＣＣＤ信号と制御用送信デ
ータＴＸとを加算する加算回路１６と、７５オーム同軸
線をドライブするドライブ回路１７、同期信号発生器Ｓ
ＳＧ１９、ＭＰＵ２０と、映像信号の同期信号期間に制
御データを送受信する処理回路２１（以下ＶＩＤＳ：Ｖ
ｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ ＤａｔａＳｉｇｎ
ａｌ）と、６．２Ｖ電源からノイズの少ない５Ｖ電源を
作るシリーズレギュレータＲＥＧ２３と、ステレオマイ
クの右用マイク２５、及び左用マイク２６からなる。
【００１１】３１は複合同期信号とクロックと制御用送
信データが加算された映像信号を画像処理部３へ送信す
る出力端子、３６は画像処理部３からの制御用受信デー
タを入力する入力端子、３４は第１のアナログ電源（こ
こでは５Ｖ）をレギュレートするためのアンレギュレー
ト電源入力（ここでは６．２Ｖ）の入力端子である。３
２は第２のアナログ電源（ここでは９Ｖ）の入力端子、
３７はステレオマイクの右音声信号の出力端子、３８は
ステレオマイクの左音声信号の出力端子である。
信データが加算された映像信号を画像処理部３へ送信す
る出力端子、３６は画像処理部３からの制御用受信デー
タを入力する入力端子、３４は第１のアナログ電源（こ
こでは５Ｖ）をレギュレートするためのアンレギュレー
ト電源入力（ここでは６．２Ｖ）の入力端子である。３
２は第２のアナログ電源（ここでは９Ｖ）の入力端子、
３７はステレオマイクの右音声信号の出力端子、３８は
ステレオマイクの左音声信号の出力端子である。
【００１２】ケーブル２は、カメラヘッド１と画像処理
部３をつなぐためのものである。
部３をつなぐためのものである。
【００１３】動作を説明する。ズームレンズ１０、アイ
リス１１、光学ローパスフィルタ及び赤外線カットフィ
ルター１２、ＣＣＤ１３、ＣＤＳ回路１４、ＡＧＣ制御
回路１５を経由してＣＣＤ信号による撮像信号（映像信
号）が取り込まれる。同期信号発生器１９ではＣＣＤ撮
像用の種々の同期パルスと複合同期信号、バーストゲー
トパルス（ＢＧＰ）、撮像の基準となる所定期間の連続
した画素クロックを出力する。バーストゲート（ＢＧ）
回路８１では、同期信号発生器１９からのＢＧＰによ
り、入力される連続したクロックを映像信号への加算に
適したバーストクロックになるようゲートする。ＶＩＤ
Ｓ回路２１は、入力端子３６より受信した画像処理部３
（図２にて説明）からの制御用受信データを受信し、こ
れをＭＰＵ２０に送信する。ＭＰＵ２０からは画像処理
部３に送信するための制御用送信データが入力され、Ｖ
ＩＤＳ回路２１はこれを加算回路１６に出力する。これ
らＶＩＤＳ通信はすべて同期信号発生器１９からの水
平、垂直同期信号及びクロックに同期して行われる。Ｖ
ＩＤＳ通信では垂直帰線期間に必要なデータを重畳させ
ている。
リス１１、光学ローパスフィルタ及び赤外線カットフィ
ルター１２、ＣＣＤ１３、ＣＤＳ回路１４、ＡＧＣ制御
回路１５を経由してＣＣＤ信号による撮像信号（映像信
号）が取り込まれる。同期信号発生器１９ではＣＣＤ撮
像用の種々の同期パルスと複合同期信号、バーストゲー
トパルス（ＢＧＰ）、撮像の基準となる所定期間の連続
した画素クロックを出力する。バーストゲート（ＢＧ）
回路８１では、同期信号発生器１９からのＢＧＰによ
り、入力される連続したクロックを映像信号への加算に
適したバーストクロックになるようゲートする。ＶＩＤ
Ｓ回路２１は、入力端子３６より受信した画像処理部３
（図２にて説明）からの制御用受信データを受信し、こ
れをＭＰＵ２０に送信する。ＭＰＵ２０からは画像処理
部３に送信するための制御用送信データが入力され、Ｖ
ＩＤＳ回路２１はこれを加算回路１６に出力する。これ
らＶＩＤＳ通信はすべて同期信号発生器１９からの水
平、垂直同期信号及びクロックに同期して行われる。Ｖ
ＩＤＳ通信では垂直帰線期間に必要なデータを重畳させ
ている。
【００１４】加算回路１６では、ＡＧＣ制御回路１５か
ら出力された映像信号と、ＶＩＤＳ回路２１からの制御
用送信データと、ＢＧ回路８１からのバーストクロック
と、同期信号発生器１９からの複合同期信号とを加算す
る。加算された映像信号は、７５Ωドライブ回路１７で
ドライブされ、出力端子３１から画像処理部３に出力さ
れる。カメラヘッド部１全体を制御するＭＰＵ２０は、
ＶＩＤＳ回路２１を介して画像処理部３と通信すること
になり、この通信に基づき、ズームレンズ１０の倍率や
オートフォーカスレンズ（図示せず）の制御、アイリス
１１の絞り値やＡＧＣ制御回路１５のゲインの制御等を
行う。
ら出力された映像信号と、ＶＩＤＳ回路２１からの制御
用送信データと、ＢＧ回路８１からのバーストクロック
と、同期信号発生器１９からの複合同期信号とを加算す
る。加算された映像信号は、７５Ωドライブ回路１７で
ドライブされ、出力端子３１から画像処理部３に出力さ
れる。カメラヘッド部１全体を制御するＭＰＵ２０は、
ＶＩＤＳ回路２１を介して画像処理部３と通信すること
になり、この通信に基づき、ズームレンズ１０の倍率や
オートフォーカスレンズ（図示せず）の制御、アイリス
１１の絞り値やＡＧＣ制御回路１５のゲインの制御等を
行う。
【００１５】図２は、本発明の実施例である拡張ボード
或いは拡張カード（ＰＣＭカード）形状に構成された画
像処理部と、これがインサートされる拡張スロットを有
するホストコンピュータ部を示す図である。画像処理部
３は、映像信号３１のバッファ回路４２と、クランプ回
路４３と、ＡＤ変換器４４、カラー撮像装置に必要なフ
ィルタ、色分離、ガンマ、マトリックス、クリップなど
のデジタル信号処理をする信号処理回路ＤＳＰ９と、Ｔ
Ｖ会議等に使われるフォーマットの画像データに変換す
る画像コーデック４７と、ＭＰＵ４８、映像信号の垂直
帰線期間に制御データを送受信するＶＩＤＳ回路４９
と、同期分離回路４５と、同期信号発生器５０と、バー
ストゲート（ＢＧ）回路８３と、ＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路８４とからなる。
或いは拡張カード（ＰＣＭカード）形状に構成された画
像処理部と、これがインサートされる拡張スロットを有
するホストコンピュータ部を示す図である。画像処理部
３は、映像信号３１のバッファ回路４２と、クランプ回
路４３と、ＡＤ変換器４４、カラー撮像装置に必要なフ
ィルタ、色分離、ガンマ、マトリックス、クリップなど
のデジタル信号処理をする信号処理回路ＤＳＰ９と、Ｔ
Ｖ会議等に使われるフォーマットの画像データに変換す
る画像コーデック４７と、ＭＰＵ４８、映像信号の垂直
帰線期間に制御データを送受信するＶＩＤＳ回路４９
と、同期分離回路４５と、同期信号発生器５０と、バー
ストゲート（ＢＧ）回路８３と、ＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路８４とからなる。
【００１６】３１はクロックと複合同期信号と制御用受
信データが加算された映像信号の入力端子、３６はカメ
ラヘッド部１との制御用送信データの出力端子である。
３４はカメラヘッド部１で必要とする第１のアナログ電
源（ここでは５Ｖ）用のアンレギュレート電源の出力端
子（ここでは６．２Ｖ）である。３２はカメラヘッド部
１で必要とする第２のアナログ電源（ここでは９Ｖ）用
の出力端子、３７はステレオマイクの右音声信号の入力
端子、３８はステレオマイクの左音声信号の入力端子で
ある。
信データが加算された映像信号の入力端子、３６はカメ
ラヘッド部１との制御用送信データの出力端子である。
３４はカメラヘッド部１で必要とする第１のアナログ電
源（ここでは５Ｖ）用のアンレギュレート電源の出力端
子（ここでは６．２Ｖ）である。３２はカメラヘッド部
１で必要とする第２のアナログ電源（ここでは９Ｖ）用
の出力端子、３７はステレオマイクの右音声信号の入力
端子、３８はステレオマイクの左音声信号の入力端子で
ある。
【００１７】ケーブル２は、カメラヘッド１と画像処理
部３をつなぐためのものである。
部３をつなぐためのものである。
【００１８】動作を説明する。入力端子３１から入力さ
れた映像信号は、バッファ回路４２、クランプ回路４３
を経由し、ＢＧ回路８３、同期分離回路４５、ＡＤ変換
器４４の各回路に入力される。
れた映像信号は、バッファ回路４２、クランプ回路４３
を経由し、ＢＧ回路８３、同期分離回路４５、ＡＤ変換
器４４の各回路に入力される。
【００１９】同期分離回路４５では入力された映像信号
からＨＤ，ＶＤ信号、バーストゲートパルス（ＢＧＰ）
が生成される。ＨＤ，ＶＤ信号は、各々同期信号発生器
５０の水平同期カウンターのリセット端子及び垂直同期
カウンターのリセット端子に入力することで、カメラヘ
ッド部１との水平同期及び垂直同期を行う。カメラヘッ
ド部１に同期したＨＤ，ＶＤ信号はＤＳＰ回路９及びＶ
ＩＤＳ回路４９に入力される。
からＨＤ，ＶＤ信号、バーストゲートパルス（ＢＧＰ）
が生成される。ＨＤ，ＶＤ信号は、各々同期信号発生器
５０の水平同期カウンターのリセット端子及び垂直同期
カウンターのリセット端子に入力することで、カメラヘ
ッド部１との水平同期及び垂直同期を行う。カメラヘッ
ド部１に同期したＨＤ，ＶＤ信号はＤＳＰ回路９及びＶ
ＩＤＳ回路４９に入力される。
【００２０】ＢＧ回路８３に入力された映像信号は、同
期分離回路４５で生成されたＢＧＰにより、映像信号に
加算されているバーストクロックのみが抜き出され、Ｐ
ＬＬ回路８４に入力される。ＰＬＬ回路８４ではバース
トクロックから連続したクロックを生成し、同期信号発
生器５０、ＡＤ変換器４４、ＤＳＰ回路９、ＶＩＤＳ回
路４９に入力される。
期分離回路４５で生成されたＢＧＰにより、映像信号に
加算されているバーストクロックのみが抜き出され、Ｐ
ＬＬ回路８４に入力される。ＰＬＬ回路８４ではバース
トクロックから連続したクロックを生成し、同期信号発
生器５０、ＡＤ変換器４４、ＤＳＰ回路９、ＶＩＤＳ回
路４９に入力される。
【００２１】ＡＤ変換器４４に入力された映像信号はＰ
ＬＬ回路８４からのクロックに同期してデジタル信号に
変換され、ＤＳＰ回路９及びＶＩＤＳ回路４９に入力さ
れる。
ＬＬ回路８４からのクロックに同期してデジタル信号に
変換され、ＤＳＰ回路９及びＶＩＤＳ回路４９に入力さ
れる。
【００２２】ＤＳＰ回路９に入力されたデジタル信号
は、ＰＬＬ回路８４からのクロック及び同期信号発生器
５０からの同期信号に同期してカラー撮像装置に必要名
フィルタ、色分離、ガンマ、マトリックス、クリップな
どのデジタル信号処理をされ、画像コーデック４７でＴ
Ｖ会議等に必要なフォーマットのデータに変換されホス
トコンピューターへ出力される。
は、ＰＬＬ回路８４からのクロック及び同期信号発生器
５０からの同期信号に同期してカラー撮像装置に必要名
フィルタ、色分離、ガンマ、マトリックス、クリップな
どのデジタル信号処理をされ、画像コーデック４７でＴ
Ｖ会議等に必要なフォーマットのデータに変換されホス
トコンピューターへ出力される。
【００２３】ＶＩＤＳ回路４９では、全て同期信号発生
器５０からの同期信号とＰＬＬ回路８４からのクロック
に同期して行われる。入力された映像デジタル信号につ
いて基準デジタル値と比較することで、映像信号の垂直
帰線期間に多重されたカメラヘッド部１からの制御用受
信データを検出しＭＰＵ４８へ送信する。ＭＰＵ４８か
ら受信したカメラヘッド１用の制御データについては、
垂直帰線期間を使って、これをカメラヘッド部１のＶＩ
ＤＳ回路２１に送信する。送信データは他の信号に多重
することなく、出力端子３６より直接ケーブルを使って
行われる。ＶＩＤＳ通信は、画像の垂直帰線期間にデー
タのやりとりをしているため、画像信号にクロストーク
ノイズ等の影響を与えない利点がある。
器５０からの同期信号とＰＬＬ回路８４からのクロック
に同期して行われる。入力された映像デジタル信号につ
いて基準デジタル値と比較することで、映像信号の垂直
帰線期間に多重されたカメラヘッド部１からの制御用受
信データを検出しＭＰＵ４８へ送信する。ＭＰＵ４８か
ら受信したカメラヘッド１用の制御データについては、
垂直帰線期間を使って、これをカメラヘッド部１のＶＩ
ＤＳ回路２１に送信する。送信データは他の信号に多重
することなく、出力端子３６より直接ケーブルを使って
行われる。ＶＩＤＳ通信は、画像の垂直帰線期間にデー
タのやりとりをしているため、画像信号にクロストーク
ノイズ等の影響を与えない利点がある。
【００２４】図３に垂直帰線期間に制御データを載せた
図を示す。カメラヘッド部１では垂直同期信号と水平同
期信号を監視しており、所定の位置に送信データが載る
よう、適切なタイミングで送信データを発生させ、映像
信号に加算する。画像処理部でも同様に垂直同期信号と
水平同期信号を監視しており、所定の位置に送信データ
が載るよう、適切なタイミングで送信データを発生させ
る。カメラヘッド部１でのタイミングと画像処理部３で
のタイミングは、必ずしも同じである必要はない。ま
た、図からもわかる通り、カメラヘッド部１からの送信
データは映像信号と加算されたデータが端子に出力され
るが、画像処理部３からの送信データは、単独で１本の
線を使って送信される。
図を示す。カメラヘッド部１では垂直同期信号と水平同
期信号を監視しており、所定の位置に送信データが載る
よう、適切なタイミングで送信データを発生させ、映像
信号に加算する。画像処理部でも同様に垂直同期信号と
水平同期信号を監視しており、所定の位置に送信データ
が載るよう、適切なタイミングで送信データを発生させ
る。カメラヘッド部１でのタイミングと画像処理部３で
のタイミングは、必ずしも同じである必要はない。ま
た、図からもわかる通り、カメラヘッド部１からの送信
データは映像信号と加算されたデータが端子に出力され
るが、画像処理部３からの送信データは、単独で１本の
線を使って送信される。
【００２５】ＤＣ／ＤＣコンバータ５１は、画像処理部
３のデジタルＩＣ用のノイズの多い電源（ここでは５
Ｖ）からカメラヘッド部１で使用する第１のアナログ信
号用の電源（ここでは５Ｖ）を供給するために、一旦電
圧を昇圧させている（昇圧電圧はここでは６．２Ｖ）。
この電源は、出力端子３４より供給される。
３のデジタルＩＣ用のノイズの多い電源（ここでは５
Ｖ）からカメラヘッド部１で使用する第１のアナログ信
号用の電源（ここでは５Ｖ）を供給するために、一旦電
圧を昇圧させている（昇圧電圧はここでは６．２Ｖ）。
この電源は、出力端子３４より供給される。
【００２６】レギュレータ４１は、カメラヘッド部１で
使用する第２のアナログ信号用の電源で、ここでは１２
Ｖからレギュレートした９Ｖを出力端子３２より直接供
給している。
使用する第２のアナログ信号用の電源で、ここでは１２
Ｖからレギュレートした９Ｖを出力端子３２より直接供
給している。
【００２７】ステレオマイク入力３７、３８は、ＡＤ変
換器５２でデジタル信号に変換され、音声コーデック５
３でＴＶ会議等に必要な音声データに変換される。
換器５２でデジタル信号に変換され、音声コーデック５
３でＴＶ会議等に必要な音声データに変換される。
【００２８】画像コーデック４７と音声コーデック５３
とＭＰＵ４８は、ホストコンピューター６０と通信しデ
ータを送受信する。ホストコンピューター６０には、キ
ーボード６３と、マウス６４と、スピーカー６５と、モ
ニタ６２が接続されている。
とＭＰＵ４８は、ホストコンピューター６０と通信しデ
ータを送受信する。ホストコンピューター６０には、キ
ーボード６３と、マウス６４と、スピーカー６５と、モ
ニタ６２が接続されている。
【００２９】複合ケーブルおよび両端の８ピンＤＩＮコ
ネクタを通る信号を下記に説明する。
ネクタを通る信号を下記に説明する。
【００３０】１番ピンは、ＣＣＤ信号にＶＩＤＳ信号を
多重した信号３１である。
多重した信号３１である。
【００３１】２番ピンは、９Ｖ電源３２である。３番ピ
ンは、ＣＬＫ信号３３である。
ンは、ＣＬＫ信号３３である。
【００３２】４番ピンは、６．２Ｖ電源３４である。５
番ピンは、ＳＹＮＣ信号３５である。
番ピンは、ＳＹＮＣ信号３５である。
【００３３】６番ピンは、拡張ボード部３からカメラヘ
ッド部１へ送られるＶＩＤＳ信号３６である。
ッド部１へ送られるＶＩＤＳ信号３６である。
【００３４】７番ピンは、音声信号の右側３７である。
８番ピンは、音声信号の左側３８である。
８番ピンは、音声信号の左側３８である。
【００３５】尚、上記実施例では、カメラヘッド部から
画像処理部へ送信する同期信号に複合同期信号を使用し
ているが、水平同期信号と垂直同期信号の組み合わせで
も良い。
画像処理部へ送信する同期信号に複合同期信号を使用し
ているが、水平同期信号と垂直同期信号の組み合わせで
も良い。
【００３６】また、カメラヘッド部と画像処理部の通信
のタイミングに、垂直帰線期間を使用しているが、映像
信号に影響を与えないところであればどこに多重しても
よく、例えば水平同期信号期間に信号を多重しても、本
通信の効果は得られる。
のタイミングに、垂直帰線期間を使用しているが、映像
信号に影響を与えないところであればどこに多重しても
よく、例えば水平同期信号期間に信号を多重しても、本
通信の効果は得られる。
【００３７】さらには、本実施例ではパソコンとのデー
タ通信を行う構成を取っているが、当然のことながら、
従来例同様にスタンドアローンのビデオ出力タイプの製
品構成も容易に考案できる。
タ通信を行う構成を取っているが、当然のことながら、
従来例同様にスタンドアローンのビデオ出力タイプの製
品構成も容易に考案できる。
【００３８】以上のように、本実施例ではカメラヘッド
部から画像処理部へ送信する信号において、複合同期信
号、クロック、ＣＣＤ信号を多重しただけでなく、さら
にその垂直帰線期間に送信用制御データを多重するよう
にし、画像処理部ではこの制御データを分離し、認識で
きるようにした。このため従来に比べて、制御データ用
の信号線を１本減らすことができる。
部から画像処理部へ送信する信号において、複合同期信
号、クロック、ＣＣＤ信号を多重しただけでなく、さら
にその垂直帰線期間に送信用制御データを多重するよう
にし、画像処理部ではこの制御データを分離し、認識で
きるようにした。このため従来に比べて、制御データ用
の信号線を１本減らすことができる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
カメラヘッド部から画像処理部へ送信する信号におい
て、複合同期信号、クロック、ＣＣＤ信号を多重すると
共にその映像帰線期間に送信用制御データを多重するよ
うにし、画像処理部ではこの制御データを分離、認識で
きるようにした。このため従来に比べて、制御データ用
の信号線を削減することができ、ケーブルの簡素化が図
れ、コスト削減と機器の取り扱いが向上する。
カメラヘッド部から画像処理部へ送信する信号におい
て、複合同期信号、クロック、ＣＣＤ信号を多重すると
共にその映像帰線期間に送信用制御データを多重するよ
うにし、画像処理部ではこの制御データを分離、認識で
きるようにした。このため従来に比べて、制御データ用
の信号線を削減することができ、ケーブルの簡素化が図
れ、コスト削減と機器の取り扱いが向上する。
【図１】本発明の実施例であるカメラヘッド部のブロッ
ク図。
ク図。
【図２】本発明の実施例である画像処理部を含むホスト
コンピュータ部のブロック図。
コンピュータ部のブロック図。
【図３】垂直帰線期間にデータを載せた図。
１ カメラヘッド部 ２ ケーブル ３ 画像処理部 ９ デジタル信号処理回路 １０ ズームレンズ １１ アイリス １２ 光学ローパスフィルタ及び赤外線カットフィルタ
ー １３ ＣＣＤ １４ ＣＤＳ回路 １５ ＡＧＣ制御回路 １６ 加算回路 １７ ドライブ回路１７ １９ 同期信号発生器 ２０ ＭＰＵ２０ ２１ ＶＩＤＳ回路 ２３ シリーズレギュレータ ２５ ステレオマイクの右用端子 ２６ ステレオマイクの左用端子 ３１、３２、３４、３６、３７、３８、８２ 端子 ４２ バッファ回路 ４３ クランプ回路 ４４ ＡＤ変換器 ４５ 同期分離回路 ４７ 画像コーデック ４８ ＭＰＵ ４９ ＶＩＤＳ回路 ５０ 同期信号発生器 ８１ バーストゲイト回路 ８３ バーストゲイト回路 ８４ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
回路
ー １３ ＣＣＤ １４ ＣＤＳ回路 １５ ＡＧＣ制御回路 １６ 加算回路 １７ ドライブ回路１７ １９ 同期信号発生器 ２０ ＭＰＵ２０ ２１ ＶＩＤＳ回路 ２３ シリーズレギュレータ ２５ ステレオマイクの右用端子 ２６ ステレオマイクの左用端子 ３１、３２、３４、３６、３７、３８、８２ 端子 ４２ バッファ回路 ４３ クランプ回路 ４４ ＡＤ変換器 ４５ 同期分離回路 ４７ 画像コーデック ４８ ＭＰＵ ４９ ＶＩＤＳ回路 ５０ 同期信号発生器 ８１ バーストゲイト回路 ８３ バーストゲイト回路 ８４ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
回路
Claims (9)
- 【請求項１】 被写体を撮像し映像信号を出力する撮像
手段と、同期信号を発生する同期信号発生手段と、 第１の制御信号を入力する第１の端子と、上記入力した
第１の制御信号と前記同期信号とに基づいて第２の制御
信号を生成する送信データ生成手段と、上記映像信号に
第２の制御信号と上記同期信号発生手段からの同期信号
と基準クロックとを加算する手段と、上記加算された映
像信号を出力する第２の端子を備えた撮像装置。 - 【請求項２】 第１、第２の音声を電気信号に変換する
第１、第２のマイク入力手段と、上記入力した第１、第
２の音声信号を出力する第３、第４の端子を設けた請求
項１記載の撮像装置。 - 【請求項３】 上記映像信号の水平同期期間に上記第１
の制御信号を入力し、上記映像信号の水平同期期間に上
記第２の制御信号を映像信号に加算することを特徴とす
る請求項１に記載の撮像装置。 - 【請求項４】 上記映像信号の垂直帰線期間に上記第１
の制御信号を入力し、上記映像信号の垂直帰線期間に上
記第２の制御信号を映像信号に加算することを特徴とす
る請求項１に記載の撮像装置。 - 【請求項５】 第２の制御信号、クロック、複合同期信
号が加算された映像信号を入力する第５の端子と、上記
映像信号から前記第２の制御信号を分離する受信データ
分離手段と、映像信号からバーストクロックを分離する
バーストゲート手段と、分離したバーストクロックから
連続したクロックを生成するためのクロック生成手段
と、映像信号から第１の同期信号を分離する同期分離手
段と、分離した第１の同期信号を基準に第２の同期信号
を発生する同期信号発生手段と、分離した第２の制御信
号と発生した第２の同期信号に基づき第１の制御信号を
生成すると共に画像処理装置全体のシステム制御を行う
第２の制御手段と、 上記第１の制御信号を撮像装置に出力する第６の端子
と、 上記連続したクロックと第２の同期信号を基に映像信号
のＡＤ変換及び画像処理を行う手段とを備えた画像処理
装置。 - 【請求項６】 第１、第２の音声信号を入力する第７、
第８の端子と、上記入力した第１、第２の音声信号を処
理する音声処理手段と、上記処理された第１、第２の音
声信号をホストコンピュータに出力する手段とを設けた
請求項５記載の画像処理装置。 - 【請求項７】 上記映像信号の水平同期期間に第１の制
御信号を生成すると共に、上記映像信号の水平同期期間
に加算された上記第２の制御信号を分離することを特徴
とする請求項５に記載の画像処理装置。 - 【請求項８】 上記映像信号の垂直帰線期間に第１の制
御信号を生成すると共に、上記映像信号の垂直帰線期間
に加算された上記第２の制御信号を分離することを特徴
とする請求項５に記載の画像処理装置。 - 【請求項９】 前記入力された第１の同期信号を各成分
に分離し、前記分離した信号を用いて同期信号発生器の
カウンターをリセットすることで撮像装置に同期した第
２の同期信号を発生する同期信号発生手段を有すること
を特徴とする請求項５に記載の画像処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9037700A JPH10233954A (ja) | 1997-02-21 | 1997-02-21 | 撮像装置及び画像処理装置 |
| US09/018,006 US6437824B1 (en) | 1997-02-07 | 1998-02-03 | Image pickup apparatus and system |
| EP98102119A EP0858215A3 (en) | 1997-02-07 | 1998-02-06 | Image pickup apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9037700A JPH10233954A (ja) | 1997-02-21 | 1997-02-21 | 撮像装置及び画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233954A true JPH10233954A (ja) | 1998-09-02 |
Family
ID=12504820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9037700A Withdrawn JPH10233954A (ja) | 1997-02-07 | 1997-02-21 | 撮像装置及び画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008092355A (ja) * | 2006-10-03 | 2008-04-17 | Yamaha Motor Co Ltd | 撮像制御装置および表面実装機 |
-
1997
- 1997-02-21 JP JP9037700A patent/JPH10233954A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008092355A (ja) * | 2006-10-03 | 2008-04-17 | Yamaha Motor Co Ltd | 撮像制御装置および表面実装機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392698B1 (en) | Camera head-detachable image sensing apparatus, image processing apparatus, and image sensing system constituted therewith | |
| KR100362606B1 (ko) | 화상입력장치, 화상입력시스템, 화상송/수신시스템, 화상입력방법 및 기억매체 | |
| US6437824B1 (en) | Image pickup apparatus and system | |
| US6449007B1 (en) | Method for establishing synchronization in head-detachable image sensing system, and image sensing system adopting the method | |
| US20110122262A1 (en) | Method and apparatus for information reproduction | |
| US20220321854A1 (en) | Signal processing device and signal processing method | |
| US5896171A (en) | Video signal processing apparatus to multiplex a video and control signal | |
| JP3576710B2 (ja) | 撮像システム | |
| JPH10233954A (ja) | 撮像装置及び画像処理装置 | |
| US8723971B2 (en) | Transmission system, imaging apparatus, and transmission method | |
| JP4836891B2 (ja) | 映像信号多重伝送装置及び映像信号多重伝送装置を用いた撮像装置 | |
| JPH10173983A (ja) | 撮像装置及び画像処理装置並びに撮像システム | |
| JPH118789A (ja) | 撮像装置及び撮像システム | |
| JPH10173982A (ja) | 撮像装置及び画像処理装置並びに撮像システム | |
| JP2001339631A (ja) | ビデオカメラおよびビデオカメラシステム | |
| JPH07312710A (ja) | ヘッド分離型ｃｃｄカメラヘッド | |
| JP2006180293A (ja) | ヘッド分離型単板式カラーカメラ装置 | |
| JPH09214909A (ja) | デイジタル伝送装置及びデイジタルカメラシステム | |
| JPH11187298A (ja) | 撮像装置、映像処理装置及び撮像処理システム | |
| JPH08294033A (ja) | デジタルカメラ装置 | |
| KR0180678B1 (ko) | 시리얼 디지털 제어신호 전달가능한 어댑터장치 | |
| JP2007312223A (ja) | 同期自動調整装置 | |
| JP2001292336A (ja) | カメラコントロールユニットおよびカメラシステム | |
| JPH06205412A (ja) | テレビ会議システム | |
| JPH07322102A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |