JPH10232377A - 液晶表示装置用パターンレイアウト装置 - Google Patents

Abstract

(57)【要約】 【課題】 設計精度の向上、設計期間の短縮、誤りの低
減を図った液晶表示装置用パターンレイアウト装置を提
供する。 【解決手段】 レチクルを設計する際に必要な設計仕様
を、ＣＡＤシステムを構成するコンピュータに入力す
る。ＣＡＤシステムは、予め設定されているパターンデ
ータを用い、入力された設計仕様に基づいて詳細なアレ
イ基板全体パターンを作成する。このアレイ基板全体パ
ターンと入力した設計仕様とから、レチクル分割ライン
を設定する。アレイ基板全体パターンと分割ラインとの
関係を判定し、必要であれば分割ラインの再設定やアレ
イ基板全体パターンを修正する分割ラインがアレイ基板
全体パターンのどの箇所を通っているかを判定する。分
割ラインに問題がなくなれば、レチクルパターンを切り
出し、レチクルパターンの多重露光エリアへのパターン
処理を同時にする分割された各レチクルを保存する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置を構
成する基板のパターンをＣＡＤシステムを用いて設計す
る液晶表示装置用パターンレイアウト装置に関する。

【０００２】

【従来の技術】一般に、液晶を用いた表示装置として、
テレビジョン表示やグラフィックディスプレイなどを指
向した大型で高密度の液晶表示装置が開発されている。

【０００３】このような液晶表示装置には、高品位な表
示が行なえるように、各画素の駆動と制御を行なう手段
としての半導体スイッチが用いられる。この半導体スイ
ッチとしては、透過型表示が可能であり大面積化も容易
などの理由から、透明絶縁基板上に形成された薄膜トラ
ンジスタ（Thin Film Transistor)などが用いられる。

【０００４】図１６ないし図１８に示すように、アレイ
基板１上には交差する走査線２と信号線３とが配設さ
れ、これら走査線２および信号線３の各交点位置には薄
膜トランジスタ４が設けられている。また、この薄膜ト
ランジスタ４は走査線２と一体のゲート電極５、信号線
３と一体のドレイン電極６、アレイ基板１上にマトリク
ス状に配設された表示画素電極７に接続されたソース電
極８およびゲート絶縁膜９を有している。また、表示画
素電極７と対をなして容量を形成するＣｓ線11が設けら
れている。

【０００５】一方、対向基板12は、共通電極13および配
向膜14を有している。さらに、表示画素電極７に対して
液晶層15を介して共通電極13が配置され、表示領域16と
して構成される。

【０００６】そして、この表示領域16を駆動するため
に、信号線３および走査線２にはそれぞれ信号線ドライ
バ回路17および走査線ドライバ回路18がそれぞれ接続さ
れる。また、信号線３および走査線２と信号線ドライバ
回路17および走査線ドライバ回路18を接続するために、
信号線３に接続される信号線側ＯＬＢ領域19a と、走査
線２に接続される走査線側ＯＬＢ領域19b とがアレイ基
板１上に表示領域16に隣接して形成される。そして、信
号線側ＯＬＢ領域19a および走査線側ＯＬＢ領域19b
に、たとえばフレキシブル・テープにドライバＬＳＩを
搭載したものを異方性導電膜を用いて接続する。

【０００７】これにより、走査線ドライバ回路18から供
給される走査線選択電圧は、走査線側ＯＬＢ領域19b か
ら薄膜トランジスタ４のゲート電極５に印加される。そ
して、走査線選択電圧の印加期間に、表示画素電極７の
電位が映像信号電位に設定される。また、映像信号電位
は、信号線ドライバ回路17から供給され、信号線側ＯＬ
Ｂ領域19a から信号線３に印加される。さらに、薄膜ト
ランジスタ４のゲート電極５に走査線非選択電圧が印加
される期間、すなわち保持期間は、表示画素電極７が映
像信号電位を保持する。

【０００８】この結果、表示画素電極７と、所定の電位
に設定されている共通電極13との間に挟持されている液
晶層15に、映像信号電圧に応じた電位差がかかる。そし
て、この電位差に応じて液晶層15の配列状態が変化する
ことにより、この部分の光透過率も変化し、画像表示が
行なわれる。

【０００９】このような液晶表示装置のアレイ基板１
や、対向基板12のパターンを形成する方法の一部として
フォトリソグラフィによるパターニングが行なわれる。
このフォトリソグラフィは、あらかじめフォトマスクに
形成したパターンを露光機により基板上に転写し、現像
後、成膜により必要なパターンを基板上に形成する。

【００１０】また、この基板上にパターンを転写する方
法として、フォトマスクと基板とを離すプロジェクショ
ン方式が主流である。このプロジェクション方式には、
マスクと転写パターンが１：１の等倍で一括露光するミ
ラー・プロジェクション方式と、マスクを１／２から１
／１０に縮小して転写を繰り返すステッパ方式がある。
そして、ミラー・プロジェクション方式はフォトマスク
の製造コストが高くなるので、ステッパ方式の露光きを
用いるのが一般的である。

【００１１】さらに、上述した大型の液晶表示装置で
は、デバイスサイズがマスクサイズより大きくなり、デ
バイスを適当な大きさに分割しマスク上に収まるように
配置しなければならない。

【００１２】また、このような液晶表示装置は、主に携
帯型コンピュータの表示装置として開発されているが、
携帯型コンピュータは形状や大きさが多様であり、液晶
表示装置にも多様な形状や大きさのバリエーションが必
要になる。このため、液晶表示装置は部品としての規格
化が困難であり、対応する携帯型コンピュータ毎に新規
開発が必要になる。

【００１３】そこで、図１９ないし図２３を参照して、
従来の液晶表示装置のアレイ基板を露光するレチクルパ
ターンを設計する方法を説明する。

【００１４】まず、図１９に示すように、パターン設計
に必要な仕様を決定する（ステップ１）。この設計仕様
としては、製品仕様である、液晶表示装置の外形サイズ
であるモジュール外形サイズ、アレイ基板または対向基
板のサイズとなるセルサイズ、表示領域の大きさとなる
画面サイズ、セルサイズから画面サイズを除いた領域の
大きさである周辺額縁サイズ、周辺額縁の中でＯＬＢ領
域として必要な大きさのＯＬＢ実装サイズ、走査線ドラ
イバ回路および信号線ドライバ回路の出力端子数などの
ドライバ回路の出力数とその配置などと、たとえばステ
ッパ露光機の有効露光領域の大きさなどの製造ラインと
その製造ライン固有の制約条件などがある。

【００１５】次に、これらの設計仕様に基づく概略のア
レイ基板の全体パターンを紙面上などで設定する（ステ
ップ２）。この概略のアレイ基板の全体パターンは、た
とえば図２０で示すように、ガラス基板21上における表
示領域22とＯＬＢ実装領域23の配置位置などを設定した
ものであり、詳細なパターンについては作成されていな
い。

【００１６】また、概略アレイ基板の全体パターンと有
効領域およびステージの移動幅などの露光装置の性能と
を基に、レチクルの分割ラインを設定する（ステップ
３）。このとき、たとえば図２１で示すように、分割ラ
イン25は、同じレチクルで繰り返しショットができるよ
うに考慮する。

【００１７】さらに、設定された分割ライン25を基に各
レチクルパターンそれぞれを詳細にＣＡＤシステム上に
作成する（ステップ４）。たとえば図２２に示すよう
に、仮想の分割ライン25に基づき、内部に形成される実
際のレチクルパターン26をＣＡＤシステム上で作成す
る。

【００１８】また、ＣＡＤシステム上でレチクルパター
ン26を作成する際に分割ライン25近傍に多重露光を施す
必要があることに注意しなければならない。つまり、分
割ライン25に沿った多重露光領域と重なるパターンを多
重露光領域方向に拡大する。

【００１９】次に、ＣＡＤシステム上で完成した実際の
レチクルパターン26をショット順に並べ、実際のパター
ンとして、アレイ基板の全体パターンをＣＡＤシステム
上で構成する（ステップ５）。たとえば図２３で示すよ
うに、実際のレチクルパターン26を並べて実際の詳細な
アレイ基板の全体パターンを作成する。そして、この詳
細なアレイ基板の全体パターンを用いて各レチクルパタ
ーン26および各レチクル間の関係を確認し、所定通り各
レチクルパターン26が形成されているかを判断する（ス
テップ６）。特に、レチクルパターン26とレチクルパタ
ーン26の接する領域にある多重露光領域にあるパターン
はチェックする必要がある。

【００２０】この判断の結果、パターンミスなどの問題
がある場合は、該当部分を修正する。すなわち、判断さ
れた問題の内容に応じてレチクルパターン修正（ステッ
プ７）や、分割ライン再設定（ステップ８）や、概略ア
レイ基板の全体パターンの修正をし（ステップ９）、そ
れぞれ対応するステップ５、ステップ４、ステップ３に
戻るループを繰り返す。そして、最終チェックにより問
題がなければ、作成した各レチクルパターン26をハード
ディスク上に保存する（ステップ１０）。

【００２１】このような液晶表示装置用のアレイ基板に
関する従来の設計手法では、全ての設計工程が手作業で
ある上に、想定された概略のアレイ基板の全体パターン
と対応して設定されたレチクル分割ライン25とから詳細
なレチクルパターン26を作成するために、各設計工程間
での往来が頻繁に発生し、熟練した設計技術者が膨大な
設計期間をかけなければならない。

【００２２】次に、再設計する場合について説明する。

【００２３】前述のように、最終製品であるコンピュー
タの仕様、たとえば大きさ、厚さ、表示領域の位置など
が変更されると、図１９のステップ１で決定された設計
仕様を変更することになる。この後は、前述した各設計
工程（ステップ２ないしステップ９) を再度繰り返すこ
とになり、些細な仕様変更によっても全くの再設計とな
ってしまう。

【００２４】ここで、仕様変更として、再設計の工程を
説明する。

【００２５】まず、図２４で示すように、ＸまたはＹの
ＯＬＢ実装領域23の位置を変更する仕様変更、たとえば
引き出し方向変更などがある。このような仕様変更の場
合、変更された仕様、たとえば変更されたＸまたはＹの
ＯＬＢ実装領域23の位置に基づき、図１９で説明した各
設計工程（ステップ１ないしステップ10）と同じ設計作
業をする。このような再設計では、結局最初から設計を
やり直すのと同じこととなり、時間的損失が大きく、設
計誤りも生じ易い。

【００２６】次に、アレイ基板の表示領域内に形成され
る薄膜トランジスタを含む画素部分の設計について説明
する。

【００２７】画素設計では、まず、基本となる画素構造
をいくつか選択する。そして、その選択したそれぞれの
画素構造毎にコンピュータ上でＣＡＤシステムを利用し
て画素パターンをマニュアルで描き、その画素パターン
から薄膜トランジスタサイズ、ゲート線幅や開口率など
の幾何学パラメータを読み取り、配線抵抗、配線容量な
どの回路シミュレーションに必要なパラメータを、別途
まとめてあるプロセス条件、たとえばゲート絶縁膜の厚
さや誘電率、薄膜トランジスタの閾値、移動度など基づ
いて計算する。

【００２８】このようにして求められたパラメータを用
いて回路シュミレータ用の入力データを作成して回路シ
ミュレーションし、書き込み不足電圧や突き抜け電圧な
どの電気的設計パラメータを導出する。そして、導出し
た電気的パラメータや幾何学パラメータの一覧表を作成
し、それら電気的パラメータや幾何学パラメータが基準
値以内に入っているか、あるいは、仕様を満足するかな
どの良否判定をし、否である場合にはＣＡＤシステムの
画面上のパターンを変更し、良になるまで同様の動作を
繰り返す。

【００２９】続いて、異なる画素構造についても同様な
手法により計算する。

【００３０】そして、最後に、選択した全ての画素構造
について得られた画素パターンを検討し、設計仕様を満
足できるものを選び出すという手法により画素設計を行
なう。

【００３１】しかし、選択した画素構造について検討
し、最良のパターンのものを作り出すということは、パ
ターン変更、パラメータ抽出、シミュレーションという
手順を何回も繰り返すこととなり、しかも、１つ１つの
作業が個別であることから、１つの画素を設計する上で
膨大な時間がかかっている。

【００３２】また、画素設計の場合、各種設計基準を全
て満足させる必要があるが、これらの電気的パラメータ
値を出すには、バスラインの抵抗やカップリング容量な
どを計算する必要がある。このため、各パラメータ値を
算出する計算式および前述した回路シミュレータが用い
られる。そして、この際の計算や回路シミュレーション
の実行は手作業となる。

【００３３】このように、計算された電気的パラメータ
は、設計基準と照らし合わされ全て満足するかを確認す
る。そして、１つでも満足しないパラメータがあれば、
バスラインなどのパターンを変えて、全ての設計基準を
満足するまでこれまでの作業を繰り返す。全ての設計基
準を満足する解が得られた後に、開口率最大を実現する
解を最終的な解とし、マウスなどの入力装置を用いて手
作業でＣＡＤ上にパターンを描画する。

【００３４】しかし、バスラインの抵抗やカップリング
容量などを計算し、その計算値をシミュレータに渡して
シミュレーションし、さらに全設計基準を満たし、最大
開口率が得られるまでこの工程を繰り返し、画素パター
ンを描画するという各作業はそれぞれ互いに独立し、手
作業のため多くの時間を要し、設計期間の短縮が望まれ
ている今日、改善が望まれている。

【００３５】

【発明が解決しようとする課題】このように液晶表示装
置のアレイ基板の設計に際して、アレイ基板のレチクル
パターンや画素パターンなど、各種パターンの選定やレ
イアウトをするための作業が全て手作業で個々に独立し
ており、最適パターンが得られるまで繰り返しているた
め、時間的な損失が多く、改善が望まれている。

【００３６】本発明は、上記問題点に鑑みなされたもの
で、液晶表示装置の各種パターンの設計を計算機による
ＣＡＤシステムを用いて自動化することにより設計精度
の向上、設計期間の短縮、誤りの低減を図った液晶表示
装置用パターンレイアウト装置を提供することを目的と
する。

【００３７】

【課題を解決するための手段】本発明は、液晶表示装置
のパターンを設計する液晶表示用パターンレイアウト装
置において、液晶表示装置の基板のパターンに関する設
計仕様が入力されることにより、基板全体のパターンを
作成し、この全体のパターン上に分割ラインを設定し、
この分割ラインに従って全体のパターンを分割して複数
のレチクルを作成するＣＡＤシステムと、このＣＡＤシ
ステムによって分割された各レチクルを電子情報として
保存する保存手段と、前記基板のパターンおよび分割ラ
インを同時に表示する表示手段とを具備したものであ
る。そして、アレイ基板全体パターンとレチクル分割ラ
インとを決定し、レチクルパターンをコンピュータ上で
パターン処理によって構成することができるので、設計
精度が向上し、設計期間が短縮され、設計の誤りの低減
化を図れる。

【００３８】また、本発明は、液晶表示装置の基板のパ
ターンに関する設計仕様およびこの基板のパターンを形
成する露光装置のマスク外形および有効露光領域を含む
設計仕様が入力されることにより、基板全体のパターン
と前記マスクの外形および露光領域とを作成して表示
し、前記全体のパターン上に分割ラインを設定し、この
分割ラインに従って分割される複数のレチクルを全体の
パターン上に描画させるとともに、前記レチクルの外形
を前記マスクの外形上の所定位置に描画させるＣＡＤシ
ステムと、前記レチクル外形を成す分割ラインおよび前
記マスクの外形上でのレチクル位置情報を、それぞれ電
子情報として保存する保存手段と、前記基板のパターン
および分割ラインを同時に表示する表示手段とを具備し
たものである。そして、アレイ基板全体パターンとレチ
クル分割ラインとを決定し、レチクルパターンをコンピ
ュータ上でパターン処理によって構成することができ、
複数のレチクルを全体パターン上に描画させるととも
に、レチクルの外形をマスクの外形上の所定位置に描画
させ、マスク外形上でのレチクル位置情報を、電子情報
として保存するので、実際に露光装置を動作させる際に
必要になる位置データを自動的に入手できる。

【００３９】さらに、本発明は、描画された画素パター
ンから各部の幾何学パラメータを抽出し、プロセス条件
に従って前記幾何学パラメータから回路シミュレーショ
ン用の入力データを作成し、この入力データに基づいて
シミュレーションを実行し、このシミュレーションの結
果から電気的設計パラメータを抽出する設計手段と、電
子情報として保存する保存手段と、前記電気的設計パラ
メータ、幾何学パラメータおよび対応する画素パターン
を同時に表示する表示手段とを具備したものである。そ
して、描画された画素パターンから幾何学パラメータを
自動抽出し、回路シミュレーション用の入力データを作
成するとともにシミュレーションを実行し、シミュレー
ションの結果から電気的設計パラメータを抽出する作業
をコンピュータ上で一括して自動的にするので、設計時
間が大幅に短縮され、精度も向上し、これら電気設計パ
ラメータ、幾何学パラメータと対応する画素パターンと
を同時に表示するので、不都合な設計がなされているか
を直ちに判断できる。

【００４０】また、設計仕様を入力することにより、こ
の設計仕様に最適な画素パターンを選定する画素パター
ン選定手段を有し、この選定された画素パターンを描画
するものである。そして、はじめに最適な画素パターン
となるように自動計算された画素パターンを描画するの
で、その後の処理を一層早くすることができ、設計時間
の短縮化がさらに可能となる。

【００４１】さらに、本発明は、液晶表示装置のパター
ンを設計する液晶表示用パターンレイアウト装置におい
て、コンピュータシステム開発言語およびＣＡＤシステ
ム開発言語を用いてコンピュータ上で回路シミュレータ
およびＣＡＤシステムを構成し、これら回路シミュレー
タおよびＣＡＤシステムの間で情報を往来させ、設計仕
様の入力により、この設計仕様に基づく回路パラメータ
を計算してシミュレーションを実行し、設計基準を満た
す最適画素パターンをＣＡＤシステムにより描画するも
のである。そして、回路シミュレータとＣＡＤとの間で
情報を往来させ、プロセス条件や設計基準、画素構造等
の設計仕様を入力してから最適な画素パターンが描画さ
れるまでの一連の作業を、一括して短時間のうちに自動
的にできる。

【００４２】

【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。

【００４３】まず、図１ないし図６を参照して、液晶表
示装置のアレイ基板の配線、薄膜トランジスタ（Thin F
ilm Transistor)などをパターニングするため、露光に
より製作する際の各レチクルを作成する実施の形態につ
いて説明する。

【００４４】図１において、レチクルを設計する際に必
要な設計仕様を、ＣＡＤシステムを構成するコンピュー
タに入力する（ステップ11）。そして、入力される設計
仕様の内容は、モジュール外形、セルサイズ、画面サイ
ズ、周辺額縁サイズ、ＯＬＢ実装サイズ、ＸおよびＹ−
ＩＣの出力数とその配置などである。また、ＣＡＤシス
テムは、画素パターンや組立マークパターンなどの構成
部品パターン用い、入力された設計仕様に基づいて、ア
レイ基板としての全てのパターンデータを発生させたア
レイ基板全体パターンを作成する（ステップ12）。すな
わち、図３で示すように、アレイ基板20のガラス基板21
上に形成される詳細なパターンを全てＣＡＤ上で作成す
る。

【００４５】次に、作成された詳細なアレイ基板全体パ
ターン31と入力された設計仕様とから、レチクル分割ラ
インを設定する（ステップ13）。たとえば図４で示すよ
うに、アレイ基板全体パターン31を、できる限り同じレ
チクルの繰り返しショットできるように、分割ライン25
を設定する。

【００４６】次に、アレイ基板全体パターン31と分割ラ
イン35との関係を判定し（ステップ14）、必要であれば
分割ライン35の再設定（ステップ15）やアレイ基板全体
パターン31の一部を修正する（ステップ16）。すなわ
ち、分割ライン35がアレイ基板全体パターン31のどの箇
所を通っているかを判定する。たとえば分割ライン35が
画素領域を通っている場合は、スイッチング素子である
薄膜トランジスタを分割しないように変更する。

【００４７】そして、上記判定を繰り返した結果、分割
ライン35に問題がなくなれば、図５で示すように、レチ
クルパターン36を切り出す（ステップ17）。さらに、切
り出したレチクルパターン36の多重露光エリアへのパタ
ーン処理を同時にする（ステップ18）。たとえば図６で
示すように、レチクル36A とレチクル36B との多重露光
領域37にパターン38がある場合、このパターン38のパタ
ーン部分38a を、図示のように分割ライン35に沿った方
向に拡大する処理を行なう。

【００４８】最後に、分割された各レチクル36A ，36B
を、図示しないハードディスク上に保存する（ステップ
19）。なお、ハードディスクに保存されたレチクルパタ
ーンを露光装置のマスクとして用いるためには、遮光帯
パターンが必要になる。この遮光帯は不要な領域への露
光を防止するためのパターンである。したがって、各レ
チクルパターンには遮光帯を作成する。

【００４９】ここで、さらにレチクルパターン36の切り
出し工程（ステップ17）および多重露光領域37へのパタ
ーン処理工程（ステップ18）を図２を参照して説明す
る。

【００５０】まず、切出し工程（ステップ17）では、分
割ライン25に交わるアレイパターンを検出する（ステッ
プ17-1）。そして、検出されたパターンを２つに分割す
る（ステップ17-2）。

【００５１】次に、多重露光対象レイアであるかを判定
し（ステップ18-1）、対象レイアであれば図６で説明し
たように、分割した２つのパターン38の多重露光領域37
のパターン部分38a に対して拡大処理する（ステップ18
-2）。さらに、分割ライン35に交わるパターン38がある
かを判定し（ステップ17-3）、分割ライン35に交わるパ
ターン38がある場合にはステップ17-1に戻り、分割ライ
ン35に交わるパターン38が無くなるまでループを繰り返
す。そして、最終的にパターン保存する（ステップ17-
4）。

【００５２】したがって、アレイ基板全体パターン31と
分割ライン35とを最初に設定したので、各レチクルパタ
ーン36を作成する工程（ステップ17）（ステップ18）を
コンピュータによって自動処理できる。また、アレイ基
板全体パターン31と分割ライン35とを最初に設定したの
で、お互いに関係が明白になり、設計工程の往来に混乱
が生じない。

【００５３】次に、製品仕様変更に伴う再設計の流れを
説明する。なお、製品仕様変更内容は、図２１で説明し
たように、ＸまたはＹ−ＩＣのＯＬＢ実装領域33の位置
変更とする。この場合、仕様変更に伴ってアレイ基板全
体パターン31を修正する（ステップ12）。そして、たと
えば各ＯＬＢ実装領域23からの信号線、ゲート線への引
き回し配線を変更することになるが、アレイ基板全体パ
ターン31がＣＡＤ上に既に作成されているので、このよ
うな位置変更は容易に可能である。

【００５４】また、修正されたアレイ基板全体パターン
31を基に分割ラインを設定する（ステップ13）。この
後、分割ライン35に問題がないかを判定し（ステップ1
4）、問題がなければ自動的にレチクルパターン36が作
成され（ステップ17）（ステップ18）、これら作成され
たレチクルパターン36は保存される。

【００５５】これらの結果、多くの設計時間を必要とし
設計ミスを起こす可能性が高い設計工程を、少ない設計
時間ででき、設計ミスの可能性も低くなる。たとえば変
更内容が前述したＩＣの位置変更の場合は、従来に比べ
１／３の期間で設計できる。

【００５６】次に、図７および図８を参照して他の実施
の形態を説明する。

【００５７】まず、設計仕様が入力される（ステップ2
1）ので、その仕様、たとえばアレイ基板サイズ、露光
装置で扱えるマスクサイズ、レチクルの枚数、有効露光
領域等から、図８で示すように、マスク41の外形および
有効露光領域とガラス基板21の外形とをＣＡＤ上に表示
する（ステップ22）。そして、表示されたマスク41の外
形およびガラス基板21の外形のそれぞれに、互いに連動
するレチクル外形パターンａ，ｂを描画する（ステップ
23、ステップ24）。

【００５８】次に、レチクル外形、すなわち分割ライン
に相当するものがアレイ基板全体パターン31上のどの部
分を通るかを判定し、レチクル外形が斜め配線領域上や
薄膜トランジスタ上などを通るような場合は、アレイ基
板全体パターン31上にあるレチクル外形を、図８におけ
る符号ｃで示すように修正する（ステップ25）。この修
正に連動して、マスク41の外形上のレチクル外形も、図
８の符号ｄで示すように、自動的に修正される（ステッ
プ26）。

【００５９】このようにして、アレイ基板全体パターン
31とレチクル外形ｂとの位置関係をＣＡＤ画面上で設計
者が判断し（ステップ27）、問題があれば再度修正する
ループを繰り返し、問題がなければレチクル外形ｂを分
割ラインとして保存する（ステップ28）。さらに、マス
ク41上における各レチクル外形ａの位置情報を露光装置
用のデータとして保存する（ステップ29）。

【００６０】この実施の形態では、アレイ基板全体パタ
ーン31から複数のレチクルに分割する際の分割基準とし
て、レチクル外形ｂをアレイ基板全体パターン31上にて
直接設定し、問題の有無を判定するので、前述の実施の
形態のように、分割ラインを設定し、判定結果により分
割ラインを再設定する場合に比べ、設計時間を短縮でき
るとともに、設計ミスを最小限に抑えることができる。

【００６１】また、マスク41上の所定位置に各レチクル
外形ａを描画させているので、各レチクルがマスク上の
どの位置にあるかをＣＡＤ上で確認でき、実際に露光装
置を動作させる際に必要となる位置データを自動的に入
手できる。

【００６２】これらの結果、この実施の形態によれば、
効率的なレチクルパターン36の設計が可能になり、設計
ミスの低減により高精度なレチクルパターン36を設計で
きる。

【００６３】次に、図９および図１０を参照してまた他
の実施の形態を説明する。

【００６４】この実施の形態は、分割されたレチクルパ
ターン36を露光装置のマスクとして用いる場合に必要な
処理に関するもので、マスクのレチクル外形以外の部分
に遮光パターンを自動で発生させている。

【００６５】図９において、まず、設計仕様を入力し
（ステップ31）、入力された各レチクルサイズ、マスク
41の外形サイズなどの仕様に基づき、図１０で示すよう
に、ＣＡＤによってマスク41上にレチクル外形ａをたと
えば３個描画する（ステップ32）。

【００６６】次に、マスク41上のレチクル外形ａ以外の
領域に遮光パターンａ１を発生させる（ステップ33）。
また、レチクル外形ａ内にレチクルパターンを発生させ
る（ステップ24）。これらは予め設定した仕様などに基
づいてＣＡＤシステムにより容易に実行可能な処理であ
る。

【００６７】これらの処理により、実際に露光用のマス
ク41として用いることのできるパターンの設計が完了す
るので、このレチクルパターン36を保存する（ステップ
35）。

【００６８】このように、アレイ基板全体パターン31か
ら分離された各レチクルパターン36に対して、露光用の
マスクとして用いるための処理、すなわち、レチクル外
形以外の部分を覆う遮光パターンを自動で発生させて処
理するので、さらに設計期間の短縮とミスの低減化を図
れる。

【００６９】次に、図１１を参照してさらに他の実施の
形態を説明する。

【００７０】この実施の形態は、分割された各レチクル
パターン36からアレイ基板全体パターン31がどのような
形状になるかを実際に確認する。

【００７１】この場合、まず、前述の図７および図８で
説明した実施の形態などにより分割された各レチクルパ
ターンの、マスク41上における位置情報と、これら各レ
チクルパターンをガラス基板のどこにショットするかの
配置情報を有するステッパデータファイル43を作成する
（ステップ41）。

【００７２】次に、このステッパデータを読み込み（ス
テップ42）、このステッパデータを基に各レチクルパタ
ーンを用いて実際のショット通りにアレイ基板全体パタ
ーン31を再構成し（ステップ43）、このパターンを保存
する。

【００７３】このようにすると、各レチクルパターン36
からアレイ基板全体パターン31がどのような形状になる
かを実際に確認する場合の効率化を図れる。

【００７４】このように、上述した各実施の形態では、
アレイ基板の製作に当って、多くの設計時間を要し設計
ミスの原因となっていたレチクル設計を、コンピュータ
を用いて一連の作業とし、設計者から見た設計工程を削
減させたので、設計期間の大幅短縮と設計ミスの排除が
可能となり、設計効率の向上を図れる。

【００７５】次に、画素設計の場合について、図１２に
示す実施の形態を参照して説明する。

【００７６】図１２に示すように、まず、設計する上で
必要なパラメータを決定するため、ＣＡＤシステムに対
して、設計対象となる画素構造や画素数、画面サイズな
どの仕様を入力する（ステップ51）。この仕様の入力に
より、画素構造に関するデータが予め登録されている画
素構造データファイルＦ１から仕様に対応するパラメー
タが読み込まれ、所定の演算後ＣＡＤ画面上に仕様に基
づく画素パターンが描画される（ステップ52）。

【００７７】次に、描画された画素パターンから、幾何
学パラメータとして、たとえば薄膜トランジスタサイ
ズ、ゲート線幅および開口率などを抽出する（ステップ
53）。そして、たとえば図１３における薄膜トランジス
タ51のサイズ抽出は、画素パターンの中から薄膜トラン
ジスタ51の部分、信号線52とゲート線53とが重なり合っ
ていて、さらにエッチングストッパ54も重なっている部
分を認識し、各部のサイズを求める。

【００７８】すなわち、エッチングストッパ54のＸ方向
の長さを薄膜トランジスタ51のチャネル長Ｌとし、エッ
チングストッパ54と信号線52とが重なり合っている部分
のＹ方向の長さをチャネル幅Ｗとして求める。また、ゲ
ート線53、信号線52、Ｃs 線55の、各線幅w1，w2，w3を
抽出する。さらに、画素電極としてのＩＴＯパターン56
上にて、Ｃs 線55などのどのパターンとも重なっていな
い部分の面積を求め、一画素の面積に対する比率を開口
率として求める。

【００７９】次に、上述のように求めた幾何学パラメー
タとプロセス情報ファイルＦ２から引き出された情報と
を用いて設計パラメータを計算する（ステップ54）。す
なわち、プロセス情報ファイルＦ２には、ゲート絶縁膜
の厚さや誘電率等のプロセス情報が予め設定されてお
り、これらの値と幾何学パラメータとから、容量値、抵
抗値などの設計パラメータが計算される。

【００８０】また、回路シミュレーションする上で必要
となるネットリストによって構成される入力データを自
動的に作成する（ステップ55）。ここで、ネットリスト
とはシミュレーション対象回路の各素子がどのようにつ
ながっているかを表すデータであり、予め作成してある
ネットリストに処理ステップで求めた各サイズ、容量
値、抵抗値などの値を当てはめて、回路シミュレーショ
ン用の入力データを作成する。この作成された入力デー
タをファイルＦ３とする。

【００８１】さらに、回路シミュレータを自動的に起動
させ、対応するデータファイルＦ３から、入力データで
あるネットリストを読み込んで、シミュレーションを実
行し（ステップ56）、シミュレーション結果をファイル
Ｆ４として出力する。

【００８２】そして、出力されたファイルＦ４からデー
タを読み込んで、画素の電気的設計パラメータである書
き込み不足電圧、突き抜け電圧などを求める（ステップ
57）。また、前述した画素幾何学パラメータ、回路シミ
ュレーションに用いたパラメータ、すなわちステップ54
で求めた設計パラメータ、および、回路シミュレーショ
ンの結果から抽出したパラメータの一覧表をコンピュー
タ上で作成する（ステップ58）。そして、この一覧表
は、処理ステップ52にて描画された画素パターンととも
に、表示手段であるコンピュータの画面上に同時に表示
される（ステップ59）。

【００８３】設計者はこれら表示された画素パターンお
よび各設計パラメータを見ることによって画素設計の良
否を判断する（ステップ60）。このとき、コンピュータ
の画面上に画素構造と設計パラメータが同時に表示され
ているため、不都合な設計がなされているかどうかの判
断を速やかにできる。この判断で不都合となった場合
は、ＣＡＤ画面上に描かれている画素パターンを手作業
で修正する（ステップ61）。この修正後、処理手順ステ
ップ53からステップ60までを繰り返し、全ての判断条件
を満足したことにより設計完了となる。そして設計が完
了したデータはコンピュータのハードディスク上に保存
される（ステップ62）。

【００８４】ここで、ステップ53からステップ59までの
処理手順は、自動設計手段としてコンピュータによって
自動的に実行される。したがって、この実施の形態を設
計者側から見た場合、設計者が行う実際の作業は、ステ
ップ51、ステップ52、ステップ59、ステップ60、ステッ
プ61、ステップ62だけであり、従来に比べて設計者に対
する負担が大幅に軽減される。その結果、画素設計に要
する設計期間が従来１週間であったのに対し、この実施
の形態では半日程度に短縮することができる。また、設
計ミスも無くなり、効率よく設計できる。

【００８５】また、図１４を参照して他の実施の形態を
説明する。

【００８６】この実施の形態では、図１２で説明した処
理手順に先立って、始めに最適な画素パターンとなるよ
うに回路計算を自動的に行なう。

【００８７】まず、ＣＡＤシステムに対して、設計対象
となる画素構造や画素数、画面サイズなどの仕様を入力
する（ステップ71）。この仕様入力により、画素構造デ
ータファイルＦ２１から仕様に対応するパラメータを読
み込むとともに、プロセス情報ファイルＦ２２から必要
な情報、たとえばゲート絶縁膜の厚さや誘電率などを読
み込む。そして、これらファイルＦ２１、Ｆ２２からの
情報と、入力された仕様を用いて容量値、抵抗値などの
設計パラメータを計算するとともに回路シミュレーショ
ンする上で必要となるネットリストによって構成された
入力データであるファイルＦ２３を自動的に作成する
（ステップ72）。すなわち、予め作成してあるネットリ
ストに、仕様として入力された値や、前述のように計算
された容量値あるいは抵抗値などの値を当てはめて、回
路シミュレーション用の入力データを作成し、ファイル
Ｆ２３とする。

【００８８】次に、回路シミュレータを自動的に起動さ
せ、データファイルＦ２３から、ネットリストを読み込
んで、シミュレーションを実行する（ステップ73）。こ
のシミュレーション結果はファイルＦ２４として出力す
る。

【００８９】次に、出力されたファイルＦ２４からデー
タを読み込んで、画素の電気的設計パラメータである書
き込み不足電圧、突き抜け電圧などを求める（ステップ
74）。そして、これら設計パラメータが基準値を満たし
ているか否かを判断する（ステップ75）。

【００９０】この判断の結果、基準値を満たしていない
場合は、ゲート線幅、薄膜トランジスタのチャネル幅
Ｗ、補助容量値Ｃloadを変更、すなわち画素パターンを
修正する（ステップ76）。この修正後、全ての設計パラ
メータが基準値になるまで、ステップ72からステップ75
までの処理手順を繰り返す。そして、全ての設計パラメ
ータが基準値に入ったなら、今度は、チャネル幅Ｗ、補
助容量値Ｃloadを徐々に小さくして（ステップ76）、再
びステップ72からステップ75までの処理手順を繰り返
し、設計パラメータが基準値内にあるときに開口率が最
大となる画素パラメータを求める。

【００９１】このようにして得られた開口率が最大とな
る最適画素パラメータを用いて画素パターンを描画する
（ステップ77）。これ以降は、図１２で示した処理（ス
テップ53）に移行し、図１２で説明したステップ53から
ステップ60までの処理を繰り返し、最適な画素パターン
を決定してこれを保存する（ステップ62）。したがっ
て、図１４に示す処理手順は、描画前において最適な画
素パターンを選定する画素パターン選定手段として機能
する。

【００９２】この実施の形態では、前述のように、図１
２の自動設計手段によって最適画素パターンを決定する
に先立って、図１４で示した画素パターン選定手段によ
り、最適な画素パターンとなるように計算を自動的にし
ているため、描画された画素パターンに対する修正がほ
とんどなくなり、より一層、設計時間を短縮できる。

【００９３】なお、図１２で示した最適画素パターンを
決定する処理手順では、画素パターンを描画するに際し
て、予め画素構造データファイルＦ１に登録してある画
素パターンしか選ぶことができず、このため予め登録さ
れていない画素構造を用いて設計できない。そこで、始
めに画素構造を選択するのではなく、所望の画素パター
ンを手書きでＣＡＤ画面上に描画し、この手書き描画さ
れた画素パターンについて、図１２のステップ53からス
テップ61の自動設計手段の処理を繰り返して画素設計
し、決定された最適画素を保存（ステップ62）してもよ
い。

【００９４】この実施の形態では、始めに所望の画素パ
ターンを手書きで描画するため、登録されていない画素
構造についても設計仕様に合致した最適な画素パターン
であるかを判断して、最適な画素パターンを得ることが
できるため、汎用性がより向上する。

【００９５】なお、図１２で示した処理手順に比べ、始
めに手書きで画素を描画するので、そのための時間が増
大するが、それでも１日で画素設計を終えることがで
き、１週間を要した従来の画素設計に比べれば、画素設
計時間を大幅に短縮できる。

【００９６】このように、図１２ないし図１４で説明し
た実施の形態では、１つ１つ個別な手作業で行われてい
た画素の設計工程を、コンピュータを用いて一連の連続
した作業として自動化したので、設計者から見た作業工
程を大幅に削減することができ、全体の設計期間を短縮
できる。また、人為的なミスが入り込む余地が減少した
ため、設計ミスが減少し、設計効率が向上する。

【００９７】次に、図１５を参照して他の実施の形態を
説明する。

【００９８】図１５は、この実施形態における処理手順
を表しており、前述した図１４の処理手順と類似した内
容である。

【００９９】すなわち、まず設計仕様が入力される（ス
テップ81）。この設計仕様としては、プロセス条件や設
計基準、画素構造などである。この後、入力された設計
仕様に対応するパラメータ、たとえばバスラインの抵抗
やカップリング容量などが計算される（ステップ82）。
そして、この計算結果を回路シミュレータに渡し、シミ
ュレーションを実行させる（ステップ83）。

【０１００】そして、シミュレーション結果である電気
的スペックの値は、設計基準と比較される（ステップ8
4）。その結果、設計基準を満たさない場合は、パター
ン修正され（ステップ85）、その後、再びパタメータ計
算処理（ステップ82）に戻り、この計算結果について、
以後ステップ83、ステップ84の処理を繰り返す。これに
対し、設計基準を満せば、さらに開口率が最大になる各
電気的スペック値、開口率および画素パターンを算出さ
せ、ＣＡＤ画面上に描画出力する（ステップ86）。

【０１０１】この実施の形態では、Ｃ言語などのコンピ
ュータシステム開発言語およびＣＡＤシステム開発言語
を用いて、コンピュータ上にて回路シミュレータとＣＡ
Ｄとを統合し、これらの間の情報の往来を実現してい
る。このため、設計仕様入力後、バスラインの抵抗やカ
ップリング容量を計算し、これらの値をシミュレータに
渡してシミュレーションし、さらに、このシミュレーシ
ョン結果が全設計基準を満しているかを判断し、満して
いるものについては開口率最大となる画素パターンを自
動で設計する一連の処理がコンピュータ上で実行され
る。

【０１０２】このように、回路シミュレータとＣＡＤと
を、Ｃ言語などのコンピュータシステム言語及びＣＡＤ
システム開発言語を用いて統合したことにより、設計仕
様を入力するだけで画素設計ができ、設計期間が短縮さ
れる。

【０１０３】

【発明の効果】本発明によれば、アレイ基板全体パター
ンとレチクル分割ラインとを決定し、レチクルパターン
をコンピュータ上でパターン処理によって構成すること
ができるので、設計精度が向上し、設計期間が短縮さ
れ、設計の誤りの低減化を図ることができる。

【０１０４】また、複数のレチクルを全体パターン上に
描画させるとともに、レチクルの外形をマスクの外形上
の所定位置に描画させ、マスク外形上でのレチクル位置
情報を、電子情報として保存するので、実際にステッパ
型露光装置を動作させる際に必要になる位置データを自
動的に入手できる。

【０１０５】さらに、描画された画素パターンから幾何
学パラメータを自動抽出し、回路シミュレーション用の
入力データを作成するとともにシミュレーションを実行
し、シミュレーションの結果から電気的設計パラメータ
を抽出する作業をコンピュータ上で一括して自動的にす
るので、設計時間が大幅に短縮され、精度も向上し、こ
れら電気設計パラメータと対応する画素パターンとを同
時に表示するので、不都合な設計がなされているかを直
ちに判断できる。

【０１０６】また、はじめに最適な画素パターンとなる
ように自動計算された画素パターンを描画するので、そ
の後の処理を一層早くすることができ、設計時間の短縮
化がさらに可能とできる。

【０１０７】さらに、回路シミュレータとＣＡＤとの間
で情報を往来させ、プロセス条件や設計基準、画素構造
等の設計仕様を入力してから最適な画素パターンが描画
されるまでの一連の作業を、一括して短時間のうちに自
動的にできる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置用パターン自動レイアウ
トシステムの一実施の形態の処理手順を示すフローチャ
ートである。

【図２】同上図１の処理ステップの一部を詳細に示すフ
ローチャートである。

【図３】同上アレイ基板全体パターンの作成段階を示す
平面図である。

【図４】同上分割ライン設定段階を示す平面図である。

【図５】同上レチクル分割段階を示す平面図である。

【図６】同上多重露光処理を説明する拡大平面図であ
る。

【図７】同上他の実施の形態の処理手順を示すフローチ
ャートである。

【図８】同上アレイ基板全体パターンの描画に連動した
露光用のマスクへのレチクル外形描画を説明する平面図
である。

【図９】同上また他の実施の形態の処理手順を示すフロ
ーチャートである。

【図１０】同上遮光パターンの発生状態を示す平面図で
ある。

【図１１】同上さらに他の実施の形態の処理手順を示す
フローチャートである。

【図１２】同上またさらに他の実施の形態の処理手順を
示すフローチャートである。

【図１３】同上設計される画素部分を示す平面図であ
る。

【図１４】同上また他の実施の形態の処理手順を示すフ
ローチャートである。

【図１５】同上さらに他の実施形態の処理手順を示すフ
ローチャートである。

【図１６】従来例の薄膜トランジスタを用いたアクティ
ブマトリクス型の液晶表示装置を示す説明図である。

【図１７】同上アレイ基板上における一画素領域を示す
平面図である。

【図１８】同上図１７のXVIII −XVIII 断面図である。

【図１９】従来例を示すフローチャートである。

【図２０】同上仮想全体図の想定段階を示す説明図であ
る。

【図２１】同上仮想全体図に仮想分割ラインを想定する
段階の説明図である。

【図２２】同上仮想分割ラインから実際のレクチルパタ
ーン作成段階を示す説明図である。

【図２３】同上実際のレチクルパターンを並べて実際の
全体図を作成する段階を示す説明図である。

【図２４】同上アレイ基板全体パターンの仕様変更例を
示す説明図である。

【符号の説明】

31 アレイ基板全体パターン 35 分割ライン 36 レチクルパターン 41 マスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 康二 兵庫県姫路市余部区上余部50番地 株式会 社東芝姫路工場内 (72)発明者 樫本 登 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 液晶表示装置のパターンを設計する液晶
   表示用パターンレイアウト装置において、 液晶表示装置の基板のパターンに関する設計仕様が入力
   されることにより、基板全体のパターンを作成し、この
   全体のパターン上に分割ラインを設定し、この分割ライ
   ンに従って全体のパターンを分割して複数のレチクルを
   作成するＣＡＤシステムと、 このＣＡＤシステムによって分割された各レチクルを電
   子情報として保存する保存手段と、 前記基板のパターンおよび分割ラインを同時に表示する
   表示手段とを具備したことを特徴とする液晶表示装置用
   パターンレイアウト装置。
2. 【請求項２】 液晶表示装置のパターンを設計する液晶
   表示用パターンレイアウト装置において、 液晶表示装置の基板のパターンに関する設計仕様および
   この基板のパターンを形成する露光装置のマスク外形お
   よび有効露光領域を含む設計仕様が入力されることによ
   り、基板全体のパターンと前記マスクの外形および露光
   領域とを作成して表示し、前記全体のパターン上に分割
   ラインを設定し、この分割ラインに従って分割される複
   数のレチクルを全体のパターン上に描画させるととも
   に、前記レチクルの外形を前記マスクの外形上の所定位
   置に描画させるＣＡＤシステムと、 前記レチクル外形を成す分割ラインおよび前記マスクの
   外形上でのレチクル位置情報を、それぞれ電子情報とし
   て保存する保存手段と、 前記基板のパターンおよび分割ラインを同時に表示する
   表示手段とを具備したことを特徴とする液晶表示装置用
   パターンレイアウト装置。
3. 【請求項３】 液晶表示装置のパターンを設計する液晶
   表示用パターンレイアウト装置において、 描画された画素パターンから各部の幾何学パラメータを
   抽出し、プロセス条件に従って前記幾何学パラメータか
   ら回路シミュレーション用の入力データを作成し、この
   入力データに基づいてシミュレーションを実行し、この
   シミュレーションの結果から電気的設計パラメータを抽
   出する設計手段と、 電子情報として保存する保存手段と、 前記電気的設計パラメータ、幾何学パラメータおよび対
   応する画素パターンを同時に表示する表示手段とを具備
   したことを特徴とする液晶表示装置用パターンレイアウ
   ト装置。
4. 【請求項４】 設計仕様を入力することにより、この設
   計仕様を満足する画素パターンを選定する画素パターン
   選定手段を有し、この選定された画素パターンを描画す
   ることを特徴とする請求項３記載の液晶表示装置用パタ
   ーンレイアウト装置。
5. 【請求項５】 液晶表示装置のパターンを設計する液晶
   表示用パターンレイアウト装置において、 コンピュータシステム開発言語およびＣＡＤシステム開
   発言語を用いてコンピュータ上で回路シミュレータおよ
   びＣＡＤシステムを構成し、これら回路シミュレータお
   よびＣＡＤシステムの間で情報を往来させ、 設計仕様の入力により、この設計仕様に基づく回路パラ
   メータを計算してシミュレーションを実行し、設計基準
   を満たす最適画素パターンをＣＡＤシステムにより描画
   することを特徴をする液晶表示装置用パターンレイアウ
   ト装置。