JPH1022743A - Amplifier - Google Patents
AmplifierInfo
- Publication number
- JPH1022743A JPH1022743A JP17043896A JP17043896A JPH1022743A JP H1022743 A JPH1022743 A JP H1022743A JP 17043896 A JP17043896 A JP 17043896A JP 17043896 A JP17043896 A JP 17043896A JP H1022743 A JPH1022743 A JP H1022743A
- Authority
- JP
- Japan
- Prior art keywords
- amplifying
- effect transistor
- field effect
- nonlinear
- amplifying device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高周波を増幅する
増幅装置に関する。The present invention relates to an amplifier for amplifying a high frequency.
【0002】[0002]
【従来の技術】従来、この種の高周波を増幅する増幅装
置としては、たとえば図3に示す構成が知られている。2. Description of the Related Art Conventionally, as an amplifying device for amplifying such a high frequency, for example, a configuration shown in FIG. 3 is known.
【0003】この図3に示す増幅装置は、高周波入力信
号の入力端子に直流カット用のコンデンサC11 を介して
増幅素子としての電界効果トランジスタQ11 のゲートが
接続されるとともに、この電界効果トランジスタQ1のゲ
ートは抵抗R11 を介して電源VG に接続され、この電界
効果トランジスタQ11 のドレインは直流カット用のコン
デンサC12 を介して高周波出力端子が形成されていると
ともに、高周波カット用のインダクタL11 および抵抗R1
2 を介して電源VDDに接続されている。また、電界効果
トランジスタQ11 のソースは、接地されている。In the amplifying device shown in FIG. 3, the gate of a field effect transistor Q11 as an amplifying element is connected to the input terminal of a high frequency input signal via a DC cut capacitor C11. The gate is connected to a power supply VG via a resistor R11. The drain of the field-effect transistor Q11 has a high-frequency output terminal formed via a DC cut capacitor C12, and has a high-frequency cut inductor L11 and a resistor R1.
2 is connected to the power supply VDD. The source of the field effect transistor Q11 is grounded.
【0004】さらに、電界効果トランジスタQ11 のドレ
インおよびゲート間には、帰還回路11が形成され、この
帰還回路11は可変抵抗素子R13 およびコンデンサC13 の
直列回路にて形成されている。Further, a feedback circuit 11 is formed between the drain and the gate of the field effect transistor Q11, and the feedback circuit 11 is formed by a series circuit of a variable resistance element R13 and a capacitor C13.
【0005】そして、高周波入力信号が入力されると、
コンデンサC11 で直流をカットして電界効果トランジス
タQ11 のゲートに入力され、この電界効果トランジスタ
Q11は入力信号を増幅し、コンデンサC12 を介して高周
波出力端子から出力する。When a high frequency input signal is input,
The direct current is cut by the capacitor C11 and input to the gate of the field effect transistor Q11.
Q11 amplifies the input signal and outputs it from the high frequency output terminal via the capacitor C12.
【0006】また、可変抵抗素子R13 の抵抗値を任意に
設定すれば、電界効果トランジスタQ11 の利得を変化さ
せることができる。If the resistance value of the variable resistance element R13 is arbitrarily set, the gain of the field effect transistor Q11 can be changed.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記図
3に示す構成では、利得を変化させることはできるもの
の、電界効果トランジスタQ11 で発生した二次歪みを有
効に除去できない問題を有している。However, the configuration shown in FIG. 3 has a problem that although the gain can be changed, the secondary distortion generated in the field effect transistor Q11 cannot be effectively removed.
【0008】本発明は、上記問題点に鑑みなされたもの
で、容易に利得を制御できるとともに非線形二次歪みを
小さくした増幅装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an amplifier capable of easily controlling gain and reducing nonlinear second-order distortion.
【0009】[0009]
【課題を解決するための手段】請求項1記載の増幅装置
は、増幅素子と;可変抵抗素子および非線形素子を有し
増幅素子の出力を帰還させる帰還回路と;増幅素子に印
加する電圧を可変する可変抵抗素子とを具備したもの
で、帰還回路に設けられた非線形抵抗素子により非線形
二次歪みを低減するとともに、帰還回路に設けられた可
変抵抗素子および増幅素子に印加する電圧を可変する可
変抵抗素子の抵抗値を変化することにより利得を変化さ
せるとともに、非線形二次歪みを低減する。According to a first aspect of the present invention, there is provided an amplifying device comprising: an amplifying element; a feedback circuit having a variable resistance element and a non-linear element for feeding back an output of the amplifying element; and a variable voltage applied to the amplifying element. A variable resistance element provided in the feedback circuit to reduce nonlinear second-order distortion by a nonlinear resistance element provided in the feedback circuit, and to vary a voltage applied to the variable resistance element and the amplification element provided in the feedback circuit. The gain is changed by changing the resistance value of the resistance element, and the nonlinear second-order distortion is reduced.
【0010】請求項2記載の増幅装置は、請求項1記載
の増幅装置において、増幅素子は、電界効果トランジス
タであるもので、簡単な構成で非線形二次歪みを低減す
る。According to a second aspect of the present invention, in the amplifying apparatus according to the first aspect, the amplifying element is a field-effect transistor, and reduces nonlinear second-order distortion with a simple configuration.
【0011】請求項3記載の増幅装置は、請求項1また
は2記載の増幅装置において、非線形素子は、PINダ
イオードおよびPN接合ダイオードのいずれかであるも
ので、簡単な構成で非線形二次歪みを低減する。According to a third aspect of the present invention, in the amplifying device according to the first or second aspect, the nonlinear element is one of a PIN diode and a PN junction diode. Reduce.
【0012】請求項4記載の増幅装置は、請求項3記載
の増幅装置において、非線形素子に対して並列に接続さ
れた可変抵抗素子を備え、増幅素子は複数個であるもの
で、非線形素子の特性を変化させ、より確実に非線形二
次歪みを低減する。According to a fourth aspect of the present invention, there is provided the amplifying apparatus according to the third aspect, further comprising a variable resistance element connected in parallel to the nonlinear element, wherein the number of the amplifying elements is plural. By changing the characteristics, nonlinear second-order distortion is more reliably reduced.
【0013】請求項5記載の増幅装置は、請求項3また
は4記載の増幅装置において、複数段の増幅素子は、複
数段の電界効果トランジスタで形成されたもので、簡単
な構成で複数段で増幅する。According to a fifth aspect of the present invention, in the amplifying device according to the third or fourth aspect, the multi-stage amplifying element is formed of a plurality of field-effect transistors. Amplify.
【0014】[0014]
【発明の実施の形態】以下、本発明の増幅装置の一実施
の形態を図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of the amplifying device of the present invention will be described with reference to the drawings.
【0015】図1は本発明の一実施の形態の増幅装置を
示す回路図で、高周波入力信号の入力端子に直流カット
用のコンデンサC1を介して増幅素子としての電界効果ト
ランジスタQ1のゲートが接続されるとともに、この電界
効果トランジスタQ1のゲートは抵抗R1を介して電源VG
に接続され、この電界効果トランジスタQ1のドレインは
直流カット用のコンデンサC2を介して高周波出力端子が
形成されているとともに、高周波カット用のインダクタ
L1および可変抵抗素子R2を介して電源VDDに接続されて
いる。また、電界効果トランジスタQ1のソースは、接地
されている。FIG. 1 is a circuit diagram showing an amplifying device according to an embodiment of the present invention. The gate of a field-effect transistor Q1 as an amplifying element is connected to an input terminal of a high-frequency input signal via a DC cut capacitor C1. At the same time, the gate of the field effect transistor Q1 is connected to the power supply VG via the resistor R1.
The drain of this field-effect transistor Q1 has a high-frequency output terminal formed through a DC cut capacitor C2, and a high-frequency cut inductor.
It is connected to power supply VDD via L1 and variable resistance element R2. The source of the field effect transistor Q1 is grounded.
【0016】さらに、電界効果トランジスタQ1のドレイ
ンおよびゲート間には、帰還回路1が形成され、この帰
還回路1は非線形素子であるPINダイオードD1および
可変抵抗素子R3およびコンデンサC3の直列回路にて形成
され、PINダイオードD1および可変抵抗素子R3の接続
点は、抵抗R4を介して電源VC に接続されている。Further, a feedback circuit 1 is formed between the drain and the gate of the field effect transistor Q1, and this feedback circuit 1 is formed by a series circuit of a PIN diode D1, a non-linear element, a variable resistance element R3 and a capacitor C3. The connection point between the PIN diode D1 and the variable resistance element R3 is connected to a power supply VC via a resistance R4.
【0017】次に、上記実施の形態の動作について説明
する。Next, the operation of the above embodiment will be described.
【0018】まず、高周波入力信号が入力されると、コ
ンデンサC1で直流をカットして電界効果トランジスタQ1
のゲートに入力され、この電界効果トランジスタQ1は入
力信号を増幅し、コンデンサC2を介して高周波出力端子
から出力する。First, when a high-frequency input signal is input, the direct current is cut by the capacitor C1 and the field-effect transistor Q1 is cut off.
The field effect transistor Q1 amplifies the input signal and outputs it from the high frequency output terminal via the capacitor C2.
【0019】そして、可変抵抗素子R2および可変抵抗素
子R3の抵抗値および電源VC の電圧値を任意に設定すれ
ば、電界効果トランジスタQ1の消費電流および利得の変
化を抑えながら、電界効果トランジスタQ1の非線形二次
歪みの発生を抑えることができる。If the resistance values of the variable resistance elements R2 and R3 and the voltage value of the power supply VC are arbitrarily set, the current consumption of the field effect transistor Q1 and the change of the gain can be suppressed, while the change of the field effect transistor Q1 can be suppressed. Generation of non-linear second-order distortion can be suppressed.
【0020】なお、PINダイオードD1に代えて、PN
接合ダイオードを用いても同様の効果を得ることができ
る。Note that, instead of the PIN diode D1, a PN
Similar effects can be obtained by using a junction diode.
【0021】次に、他の実施の形態の増幅装置を図2を
参照して説明する。Next, an amplifier according to another embodiment will be described with reference to FIG.
【0022】図2は他の実施の形態の増幅装置を示す回
路図で、この図2に示す実施の形態の増幅装置は、図1
に示す実施の形態の増幅装置において、コンデンサC1お
よび抵抗R1の接続点に初段の増幅素子である電界効果ト
ランジスタQ3のゲートを接続し、この電界効果トランジ
スタQ3のドレインを終段となるソースフォロアの電界効
果トランジスタQ1のゲートに接続している。また、電界
効果トランジスタQ1のソースに、直流カット用のコンデ
ンサC3を介して出力端子を形成するとともに、抵抗R5を
介して接地されている。さらに、電界効果トランジスタ
Q1のドレインは電源VDDに接続される。また、電界効果
トランジスタQ3のドレイン負荷回路には可変抵抗素子R6
および非線形素子としてのPINダイオードD2の直列回
路を有し、このPINダイオードD2に対して並列に可変
抵抗素子R7が接続されている。FIG. 2 is a circuit diagram showing an amplifying apparatus according to another embodiment. The amplifying apparatus according to the embodiment shown in FIG.
In the amplifying device according to the embodiment shown in FIG. 1, the gate of the field-effect transistor Q3, which is the first-stage amplifying element, is connected to the connection point between the capacitor C1 and the resistor R1, and the drain of the field-effect transistor Q3 is connected to the source follower as the last stage. Connected to the gate of field effect transistor Q1. An output terminal is formed at the source of the field-effect transistor Q1 via a DC cut capacitor C3, and is grounded via a resistor R5. In addition, field effect transistors
The drain of Q1 is connected to power supply VDD. Also, the variable resistance element R6 is connected to the drain load circuit of the field effect transistor Q3.
And a series circuit of a PIN diode D2 as a non-linear element, and a variable resistance element R7 is connected in parallel to the PIN diode D2.
【0023】そして、基本的動作は図1に示す実施の形
態の増幅装置と類似であるが、非線形回路が帰還部では
なく負荷部に配置されており、可変抵抗素子R6および可
変抵抗素子R7の抵抗値を任意に設定すれば、PINダイ
オードD2の非線形の特性も変化し、電界効果トランジス
タQ1の消費電流および利得の変化を抑えながら、電界効
果トランジスタQ1の非線形二次歪みの発生を抑えること
ができる。The basic operation is similar to that of the amplifying device of the embodiment shown in FIG. 1, except that a non-linear circuit is arranged not in the feedback section but in the load section. If the resistance value is set arbitrarily, the nonlinear characteristic of the PIN diode D2 also changes, and it is possible to suppress the generation of nonlinear secondary distortion of the field effect transistor Q1 while suppressing the current consumption and the gain of the field effect transistor Q1. it can.
【0024】この場合のPINダイオードD2に代えて、
PN接合ダイオードにしても同様の動作を行なう。In this case, instead of the PIN diode D2,
The same operation is performed for a PN junction diode.
【0025】なお、いずれの場合にも増幅素子の電界効
果トランジスタとしては、たとえばJFET、GaAs
FET、MOSFETを用いることができる。In any case, as the field effect transistor of the amplifying element, for example, JFET, GaAs
FETs and MOSFETs can be used.
【0026】そして、上記いずれの実施の形態の増幅装
置も、準マイクロ波帯で使用されるセンサアンプや、デ
ジタル通信分野で有効に用いることができる。The amplifying device according to any of the above embodiments can be effectively used in a sensor amplifier used in a quasi-microwave band or in a digital communication field.
【0027】[0027]
【発明の効果】請求項1記載の増幅装置によれば、帰還
回路に設けられた非線形抵抗素子により非線形二次歪み
を低減できるとともに、帰還回路に設けられた可変抵抗
素子および増幅素子に印加する電圧を可変する可変抵抗
素子の抵抗値を変化することにより利得を変化させると
ともに、非線形二次歪みを低減できる。According to the amplifying device of the first aspect, the nonlinear secondary distortion can be reduced by the nonlinear resistance element provided in the feedback circuit, and is applied to the variable resistance element and the amplification element provided in the feedback circuit. The gain can be changed by changing the resistance value of the variable resistance element that changes the voltage, and the nonlinear secondary distortion can be reduced.
【0028】請求項2記載の増幅装置によれば、請求項
1記載の増幅装置に加え、増幅素子は、電界効果トラン
ジスタであるもので、簡単な構成で二次歪みを低減でき
る。According to the amplifying device of the second aspect, in addition to the amplifying device of the first aspect, since the amplifying element is a field-effect transistor, the secondary distortion can be reduced with a simple configuration.
【0029】請求項3記載の増幅装置によれば、請求1
または2記載の増幅装置に加え、非線形素子は、PIN
ダイオードおよびPN接合ダイオードのいずれかである
もので、簡単な構成で非線形二次歪みを低減できる。According to the amplifier of the third aspect, the first aspect
Or in addition to the amplifying device described in 2, the non-linear element is a PIN
It is either a diode or a PN junction diode, and can reduce nonlinear secondary distortion with a simple configuration.
【0030】請求項4記載の増幅装置によれば、請求項
3記載の増幅装置に加え、非線形素子に対して並列に接
続された可変抵抗素子を具備したので、非線形素子の特
性を変化させ、より確実に非線形二次歪みを低減でき
る。According to the amplifier of the fourth aspect, in addition to the amplifier of the third aspect, the variable resistance element connected in parallel to the nonlinear element is provided, so that the characteristics of the nonlinear element are changed. Nonlinear second-order distortion can be reduced more reliably.
【0031】請求項5記載の増幅装置によれば、請求項
3または4記載の増幅装置に加え、複数段の増幅素子
は、複数段の電界効果トランジスタで形成されたので、
簡単な構成で複数段で増幅できる。According to the amplifying device of the fifth aspect, in addition to the amplifying device of the third or fourth aspect, since the multi-stage amplifying element is formed by the multi-stage field effect transistor,
It can be amplified in multiple stages with a simple configuration.
【図1】本発明の増幅装置の一実施の形態を示す回路図
である。FIG. 1 is a circuit diagram showing one embodiment of an amplifying device of the present invention.
【図2】同上他の実施の形態の増幅装置を示す回路図で
ある。FIG. 2 is a circuit diagram showing an amplifier according to another embodiment of the present invention;
【図3】同上従来例の増幅装置を示す回路図である。FIG. 3 is a circuit diagram showing a conventional amplifying device according to the first embodiment;
1 帰還回路 D1,D2 非線形素子としてのPINダイオード Q1,Q3 増幅素子としての電界効果トランジスタ R2,R3,R6,R7 可変抵抗素子 1 Feedback circuits D1, D2 PIN diodes Q1, Q3 as non-linear elements Field-effect transistors R2, R3, R6, R7 as amplifying elements Variable resistance elements
Claims (5)
素子を有し増幅素子の出力を帰還させる帰還回路と;増
幅素子に印加する電圧を可変する可変抵抗素子と;を具
備したことを特徴とする増幅装置。Amplifying element; a feedback circuit having a variable resistive element and a non-linear element for feeding back the output of the amplifying element; and a variable resistive element for varying a voltage applied to the amplifying element. Amplifying device.
ることを特徴とする請求項1記載の増幅装置。2. The amplifying device according to claim 1, wherein the amplifying element is a field effect transistor.
PN接合ダイオードのいずれかであることを特徴とする
請求項1または2記載の増幅装置。3. The amplifying device according to claim 1, wherein the nonlinear element is one of a PIN diode and a PN junction diode.
変抵抗素子を備え、増幅素子は複数個であることを特徴
とする請求項3記載の増幅装置。4. The amplifying device according to claim 3, further comprising a variable resistance element connected in parallel to the nonlinear element, wherein a plurality of amplifying elements are provided.
トランジスタで形成されたことを特徴とする請求項3ま
たは4記載の増幅装置。5. The amplifying device according to claim 3, wherein the multi-stage amplifying element is formed by a multi-stage field effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043896A JPH1022743A (en) | 1996-06-28 | 1996-06-28 | Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043896A JPH1022743A (en) | 1996-06-28 | 1996-06-28 | Amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1022743A true JPH1022743A (en) | 1998-01-23 |
Family
ID=15904927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17043896A Withdrawn JPH1022743A (en) | 1996-06-28 | 1996-06-28 | Amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1022743A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155368A (en) * | 2010-01-26 | 2011-08-11 | Hitachi Ltd | Peaking circuit, peaking circuit control method, waveform measurement apparatus, and information processing apparatus |
-
1996
- 1996-06-28 JP JP17043896A patent/JPH1022743A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155368A (en) * | 2010-01-26 | 2011-08-11 | Hitachi Ltd | Peaking circuit, peaking circuit control method, waveform measurement apparatus, and information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001168647A5 (en) | ||
JP3131931B2 (en) | High frequency high power amplifier | |
KR100631973B1 (en) | Variable gain broadband amplifier | |
JP2001102881A5 (en) | ||
US7446609B2 (en) | Variable gain amplifier with gain adjusting circuit | |
JP3731358B2 (en) | High frequency power amplifier circuit | |
KR100420887B1 (en) | Audio signal amplifier | |
US11070176B2 (en) | Amplifier linearization and related apparatus thereof | |
US6087900A (en) | Parallel push-pull amplifier using complementary device | |
JP2006279599A (en) | Amplifying circuit | |
JP2004505484A (en) | Negative feedback gain control for common electrode transistors | |
JPH1022743A (en) | Amplifier | |
JPS6282704A (en) | Amplifier circuit | |
JPH0669731A (en) | Low distortion semiconductor amplifier | |
US9871494B2 (en) | Operational amplifier with class AB output | |
CN117013968B (en) | Power amplifying circuit and radio frequency power amplifying module | |
KR101891619B1 (en) | Linearizing Bias Circuit for GaN MMIC Amplifier | |
JPH11145736A (en) | Semiconductor power amplifier | |
JPH09153745A (en) | Semiconductor amplifier circuit | |
US20220190796A1 (en) | Radio frequency power amplifier system and method of linearizing an output signal thereof | |
JP3175071B2 (en) | Power amplifier | |
JP2004207825A (en) | Tuning circuit | |
JP3147597B2 (en) | Monolithic integrated circuit | |
KR100313429B1 (en) | FT predistorter without insertion loss | |
JP3280788B2 (en) | Gain control amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Effective date: 20040809 Free format text: JAPANESE INTERMEDIATE CODE: A761 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20040809 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |