JPS6282704A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS6282704A JPS6282704A JP60223313A JP22331385A JPS6282704A JP S6282704 A JPS6282704 A JP S6282704A JP 60223313 A JP60223313 A JP 60223313A JP 22331385 A JP22331385 A JP 22331385A JP S6282704 A JPS6282704 A JP S6282704A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- output
- circuit
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンプリメンタリ出力を得る増幅回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an amplifier circuit that obtains complementary outputs.
差動増幅器の入力段から得た同一のコンプリメンタリ出
力の二つのコンプリメンタリ出力段に入力する増幅器に
おいて、
二つの電流ミラー回路と出力段のバイアス電流を決定す
る二つの定電流で出力段を構成することにより、
低消費電力で、出力電圧が電源電圧まで取り出すことが
できるるようにしたものである。In an amplifier that inputs the same complementary output obtained from the input stage of a differential amplifier to two complementary output stages, the output stage is configured with two current mirror circuits and two constant currents that determine the bias current of the output stage. This allows the output voltage to reach the power supply voltage with low power consumption.
従来例増幅回路の出力回路は、出力インピーダンスが低
く周波数特性の良好なフォロワ回路が多用されている。In the output circuit of the conventional amplifier circuit, a follower circuit with low output impedance and good frequency characteristics is often used.
しかし、電源電圧が低く数ボルトの場合には電圧出力振
幅が十分に得られないので、リース接地型（またはエミ
ッタ接地型）の出力型式を用いてできるだけ大きな電圧
出力振幅を得ている。However, when the power supply voltage is low and is several volts, it is not possible to obtain a sufficient voltage output amplitude, so a lease grounded (or emitter grounded) output type is used to obtain as large a voltage output amplitude as possible.
第５図に従来例を示す、この回路はＮチャンネルトラン
ジスタ１０および１１と定電流源６を備える差動入力段
と、その差動出力を入力するトランジスタ２１．２０．
１２および１３を備える電流ミラー回路ならびにトラン
ジスタ２２および２３を備える電流ミラー回路と、トラ
ンジスタ２３および１３のそれぞれのドレインの接続点
から出力信号を得るコンプリメンタリ回路である。した
がって、トランジスタ２３および１３はソース接地型で
あり、電圧出力振幅Ｖ０はほぼ電源電圧範囲まで得られ
る。A conventional example is shown in FIG. 5. This circuit includes a differential input stage including N-channel transistors 10 and 11 and a constant current source 6, and transistors 21, 20, .
12 and 13, and a current mirror circuit including transistors 22 and 23, and a complementary circuit that obtains an output signal from the connection point of the respective drains of transistors 23 and 13. Therefore, transistors 23 and 13 are source-grounded type, and the voltage output amplitude V0 can be obtained almost up to the power supply voltage range.
ところで、この従来例回路にインピーダンスの比較的低
いスピーカおよび圧電素子などの負荷が接続される場合
は負荷電流として１ｍＡ以上必要とし、Ａ級増幅として
用いるときは少なくとも最大負荷電流の１７２のバイア
ス電流を出力トランジスタに流す必要があり、パワーロ
スが大きくなる欠点がある。By the way, when a load such as a relatively low impedance speaker or a piezoelectric element is connected to this conventional circuit, a load current of 1 mA or more is required, and when used as a class A amplifier, at least a bias current of 172, which is the maximum load current, is required. The disadvantage is that the current needs to be passed through the output transistor, resulting in large power loss.
第６図に示す従来例回路は、最大負荷電流に対してバイ
アス電流を小さく抑えるためにダイオード接続のトラン
ジスタ２２および１２に直列に抵抗を接続して最大電流
に対してバイアス電流を抑え、電圧利得を高めて出力電
流のダイナミックレンジを拡張している。しかし、この
回路は線形性が悪化することと、バイアス電流を最大負
荷電流のたかだか１７４程度に減少するに過ぎない。ま
た、この場合でも、β２ｔ）β２３およびβ１□）β、
３（ここで、βはＭＯＳトランジスタの導電係数）の条
件が必要である。また、この回路では抵抗のばらつきが
そのままバイアス電流のばらつきになる欠点がある。In the conventional circuit shown in FIG. 6, a resistor is connected in series with diode-connected transistors 22 and 12 to suppress the bias current relative to the maximum load current, thereby suppressing the bias current relative to the maximum load current. This increases the dynamic range of the output current. However, this circuit suffers from poor linearity and reduces the bias current to at most about 174 times the maximum load current. Also, in this case, β2t)β23 and β1□)β,
3 (here, β is the conductivity coefficient of the MOS transistor). Furthermore, this circuit has the disadvantage that variations in resistance directly result in variations in bias current.
本発明は、このような欠点を除去するもので、出力電圧
がほぼ電源電圧に近い値でありかつＡＢ級またはＢ線動
作を容易に実現することができる増幅回路を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention aims to eliminate such drawbacks and to provide an amplifier circuit whose output voltage is approximately close to the power supply voltage and which can easily realize class AB or B line operation. .
本発明は、正転入力端子が制御電極に接続された第一の
トランジスタ（１０）と、反転入力端子が制御電極に接
続された第二のトランジスタ（１１）と、上記第一およ
び第二のトランジスタの入力電極が接続された第一の定
電流源（６）と、上記第一のトランジスタの出力電極が
入力に接続された第一の電流ミラー回路（６０）と、上
記第二のトランジスタの出力電極が入力に接続された第
二の電流ミラー回路（６１）と、上記第一の電流ミラー
回路の出力が入力に接続された第三の電流ミラー回路（
６２）と、上記第一の定電流源および上記第三の電流ミ
ラー回路に接続する第一の電源端子（１）と、上記第一
および第三の電流ミラー回路に接続する第二の電源端子
（２）と、出力端子（５）とを備えた増幅回路において
、第二および第三の定電流源（７，８）と、第四および
第五の電流ミラ−回路（６４，６３）とを備え、また、
上記第二および第三の電流ミラー回路は、第一および第
二の出力を備え、上記第二の電流ミラー回路の第一の出
力、上記第三の電流ミラー回路の第一の出力および上記
第二の定電流源が上記第四の電流ミラー回路の入力に接
続され、上記第二の電流ミラー回路の第二の出力、上記
第三の電流ミラー回路の第二の出力および上記第三の定
電流源が上記第五の電流ミラー回路の入力に接続され、
上記第三の定電流源および上記第四の電流ミラー回路は
上記第一の電源端子に接続され、上記第二の定電流源お
よび上記第五の電流ミラーｒＭ路は上記第二の電源端子
に接続され、上記第四および第五の電流ミラー回路が上
記出力端子に接続されたことを特徴とする。The present invention includes a first transistor (10) whose normal input terminal is connected to a control electrode, a second transistor (11) whose inverting input terminal is connected to the control electrode, and the first and second transistors. A first constant current source (6) to which the input electrode of the transistor is connected, a first current mirror circuit (60) to which the output electrode of the first transistor is connected to the input, and the second transistor. a second current mirror circuit (61) with an output electrode connected to the input; and a third current mirror circuit (61) with the output of the first current mirror circuit connected to the input.
62), a first power terminal (1) connected to the first constant current source and the third current mirror circuit, and a second power terminal (1) connected to the first and third current mirror circuits. (2) and an output terminal (5), second and third constant current sources (7, 8) and fourth and fifth current mirror circuits (64, 63). Also,
The second and third current mirror circuits have first and second outputs, the first output of the second current mirror circuit, the first output of the third current mirror circuit, and the first output of the third current mirror circuit. two constant current sources are connected to the inputs of the fourth current mirror circuit, the second output of the second current mirror circuit, the second output of the third current mirror circuit and the third constant current source; a current source is connected to the input of the fifth current mirror circuit;
The third constant current source and the fourth current mirror circuit are connected to the first power terminal, and the second constant current source and the fifth current mirror rM path are connected to the second power terminal. and the fourth and fifth current mirror circuits are connected to the output terminal.
差動入力段の出力電流をＩ、および−Ｉ３とすると、第
二および第三の電流ミラー回路の出力電流は、
ｘｘ＝２ＡＩｓ
ただし、
Ａ：第二の電流ミラー回路のミラー比、（第一および第
三の電流ミラー回路の
ミラー比の積と同値）
第二および第三の定電流源の電流値をＩ７および１．と
すると（ただし、■、と■８とは同値）、（１） Ｉ
ｔ ＞ｌ ｉｘ ｌ＞ｏの領域では、ｔｏ −２８ｉ
ｘ ”４ＡＢ ｉｓ ”２ＡＢｇｓ Ｖ＝ａただし、
Ｂ：第四および第五の電流ミラー回路のミラー比、
Ｖｉａｇ差動入力信号、
ｇ−ｓ ：第一および第二のトランジスタの伝達コン
ダクタンス
が成立し、
（２） ■７＜ ｌ ｔｘ ｌの領域では、ｉｇ −
Ｂ ＩＸ −２ＡＢ Ｉｓ −ＡＢｇｍ ｖ＝ａが成立
する。If the output currents of the differential input stage are I and -I3, the output currents of the second and third current mirror circuits are as follows: xx=2AIs where A: mirror ratio of the second current mirror circuit, (first and the product of the mirror ratio of the third current mirror circuit) The current values of the second and third constant current sources are I7 and 1. (However, ■ and ■8 are the same), (1) I
In the region t > l ix l > o, to −28i
x "4AB is "2ABgs V=a However, B: mirror ratio of the fourth and fifth current mirror circuits, Viag differential input signal, g-s: transfer conductance of the first and second transistors is established, (2) ■In the region of 7< l tx l, ig −
B IX -2AB Is -ABgm v=a holds true.
以下、本発明実施例回路を図面に基づいて説明する。 Hereinafter, a circuit according to an embodiment of the present invention will be explained based on the drawings.
第１図は本発明の実施例回路の構成を示す接続図である
。まず、この実施例回路の構成を第１図に基づいて説明
する。二つのトランジスタ１０および１１と定電流源６
とを備える差動入力回路の差動出力の一方が電流ミラー
回路６０および６２に接続され、他方は電流ミラー回路
６１に接続される。同一の出力をもつ電流ミラー回路６
１および６２の出力のそれぞれは互いに接続され、その
接続点から二つの同一出力を得る。この二つの出力が出
力端子５に出力が接続された電流ミラー回路６３および
６４の入力にそれぞれ接続され、さらに電流ミラー回路
６３および６４の入力にバイアス電流設定用の定電流源
８および７が接続される。FIG. 1 is a connection diagram showing the configuration of a circuit according to an embodiment of the present invention. First, the configuration of this embodiment circuit will be explained based on FIG. Two transistors 10 and 11 and constant current source 6
One of the differential outputs of the differential input circuit comprising: is connected to current mirror circuits 60 and 62, and the other is connected to current mirror circuit 61. Current mirror circuit 6 with the same output
Each of the 1 and 62 outputs are connected together to obtain two identical outputs from their connection points. These two outputs are connected to the inputs of current mirror circuits 63 and 64 whose outputs are connected to output terminal 5, respectively, and constant current sources 8 and 7 for bias current setting are connected to the inputs of current mirror circuits 63 and 64, respectively. be done.
次に、この実施例回路の動作を第１図および第２図に基
づいて説明する。差動入力回路に信号が入力され、差動
出力電流としてｉ、と−１，とが発生すると、電流ミラ
ー回路６１および６２から出力される電流ｉ×は
ｉｇ ＝２Ａｔ。Next, the operation of this embodiment circuit will be explained based on FIGS. 1 and 2. When a signal is input to the differential input circuit and differential output currents i and -1 are generated, the current ix output from the current mirror circuits 61 and 62 is ig = 2At.
ただし、電流ミラー回路６０．６１および６２６２のミ
ラー比：■、ＷおよびＺ
Ａ−Ｖ−Ｚ−Ｗ
になる。ここで、定電流源７および８の電流値をＩ、お
よびＩｍ （ただし、Ｉｙ＝Ｉ、）とすると、出力電
流１０はＩｔ ＞ ｌ ｉｘ ｌ ＞０（７）条件テ
ハ、ｆｏ −２Ｂ １ｘ−４ＡＢ ｉｓ＝２ＡＢｇｓ
Ｖｉｄただし、Ｂ：電流ミラー回路６３および６４のミ
ラー比、
ｖＩ：差動入力信号、
ｇ、：トランジスタ１０および工１の
伝達コンダクタンス
と表せる。Ｉｔ＜Ｉｔｌ １の領域では、電流ミラー回
路６３および６４のいずれが一方がオフ状態になるので
、
１６ ”Ｂ ｉｚ −２ＡＢ １ｓ ＝ＡＢｇａ Ｖｉ
ａが成立する。したがって、増幅回路としては第２図に
示すように
ｌ ＩＸ ｌ ＜ Ｉｔ ＝ Ｉｓ
とすればＡ級増幅回路、
１ ｉｘ Ｉ＞ｒｙ ＝ｒｓ ＞０とすればＡ
Ｂ級増幅回路、
Ｉｔ−１１１＝０
とすればＢ増幅回路、
−１ｉｘ ｌ＜Ｉｔ −Ｉｓ ＜０
とすればＣ級増幅回路になる。増幅回路の伝達コンダク
タンスはＡ−Ｂ−ｇｌ、１で決定されるので、電流ミラ
ー比ＡおよびＢとトランジスタ１０および１１の伝達コ
ンダクタンスを大きくすれば、伝達コンダクタンスを大
きくすることができる。また、ｉｘの最大値は定電流源
６の電流値Ｉ、と電流ミラー比Ａで決定される。However, the mirror ratios of the current mirror circuits 60.61 and 6262 are: ■, W and Z A-V-Z-W. Here, if the current values of constant current sources 7 and 8 are I and Im (where Iy=I), then the output current 10 is It > l ix l > 0 (7) Condition: fo -2B 1x- 4AB is=2ABgs
Vid, where B: mirror ratio of current mirror circuits 63 and 64, vI: differential input signal, g: transfer conductance of transistor 10 and transistor 1. In the region of It<Itl 1, one of the current mirror circuits 63 and 64 is in the OFF state, so 16"B iz -2AB 1s = ABga Vi
a holds true. Therefore, as shown in Figure 2, the amplifier circuit is a class A amplifier circuit if l IX l < It = Is, and a class A amplifier circuit if 1 ix I>ry = rs >0
If It-111=0, it becomes a B-class amplifier circuit. If -1ix l<It-Is<0, it becomes a C-class amplifier circuit. Since the transfer conductance of the amplifier circuit is determined by A-B-gl,1, the transfer conductance can be increased by increasing the current mirror ratios A and B and the transfer conductances of the transistors 10 and 11. Further, the maximum value of ix is determined by the current value I of the constant current source 6 and the current mirror ratio A.
１１Ｘ□、ｌ−Ｉ＆ ・Ａ
になる。したがうて、増幅回路をＡ級にするかＡＢ級に
するかは■６とＩｔ （またはｒｓ）の電流比によっ
て決定することができ、これは容易に実現することがで
きる。また、電力の関係からＡＢ級またはＢ級増幅にし
たい場合は、
■、・Ａ＞Ｉｔ ＝Ｉｅ≧０
の関係の範囲で適当な値を決定すればよい。It becomes 11X□, l-I&・A. Therefore, whether the amplifier circuit is of class A or class AB can be determined by the current ratio of ■6 and It (or rs), and this can be easily realized. Furthermore, if class AB or class B amplification is desired due to power considerations, an appropriate value may be determined within the range of the following relationship: 1.A>It =Ie≧0.
第３図はＭＯＳ）ランジスタを用いた実施例回路である
。ＭＯ３Ｉ−ランジスタの場合はバイポーラトランジス
タのようにベース電流による誤差を考慮する必要がない
ので、Ｗ／Ｌの比による大きな電流ミラー比の電流ミラ
ー回路を容易に構成することができ、電流ミラー比Ａま
たはＢを大きくすることによって伝達コンダクタンスを
大きくすることができる。またこの回路は低電圧で動作
することが可能であり、
Ｖ、Ｄ＞Ｖ、、、、（またはｖａｓｚｚ）”Ｖｓｒｏ
（またはＶ８．、）＋Ｖ３．。FIG. 3 shows an example circuit using a MOS transistor. In the case of MO3I-transistors, unlike bipolar transistors, there is no need to consider errors due to base current, so it is possible to easily configure a current mirror circuit with a large current mirror ratio based on the W/L ratio, and the current mirror ratio A Alternatively, the transfer conductance can be increased by increasing B. This circuit can also operate at low voltages, and V, D > V, (or vaszz)”Vsro
(or V8., )+V3. .
ただし、ｖｏ：電源電圧、
Ｖｔ＋ｓｚｌ： ）ランジスタ２１のゲート・ソース間
電圧、
ＶｓＩｏ ： ）ランジスタ１０の非飽和領域のドレ
イン・ソース間型
圧、
Ｖ、、６ ：定電流源、
Ｖ６ ：飽和電圧
の範囲で動作する。したがってＭＯＳ）ランジスタのス
レッショルド電圧を小さくすれば、１ｖでも動作可能で
ある。where, vo: power supply voltage, Vt+szl: ) gate-source voltage of transistor 21, VsIo: ) drain-source voltage in non-saturation region of transistor 10, V,, 6: constant current source, V6: saturation voltage Works within a range. Therefore, if the threshold voltage of the MOS transistor is made small, it can operate even at 1V.
第４図はバイポーラトランジスタを用いた実施例回路で
ある。ＭＯＳ）ランジスタをバイポーラトランジスタに
置換しただけの構成であるが、ベース電流による電流ミ
ラー比の誤差を小さくするためにトランジスタ４Ｇおよ
び５６が追加されている。FIG. 4 shows an example circuit using bipolar transistors. Although the configuration is simply that the transistor (MOS) is replaced with a bipolar transistor, transistors 4G and 56 are added to reduce errors in the current mirror ratio due to base current.
同様に低電圧動作が可能であり、第４図の例では、Ｖ、
、＞Ｖ、、、、（またはＶ ｍｔｓｓ）＋Ｖｍｔｍ＊（
またはＶ ｍ１ｓｓ）
”Ｖｓｔ、（またはＶｓＩｏ ）
ただし、ｖｌｌ！４ｓ：トランジスタのベース・エミッ
タ間電圧、
■、：定電流源の飽和電圧
の範囲動作する。トランジスタ４６および５６を追加し
なければ、さらにＶｓｗａｈ （Ｖ□３．）だけ低い電
圧で動作する。また、この回路構成は一段増幅回路のた
め高周波特性も良好である。Similarly, low voltage operation is possible, and in the example of FIG.
,>V, , , (or V mtss)+Vmtm*(
or Vm1ss) ”Vst, (or VsIo) However, vll!4s: voltage between the base and emitter of the transistor; ■: operates within the saturation voltage range of the constant current source.If transistors 46 and 56 are not added, It operates at a voltage as low as Vswah (V□3.).Furthermore, since this circuit configuration is a single-stage amplifier circuit, its high frequency characteristics are also good.
本発明の増幅回路のバイアス電流は素子のばらつきによ
る影響が全くなく定電流源によって決定されるので、こ
の定電流源だけのばらつきについて配慮すればよいので
設計が容易である。Since the bias current of the amplifier circuit of the present invention is determined by the constant current source without being affected by variations in the elements, the design is easy because only the variations in the constant current source need be considered.
また、本発明の第二および第三の定電流源および第四お
よび第五の電流ミラー回路のマツチングを取っても本発
明を実施することができる。Furthermore, the present invention can be implemented by matching the second and third constant current sources and the fourth and fifth current mirror circuits of the present invention.
また、本発明の定電流源および電流ミラー回路に入力接
地形のトランジスタを用いても本発明を実施することが
できる。Further, the present invention can also be practiced by using a transistor with an input ground plane in the constant current source and current mirror circuit of the present invention.
また、本発明の第二および第三の定電流源の電流値が零
であっても本発明を実施することができる。Furthermore, the present invention can be carried out even if the current values of the second and third constant current sources of the present invention are zero.
また、本発明の定電流源の代わりに抵抗を用いても本発
明を実施することができる。Further, the present invention can be implemented by using a resistor instead of the constant current source of the present invention.
本発明は、以上説明したように、電源に電池が用いられ
る低電圧電源で動作する出力増幅回路として用いた場合
に出力電圧がほぼ電源電圧まで取り出′すことができ、
しかも低電力化のためのＡＢ級またはＢ緩動作を容易に
実現することが可能であり、定電流源以外の素子のばら
つきによるバイアス電流のばらつきへの影響は全くない
。As explained above, when the present invention is used as an output amplifier circuit operating on a low-voltage power source using a battery as a power source, the output voltage can be taken out to almost the power supply voltage.
Furthermore, class AB or B slow operation for low power consumption can be easily achieved, and variations in bias current are not affected by variations in elements other than the constant current source.
特に、ＭＯＳ）ランジスタを用いた場合には顕著に低電
力化をはかることができる。また、本発明の増幅回路を
二つ用いてＢＴＬ構成とすればその効果は顕著である・In particular, when a MOS (MOS) transistor is used, the power consumption can be significantly reduced. Furthermore, if two amplifier circuits of the present invention are used to form a BTL configuration, the effect is remarkable.
第１図は本発明実施例回路の構成を示す接続図。
第２図は第１図に示す回路の特性を示す特性図。
第３図はＭＯＳ）ランジスタを用いた第一実施例回路の
構成を示す接続図。
第４図はバイポーラトランジスタを用いた第二実施例回
路の構成を示す接続図。
第５図および第６図は従来例回路の構成を示す接続図。
１・・・第一の電源端子、２・・・第二の電源端子、３
．４・・・信号入力端子、５・・・信号出力端子、６．
７．８・・・定電流源、１０〜１６・・・Ｎチャンネル
ＭＯＳ）ランジスタ、２０〜２６・・・ＰチャンネルＭ
Ｏ３）ランジスタ、４０〜４７・・・ＮＰＮ型バイポー
ラトランジスタ、５０〜５７・・・ＰＮＰ型バイポーラ
トランジスタ、６０〜６４・・・電流ミラー回路。
特許出願人 日本電気株式会社、・ニー・・代理人
弁理士 井 出 直 孝・″第１図
実施例
第２図
実施例
第３図
ｌ
実施例
第４図FIG. 1 is a connection diagram showing the configuration of a circuit according to an embodiment of the present invention. FIG. 2 is a characteristic diagram showing the characteristics of the circuit shown in FIG. FIG. 3 is a connection diagram showing the configuration of the first embodiment circuit using MOS transistors. FIG. 4 is a connection diagram showing the configuration of a second embodiment circuit using bipolar transistors. 5 and 6 are connection diagrams showing the configuration of a conventional circuit. 1...First power terminal, 2...Second power terminal, 3
．． 4...Signal input terminal, 5...Signal output terminal, 6.
7.8... Constant current source, 10-16... N channel MOS) transistor, 20-26... P channel M
O3) Transistor, 40-47...NPN type bipolar transistor, 50-57...PNP type bipolar transistor, 60-64...Current mirror circuit. Patent applicant: NEC Corporation, Nihon Electric Co., Ltd., agent
Patent Attorney Nao Taka Ide ``Figure 1 Example Figure 2 Example Figure 3 l Example Figure 4
Claims (1)
ンジスタ（１０）と、 反転入力端子が制御電極に接続された第二のトランジス
タ（１１）と、 上記第一および第二のトランジスタの入力電極が接続さ
れた第一の定電流源（６）と、 上記第一のトランジスタの出力電極が入力に接続された
第一の電流ミラー回路（６０）と、上記第二のトランジ
スタの出力電極が入力に接続された第二の電流ミラー回
路（６１）と、上記第一の電流ミラー回路の出力が入力
に接続された第三の電流ミラー回路（６２）と、 上記第一の定電流源および上記第三の電流ミラー回路に
接続する第一の電源端子（１）と、上記第一および第三
の電流ミラー回路に接続する第二の電源端子（２）と、 出力端子（５）と を備えた増幅回路において、 第二および第三の定電流源（７、８）と、 第四および第五の電流ミラー回路（６４、６３）とを備
え、 また、上記第二および第三の電流ミラー回路は、第一お
よび第二の出力 を備え、 上記第二の電流ミラー回路の第一の出力、上記第三の電
流ミラー回路の第一の出力および上記第二の定電流源が
上記第四の電流ミラー回路の入力に接続され、 上記第二の電流ミラー回路の第二の出力、上記第三の電
流ミラー回路の第二の出力および上記第三の定電流源が
上記第五の電流ミラー回路の入力に接続され、 上記第三の定電流源および上記第四の電流ミラー回路は
上記第一の電源端子に接続され、 上記第二の定電流源および上記第五の電流ミラー回路は
上記第二の電源端子に接続され、 上記第四および第五の電流ミラー回路が上記出力端子に
接続された ことを特徴とする増幅回路。(1) A first transistor (10) whose normal input terminal is connected to the control electrode, a second transistor (11) whose inverting input terminal is connected to the control electrode, and the first and second transistors described above. a first constant current source (6) to which the input electrode of the first transistor is connected; a first current mirror circuit (60) to which the output electrode of the first transistor is connected; and an output of the second transistor. a second current mirror circuit (61) to which an electrode is connected to the input; a third current mirror circuit (62) to which the output of the first current mirror circuit is connected to the input; and the first constant current. a first power terminal (1) connected to the source and the third current mirror circuit; a second power terminal (2) connected to the first and third current mirror circuits; and an output terminal (5). an amplifier circuit comprising: second and third constant current sources (7, 8); and fourth and fifth current mirror circuits (64, 63); The current mirror circuit has a first and a second output, the first output of the second current mirror circuit, the first output of the third current mirror circuit, and the second constant current source. a second output of the second current mirror circuit, a second output of the third current mirror circuit and the third constant current source are connected to the input of the fourth current mirror circuit; The third constant current source and the fourth current mirror circuit are connected to the first power supply terminal, and the second constant current source and the fifth current mirror are connected to the input of a current mirror circuit. An amplifier circuit, wherein the circuit is connected to the second power supply terminal, and the fourth and fifth current mirror circuits are connected to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223313A JPS6282704A (en) | 1985-10-07 | 1985-10-07 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223313A JPS6282704A (en) | 1985-10-07 | 1985-10-07 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282704A true JPS6282704A (en) | 1987-04-16 |
Family
ID=16796192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223313A Pending JPS6282704A (en) | 1985-10-07 | 1985-10-07 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282704A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667461A1 (en) * | 1990-09-28 | 1992-04-03 | Philips Composants | Class G amplifier module |
| JPH04227103A (en) * | 1990-10-03 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | Driver circuit |
| JPH06318853A (en) * | 1990-09-04 | 1994-11-15 | Internatl Business Mach Corp <Ibm> | Low-power push-pull driver |
| US5900780A (en) * | 1995-09-20 | 1999-05-04 | Mitsubishi Denki Kabushiki Kaisha | Amplifier circuit for CMOS operational amplifier |
| US6208208B1 (en) | 1998-04-20 | 2001-03-27 | Nec Corporation | Operationally amplifying method and operational amplifier |
| WO2003034593A1 (en) * | 2001-10-10 | 2003-04-24 | Sony Corporation | Amplification circuit |
| CN101860332A (en) * | 2009-04-07 | 2010-10-13 | 斯沃奇集团研究和开发有限公司 | Amplifier circuit with reduced phase noise |
| JP2013062637A (en) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | Transimpedance amplifier and light reception circuit |
-
1985
- 1985-10-07 JP JP60223313A patent/JPS6282704A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318853A (en) * | 1990-09-04 | 1994-11-15 | Internatl Business Mach Corp <Ibm> | Low-power push-pull driver |
| FR2667461A1 (en) * | 1990-09-28 | 1992-04-03 | Philips Composants | Class G amplifier module |
| JPH04227103A (en) * | 1990-10-03 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | Driver circuit |
| JPH088456B2 (en) * | 1990-10-03 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Driver circuit |
| US5900780A (en) * | 1995-09-20 | 1999-05-04 | Mitsubishi Denki Kabushiki Kaisha | Amplifier circuit for CMOS operational amplifier |
| US6208208B1 (en) | 1998-04-20 | 2001-03-27 | Nec Corporation | Operationally amplifying method and operational amplifier |
| WO2003034593A1 (en) * | 2001-10-10 | 2003-04-24 | Sony Corporation | Amplification circuit |
| US7068090B2 (en) | 2001-10-10 | 2006-06-27 | Sony Corporation | Amplifier circuit |
| CN101860332A (en) * | 2009-04-07 | 2010-10-13 | 斯沃奇集团研究和开发有限公司 | Amplifier circuit with reduced phase noise |
| JP2010246124A (en) * | 2009-04-07 | 2010-10-28 | Swatch Group Research & Development Ltd | Amplifier circuit with reduced phase noise |
| JP2013062637A (en) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | Transimpedance amplifier and light reception circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US6118340A (en) | Low noise differential input, differential output amplifier and method | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| US6121818A (en) | Mixer using replica voltage-current converter | |
| US6005439A (en) | Unity gain signal amplifier | |
| CN1043234A (en) | The single-ended input circuit of differential output amplifier | |
| US3986134A (en) | Push-pull amplifier circuitry | |
| US3852678A (en) | Push-pull amplifier with current mirrors for determining the quiescent operating point | |
| JPS6282704A (en) | Amplifier circuit | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US3987369A (en) | Direct-coupled FET amplifier | |
| US4801893A (en) | Forward transimpedance amplifier | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| US20030042975A1 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| US20050134382A1 (en) | Amplifier circuit with common mode feedback | |
| US10566933B2 (en) | Low voltage amplifier with gain boost circuit | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| US5739721A (en) | High swing, low power output stage for an operational amplifier | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPS63313903A (en) | Amplification circuit and light communication system using it | |
| US4015214A (en) | Push-pull amplifier |