JPH1022422A - Double layer resin-sealed integrated circuit device and manufacture thereof - Google Patents

Double layer resin-sealed integrated circuit device and manufacture thereof

Info

Publication number
JPH1022422A
JPH1022422A JP8175236A JP17523696A JPH1022422A JP H1022422 A JPH1022422 A JP H1022422A JP 8175236 A JP8175236 A JP 8175236A JP 17523696 A JP17523696 A JP 17523696A JP H1022422 A JPH1022422 A JP H1022422A
Authority
JP
Japan
Prior art keywords
resin layer
chip
resin
integrated circuit
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8175236A
Other languages
Japanese (ja)
Inventor
Masayuki Nikaido
雅之 二階堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP8175236A priority Critical patent/JPH1022422A/en
Publication of JPH1022422A publication Critical patent/JPH1022422A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resin-sealed integrated circuit device which enables easy molding and reliable prevention of generation of package crack, and manufacture thereof. SOLUTION: This device includes an IC chip 1 having an integrated circuit formed thereon, and leads 2a, 2b connected with terminals of the chip. The device also has an inner resin layer 4 of low stress which encloses the chip 1 and chip lateral end portions of the leads 2a, 2b, and an outer resin layer 5 of high strength and low hygroscopicity which encloses the inner resin layer. The resin layers 4, 5 have shapes substantially analogous to each other. Manufacture of this integrated circuit device includes a first molding step of forming the inner resin layer for enclosing the chip 1 and the chip lateral end portions of the leads 2a, 2b with a low-stress resin, using a metal mold having a first cavity of a predetermined shape, and a second molding step of forming the outer resin layer 5 for enclosing the inner resin layer 4 with a resin of high strength and low hygroscopicity, using a metal mold having a second cavity of a shape analogous to and greater than the predetermined shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子及び/
またはその他の素子により形成される集積回路に関し、
特に、集積回路を搭載するチップが樹脂封止される集積
回路装置及びその製造方法に関する。
The present invention relates to a semiconductor device and / or a semiconductor device.
Or an integrated circuit formed by other elements,
In particular, the present invention relates to an integrated circuit device in which a chip on which an integrated circuit is mounted is resin-sealed, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】集積回路が形成されたICチップと、こ
れを封止、包埋するパッケージとを含む集積回路装置の
プリント基板への表面実装に際して、しばしば当該パッ
ケージボディに生じるクラックが問題になる。一般に、
樹脂封止型の集積回路装置においては、パッケージクラ
ックの発生原因として、表面実装に至るまでの当該装置
の保存期間中、環境雰囲気によって樹脂が吸湿すること
が最大の原因と考えられている。
2. Description of the Related Art When an integrated circuit device including an IC chip on which an integrated circuit is formed and a package for encapsulating and embedding the IC chip is surface-mounted on a printed circuit board, cracks often occur in the package body. . In general,
In a resin-sealed integrated circuit device, it is considered that the largest cause of the occurrence of package cracks is that the resin absorbs moisture due to the environmental atmosphere during the storage period of the device until surface mounting.

【0003】クラック対策として、間接的にはリードフ
レームのダイパッド部のパッケージボディに対する占有
面積を小さくしてパッケージボディの内部応力を低下さ
せる方法もあるが、コスト高になりやすい。他方、一般
的には封止樹脂を直接改善の対象とした対策が採られ、
この対策は大きく分けて次の2つがあり、目的に応じて
どちらか1つが選ばれる。
As a countermeasure against cracking, there is a method of indirectly reducing the area occupied by the die pad portion of the lead frame with respect to the package body to reduce the internal stress of the package body, but this tends to increase the cost. On the other hand, measures are generally taken to directly improve the sealing resin,
This measure is roughly divided into the following two, and one of them is selected according to the purpose.

【0004】(1) 封止樹脂の高強度化及び低吸湿化 これは、充填剤(フィラー)として低吸湿の物質が採用
されかつ主剤(ベースレジン)への充填率を高くした封
止樹脂を採用することにより、パッケージボディの機械
的強度の増加を図るものである。 (2) 封止樹脂を低応力化 これは、シリコーン等の可とう剤を封止樹脂中に分散さ
せることにより、パッケージボディの内部応力緩和を図
るものである。
(1) Enhancing strength and reducing moisture absorption of sealing resin This is because a sealing resin in which a substance having low moisture absorption is employed as a filler and a filling rate of a base resin (base resin) is increased. By adopting it, the mechanical strength of the package body is increased. (2) Reducing the stress of the sealing resin This is intended to alleviate the internal stress of the package body by dispersing a flexible agent such as silicone in the sealing resin.

【0005】これら対策の効果は、パッケージ形態によ
って一長一短であり、全ての場合に適する訳ではない。
その理由は、大チップ化、狭リードピッチ化及びパッケ
ージ薄型化の要求が一層高まってきている昨今の背景に
ある。すなわち、上記パッケージクラック対策を講ずる
と、これらの要求を満たすパッケージ形成のための樹脂
モールド自体が非常に困難になるのである。
The effects of these countermeasures have advantages and disadvantages depending on the package form, and are not suitable for all cases.
The reason is the recent background that demands for larger chips, narrower lead pitches, and thinner packages are increasing. That is, if the above package crack countermeasures are taken, the resin mold itself for forming a package satisfying these requirements becomes very difficult.

【0006】順に詳しく説明すると、上記(1)の如き
高強度及び低吸湿性の封止樹脂を使用した場合、耐パッ
ケージクラック性は高くなるが樹脂粘度が高いので、モ
ールド工程における金型への樹脂注入の際に、チップと
内部リード端とを接続するボンディングワイヤが流れて
しまったり(ワイヤー流れ)、リードフレームのダイパ
ッドが傾斜或いは偏倚してしまったりする(ダイパッド
シフト)などの問題が生じやすい。また、上記(2)の
如き低応力化を奏する封止樹脂を使用した場合は、その
樹脂粘度を低く抑えることができるので、ワイヤー流れ
やダイパッドシフトの問題は緩和されるが、耐パッケー
ジクラック性能は上記(1)の対策に比べて劣る。
In detail, when a sealing resin having high strength and low hygroscopicity as described in the above (1) is used, the package crack resistance is high, but the resin viscosity is high. At the time of resin injection, problems such as a flow of a bonding wire connecting the chip and the inner lead end (wire flow) and an inclination or deviation of a die pad of a lead frame (die pad shift) are likely to occur. . In addition, when a sealing resin having a low stress as described in the above (2) is used, the resin viscosity can be suppressed low, so that the problems of wire flow and die pad shift are alleviated. Is inferior to the measure (1).

【0007】このように封止樹脂の物性だけによるパッ
ケージクラック対策には、モールド上の問題が課題とし
て残されている。一方、上記(1)及び(2)の対策の
双方を同時に適用した例として、特開昭62−1281
58号公報に記載の技術がある。これによれば、回路素
子を形成した半導体チップが搭載されているステージ
(ダイパッド)の下部に板状の絶縁性部材が設置され、
該ステージ近傍が第1の低応力の樹脂にてポッティング
成形され、該ポッティング成形された樹脂の周囲が、第
2の高耐湿でかつ高応力の樹脂にてトランスファ成形さ
れていることを特徴とする半導体装置が開示されてい
る。
[0007] As described above, there is a problem with molding as a problem for measures against package cracks caused only by the properties of the sealing resin. On the other hand, as an example in which both of the above measures (1) and (2) are simultaneously applied, Japanese Patent Application Laid-Open No.
There is a technique described in Japanese Patent Publication No. 58-58. According to this, a plate-shaped insulating member is installed under a stage (die pad) on which a semiconductor chip on which a circuit element is formed is mounted,
The vicinity of the stage is potted with a first low-stress resin, and the periphery of the potted resin is transfer-molded with a second high-moisture-resistant and high-stress resin. A semiconductor device is disclosed.

【0008】しかしながら、この開示技術においては、
ステージ近傍に形成された低応力の内側樹脂部は、ポッ
ティング成形によるものなので、頂部が丸みを帯び底面
が平板状の絶縁性部材に沿って平坦となった丘陵状を呈
している。従って内側樹脂部は上下非対称の形であり、
高応力の外側樹脂をトランスファ成形するに際し、対応
する金型キャビティ内にその丘陵状の内側樹脂部を配し
て樹脂注入を行うと、当該キャビティ内で注入樹脂が乱
流を起こす可能性が高い。この乱流によって内側樹脂部
は、押し下げられたり引き上げられたり、或いは傾けら
れたりしてしまい、最終的に成形される外側樹脂におい
て、チップ及び内側樹脂部が均一に包埋されない結果と
なることが予想される。このような外部樹脂の不均一性
は、パッケージボディにおける局部的な強度過多及び強
度不足を与え、もって耐パッケージクラック性を大きく
損なうこととなる。
However, in the disclosed technology,
Since the low-stress inner resin portion formed near the stage is formed by potting molding, it has a hill shape in which the top is rounded and the bottom is flat along the flat insulating member. Therefore, the inner resin part is vertically asymmetric,
When performing transfer molding of the high-stress outer resin, if the resin is injected by arranging the hill-shaped inner resin portion in the corresponding mold cavity, there is a high possibility that the injected resin will cause turbulent flow in the cavity. . Due to this turbulence, the inner resin portion is pushed down, pulled up, or tilted, which may result in the chip and the inner resin portion not being uniformly embedded in the finally formed outer resin. is expected. Such non-uniformity of the external resin gives local excessive strength and insufficient strength in the package body, and thus greatly impairs the package crack resistance.

【0009】また、内側樹脂部が上下非対称の形である
こと及びその底面側に板状の絶縁性部材が配されている
ことに起因して、外側樹脂の成形収縮によってパッケー
ジ全体に反りが発生する可能性もある。これも耐パッケ
ージクラック性を損なう要因となる。
In addition, the entire package is warped due to molding shrinkage of the outer resin due to the asymmetrical shape of the inner resin portion and the provision of the plate-shaped insulating member on the bottom side thereof. There is also a possibility. This also becomes a factor that impairs the package crack resistance.

【0010】[0010]

【発明が解決しようとする課題】本発明は、上述した点
に鑑みてなされたものであり、その目的とするところ
は、成形しやすくかつパッケージクラックの発生を確実
に防止することのできる樹脂封止型集積回路装置及びそ
の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned points, and an object of the present invention is to provide a resin seal which is easy to mold and can reliably prevent the occurrence of package cracks. An object of the present invention is to provide a static integrated circuit device and a method of manufacturing the same.

【0011】[0011]

【課題を解決するための手段】本発明による2層樹脂封
止型集積回路装置は、集積回路が形成されたICチップ
と、前記チップの端子に接続されるリードとを含む集積
回路装置であって、前記チップ及び前記リードのチップ
側端部を包埋する低応力性内部樹脂層と、前記内部樹脂
層を包埋する高強度及び低吸湿性外部樹脂層とを有し、
前記内部樹脂層と前記外部樹脂層とは互いに略相似形で
あることを特徴としている。
A two-layer resin-sealed integrated circuit device according to the present invention is an integrated circuit device including an IC chip on which an integrated circuit is formed and leads connected to terminals of the chip. A low-stress internal resin layer that embeds a chip-side end of the chip and the lead, and a high-strength and low-hygroscopic external resin layer that embeds the internal resin layer,
The internal resin layer and the external resin layer are substantially similar in shape to each other.

【0012】本発明による2層樹脂封止型集積回路装置
の製造方法は、集積回路が形成されたICチップと、前
記チップの端子に接続されるリードとを含む集積回路装
置の製造方法であって、所定形状の第1キャビティを有
する金型を用いて低応力性樹脂により前記チップ及び前
記リードのチップ側端部を包埋する内部樹脂層を形成す
る第1モールド工程と、前記所定形状に相似しかつそれ
より大なる形状の第2キャビティを有する金型を用いて
高強度及び低吸湿性樹脂により前記内部樹脂層を包埋す
る外部樹脂層を形成する第2モールド工程とを含むこと
を特徴としている。
A method for manufacturing a two-layer resin-sealed integrated circuit device according to the present invention is a method for manufacturing an integrated circuit device including an IC chip on which an integrated circuit is formed and leads connected to terminals of the chip. A first molding step of forming an internal resin layer that embeds the chip and the end of the lead on the chip side with a low-stress resin using a mold having a first cavity having a predetermined shape; A second mold step of forming an external resin layer that embeds the internal resin layer with a high-strength and low-hygroscopic resin using a mold having a similar and larger second cavity. Features.

【0013】本発明による2層樹脂封止型集積回路装置
の製造方法は、集積回路が形成されたICチップをリー
ドフレームのダイパッドに固着するダイボンディング工
程と、前記チップのパッドと前記リードフレームの内部
リード先端との間を個々にワイヤー接続するワイヤーボ
ンディング工程と、ワイヤーボンディングの施された前
記チップ並びに前記リードフレームのダイパッド及び前
記内部リード先端部を所定形状の第1キャビティを有す
る金型を用いて低応力性樹脂により包埋する内部樹脂層
を形成する第1モールド工程と、前記所定形状に相似し
かつそれより大なる形状の第2キャビティを有する金型
を用いて高強度及び低吸湿性樹脂により前記内部樹脂層
を包埋する外部樹脂層を形成する第2モールド工程と、
前記外部樹脂層の形成後において前記リードフレームか
ら不要部分を除去しかつ前記リードフレームの外部リー
ドを整形する整形工程と、を含むことを特徴としてい
る。
A method of manufacturing a two-layer resin-sealed integrated circuit device according to the present invention includes a die bonding step of fixing an IC chip on which an integrated circuit is formed to a die pad of a lead frame; A wire bonding step of individually wire-connecting the tip of the internal lead, a die having the wire-bonded chip, the die pad of the lead frame and the tip of the internal lead using a mold having a first cavity having a predetermined shape. Molding process for forming an internal resin layer to be embedded with a low-stress resin, and high strength and low hygroscopicity using a mold having a second cavity similar to and larger than the predetermined shape. A second molding step of forming an external resin layer that embeds the internal resin layer with a resin,
And a shaping step of removing unnecessary portions from the lead frame after the formation of the external resin layer and shaping external leads of the lead frame.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図1は、本発明による一実
施例のQFP(Quad Flat Package )半導体集積回路装
置の概略断面図である。図1において、半導体集積回路
が形成されたICチップ1は、リードフレームのダイパ
ッド20に載置され、両者の接合部において例えば共晶
合金を形成することによって、或いは塗布された銀ペー
ストにてダイパッド20に固着される。チップ1の表面
には、図示せぬPSG(リンガラス)膜の如き表面保護
膜が被覆されるも、当該チップ外縁近傍において電極或
いは入出力端子たる例えばアルミ性のパッドが複数、露
出形成される。これらパッドとリードフレームのインナ
ーリード2aの先端部との間は、ボンディングワイヤー
3によって接続される。インナーリード2aは、チップ
1の各パッドと対応しており、個々に延出してアウター
リード2bへと導かれる。アウターリード2bは、表面
実装用に、すなわちプリント基板の配線パターン表面に
接触させて固着するためにガルウィング形状に整形され
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic sectional view of a QFP (Quad Flat Package) semiconductor integrated circuit device according to an embodiment of the present invention. In FIG. 1, an IC chip 1 on which a semiconductor integrated circuit is formed is placed on a die pad 20 of a lead frame, and a die pad is formed by forming, for example, a eutectic alloy at a joint between the two or by applying a silver paste. 20. Although the surface of the chip 1 is coated with a surface protection film such as a PSG (phosphorus glass) film (not shown), a plurality of, for example, aluminum pads serving as electrodes or input / output terminals are formed near the outer edge of the chip. . These pads are connected to the tips of the inner leads 2a of the lead frame by bonding wires 3. The inner leads 2a correspond to the respective pads of the chip 1, and extend individually and are led to the outer leads 2b. The outer lead 2b is shaped into a gull wing shape for surface mounting, that is, for contacting and fixing to the wiring pattern surface of the printed circuit board.

【0015】本実施例の特徴は、チップ1及びその周辺
部を低応力化樹脂層4にて封止し、この低応力化樹脂層
4を高強度及び低吸湿化樹脂層5にてさらに封止する2
層構造を有する点だけでなく、低応力化樹脂層4と高強
度及び低吸湿化樹脂層5とを互いに略相似形状とした
点、低応力化樹脂層4を上下左右に対称形とした点にあ
る。
The feature of this embodiment is that the chip 1 and its peripheral portion are sealed with a low-stress resin layer 4, and this low-stress resin layer 4 is further sealed with a high-strength and low-hygroscopic resin layer 5. Stop 2
In addition to having a layer structure, the low-stress resin layer 4 and the high-strength and low-moisture-absorption resin layer 5 have substantially similar shapes to each other, and the low-stress resin layer 4 has a symmetrical shape in all directions. It is in.

【0016】より詳しく説明すると、低応力化樹脂(以
下、内部樹脂層と呼ぶ)4の材料としては、例えばフェ
ノールノボラック型エポキシ系樹脂が採用され得、チッ
プ1,ボンディングワイヤ3,インナーリード2aの端
部及びダイパッド20を包埋する。高強度及び低吸湿化
樹脂(以下、外部樹脂層と呼ぶ)5の材料としては、例
えばビフェニィル系エポキシ系樹脂が採用され得、内部
樹脂層4を包埋し、完成品におけるパッケージボディの
外形を担う。そして外部樹脂層5の外形が、側面或いは
断面において概ね図示の如き等しい2つの台形を互いに
その底辺どうしを合わせて作られる形を呈し、平面にお
いて例えば略正四角形を呈するものであれば、内部樹脂
層4も、その側面或いは断面においてやはり概ね図示の
如き等しい2つの台形を互いにその底辺どうしを合わせ
て作られる形を呈し、平面において例えば略正四角形を
呈する。但し図1より理解できるように、内部樹脂層4
の側面或いは断面における台形は、外部樹脂層5のそれ
よりも一回り小さく、また、内部樹脂層4の平面におけ
る正四角形は、外部樹脂層5のそれよりも一回り小さ
い。また、内部及び外部樹脂層4,5は共に、側面或い
は断面において概ね上下及び左右対称の形を呈するよう
形成される。
More specifically, as a material of the low-stress resin (hereinafter, referred to as an internal resin layer) 4, for example, a phenol novolak type epoxy resin may be employed, and the chip 1, the bonding wires 3, and the inner leads 2 a may be used. The end and the die pad 20 are embedded. As a material of the high-strength and low-hygroscopic resin (hereinafter, referred to as an external resin layer) 5, for example, a biphenyl-based epoxy resin can be adopted, which embeds the internal resin layer 4 and reduces the outer shape of the package body in the finished product. Carry. If the outer shape of the outer resin layer 5 is such that two trapezoids having substantially the same side surface or cross section as shown in the drawing are formed by joining the bases thereof to each other and, for example, a substantially square shape in the plane, the inner resin The layer 4 also has a shape in which two trapezoids which are also substantially the same as shown in the drawing in side surface or cross section are formed by joining their bases to each other, and has, for example, a substantially square shape in a plane. However, as can be understood from FIG.
The trapezoid on the side surface or the cross section is slightly smaller than that of the external resin layer 5, and the square in the plane of the internal resin layer 4 is slightly smaller than that of the external resin layer 5. Further, both the inner and outer resin layers 4 and 5 are formed so as to have substantially vertical and laterally symmetric shapes in side surfaces or cross sections.

【0017】このように略相似形及び対称形の2層樹脂
封止構造を有する集積回路装置によれば、上記公開公報
に記載の技術とは異なり、内部樹脂層4に対しても外部
樹脂層5に対してもパッケージにおける均一性が非常に
高く、耐パッケージクラック性が向上する。また、内部
樹脂層4が対称形状であることにより、外部樹脂層5を
トランスファ成形するに際して上述したような乱流を起
こす可能性が少ない。これに付言すれば、内部樹脂層4
は、ボンディングワイヤ3,インナーリード2aの端部
及びダイパッド20だけでなく、リードフレームの外枠
とダイパッド20との間を橋絡するためのパターン(完
成品においてはダイパッド20を例えば四方において支
えるパターン)、すなわち図1に破線にて示されたいわ
ゆる吊りピン2cの内側をも包埋していることにより、
外部樹脂層5のトランスファ成形に際し内部樹脂層4全
体の安定化がより一層促進され、もって外部樹脂層5の
均一性が増進する結果を生んでいる。
According to the integrated circuit device having the substantially similar and symmetrical two-layer resin sealing structure, unlike the technique described in the above-mentioned publication, the inner resin layer 4 is also used for the outer resin layer. 5, the uniformity in the package is very high, and the package crack resistance is improved. In addition, since the inner resin layer 4 has a symmetrical shape, there is little possibility of causing the above-described turbulent flow when performing transfer molding of the outer resin layer 5. In other words, the inner resin layer 4
Is a pattern for bridging not only the bonding wires 3, the ends of the inner leads 2a and the die pad 20, but also the outer frame of the lead frame and the die pad 20 (in the finished product, the pattern for supporting the die pad 20 on all sides, for example) 1), that is, by embedding the inside of a so-called hanging pin 2c shown by a broken line in FIG.
In the transfer molding of the outer resin layer 5, the stabilization of the entire inner resin layer 4 is further promoted, and the uniformity of the outer resin layer 5 is improved.

【0018】次に、この集積回路装置の製造方法につい
て叙述する。先ず全体的な製造の流れを明らかにするた
めに、図2を参照する。図2は、いわゆるアセンブリ工
程を主としたフローチャートを示しており、ウェハに形
成されたチップを個々に分割するダイシング(工程S1
0)から始まる。そして、このダイシングにより得られ
たチップ1をリードフレーム2のダイパッド上に銀ペー
ストを介して載置するためのダイボンディング(工程S
11)が施される。
Next, a method of manufacturing the integrated circuit device will be described. First, to clarify the overall manufacturing flow, reference is made to FIG. FIG. 2 is a flowchart mainly showing a so-called assembly process, in which dicing (step S1) for dividing chips formed on a wafer into individual chips is performed.
0). Then, die bonding for mounting the chip 1 obtained by the dicing on the die pad of the lead frame 2 via a silver paste (step S
11) is performed.

【0019】リードフレーム2の形態の一例は、図3に
示される。この図3から分かるように、正方形ダイパッ
ド20は、リードフレーム2の中央に配され、その各対
角線方向に延出する吊りピン2cによってリードフレー
ムの外枠21と連結される。ダイパッド20の縁端近傍
には、インナーリード2aの先端が当該縁端に沿って配
列され、インナーリード2aは、当該各先端から概ね放
射状に延出しかつダムバー或いはタイバーと呼ばれる樹
脂の流れ止め用パターン2dを挟んで外部リード2bへ
と導かれる。外部リード2bは、それぞれ外枠21に結
合する。
One example of the form of the lead frame 2 is shown in FIG. As can be seen from FIG. 3, the square die pad 20 is arranged at the center of the lead frame 2 and is connected to the outer frame 21 of the lead frame by hanging pins 2c extending in the respective diagonal directions. In the vicinity of the edge of the die pad 20, the tips of the inner leads 2a are arranged along the edges, and the inner leads 2a extend almost radially from the respective tips and have a resin flow stopping pattern called a dam bar or a tie bar. It is led to the external lead 2b with 2d interposed therebetween. The external leads 2b are respectively coupled to the outer frame 21.

【0020】工程S11によるダイボンディングの後
は、ダイパッド上の熱硬化性樹脂たる銀ペーストを固め
るために例えば175゜Cの雰囲気中に、かかるダイボ
ンディングされたリードフレーム2を90分だけ置くキ
ュアー(工程S12)処理が行われる。次いで、固着さ
れたチップ1のパッドとこれに対応するインナーリード
2aの先端とを個々に接続するワイヤボンディング(工
程S13)が行われる。そしてこのボンディングが全て
終了すると、本実施例の特徴である2重封止工程S14
に移行する。この2重封止工程S14では、既述した内
部及び外部樹脂層4,5の成形がなされる。その詳細は
後述することにする。
After the die bonding in step S11, the die-bonded lead frame 2 is placed in an atmosphere of, for example, 175 ° C. for 90 minutes to harden a silver paste as a thermosetting resin on the die pad. Step S12) The processing is performed. Next, wire bonding (step S13) for individually connecting the fixed pads of the chip 1 and the corresponding tips of the inner leads 2a is performed. When all the bonding is completed, the double sealing step S14 which is a feature of this embodiment is performed.
Move to In the double sealing step S14, the above-described inner and outer resin layers 4 and 5 are formed. The details will be described later.

【0021】2重封止工程S14が終了すると、熱硬化
性樹脂たる内部及び外部樹脂4,5を固めるべく、例え
ば175゜Cの雰囲気中に、かかる封止の施されたリー
ドフレーム2を5時間だけ置くキュアー(工程S15)
処理が行われる。その後、ダムバー2dをカットし(工
程S16)、アウターリード2bにメッキを施し(工程
S17)、リード整形工程S18に移行する。リード整
形工程では、吊りピン2cの露出部など、リードフレー
ム2から不要なものが除去される。さらにこの整形工程
では、アウターリード2bをガルウィング状に整形して
仕上げを行う。
When the double sealing step S14 is completed, the sealed lead frame 2 is placed in an atmosphere of 175 ° C., for example, in order to solidify the internal and external resins 4 and 5, which are thermosetting resins. Cure for only time (Step S15)
Processing is performed. Then, the dam bar 2d is cut (step S16), the outer leads 2b are plated (step S17), and the process proceeds to the lead shaping step S18. In the lead shaping step, unnecessary parts such as the exposed portions of the suspension pins 2c are removed from the lead frame 2. Further, in this shaping step, the outer lead 2b is shaped into a gull wing shape and finished.

【0022】工程S18により外部リードが整形される
と、検査(工程S19)、梱包(工程S20)を経て出
荷(工程S21)の運びとなる。次に、上記2重封止工
程S14の態様を詳しく説明する。図4は、いわゆる低
圧トランスファーモールド法にて本集積回路装置のパッ
ケージングを行うためのトランスファー金型及びこれを
含む製造装置、並びにこの製造装置にセットされるボン
ディング済みチップ1搭載のリードフレーム2の変遷形
態を示す概略断面図である。
After the external leads have been shaped in step S18, they are shipped (step S21) through inspection (step S19) and packing (step S20). Next, the aspect of the double sealing step S14 will be described in detail. FIG. 4 shows a transfer mold for packaging the present integrated circuit device by a so-called low-pressure transfer molding method, a manufacturing apparatus including the same, and a lead frame 2 mounted with a bonded chip 1 set in the manufacturing apparatus. It is a schematic sectional drawing which shows a transition form.

【0023】図4において、内部樹脂層4を成形するた
めの第1製造部は、主として、合わせ金型たる上側の金
型(上型)61及び下側の金型(下型)71と、これら
金型によるキャビティに液状樹脂を注入するための注入
機構と、そのキャビティにおける注入樹脂から気泡ない
しは空隙(ボイド)を抜き去るためのボイド抜き機構と
からなる。かかる注入機構は、カル穴81、トランスフ
ァプランジャ91、ランナR1、及びゲートG1によっ
て構成され、ボイド抜き機構は、エアーベントV1から
なる。
In FIG. 4, a first manufacturing unit for molding the internal resin layer 4 mainly includes an upper mold (upper mold) 61 and a lower mold (lower mold) 71 serving as a mating mold. An injection mechanism for injecting the liquid resin into the cavity formed by these molds, and a void removing mechanism for removing bubbles or voids from the injected resin in the cavity. The injection mechanism includes a cull hole 81, a transfer plunger 91, a runner R1, and a gate G1, and the void removing mechanism includes an air vent V1.

【0024】上型61及び下型71は、予め所定温度に
加熱され、所定位置に固定された封止対象のリードフレ
ーム2を挟み込む(型締め)。一方、内部樹脂層4の原
料として予めタブレット状に成形した上述の如き低応力
化樹脂40を高周波加熱しておき、これをカル穴81に
充填する。或いは、予め所定温度に加熱された金型のカ
ル穴に原料(タブレット)を入れて予備加熱し、充填す
る。そうして、トランスファプランジャ91を作動させ
原料樹脂40を圧搾しランナR1及びゲートG1を通じ
て上型61のキャビティ610及び下型71のキャビテ
ィ710に溶融加圧注入する。
The upper die 61 and the lower die 71 are heated to a predetermined temperature in advance, and hold the lead frame 2 to be sealed fixed at a predetermined position (clamping). On the other hand, as described above, the low-stress resin 40 previously formed into a tablet shape as a raw material of the internal resin layer 4 is subjected to high-frequency heating, and is filled in the cull hole 81. Alternatively, a raw material (tablet) is put into a cull hole of a mold that has been heated to a predetermined temperature in advance, preheated and filled. Then, the transfer plunger 91 is operated to squeeze the raw material resin 40 and melt and press-inject it into the cavity 610 of the upper mold 61 and the cavity 710 of the lower mold 71 through the runner R1 and the gate G1.

【0025】このときの下型71とリードフレーム2と
の配置関係の詳細が図5に示される。リードフレーム2
は、ダイパッド20が下型キャビティ710の中心に位
置するよう固定される。リードフレーム2のパッケージ
底面側は、ゲートG1を通じて下型キャビティ710に
注入された樹脂により図3及び図5の破線により囲まれ
る領域において内部樹脂層4が形成される。上型キャビ
ティ610も、下型キャビティ710とほぼ同じ形状で
あり、リードフレーム2のパッケージ底面側と同時に、
リードフレーム2のパッケージ頂面側も、ゲートG1を
通じて上型キャビティ610に注入された樹脂により同
破線により囲まれた領域において内部樹脂層4が形成さ
れる。
FIG. 5 shows details of the positional relationship between the lower mold 71 and the lead frame 2 at this time. Lead frame 2
Is fixed such that the die pad 20 is located at the center of the lower mold cavity 710. On the bottom surface side of the package of the lead frame 2, the internal resin layer 4 is formed in a region surrounded by a broken line in FIGS. 3 and 5 by the resin injected into the lower mold cavity 710 through the gate G1. The upper mold cavity 610 has almost the same shape as the lower mold cavity 710, and at the same time as the package bottom side of the lead frame 2,
The internal resin layer 4 is also formed on the package top surface side of the lead frame 2 in a region surrounded by the broken line by the resin injected into the upper mold cavity 610 through the gate G1.

【0026】樹脂注入初期の上型及び下型キャビティへ
610,710内においては、注入樹脂中にボイドが入
り混じることとなる。エアーベントV1は、かかるボイ
ドを外部へ押し出し若しくは抜き出す溝であって、最終
的な封止樹脂中の混入ボイドを消失せしめる。外部樹脂
層5を成形するための第2製造部も、同様に構成されか
つ動作する。
In the upper and lower mold cavities 610 and 710 at the beginning of the resin injection, voids are mixed in the injected resin. The air vent V1 is a groove for extruding or extracting the void to the outside, and eliminates a final mixed void in the sealing resin. The second manufacturing unit for forming the external resin layer 5 is similarly configured and operates.

【0027】すなわち、第2製造部は、主として、合わ
せ金型たる上側の金型(上型)62及び下側の金型(下
型)72と、これら金型のキャビティに液状樹脂を注入
するための注入機構と、そのキャビティにおける注入樹
脂から気泡ないしは空隙(ボイド)を抜き去るためのボ
イド抜き機構とからなる。かかる注入機構は、カル穴8
2、トランスファプランジャ92、ランナR2、及びゲ
ートG2によって構成され、ボイド抜き機構は、エアー
ベントV2からなる。
That is, the second manufacturing section mainly injects the liquid resin into the upper mold (upper mold) 62 and the lower mold (lower mold) 72 as the mating molds and the cavities of these molds. And a void removing mechanism for removing bubbles or voids from the injected resin in the cavity. Such an injection mechanism includes a cull hole 8.
2, the transfer plunger 92, the runner R2, and the gate G2, and the void removing mechanism includes an air vent V2.

【0028】上型62及び下型72は、予め所定温度に
加熱され、所定位置に固定された封止対象のリードフレ
ーム2を挟み込む(型締め)。一方、外部樹脂層5の原
料は、内部樹脂40と同様の処理が施されてカル穴82
に充填される。そうして、トランスファプランジャ92
を作動させ原料樹脂50を圧搾しランナR2及びゲート
G2を通じて上型62のキャビティ620及び下型72
のキャビティ720に溶融加圧注入する。
The upper die 62 and the lower die 72 are heated to a predetermined temperature in advance, and sandwich the lead frame 2 to be sealed fixed at a predetermined position (clamping). On the other hand, the raw material of the outer resin layer 5 is subjected to the same
Is filled. Then, the transfer plunger 92
Is operated to squeeze the raw resin 50, and the cavity 620 of the upper die 62 and the lower die 72 through the runner R2 and the gate G2.
And melt pressure injection.

【0029】このときの下型72とリードフレーム2と
の配置関係の詳細が図6に示される。リードフレーム2
は、内部樹脂層4が下型キャビティ720の中心に位置
するよう固定される。リードフレーム2のパッケージ底
面側は、ゲートG2を通じて下型キャビティ720に注
入された樹脂により図3及び図6の一点鎖線により囲ま
れる領域において外部樹脂層5が形成される。上型キャ
ビティ620も、下型キャビティ720とほぼ同じ形状
であり、リードフレーム2のパッケージ底面側と同時
に、リードフレーム2のパッケージ頂面側も、ゲートG
2を通じて上型キャビティ620に注入された樹脂によ
り同一点鎖線により囲まれた領域において外部樹脂層5
が形成される。
FIG. 6 shows details of the positional relationship between the lower mold 72 and the lead frame 2 at this time. Lead frame 2
Is fixed such that the internal resin layer 4 is located at the center of the lower mold cavity 720. The external resin layer 5 is formed on the bottom surface side of the package of the lead frame 2 in a region surrounded by a dashed line in FIGS. 3 and 6 by the resin injected into the lower mold cavity 720 through the gate G2. The upper mold cavity 620 has substantially the same shape as the lower mold cavity 720, and the package G of the lead frame 2 and the package bottom surface of the lead frame 2 are formed at the same time.
2 in a region surrounded by the same dashed line by the resin injected into the upper mold cavity 620 through the outer resin layer 5.
Is formed.

【0030】エアーベントV2も、エアーベントV1と
同様の機能を果たす。ここで注記すべきは、第1製造部
から第2製造部へと封止対象のリードフレーム2を連係
して処理する点である。つまり、第1製造部における一
対の合わせ金型61,71と、第2製造部における一対
の合わせ金型62,72とを並設しておき、第1製造部
の処理が終了すると、直ちに第2製造部における金型6
2,72に当該リードフレームをセットするようにして
いる。前段の金型対61,71と後段の金型対62,7
2との間は、例えばバキューム搬送機によって簡単に封
止対象のリードフレーム2を搬送することができる。
The air vent V2 performs the same function as the air vent V1. It should be noted here that the lead frame 2 to be sealed is processed in cooperation from the first manufacturing unit to the second manufacturing unit. In other words, a pair of mating dies 61, 71 in the first manufacturing section and a pair of mating dies 62, 72 in the second manufacturing section are arranged in parallel, and immediately after the processing of the first manufacturing section is finished, 2 Mold 6 in the manufacturing department
The lead frame is set at 2, 72. The former pair of dies 61 and 71 and the latter pair of dies 62 and 7
2, the lead frame 2 to be sealed can be easily transported by, for example, a vacuum transporter.

【0031】このような製造形態によれば、品質上も経
済的にも有利である。すなわち、どちらの樹脂層もトラ
ンスファー成形であるので寸法精度が極めて高く、不良
品の発生を防止することができ、また、金型を替えるだ
けで他の工程ルーチンは通常のトランスファー成形と何
ら変わるところがないので、既存のトランスファー成形
機構を利用することが可能であり、本発明実現のための
設備投資を節約することができるという、利点がある。
According to such a manufacturing mode, it is advantageous in terms of quality and economy. In other words, since both resin layers are formed by transfer molding, the dimensional accuracy is extremely high, and the occurrence of defective products can be prevented.In addition, merely changing the mold will cause other process routines to be different from normal transfer molding. Since there is no transfer molding mechanism, an existing transfer molding mechanism can be used, and there is an advantage that capital investment for realizing the present invention can be saved.

【0032】また、前段の上型キャビティ610と下型
キャビティ710は、縦,横,高さ及び奥行きにおいて
対称な形状であり、しかもこれらを合わせて形成される
キャビティは、チップ1すなわちダイパッド20を中央
に配する。よってかかる合わせキャビティによって成形
される内部樹脂層4もチップ1を中心に包埋する縦,
横,高さ及び奥行きにおいて対称な形状となる。そして
後段の上型キャビティ620と下型キャビティ720も
縦,横,高さ及び奥行きにおいて対称なしかも前段キャ
ビティと相似する形状でありその合わせキャビティも内
部樹脂層4を中央に配する。よって外部樹脂原料50が
後段の上型及び下型キャビティ620,720に注入さ
れる際に当該キャビティ内において内部樹脂層4を大き
く振動させるような乱流を起こす可能性が少ない。
The upper die cavity 610 and the lower die cavity 710 in the preceding stage have a symmetrical shape in the vertical, horizontal, height and depth directions. Arrange in the center. Therefore, the inner resin layer 4 formed by the mating cavity is also embedded vertically around the chip 1.
The shape becomes symmetrical in width, height and depth. The upper and lower mold cavities 620 and 720 of the latter stage are also symmetrical in length, width, height and depth and have a shape similar to that of the former cavity, and the matching cavity also has the internal resin layer 4 disposed at the center. Therefore, when the external resin material 50 is injected into the upper and lower mold cavities 620 and 720 in the subsequent stage, there is little possibility of causing a turbulent flow such that the internal resin layer 4 is largely vibrated in the cavities.

【0033】しかも、内部樹脂層4は、図3に点線で囲
まれる領域においてボンディングワイヤ3,インナーリ
ード2aの端部及びダイパッド20の他にも、リードフ
レーム2の枠21とダイパッド20との間を橋絡する吊
りピン2cの内側(ダイパッド担持パターン)をも包埋
していることにより、リードフレーム2に対する固定化
及び外部樹脂成形の際の固定化が図られている。
In addition, the internal resin layer 4 is provided between the frame 21 of the lead frame 2 and the die pad 20 in addition to the bonding wires 3, the ends of the inner leads 2 a and the die pad 20 in a region surrounded by a dotted line in FIG. By embedding the inside (die pad carrying pattern) of the suspension pin 2c that bridges the cable, fixation to the lead frame 2 and fixation during external resin molding are achieved.

【0034】故に粘度の高い外部樹脂原料50が高い注
入圧力で後段の上型及び下型キャビティ620,720
に注入されても、当該キャビティ内における内部樹脂層
4の振動は抑制されることとなる。かくして成形される
外部樹脂層5は高い均一性を得ることとなる。また別の
側面から言えば、内部樹脂層4は、低粘度を呈する低応
力樹脂により成形されるので、上述したようなワイヤー
流れやダイパッドシフトの発生を抑制することができ
る。そして、外部樹脂層5を成形するときは、当該ワイ
ヤやダイパッドが内部樹脂層4に包埋されている訳であ
るから、ワイヤー流れやダイパッドシフトの問題を気に
することなく高粘度の高強度及び低吸湿性樹脂をキャビ
ティへの高い注入圧力にてトランスファ成形することが
できる。このように、内部樹脂層4の存在により、外部
樹脂層5の成形の際の注入圧力を高くすることが可能で
あるので、外部樹脂層5として、より一層高いフィラー
充填率の樹脂(つまり、より高強度かつ低吸湿性の樹
脂)を採用することができるのである。
Therefore, the high-viscosity external resin raw material 50 is supplied to the subsequent upper and lower mold cavities 620 and 720 at a high injection pressure.
, The vibration of the internal resin layer 4 in the cavity is suppressed. The external resin layer 5 molded in this way can obtain high uniformity. From another aspect, since the internal resin layer 4 is formed of a low-stress resin exhibiting a low viscosity, the occurrence of the wire flow and the die pad shift as described above can be suppressed. When the external resin layer 5 is formed, the wires and the die pad are embedded in the internal resin layer 4, so that the high viscosity and the high strength can be used without worrying about the problem of the wire flow and the die pad shift. In addition, transfer molding of the resin having low hygroscopicity and high injection pressure into the cavity can be performed. As described above, the injection pressure at the time of molding the external resin layer 5 can be increased by the presence of the internal resin layer 4. Therefore, as the external resin layer 5, a resin having a higher filler filling rate (ie, Higher strength and lower hygroscopic resin) can be adopted.

【0035】さらに本実施例における耐パッケージクラ
ック性につき述べれば、一般に、パッケージングされた
集積回路装置のプリント基板への表面実装においては、
赤外線リフロー加熱による、ダイパッド、チップ及び樹
脂の間に発生する線膨張係数の差によってせん断応力が
発生する。しかし、本実施例装置は、内部樹脂層4が低
応力なので応力緩和効果が大きい。また、外部樹脂層5
は高強度化及び低吸湿化された樹脂を使用しているので
パッケージ内部への吸湿を抑えられる。そして、赤外線
リフロー加熱によってパッケージ内部にクラックが発生
しても、高強度の外部樹脂層5がそのクラックをパッケ
ージ外部へ伸長させることを抑止する効果を奏する。
Further, with respect to the package crack resistance in the present embodiment, generally, in the surface mounting of a packaged integrated circuit device on a printed circuit board,
A shear stress is generated due to a difference in linear expansion coefficient generated between a die pad, a chip, and a resin due to infrared reflow heating. However, in the device of this embodiment, since the internal resin layer 4 has a low stress, the stress relaxing effect is large. In addition, the external resin layer 5
Uses high-strength and low-moisture-absorbing resin, so that moisture absorption inside the package can be suppressed. Then, even if a crack is generated inside the package due to the infrared reflow heating, there is an effect of preventing the high-strength external resin layer 5 from extending the crack to the outside of the package.

【0036】なお、上記実施例においては、QFP型の
パッケージを挙げたが、これに限らずDIP型等様々な
形態のものにも適用可能であるし、外部リードの形態も
ガルウィング状に限定されるものではない。この他に
も、上記実施例では種々の手段及び工程を説明したが、
当業者の設計可能な範囲で適宜改変することは可能であ
る。
In the above-described embodiment, the QFP type package has been described. However, the present invention is not limited to this, and can be applied to various forms such as a DIP type. The form of the external lead is also limited to a gull wing shape. Not something. In addition, various means and steps have been described in the above embodiment,
It can be modified as appropriate within a range that can be designed by those skilled in the art.

【0037】[0037]

【発明の効果】以上詳述したように、本発明によれば、
成形しやすくかつパッケージクラックの発生を確実に防
止することのできる樹脂封止型集積回路装置及びその製
造方法を提供することができる。
As described in detail above, according to the present invention,
It is possible to provide a resin-sealed integrated circuit device that can be easily formed and reliably prevent the occurrence of package cracks, and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による一実施例の集積回路装置の概略構
造を示す断面図。
FIG. 1 is a sectional view showing a schematic structure of an integrated circuit device according to an embodiment of the present invention.

【図2】図1の集積回路装置の製造方法を示すフローチ
ャート。
FIG. 2 is a flowchart illustrating a method of manufacturing the integrated circuit device of FIG. 1;

【図3】図1の集積回路装置に適用されるリードフレー
ムの形態を示す図。
FIG. 3 is a diagram showing a form of a lead frame applied to the integrated circuit device of FIG. 1;

【図4】低圧トランスファーモールド法にて本実施例集
積回路装置のパッケージングを行うためのトランスファ
ー金型及びこれを含む製造装置、並びにこの製造装置に
セットされるボンディング済みチップ1搭載のリードフ
レーム2の変遷形態を示す概略断面図。
FIG. 4 is a transfer mold for packaging the integrated circuit device of the present embodiment by a low-pressure transfer molding method, a manufacturing apparatus including the same, and a lead frame 2 mounted with a bonded chip 1 set in the manufacturing apparatus. FIG. 3 is a schematic cross-sectional view showing a transition mode of FIG.

【図5】第1製造部において内部樹脂層を形成する際の
下型とリードフレームとの配置関係を示す斜視図。
FIG. 5 is a perspective view showing an arrangement relationship between a lower mold and a lead frame when an internal resin layer is formed in a first manufacturing unit.

【図6】第2製造部において外部樹脂層を形成する際の
下型とリードフレームとの配置関係を示す斜視図。
FIG. 6 is a perspective view showing an arrangement relationship between a lower mold and a lead frame when an external resin layer is formed in a second manufacturing unit.

【符号の説明】[Explanation of symbols]

1 ICチップ 2 リードフレーム 20 ダイパッド 21 外枠 2a インナーリード 2b アウターリード 2c 吊りピン 2d ダムバー 3 ボンディングワイヤ 4 内部樹脂層 5 外部樹脂層 61,62 上型 71,72 下型 610,620 上型キャビティ 710,720 下型キャビティ 81,82 カル部 91,92 プランジャ R1,R2 ランナ G1,G2 ゲート V1,V2 エアーベント 91,92 樹脂タブレット DESCRIPTION OF SYMBOLS 1 IC chip 2 Lead frame 20 Die pad 21 Outer frame 2a Inner lead 2b Outer lead 2c Hanging pin 2d Dam bar 3 Bonding wire 4 Internal resin layer 5 External resin layer 61,62 Upper die 71,72 Lower die 610,620 Upper die cavity 710 , 720 Lower mold cavity 81, 82 Cull part 91, 92 Plunger R1, R2 Runner G1, G2 Gate V1, V2 Air vent 91, 92 Resin tablet

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 集積回路が形成されたICチップと、前
記チップの端子に接続されるリードとを含む集積回路装
置であって、 前記チップ及び前記リードのチップ側端部を包埋する低
応力性内部樹脂層と、 前記内部樹脂層を包埋する高強度及び低吸湿性外部樹脂
層とを有し、前記内部樹脂層と前記外部樹脂層とは互い
に略相似形であることを特徴とする2層樹脂封止型集積
回路装置。
1. An integrated circuit device comprising: an IC chip on which an integrated circuit is formed; and a lead connected to a terminal of the chip, wherein a low stress embeds the chip and a chip-side end of the lead. An internal resin layer, and a high-strength and low-hygroscopic external resin layer that embeds the internal resin layer, wherein the internal resin layer and the external resin layer are substantially similar in shape to each other. A two-layer resin-sealed integrated circuit device.
【請求項2】 前記内部樹脂層の断面は、上下及び左右
略対称形であることを特徴とする請求項1記載の集積回
路装置。
2. The integrated circuit device according to claim 1, wherein the cross section of the internal resin layer is substantially symmetrical in the vertical and horizontal directions.
【請求項3】 前記チップを搭載するダイパッドをさら
に有し、前記内部樹脂層は、前記ダイパッドをも包埋す
ることを特徴とする請求項1または2記載の集積回路装
置。
3. The integrated circuit device according to claim 1, further comprising a die pad on which the chip is mounted, wherein the internal resin layer also embeds the die pad.
【請求項4】 前記ダイパッドを支持する担持パターン
をさらに有し、前記内部樹脂層は、前記担持パターンを
も包埋することを特徴とする請求項3記載の集積回路装
置。
4. The integrated circuit device according to claim 3, further comprising a carrier pattern for supporting said die pad, wherein said internal resin layer also embeds said carrier pattern.
【請求項5】 集積回路が形成されたICチップと、前
記チップの端子に接続されるリードとを含む集積回路装
置の製造方法であって、 所定形状の第1キャビティを有する金型を用いて低応力
性樹脂により前記チップ及び前記リードのチップ側端部
を包埋する内部樹脂層を形成する第1モールド工程と、
前記所定形状に相似しかつそれより大なる形状の第2キ
ャビティを有する金型を用いて高強度及び低吸湿性樹脂
により前記内部樹脂層を包埋する外部樹脂層を形成する
第2モールド工程とを含むことを特徴とする2層樹脂封
止型集積回路装置の製造方法。
5. A method for manufacturing an integrated circuit device including an IC chip on which an integrated circuit is formed, and leads connected to terminals of the chip, the method comprising using a mold having a first cavity having a predetermined shape. A first molding step of forming an internal resin layer that embeds the chip and the chip-side end of the lead with a low-stress resin;
A second molding step of forming an external resin layer embedding the internal resin layer with a high-strength and low-hygroscopic resin by using a mold having a second cavity having a shape similar to and larger than the predetermined shape; A method for manufacturing a two-layer resin-sealed integrated circuit device, comprising:
【請求項6】 前記第1キャビティの断面は、上下及び
左右略対称形であることを特徴とする請求項5記載の製
造方法。
6. The method according to claim 5, wherein a cross section of the first cavity is substantially symmetrical in the vertical and horizontal directions.
【請求項7】 前記集積回路装置は、前記チップを搭載
するダイパッドをさらに有し、前記第1モールド工程
は、前記ダイパッドをも包埋するよう前記内部樹脂層を
形成することを特徴とする請求項5または6記載の製造
方法。
7. The integrated circuit device according to claim 1, further comprising a die pad on which the chip is mounted, wherein the first molding step includes forming the internal resin layer so as to embed the die pad. Item 7. The method according to Item 5 or 6.
【請求項8】 前記集積回路装置は、前記ダイパッドを
支持する担持パターンをさらに有し、前記第1モールド
工程は、前記担持パターンをも包埋するよう前記内部樹
脂層を形成することを特徴とする請求項7記載の製造方
法。
8. The integrated circuit device according to claim 1, further comprising a support pattern for supporting the die pad, wherein the first molding step includes forming the internal resin layer so as to embed the support pattern. The manufacturing method according to claim 7, wherein
【請求項9】 集積回路が形成されたICチップをリー
ドフレームのダイパッドに固着するダイボンディング工
程と、前記チップのパッドと前記リードフレームの内部
リード先端との間を個々にワイヤー接続するワイヤーボ
ンディング工程と、ワイヤーボンディングの施された前
記チップ並びに前記リードフレームのダイパッド及び前
記内部リード先端部を所定形状の第1キャビティを有す
る金型を用いて低応力性樹脂により包埋する内部樹脂層
を形成する第1モールド工程と、前記所定形状に相似し
かつそれより大なる形状の第2キャビティを有する金型
を用いて高強度及び低吸湿性樹脂により前記内部樹脂層
を包埋する外部樹脂層を形成する第2モールド工程と、
前記外部樹脂層の形成後において前記リードフレームか
ら不要部分を除去しかつ前記リードフレームの外部リー
ドを整形する整形工程と、を含むことを特徴とする2層
樹脂封止型集積回路装置の製造方法。
9. A die bonding step of fixing an IC chip on which an integrated circuit is formed to a die pad of a lead frame, and a wire bonding step of individually wire connecting between the chip pad and the tip of an internal lead of the lead frame. And forming an internal resin layer that embeds the wire-bonded chip, the die pad of the lead frame, and the tip of the internal lead with a low-stress resin using a mold having a first cavity of a predetermined shape. Forming a first molding step and forming an outer resin layer that embeds the inner resin layer with a high-strength and low-hygroscopic resin by using a mold having a second cavity having a shape similar to and larger than the predetermined shape. A second molding step,
A forming step of removing unnecessary portions from the lead frame and forming external leads of the lead frame after the formation of the external resin layer. .
【請求項10】 前記第1モールド工程は、一対の合わ
せ金型により前記第1キャビティを形成し前記第1キャ
ビティ内に溶融した低応力性樹脂を注入するトランスフ
ァ成形を行うことを特徴とする請求項9記載の製造方
法。
10. The first molding step includes performing transfer molding in which the first cavity is formed by a pair of mating dies, and a molten low-stress resin is injected into the first cavity. Item 10. The production method according to Item 9.
【請求項11】 前記第2モールド工程は、一対の合わ
せ金型により前記第2キャビティを形成し前記第2キャ
ビティ内に溶融した高強度及び低吸湿性樹脂を注入する
トランスファ成形を行うことを特徴とする請求項9また
は10記載の製造方法。
11. The second molding step includes performing transfer molding in which the second cavity is formed by a pair of mating dies, and molten high-strength and low-hygroscopic resin is injected into the second cavity. The method according to claim 9 or 10, wherein
【請求項12】 前記第1モールド工程は、第1の合わ
せ金型対により前記第1キャビティを形成し前記第1キ
ャビティに溶融した低応力性樹脂を注入するトランスフ
ァ成形を行い、前記第2モールド工程は、第2の合わせ
金型対により前記第2キャビティを形成し前記第2キャ
ビティに溶融した高強度及び低吸湿性樹脂を注入するト
ランスファ成形を行い、 前記第1の合わせ金型対と前記第2の合わせ金型対とは
並設されていることを特徴とする請求項9記載の製造方
法。
12. The first molding step includes performing transfer molding in which the first cavity is formed by a first pair of mating dies, and molten low-stress resin is injected into the first cavity. In the step, the second cavity is formed by a second pair of molds, and transfer molding is performed to inject the molten high-strength and low-hygroscopic resin into the second cavity. The method according to claim 9, wherein the second pair of mating dies is arranged in parallel.
JP8175236A 1996-07-04 1996-07-04 Double layer resin-sealed integrated circuit device and manufacture thereof Pending JPH1022422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8175236A JPH1022422A (en) 1996-07-04 1996-07-04 Double layer resin-sealed integrated circuit device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8175236A JPH1022422A (en) 1996-07-04 1996-07-04 Double layer resin-sealed integrated circuit device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1022422A true JPH1022422A (en) 1998-01-23

Family

ID=15992648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8175236A Pending JPH1022422A (en) 1996-07-04 1996-07-04 Double layer resin-sealed integrated circuit device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1022422A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682331B1 (en) * 2002-09-20 2004-01-27 Agilent Technologies, Inc. Molding apparatus for molding light emitting diode lamps
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
KR100762913B1 (en) 2006-11-21 2007-10-08 주식회사 하이닉스반도체 Semiconductor package
JP2009259913A (en) * 2008-04-14 2009-11-05 Sharp Corp Chip component type led
US7635912B2 (en) 2007-04-19 2009-12-22 Nec Electronics Corporation Semiconductor device
JP2010522994A (en) * 2007-03-29 2010-07-08 アレグロ・マイクロシステムズ・インコーポレーテッド Method and apparatus for multistage molding of integrated circuit packages
US7759807B2 (en) 2006-11-21 2010-07-20 Hynix Semiconductor Inc. Semiconductor package having structure for warpage prevention
JP2015108558A (en) * 2013-12-05 2015-06-11 日立オートモティブシステムズ株式会社 Resin sealed type sensor device
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
CN107275236A (en) * 2016-04-05 2017-10-20 东和株式会社 resin encapsulation equipment and resin encapsulation method
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10725100B2 (en) 2013-03-15 2020-07-28 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an externally accessible coil

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6682331B1 (en) * 2002-09-20 2004-01-27 Agilent Technologies, Inc. Molding apparatus for molding light emitting diode lamps
KR100762913B1 (en) 2006-11-21 2007-10-08 주식회사 하이닉스반도체 Semiconductor package
US7759807B2 (en) 2006-11-21 2010-07-20 Hynix Semiconductor Inc. Semiconductor package having structure for warpage prevention
JP2010522994A (en) * 2007-03-29 2010-07-08 アレグロ・マイクロシステムズ・インコーポレーテッド Method and apparatus for multistage molding of integrated circuit packages
US7635912B2 (en) 2007-04-19 2009-12-22 Nec Electronics Corporation Semiconductor device
JP2009259913A (en) * 2008-04-14 2009-11-05 Sharp Corp Chip component type led
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US11444209B2 (en) 2012-03-20 2022-09-13 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with an integrated coil enclosed with a semiconductor die by a mold material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US11961920B2 (en) 2012-03-20 2024-04-16 Allegro Microsystems, Llc Integrated circuit package with magnet having a channel
US11828819B2 (en) 2012-03-20 2023-11-28 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10230006B2 (en) 2012-03-20 2019-03-12 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with an electromagnetic suppressor
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US11677032B2 (en) 2012-03-20 2023-06-13 Allegro Microsystems, Llc Sensor integrated circuit with integrated coil and element in central region of mold material
US10916665B2 (en) 2012-03-20 2021-02-09 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with an integrated coil
US10725100B2 (en) 2013-03-15 2020-07-28 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an externally accessible coil
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
JP2015108558A (en) * 2013-12-05 2015-06-11 日立オートモティブシステムズ株式会社 Resin sealed type sensor device
CN107275236A (en) * 2016-04-05 2017-10-20 东和株式会社 resin encapsulation equipment and resin encapsulation method

Similar Documents

Publication Publication Date Title
KR100703830B1 (en) Method for manufacturing resin-encapsulated semiconductor device
US6297546B1 (en) Underfill coating for LOC package
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US5872398A (en) Reduced stress LOC assembly including cantilevered leads
JPH1022422A (en) Double layer resin-sealed integrated circuit device and manufacture thereof
KR19990005508A (en) Semiconductor chip package with double bent tie bar and small die pad
US6610162B1 (en) Methods for stress reduction feature for LOC lead frame
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
KR102407742B1 (en) Manufacturing Method of Resin-Molded Lead Frame, Manufacturing Method of Resin-Molded Product and Lead Frame
JPH06232195A (en) Manufacture of semiconductor device and lead frame
US6670550B2 (en) Underfill coating for LOC package
JP2555931B2 (en) Method for manufacturing semiconductor device
JPH10112519A (en) Integrated circuit device with heat dissipation means and its manufacture
JP4002235B2 (en) Resin-sealed semiconductor device
JPH06302745A (en) Resin-sealed structure for semiconductor chip
JP4294462B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2016162767A (en) Manufacturing method of mold package
JP3514516B2 (en) Method for manufacturing semiconductor device
JPH0691118B2 (en) Semiconductor device and manufacturing method thereof
JPH10242365A (en) Integrated circuit device having terminal arranged on bottom face and manufacture thereof
JPH0697217A (en) Mold and method for forming semiconductor package with guide ring
JP2002043344A (en) Method of manufacturing resin-sealed semiconductor device
JP2007129263A (en) Method for manufacturing resin-sealed semiconductor device
JP2006294946A (en) Lead frame for semiconductor device, sealing metal mold, and manufacturing method of semiconductor device
JPH04284658A (en) Manufacture of lead frame and integrated circuit using the same