JPH10223407A - Chip thermistor and production thereof - Google Patents
Chip thermistor and production thereofInfo
- Publication number
- JPH10223407A JPH10223407A JP9029043A JP2904397A JPH10223407A JP H10223407 A JPH10223407 A JP H10223407A JP 9029043 A JP9029043 A JP 9029043A JP 2904397 A JP2904397 A JP 2904397A JP H10223407 A JPH10223407 A JP H10223407A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- thermistor
- plating
- layer
- silane compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000007747 plating Methods 0.000 claims abstract description 69
- 229910000077 silane Inorganic materials 0.000 claims abstract description 58
- 150000001875 compounds Chemical class 0.000 claims abstract description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 16
- 125000000217 alkyl group Chemical group 0.000 claims abstract description 10
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims abstract description 7
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims abstract description 6
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims abstract description 6
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 claims abstract description 5
- -1 silane compound Chemical class 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 27
- 239000000919 ceramic Substances 0.000 claims description 10
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 70
- 239000011247 coating layer Substances 0.000 abstract description 23
- 239000000243 solution Substances 0.000 abstract description 13
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 239000007864 aqueous solution Substances 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000003628 erosive effect Effects 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000004756 silanes Chemical class 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000006460 hydrolysis reaction Methods 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 229910000510 noble metal Inorganic materials 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 3
- YYLGKUPAFFKGRQ-UHFFFAOYSA-N dimethyldiethoxysilane Chemical compound CCO[Si](C)(C)OCC YYLGKUPAFFKGRQ-UHFFFAOYSA-N 0.000 description 3
- 230000006355 external stress Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 125000001147 pentyl group Chemical group C(CCCC)* 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- XGZGKDQVCBHSGI-UHFFFAOYSA-N butyl(triethoxy)silane Chemical compound CCCC[Si](OCC)(OCC)OCC XGZGKDQVCBHSGI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000007062 hydrolysis Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- AQRLNPVMDITEJU-UHFFFAOYSA-N triethylsilane Chemical compound CC[SiH](CC)CC AQRLNPVMDITEJU-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910021446 cobalt carbonate Inorganic materials 0.000 description 1
- ZOTKGJBKKKVBJZ-UHFFFAOYSA-L cobalt(2+);carbonate Chemical compound [Co+2].[O-]C([O-])=O ZOTKGJBKKKVBJZ-UHFFFAOYSA-L 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- DFJDZTPFNSXNAX-UHFFFAOYSA-N ethoxy(triethyl)silane Chemical compound CCO[Si](CC)(CC)CC DFJDZTPFNSXNAX-UHFFFAOYSA-N 0.000 description 1
- CWAFVXWRGIEBPL-UHFFFAOYSA-N ethoxysilane Chemical compound CCO[SiH3] CWAFVXWRGIEBPL-UHFFFAOYSA-N 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 125000000959 isobutyl group Chemical group [H]C([H])([H])C([H])(C([H])([H])[H])C([H])([H])* 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229940093474 manganese carbonate Drugs 0.000 description 1
- 235000006748 manganese carbonate Nutrition 0.000 description 1
- 239000011656 manganese carbonate Substances 0.000 description 1
- 229910000016 manganese(II) carbonate Inorganic materials 0.000 description 1
- XMWCXZJXESXBBY-UHFFFAOYSA-L manganese(ii) carbonate Chemical compound [Mn+2].[O-]C([O-])=O XMWCXZJXESXBBY-UHFFFAOYSA-L 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004108 n-butyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 125000000999 tert-butyl group Chemical class [H]C([H])([H])C(*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- HUZZQXYTKNNCOU-UHFFFAOYSA-N triethyl(methoxy)silane Chemical compound CC[Si](CC)(CC)OC HUZZQXYTKNNCOU-UHFFFAOYSA-N 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板等に
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、端子電極上にめっき層を形成する
際の、めっきの張り出し及びチップ状サーミスタ素体の
浸食を防止する、容易かつ安価なチップ型サーミスタの
製造方法及びこの方法により製造されたチップ型サーミ
スタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thermistor surface-mounted on a printed circuit board or the like and a method of manufacturing the same, and more particularly to a negative temperature coefficient thermistor whose resistance value decreases with a rise in temperature, wherein The present invention relates to an easy and inexpensive method for manufacturing a chip-type thermistor that prevents overhang of plating and erosion of a chip-shaped thermistor body when forming a plating layer on a chip, and a chip-type thermistor manufactured by this method.
【０００２】[0002]
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタは、図４に示す如く、サーミスタ材料
の焼結体よりなるチップ状サーミスタ素体１の両端面に
外部電極２を有する。該外部電極２は、はんだ耐熱性及
びはんだ付着性を向上させるための焼き付け端子電極２
Ａと、その表面を被覆するＮｉめっき層２Ｂ及びはんだ
めっき層２Ｃとからなる。この外部電極２が設けられて
いない素体１の露出面が、ガラス層等の保護膜で被覆さ
れている場合もある。また、図５に示す如く、チップ状
サーミスタ素体１の内部に抵抗値調整のための内部電極
３を形成したものも提供されている。2. Description of the Related Art As shown in FIG. 4, a chip thermistor surface-mounted on a printed circuit board or the like has external electrodes 2 on both end surfaces of a chip thermistor body 1 made of a sintered body of thermistor material. The external electrode 2 is a baked terminal electrode 2 for improving solder heat resistance and solder adhesion.
A, and a Ni plating layer 2B and a solder plating layer 2C covering the surface thereof. The exposed surface of the element body 1 on which the external electrode 2 is not provided may be covered with a protective film such as a glass layer. As shown in FIG. 5, there is also provided one in which an internal electrode 3 for adjusting a resistance value is formed inside a chip-shaped thermistor body 1.
【０００３】従来、このようなチップ型サーミスタは、
次のようにして製造されている。Conventionally, such a chip thermistor has
It is manufactured as follows.
【０００４】即ち、まず、キャスティング法等によりサ
ーミスタ材料のセラミックスシートを作製し、その一部
に、必要に応じて内部電極を形成する。そして、これら
のセラミックスシートを複数枚積層して圧着し、チップ
状に切断する。或いは、薄板状のセラミックスウェハを
チップ状に切断する。その後、バレル研磨処理を行って
チップ状サーミスタ素体を作製し、このチップ状サーミ
スタ素体の両端面に端子電極を形成し、更にめっき層の
形成を行う。That is, first, a ceramic sheet of a thermistor material is formed by a casting method or the like, and an internal electrode is formed on a part of the ceramic sheet as necessary. Then, a plurality of these ceramic sheets are laminated, pressed and cut into chips. Alternatively, a thin ceramic wafer is cut into chips. Thereafter, a chip-shaped thermistor body is prepared by performing barrel polishing, terminal electrodes are formed on both end surfaces of the chip-shaped thermistor body, and a plating layer is further formed.
【０００５】なお、このめっき層の形成には、一般に、
湿式のバレル電解めっき法が採用される。[0005] The formation of the plating layer generally includes
Wet barrel electrolytic plating is employed.
【０００６】チップ状サーミスタ素体の側面にガラス層
を形成する場合には、チップ状に切断するに当り、切断
の前後でガラスペーストの塗布、焼き付けを行うか、或
いは、スパッタリング法等の物理蒸着法により、チップ
状サーミスタ素体にガラス層を形成した後、端子電極及
びめっき層の形成を行う。When a glass layer is formed on the side surface of the chip-shaped thermistor element, a glass paste is applied and baked before and after cutting into chips, or a physical vapor deposition method such as a sputtering method is used. After a glass layer is formed on the chip-like thermistor body by a method, a terminal electrode and a plating layer are formed.
【０００７】[0007]
【発明が解決しようとする課題】チップ状サーミスタ素
体を構成するサーミスタ材料は、酸性溶液よりなるめっ
き液に対する耐久性が低く、このため、チップ状サーミ
スタ素体の側面にガラス層を形成していないものでは、
めっき処理により、チップ状サーミスタ素体が浸食され
るという問題があった。The thermistor material constituting the chip-like thermistor body has low durability against a plating solution composed of an acidic solution, and therefore, a glass layer is formed on the side surface of the chip-like thermistor body. In the absence
There has been a problem that the plating treatment erodes the chip-shaped thermistor body.
【０００８】チップ状サーミスタ素体がめっき液により
浸食を受けると、サーミスタの基本特性である抵抗値が
大きく変化してしまい、目的とする特性のサーミスタを
得ることができなくなる。このため、製品歩留りが悪
く、コストが高騰する。If the chip-shaped thermistor element is eroded by the plating solution, the resistance value, which is the basic characteristic of the thermistor, changes greatly, making it impossible to obtain a thermistor having the desired characteristics. For this reason, the product yield is low and the cost rises.
【０００９】特に、チップ状サーミスタ素体が大きく浸
食を受けた場合には、その機械的強度が低下し、熱衝撃
強度や耐基板曲げ性能等の外部応力に対する信頼性が大
きく損なわれる。In particular, when the chip-shaped thermistor body is greatly eroded, its mechanical strength is reduced and its reliability against external stress such as thermal shock strength and substrate bending resistance is greatly impaired.
【００１０】また、端子電極上からチップ状サーミスタ
素体の側面側にめっきが張り出し、外観不良を生じるこ
とからも製品歩留りが低下し、コストが高騰する。この
めっきの張り出しは、更に、次のような問題も引き起こ
す。Further, plating overhangs from the terminal electrode to the side surface of the chip-shaped thermistor body, which causes a poor appearance, thereby lowering the product yield and increasing the cost. The overhang of the plating also causes the following problem.
【００１１】即ち、サーミスタを基板等に実装した後、
電圧を負荷して使用する際、雰囲気中に水分が含まれて
いるとマイグレーション不良が発生する恐れがあるが、
めっきが張り出したチップ型サーミスタでは、この張り
出し幅だけ電極間距離が狭くなるため、マイグレーショ
ン不良の発生する可能性が非常に高くなる。That is, after mounting the thermistor on a substrate or the like,
When using with a voltage applied, migration failure may occur if the atmosphere contains moisture.
In a chip-type thermistor with overhanging plating, the distance between electrodes is narrowed by the overhang width, so that the possibility of occurrence of migration failure is extremely high.
【００１２】チップ状サーミスタ素体の側面にガラス層
を形成したものでは、上記チップ状サーミスタ素体の浸
食やめっきの張り出しは防止される。しかしながら、チ
ップ状サーミスタ素体の側面にガラス層を形成する場合
には、製造工数が相当に多くなるため、製造コストが高
騰するという問題がある。In the case where the glass layer is formed on the side surface of the chip-shaped thermistor body, erosion of the chip-shaped thermistor body and overhang of plating are prevented. However, when the glass layer is formed on the side surface of the chip-shaped thermistor element, the number of manufacturing steps is considerably increased, and there is a problem that the manufacturing cost increases.
【００１３】本発明は上記従来の問題点を解決し、めっ
き処理時のチップ状サーミスタ素体の浸食及びめっきの
張り出しを防止する容易かつ安価なチップ型サーミスタ
の製造方法を提供することを目的とする。An object of the present invention is to solve the above-mentioned conventional problems and to provide an easy and inexpensive method for manufacturing a chip-type thermistor which prevents erosion of a chip-like thermistor body and plating overhang during plating. I do.
【００１４】[0014]
【課題を解決するための手段】本発明のチップ型サーミ
スタの製造方法は、セラミックス焼結体よりなるチップ
状サーミスタ素体の両端面に端子電極を形成し、この端
子電極上にめっき層を形成する工程を有するチップ型サ
ーミスタの製造方法において、該端子電極が形成された
チップ状サーミスタ素体の全面に、（Ｒ1 ）x Ｓｉ（Ｏ
Ｒ2 ）4-x （ただし、Ｒ1 はメチル基、エチル基、プロ
ピル基又はブチル基を表し、Ｒ2 はアルキル基を表し、
ｘは１〜３の整数を表す。）で表されるシラン系化合物
を付着させた後、前記めっき層を形成することを特徴と
する。According to a method of manufacturing a chip-type thermistor of the present invention, terminal electrodes are formed on both end surfaces of a chip-shaped thermistor element made of a ceramic sintered body, and a plating layer is formed on the terminal electrodes. In the method for manufacturing a chip-type thermistor, the (R 1 ) x Si (O 2 )
R 2 ) 4-x (where R 1 represents a methyl group, an ethyl group, a propyl group or a butyl group, R 2 represents an alkyl group,
x represents an integer of 1 to 3. After the silane compound represented by the formula (1) is attached, the plating layer is formed.
【００１５】本発明では、チップ状サーミスタ素体の全
面に上記特定のシラン系化合物を付着させた後めっき層
の形成を行うため、めっき液とチップ状サーミスタ素体
とが直接接触することがなく、めっき液によるチップ状
サーミスタ素体の浸食が防止される。また、このシラン
系化合物によれば、チップ状サーミスタ素体の表面に、
表面側が親油性の被覆層を形成することができ、この被
覆層がめっき液をはじくため、めっきの張り出しも防止
される。In the present invention, since the plating layer is formed after the specific silane compound is attached to the entire surface of the chip-shaped thermistor body, the plating solution and the chip-shaped thermistor body do not come into direct contact with each other. In addition, erosion of the chip-like thermistor body by the plating solution is prevented. According to this silane compound, the surface of the chip-like thermistor body is
The surface side can form a lipophilic coating layer, and since this coating layer repels the plating solution, the overhang of the plating is also prevented.
【００１６】なお、シラン系化合物による処理は、シラ
ン系化合物の液中に端子電極を形成したチップ状サーミ
スタ素体を浸漬するのみで容易に行うことができる。The treatment with the silane compound can be easily carried out simply by immersing the chip-shaped thermistor element having the terminal electrodes in the silane compound solution.
【００１７】この浸漬処理に当り、シラン系化合物は端
子電極に対する付着性は小さく、従って、シラン系化合
物は、端子電極表面よりもサーミスタ素体の表出面に選
択的に付着するため、シラン系化合物の付着で端子電極
とめっき層との導通が損なわれることはない。In the immersion treatment, the silane compound has low adhesion to the terminal electrode. Therefore, the silane compound selectively adheres to the surface of the thermistor body rather than the terminal electrode surface. Does not impair the conduction between the terminal electrode and the plating layer.
【００１８】このシラン系化合物としては、（ＣＨ3 ）
2 Ｓｉ（ＯＲ2 ）2 （ただし、Ｒ2はアルキル基を示
す。）で表されるジメチルシラン系化合物が好適であ
る。The silane compound includes (CH 3 )
A dimethylsilane-based compound represented by 2 Si (OR 2 ) 2 (where R 2 represents an alkyl group) is preferable.
【００１９】[0019]
【発明の実施の形態】以下に図面を参照して本発明のチ
ップ型サーミスタ及びその製造方法及びチップ型サーミ
スタを詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip thermistor, a method for manufacturing the same and a chip thermistor according to the present invention will be described below in detail with reference to the drawings.
【００２０】図１（ａ）〜（ｄ）は本発明のチップ型サ
ーミスタの製造方法の実施の形態を示す断面図である。FIGS. 1A to 1D are sectional views showing an embodiment of a method for manufacturing a chip type thermistor of the present invention.
【００２１】この方法においては、まず、セラミックス
焼結体よりなる直方体状のチップ状サーミスタ素体１を
作製する（図１（ａ））。このチップ状サーミスタ素体
１は、セラミックス焼結体よりなる薄板状サーミスタ素
体（サーミスタウェハ）を、短冊状に切断して角柱状サ
ーミスタ素体とし、この角柱状サーミスタ素体をその長
手方向と直交する方向に切断し、バレル研磨することに
より製造することができる。或いは、キャスティング法
等によりサーミスタシートを製造し、このシートを複数
枚積層して圧着し、チップ状に切断して焼成し、バレル
研磨することにより製造することができる。In this method, first, a rectangular parallelepiped chip-shaped thermistor element 1 made of a ceramic sintered body is manufactured (FIG. 1A). The chip-shaped thermistor body 1 is obtained by cutting a thin plate-shaped thermistor body (thermistor wafer) made of a ceramic sintered body into a strip shape to obtain a prism-shaped thermistor body, and setting the prism-shaped thermistor body in the longitudinal direction. It can be manufactured by cutting in the orthogonal direction and polishing the barrel. Alternatively, the thermistor sheet can be manufactured by manufacturing a thermistor sheet by a casting method or the like, laminating a plurality of the sheets, pressing and bonding, cutting into chips, firing, and barrel polishing.
【００２２】次に、このチップ状サーミスタ素体１の両
端面に端子電極２Ａを形成する（図１（ｂ））。この端
子電極２Ａは、浸漬法等により導電性ペーストをチップ
状サーミスタ素体１の両端面に付着させ、これを焼成し
て焼き付けることにより形成することができる。この端
子電極２Ａとしては、Ａｇ，Ｐｄ等の貴金属よりなるも
のが好ましいが、何ら貴金属電極に限定されるものでは
ない。端子電極２Ａの好適な厚さは１〜３００μｍであ
る。Next, terminal electrodes 2A are formed on both end surfaces of the chip-shaped thermistor body 1 (FIG. 1B). The terminal electrode 2A can be formed by attaching a conductive paste to both end surfaces of the chip-shaped thermistor body 1 by an immersion method or the like, and baking and baking it. The terminal electrode 2A is preferably made of a noble metal such as Ag or Pd, but is not limited to a noble metal electrode. The preferred thickness of the terminal electrode 2A is 1 to 300 μm.
【００２３】なお、端子電極２Ａは、上述のような焼き
付け電極に限定されず、熱硬化性樹脂を用いた導電性樹
脂電極であっても良い。The terminal electrode 2A is not limited to the above-mentioned burn-in electrode, but may be a conductive resin electrode using a thermosetting resin.
【００２４】次に、このようにして端子電極２Ａを形成
したチップ状サーミスタ素体１をシラン系化合物の水溶
液中に浸漬した後乾燥して、チップ状サーミスタ素体１
の全面にシラン系化合物を付着させ、その後熱処理して
シラン系化合物の被覆層４を形成する（図１（ｃ））。Next, the chip-shaped thermistor element 1 on which the terminal electrodes 2A are formed is immersed in an aqueous solution of a silane-based compound, and then dried.
A silane compound is attached to the entire surface of the substrate, and then heat-treated to form a coating layer 4 of the silane compound (FIG. 1C).
【００２５】ここで、本発明で用いるシラン系化合物に
ついて説明する。本発明で用いるシラン系化合物は（Ｒ
1 ）x Ｓｉ（ＯＲ2 ）4-x で示され、Ｒ1 がメチル基、
エチル基、プロピル基又はブチル基、Ｒ2 がアルキル
基、好ましくは炭素数１〜６のアルキル基、特に好まし
くはメチル基又はエチル基、ｘが１，２又は３のもので
ある。Here, the silane compound used in the present invention will be described. The silane compound used in the present invention is (R
1 ) x Si (OR 2 ) 4-x , wherein R 1 is a methyl group,
An ethyl group, a propyl group or a butyl group, R 2 is an alkyl group, preferably an alkyl group having 1 to 6 carbon atoms, particularly preferably a methyl group or an ethyl group, and x is 1, 2 or 3.
【００２６】好適なシラン系化合物としては、次のよう
な化合物が挙げられる。 トリエチルメトキシシラン（Ｃ2 Ｈ5 ）3 Ｓｉ（ＯＣＨ
3 ） トリエチルエトキシシラン（Ｃ2 Ｈ5 ）3 Ｓｉ（ＯＣ2
Ｈ5 ） ジメチルジメトキシシラン（ＣＨ3 ）2 Ｓｉ（ＯＣ
Ｈ3 ）2 ジメチルジエトキシシラン（ＣＨ3 ）2 Ｓｉ（ＯＣ2 Ｈ
5 ）2 ｎ−ブチルトリエトキシシラン（ｎ−Ｃ4 Ｈ9 ）Ｓｉ
（ＯＣ2 Ｈ5 ）3 なお、本発明において、シラン系化合物のＲ1 が嵩高
く、例えば、ペンチル基であると、このペンチル基が立
体障害として働き、サーミスタ素体上にシラン系化合物
の良好な単分子層を形成することができず好ましくな
い。しかし、ブチル基より小さいアルキル基であれば、
良好な単分子層を形成することができるため、本発明の
目的を達成し得る。Preferred silane compounds include the following compounds. Triethylmethoxysilane (C 2 H 5 ) 3 Si (OCH
3) triethyl silane (C 2 H 5) 3 Si (OC 2
H 5) dimethyldimethoxysilane (CH 3) 2 Si (OC
H 3 ) 2 dimethyldiethoxysilane (CH 3 ) 2 Si (OC 2 H
5) 2 n-butyl triethoxysilane (n-C 4 H 9) Si
(OC 2 H 5 ) 3 In the present invention, when R 1 of the silane-based compound is bulky, for example, a pentyl group, the pentyl group acts as steric hindrance, and the silane-based compound has good properties on the thermistor body. It is not preferable because a simple monolayer cannot be formed. However, if the alkyl group is smaller than the butyl group,
Since a favorable monomolecular layer can be formed, the object of the present invention can be achieved.
【００２７】このようなシラン系化合物は、下記反応式
に従って加水分解反応を起こす。 （Ｒ1 ）x Ｓｉ（ＯＲ2 ）4-x ＋（４−ｘ）Ｈ2 Ｏ →（Ｒ1 ）x Ｓｉ（ＯＨ）4-x ＋（４−ｘ）Ｒ2 ＯＨ 一般に、サーミスタ素体の表面はＨ+ 等が付着してい
る。一方、加水分解により生成した（Ｒ1 ）x Ｓｉ（Ｏ
Ｈ）4-x はＯＨ部分がその分極により−に帯電してお
り、サーミスタ素体表面上のＨ+ 等と水素結合すること
により素体表面にシラン系化合物の被覆層を形成する。
このため、この被覆層のサーミスタ素体と反対側の表面
側には、Ｒ1 が位置し、このＲ1 基は親油性の性能があ
るため、サーミスタ素体にこのような被覆層を形成する
ことにより、サーミスタ素体にめっき液を近づけない効
果をもたらすことになる。Such a silane compound causes a hydrolysis reaction according to the following reaction formula. (R 1 ) x Si (OR 2 ) 4-x + (4-x) H 2 O → (R 1 ) x Si (OH) 4-x + (4-x) R 2 OH In general, thermistor element H + and the like are attached to the surface. On the other hand, (R 1 ) x Si (O
H) 4-x has its OH portion charged negatively due to its polarization, and forms a coating layer of a silane compound on the surface of the thermistor body by hydrogen bonding with H + or the like on the surface of the thermistor body.
Therefore, R 1 is located on the surface side of the coating layer opposite to the thermistor body, and since this R 1 group has lipophilic performance, such a coating layer is formed on the thermistor body. This brings about an effect of keeping the plating solution away from the thermistor body.
【００２８】ところで、本発明において、シラン系化合
物の被覆層を形成する際、サーミスタ素体の両端にＡｇ
等の端子電極を形成した後にシラン系化合物による処理
を行う。この場合、シラン系化合物の被覆層は、端子電
極表面にも形成される可能性があるが、この端子電極は
充分に焼き固めた状態となっており、電極表面の活性度
がかなり低い状態になっている。In the present invention, when the coating layer of the silane compound is formed, Ag is applied to both ends of the thermistor body.
After the formation of the terminal electrodes, a treatment with a silane-based compound is performed. In this case, the coating layer of the silane compound may be formed on the surface of the terminal electrode, but the terminal electrode is in a sufficiently hardened state, and the activity of the electrode surface is considerably low. Has become.
【００２９】一方、サーミスタ素体は、バレル研磨等の
研磨処理を行った後であるので、表面性状が凹凸でその
活性度が非常に高い。端子電極の焼成においても、この
サーミスタ素体自体の焼成温度が充分に高いため、この
活性度が失われることが少ない。そして、この活性度の
差により、活性度の高いサーミスタ素体表面の方にシラ
ン系化合物のＨ+ 等が多く付着し易くなり、上記加水分
解で生成した（Ｒ1 ）x Ｓｉ（ＯＨ）4-x は、端子電極
表面ではなく、サーミスタ素体の表面に選択的に付着し
て被覆層を形成するようになる。On the other hand, since the thermistor body has been subjected to a polishing treatment such as barrel polishing or the like, its surface properties are uneven and its activity is very high. In the firing of the terminal electrode, the activity is rarely lost because the firing temperature of the thermistor body itself is sufficiently high. Due to this difference in the activity, a large amount of H + or the like of the silane compound easily adheres to the surface of the thermistor body having a high activity, and the (R 1 ) x Si (OH) 4 formed by the hydrolysis. -x selectively adheres not to the terminal electrode surface but to the surface of the thermistor body to form a coating layer.
【００３０】このように、シラン系化合物はサーミスタ
素体１の表出面に選択的に付着し、端子電極２Ａの表面
にはシラン系化合物は殆ど付着しないため、シラン系化
合物により、次工程で形成するめっき層と端子電極２Ａ
との導通が阻害されることはない。As described above, the silane compound selectively adheres to the exposed surface of the thermistor element 1, and the silane compound hardly adheres to the surface of the terminal electrode 2A. Plating layer and terminal electrode 2A
There is no hindrance to conduction.
【００３１】なお、上記シラン系化合物の加水分解反応
が、最も効率良く生じるのは、シラン系化合物：水＝
２：１（モル比）の場合である。また、加水分解時の条
件としては、ｐＨ＝３〜５、特にｐＨ：４が最も効率良
くシラン系化合物の分解が生じる。従って、シラン系化
合物の被覆層の形成に用いる浸漬用の液はシラン系化合
物：水＝２：０．５〜３．０（モル比）で、ｐＨ３〜
５、特に、シラン系化合物：水＝２：１（モル比）でｐ
Ｈ４であることが好ましい。The most efficient hydrolysis reaction of the silane compound occurs when the silane compound: water =
This is the case of 2: 1 (molar ratio). In addition, as a condition at the time of the hydrolysis, pH = 3 to 5, particularly pH: 4, is most efficiently decomposed of the silane compound. Therefore, the immersion liquid used for forming the coating layer of the silane compound is silane compound: water = 2: 0.5 to 3.0 (molar ratio) and pH 3 to
5, especially silane compound: water = 2: 1 (molar ratio)
H4 is preferred.
【００３２】本発明においてサーミスタ素子表面に形成
するシラン系化合物の被覆層は、可能な限り単分子層と
して形成することが望まれる。In the present invention, it is desired that the coating layer of the silane compound formed on the thermistor element surface be formed as a monomolecular layer as much as possible.
【００３３】また、本発明では、サーミスタ素体表面に
シラン系化合物を付着させた後、加温することによりシ
ラン系化合物同士の結合反応（シランカップリング反
応）を起こさせ、形成した被覆層を強固なものとする
が、その温度は用いたシラン系化合物にもよるが、６０
〜１００℃程度が適当である。この加温時間はできるだ
け長い方が良いが、工業的に数日に渡る長時間であるこ
とは望ましくなく、良好な被覆層を得るためには３０分
〜２時間程度の範囲でその条件を選定することが重要で
ある。In the present invention, a bonding reaction (silane coupling reaction) between the silane compounds is caused by adhering the silane compounds to the thermistor body surface and then heating the same to form a coating layer. Although the temperature is strong, the temperature depends on the silane compound used.
About 100 ° C. is appropriate. The heating time should be as long as possible, but it is not desirable that the heating time be long over several days industrially. In order to obtain a good coating layer, the conditions should be selected within the range of about 30 minutes to 2 hours. It is important to.
【００３４】このシラン系化合物のカップリング反応の
し易さ及び単分子層のシラン系化合物の被覆層の形成の
し易さの面からは、シラン系化合物としては、特にジメ
チルジメトキシシラン、ジメチルジエトキシシラン等の
ジメチルシラン系化合物が最も有効である。この理由は
次の通りであると考えられる。From the viewpoint of the ease of the coupling reaction of the silane compound and the ease of forming the monomolecular silane compound coating layer, the silane compound is particularly preferably dimethyldimethoxysilane or dimethyldimethoxysilane. A dimethylsilane compound such as ethoxysilane is most effective. The reason is considered as follows.
【００３５】（Ａ） ＯＲ2 が２基有るため、これらが
加水分解反応後、サーミスタ素体表面と水素結合する際
の効率が良く、サーミスタ素体とシラン系化合物の結合
性が増すことになる。(A) Since there are two OR 2 groups, the efficiency of hydrogen bonding with the thermistor element surface after hydrolysis reaction is high, and the bonding between the thermistor element and the silane compound is increased. .
【００３６】（Ｂ） ＣＨ3 が２基有り、サーミスタ素
体表面と水素結合した後にシラン系化合物同士が２個以
上結合する可能性が極めて少ない。即ち、アルキル基が
２基以上有ればシラン系化合物同士が結びつきづらくな
り、シラン系化合物が上方向に２分子や３分子層として
形成されにくくなるため、単分子層の被覆層を形成し易
い。(B) There are two groups of CH 3, and it is extremely unlikely that two or more silane compounds are bonded to each other after hydrogen bonding to the thermistor body surface. That is, if there are two or more alkyl groups, the silane compounds are less likely to be linked to each other, and the silane compounds are less likely to be formed as a bimolecular or trimolecular layer in the upward direction, so that a monomolecular coating layer can be easily formed. .
【００３７】（Ｃ） （ＣＨ3 ）2 が程良い立体障害と
なり、サーミスタ素子表面上に適当数付着されること
で、シラン系化合物付着後の熱処理（カップリング反
応）時にシラン系化合物同士の結合が良好に行われ、密
な被覆層を形成することができる。即ち、Ｒ1 としてメ
チル基ＣＨ3 を用いることで、サーミスタ素子表面上を
最も効率良く全面的に覆い尽くすような形で被覆層を形
成できる。ここでＲ1 にＣ2Ｈ5 のエチル基等を用いる
とＲ1 部分が大きくなることにより、立体障害として働
くようになってくる。ペンチル基以上の大きさのアルキ
ル基ではそれ自身の大きさが大きすぎる。これにより、
シラン系化合物の被覆層がサーミスタ素子表面上にむら
を持った形で形成され、完全にサーミスタ素子表面が保
護されずにいる部分が残ってしまうため、めっき処理時
に素子の浸食やめっき張り出しが発生することとなる。
なお、ブチル基の場合、ｎ−ブチル、ｉ−ブチル、ｓ−
ブチル、ｔ−ブチルの異性体が存在するが、本発明にお
いてはどの異性体を用いても本発明の目的を達成し得
る。しかし、その大きさからプロピル基程良好な単分子
層は得られない。(C) (CH 3 ) 2 causes a moderate steric hindrance, and an appropriate number of (CH 3 ) 2 are deposited on the thermistor element surface, thereby bonding the silane compounds during heat treatment (coupling reaction) after the deposition of the silane compounds. Is performed well, and a dense coating layer can be formed. That is, by using a methyl group CH 3 as R 1 , a coating layer can be formed in such a manner as to cover the thermistor element surface most efficiently and completely. Here, when using ethyl group C 2 H 5 or the like R 1 by R 1 moiety increases, it becomes to act as a steric hindrance. An alkyl group having a size larger than that of the pentyl group is too large in itself. This allows
The silane compound coating layer is formed unevenly on the thermistor element surface, leaving a part where the thermistor element surface is not completely protected, causing erosion and overhang of the element during plating Will be done.
In the case of a butyl group, n-butyl, i-butyl, s-
There are isomers of butyl and t-butyl, but any object of the present invention can achieve the object of the present invention. However, a monolayer as good as the propyl group cannot be obtained due to its size.
【００３８】このようなことから、シラン系化合物とし
ては、ジメチルシラン系化合物を用いるのが好ましい。For these reasons, it is preferable to use a dimethylsilane compound as the silane compound.
【００３９】このようにしてシラン系化合物の被覆層４
を形成させた後は、常法に従って、Ｎｉめっき層２Ｂ及
びはんだめっき層２Ｃを形成して本発明のチップ型サー
ミスタを得る（図１（ｄ））。In this manner, the coating layer 4 of the silane compound
Is formed, a Ni-plated layer 2B and a solder-plated layer 2C are formed in a conventional manner to obtain a chip-type thermistor of the present invention (FIG. 1 (d)).
【００４０】これらのめっき層２Ｂ，２Ｃは、電解バレ
ルめっき法、無電解めっき法、その他の方法で形成する
ことができる。Ｎｉめっき層２Ｂは厚さ１〜５μｍ，は
んだめっき層２Ｃは厚さ１〜１０μｍ程度に形成するの
が好ましい。These plating layers 2B and 2C can be formed by an electrolytic barrel plating method, an electroless plating method, or another method. It is preferable that the Ni plating layer 2B is formed to have a thickness of about 1 to 5 μm, and the solder plating layer 2C is formed to have a thickness of about 1 to 10 μm.
【００４１】このめっき処理に当り、チップ状サーミス
タ素体１はシラン系化合物で被覆され、めっき液と素体
１とが直接接触することが防止されるため、めっき液に
よる素体１の浸食は防止される。また、素体１がめっき
液をはじくシラン系化合物で被覆されることで、めっき
の張り出しも防止され、良好なめっき層を形成すること
ができる。In the plating treatment, the chip-shaped thermistor body 1 is coated with a silane compound to prevent direct contact between the plating solution and the body 1. Therefore, erosion of the body 1 by the plating solution is prevented. Is prevented. In addition, since the element body 1 is covered with the silane compound repelling the plating solution, the overhang of the plating is prevented, and a favorable plating layer can be formed.
【００４２】図１（ａ）〜（ｄ）に示す方法において、
前述の如く、内部電極３を形成したチップ状サーミスタ
素体１を用いて端子電極２Ａの形成、シラン系化合物に
よる処理及びめっき層２Ｂ，２Ｃの形成を行うことによ
り、図２に示す如く、内部電極３を有するチップ型サー
ミスタを製造することができる。In the method shown in FIGS. 1 (a) to 1 (d),
As described above, the formation of the terminal electrode 2A, the treatment with the silane-based compound, and the formation of the plating layers 2B and 2C are performed by using the chip-shaped thermistor body 1 on which the internal electrodes 3 are formed, as shown in FIG. A chip thermistor having the electrodes 3 can be manufactured.
【００４３】また、本発明においては、図３に示す如
く、端子電極２Ａを、導電性金属層２ａと導電性樹脂層
２ｂとの２層構造としても良い。この場合には、図１
（ａ），（ｂ）に示す如く、まず、チップ状サーミスタ
素体１を製造し、このチップ状サーミスタ素体１の両端
面に端子電極を形成する際、まず、導電性金属層２ａを
前述の端子電極２Ａと同様に、浸漬法等により導電性ペ
ーストをチップ状サーミスタ素体１の両端面に付着さ
せ、これを焼成して焼き付けることにより形成する。こ
の導電性金属層２ａとしては、Ａｇ，Ｐｄ等の貴金属よ
りなるものが好ましいが、何ら貴金属に限定されるもの
ではない。導電性金属層２ａの好適な厚さは１〜３００
μｍである。In the present invention, as shown in FIG. 3, the terminal electrode 2A may have a two-layer structure of a conductive metal layer 2a and a conductive resin layer 2b. In this case, FIG.
As shown in (a) and (b), first, when the chip-shaped thermistor body 1 is manufactured, and when terminal electrodes are formed on both end surfaces of the chip-shaped thermistor body 1, first, the conductive metal layer 2a is firstly formed as described above. As in the case of the terminal electrode 2A, a conductive paste is attached to both end surfaces of the chip-shaped thermistor body 1 by an immersion method or the like, and this is formed by firing and baking. The conductive metal layer 2a is preferably made of a noble metal such as Ag or Pd, but is not limited to a noble metal. The preferred thickness of the conductive metal layer 2a is 1 to 300
μm.
【００４４】次に、このようにして導電性金属層２ａを
形成したチップ状サーミスタ素体１を、前述の如く、シ
ラン系化合物の液中に浸漬した後乾燥して、チップ状サ
ーミスタ素体１の全面にシラン系化合物の被覆層４を形
成する。そして、シラン系化合物の被覆層４を形成した
後、導電性樹脂層２ｂを形成する。Next, the chip-like thermistor body 1 on which the conductive metal layer 2a is formed is immersed in a silane-based compound solution and dried as described above. Is formed on the entire surface of the substrate. Then, after forming the coating layer 4 of the silane-based compound, the conductive resin layer 2b is formed.
【００４５】この導電性樹脂層２ｂは、導電性金属粉末
と熱硬化型樹脂とを有機溶剤でペースト化した導電性樹
脂ペーストを塗布して乾燥、加熱硬化することにより形
成することができる。ここで使用される導電性樹脂ペー
ストの金属粉末と熱硬化型樹脂との割合は、樹脂層とし
ての導電性と柔軟性とを確保するために、金属粉末７０
〜９５重量％に対して熱硬化型樹脂３０〜５重量％であ
ることが好ましい。金属粉末の割合が７０重量％未満で
あると下部の導電性金属層２ａとの電気的接続が不十分
となり、また、例えば、電解めっき法で上部のめっき層
を形成する際、表面の導電性が低下し、めっき層の形成
が困難になる。金属粉末の割合が９５重量％を超える
と、応力の緩和効果も小さくなるため好ましくない。The conductive resin layer 2b can be formed by applying a conductive resin paste obtained by forming a conductive metal powder and a thermosetting resin into a paste with an organic solvent, followed by drying and heat curing. The ratio between the metal powder of the conductive resin paste and the thermosetting resin used here is determined by the metal powder 70 to ensure the conductivity and flexibility of the resin layer.
It is preferable that the content of the thermosetting resin is 30 to 5% by weight with respect to 95% by weight. When the proportion of the metal powder is less than 70% by weight, the electrical connection with the lower conductive metal layer 2a becomes insufficient, and for example, when forming the upper plating layer by electrolytic plating, the conductivity of the surface becomes lower. And the formation of the plating layer becomes difficult. If the proportion of the metal powder exceeds 95% by weight, the effect of relieving stress is reduced, which is not preferable.
【００４６】なお、金属粉末としては、Ａｇ，Ｐｄ等の
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。As the metal powder, a noble metal powder such as Ag or Pd or Ni powder can be used, and as the thermosetting resin, epoxy, phenol, xylene, urethane resin and the like can be mentioned.
【００４７】このようにして形成される導電性樹脂層２
ｂの厚さは、１〜３００μｍであることが好ましい。The conductive resin layer 2 thus formed
The thickness of b is preferably 1 to 300 μm.
【００４８】導電性樹脂層２ｂを形成した後は、前述の
如く、常法に従って、Ｎｉめっき層２Ｂ及びはんだめっ
き層２Ｃを形成して図３に示すようなチップ型サーミス
タを得る。After the formation of the conductive resin layer 2b, as described above, the Ni-plated layer 2B and the solder-plated layer 2C are formed by a conventional method to obtain a chip thermistor as shown in FIG.
【００４９】このチップ型サーミスタでは、導電性樹脂
層２ｂを設けたことによる応力緩和効果で外部応力に対
する信頼性を高めることができる。このように端子電極
を２層構造としたものにおいても、内部電極３を有する
ものであっても良い。In this chip type thermistor, reliability with respect to external stress can be enhanced by the stress relaxation effect provided by providing the conductive resin layer 2b. As described above, the terminal electrode having the two-layer structure or the internal electrode 3 may be used.
【００５０】なお、本発明において、めっき層は、Ｎｉ
めっき層と、このＮｉめっき層上に形成されたはんだめ
っき層とからなることが基板への実装時に必要なはんだ
濡れ性、耐熱性の観点から好ましいが、必ずしもＮｉめ
っき層とはんだめっき層との２層構造にする必要はな
く、Ｎｉめっき層を設けなくても良い。In the present invention, the plating layer is made of Ni
It is preferable that the plating layer and the solder plating layer formed on the Ni plating layer be formed from the viewpoints of solder wettability and heat resistance required for mounting on the substrate. It is not necessary to have a two-layer structure, and the Ni plating layer may not be provided.
【００５１】特に、端子電極として導電性金属層と導電
性樹脂層とを形成する場合、Ｎｉめっき層がなくとも導
電性樹脂層がはんだ喰われに充分耐えることができるた
め、Ｎｉめっき層を省くことができる。Ｎｉめっき層を
省く場合、はんだめっき層の厚さは３〜１０μｍとする
のが好ましい。In particular, when a conductive metal layer and a conductive resin layer are formed as terminal electrodes, the Ni plating layer can be omitted since the conductive resin layer can sufficiently withstand solder erosion without the Ni plating layer. be able to. When the Ni plating layer is omitted, the thickness of the solder plating layer is preferably 3 to 10 μm.
【００５２】[0052]
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。The present invention will be described more specifically below with reference to examples and comparative examples.
【００５３】実施例１ 図１に示す本発明の方法に従って、チップ型サーミスタ
を製造した。Example 1 A chip-type thermistor was manufactured according to the method of the present invention shown in FIG.
【００５４】市販の炭酸マンガン、炭酸コバルト及び酸
化鉄を出発原料とし、これらを金属原子比が所定の割合
になるようにそれぞれ秤量し、ボールミルで１６時間均
一に混合した後脱水乾燥した。次にこの混合物を大気圧
下、９００℃で２時間仮焼し、この仮焼物を再びボール
ミルで粉砕して脱水乾燥した。Commercially available manganese carbonate, cobalt carbonate, and iron oxide were used as starting materials, each of which was weighed so that the metal atomic ratio became a predetermined ratio, mixed uniformly in a ball mill for 16 hours, and then dehydrated and dried. Next, this mixture was calcined at 900 ° C. under atmospheric pressure for 2 hours, and the calcined product was again pulverized by a ball mill and dehydrated and dried.
【００５５】得られた原料粉末に、有機溶剤、バインダ
ー分、分散剤等を加えてスラリーを調製後、キャスティ
ング法にて厚さ４０μｍのセラミックスシートを作製し
た。An organic solvent, a binder, a dispersant, and the like were added to the obtained raw material powder to prepare a slurry, and a 40 μm-thick ceramic sheet was prepared by a casting method.
【００５６】このセラミックスシートを所定の枚数重
ね、静水圧プレス法にてシートの圧着を行った。その
後、切断機を用いてシートをチップ状に切断し、縦１．
６ｍｍ、横０．８ｍｍ、厚さ０．８ｍｍのチップを得
た。このチップを大気圧下、１２００℃で４時間焼成
し、その後、バレル研磨処理を施してチップ状サーミス
タ素体を作製した。A predetermined number of the ceramic sheets were stacked, and the sheets were pressed by a hydrostatic pressing method. Thereafter, the sheet is cut into chips using a cutting machine.
A chip having a size of 6 mm, a width of 0.8 mm and a thickness of 0.8 mm was obtained. The chip was baked at 1200 ° C. for 4 hours under atmospheric pressure, and then subjected to barrel polishing to produce a chip-shaped thermistor body.
【００５７】次いで、このチップ状サーミスタ素体の両
端面に浸漬法にてＡｇペーストを付着させ、大気圧下、
８５０℃で１０分保持して焼き付けることにより厚さ５
０μｍのＡｇ端子電極を形成した。Next, an Ag paste was adhered to both end surfaces of the chip-shaped thermistor body by an immersion method,
5 minutes by baking at 850 ° C for 10 minutes
A 0 μm Ag terminal electrode was formed.
【００５８】この端子電極を形成したチップ状サーミス
タ素体を、超音波洗浄器内のシラン系化合物の水溶液中
に１０分間浸漬した後、引き上げ、１００℃で１時間乾
燥して素体表面にシラン系化合物の被覆層を形成した。The chip-shaped thermistor body on which the terminal electrodes are formed is immersed in an aqueous solution of a silane-based compound in an ultrasonic cleaner for 10 minutes, then pulled up, dried at 100 ° C. for 1 hour, and dried on the surface of the body. A coating layer of a system compound was formed.
【００５９】なお、用いたシラン系化合物は、ジメチル
ジエトキシシラン（ＣＨ3 ）2 Ｓｉ（ＯＣ2 Ｈ5 ）2 で
あり、ジメチルジエトキシシラン：純水＝２：１（モル
比）とし、更に酢酸を添加してｐＨ４に調整して使用し
た。The silane compound used was dimethyldiethoxysilane (CH 3 ) 2 Si (OC 2 H 5 ) 2 , and dimethyldiethoxysilane: pure water = 2: 1 (molar ratio). The pH was adjusted to 4 by adding acetic acid before use.
【００６０】次に、電解バレルめっき法で厚さ２μｍの
Ｎｉめっき層及び厚さ３μｍのはんだめっき層を形成
し、チップ型サーミスタを得た。Next, a Ni plating layer having a thickness of 2 μm and a solder plating layer having a thickness of 3 μm were formed by electrolytic barrel plating to obtain a chip thermistor.
【００６１】得られたチップ型サーミスタについて、下
記の性能評価試験を行い、結果を表１に示した。The obtained chip type thermistor was subjected to the following performance evaluation tests, and the results are shown in Table 1.
【００６２】 初期特性評価（抵抗値の測定） めっき処理前の試料（図１（ｃ）の試料）及び最終製品
の試料（図１（ｄ）の試料）について各々抵抗値を測定
し、めっき処理前後での抵抗値変化率（ΔＲ）の平均値
で評価した（試料数ｎ＝１００個）。Evaluation of Initial Characteristics (Measurement of Resistance Value) The resistance value of each of the sample before plating (the sample of FIG. 1C) and the sample of the final product (the sample of FIG. 1D) was measured, and the plating was performed. Evaluation was made based on the average value of the rate of change in resistance (ΔR) before and after (number of samples n = 100).
【００６３】 外観性状観察 得られた素子の外観性状を光学顕微鏡にて観察し、めっ
きの張り出し及び素体浸食率を確認した（試料数ｎ＝１
００個）。Observation of Appearance Properties The appearance properties of the obtained device were observed with an optical microscope, and the overhang of plating and the element erosion rate were confirmed (number of samples n = 1).
00).
【００６４】 耐湿負荷試験 得られた素子を厚さ１．６ｍｍのガラスエポキシ製の基
板にリフローはんだ付け法により実装し、＋８５℃、８
５％Ｒ．Ｈ．の高温恒湿層中で、各素子に１０Ｖの電圧
を直流にて負荷（１０００時間）する条件で実施した。
なお、評価は、試験前後での抵抗値変化率（ΔＲ）の平
均値での評価及び、光学顕微鏡によるマイグレーション
不良の発生割合の確認により行った（試料数ｎ＝１００
個）。Moisture Resistance Load Test The obtained device was mounted on a 1.6 mm thick glass epoxy substrate by a reflow soldering method.
5% R. H. In the high-temperature constant-humidity layer, a voltage of 10 V was applied to each element by direct current (1000 hours).
The evaluation was carried out by evaluating the average value of the rate of change in resistance (ΔR) before and after the test and by confirming the occurrence rate of migration failure using an optical microscope (the number of samples n = 100).
Pieces).
【００６５】 耐基板曲げ性試験 得られた素子を厚さ１．６ｍｍのガラスエポキシ製の基
板にリフローはんだ付け法により実装し、耐基板曲げ試
験機にて加速速度１ｍｍ／秒にて試験を行った。なお、
評価は基板曲げの限界値により行い、その平均値にて評
価を行った（試料数ｎ＝１０個）。Substrate bending resistance test The obtained device was mounted on a 1.6 mm thick glass epoxy substrate by a reflow soldering method, and a test was performed at an acceleration rate of 1 mm / sec by a substrate bending tester. Was. In addition,
The evaluation was performed based on the limit value of the substrate bending, and the evaluation was performed based on the average value (the number of samples n = 10).
【００６６】 熱衝撃試験 得られた素子を厚さ０．８ｍｍのアルミナ製の基板にリ
フローはんだ付け法により実装し、−５５℃〜＋１２５
℃（各３０分、２ゾーン）での熱衝撃試験を２００サイ
クル実施した。なお、評価は、試験前後での抵抗値変化
率（ΔＲ）の平均値での評価及び試験後の素子の断面観
察による素子破断状況（クラックの発生状況）の観察に
より行った（試料数ｎ＝１００個）。Thermal Shock Test The obtained device was mounted on a 0.8 mm-thick alumina substrate by a reflow soldering method.
A thermal shock test at 200C (30 minutes each, 2 zones) was performed for 200 cycles. The evaluation was performed by evaluating the average value of the rate of change in resistance (ΔR) before and after the test and observing the state of element breakage (the state of occurrence of cracks) by observing the cross section of the element after the test (number of samples n = 100).
【００６７】実施例２ 実施例１においてシラン系化合物としてトリエチルモノ
エトキシシラン（Ｃ2Ｈ5 ）3 Ｓｉ（ＯＣ2 Ｈ5 ）を用
いたこと以外は同様にしてチップ型サーミスタを製造
し、同様に評価を行って結果を表１に示した。Example 2 A chip type thermistor was manufactured in the same manner as in Example 1 except that triethylmonoethoxysilane (C 2 H 5 ) 3 Si (OC 2 H 5 ) was used as the silane compound. The evaluation was performed and the results are shown in Table 1.
【００６８】実施例３ 実施例１においてシラン系化合物としてモノｎ−ブチル
トリエトキシシラン（ｎ−Ｃ4 Ｈ9 ）Ｓｉ（ＯＣ
2 Ｈ5 ）3 を用いたこと以外は同様にしてチップ型サー
ミスタを製造し、同様に評価を行って結果を表１に示し
た。Example 3 In Example 1, mono-n-butyltriethoxysilane (nC 4 H 9 ) Si (OC
A chip-type thermistor was manufactured in the same manner except that 2 H 5 ) 3 was used, and the same evaluation was performed. The results are shown in Table 1.
【００６９】比較例１ 実施例１において、シラン系化合物による処理を行わな
かったこと以外は同様にしてチップ型サーミスタを製造
し、同様に評価を行って結果を表１に示した。Comparative Example 1 A chip-type thermistor was manufactured in the same manner as in Example 1 except that the treatment with the silane compound was not performed, and the same evaluation was performed. The results are shown in Table 1.
【００７０】比較例２ 実施例１において、シラン系化合物としてジｉ−ペンチ
ルジエトキシシラン（ｉ−Ｃ5 Ｈ11）2 Ｓｉ（ＯＣ2 Ｈ
5 ）2 を用いたこと以外は同様にしてチップ型サーミス
タを製造し、同様に評価を行って結果を表１に示した。Comparative Example 2 In Example 1, dii-pentyldiethoxysilane (iC 5 H 11 ) 2 Si (OC 2 H) was used as a silane compound.
5 ) A chip-type thermistor was manufactured in the same manner except that 2 was used, and the same evaluation was performed. The results are shown in Table 1.
【００７１】[0071]
【表１】 [Table 1]
【００７２】以上の結果から、本発明のチップ型サーミ
スタは従来の問題点を克服し、特性のばらつきの少ない
良好な素子であることが明らかである。From the above results, it is clear that the chip-type thermistor of the present invention overcomes the problems of the prior art and is a good device with little variation in characteristics.
【００７３】[0073]
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、めっき層形成時の
めっき液によるチップ状サーミスタ素体の浸食及びめっ
きの張り出しが防止される。As described above in detail, according to the chip type thermistor and the method of manufacturing the same according to the present invention, the erosion of the chip type thermistor body and the overhang of the plating by the plating solution during the formation of the plating layer are prevented.
【００７４】このため、チップ状サーミスタ素体が浸食
されることによる抵抗値の変動が防止され、所望特性の
サーミスタを歩留り良く得ることができる。また、チッ
プ状サーミスタ素体が浸食されることによる機械的強度
の低下も防止され、外部応力に対する信頼性の高いサー
ミスタを提供することができる。Therefore, the resistance value is prevented from fluctuating due to the erosion of the chip-shaped thermistor body, and a thermistor having desired characteristics can be obtained with good yield. Further, a decrease in mechanical strength due to erosion of the chip-shaped thermistor body is prevented, and a thermistor with high reliability against external stress can be provided.
【００７５】また、めっきの張り出しによる外観不良が
防止されると共に、マイグレーション不良の発生も防止
される。Further, the appearance defect due to the overhang of the plating is prevented, and the occurrence of the migration defect is also prevented.
【００７６】しかも、このチップ状サーミスタ素体の浸
食及びめっきの張り出しを防止するためのシラン系化合
物による処理は、容易かつ安価に実施することができる
ため、シラン系化合物処理によるコスト高騰の問題は殆
どない。Further, the treatment with the silane compound for preventing the erosion of the chip-shaped thermistor body and the overhang of the plating can be easily and inexpensively performed. Almost no.
【００７７】従って、本発明によれば、所望の特性を有
する高性能、高信頼性のチップ型サーミスタを歩留り良
く、容易かつ安価に製造することができる。Therefore, according to the present invention, a high-performance and high-reliability chip-type thermistor having desired characteristics can be manufactured with good yield, easily and at low cost.
【図１】本発明のチップ型サーミスタの製造方法の実施
の形態を説明する断面図である。FIG. 1 is a cross-sectional view illustrating an embodiment of a method for manufacturing a chip thermistor of the present invention.
【図２】本発明のチップ型サーミスタの他の実施の形態
を示す断面図である。FIG. 2 is a sectional view showing another embodiment of the chip thermistor of the present invention.
【図３】本発明のチップ型サーミスタの別の実施の形態
を示す断面図である。FIG. 3 is a sectional view showing another embodiment of the chip thermistor of the present invention.
【図４】従来例を示す断面図である。FIG. 4 is a sectional view showing a conventional example.
【図５】従来例を示す断面図である。FIG. 5 is a sectional view showing a conventional example.
１ チップ状サーミスタ素体 ２Ａ 端子電極 ２Ｂ Ｎｉめっき層 ２Ｃ はんだめっき層 ２ａ 導電性金属層 ２ｂ 導電性樹脂層 ３ 内部電極 ４ シラン系化合物の被覆層 DESCRIPTION OF SYMBOLS 1 Chip-shaped thermistor body 2A Terminal electrode 2B Ni plating layer 2C Solder plating layer 2a Conductive metal layer 2b Conductive resin layer 3 Internal electrode 4 Coating layer of silane compound
Claims (3)
ーミスタ素体の両端面に端子電極を形成し、この端子電
極上にめっき層を形成する工程を有するチップ型サーミ
スタの製造方法において、 該端子電極が形成されたチップ状サーミスタ素体の全面
に、（Ｒ1 ）x Ｓｉ（ＯＲ2 ）4-x （ただし、Ｒ1 はメ
チル基、エチル基、プロピル基又はブチル基を表し、Ｒ
2 はアルキル基を表し、ｘは１〜３の整数を表す。）で
表されるシラン系化合物を付着させた後、前記めっき層
を形成することを特徴とするチップ型サーミスタの製造
方法。1. A method of manufacturing a chip-type thermistor, comprising the steps of forming terminal electrodes on both end surfaces of a chip-shaped thermistor body made of a ceramic sintered body and forming a plating layer on the terminal electrodes. (R 1 ) x Si (OR 2 ) 4-x (where R 1 represents a methyl group, an ethyl group, a propyl group or a butyl group, and R
2 represents an alkyl group, and x represents an integer of 1 to 3. A method for manufacturing a chip-type thermistor, wherein the plating layer is formed after attaching the silane-based compound represented by the formula (1).
化合物が（ＣＨ3 ）2 Ｓｉ（ＯＲ2 ）2 （ただし、Ｒ2
はアルキル基を表す。）で表されるジメチルシラン系化
合物であることを特徴とするチップ型サーミスタの製造
方法。2. The method according to claim 1, wherein the silane compound is (CH 3 ) 2 Si (OR 2 ) 2 (where R 2
Represents an alkyl group. A method for producing a chip-type thermistor, which is a dimethylsilane-based compound represented by the formula (1).
されたチップ型サーミスタ。3. A chip thermistor manufactured by the method according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029043A JPH10223407A (en) | 1997-02-13 | 1997-02-13 | Chip thermistor and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029043A JPH10223407A (en) | 1997-02-13 | 1997-02-13 | Chip thermistor and production thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223407A true JPH10223407A (en) | 1998-08-21 |
Family
ID=12265374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9029043A Pending JPH10223407A (en) | 1997-02-13 | 1997-02-13 | Chip thermistor and production thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223407A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210545A (en) * | 2000-01-26 | 2001-08-03 | Murata Mfg Co Ltd | Chip electrical component and chip capacitor |
| JP2003197406A (en) * | 2001-12-25 | 2003-07-11 | Maruwa Co Ltd | Method of manufacturing chip varistor |
| WO2014119564A1 (en) * | 2013-01-29 | 2014-08-07 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method therefor |
| WO2016013643A1 (en) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | Electronic component and method for producing same |
| JP2016031988A (en) * | 2014-07-28 | 2016-03-07 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
| WO2018123872A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | Method for selectively coating electronic component with coating material, and method for manufacturing electronic component |
-
1997
- 1997-02-13 JP JP9029043A patent/JPH10223407A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210545A (en) * | 2000-01-26 | 2001-08-03 | Murata Mfg Co Ltd | Chip electrical component and chip capacitor |
| JP3630056B2 (en) * | 2000-01-26 | 2005-03-16 | 株式会社村田製作所 | Chip-type electronic components and chip-type capacitors |
| JP2003197406A (en) * | 2001-12-25 | 2003-07-11 | Maruwa Co Ltd | Method of manufacturing chip varistor |
| WO2014119564A1 (en) * | 2013-01-29 | 2014-08-07 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method therefor |
| CN104969307A (en) * | 2013-01-29 | 2015-10-07 | 株式会社村田制作所 | Ceramic electronic component and manufacturing method therefor |
| JP6015779B2 (en) * | 2013-01-29 | 2016-10-26 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method thereof |
| WO2016013649A1 (en) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | Electronic component and method for producing same |
| WO2016013643A1 (en) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | Electronic component and method for producing same |
| JPWO2016013643A1 (en) * | 2014-07-25 | 2017-04-27 | 株式会社村田製作所 | Electronic component and manufacturing method thereof |
| US10475567B2 (en) | 2014-07-25 | 2019-11-12 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
| US10553343B2 (en) | 2014-07-25 | 2020-02-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
| US10650955B2 (en) | 2014-07-25 | 2020-05-12 | Murata Manufacturing Co., Ltd. | Method for manufacturing an electronic component |
| JP2016031988A (en) * | 2014-07-28 | 2016-03-07 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
| WO2018123872A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | Method for selectively coating electronic component with coating material, and method for manufacturing electronic component |
| US11802348B2 (en) | 2016-12-27 | 2023-10-31 | Murata Manufacturing Co., Ltd. | Method for selectively coating electronic component with coating material, and method for manufacturing electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101894668B (en) | Laminated electronic component and manufacturing method therefor | |
| US9959975B2 (en) | Ceramic electronic component | |
| JP4844311B2 (en) | Ceramic electronic components | |
| US20060145401A1 (en) | Laminate type ceramic electronic components and method of producing the same | |
| JP5344179B2 (en) | Chip type PTC thermistor | |
| KR101834747B1 (en) | Laminated ceramic electronic component | |
| KR100423674B1 (en) | Conductive paste and laminated ceramic electronic component | |
| EP1335392A1 (en) | Ceramic electronic device and method of manufacturing the device | |
| JP2591205B2 (en) | Thermistor | |
| JP5522533B2 (en) | Surface-mount type electronic component and manufacturing method | |
| CN112992544B (en) | Multilayer ceramic capacitor | |
| JP2022136821A (en) | Ceramic electronic component | |
| KR100438514B1 (en) | Conductive paste and laminated ceramic electronic component using the same | |
| JP4506066B2 (en) | Chip-type electronic component and method for manufacturing chip-type electronic component | |
| JPH10223407A (en) | Chip thermistor and production thereof | |
| JPH10116706A (en) | Chip type thermistor and its manufacturing method | |
| JP2022136819A (en) | Ceramic electronic component | |
| KR100807217B1 (en) | Ceramic component and Method for the same | |
| JP3777856B2 (en) | Electronic components for surface mounting | |
| JPH08107039A (en) | Ceramic electronic component | |
| JP2012009556A (en) | Ceramic electronic component and method of manufacturing the same | |
| KR100931402B1 (en) | Surface Mount Ceramic Electronic Components and Manufacturing Method Thereof | |
| JP3625053B2 (en) | Chip-type thermistor and manufacturing method thereof | |
| JPS634327B2 (en) | ||
| JPH10172807A (en) | Manufacture of thermistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |