JPH10222480A - 相互接続ネットワーク及びデータ転送方法 - Google Patents

相互接続ネットワーク及びデータ転送方法

Info

Publication number
JPH10222480A
JPH10222480A JP10029301A JP2930198A JPH10222480A JP H10222480 A JPH10222480 A JP H10222480A JP 10029301 A JP10029301 A JP 10029301A JP 2930198 A JP2930198 A JP 2930198A JP H10222480 A JPH10222480 A JP H10222480A
Authority
JP
Japan
Prior art keywords
network
data
control
message
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10029301A
Other languages
English (en)
Inventor
Koei Kin
甲英 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10222480A publication Critical patent/JPH10222480A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/06—Deflection routing, e.g. hot-potato routing

Abstract

(57)【要約】 【課題】 転送経路設定に伴う遅延時間が少なく，任意
に帯域幅を確証可能な相互接続ネットワーク及びデータ
転送方法を提供する。 【解決手段】 複数のプロセッサを相互接続して成る多
重プロセッサシステムの相互接続ネットワークは，所定
のトポロジで相互接続されネットワークの制御情報を転
送する制御網Ｃと，前記制御網と物理的に分離されると
ともに制御網Ｃのトポロジと同一トポロジで相互接続さ
れてメッセージを転送するデータ網Ｄとから構成されて
いることを特徴としている。このように，制御網Ｃとデ
ータ網Ｄとが物理的に独立しているので，複数のデータ
転送経路が競合するような場合であっても，競合するデ
ータ網上でデータ転送中であっても，制御網上で転送経
路を設定することができるので，遅延時間を軽減でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，多重プロセッサシ
ステムにおける相互接続ネットワークに係り，特に制御
網とデータ網とを別構成としてデータ網の帯域幅を自在
に拡張できるように構成した相互接続ネットワーク及び
前記相互接続ネットワークにおけるデータ転送方法に関
する。
【０００２】
【従来の技術】既存のノイマン型コンピュータは，その
構造的及び物理的限界に起因して，そのコンピュータ性
能の向上には一定の限界がある。かかる限界を克服する
ために，多数のプロセッサを相互接続して並列処理を行
う多重プロセッサシステムが提案されている。かかる多
重プロセッサシステムにおいては，単一プロセッサや対
称型マルチプロセッサ（ＳＭＰ）などを多数相互接続す
る多重並列処理方式を採用することにより，高性能コン
ピュータシステムを実現している。
【０００３】多重並列処理方式の多重プロセッサシステ
ムは，ノードと相互接続ネットワークから構成されてい
る。従って，多重プロセッサシステムの全体性能は，ノ
ードを構成する各システムの性能と，各ノードを接続す
る相互接続ネットワークの性能により左右される。そし
て，相互接続ネットワークの性能は，ノード間の帯域幅
と遅延時間で評価される。すなわち，多量のデータを短
時間に送信ノードから受信ノードに伝達するためには，
大きい帯域幅と短い遅延時間を備えた相互接続ネットワ
ークが必要である。特に，ノード間において多量のデー
タ転送を行う必要があるシステム，例えば，意思決定支
援システム（ＤＳＳ）や，マルチメディアシステムなど
のような応用システムにおいては，相互接続ネットワー
クの性能向上に対する要求がさらに高まりつつある。
【０００４】相互接続ネットワークは，各ノードが相互
通信できるような伝送経路を提供するものである。相互
接続ネットワークは，リング状，バンヤン状，ツリー
状，ハイパーキューブ状，網目状，トーラス状など様々
な形式のネットワーク構造として実現することができ
る。各ネットワーク構造は，それぞれ長短所を有してい
るが，一般的には，図８に示すように，相互接続ネット
ワーク１０に対して複数のノード１２ａ〜１２ｊが接続
された単純化モデルを用いて示すことができる。
【０００５】図９は，二次元的に展開したネットワーク
構造の一般モデルが示されている。図９において，交差
線１４Ｖ，１４Ｈは伝送線を示し，交差点はノード１６
を示している。そして，各ノード１６は演算ユニット
（ＣＵ）１６ａとルータ１６ｂとから構成されている。
単純化して言えば，各ルータ１６ｂが近接した他のノー
ドと接続されて全体として相互接続ネットワークを形成
するのである。
【０００６】そして，ノード相互間においてメッセージ
を転送しようとする時には，まず転送経路が設定される
必要がある。経路設定は，回線交換，パケット交換，ウ
ォームホール経路指定，仮想カットスルーなど既存技術
を利用して行うことができる。経路設定は，ルータの設
計時に決定される。経路設定は，相互接続ネットワーク
の遅延時間を決定するための重要な要素なので，選択前
に応用分野，メッセージの大きさや転送頻度数などの諸
条件を十分に考慮する必要がある。
【０００７】ルータは，隣接した他のルータなどのネッ
トワーク要素と，経路設定，接続ネットワーク管理，ネ
ットワークエラー検出などのための特定情報を制御信号
として交換する必要があるが，従来の相互接続ネットワ
ークでは，これらの情報と共に一般メッセージも同じネ
ットワークのリンクを通じて送受信していた。
【０００８】しかし，従来の方法では，接続ネットワー
クのリンクを効率的に構成することができなかった。す
なわち，従来の相互接続ネットワークでは，多量のデー
タを頻繁に転送するような場合に，経路を設定したり，
接続ネットワーク管理のために用いられる制御信号と実
際に転送されるべき転送データとが，ネットワークのリ
ンクを共有しているので，相互干渉を回避できず，かか
る相互干渉に起因して有効帯域幅と遅延時間が悪化する
という構造的な問題を有していた。また，制御信号と転
送データを同時に処理する必要があるので，ルータの設
計が複雑であり，経路設定に長時間かかるという問題も
あった。
【０００９】ＮＣＲのバイネット（ＢＹＮＥＴ），タン
デムのサーバネット（ＳｅｒｖｅｒＮｅｔ），ＩＢＭの
ＨＰＳなどの既存の相互接続ネットワークから各ノード
やルータ相互間に転送できるリンクの帯域幅は，ルータ
設計時に決定される。ここで，次世代の応用分野に適用
するためには，相互接続ネットワークの帯域幅と遅延時
間を改善する必要があるが，上記のような従来の相互接
続ネットワークは，かかる次世代の応用分野へ対応する
ことができなかった。
【００１０】帯域幅を増加させるためには，高速の半導
体技術を使用したり，半導体チップのピン数を増やす必
要がある。しかし，かかる方法は高いコストが必要であ
り，また半導体集積技術によっても限界付けられてい
る。これに対して，有効帯域幅を増加させるための一つ
の代案として，相互接続ネットワークを並列に重畳させ
る方法がある。かかる方法によれば，相互接続ネットワ
ークにより同時転送可能な平均データ量（スループッ
ト）を増やすことはできるが，実際にルータでリンクの
帯域幅を増加する場合に得られる長所を享受できない。
すなわち，相互接続ネットワークを二つ重複して使用す
る場合には，二つのメッセージを同時に転送することは
できるが，一つのメッセージを転送する際に要する時間
を減らすことはできない。
【００１１】図１０は，従来の技術において，相互接続
ネットワークを重畳する場合（図１０（ａ））とリンク
の帯域幅を増加する場合の効果を対比するために示して
いる。転送するメッセージの大きさをＭとすると，既存
の接続ネットワークでの帯域幅をＷとすると，二つの独
立した接続ネットワークによる場合には，図１０（ａ）
に示すように，ネット１とネット２の中から一方のネッ
トを選択して使用するので，メッセージ伝達時間は，Ｍ
／Ｗになる。これに対して，帯域幅を２倍に拡張した場
合には，図１０（ｂ）に示すように，メッセージ伝達時
間は，Ｍ／２Ｗとなり，メッセージ伝達時間を半分に減
らすことができる。すなわち，上記のように相互接続ネ
ットワークを重畳する大きな理由は，帯域幅を拡張する
とためよりは，一つの接続ネットワークにエラーが発生
した場合であっても，他の接続ネットワークによりデー
タ転送ができるようにするという，エラー許容機能を提
供するためである。また既存の相互接続ネットワーク
は，一般的に帯域幅を二倍に拡張する効果を提供できな
いので，帯域幅の拡張が要求される場合には，ルータを
新しく設計する必要がある。
【００１２】次に，従来の相互接続ネットワークが共通
に有する構造的な問題点について，メッシュ状ネットワ
ーク構造を例に挙げて説明する。図１１〜図１３は，従
来の技術による，メッシュ状ネットワーク構造によるメ
ッセージ転送過程を示している。図１１〜図１３におい
て，Ａ，Ｂ，Ｃは送信ノードであり，Ａ’，Ｂ’，Ｃ’
はそれぞれ対応する受信ノードを示す。なお，ルータ
は，回線交換，パケット交換，ウォームホール経路指定
などのいずれの方式を採用しても良い。
【００１３】まず，図１１では，送信ノードＡから受信
ノードＡ’までのメッセージ経路がすでに設定されてデ
ータが転送中であり，送信ノードＢと送信ノードＣは経
路を設定する段階にある。送信ノードＢと送信ノードＣ
が使用しようとする経路は，送信ノードＡがすでに占有
しているので，送信ノードＢが転送するメッセージのヘ
ッダは（１，１）ノードにおいて，送信ノードＣが転送
するメッセージのヘッダは（２，１）ノードにおいて送
信ノードＡがメッセージ転送を完了して，使用した経路
を開放するまで待機するする必要がある。
【００１４】送信ノードＡがメッセージ転送を完了する
と，（１，１）ノードで待機していた送信ノードＢのメ
ッセージヘッダと，（２，１）ノードで待機していた送
信ノードＣの目せーじヘッダも，それぞれ対応する受信
ノードＢ’及び受信ノードＣ’までの経路を設定するこ
とができる。図１２は，かかる段階を示している。
【００１５】次いで，経路設定を終えた受信ノードＢと
受信ノードＣは，図１３に示すように，設定された経路
に沿って，それぞれ対応する受信ノードＢ’及び受信ノ
ードＣ’に向けてメッセージ転送を行う。このように，
従来の接続ネットワークにおいては，あるメッセージの
ヘッダが他のメッセージ転送により進行できなくなる
と，使用中のメッセージ送受信ノードが経路を開放する
まで，他のノードも経路設定できないので，経路設定に
おける遅延時間が長くなるという問題があった。
【００１６】
【発明が解決しようとする課題】本発明は，従来の相互
接続ネットワークが有する上記問題点に鑑みて成された
ものであり，制御網とデータ網とを別構成としてデータ
網の帯域幅を自在に拡張できるように構成した相互接続
ネットワークを提供することが可能な，新規かつ改良さ
れた複数のプロセッサを相互接続して成る多重プロセッ
サシステムの相互接続ネットワークを提供することを目
的としている。
【００１７】さらに本発明の別の目的は，経路設定時に
要する遅延時間がデータの大きさや転送頻度数に依存せ
ず，データ網の帯域幅を自在に拡張することが可能な，
新規かつ改良された複数のプロセッサを相互接続して成
る多重プロセッサシステムの相互接続ネットワークを提
供することである。
【００１８】さらに本発明の別の目的は，複数のプロセ
ッサを相互接続して成る多重プロセッサシステムの相互
接続ネットワークであって，所定のトポロジで相互接続
されネットワークの制御情報を転送する制御網と，前記
制御網のトポロジと同一トポロジで相互接続されてメッ
セージを転送する一または二以上のデータ網とから成る
相互接続ネットワークによるデータ転送方法を提供する
ことである。
【００１９】
【発明を解決するための手段】上記課題を解決するため
に，本発明の第１の観点によれば，複数のプロセッサを
相互接続して成る多重プロセッサシステムの相互接続ネ
ットワークが提供される。そして，この相互接続ネット
ワークは，請求項１に記載のように，所定のトポロジで
相互接続されネットワークの制御情報を転送する制御網
と，前記制御網と物理的に分離されるとともに前記制御
網のトポロジと同一トポロジで相互接続されてメッセー
ジを転送するデータ網とから構成されていることを特徴
としている。
【００２０】このように，本発明によれば，制御網とデ
ータ網とが物理的に独立しているので，複数のデータ転
送経路が競合するような場合であっても，競合するデー
タ網上でデータ転送中であっても，制御網上で転送経路
を設定することができるので，遅延時間を軽減できる。
【００２１】さらに，前記データ網は，請求項２に記載
のように，一の前記制御網に対して任意に多重化可能な
ように構成されている。かかる構成によれば，メッセー
ジの大きさに応じてデータ網を任意に多重化できるの
で，拡張性に優れたシステムを構築することができる。
【００２２】さらに，請求項３に記載のように，前記制
御網を，各プロセッサ間において転送されるメッセージ
の経路設定情報を生成する複数の制御ルータと，前記各
制御ルータを前記トポロジにより接続する制御線とから
構成し，前記データ網を，前記制御ルータにより生成さ
れた前記経路設定情報に応じてメッセージを送受信する
複数のデータルータと，前記各データルータを前記トポ
ロジで接続するデータ転送線とから構成することが好ま
しい。
【００２３】また，上記課題を解決するために，本発明
の第２の観点によれば，複数のプロセッサを相互接続し
て成る多重プロセッサシステムの相互接続ネットワーク
であって，所定のトポロジで相互接続されネットワーク
の制御情報を転送する制御網と，前記制御網のトポロジ
と同一トポロジで相互接続されてメッセージを転送する
一または二以上のデータ網とから成る相互接続ネットワ
ークによるデータ転送方法が提供される。そして，この
データ転送方法は，請求項４に記載のように，送信ノー
ドから受信ノードのアドレスを有するヘッダ情報を受信
ノードまで伝達して，前記制御網上にメッセージ転送経
路を設定する段階と；前記制御網上に設定された前記メ
ッセージ転送経路に関する情報を前記各データ網に伝達
して，前記各データ網上にそれぞれメッセージ転送経路
を設定する段階と；前記制御網上に設定された前記メッ
セージ転送経路を解除して他のメッセージ転送を待機す
る段階と；前記各データ網に設定されたメッセージ転送
経路に沿ってデータを受信ノードに転送する段階とから
成るように構成されている。
【００２４】このように，本発明によれば，制御網とデ
ータ網とが物理的に独立しているので，複数のデータ転
送経路が競合するような場合であっても，競合するデー
タ網上でデータ転送中であっても，制御網上で転送経路
を設定することができるので，遅延時間を軽減できる。
【００２５】
【発明の実施の形態】以下，添付図面を参照しながら本
発明にかかる多重プロセッサシステムの相互接続ネット
ワーク及びデータ転送方法の好適な実施形態について説
明する。
【００２６】なお，以下の本実施の形態の説明におい
て，実際にノード間で伝送されるデータと，そのデータ
を伝送するために相互接続ネットワークを管理する制御
信号とはそれぞれ物理的に分離されて別体に構成された
ネットワークを使用するものとする。また，制御信号の
伝送が行われるネットワークを制御網といい，データの
伝送が行われるネットワークをデータ網と称することに
する。
【００２７】図１は，本実施の形態にかかる一次元構造
の相互接続ネットワークの構成を示した構成図である。
図１に示すように，本実施の形態にかかる多重プロセッ
サシステムの相互接続ネットワークにおいては，基本的
に制御網Ｃとデータ網Ｄとが物理的に分離されている。
【００２８】相互接続ネットワークの制御網Ｃは，各ノ
ードを構成するプロセッサにインタフェースアダプタ５
７０，５７２，５７４を通じて接続され，メッセージ経
路の設定，接続ネットワークの管理，ネットワークエラ
ーの検出などのネットワークの制御情報を相互交換する
所定数の制御ルータ５１０，５１２，５１４と，それら
の制御ルータ５１０，５１２，５１４を所定のトポロジ
により接続する制御線５４０を備えている。
【００２９】これに対して相互接続ネットワークのデー
タ網Ｄも，制御網Ｃと同様に，各ノードを構成するプロ
セッサにインタフェースアダプタ５７０，５７２，５７
４を通じて接続され，プロセッサの間において転送され
るメッセージの経路を設定するデータルータ５２０，５
２２，５２４と，それらのデータルータ５２０，５２
２，５２４を制御網Ｃと同じトポロジにより接続するデ
ータ転送線５５０とを備えている。さらに，本実施の形
態によれば，データ網Ｄ（Ｄ＃１，Ｄ＃２，…）は一の
制御網Ｃに対して任意の数だけ多重化して拡張すること
ができる。図１に示す例では，データルータ５３０，５
３２，５３４とデータ転送線５６０とから構成される第
２データ網Ｄ＃２が拡張されたデータ網として示されて
いるが，本発明はかかる例に限定されず，データ網Ｄ
は，転送されるメッセージの大きさに応じて任意の数だ
け拡張することが可能である。
【００３０】図２は，上記のように構成された相互接続
ネットワークによるデータ転送方法を示した流れ図であ
る。本実施の形態によれば，送信ノードから受信ノード
までの経路は，まず制御網Ｃの上で決定される（ステッ
プ６００）。一般に，送信ノードから送信されるヘッダ
情報は，受信ノードのアドレスを含んでおり，このヘッ
ダ情報を受け取った各ノードは受信ノードのアドレスを
参照してその経路を決定する。
【００３１】このようにして，制御網Ｃ上で経路が決定
されると，制御網Ｃ上の各ノードはその経路情報をデー
タ網Ｄ上の同一アドレスの各ノードに報告する（ステッ
プ６１０）。そして，制御網Ｃ上においてヘッダ情報を
受け取った各ノードは，制御網Ｃ上で決定された経路情
報を，データ網Ｄ上の同一アドレスのルータに報告す
る。このようにして，送信ノードから受信ノードまでの
データ転送経路がデータ網Ｄ上に築かれる。経路設定が
完了すると，ヘッダ情報は制御網Ｃ上を送信ノードから
受信ノードを向かって移動し，データはデータ網Ｄ（第
１データ網Ｄ＃１，第２データ網Ｄ＃２，…）上を上記
ヘッダ情報の移動方向に追従して移動する（かかる特徴
をとらえ，本実施の形態にかかるデータ転送方法をトル
ネード（Ｔｏｒｎａｄｏ）経路指定方式と称することに
する。）（ステップ６２０）。
【００３２】図３は，本発明にかかる相互接続ネットワ
ークを二次元ネット状構造に構築した実施の一形態を示
している。図３に示す二次元ネット状構造において，細
線は制御網Ｃを，太線はデータ網Ｄをそれぞれ示してお
り，図示の例は，制御網Ｃ及びデータ網Ｄをそれぞれ一
つずつ使用した場合を示している。なお，すでに説明し
たように，本実施の形態においては，制御網Ｃは一つだ
け使用するが，この制御網Ｃと物理的に分離されたデー
タ網Ｄは，図７に示すデータ網Ｄ１，Ｄ２，Ｄ３，Ｄ４
のように，任意の数だけ多重化して拡張することができ
る。また，本実施の形態においては，制御網Ｃとデータ
網Ｄがそれぞれ違うルータを使用するが，本明細書にお
いては，それぞれ制御ルータＲＣ（５１０，５１２，５
１４）とデータルータＲＤ（５２０，５２２，５２４，
５３０，５３２，５３４）という。
【００３３】図４〜図６は，本実施の形態にかかる二次
元メッシュ状ネットワーク構造によるメッセージ転送過
程の一例を示している。図４において，送信ノードＡが
転送するメッセージはすでに設定された転送経路に沿っ
て転送中であり，送信ノードＢ及び送信ノードＣが転送
するメッセージは，送信ノードＡのメッセージが占有し
ている経路を使用しようとしている。しかしながら，本
実施の形態によれば，データ網Ｄと制御網Ｃが物理的に
分離されており，経路設定は制御網Ｄ上で行われるの
で，送信ノードＡのデータ網Ｄ上の経路に関係なく，送
信ノードＢと送信ノードＣのメッセージは制御網Ｃ上で
経路設定を行うことができる。
【００３４】このようにして，制御網Ｃ上で制御ルータ
ＲＣにより転送経路が設定されるとすぐにその経路設定
情報がデータ網Ｄ上の同じノード上にあるデータルータ
ＲＤに転送される。データルータＲＤは，この経路設定
情報を用いて，該当するメッセージを制御網Ｃ上で決定
された転送経路に沿って転送することができる。
【００３５】図５は，送信ノードＢ及び送信ノードＣの
メッセージ転送に関して，それぞれの転送経路の設定は
完了しているが，送信ノードＡのメッセージがまだ完了
しておらず，競合する転送経路を未だ使用している状態
を示している。この場合，送信ノードＢと送信ノードＣ
のメッセージは，送信ノードＡと競合する転送経路が開
放されるまで，送信ノードＢはノード（１，１）までメ
ッセージ転送が可能であり，送信ノードＣはノード
（２，１）までメッセージ転送が可能であるが，それ以
降のメッセージ転送は中断されている状態を示してい
る。しかし，本実施の形態によれば，送信ノードＢ及び
送信ノードＣのメッセージ転送経路はすでに設定されて
いるので，送信ノードＡが転送経路を開放した瞬間に，
図６に示すように，送信ノードＢ及び送信ノードＣによ
るメッセージ転送が開始される。その際に，従来の方法
のように，競合する経路の開放後に，改めて経路設定を
行う必要がないので，経路設定に要する遅延時間を生じ
させずにメッセージ転送を実行することができる。
【００３６】なお図７は，データ転送の帯域幅を４倍に
伸ばすためにデータ網Ｄを３つ拡張した場合の実施の形
態を示している。このように，本実施の形態によれば，
相互接続ネットワークの帯域幅を理論的に必要なだけ，
任意に拡張することが可能である。
【００３７】以上，添付図面を参照しながら，本実施の
形態にかかる相互接続ネットワーク及びそのデータ転送
方法の好適な実施形態について説明したが，本発明はか
かる例に限定されない。当業者であれば，特許請求の範
囲に記載された技術的思想の範疇内において各種の変更
例または修正例に想到しうることは明らかであり，それ
らについても当然に本発明の技術的範囲に属するものと
了解される。
【００３８】例えば，上記実施の形態においては，二次
元的に展開するメッシュ状構造の相互接続ネットワーク
に即して本発明を説明したが，本発明は，環状，トラー
ス状，ハイパーキューブ状，バンヤン状，ツリー状等さ
まざまなトポロジに適用できることが明である。
【００３９】
【発明の効果】以上説明したように，本発明によれば，
相互接続ネットワークにおいて，制御網とデータ網を物
理的に別体として構成するので，データ網が競合してい
る場合であっても，制御網上で転送経路を設定すること
ができるので，経路設定時に要する遅延時間を大幅に軽
減できる。またデータ網は送信されるメッセージの大き
さに応じて任意に多重化できるので拡張性にすぐれる。
このように，本発明によれば，大きい帯域幅と短い遅延
時間を要求する多重プロセッサシステムに好適な相互接
続ネットワーク及びデータ転送を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる相互接続ネット
ワークを示す構成図である。
【図２】本発明の実施の一形態にかかる相互接続ネット
ワークによるデータ転送方法を示した流れ図である。
【図３】本発明の実施の一形態にかかる相互接続ネット
ワークを二次元メッシュ構造に展開した例を示す説明図
である。
【図４】図３に示す相互接続ネットワークにおけるメッ
セージの転送過程を示した説明図である。
【図５】図３に示す相互接続ネットワークにおけるメッ
セージの転送過程を示した説明図である。
【図６】図３に示す相互接続ネットワークにおけるメッ
セージの転送過程を示した説明図である。
【図７】図３に示す相互接続ネットワークにおいてデー
タ網の帯域幅を４倍に拡張した構造を示した説明図であ
る。
【図８】多重プロセッサシステムにおける相互接続ネッ
トワークとノードの一般的な構造を示した説明図であ
る。
【図９】従来の技術によるメッシュ状構造を示す説明図
である。
【図１０】従来の技術による相互接続ネットワークの帯
域幅拡張方法を示した説明図であり，（ａ）は独立した
接続ネットワークを重畳する場合を示し，（ｂ）はリン
クの帯域幅自体を増加させる場合を示している。
【図１１】従来の技術にかかるメッシュ状ネットワーク
構造におけるメッセージの転送過程を示した説明図であ
る。
【図１２】従来の技術にかかるメッシュ状ネットワーク
構造におけるメッセージの転送過程を示した説明図であ
る。
【図１３】従来の技術にかかるメッシュ状ネットワーク
構造におけるメッセージの転送過程を示した説明図であ
る。
【符号の説明】
Ｄ＃１ データ網 Ｄ＃２ データ網 Ｄ＃Ｎ データ網 Ｃ 制御網 ５１０ 制御ルータ ５１２ 制御ルータ ５１４ 制御ルータ ５２０ データルータ ５２２ データルータ ５２４ データルータ ５３０ 拡張用データルータ ５３２ 拡張用データルータ ５３４ 拡張用データルータ ５４０ 制御線 ５５０ データ転送線 ５６０ 拡張用データ転送線

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のプロセッサを相互接続して成る多
    重プロセッサシステムの相互接続ネットワークであっ
    て，所定のトポロジで相互接続されネットワークの制御
    情報を転送する制御網と，前記制御網と物理的に分離さ
    れるとともに前記制御網のトポロジと同一トポロジで相
    互接続されてメッセージを転送するデータ網とから構成
    されていることを特徴とする，相互接続ネットワーク。
  2. 【請求項２】 一の前記制御網に対して前記データ網は
    任意に多重化可能であることを特徴とする，請求項１に
    記載の相互接続ネットワーク。
  3. 【請求項３】 前記制御網は，各プロセッサ間において
    転送されるメッセージの経路設定情報を生成する複数の
    制御ルータと，前記各制御ルータを前記トポロジにより
    接続する制御線とから成り，前記データ網は，前記制御
    ルータにより生成された前記経路設定情報に応じてメッ
    セージを送受信する複数のデータルータと，前記各デー
    タルータを前記トポロジで接続するデータ転送線とから
    成ることを特徴とする，請求項１または２に記載の相互
    接続ネットワーク。
  4. 【請求項４】 複数のプロセッサを相互接続して成る多
    重プロセッサシステムの相互接続ネットワークであっ
    て，所定のトポロジで相互接続されネットワークの制御
    情報を転送する制御網と，前記制御網のトポロジと同一
    トポロジで相互接続されてメッセージを転送する一また
    は二以上のデータ網とから成る相互接続ネットワークに
    よるデータ転送方法であって：送信ノードから受信ノー
    ドのアドレスを有するヘッダ情報を受信ノードまで伝達
    して，前記制御網上にメッセージ転送経路を設定する段
    階と；前記制御網上に設定された前記メッセージ転送経
    路に関する情報を前記各データ網に伝達して，前記各デ
    ータ網上にそれぞれメッセージ転送経路を設定する段階
    と；前記制御網上に設定された前記メッセージ転送経路
    を解除して他のメッセージ転送を待機する段階と；前記
    各データ網に設定されたメッセージ転送経路に沿ってデ
    ータを受信ノードに転送する段階と；から成ることを特
    徴とする，データ転送方法。
JP10029301A 1997-01-27 1998-01-27 相互接続ネットワーク及びデータ転送方法 Pending JPH10222480A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P2281 1997-01-27
KR1019970002281A KR100259276B1 (ko) 1997-01-27 1997-01-27 대역폭확장이 가능한 상호연결망

Publications (1)

Publication Number Publication Date
JPH10222480A true JPH10222480A (ja) 1998-08-21

Family

ID=19495606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10029301A Pending JPH10222480A (ja) 1997-01-27 1998-01-27 相互接続ネットワーク及びデータ転送方法

Country Status (4)

Country Link
US (1) US6304568B1 (ja)
JP (1) JPH10222480A (ja)
KR (1) KR100259276B1 (ja)
CN (1) CN1108571C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067424A (ja) * 2013-10-29 2014-04-17 Toshiba Corp ストレージ装置
JP2020077298A (ja) * 2018-11-09 2020-05-21 株式会社Ｐｒｅｆｅｒｒｅｄ Ｎｅｔｗｏｒｋｓ プロセッサおよびプロセッサの制御方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473827B2 (en) * 1998-12-22 2002-10-29 Ncr Corporation Distributed multi-fabric interconnect
US6601186B1 (en) * 2000-05-20 2003-07-29 Equipe Communications Corporation Independent restoration of control plane and data plane functions
CN1173280C (zh) * 2000-10-26 2004-10-27 上海奇码数字信息有限公司 具有网络拓扑结构的自适应信息处理系统
ATE479147T1 (de) * 2001-02-24 2010-09-15 Ibm Neuartiger massivparalleler supercomputer
US7376811B2 (en) * 2001-11-06 2008-05-20 Netxen, Inc. Method and apparatus for performing computations and operations on data using data steering
US7447872B2 (en) * 2002-05-30 2008-11-04 Cisco Technology, Inc. Inter-chip processor control plane communication
US7224668B1 (en) * 2002-11-27 2007-05-29 Cisco Technology, Inc. Control plane security and traffic flow management
US7580401B2 (en) 2003-10-22 2009-08-25 Nortel Networks Limited Method and apparatus for performing routing operations in a communications network
US8996722B2 (en) * 2004-11-01 2015-03-31 Alcatel Lucent Softrouter feature server
US7715382B2 (en) * 2004-11-01 2010-05-11 Alcatel-Lucent Usa Inc. Softrouter
US8068408B2 (en) * 2004-11-01 2011-11-29 Alcatel Lucent Softrouter protocol disaggregation
CN100438496C (zh) * 2004-12-19 2008-11-26 华为技术有限公司 多协议标签交换虚拟专用网的网络传输方法
US20070189273A1 (en) * 2006-02-10 2007-08-16 3Com Corporation Bi-planar network architecture
US8131975B1 (en) 2008-07-07 2012-03-06 Ovics Matrix processor initialization systems and methods
US8145880B1 (en) 2008-07-07 2012-03-27 Ovics Matrix processor data switch routing systems and methods
US7870365B1 (en) * 2008-07-07 2011-01-11 Ovics Matrix of processors with data stream instruction execution pipeline coupled to data switch linking to neighbor units by non-contentious command channel / data channel
US8327114B1 (en) 2008-07-07 2012-12-04 Ovics Matrix processor proxy systems and methods
US7958341B1 (en) 2008-07-07 2011-06-07 Ovics Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory
US8045339B2 (en) * 2008-07-07 2011-10-25 Dell Products L.P. Multiple component mounting system
CN101483550B (zh) * 2009-02-13 2011-10-05 华为技术有限公司 获取控制通路信息的方法和节点
US9104639B2 (en) * 2012-05-01 2015-08-11 SEAKR Engineering, Inc. Distributed mesh-based memory and computing architecture
EP3614273A3 (en) 2012-12-13 2020-04-15 Coherent Logix, Incorporated Multiprocessor system with improved secondary interconnection network
WO2014135212A1 (en) * 2013-03-07 2014-09-12 Telefonaktiebolaget L M Ericsson (Publ) A network element for a telecommunications network having decoupled control and data planes
CN117807017A (zh) * 2024-03-01 2024-04-02 中国人民解放军国防科技大学 立方体超结点多平面互连的高性能计算机及其通信方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706150A (en) 1984-06-29 1987-11-10 International Business Machines Corporation Switching protocal for multiple autonomous switching planes
US5008882A (en) * 1987-08-17 1991-04-16 California Institute Of Technology Method and apparatus for eliminating unsuccessful tries in a search tree
GB8802533D0 (en) * 1988-02-04 1988-03-02 Plessey Co Plc Data packet switching
US4929939A (en) 1988-10-31 1990-05-29 International Business Machines Corporation High-speed switching system with flexible protocol capability
US4984237A (en) * 1989-06-29 1991-01-08 International Business Machines Corporation Multistage network with distributed pipelined control
US5280474A (en) 1990-01-05 1994-01-18 Maspar Computer Corporation Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays
FI85319C (fi) 1990-06-21 1992-03-25 Valtion Teknillinen Kopplingselement.
JP2770936B2 (ja) 1990-12-18 1998-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 通信ネットワークおよび通信チャンネルをつくる方法
US5301284A (en) 1991-01-16 1994-04-05 Walker-Estes Corporation Mixed-resolution, N-dimensional object space method and apparatus
JP2770603B2 (ja) 1991-03-14 1998-07-02 三菱電機株式会社 並列計算機
JPH0581216A (ja) 1991-09-20 1993-04-02 Hitachi Ltd 並列プロセツサ
US5345228A (en) * 1991-10-31 1994-09-06 International Business Machines Corporation Very large scale modular switch
JPH08506198A (ja) 1993-01-22 1996-07-02 ユニバーシティ コーポレイション フォーアトモスフェリック リサーチ 多重パイプライン多重プロセッサシステム
US5396231A (en) 1993-02-08 1995-03-07 Martin Marietta Corporation Modular communications interconnection
JPH06274459A (ja) 1993-03-17 1994-09-30 Hitachi Ltd 半導体集積回路装置
US5689641A (en) 1993-10-01 1997-11-18 Vicor, Inc. Multimedia collaboration system arrangement for routing compressed AV signal through a participant site without decompressing the AV signal
JPH07200508A (ja) 1993-12-28 1995-08-04 Toshiba Corp ノード間結合方式
EP0665503A3 (en) 1994-01-28 1996-01-17 Nec Corp High speed synchronization communication control mechanism for a multiprocessor system.
JPH0888872A (ja) 1994-09-20 1996-04-02 Hitachi Ltd クロスバスイッチ回路およびクロスバスイッチ網
US5603044A (en) 1995-02-08 1997-02-11 International Business Machines Corporation Interconnection network for a multi-nodal data processing system which exhibits incremental scalability
US5701416A (en) 1995-04-13 1997-12-23 Cray Research, Inc. Adaptive routing mechanism for torus interconnection network
JPH08297651A (ja) 1995-04-25 1996-11-12 Nippon Steel Corp アレイプロセッサ
US5682479A (en) 1995-05-05 1997-10-28 Silicon Graphics, Inc. System and method for network exploration and access
JPH0934852A (ja) 1995-07-13 1997-02-07 Nec Corp クラスタシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067424A (ja) * 2013-10-29 2014-04-17 Toshiba Corp ストレージ装置
JP2020077298A (ja) * 2018-11-09 2020-05-21 株式会社Ｐｒｅｆｅｒｒｅｄ Ｎｅｔｗｏｒｋｓ プロセッサおよびプロセッサの制御方法

Also Published As

Publication number Publication date
CN1191349A (zh) 1998-08-26
US6304568B1 (en) 2001-10-16
KR100259276B1 (ko) 2000-06-15
CN1108571C (zh) 2003-05-14
KR19980066621A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH10222480A (ja) 相互接続ネットワーク及びデータ転送方法
US5175733A (en) Adaptive message routing for multi-dimensional networks
Su et al. Adaptive deadlock-free routing in multicomputers using only one extra virtual channel
US5347450A (en) Message routing in a multiprocessor computer system
JP3663386B2 (ja) 非サイクル有向グラフで接続された構成要素間の通信方法
US9514092B2 (en) Network topology for a scalable multiprocessor system
US6055599A (en) Hierarchical crossbar interconnection network for a cluster-based parallel processing computer
JP2533223B2 (ja) 多段通信ネットワ―ク
US5398317A (en) Synchronous message routing using a retransmitted clock signal in a multiprocessor computer system
US7716409B2 (en) Globally unique transaction identifiers
JP6809360B2 (ja) 情報処理装置、情報処理方法及びプログラム
US5594866A (en) Message routing in a multi-processor computer system with alternate edge strobe regeneration
JP3105760B2 (ja) マルチセグメント・ネットワークの通信方法および装置
Cota et al. NoC basics
Mohan et al. Design and evaluation of 3D NoC routers with quality-of-service (QoS) mechanism for multi-core systems
KR100349671B1 (ko) 3-링크 노드 상호연결 장치 및 그 방법과 그를 이용한 병렬처리 시스템
Sethi et al. Bio-inspired fault tolerant network on chip
Wu et al. Applications of the Scalable Coherent Interface in multistage networks
JP2014137732A (ja) 情報処理システム及び情報処理システムの制御方法
JP2936868B2 (ja) アレイプロセッサのメッセージパケットルーティング方法
Arango et al. Staged circuit switching for network computers
Duato et al. Bandwidth requirements for wormhole switches: A simple and efficient design
CN114595185A (zh) 一种多cpu系统及其通信方法
KR0164966B1 (ko) 접힌 구조와 루프백 기능을 갖는 다단계 상호연결망
Endrizzi The DUAL backbone network: Distributed and parallel processing on a large scale

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990316