JP6809360B2 - 情報処理装置、情報処理方法及びプログラム - Google Patents

情報処理装置、情報処理方法及びプログラム Download PDF

Info

Publication number
JP6809360B2
JP6809360B2 JP2017086962A JP2017086962A JP6809360B2 JP 6809360 B2 JP6809360 B2 JP 6809360B2 JP 2017086962 A JP2017086962 A JP 2017086962A JP 2017086962 A JP2017086962 A JP 2017086962A JP 6809360 B2 JP6809360 B2 JP 6809360B2
Authority
JP
Japan
Prior art keywords
information processing
leaf switch
communication
node
reduce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017086962A
Other languages
English (en)
Other versions
JP2018185650A (ja
Inventor
清水　俊宏
俊宏 清水
耕太 中島
耕太 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017086962A priority Critical patent/JP6809360B2/ja
Priority to PCT/JP2018/004367 priority patent/WO2018198479A1/ja
Publication of JP2018185650A publication Critical patent/JP2018185650A/ja
Priority to US16/368,864 priority patent/US11018896B2/en
Application granted granted Critical
Publication of JP6809360B2 publication Critical patent/JP6809360B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/12—Discovery or management of network topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、集団通信の技術に関する。
並列計算機が実行する並列分散処理のスループットを高めるためには、ノード及びスイッチの接続形態（すなわちネットワークトポロジ）を最適化して並列計算機内での通信を効率的に行うことが重要である。また、より少ないスイッチでより多くのノードを接続するようにネットワークトポロジを最適化すれば、並列計算機の構築コストを抑えることができる。
或る文献は、同一のスイッチ数であってもファットツリートポロジと比べてより多くのノードを接続可能なトポロジである多層フルメッシュトポロジが採用されたシステム（以下、多層フルメッシュシステムと呼ぶ）を開示する。
但し、多層フルメッシュシステムにおいては通信の効率化のため経路が少ないので、経路競合が発生しやすい。上記の文献には、全対全（all-to-all）通信の実行時の経路競合を回避する方法が開示されているが、オールリデュース通信の実行時の経路競合を回避する方法は検討されていない。
特開２０１５−２３２８７４号公報
本発明の目的は、１つの側面では、多層フルメッシュシステムにおいてオールリデュース通信を行う場合に経路競合が発生することを回避するための技術を提供することである。
一態様に係る第１の情報処理装置は、複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける複数の情報処理装置のうちの第１の情報処理装置である。そして、第１の情報処理装置は、第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行う第１通信部と、第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、第１のリーフスイッチに接続されるスパインスイッチに接続され且つ第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、第１のオールリデュース通信の結果を用いて行う第２通信部と、第２通信部による処理の結果を、第１のリーフスイッチに接続される他の情報処理装置に送信する第３通信部とを有する。
１つの側面では、多層フルメッシュシステムにおいてオールリデュース通信を行う場合に経路競合が発生することを回避できるようになる。
図１は、オールリデュース通信について説明するための図である。 図２は、オールリデュース通信について説明するための図である。 図３は、オールリデュース通信について説明するための図である。 図４は、オールリデュース通信について説明するための図である。 図５は、オールリデュース通信を一般的なツリー構造のトポロジにおいて実行した場合の経路競合を示す図である。 図６は、ファットツリー構造のトポロジにおいて実行した場合の経路競合を示す図である。 図７は、本実施の形態の多層フルメッシュシステムを示す図である。 図８は、インフィニバンドのネットワークにおけるルーティングについて説明するための図である。 図９は、多層フルメッシュシステムに接続される管理装置の機能ブロック図である。 図１０は、第１の実施の形態のノードの機能ブロック図である。 図１１は、第１の実施の形態の多層フルメッシュシステムが全体として実行する処理の処理フローを示す図である。 図１２は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。 図１３は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。 図１４は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。 図１５は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。 図１６は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。 図１７は、各層においてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。 図１８は、各層においてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。 図１９は、各層においてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。 図２０は、各カラムにおいてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。 図２１は、各Ｌｅａｆスイッチの配下においてＩＤが所定番号であるノードから他ノードに結果を送信する場合の通信を示す図である。 図２２は、管理装置が通信表を生成する処理の処理フローを示す図である。 図２３は、通信表の一例を示す図である。 図２４は、各ノードがパケットを送信する場合に実行する処理の処理フローを示す図である。 図２５は、多層フルメッシュシステムにおける一部のノードが参加するケースを説明するための図である。 図２６は、第３の実施の形態の多層フルメッシュシステムが全体として実行する処理の処理フローを示す図である。 図２７は、第４の実施の形態のノードの機能ブロック図である。 図２８は、コンピュータの機能ブロック図である。 図２９は、中継装置の機能ブロック図である。
［実施の形態１］
はじめに、オールリデュース通信について説明する。
図１乃至図４は、オールリデュース通信について説明するための図である。オールリデュース通信とは、対象の全ノードが持つデータを用いて実行した演算の結果を対象の全ノードが持つための通信のことであり、オールリデュースとは、その演算のことである。例えば図１においては、ノードｎ０が値「４」を持っており、ノードｎ１が値「８」を持っており、ノードｎ２が値「１」を持っており、ノードｎ３が値「５」を持っており、ノードｎ４が値「６」を持っており、ノードｎ５が値「３」を持っている。オールリデュースにおいて指定された演算が「加算」である場合、ノードｎ０乃至ｎ５はそれぞれ値「２７」を持つことになる。
図１の右側に示した状態を実現するためのオールリデュース通信は、例えば図２及び図３に示すように行われる。まず、図２（ａ）に示すように、ノードｎ０とノードｎ３との間で値が共有されて加算により値「９」が算出され、ノードｎ１とノードｎ４との間で値が共有されて加算により値「１４」が算出され、ノードｎ２とノードｎ５との間で値が共有されて加算により値「４」が算出される。
そして、図２（ｂ）に示すように、ノードｎ０とノードｎ１との間で値が共有されて加算により値「２３」が算出され、ノードｎ３とノードｎ４との間で値が共有されて加算により値「２３」が算出される。
そして、図３（ａ）に示すように、ノードｎ１とノードｎ２との間で値が共有されて加算により値「２７」が算出され、ノードｎ４とノードｎ５との間で値が共有されて加算により値「２７」が算出される。
最後に、図３（ｂ）に示すように、ノードｎ１がノードｎ０に値「２７」を送信し、ノードｎ４がノードｎ３に値「２７」を送信する。これにより、図３（ｂ）に示すように、ノードｎ０乃至ｎ５が値「２７」を持つことができる。
ここで、対象はノードｎ０乃至ｎ５の全てでなくてもよく、ノードｎ０乃至ｎ５のうち一部のノードを対象としてもよい。一例として、ノードｎ０、ｎ１、ｎ３及びｎ４を対象とする場合のオールリデュース通信について説明する。まず、図４（ａ）に示すように、ノードｎ０とノードｎ３との間で値が共有されて加算により値「９」が算出され、ノードｎ１とノードｎ４との間で値が共有されて加算により値「１４」が算出される。
そして、図４（ｂ）に示すように、ノードｎ０とノードｎ１との間で値が共有されて加算により値「２３」が算出され、ノードｎ３とノードｎ４との間で値が共有されて加算により値「２３」が算出される。これにより、ノードｎ０、ｎ１、ｎ３及びｎ４が値「２３」を持つことができる。
以下では、このようなオールリデュース通信を多層フルメッシュシステムにおいて実行する場合に経路競合が発生しないようにすることを考える。ここで、経路競合とは、１つの経路の同一方向に同時に複数のパケットが送信されることを意味する。例として、図５に、オールリデュース通信を一般的なツリー構造のトポロジにおいて実行した場合の経路競合を示す。図５において、丸の図形はノードを表し、ハッチングされていない正方形の図形はＬｅａｆスイッチを表し、ハッチングされた正方形の図形はＳｐｉｎｅスイッチを表す。図５において、経路Ｒ１において経路競合が発生し、経路Ｒ２においても経路競合が発生する。このケースにおいては、例えば図６に示すように、ツリー構造をファットツリー構造に変えることで経路競合を回避することが可能であるが、総スイッチ数は図５の例よりも多くなる。
図７は、本実施の形態の多層フルメッシュシステム１０００を示す図である。図７の例では、Ｌｅａｆスイッチ及びＳｐｉｎｅスイッチのポート数は６であり、層の数は３であり、３６台のノードが多層フルメッシュシステム１０００に含まれる。但し、Ｌｅａｆスイッチ及びＳｐｉｎｅスイッチのポート数、層の数及びノード数は、図７に示した例には限られない。
ＳｐｉｎｅスイッチＡは、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチａ２、Ｌｅａｆスイッチｂ２、Ｌｅａｆスイッチａ３及びＬｅａｆスイッチｂ３に接続される。
ＳｐｉｎｅスイッチＢは、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチａ２、Ｌｅａｆスイッチｃ２、Ｌｅａｆスイッチａ３及びＬｅａｆスイッチｃ３に接続される。
ＳｐｉｎｅスイッチＣは、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチａ２、Ｌｅａｆスイッチｄ２、Ｌｅａｆスイッチａ３及びＬｅａｆスイッチｄ３に接続される。
ＳｐｉｎｅスイッチＤは、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチｂ２、Ｌｅａｆスイッチｃ２、Ｌｅａｆスイッチｂ３及びＬｅａｆスイッチｃ３に接続される。
ＳｐｉｎｅスイッチＥは、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチｂ２、Ｌｅａｆスイッチｄ２、Ｌｅａｆスイッチｂ３及びＬｅａｆスイッチｄ３に接続される。
ＳｐｉｎｅスイッチＦは、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチｃ２、Ｌｅａｆスイッチｄ２、Ｌｅａｆスイッチｃ３及びＬｅａｆスイッチｄ３に接続される。
各Ｌｅａｆスイッチには３台のノードが接続される。
各ノードは、例えばＭＰＩ（Message Passing Interface）等の通信ライブラリを使用して通信を行う情報処理装置である。
本実施の形態においては、経路競合を回避するため、規則的且つ固定的なルーティングが行われるインフィニバンドのネットワークが利用される。図８を用いて、インフィニバンドのネットワークにおけるルーティングについて説明する。図８において、丸の図形はノードを表し、正方形の図形はネットワークスイッチを表す。線分はインフィニバンドのリンクを表し、線分の傍にある数値は宛先のノードの識別情報を表す。太い実線の矢印は通信経路を表す。
図８においては、ノードＮ３が、宛先がノードＮ１であるパケットを送信する。パケットのヘッダには、宛先の識別情報（例えばＬＩＤ（Local IDentifier））が含まれる。各ネットワークスイッチにおける各出力ポートには宛先のノードの識別情報が対応付けられているので、各ネットワークスイッチは、パケットに含まれる宛先の識別情報に対応する出力ポートにパケットを出力する。図８の例では、パケットはネットワークスイッチＳＷ１、ネットワークスイッチＳＷ２及びネットワークスイッチＳＷ４を経由してノードＮ１に到達する。
すなわち、本実施の形態のネットワークは、イーサネット（登録商標）のように自動的に経路が決定されるネットワークではなく、規則的且つ固定的なルーティングが行われるネットワークである。
図９は、多層フルメッシュシステム１０００に接続される管理装置３の機能ブロック図である。管理装置３は、生成部３０１と、通信表格納部３０３とを含む。
生成部３０１は、例えば、図２８におけるメモリ２５０１に格納されたプログラムがＣＰＵ（Central Processing Unit）２５０３により実行されることで実現される。通信表格納部３０３は、図２８におけるメモリ２５０１又はＨＤＤ（Hard Disk Drive）２５０５に設けられる。
生成部３０１は、多層フルメッシュシステム１０００のトポロジの情報に基づき通信表を生成する。生成部３０１は、生成した通信表を通信表格納部３０３に格納する。生成部３０１は、通信表格納部３０３に格納された通信表を、所定のタイミングで又はリクエストに応じて、各ノードに送信する。
図１０は、ノードの機能ブロック図である。ノードは、処理部１０１と、通信表格納部１０３とを有する。処理部１０１は、第１通信部１０１１と、第２通信部１０１３と、第３通信部１０１５とを有する。
処理部１０１は、例えば、図２８におけるメモリ２５０１に格納されたプログラムがＣＰＵ２５０３により実行されることで実現される。通信表格納部１０３は、図２８におけるメモリ２５０１又はＨＤＤ２５０５に設けられる。
通信表格納部１０３には、管理装置３から受信した通信表が格納される。処理部１０１における第１通信部１０１１、第２通信部１０１３及び第３通信部１０１５は、通信表格納部１０３に格納されている通信表に従ってパケットの送信及び受信を行う。
次に、図１１乃至図２４を用いて、本実施の形態の多層フルメッシュシステム１０００において実行される処理を説明する。
図１１は、第１の実施の形態の多層フルメッシュシステム１０００が全体として実行する処理の処理フローを示す図である。
多層フルメッシュシステム１０００は、各Ｌｅａｆスイッチの配下において、オールリデュースを実行する（図１１：ステップＳ１）。ステップＳ１においてはオールリデュース通信が行われる。ステップＳ１のオールリデュース通信は、通信表格納部１０３に格納されている通信表に従って、第１通信部１０１１によって行われる。
図１２乃至図１６は、各Ｌｅａｆスイッチの配下のノード間で行われるオールリデュース通信を説明するための図である。図１２乃至図１６において、正方形の図形はＬｅａｆスイッチを表し、丸の図形はノードを表し、Ｌｅａｆスイッチとノードとを結ぶ線分はリンクを表す。ノードに付された数字はノードが持つ値を表す。
まず、図１２及び図１３を用いて、Ｌｅａｆスイッチ配下のノードの数が偶数（ここでは、２の冪である４）である場合について説明する。
例えば、図１２（ａ）に示すように、４台のノードがそれぞれ「３」、「７」、「８」、「５」を持つとする。この場合、２台のノードを含むペアの各々において値が共有され、値の演算（ここでは加算）が行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
すると、図１２（ｂ）に示すように、２台のノードが値「１０」を持ち、残りの２台のノードが値「１３」を持つ。そして、値「１０」を持つノードと値「１３」を持つノードとを含むペアの各々において値が共有され、値の演算（ここでは加算）が行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
これにより、最終的には図１３に示すように各ノードが値「２３」を持つ。
次に、図１４乃至図１６を用いて、Ｌｅａｆスイッチ配下のノードの数が奇数（ここでは５）である場合について説明する。
例えば、図１４（ａ）に示すように、５台のノードがそれぞれ「１」、「４」、「５」、「２」、「８」を持つとする。この場合、５台のうち２台のノードにおいて値が共有され、値の演算（ここでは加算）が行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
すると、図１４（ｂ）に示すように、５台のノードがそれぞれ「１」、「４」、「５」、「１０」、「１０」を持つ。そして、値「１」を持つノードと値「４」を持つノードとの間で値が共有され値の演算が行われ、値「５」を持つノードと値「１０」を持つノードとの間で値が共有され値の演算が行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
すると、図１５（ａ）に示すように、５台のノードがそれぞれ「５」、「５」、「１５」、「１５」、「１０」を持つ。そして、値「５」を持つノードと値「１５」を持つノードとの間で値が共有され値の演算が行われ、値「５」を持つノードと値「１５」を持つノードとの間で値が共有され値の演算が行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
すると、図１５（ｂ）に示すように、５台のノードがそれぞれ「２０」、「２０」、「２０」、「２０」、「１０」を持つ。そして、値「２０」を持つノードが値「１０」を持つノードに対して値「２０」を通知する。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
すると、図１６に示すように、最終的に５台のノードがそれぞれ値「２０」を持つようになる。
以上の説明はステップＳ１において行われるオールリデュースの一例についての説明であるが、ノード数がこの例以外の場合においても、基本的には同様の方法でオールリデュースを行うことができる。
図１１の説明に戻り、多層フルメッシュシステム１０００は、各層においてＩＤが所定番号（例えば０）であるノードによるオールリデュースを実行する（ステップＳ３）。ステップＳ３においては、オールリデュース通信が行われる。ステップＳ３のオールリデュース通信は、通信表格納部１０３に格納されている通信表に従って、第２通信部１０１３によって行われる。
図１７乃至図１９は、各層においてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。
本実施の形態においては、各Ｌｅａｆスイッチの配下にあるノードにはＩＤが割り振られている。例えば、Ｌｅａｆスイッチａ１の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチａ２の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチａ３の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｂ１の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｂ２の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｂ３の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｃ１の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｃ２の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｃ３の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｄ１の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｄ２の配下のノードにはＩＤとして０、１、２が割り振られ、Ｌｅａｆスイッチｄ３の配下のノードにはＩＤとして０、１、２が割り振られる。
図１７に示すように、或る層においてＩＤが所定番号であるノードはハッチングされたノードであるとする。この場合のオールリデュースは、ステップＳ１において説明したオールリデュースと同様に行われる。例えば図１８に示すように、Ｌｅａｆスイッチａ１の配下のノードとＬｅａｆスイッチｃ１の配下のノードとの間でオールリデュースが行われ、Ｌｅａｆスイッチｂ１の配下のノードとＬｅａｆスイッチｄ１の配下のノードとの間でオールリデュースが行われる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。そして、図１９に示すように、Ｌｅａｆスイッチａ１の配下のノードとＬｅａｆスイッチｄ１の配下のノードとの間でオールリデュースが行われ、Ｌｅａｆスイッチｂ１の配下のノードとＬｅａｆスイッチｃ１の配下のノードとの間でオールリデュースが行われる。これにより、或る層においてＩＤが所定番号であるノードの各々は、同じ値を持つようになる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
図１１の説明に戻り、多層フルメッシュシステム１０００は、各カラムにおいて、ＩＤが所定番号であるノードによるオールリデュースを実行する（ステップＳ５）。ステップＳ５においては、オールリデュース通信が行われる。ステップＳ５の送信は、通信表格納部１０３に格納されている通信表に従って、第２通信部１０１３によって行われる。
図２０は、各カラムにおいてＩＤが所定番号であるノードの間で行われるオールリデュース通信を説明するための図である。
本実施の形態において、カラムは、層内の位置が同じであるＬｅａｆスイッチおよびそのＬｅａｆスイッチの配下にあるノードを含む。例えば図２０において、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチａ２及びＬｅａｆスイッチａ３と、Ｌｅａｆスイッチａ１の配下のノード、Ｌｅａｆスイッチａ２の配下のノード及びＬｅａｆスイッチａ３の配下のノードとは、同じカラムに属する。同様に、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチｂ２及びＬｅａｆスイッチｂ３と、Ｌｅａｆスイッチｂ１の配下のノード、Ｌｅａｆスイッチｂ２の配下のノード及びＬｅａｆスイッチｂ３の配下のノードとは、同じカラムに属する。同様に、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチｃ２及びＬｅａｆスイッチｃ３と、Ｌｅａｆスイッチｃ１の配下のノード、Ｌｅａｆスイッチｃ２の配下のノード及びＬｅａｆスイッチｃ３の配下のノードとは、同じカラムに属する。同様に、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチｄ２及びＬｅａｆスイッチｄ３と、Ｌｅａｆスイッチｄ１の配下のノード、Ｌｅａｆスイッチｄ２の配下のノード及びＬｅａｆスイッチｄ３の配下のノードとは、同じカラムに属する。
言い換えると、同じＳｐｉｎｅスイッチに接続されるＬｅａｆスイッチとそのＬｅａｆスイッチの配下のノードとは同じカラムに属する。例えば、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチａ２及びＬｅａｆスイッチａ３はＳｐｉｎｅスイッチＡ、ＳｐｉｎｅスイッチＢ及びＳｐｉｎｅスイッチＣに接続されているので、Ｌｅａｆスイッチａ１、Ｌｅａｆスイッチａ２及びＬｅａｆスイッチａ３は同じカラムに属する。また、Ｌｅａｆスイッチａ１の配下のノード、Ｌｅａｆスイッチａ２の配下のノード及びＬｅａｆスイッチａ３の配下のノードは、同じカラムに属する。同様に、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチｂ２及びＬｅａｆスイッチｂ３はＳｐｉｎｅスイッチＡ、ＳｐｉｎｅスイッチＤ及びＳｐｉｎｅスイッチＥに接続されているので、Ｌｅａｆスイッチｂ１、Ｌｅａｆスイッチｂ２及びＬｅａｆスイッチｂ３は同じカラムに属する。また、Ｌｅａｆスイッチｂ１の配下のノード、Ｌｅａｆスイッチｂ２の配下のノード及びＬｅａｆスイッチｂ３の配下のノードは、同じカラムに属する。同様に、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチｃ２及びＬｅａｆスイッチｃ３はＳｐｉｎｅスイッチＢ、ＳｐｉｎｅスイッチＤ及びＳｐｉｎｅスイッチＦに接続されているので、Ｌｅａｆスイッチｃ１、Ｌｅａｆスイッチｃ２及びＬｅａｆスイッチｃ３は同じカラムに属する。また、Ｌｅａｆスイッチｃ１の配下のノード、Ｌｅａｆスイッチｃ２の配下のノード及びＬｅａｆスイッチｃ３の配下のノードは、同じカラムに属する。同様に、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチｄ２及びＬｅａｆスイッチｄ３はＳｐｉｎｅスイッチＣ、ＳｐｉｎｅスイッチＥ及びＳｐｉｎｅスイッチＦに接続されているので、Ｌｅａｆスイッチｄ１、Ｌｅａｆスイッチｄ２及びＬｅａｆスイッチｄ３は同じカラムに属する。また、Ｌｅａｆスイッチｄ１の配下のノード、Ｌｅａｆスイッチｄ２の配下のノード及びＬｅａｆスイッチｄ３の配下のノードは、同じカラムに属する。
ステップＳ５におけるオールリデュースは、ステップＳ１において説明したオールリデュースと同様に行われる。図２０の例においては、各カラムにおけるノード数が３であるとして、各カラムにおいてオールリデュースが行われる。すなわち、同じタイプのハッチングが行われたノードの間でオールリデュースが行われる。ステップＳ１において説明したオールリデュースと同様のオールリデュースが行われるので、経路競合は発生しない。
図１１の説明に戻り、多層フルメッシュシステム１０００は、各Ｌｅａｆスイッチの配下において、ＩＤが所定番号であるノード（すなわち、ステップＳ５においてオールリデュースを実行したノード）から他ノードにステップＳ５の結果をブロードキャストで送信する（ステップＳ７）。ステップＳ７のオールリデュース通信は、通信表格納部１０３に格納されている通信表に従って、第３通信部１０１５によって行われる。そして処理は終了する。
図２１は、各Ｌｅａｆスイッチの配下においてＩＤが所定番号であるノードから他ノードに結果を送信する場合の通信を示す図である。このように、各Ｌｅａｆスイッチの配下において、ステップＳ５の結果を持つノードが他のノードに対して結果を送信する。これにより、多層フルメッシュシステム１０００内の各ノードがオールリデュースの結果を持つことができるようになる。ここでは、１つの経路の同一方向に同時に複数のパケットが送信されることはないので、経路競合は発生しない。
次に、図２２及び図２３を用いて、管理装置３が通信表を生成する処理について説明する。本処理は、例えば、多層フルメッシュシステム１０００の構築が完了した場合に実行される。
図２２は、管理装置３が通信表を生成する処理の処理フローを示す図である。
管理装置３の生成部３０１は、多層フルメッシュシステム１０００のトポロジの情報（例えばノード数の情報）をＨＤＤ２５０５から読み出す。そして、生成部３０１は、各Ｌｅａｆスイッチの配下のノードについて、オールリデュースの通信データを生成する（図２２：ステップＳ１１）。そして、生成部３０１は、生成した通信データを、通信表格納部３０３に格納されている通信表に書き込む。なお、ステップＳ１１において生成される通信データは、各Ｌｅａｆスイッチについてのオールリデュースを同時並行で行うための通信データである。
ここで、ｎ台（ｎは自然数）のノードの間でのオールリデュースを行う場合における通信表の生成手順（Ａｌｌｒｅｄｕｃｅ（ｎ））について説明する。本実施の形態においては、再帰的な処理によって通信表が生成される。
Ｌｅａｆスイッチ配下のノードの数ｎが１である場合、処理は終了する。
Ｌｅａｆスイッチ配下のノードの数ｎが２である場合、２台のノードの間での通信についての通信データが通信表に書き込まれる。
Ｌｅａｆスイッチ配下のノードの数ｎが奇数２ｍ＋１（ｍは自然数）である場合、ｎ台のノードのうち２台のノード（ノードＰおよびノードＱ）が選択され、ノードＰとノードＱとの間でオールリデュース通信についての通信データが通信表に書き込まれる。そして、ノードＰ及びノードＱのうちいずれかのノードと残りの（２ｍ−１）台のノードと（つまり、２ｍ台のノード）について、Ａｌｌｒｅｄｕｃｅ（２ｍ）が呼び出される。そして、Ａｌｌｒｅｄｕｃｅ（２ｍ）の結果をノードＰからノードＱに伝えるための通信データが通信表に書き込まれる。
Ｌｅａｆスイッチ配下のノードの数が２ｍ（ｍは２以上の自然数）である場合、Ｌｅａｆスイッチはｍ台のグループとｍ台のグループとに分けられ、同時並行でそれぞれのグループについてＡｌｌｒｅｄｕｃｅ（ｍ）が呼び出される。
図２２の説明に戻り、生成部３０１は、各層のいずれかのＬｅａｆスイッチを中心とする放射構造を特定する。そして、生成部３０１は、特定した放射構造の各々について、オールリデュースの通信データを生成する（ステップＳ１３）。そして、生成部３０１は、生成した通信データを、通信表格納部３０３に格納されている通信表に書き込む。なお、ステップＳ１３において生成される通信データは、各層におけるオールリデュースを同時並行で行うための通信データである。
ステップＳ１３における放射構造とは、例えば、図１８においてＬｅａｆスイッチａ１を中心とする２本の太い実線及び２本の太い破線で表される放射構造および図１９においてＬｅａｆスイッチａ１を中心とする２本の太い実線及び２本の太い破線で表される放射構造である。従って、図１８及び図１９の例であれば、ハッチングされた４台のノードの間でのオールリデュース通信の通信データがＡｌｌｒｅｄｕｃｅ（４）により生成される。
生成部３０１は、各Ｓｐｉｎｅスイッチを中心とする放射構造を特定する。そして、生成部３０１は、特定した放射構造について、オールリデュースの通信データを生成する（ステップＳ１５）。そして、生成部３０１は、生成した通信データを、通信表格納部３０３に格納されている通信表に書き込む。なお、ステップＳ１５において生成される通信データは、各カラムにおけるオールリデュースを同時並行で行うための通信データである。
ステップＳ１５における放射構造とは、例えば、図２０において同じハッチングがされた３台のノードを結ぶリンクで表される放射構造である。従って、図２０の例であれば、同じハッチングがされた３台のノードの間でのオールリデュース通信の通信データがＡｌｌｒｅｄｕｃｅ（３）により生成される。
生成部３０１は、各Ｌｅａｆスイッチの配下のノードについて、ブロードキャストの通信データを生成する（ステップＳ１７）。そして、生成部３０１は、生成した通信データを、通信表格納部３０３に格納されている通信表に書き込み、各ノードに対して通信表を送信する。そして処理は終了する。
図２３は、通信表の一例を示す図である。図２３の例においては、フェーズ番号と、実行される通信の内容とが通信表に登録されている。通信の内容における番号はノードのＩＤを表す。通信１と通信２とは同時並行で実行される。例えばフェーズ２においては、ノード１とノード２との間のオールリデュース通信と、ノード３とノード４との間のオールリデュース通信とが同時並行で実行される。図２３に示した通信表によれば、各ノードはフェーズ１乃至フェーズ４において以下のように動作する。
ノード１：−，２，３，−
ノード２：−，１，４，−
ノード３：−，４，１，−
ノード４：５，３，２，５（送）
ノード５：４，−，−，４（受）
ここで、「−」は通信が行われないことを表す。番号は通信相手のＩＤを表す。「（送）」は送信することを表し、「（受）」は受信することを表す。
次に、図２４を用いて、各ノードがパケットを送信する場合に実行する処理について説明する。なお、管理装置３から受信した通信表は通信表格納部１０３に格納されているものとする。
ノードにおける処理部１０１は、パケットの送信元のノード（つまり自ノード）のＩＤをＨＤＤ２５０５から取得する（図２４：ステップＳ２１）。
処理部１０１は、フェーズ番号を表す変数であるｉを１に設定する（ステップＳ２３）。
処理部１０１は、フェーズｉの通信データを、通信表格納部１０３に格納された通信表から読み出す（ステップＳ２５）。
処理部１０１は、ステップＳ２５において読み出された通信データに、ステップＳ２１において取得されたノードのＩＤが含まれるか判定する（ステップＳ２７）。
ステップＳ２５において読み出された通信データに、ステップＳ２１において取得されたノードのＩＤが含まれない場合（ステップＳ２７：Ｎｏルート）、フェーズｉにおいてノードは通信を行わないので、処理はステップＳ３１に移行する。
一方、ステップＳ２５において読み出された通信データに、ステップＳ２１において取得されたノードのＩＤが含まれる場合（ステップＳ２７：Ｙｅｓルート）、処理部１０１は、ステップＳ２５において読み出された通信データに従って通信を実行する（ステップＳ２９）。ステップＳ２９においては、通信の内容に応じて、第１通信部１０１１、第２通信部１０１３又は第３通信部１０１５が動作する。
処理部１０１は、ｉ＝ｉmaxであるか判断する（ステップＳ３１）。ｉmaxはフェーズ番号の最大値である。
ｉ＝ｉmaxではない場合（ステップＳ３１：Ｎｏルート）、処理部１０１は、ｉを１インクリメントし（ステップＳ３３）、ステップＳ２５の処理に戻る。なお、フェーズの終了はバリア同期によって確認される。一方、ｉ＝ｉmaxである場合（ステップＳ３１：Ｙｅｓルート）、処理は終了する。
以上のように、各Ｌｅａｆスイッチの配下の代表ノードがオールリデュースを実行すれば、多層フルメッシュシステム１０００においてオールリデュース通信を行う場合に経路競合が発生することを回避することができるようになる。また、本実施の形態の方法であれば、Ｏ（ｌｏｇ ｎ）（ｎはノード台数）程度の計算量でオールリデュースを実行することができるようになる。
［実施の形態２］
第１の実施の形態においては多層フルメッシュシステム１０００における全ノードが参加するオールリデュースが行われるが、第２の実施の形態においては多層フルメッシュシステム１０００における一部のノードが参加するオールリデュースが行われる。例えば図２５の例では、多層フルメッシュシステム１０００の３つの層のうち２つの層が使用される。また、使用される各層においては、１２台のノードのうち６台がオールリデュースに参加し、４台のＬｅａｆスイッチのうち３台のＬｅａｆスイッチがオールリデュースに参加し、６台のＳｐｉｎｅスイッチのうち４台のＳｐｉｎｅスイッチがオールリデュースに参加する。
このようにすれば、ジョブの計算サイズに応じて適切な規模のリソースを使用することができるようになる。
なお、多層フルメッシュシステム１０００の一部のノードが参加するオールリデュースは第１の実施の形態のオールリデュースと基本的に同じ方法によって行われるので、詳細な説明を省略する。
［実施の形態３］
第１の実施の形態においては、各層においてＩＤが所定番号であるノードによるオールリデュースが実行された後、各カラムにおいてＩＤが所定番号であるノードによるオールリデュースが実行される。一方、第３の実施の形態においては、各カラムにおいてＩＤが所定番号であるノードによるオールリデュースが実行された後、各層においてＩＤが所定番号であるノードによるオールリデュースが実行される。
図２６は、第３の実施の形態の多層フルメッシュシステム１０００が全体として実行する処理の処理フローを示す図である。
多層フルメッシュシステム１０００は、各Ｌｅａｆスイッチの配下において、オールリデュースを実行する（図２６：ステップＳ４１）。ステップＳ４１においてはオールリデュース通信が行われる。ステップＳ４１のオールリデュース通信は、第１通信部１０１１によって行われる。
多層フルメッシュシステム１０００は、各カラムにおいて、ＩＤが所定番号（例えば０）であるノードによるオールリデュースを実行する（ステップＳ４３）。ステップＳ４３においては、オールリデュース通信が行われる。ステップＳ４３のオールリデュース通信は、第２通信部１０１３によって行われる。
多層フルメッシュシステム１０００は、各層において、ＩＤが所定番号であるノードによるオールリデュースを実行する（ステップＳ４５）。ステップＳ４５においては、オールリデュース通信が行われる。ステップＳ４５のオールリデュース通信は、第２通信部１０１３によって行われる。
多層フルメッシュシステム１０００は、各Ｌｅａｆスイッチの配下において、ＩＤが所定番号であるノード（すなわち、ステップＳ４５においてオールリデュースを実行したノード）から他ノードにステップＳ４５の結果をブロードキャストで送信する（ステップＳ４７）。ステップＳ４７の送信は、第３通信部１０１５によって行われる。そして処理は終了する。
以上のような処理を実行する場合においても、多層フルメッシュシステム１０００においてオールリデュース通信を行う場合に経路競合が発生することを回避することができるようになる。
［実施の形態４］
第１の実施の形態においては、管理装置３が通信表を生成するが、第４の実施の形態においては、多層フルメッシュシステム１０００内のノードが通信表を生成して他のノードに配布する。
図２７は、第４の実施の形態のノードの機能ブロック図である。ノードは、処理部１０１と、通信表格納部１０３と、生成部１０５とを有する。処理部１０１は、第１通信部１０１１と、第２通信部１０１３と、第３通信部１０１５とを有する。
処理部１０１及び生成部１０５は、例えば、図２８におけるメモリ２５０１に格納されたプログラムがＣＰＵ２５０３により実行されることで実現される。通信表格納部１０３は、図２８におけるメモリ２５０１又はＨＤＤ２５０５に設けられる。
生成部１０５は、多層フルメッシュシステム１０００のトポロジの情報に基づき通信表を生成し、生成した通信表を通信表格納部１０３に格納する。また、生成部１０５は、生成した通信表を、所定のタイミングで又はリクエストに応じて、多層フルメッシュシステム１０００内の他ノードに送信する。処理部１０１における第１通信部１０１１、第２通信部１０１３及び第３通信部１０１５は、通信表格納部１０３に格納されている通信表に従ってパケットの送信及び受信を行う。
以上のような構成を採用すれば、通信表の生成の為に管理装置３を別途設けなくて済むようになる。
以上本発明の一実施の形態を説明したが、本発明はこれに限定されるものではない。例えば、上で説明したノード及び管理装置３の機能ブロック構成は実際のプログラムモジュール構成に一致しない場合もある。
また、上で説明した各テーブルの構成は一例であって、上記のような構成でなければならないわけではない。さらに、処理フローにおいても、処理結果が変わらなければ処理の順番を入れ替えることも可能である。さらに、並列に実行させるようにしても良い。
また、管理装置３は、各ノードに対して通信表全体を送るのではなく、各ノードに関係する通信データのみを送ってもよい。
また、多層フルメッシュシステム１０００は、上で示した例に限定されるわけではない。
なお、上で述べたノード及び管理装置３は、コンピュータ装置であって、図２８に示すように、メモリ２５０１とＣＰＵ２５０３とＨＤＤ２５０５と表示装置２５０９に接続される表示制御部２５０７とリムーバブル・ディスク２５１１用のドライブ装置２５１３と入力装置２５１５とネットワークに接続するための通信制御部２５１７とがバス２５１９で接続されている。オペレーティング・システム（ＯＳ：Operating System）及び本実施例における処理を実施するためのアプリケーション・プログラムは、ＨＤＤ２５０５に格納されており、ＣＰＵ２５０３により実行される際にはＨＤＤ２５０５からメモリ２５０１に読み出される。ＣＰＵ２５０３は、アプリケーション・プログラムの処理内容に応じて表示制御部２５０７、通信制御部２５１７、ドライブ装置２５１３を制御して、所定の動作を行わせる。また、処理途中のデータについては、主としてメモリ２５０１に格納されるが、ＨＤＤ２５０５に格納されるようにしてもよい。本発明の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク２５１１に格納されて頒布され、ドライブ装置２５１３からＨＤＤ２５０５にインストールされる。インターネットなどのネットワーク及び通信制御部２５１７を経由して、ＨＤＤ２５０５にインストールされる場合もある。このようなコンピュータ装置は、上で述べたＣＰＵ２５０３、メモリ２５０１などのハードウエアとＯＳ及びアプリケーション・プログラムなどのプログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
また、上で述べたＬｅａｆスイッチ及びＳｐｉｎｅスイッチは、図２９に示すように、メモリ２６０１とＣＰＵ２６０３とＨＤＤ２６０５と表示装置２６０９に接続される表示制御部２６０７とリムーバブル・ディスク２６１１用のドライブ装置２６１３と入力装置２６１５とネットワークに接続するための通信制御部２６１７（図２９では、２６１７ａ乃至２６１７ｃ）とがバス２６１９で接続されている構成の場合もある。なお、場合によっては、表示制御部２６０７、表示装置２６０９、ドライブ装置２６１３、入力装置２６１５は含まれない場合もある。オペレーティング・システム（ＯＳ：Operating System）及び本実施の形態における処理を実施するためのアプリケーション・プログラムは、ＨＤＤ２６０５に格納されており、ＣＰＵ２６０３により実行される際にはＨＤＤ２６０５からメモリ２６０１に読み出される。必要に応じてＣＰＵ２６０３は、表示制御部２６０７、通信制御部２６１７、ドライブ装置２６１３を制御して、必要な動作を行わせる。なお、通信制御部２６１７のいずれかを介して入力されたデータは、他の通信制御部２６１７を介して出力される。ＣＰＵ２６０３は、通信制御部２６１７を制御して、適切に出力先を切り替える。また、処理途中のデータについては、メモリ２６０１に格納され、必要があればＨＤＤ２６０５に格納される。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク２６１１に格納されて頒布され、ドライブ装置２６１３からＨＤＤ２６０５にインストールされる。インターネットなどのネットワーク及び通信制御部２６１７を経由して、ＨＤＤ２６０５にインストールされる場合もある。このようなコンピュータ装置は、上で述べたＣＰＵ２６０３、メモリ２６０１などのハードウエアとＯＳ及び必要なアプリケーション・プログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
以上述べた本発明の実施の形態をまとめると、以下のようになる。
本実施の形態の第１の態様に係る第１の情報処理装置は、複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける複数の情報処理装置のうちの第１の情報処理装置である。そして、第１の情報処理装置は、（Ａ）第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行う第１通信部（実施の形態における第１通信部１０１１は、上記第１通信部の一例である）と、（Ｂ）第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、第１のリーフスイッチに接続されるスパインスイッチに接続され且つ第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、第１のオールリデュース通信の結果を用いて行う第２通信部（実施の形態における第２通信部１０１３は、上記第２通信部の一例である）と、（Ｃ）第２通信部による処理の結果を、第１のリーフスイッチに接続される他の情報処理装置に送信する第３通信部（実施の形態における第３通信部１０１５は、上記第３通信部の一例である）とを有する。
多層フルメッシュシステムにおいてオールリデュース通信を行う場合に経路競合が発生することを回避できるようになる。
また、第２通信部は、（ｂ１）第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信を、第１のオールリデュース通信の結果を用いて行い、（ｂ２）第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信を、第２のオールリデュース通信の結果を用いて行ってもよい。
オールリデュースが適切に実行されるようになる。
また、第２通信部は、（ｂ３）第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信を、第１のオールリデュース通信の結果を用いて行い、（ｂ４）第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信を、第３のオールリデュース通信の結果を用いて行ってもよい。
オールリデュースが適切に実行されるようになる。
また、第１の情報処理装置は、（Ｄ）複数の情報処理装置の各々が通信に使用する通信表を生成し、生成した通信表を、複数の情報処理装置のうち第１の情報処理装置以外の情報処理装置に送信する生成部（実施の形態における生成部１０５は、上記生成部の一例である）をさらに有してもよい。
複数の情報処理装置の各々が、全体として経路競合が発生しないようにオールリデュース通信を行えるようになる。
本実施の形態の第２の態様に係る情報処理方法は、複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける複数の情報処理装置のうちの第１の情報処理装置により実行される情報処理方法である。そして、第１の情報処理装置が、（Ｅ）第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行い、（Ｆ）第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、第１のリーフスイッチに接続されるスパインスイッチに接続され且つ第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、第１のオールリデュース通信の結果を用いて行い、（Ｇ）第２のオールリデュース通信および第３のオールリデュース通信の結果を、第１のリーフスイッチに接続される他の情報処理装置に送信する処理を含む。
なお、上記方法による処理をコンピュータ又はプロセッサに行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置であって、
前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行う第１通信部と、
前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行う第２通信部と、
前記第２通信部による処理の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する第３通信部と、
を有する第１の情報処理装置。
（付記２）
前記第２通信部は、
前記第２のリーフスイッチに接続される１の情報処理装置との前記第２のオールリデュース通信を、前記第１のオールリデュース通信の結果を用いて行い、
前記第３のリーフスイッチに接続される１の情報処理装置との前記第３のオールリデュース通信を、前記第２のオールリデュース通信の結果を用いて行う、
付記１記載の第１の情報処理装置。
（付記３）
前記第２通信部は、
前記第３のリーフスイッチに接続される１の情報処理装置との前記第３のオールリデュース通信を、前記第１のオールリデュース通信の結果を用いて行い、
前記第２のリーフスイッチに接続される１の情報処理装置との前記第２のオールリデュース通信を、前記第３のオールリデュース通信の結果を用いて行う、
付記１記載の第１の情報処理装置。
（付記４）
前記複数の情報処理装置の各々が通信に使用する通信表を生成し、生成した前記通信表を、前記複数の情報処理装置のうち前記第１の情報処理装置以外の情報処理装置に送信する生成部
をさらに有する付記１乃至３のいずれか１つ記載の第１の情報処理装置。
（付記５）
複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置により実行される情報処理方法であって、
前記第１の情報処理装置が、
前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行い、
前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行い、
前記第２のオールリデュース通信および前記第３のオールリデュース通信の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する、
処理を実行する情報処理方法。
（付記６）
複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置に実行させるプログラムであって、
前記第１の情報処理装置に、
前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行い、
前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行い、
前記第２のオールリデュース通信および前記第３のオールリデュース通信の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する、
処理を実行させるプログラム。
１０１ 処理部 １０３ 通信表格納部
１０５ 生成部 １０１１ 第１通信部
１０１３ 第２通信部 １０１５ 第３通信部
３ 管理装置 ３０１ 生成部
３０３ 通信表格納部 １０００ 多層フルメッシュシステム

Claims (6)

  1. 複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置であって、
    前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行う第１通信部と、
    前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行う第２通信部と、
    前記第２通信部による処理の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する第３通信部と、
    を有する第１の情報処理装置。
  2. 前記第２通信部は、
    前記第２のリーフスイッチに接続される１の情報処理装置との前記第２のオールリデュース通信を、前記第１のオールリデュース通信の結果を用いて行い、
    前記第３のリーフスイッチに接続される１の情報処理装置との前記第３のオールリデュース通信を、前記第２のオールリデュース通信の結果を用いて行う、
    請求項１記載の第１の情報処理装置。
  3. 前記第２通信部は、
    前記第３のリーフスイッチに接続される１の情報処理装置との前記第３のオールリデュース通信を、前記第１のオールリデュース通信の結果を用いて行い、
    前記第２のリーフスイッチに接続される１の情報処理装置との前記第２のオールリデュース通信を、前記第３のオールリデュース通信の結果を用いて行う、
    請求項１記載の第１の情報処理装置。
  4. 前記複数の情報処理装置の各々が通信に使用する通信表を生成し、生成した前記通信表を、前記複数の情報処理装置のうち前記第１の情報処理装置以外の情報処理装置に送信する生成部
    をさらに有する請求項１乃至３のいずれか１つ記載の第１の情報処理装置。
  5. 複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置により実行される情報処理方法であって、
    前記第１の情報処理装置が、
    前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行い、
    前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行い、
    前記第２のオールリデュース通信および前記第３のオールリデュース通信の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する、
    処理を実行する情報処理方法。
  6. 複数のスパインスイッチと複数のリーフスイッチと複数の情報処理装置とを有する多層フルメッシュシステムにおける前記複数の情報処理装置のうちの第１の情報処理装置に実行させるプログラムであって、
    前記第１の情報処理装置に、
    前記第１の情報処理装置に接続される第１のリーフスイッチに接続される他の情報処理装置と、第１のオールリデュース通信を行い、
    前記第１のリーフスイッチと同じ層に含まれる第２のリーフスイッチに接続される１の情報処理装置との第２のオールリデュース通信と、前記第１のリーフスイッチに接続されるスパインスイッチに接続され且つ前記第１のリーフスイッチが含まれる層とは異なる層に含まれる第３のリーフスイッチに接続される１の情報処理装置との第３のオールリデュース通信とを、前記第１のオールリデュース通信の結果を用いて行い、
    前記第２のオールリデュース通信および前記第３のオールリデュース通信の結果を、前記第１のリーフスイッチに接続される他の情報処理装置に送信する、
    処理を実行させるプログラム。
JP2017086962A 2017-04-26 2017-04-26 情報処理装置、情報処理方法及びプログラム Expired - Fee Related JP6809360B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017086962A JP6809360B2 (ja) 2017-04-26 2017-04-26 情報処理装置、情報処理方法及びプログラム
PCT/JP2018/004367 WO2018198479A1 (ja) 2017-04-26 2018-02-08 情報処理装置、情報処理方法及びプログラム
US16/368,864 US11018896B2 (en) 2017-04-26 2019-03-29 Information processing apparatus and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017086962A JP6809360B2 (ja) 2017-04-26 2017-04-26 情報処理装置、情報処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2018185650A JP2018185650A (ja) 2018-11-22
JP6809360B2 true JP6809360B2 (ja) 2021-01-06

Family

ID=63919798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017086962A Expired - Fee Related JP6809360B2 (ja) 2017-04-26 2017-04-26 情報処理装置、情報処理方法及びプログラム

Country Status (3)

Country Link
US (1) US11018896B2 (ja)
JP (1) JP6809360B2 (ja)
WO (1) WO2018198479A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6870487B2 (ja) * 2017-06-13 2021-05-12 富士通株式会社 情報処理システム及び情報処理方法
JP6874564B2 (ja) * 2017-06-27 2021-05-19 富士通株式会社 情報処理システム、管理装置及びプログラム
US10992543B1 (en) * 2019-03-21 2021-04-27 Apstra, Inc. Automatically generating an intent-based network model of an existing computer network
JP7193734B2 (ja) * 2019-04-16 2022-12-21 富士通株式会社 通信制御プログラム、通信制御方法および情報処理装置
JP7193733B2 (ja) * 2019-04-16 2022-12-21 富士通株式会社 通信制御プログラム、通信制御方法および情報処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110362A (ja) 1997-10-01 1999-04-23 Hitachi Ltd 計算機間データ通信方法
US7853639B2 (en) * 2006-09-12 2010-12-14 International Business Machines Corporation Performing process migration with allreduce operations
US8484440B2 (en) * 2008-05-21 2013-07-09 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US8161268B2 (en) * 2008-05-21 2012-04-17 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US9633315B2 (en) * 2012-04-27 2017-04-25 Excalibur Ip, Llc Method and system for distributed machine learning
JP6197791B2 (ja) 2012-07-30 2017-09-20 日本電気株式会社 分散処理装置及び分散処理システム並びに分散処理方法
JP6520344B2 (ja) * 2014-05-14 2019-05-29 富士通株式会社 並列計算機システム、並列計算機システムの制御方法、及び情報処理装置
US10084639B2 (en) * 2015-03-20 2018-09-25 Oracle International Corporation System and method for efficient network reconfiguration in fat-trees
JP6492977B2 (ja) * 2015-06-01 2019-04-03 富士通株式会社 並列演算装置、並列演算システム、ノード割当プログラム及びノード割当方法

Also Published As

Publication number Publication date
JP2018185650A (ja) 2018-11-22
WO2018198479A1 (ja) 2018-11-01
US11018896B2 (en) 2021-05-25
US20190229949A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP6809360B2 (ja) 情報処理装置、情報処理方法及びプログラム
US10230661B2 (en) Distributed virtual network embedding
CN103125102B (zh) 用于在中间件机器环境中提供基于无限带宽的以太网虚拟集线器可伸缩性的系统和方法
US10361886B2 (en) Apparatus and method for collective communication in a parallel computer system
US8572615B2 (en) Parallel computing system, synchronization device, and control method of parallel computing system
EP3226490B1 (en) Optical network-on-chip, optical router and signal transmission method
CN102857494A (zh) 通用网络接口控制器
Adda et al. Routing and fault tolerance in Z-fat tree
WO2022269357A1 (en) Deadlock-free multipath routing for direct interconnect networks
Liu et al. PSNet: Reconfigurable network topology design for accelerating parameter server architecture based distributed machine learning
US10616140B2 (en) Information processing system and information processing method
Bogdanski Optimized routing for fat-tree topologies
CN106104503A (zh) 使用统一api对用于转发的服务器和架构编程以用于细粒度网络优化
US10574478B2 (en) Information processing system, method, and apparatus
Wu et al. On constructing the minimum orthogonal convex polygon for the fault-tolerant routing in 2-D faulty meshes
US20170041216A1 (en) Method and Apparatus for Determining Intermediate Routing Node and System
US10721127B2 (en) Communication system and communication method
JP6870487B2 (ja) 情報処理システム及び情報処理方法
US10516596B2 (en) Information processing apparatus, method and non-transitory computer-readable storage medium
JP6330479B2 (ja) 情報処理システム及び情報処理方法
JP6665607B2 (ja) 通信管理方法、通信管理プログラム及び情報処理装置
JP2020178180A (ja) 通信制御プログラム、通信制御方法および情報処理装置
US20200337114A1 (en) Communication control method and information processing apparatus
Safaei et al. Adaptive wormhole routing in tori with faults: A mathematical approach
Bhardwaj On Efficiency of Multi-Stage Interconnection Networks

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6809360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees