JPH10222102A - Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment - Google Patents

Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment

Info

Publication number
JPH10222102A
JPH10222102A JP2300997A JP2300997A JPH10222102A JP H10222102 A JPH10222102 A JP H10222102A JP 2300997 A JP2300997 A JP 2300997A JP 2300997 A JP2300997 A JP 2300997A JP H10222102 A JPH10222102 A JP H10222102A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
liquid crystal
light
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2300997A
Other languages
Japanese (ja)
Inventor
Nobuhiko Ozawa
宣彦 小澤
Yoshifumi Ota
敬文 太田
Naoshi Ota
直志 太田
Koichi Miyagawa
浩一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2300997A priority Critical patent/JPH10222102A/en
Publication of JPH10222102A publication Critical patent/JPH10222102A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent an increase of an operation current of an IC and malfunction of the circuit and to perform light shielding on an IC chip without increasing the number of processes by forming a light shielding film on the surface of a passivation film of a semiconductor substrate forming the circuit by using the same material as a substrate electroconductive layer. SOLUTION: On the surface of the semiconductor substrate 20' the circuit consisting of an active element such as a MOSFET or a bipolar transistor and a passive element of resistors and capacitors, etc., is formed. The light shielding film 26B consisting of the same electroconductive layer as the substrate electroconductive layer 26A formed between a pad 24 and a bump 14 is formed on the passivation film 23 covering a circuit part. The light shielding film 26B is formed to cover almost the whole surface of the circuit part, and preferably, to cover an area wider than the area of the circuit part beyond its outer side in order to shield obliquely incident light on the circuit element. This light shielding film 26B has a two-layer structure forming a protective layer consisting of a metal of low resistance such as gold or platinum, etc., on a metal layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置さら
には液晶パネルを駆動する半導体集積回路の遮光技術に
関し、電子機器の表示装置に利用して好適な技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light-shielding technique for a liquid crystal display and a semiconductor integrated circuit for driving a liquid crystal panel, and more particularly to a technique suitable for use in a display of an electronic device.

【0002】[0002]

【従来の技術】従来、例えば携帯電話等の携帯用電子機
器の表示装置には一般に液晶表示装置が用いられてい
る。かかる液晶表示装置は、透明電極を有する2枚のガ
ラス基板間に液晶を封入してなる液晶パネルとこれを駆
動する半導体集積回路等から構成される。また、これら
のデバイスの実装技術としては、例えば図1に示すよう
に、液晶パネルを構成する一方のガラス基板11を他方
のガラス基板12よりも大きく形成して、ITO膜や表
示部の配線用金属等からなる配線13を液晶表示部から
周辺部へ引き出し、バンプ14を用いて半導体集積回路
チップ(以下ICチップと称する)20を上記ガラス基
板11上の配線13に直付けするCOG(Chip on glas
s)と呼ばれる実装方法がある。
2. Description of the Related Art Conventionally, a liquid crystal display device is generally used as a display device of a portable electronic device such as a portable telephone. Such a liquid crystal display device includes a liquid crystal panel in which liquid crystal is sealed between two glass substrates having transparent electrodes, and a semiconductor integrated circuit for driving the liquid crystal panel. As a mounting technique of these devices, for example, as shown in FIG. 1, one glass substrate 11 constituting a liquid crystal panel is formed larger than the other glass substrate 12 so as to form an ITO film or a wiring for a display unit. A wire 13 made of metal or the like is pulled out from the liquid crystal display portion to the peripheral portion, and a semiconductor integrated circuit chip (hereinafter, referred to as an IC chip) 20 is directly attached to the wire 13 on the glass substrate 11 by using a bump 14. glas
There is an implementation method called s).

【0003】[0003]

【発明が解決しようとする課題】上記のように液晶パネ
ルを構成するガラス基板にICチップを実装してなる液
晶表示装置は、図1のように、遮光用の外枠(見切り
枠)30に設けられている開口部31に液晶表示部が臨
み、ICチップ20は不透明なプラスチック樹脂からな
る遮光用枠に覆われて外部から見えないような位置に配
置される。しかしながら、小型化を図る上でガラス基板
がそれほど大きくできないこと、またガラス基板上に形
成される配線が長いとICチップ20の負荷が大きくな
る等の理由からICチップ20の実装位置を液晶表示部
から極端に離すことができない。
A liquid crystal display device in which an IC chip is mounted on a glass substrate constituting a liquid crystal panel as described above has an outer frame (partition frame) 30 for shielding light as shown in FIG. The liquid crystal display unit faces the opening 31 provided, and the IC chip 20 is covered with a light-shielding frame made of an opaque plastic resin and arranged at a position where it cannot be seen from the outside. However, in order to reduce the size of the glass substrate, the size of the glass substrate cannot be so large, and if the wiring formed on the glass substrate is long, the load on the IC chip 20 increases, and the mounting position of the IC chip 20 is changed to the liquid crystal display unit. Can not be separated from the extreme.

【0004】そのため、遮光用の外枠(見切り枠)30
に設けられた開口部31の内側に斜めに侵入した光が、
図1中符号Aのようにガラス基板11を通して直接IC
チップ20に到達したり、符号Bのように液晶パネル内
に存在する種々の界面(例えばガラス基板11の表面お
よび裏面)で反射を繰り返してICチップ20に到達す
ることがある。その結果、ICチップ内に光リーク電流
が流れ、動作電流が増加したり、回路が誤動作したりす
るおそれがあるという問題点があることが明らかになっ
た。
For this reason, a light-shielding outer frame (partition frame) 30 is provided.
Light obliquely enters the inside of the opening 31 provided in the
As shown by symbol A in FIG.
The light may reach the chip 20 or may reach the IC chip 20 by repeating reflection at various interfaces (for example, the front surface and the back surface of the glass substrate 11) existing in the liquid crystal panel as indicated by reference numeral B. As a result, it has been clarified that there is a problem that a light leakage current flows in the IC chip to increase an operation current or a circuit may malfunction.

【0005】この発明の目的は、液晶パネルを構成する
ガラス基板上に液晶を駆動するICチップを実装してな
る液晶表示装置において、見切り開口部から侵入した光
によってICの動作電流が増加したり回路が誤動作する
のを防止できるようにした技術を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device having an IC chip for driving liquid crystal mounted on a glass substrate constituting a liquid crystal panel. An object of the present invention is to provide a technique capable of preventing a circuit from malfunctioning.

【0006】この発明の他の目的は、製造プロセスの工
程数を増加させることなく、液晶パネルを構成するガラ
ス基板上に実装されるICチップの遮光を行なうことが
できる技術を提供することにある。
Another object of the present invention is to provide a technique capable of shielding an IC chip mounted on a glass substrate constituting a liquid crystal panel without increasing the number of steps in a manufacturing process. .

【0007】[0007]

【課題を解決するための手段】本発明は、液晶パネルを
構成するガラス基板上に実装されるICチップに形成す
るバンプの下地に用いる導電層が遮光性を有する材料で
構成できることに着目し、回路部分の上方に上記バンプ
下地用導電層を遮光膜として残すようにしたものであ
る。
The present invention focuses on the fact that a conductive layer used as a base of a bump formed on an IC chip mounted on a glass substrate constituting a liquid crystal panel can be made of a material having a light shielding property. The conductive layer for under bump is left as a light shielding film above a circuit portion.

【0008】上記した手段によれば、遮光用枠の開口部
から侵入した光を上記遮光膜によって半導体基板の表面
に達しないように遮断し、ICの動作電流が増加したり
回路が誤動作するのを防止できるとともに、バンプの下
地に用いられる導電層で回路部分の遮光膜を構成してい
るため何らプロセスの工程数を増加させることなくIC
チップの遮光を行なうことができる。
According to the above-mentioned means, the light that has entered through the opening of the light-shielding frame is blocked by the light-shielding film so as not to reach the surface of the semiconductor substrate, so that the operating current of the IC increases and the circuit malfunctions. And the conductive layer used as the underlayer of the bumps constitutes the light-shielding film of the circuit part, so that the IC can be manufactured without increasing the number of process steps.
The chip can be shielded from light.

【0009】上記下地となる導電層および遮光膜は、金
属の単層構造あるいは金属層の上に金もしくはプラチナ
からなる保護層が形成された多層構造とされていること
が望ましい。また、上記半導体基板の上記パッド形成面
と反対の面に遮光テープを貼付すると一層遮光性が向上
する。さらに、上記ICチップが液晶デバイスの表示部
以外の基板上に搭載された状態でICチップの周囲を不
透明な樹脂によりモールドすると良い。さらに望ましく
は、IC搭載部の少なくとも周囲の基板表面に遮光膜を
形成もしくは貼付すると良い。
Preferably, the conductive layer and the light-shielding film serving as the base have a single-layer structure of metal or a multilayer structure in which a protective layer made of gold or platinum is formed on the metal layer. Further, when a light-shielding tape is attached to the surface of the semiconductor substrate opposite to the surface on which the pads are formed, the light-shielding property is further improved. Further, it is preferable to mold the periphery of the IC chip with an opaque resin in a state where the IC chip is mounted on a substrate other than the display unit of the liquid crystal device. More desirably, a light-shielding film is preferably formed or attached to at least the surface of the substrate around the IC mounting portion.

【0010】[0010]

【発明の実施の形態】以下、本発明の好適な実施例を図
面を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は、本発明を適用して有効な液晶パネ
ルとその駆動用ICとが一体に構成されてなる液晶デバ
イスの一例の断面図である。この実施例の液晶デバイス
は、図に示すように、液晶パネルを構成する一方のガラ
ス基板11が他方のガラス基板12よりも突出して形成
され、他方のガラス基板12の周縁に沿ってシール材1
5が設けられ、このシール材15によって上記ガラス基
板11と12とが所定の間隔をおいて結合されその間隙
内に液晶16が充填されることにより、この液晶が充填
された部分が表示部17として構成されている。各ガラ
ス基板11と12の対向する内面にはそれぞれ透明導電
膜や金属膜等からなる画素電極/電極配線13が形成さ
れている。
FIG. 1 is a sectional view of an example of a liquid crystal device in which a liquid crystal panel effective by applying the present invention and a driving IC thereof are integrally formed. In the liquid crystal device of this embodiment, as shown in the figure, one glass substrate 11 constituting a liquid crystal panel is formed so as to protrude from the other glass substrate 12, and the sealing material 1 is formed along the periphery of the other glass substrate 12.
The glass substrate 11 and the glass substrate 12 are joined at a predetermined interval by the sealing material 15 and the liquid crystal 16 is filled in the gap. Is configured as Pixel electrodes / electrode wirings 13 made of a transparent conductive film, a metal film, or the like are formed on the opposing inner surfaces of the glass substrates 11 and 12, respectively.

【0012】液晶パネルが単純マトリクスの場合には、
片側の基板に透明導電膜からなる走査電極(コモン電
極)、反対側の基板には透明導電膜からなる信号電極
(セグメント電極)が13として各々形成され、各々の
基板のパネル外に配線13が各々引き出される。一方、
3端子型(TFT)アクティブパネルの場合には、IC
チップの実装される側の基板に画素電極及びTFT、さ
らにTFTに接続される走査線及びデータ線が形成さ
れ、金属層等からなる走査線または、データ線が13と
して引き出される。2端子型アクティブパネルの場合
は、片側の基板に透明導電膜からなる走査電極が形成さ
れ、反対側基板には画素電極及び2端子素子、並びに2
端子素子に接続されるデータ線が形成され、各々の基板
のパネル外に走査電極、データ配線13が引き出され
る。
When the liquid crystal panel is a simple matrix,
A scanning electrode (common electrode) made of a transparent conductive film is formed on one substrate and a signal electrode (segment electrode) made of a transparent conductive film is formed on the opposite substrate, and a wiring 13 is formed outside the panel of each substrate. Each is pulled out. on the other hand,
In the case of a three-terminal (TFT) active panel, IC
Pixel electrodes and TFTs, and scanning lines and data lines connected to the TFTs are formed on the substrate on which the chip is mounted. The scanning lines or data lines formed of a metal layer or the like are drawn out as 13. In the case of a two-terminal type active panel, a scanning electrode made of a transparent conductive film is formed on one substrate, and a pixel electrode, a two-terminal element, and a
The data lines connected to the terminal elements are formed, and the scanning electrodes and the data wirings 13 are drawn out of the panel of each substrate.

【0013】また、上記ガラス基板11の露出面すなわ
ち基板12と対向していない部位にはIC搭載部18が
形成され、このIC搭載部18には上記表示部17から
配線13が延設され、これらの配線の端子部に、バンプ
14を介してICチップ20が直付けされている。な
お、ICチップ20のバンプ14を配線13に接続する
に際して、バンプ14と配線13の間に導電ペーストや
異方性導電膜を介在させてもよい。特に限定されるもの
でないが、上記ICチップ20の周囲は不透明な合成樹
脂からなるモールド19が形成されており、ICチップ
の側方から光が入射しないように構成されている。IC
チップ20は、上記表示部17に形成されている電極に
対して所定の電圧波形を印加して基板間に挟持された上
記液晶16を駆動する電圧を出力する。41,42は上
記ガラス基板11,12の表示部17の表裏にそれぞれ
貼り付けられた偏光板である。
An IC mounting portion 18 is formed on an exposed surface of the glass substrate 11, that is, a portion not facing the substrate 12, and a wiring 13 extends from the display portion 17 on the IC mounting portion 18. An IC chip 20 is directly attached to terminal portions of these wirings via bumps 14. When connecting the bump 14 of the IC chip 20 to the wiring 13, a conductive paste or an anisotropic conductive film may be interposed between the bump 14 and the wiring 13. Although not particularly limited, a mold 19 made of an opaque synthetic resin is formed around the IC chip 20 so that light does not enter from the side of the IC chip. IC
The chip 20 applies a predetermined voltage waveform to the electrodes formed on the display unit 17 and outputs a voltage for driving the liquid crystal 16 sandwiched between the substrates. Reference numerals 41 and 42 denote polarizing plates attached to the front and back of the display unit 17 of the glass substrates 11 and 12, respectively.

【0014】上記のような構成を有する液晶デバイス
は、遮光用枠30に設けられている開口部31に上記表
示部17が臨み、ICチップ20は不透明なプラスチッ
クからなる遮光用枠30に覆われて外部から見えないよ
うな位置に配置される。前述したように、開口部31か
ら遮光用枠30内に斜めに侵入した光は、ガラス基板1
1を通して直接上記ICチップ20に到達したり、ガラ
ス基板11の表面および裏面で反射を繰り返してICチ
ップ20に到達することがある。しかるに、本実施例に
おけるICチップ20は、後に説明するような遮光膜を
有する構成とされることにより、半導体基板に光が入射
しないように遮光し、半導体基板に光リーク電流が流れ
て動作電流が増加したり、回路が誤動作したりするのを
防止できるように構成されている。
In the liquid crystal device having the above configuration, the display section 17 faces the opening 31 provided in the light-shielding frame 30, and the IC chip 20 is covered with the light-shielding frame 30 made of opaque plastic. Placed so that it cannot be seen from the outside. As described above, light that has entered obliquely into the light-blocking frame 30 from the opening 31 is reflected by the glass substrate 1.
1 may directly reach the IC chip 20, or may reach the IC chip 20 by repeating reflection on the front and back surfaces of the glass substrate 11. However, the IC chip 20 according to the present embodiment has a light-shielding film as described later, and shields light so that light does not enter the semiconductor substrate. , And the circuit is prevented from malfunctioning.

【0015】また、上記ICチップ20の裏面には、例
えばアルミ箔に接着剤を塗付したテープからなる遮光テ
ープ40がほぼ全面に貼付され、裏面からの光の入射が
防止されるように構成されている。さらに、上記IC搭
載部の上記ICチップの周囲の上記基板上には遮光膜を
形成もしくは遮光テープを貼付するとなお良い。
On the back surface of the IC chip 20, a light-shielding tape 40 made of, for example, a tape in which an adhesive is applied to aluminum foil is adhered to almost the entire surface so that light from the back surface is prevented from entering. Have been. Further, it is more preferable to form a light shielding film or affix a light shielding tape on the substrate around the IC chip in the IC mounting portion.

【0016】なお、上記実施例では、導電性透明電極膜
としてITO(Indium-Tin Oxide)膜を使用している
が、これに限定されるものではなく、例えば、SnO
x,ZnOx等のような融点の高い金属酸化物などからな
る透明電極材料を使用することも可能である。
In the above embodiment, an ITO (Indium-Tin Oxide) film is used as the conductive transparent electrode film. However, the present invention is not limited to this.
It is also possible to use a transparent electrode material made of a metal oxide having a high melting point such as x, ZnOx or the like.

【0017】図2は、本発明を適用して有効な液晶パネ
ルにその駆動用ICが実装されて構成されてなる液晶デ
バイスの他の実施例の断面図である。この実施例の液晶
デバイスは、上側のガラス基板11よりも下側のガラス
基板12の方が突出して形成される。図1の実施例と同
様に、このガラス基板12上に表示部17からIC搭載
部18に配線13が延設され、その端部に液晶パネル駆
動用ICチップ20がバンプ14を介して接続されてい
る。
FIG. 2 is a sectional view of another embodiment of a liquid crystal device in which a driving IC is mounted on a liquid crystal panel effective by applying the present invention. In the liquid crystal device of this embodiment, the lower glass substrate 12 is formed to project more than the upper glass substrate 11. As in the embodiment of FIG. 1, a wiring 13 extends from the display unit 17 to the IC mounting unit 18 on the glass substrate 12, and an IC chip 20 for driving a liquid crystal panel is connected to an end of the wiring 13 via a bump 14. ing.

【0018】なお、図1と同様に導電ペーストや異方性
導電膜をバンプと配線間に介在させてもよい。この実施
例におけるICチップ20も、周囲が不透明樹脂により
モールドされ、かつ後に説明するような遮光膜を有する
構成とされることにより、半導体基板に光リーク電流が
流れ、動作電流が増加したり回路が誤動作したりするの
を防止できるように構成されている。また、ICチップ
20の裏面には遮光テープ40がほぼ全面に貼付され裏
面からの光の入射が防止されるように構成されている。
さらに、IC搭載部18の周囲の基板上に遮光膜を形成
もしくは遮光テープを貼付するとなお良い。
Incidentally, similarly to FIG. 1, a conductive paste or an anisotropic conductive film may be interposed between the bump and the wiring. The IC chip 20 in this embodiment is also configured so that the periphery thereof is molded with an opaque resin and has a light-shielding film as described later. Are configured to be able to prevent malfunction. A light-shielding tape 40 is attached to almost the entire back surface of the IC chip 20 so that light from the back surface is prevented from entering.
Further, it is more preferable to form a light-shielding film or attach a light-shielding tape on the substrate around the IC mounting portion 18.

【0019】図3は、本発明を適用して有効な液晶パネ
ルとその駆動用ICとが一体に構成されてなる液晶デバ
イスのさらに他の実施例を示す断面図である。この実施
例の液晶デバイスは、上側のガラス基板11および下側
のガラス基板12が、ともにIC搭載部18とを有する
構成とされる。図3の構成の液晶パネルとしては、一方
の基板内面に走査電極(コモン電極)が形成され、他方
の基板面には信号電極(セグメント電極)が形成される
パッシブ型や2端子型非線形素子を画素に有するアクテ
ィブマトリックス型が想定される。これらの液晶パネル
において、外に引き出される配線は、一方の基板では走
査電極(コモン電極)、他方の基板では信号電極(セグ
メント電極)となる。それぞれのガラス基板11,12
上に表示部17からIC搭載部18に向かって配線13
が延設され、その端部に各々液晶パネル駆動用ICチッ
プ20がバンプ14を介して接続されている。なお、上
述したように、導電ペーストや異方性導電膜を接続部に
介在させてもよい。
FIG. 3 is a sectional view showing still another embodiment of a liquid crystal device in which a liquid crystal panel effective by applying the present invention and a driving IC thereof are integrally formed. The liquid crystal device of this embodiment has a configuration in which both the upper glass substrate 11 and the lower glass substrate 12 have an IC mounting portion 18. As a liquid crystal panel having the configuration shown in FIG. 3, a passive or two-terminal nonlinear element in which a scanning electrode (common electrode) is formed on one substrate inner surface and a signal electrode (segment electrode) is formed on the other substrate surface. An active matrix type included in the pixel is assumed. In these liquid crystal panels, the wiring drawn out becomes a scanning electrode (common electrode) on one substrate and a signal electrode (segment electrode) on the other substrate. The respective glass substrates 11 and 12
The wiring 13 extends upward from the display unit 17 to the IC mounting unit 18.
Are extended, and liquid crystal panel driving IC chips 20 are connected to the respective ends thereof via bumps. As described above, a conductive paste or an anisotropic conductive film may be interposed in the connection portion.

【0020】この実施例におけるICチップ20も、そ
れぞれ周囲が不透明樹脂によりモールドされ、かつ後に
説明するような遮光膜を有する構成とされることによ
り、半導体基板に光リーク電流が流れ、動作電流が増加
したり、回路が誤動作したりするのを防止できるように
構成されている。また、ICチップ20の裏面には遮光
テープ40がそれぞれほぼ全面に貼付され、裏面からの
光の入射が防止されるように構成されている。また、各
IC搭載部18の周囲の基板上に遮光膜を形成もしくは
遮光テープを貼付するとなお良い。
The IC chip 20 in this embodiment is also molded around the periphery with an opaque resin and has a light-shielding film as described later, so that a light leak current flows through the semiconductor substrate and an operating current is reduced. The configuration is such that increase or malfunction of the circuit can be prevented. Further, a light-shielding tape 40 is adhered to almost the entire back surface of the IC chip 20 to prevent light from entering from the back surface. Further, it is more preferable to form a light-shielding film or affix a light-shielding tape on the substrate around each IC mounting portion 18.

【0021】携帯電話等の液晶表示装置としては一般に
2枚のガラス基板のそれぞれに互いに直交する方向にス
トライプ状の透明電極が形成され、これらの電極がマル
チプレクス駆動されることによりドット表示を行なう単
純マトリック表示部とセグメント電極を有しスタティッ
ク駆動されるセグメント表示部とからなるものが使用さ
れることが多く、本実施例の液晶デバイスの表示部17
もそのような構成とされるが、ガラス基板上にマトリッ
クス状の画素電極と各画素ごとにスイッチング用の薄膜
トラジスタあるいはMIM等の2端子型非線形素子を設
けたアクティブマトリックス表示部として構成すること
も可能である。単純マトリックス表示のようなパッシブ
型や2端子型非線形素子を有する液晶パネルでは、両方
のガラス基板にICを搭載して電極に駆動電圧を印加す
るので、図3の実施例が適している。尚、図1〜3にお
ける遮光用枠30は、電子機器のケース体で構成して
も、ケース内部に遮光用枠を設けても良い。
In a liquid crystal display device such as a cellular phone, generally, transparent electrodes in the form of stripes are formed on two glass substrates in directions perpendicular to each other, and these electrodes are multiplex-driven to perform dot display. In many cases, a simple matrix display section and a segment display section having segment electrodes and driven statically are used, and the display section 17 of the liquid crystal device of this embodiment is used.
However, it is also possible to form an active matrix display section having a matrix-shaped pixel electrode and a switching thin-film transistor or a two-terminal non-linear element such as MIM for each pixel on a glass substrate. It is possible. In a liquid crystal panel having a passive type or a two-terminal type non-linear element such as a simple matrix display, an IC is mounted on both glass substrates and a drive voltage is applied to the electrodes, so that the embodiment of FIG. 3 is suitable. In addition, the light-shielding frame 30 in FIGS. 1 to 3 may be configured by a case body of an electronic device, or may be provided inside the case.

【0022】図4は、本発明を適用した液晶デバイス搭
載用ICチップ20の実施例の断面図を示す。図4にお
いて、20’は単結晶シリコンのような半導体基板で、
この半導体基板20’の表面にはMOSFETあるいは
バイポーラトラジスタのような能動素子や抵抗、容量等
の受動素子(図示省略)からなる回路が形成されてい
る。21は基板表面に形成されたフィールド絶縁膜、2
2は素子間を接続するアルミニウム等からなる配線層、
23は上記回路素子および配線層22の上方を覆うよう
に形成された保護膜としてのパッシベーション膜、24
は上記配線層23に接続され他のデバイスとの電気的接
続および電源供給を行なうためのAlからなるパッド
で、このパッド24の表面に金等からなるバンプ14が
形成されている。25a,25bはMOSFETのソー
ス・ドレイン領域となる拡散層、25cはゲート電極で
ある。
FIG. 4 is a sectional view of an embodiment of an IC chip 20 for mounting a liquid crystal device to which the present invention is applied. In FIG. 4, reference numeral 20 ′ denotes a semiconductor substrate such as single crystal silicon,
On the surface of the semiconductor substrate 20 ', a circuit is formed which includes active elements such as MOSFETs or bipolar transistors and passive elements (not shown) such as resistors and capacitors. 21 is a field insulating film formed on the substrate surface, 2
2 is a wiring layer made of aluminum or the like for connecting the elements,
23, a passivation film as a protective film formed so as to cover the circuit element and the wiring layer 22;
Is a pad made of Al which is connected to the wiring layer 23 and is used for electrical connection to another device and power supply. A bump 14 made of gold or the like is formed on the surface of the pad 24. 25a and 25b are diffusion layers serving as source / drain regions of the MOSFET, and 25c is a gate electrode.

【0023】この実施例においては、上記パッド24と
バンプ14との間に形成される下地用導電層26Aと同
一の導電層からなる遮光膜26Bが上記回路部を覆うパ
ッシベーション膜23の上に形成されている。遮光膜2
6BはICチップ内に形成された回路部のほぼ全面を覆
うように、好ましくは回路素子に対して斜めに入射する
光を遮光するために、回路部の領域より外側に広い領域
を覆うように形成される。
In this embodiment, a light-shielding film 26B made of the same conductive layer as the underlying conductive layer 26A formed between the pad 24 and the bump 14 is formed on the passivation film 23 covering the circuit portion. Have been. Light shielding film 2
6B covers almost the entire surface of the circuit portion formed in the IC chip, and preferably covers a wider region outside the region of the circuit portion in order to shield light obliquely incident on the circuit element. It is formed.

【0024】この実施例の遮光膜26Bは、Tiのよう
な高融点金属からなる金属層26aの上に金もしくはプ
ラチナ等の耐食性が高く低抵抗の金属からなる保護層2
6bを形成した2層構造とされている。回路部へ光が入
射されないようにするため、下層金属層26aおよび下
層金属層26bは各々500オングストローム以上の厚
みがあればよい。下層金属層26aおよび上層金属層2
6bの厚みの上限は特にないが、バンプの下地層として
の機能を考慮すると、2000〜3000オングストロ
ームもあれば充分である。なお、下層金属層はAlパッ
ドへバンプを密着させるための密着層として機能し、上
層金属層は密着層表面をその後のプロセスから保護する
保護層として機能する。
The light-shielding film 26B of this embodiment comprises a protective layer 2 made of a metal having high corrosion resistance and low resistance, such as gold or platinum, on a metal layer 26a made of a high melting point metal such as Ti.
6b is formed as a two-layer structure. In order to prevent light from entering the circuit portion, the lower metal layer 26a and the lower metal layer 26b only need to have a thickness of 500 angstroms or more. Lower metal layer 26a and upper metal layer 2
Although there is no particular upper limit on the thickness of 6b, considering the function as an underlayer of the bump, a thickness of 2000 to 3000 Å is sufficient. The lower metal layer functions as an adhesion layer for adhering the bump to the Al pad, and the upper metal layer functions as a protective layer for protecting the surface of the adhesion layer from a subsequent process.

【0025】また、TiWのような合金を下層金属層に
用いて、密着層としての機能だけでなく、パッドのAl
のバンプ側への拡散やバンプのAuのパッド側への拡散
を防止する(互いの拡散するとバンプの密着強度が劣化
するので)ためのバリア層としての機能を兼ねさせても
よい。このような合金を下層金属層として用いた場合
は、一つの層が密着及びバリアの機能を有し、且つ製造
工程が増えない効果がある。下層金属層に用いる合金
は、後述する密着性のよい金属とバリア性のよい金属か
ら選択される。
Further, by using an alloy such as TiW for the lower metal layer, not only the function as the adhesion layer but also the Al
May also function as a barrier layer for preventing the diffusion of the Au to the bump side and the diffusion of the Au to the pad side (since the diffusion of each other reduces the adhesion strength of the bump). When such an alloy is used as the lower metal layer, there is an effect that one layer has a function of adhesion and a barrier, and the number of manufacturing steps does not increase. The alloy used for the lower metal layer is selected from metals having good adhesion and metals having good barrier properties, which will be described later.

【0026】上記遮光層26Bは、2層構造の他、下層
金属層として、Ti,Ta,Ni,Cr,Al等のパッ
ド金属への密着性の良い金属からなる密着層の上に、N
i,Pt,Pd,Rh,Cu,WあるいはMo等のバリ
ア機能を有する金属からなるバリア層を形成し、さらに
その上に上層金属層として金またはプラチナ等からなる
密着層表面の保護機能を有する金属からなる保護層を形
成した3層構造としてもよく、さらに多層に構成しても
よい。いずれにしても、下層金属層及び上層金属層から
なる下地層は500〜3000オングストローム程度の
層厚があれば充分である。
The light-shielding layer 26B has a two-layer structure, and as a lower metal layer, an N-layer is formed on an adhesion layer made of a metal having good adhesion to a pad metal such as Ti, Ta, Ni, Cr, or Al.
A barrier layer made of a metal having a barrier function such as i, Pt, Pd, Rh, Cu, W, or Mo is formed, and an upper metal layer having a function of protecting the surface of an adhesion layer made of gold or platinum is formed thereon. It may have a three-layer structure in which a protective layer made of metal is formed, or may have a multilayer structure. In any case, it is sufficient that the underlayer composed of the lower metal layer and the upper metal layer has a thickness of about 500 to 3000 Å.

【0027】また、上記遮光層26Bは、図5(A)の
ように半導体基板20’の周縁部に設けられている複数
のパッド24とは切り離されて何ら電圧が印加されない
フローティング状態でも良いが、図5(B)のように、
例えば接地電位(0V)のような定電位が印加されるパ
ッド24(GND)に接続されるように形成してもよ
い。これによって、遮光膜26Bが帯電してパッシベー
ション膜が静電破壊されたりするのを防止することがで
きる。
The light shielding layer 26B may be in a floating state in which no voltage is applied by being separated from the plurality of pads 24 provided on the peripheral portion of the semiconductor substrate 20 'as shown in FIG. 5A. , As shown in FIG.
For example, it may be formed so as to be connected to the pad 24 (GND) to which a constant potential such as the ground potential (0 V) is applied. Thereby, it is possible to prevent the light shielding film 26B from being charged and the passivation film from being electrostatically damaged.

【0028】次に、図6および図7を参照しながら、上
記実施例のICチップの製造プロセスの一例について説
明する。なお、半導体基板上に回路を構成する素子や配
線およびパッドを形成しパッシベーション膜で覆うまで
の工程は従来の半導体集積回路のプロセスと同様である
ので、説明を省略し、パッシベーション膜形成後のプロ
セスを説明する。
Next, an example of a manufacturing process of the IC chip of the above embodiment will be described with reference to FIGS. The steps from the formation of elements, wiring, and pads constituting a circuit on a semiconductor substrate to the covering with a passivation film are the same as those of a conventional semiconductor integrated circuit. Will be described.

【0029】図6(1)の工程は、パッシベーション膜
23を形成しパッド24に対応してパッシベーション膜
23に開口部23aを開けた状態を示す。このとき、回
路部では素子および配線22の上方がパッシベーション
膜23で完全に被覆されている。上記パッド24は配線
22と同一のアルミニウム層で基板表面のフィールド絶
縁膜21上に形成され、図示しないが、各々内部回路の
所定の素子に接続された配線と結合されている。この状
態で、スパッタ法により、パッシベーション膜23の上
にTiWからなる密着層(バリア層を兼ねる)26aと
Auからなる保護層26bとをそれぞれ500〜200
0オングストロームの厚さに積層形成する(図6(2)
参照)。
FIG. 6A shows a state in which a passivation film 23 is formed and an opening 23 a is opened in the passivation film 23 corresponding to the pad 24. At this time, in the circuit section, the upper part of the element and the wiring 22 is completely covered with the passivation film 23. The pad 24 is formed of the same aluminum layer as the wiring 22 on the field insulating film 21 on the substrate surface, and is connected to wirings (not shown) connected to predetermined elements of the internal circuit. In this state, an adhesion layer (also serving as a barrier layer) 26a made of TiW and a protective layer 26b made of Au are formed on the passivation film 23 by sputtering on the respective layers 500 to 200.
Laminate to a thickness of 0 Å (FIG. 6 (2)
reference).

【0030】次に、上記密着・バリア層26aおよび保
護層26bの上に比較的厚いフォトレジスト膜28を塗
付し、リソグラフィ工程で、パッド部およびメッキ用電
極接触部(図示省略)に対応した箇所のフォトレジスト
膜28に開口28aを形成する(図6(3))。メッキ
用電極接触部は、チップごとではなくウェハの周縁部等
の余白領域を利用して数箇所設けられる。
Next, a relatively thick photoresist film 28 is applied on the close contact / barrier layer 26a and the protective layer 26b, and the lithography process is performed so as to correspond to the pad portion and the electrode contact portion for plating (not shown). An opening 28a is formed in the photoresist film 28 at the location (FIG. 6 (3)). The electrode contact portion for plating is provided at several places using a blank area such as a peripheral portion of a wafer instead of each chip.

【0031】続いて、上記メッキ用電極接触部にメッキ
電極針を接触させて電解メッキ法等により金等のメッキ
処理を行なう。すると、上記パッド開口部28a内にの
み金等からなるバンプ14が被着される(図6
(4))。次に、フォトレジスト膜28を除去する(図
6(5))。図6(3)(4)は比較的厚いフォトレジ
ストを用いたストレートウォール型のバンプ工程を示し
ているが、フォトレジストを薄くすれば、マッシュルー
ム型のバンプも形成できる。次に、再びフォトレジスト
膜を塗付し、露光して回路部の上方にのみフォトレジス
ト膜29を残す(図7(6))。その後、上記フォトレ
ジスト膜28をエッチングマスクとしてウェットエッチ
ングを行なう。すると、上記金バンプ14の下面および
回路部の上方にのみAu保護層26bが残る(図7
(7))。
Subsequently, a plating electrode needle is brought into contact with the plating electrode contact portion, and a plating process of gold or the like is performed by an electrolytic plating method or the like. Then, the bump 14 made of gold or the like is attached only in the pad opening 28a.
(4)). Next, the photoresist film 28 is removed (FIG. 6 (5)). FIGS. 6 (3) and (4) show a straight wall type bump process using a relatively thick photoresist, but a mushroom type bump can be formed by thinning the photoresist. Next, a photoresist film is applied again and exposed, so that the photoresist film 29 is left only above the circuit portion (FIG. 7 (6)). Thereafter, wet etching is performed using the photoresist film 28 as an etching mask. Then, the Au protective layer 26b remains only on the lower surface of the gold bump 14 and above the circuit portion.
(7)).

【0032】しかる後、上記フォトレジスト膜29を除
去し、Au保護層26bをエッチングマスクとしてウェ
ットエッチングを行なう(図7(8))。すると、上記
金バンプ14の下面にTiW/Auの下地導電層26A
が、また回路部のパッシベーション膜23上にTiW/
Auの遮光膜26Bが残る(図7(9))。
Thereafter, the photoresist film 29 is removed, and wet etching is performed using the Au protective layer 26b as an etching mask (FIG. 7 (8)). Then, the underlying conductive layer 26A of TiW / Au is formed on the lower surface of the gold bump 14.
However, the TiW /
The Au light shielding film 26B remains (FIG. 7 (9)).

【0033】上記プロセスに従うと、従来のバンプ部の
下地導電層の形成プロセスを使用して、何ら新たに工程
を追加することなく回路部を覆う遮光膜26Bを形成す
ることができる。さらに、上部Auを再度エッチングし
て、TiWのみの遮光膜26aとしてもよい。また、図
5(B)のように遮光膜26Bに接地電位を与える場合
は、接地電位の電源供給パッド24上の導電層26Aと
遮光膜26Bとの間には連続的にTiW/Auが形成さ
れるように、図7(6)〜(9)の工程でパターニング
しておくとよい。なお、遮光膜26Bに印加する電位
は、他の電源電位でもよく、その定電位供給パッドに遮
光膜を接続するようにすればよい。
According to the above-described process, the light-shielding film 26B covering the circuit portion can be formed by using the conventional process of forming the underlying conductive layer of the bump portion without adding any new process. Further, the upper Au may be etched again to form the light shielding film 26a of only TiW. When a ground potential is applied to the light shielding film 26B as shown in FIG. 5B, TiW / Au is continuously formed between the conductive layer 26A on the power supply pad 24 at the ground potential and the light shielding film 26B. It is preferable to perform patterning in the steps of FIGS. The potential applied to the light shielding film 26B may be another power supply potential, and the light shielding film may be connected to the constant potential supply pad.

【0034】図6および図7の実施例において説明した
下地導電層を構成する金属の種類は上記実施例のものに
限定されるものではなく、密着層を構成する金属として
はTi,Ta,NiCr,Cr,Alの中から、またバ
リア層を構成する金属としてはNi,Pt,Pd,R
h,Cu,W,Moの中から、さらに保護層を構成する
金属としてはAu,Ptの中からそれぞれ適当なものを
選択して組み合わせるようにすればよい。上記金属のう
ち密着層に関しては列挙したものすべてがパッド金属へ
の密着性がよく、しかもそれらのうちTi,Taは耐食
性も非常に優れ、NiCrも耐食性が良いので、密着性
と耐食性を持たせたい場合にはTiまたはTaあるいは
NiCrを使用すると良い。また、上記金属のうちバリ
ア層に関しては列挙したものうちNiが最もバンプ金属
やバッド金属の拡散防止のバリア性に優れ耐食性もよ
く、Pt,Pd,Rhはバリア性がよく耐食性に特に優
れ、Cuはバリア性がよく耐食性もよいるので、バリア
性を特に重視したいときはNiを使用し、バリア性と耐
食性を持たせたい場合にはPt,PdまたはRhを使用
すると良い。Wはバリア性はやや良いが耐食性は優れて
いる。なお、密着層とバリア層は別々の2層構造として
もよいが、上記した密着性とバリア性のよい金属から選
択した複数の金属を合金の層として形成し、密着層とバ
リア層を兼用してもよい。
The kind of metal constituting the underlying conductive layer described in the embodiment of FIGS. 6 and 7 is not limited to that of the above embodiment, and the metal constituting the adhesion layer may be Ti, Ta, NiCr. , Cr, Al, and Ni, Pt, Pd, R
A proper metal may be selected from h, Cu, W, and Mo, and a suitable metal from Au and Pt as the metal constituting the protective layer. Of the above-mentioned metals, all of the listed adhesion layers have good adhesion to the pad metal, and among them, Ti and Ta have very good corrosion resistance, and NiCr also has good corrosion resistance. If desired, it is better to use Ti, Ta or NiCr. Among the above-mentioned metals, among the barrier layers listed above, Ni is the most excellent in barrier properties for preventing diffusion of bump metals and bad metals and has good corrosion resistance, and Pt, Pd and Rh are particularly good in barrier properties and particularly excellent in corrosion resistance. Has good barrier properties and good corrosion resistance. Therefore, it is preferable to use Ni when the barrier properties are particularly important, and to use Pt, Pd or Rh when it is desired to have the barrier properties and corrosion resistance. W has a somewhat good barrier property but excellent corrosion resistance. The adhesion layer and the barrier layer may have a separate two-layer structure, but a plurality of metals selected from the above-mentioned metals having good adhesion and barrier properties are formed as an alloy layer, and the adhesion layer and the barrier layer are also used. You may.

【0035】図8は、それぞれ本発明の液晶デバイスを
使った携帯型電子機器の例を示す外観図である。
FIG. 8 is an external view showing an example of a portable electronic device using the liquid crystal device of the present invention.

【0036】図8(a)は携帯電話を示す斜視図であ
る。1000は携帯電話本体を示し、そのうちの100
1は本発明の液晶デバイスを用いた液晶表示部である。
FIG. 8A is a perspective view showing a mobile phone. 1000 denotes a mobile phone body, of which 100
Reference numeral 1 denotes a liquid crystal display using the liquid crystal device of the present invention.

【0037】図8(b)は、腕時計型電子機器を示す図
である。1100は時計本体を示す斜視図である。11
01は本発明の液晶デバイスを用いた液晶表示部であ
る。この液晶パネルは、従来の時計表示部に比べて高精
細の画素を有するので、テレビ画像表示も可能とするこ
とができ、腕時計型テレビを実現できる。
FIG. 8B is a diagram showing a wristwatch-type electronic device. 1100 is a perspective view showing the watch main body. 11
Reference numeral 01 denotes a liquid crystal display unit using the liquid crystal device of the present invention. Since this liquid crystal panel has higher definition pixels than a conventional clock display unit, it can also display television images, and can realize a wristwatch type television.

【0038】図8(c)は、ワープロ、パソコン等の携
帯型情報処理装置を示す図である。1200は情報処理
装置を示し、1202はキーボード等の入力部、120
6は本発明の液晶デバイスを用いた表示部、1204は
情報処理装置本体を示す。これらの電子機器は太陽光下
での使用頻度が多いことが予想されるので、ICでのリ
ーク対策が重要となる。
FIG. 8C shows a portable information processing apparatus such as a word processor or a personal computer. 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 120
Reference numeral 6 denotes a display unit using the liquid crystal device of the present invention, and 1204 denotes an information processing apparatus main body. Since it is expected that these electronic devices are frequently used in sunlight, it is important to take measures against leakage in ICs.

【0039】各々の電子機器は電池により駆動される電
子機器であるので、ICの光リーク電流を低減すること
により、電池寿命を延ばすことが出来る。また、光リー
ク電流による誤動作を防止することができ、これによ
り、リセットや電源再投入等の操作を減らすことができ
る。
Since each electronic device is a battery-driven electronic device, the battery life can be extended by reducing the light leakage current of the IC. In addition, malfunctions due to light leakage current can be prevented, thereby reducing operations such as resetting and power-on.

【0040】また、上記のような電子機器だけでなく、
本発明の液晶表示装置は、強力な光源を有する投写型表
示装置のライトバルブとして用いることもできる。ライ
トバルブに用いる場合は図1〜3の上方から光入射する
構造となる。
In addition to the above electronic devices,
The liquid crystal display device of the present invention can also be used as a light valve of a projection display device having a powerful light source. When used for a light valve, the structure is such that light enters from above in FIGS.

【0041】[0041]

【発明の効果】以上説明したように、本発明は、半導体
基板の表面に回路を構成する素子が形成され、周囲に回
路の入出力および電源電圧を供給するためのパッドを有
し、このパッドの表面に下地となる導電層を介してバン
プが形成されてなる半導体集積回路装置において、上記
回路が形成されている半導体基板のパッシベーション膜
の表面に上記下地導電層と同一材料により、遮光膜を形
成してなるので、該半導体集積回路装置を備えた液晶表
示装置において遮光用枠(見切り枠)の開口部から侵入
した光を上記遮光膜によって半導体基板の表面に達しな
いように遮断し、ICの動作電流が増加したり回路が誤
動作するのを防止できるとともに、バンプの下地に用い
られる導電層で回路部分の遮光膜を構成しているためプ
ロセスの工程数を大幅に増加させることなくICチップ
の遮光を行なうことができるという効果がある。
As described above, according to the present invention, an element constituting a circuit is formed on the surface of a semiconductor substrate, and a pad for supplying input / output and power supply voltage of the circuit is provided around the semiconductor substrate. In a semiconductor integrated circuit device in which a bump is formed on a surface of a semiconductor substrate via a conductive layer serving as a base, a light-shielding film is formed on the surface of a passivation film of a semiconductor substrate on which the circuit is formed by using the same material as the base conductive layer. In the liquid crystal display device provided with the semiconductor integrated circuit device, light entering through the opening of the light shielding frame (partition frame) is blocked by the light shielding film so as not to reach the surface of the semiconductor substrate. In addition to preventing the operating current from increasing and the circuit from malfunctioning, the number of process steps is reduced because the conductive layer used as the underlayer of the bumps constitutes the light-shielding film in the circuit part. There is an effect that it is possible to perform shading of no IC chip increasing the width.

【0042】また、上記半導体基板の上記パッド形成面
と反対の面に遮光テープを貼付するとともに、上記IC
チップが液晶デバイスの表示部以外の基板表面に搭載さ
れた状態でICチップの周囲は遮光手段により遮光する
ようにしたので、一層遮光性が向上するという効果があ
る。
A light-shielding tape is attached to a surface of the semiconductor substrate opposite to the surface on which the pads are formed, and
In the state where the chip is mounted on the surface of the substrate other than the display portion of the liquid crystal device, the periphery of the IC chip is shielded from light by the light shielding means, so that the light shielding property is further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用して好適な液晶デバイスの一実施
例を示す断面図。
FIG. 1 is a sectional view showing one embodiment of a liquid crystal device suitable for applying the present invention.

【図2】本発明を適用して好適な液晶デバイスの他の実
施例を示す断面図。
FIG. 2 is a sectional view showing another embodiment of a liquid crystal device suitable for applying the present invention.

【図3】本発明を適用して好適な液晶デバイスのさらに
他の実施例を示す断面図。
FIG. 3 is a sectional view showing still another embodiment of a liquid crystal device suitable for applying the present invention.

【図4】実施例の液晶デバイスに搭載して好適なICチ
ップの一実施例の構造を示す断面図。
FIG. 4 is a sectional view showing the structure of an embodiment of an IC chip suitable for being mounted on the liquid crystal device of the embodiment.

【図5】実施例のICチップにおける遮光膜のパターン
の例を示す平面図。
FIG. 5 is a plan view showing an example of a pattern of a light shielding film in the IC chip of the embodiment.

【図6】実施例のICチップの製造プロセス(前半)を
工程順に示す断面図。
FIG. 6 is a sectional view showing a manufacturing process (first half) of the IC chip according to the embodiment in the order of steps;

【図7】実施例のICチップの製造プロセス(後半)を
工程順に示す断面図。
FIG. 7 is a cross-sectional view showing a manufacturing process (second half) of the IC chip according to the embodiment in the order of steps;

【図8】(a),(b),(c)は、それぞれ本発明の
液晶デバイスを使った電子機器の例を示す外観図であ
る。
FIGS. 8A, 8B and 8C are external views showing examples of electronic equipment using the liquid crystal device of the present invention.

【符号の説明】[Explanation of symbols]

11,12 ガラス基板 13 配線 14 バンプ 15 シール材 16 液晶 17 表示部 18 IC搭載部 19 モールド 20 ICチップ 20’半導体基板 21 絶縁膜 22 配線層 23 パッシベーション膜 24 パッド 25a,25b 拡散層(ソース・ドレイン領域) 26a 密着層及びバリア層 26b 保護層 26A 下地導電層 26B 遮光膜 28,29 レジスト膜 30 遮光用枠 31 開口部 40 遮光テープ 41,42 偏光板 11, 12 Glass substrate 13 Wiring 14 Bump 15 Sealing material 16 Liquid crystal 17 Display section 18 IC mounting section 19 Mold 20 IC chip 20 'Semiconductor substrate 21 Insulating film 22 Wiring layer 23 Passivation film 24 Pad 25a, 25b Diffusion layer (Source / Drain) Area) 26a Adhesion layer and barrier layer 26b Protective layer 26A Underlying conductive layer 26B Light shielding film 28, 29 Resist film 30 Light shielding frame 31 Opening 40 Light shielding tape 41, 42 Polarizing plate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 浩一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Miyagawa 3-5-5 Yamato, Suwa-shi, Nagano Seiko Epson Corporation

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に回路を構成する素子が形
成され、かつ回路の入出力および電源電圧を供給するた
めのパッドを有する半導体集積回路装置において、上記
半導体基板のパッシベーション膜上に遮光膜が形成され
てなることを特徴とする半導体集積回路装置。
2. A semiconductor integrated circuit device comprising: a semiconductor substrate on which elements constituting a circuit are formed; and a pad for supplying input / output of the circuit and a power supply voltage, wherein a light-shielding film is provided on a passivation film of the semiconductor substrate. Wherein the semiconductor integrated circuit device is formed.
【請求項2】 上記パッド上に下地となる導電層を介し
てバンプが形成されてなる半導体集積回路装置であっ
て、上記遮光膜は上記下地となる導電層と同一材料で形
成されてなることを特徴とする請求項1に記載の半導体
集積回路装置。
2. A semiconductor integrated circuit device in which a bump is formed on a pad via a conductive layer serving as a base, wherein the light-shielding film is formed of the same material as the conductive layer serving as a base. The semiconductor integrated circuit device according to claim 1, wherein:
【請求項3】 上記下地となる導電層および遮光膜は、
金属層の上に金もしくはプラチナからなる保護層が形成
された多層構造とされていることを特徴とする請求項1
または2に記載の半導体集積回路装置。
3. The conductive layer and the light-shielding film serving as the underlayer are:
2. A multi-layer structure in which a protective layer made of gold or platinum is formed on a metal layer.
Or the semiconductor integrated circuit device according to 2.
【請求項4】 上記半導体基板の上記パッド形成面と反
対の面に遮光テープが貼付されてなることを特徴とする
請求項1、2または3に記載の半導体集積回路装置。
4. The semiconductor integrated circuit device according to claim 1, wherein a light-shielding tape is attached to a surface of said semiconductor substrate opposite to said pad formation surface.
【請求項5】 上記遮光膜は上記パッドのいずれかに接
続されて定電位が印加されてなることを特徴とする請求
項1、2、3または4のいずれかに記載の半導体集積回
路装置。
5. The semiconductor integrated circuit device according to claim 1, wherein the light-shielding film is connected to one of the pads and is applied with a constant potential.
【請求項6】 請求項1〜4のいずれかに記載の半導体
集積回路は、液晶表示体駆動用の半導体集積回路である
ことを特徴とする半導体集積回路装置。
6. A semiconductor integrated circuit device according to claim 1, wherein the semiconductor integrated circuit is a semiconductor integrated circuit for driving a liquid crystal display.
【請求項7】 内面に電極を有する一対の基板が所定の
間隔をおいて対向され、上記一対の基板間に液晶が封入
されてなる液晶表示部を有するとともに、上記基板の少
なくとも一方には半導体集積回路の搭載部が設けられ、
該半導体集積回路の搭載部の基板表面には上記液晶表示
部から配線が延設され、その配線の端子部に、請求項2
〜6のいずれかに記載の半導体集積回路装置が上記バン
プを介して接続されていることを特徴とする液晶装置。
7. A pair of substrates having electrodes on the inner surface thereof are opposed to each other at a predetermined interval, and a liquid crystal display section in which liquid crystal is sealed between the pair of substrates is provided. At least one of the substrates has a semiconductor. An integrated circuit mounting part is provided,
3. A wiring extending from the liquid crystal display section on a substrate surface of a mounting portion of the semiconductor integrated circuit, and a terminal portion of the wiring is provided on a terminal portion of the wiring.
7. A liquid crystal device, wherein the semiconductor integrated circuit device according to any one of 6 to 6 is connected via the bump.
【請求項8】 上記半導体集積回路装置の周囲は不透明
な樹脂によりモールドされていることを特徴とする請求
項7に記載の液晶装置。
8. The liquid crystal device according to claim 7, wherein the periphery of said semiconductor integrated circuit device is molded with an opaque resin.
【請求項9】 上記半導体集積回路の搭載部の少なくと
も周囲の上記基板表面には遮光膜が形成もしくは貼付さ
れていることを特徴とする請求項7または8に記載の液
晶装置。
9. The liquid crystal device according to claim 7, wherein a light-shielding film is formed or affixed to at least a surface of the substrate around a mounting portion of the semiconductor integrated circuit.
【請求項10】 請求項7〜9のいずれかに記載の液晶
装置を備えてなることを特徴とする電子機器。
10. An electronic apparatus comprising the liquid crystal device according to claim 7.
【請求項11】 半導体基板上に回路を構成する素子が
形成され、かつ回路の電気的接続および電源電圧供給を
行なうためのパッドを有し、該パッド上に下地となる導
電層を介してバンプが形成されるとともに、上記回路素
子の上方を覆うパッシベーション膜上に遮光膜が形成さ
れてなる半導体集積回路装置の製造方法において、 上記パッシベーション膜形成後に、該パッシベーション
膜に対して上記パッド位置に対応して開口を形成する工
程と、 上記パッシベーション膜の上に上記バンプの下地となる
導電層を形成する工程と、 上記下地となる導電層の上にレジスト膜を形成し、該レ
ジスト膜に上記パッド位置に対応して開口を形成する工
程と、 上記レジスト膜をマスクとして上記パッドの上にバンプ
となる電極を選択的に形成する工程と、 上記レジスト膜を除去した後上記下地となる導電層を選
択エッチングにより除去して上記回路部の上方を覆う遮
光膜を上記下地導電層と同一材料で形成する工程と、を
有することを特徴とする半導体集積回路装置の製造方
法。
11. A semiconductor substrate, on which elements constituting a circuit are formed, and having a pad for electrically connecting the circuit and supplying a power supply voltage, and a bump formed on the pad via a conductive layer serving as a base. Is formed, and a light-shielding film is formed on a passivation film that covers above the circuit element. A method of manufacturing a semiconductor integrated circuit device, comprising: forming the passivation film, corresponding to the pad position with respect to the passivation film. Forming an opening on the passivation film, forming a conductive layer serving as a base of the bump on the passivation film, forming a resist film on the conductive layer serving as the base, and forming the pad on the resist film. Forming an opening corresponding to the position; and selectively forming an electrode to be a bump on the pad using the resist film as a mask. Forming a light-shielding film covering the upper part of the circuit portion with the same material as the base conductive layer by removing the conductive layer serving as the base by selective etching after removing the resist film. Of manufacturing a semiconductor integrated circuit device.
【請求項12】 請求項11に記載の半導体集積回路装
置は、液晶表示体駆動用の集積回路装置であることを特
徴とする半導体集積回路装置の製造方法。
12. A method of manufacturing a semiconductor integrated circuit device according to claim 11, wherein the semiconductor integrated circuit device is an integrated circuit device for driving a liquid crystal display.
JP2300997A 1997-02-05 1997-02-05 Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment Withdrawn JPH10222102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2300997A JPH10222102A (en) 1997-02-05 1997-02-05 Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2300997A JPH10222102A (en) 1997-02-05 1997-02-05 Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment

Publications (1)

Publication Number Publication Date
JPH10222102A true JPH10222102A (en) 1998-08-21

Family

ID=12098503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300997A Withdrawn JPH10222102A (en) 1997-02-05 1997-02-05 Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment

Country Status (1)

Country Link
JP (1) JPH10222102A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039179A1 (en) * 2000-11-08 2002-05-16 Citizen Watch Co., Ltd. Liquid crystal display apparatus
JP2003503749A (en) * 1999-06-25 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Organic electroluminescent display
JP2007114557A (en) * 2005-10-21 2007-05-10 Toshiba Matsushita Display Technology Co Ltd Inspecting method for liquid crystal display device
JP2007258647A (en) * 2006-03-27 2007-10-04 Nichia Chem Ind Ltd Semiconductor light emitting device, and semiconductor light emitting element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503749A (en) * 1999-06-25 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Organic electroluminescent display
WO2002039179A1 (en) * 2000-11-08 2002-05-16 Citizen Watch Co., Ltd. Liquid crystal display apparatus
JP2007114557A (en) * 2005-10-21 2007-05-10 Toshiba Matsushita Display Technology Co Ltd Inspecting method for liquid crystal display device
JP2007258647A (en) * 2006-03-27 2007-10-04 Nichia Chem Ind Ltd Semiconductor light emitting device, and semiconductor light emitting element

Similar Documents

Publication Publication Date Title
JP4831716B2 (en) Active matrix liquid crystal display device
KR100602062B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
JP2963529B2 (en) Active matrix display device
CN100444370C (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
EP1850386A1 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP3279939B2 (en) Liquid crystal display device
JPH06148678A (en) Liquid crystal display device
US6825497B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
JP4946258B2 (en) Liquid crystal display
JP2007293072A (en) Method of manufacturing electro-optical device and the electro-optical device, and electronic equipment
US6842199B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
JP2001083548A (en) Liquid crystal display device
JP2007293073A (en) Method of manufacturing electrooptical device and electrooptical device, and electronic equipment
JPH05243333A (en) Thin film field-effect transistor substrate
KR101119184B1 (en) Array substrate, display apparatus having the same and method of manufacturing the same
US8536576B2 (en) Array substrate and display device
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JPH09152626A (en) Liquid crystal display device and its production
JPH10222102A (en) Semiconductor integrated circuit device and its manufacture and liquid crystal device and electronic equipment
JP2002258768A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2006509252A (en) THIN FILM TRANSISTOR SUBSTRATE, MANUFACTURING METHOD THEREOF, LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME, AND MANUFACTURING METHOD THEREOF
JPH06289414A (en) Liquid crystal display device
JP3779083B2 (en) Semiconductor circuit board
KR20090024645A (en) Semiconductor device, structure for mounting semiconductor, and electro optical device
US20060046374A1 (en) Conducting line terminal structure for display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040406