JPH09152626A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH09152626A
JPH09152626A JP7310999A JP31099995A JPH09152626A JP H09152626 A JPH09152626 A JP H09152626A JP 7310999 A JP7310999 A JP 7310999A JP 31099995 A JP31099995 A JP 31099995A JP H09152626 A JPH09152626 A JP H09152626A
Authority
JP
Japan
Prior art keywords
film
signal wiring
liquid crystal
image signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7310999A
Other languages
Japanese (ja)
Inventor
Shigeki Matsuo
茂樹 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP7310999A priority Critical patent/JPH09152626A/en
Publication of JPH09152626A publication Critical patent/JPH09152626A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To simplify production stages, to reduce a manufacturing cost, and to improve the yield of production by constituting the surface layers of scanning signal wirings of aluminum alloys added with high melting metals or the specific high melting metals. SOLUTION: A transparent glass substrate 13 is provided thereon with image signal wirings 2 and the section signal wirings 1, 1' via insulating films 8, 8' so as to intersect with each other. Pixel electrodes 3 and thin-film transistors(TFTs) 5 of an inverted stagger type for supplying image signals to these pixel electrodes 3 are disposed in a matrix form at the intersected points of the image signal wirings 2 and the scanning signal wirings 1, 1'. The scanning wirings 1 are composed of the high melting metals, such as tungsten (W), molybdenum (Mo), titanium (Ti), nickel (Ni) and chromium (Cr), having oxide forming energy of >=-300kcal or thier alloys, or the alloys composed of the high melting metals, such as tungsten (W), molybdenum (Mo), tantalum (Ta), nickel (Ni) and chromium (Cr), and aluminum.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明が属する技術分野】本発明は液晶表示装置および
その製造方法に関し、特に各画素部分にスイッチング用
薄膜トランジスタを有するアクティブマトリクス型の液
晶表示装置およびその製造方法の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to an active matrix type liquid crystal display device having a switching thin film transistor in each pixel portion and an improvement in the manufacturing method thereof.

【0002】[0002]

【従来の技術】アクティブマトリックス型液晶表示装置
は、画素電極とスイッチング用薄膜トランジスタ(TF
T)が形成されたTFTアレイ基板と、対向電極が形成
された対向電極基板とで主として構成される。
2. Description of the Related Art An active matrix type liquid crystal display device includes a pixel electrode and a switching thin film transistor (TF).
T) is mainly formed on the TFT array substrate and the counter electrode substrate on which the counter electrode is formed.

【0003】従来のTFTアレイ基板の構造を図8ない
し図11に基づいて説明する。図8は従来のTFTアレ
イ基板の電気的構成を示す図、図9は一画素部分を平面
視した状態を示す図、図10は対向電極基板も含めた図
9のA−A’線断面図、図11は対向電極基板も含めた
図9のB−B’線断面図である。
The structure of a conventional TFT array substrate will be described with reference to FIGS. FIG. 8 is a diagram showing an electrical configuration of a conventional TFT array substrate, FIG. 9 is a diagram showing a state where one pixel portion is viewed in plan, and FIG. 10 is a sectional view taken along the line AA ′ of FIG. 9 including a counter electrode substrate. FIG. 11 is a sectional view taken along the line BB ′ of FIG. 9 including the counter electrode substrate.

【0004】図8ないし図11において、31は走査信
号配線、32は画像信号配線、33は画素電極、35は
薄膜トランジスタ、37はブラックマトリクス、38は
絶縁膜、39は保護膜、40は液晶材料、41は対向電
極、42、43は透明ガラス基板である。
8 to 11, 31 is a scanning signal wiring, 32 is an image signal wiring, 33 is a pixel electrode, 35 is a thin film transistor, 37 is a black matrix, 38 is an insulating film, 39 is a protective film, and 40 is a liquid crystal material. , 41 are counter electrodes, and 42, 43 are transparent glass substrates.

【0005】透明ガラス基板43上に、複数の走査信号
配線31と、複数の画像信号配線32とを絶縁膜38を
介して交差して設け、この走査信号配線31と画像信号
配線32との各交点に画素電極33とこの画素電極33
に画像信号を供給する逆スタガ型の薄膜トランジスタ3
5とをマトリクス状に設けている。なお、薄膜トランジ
スタ35は、走査信号配線31から突出して形成される
ゲート電極G、絶縁膜38で形成されるゲート絶縁膜、
チャネル領域となる高抵抗半導体膜36、オーミックコ
ンタクト層となる低抵抗半導体膜44、およびソース電
極S、ドレイン電極Dで構成される。このソース電極S
は画像信号配線32から突出して形成され、ドレイン電
極Dは画素電極33に接続して形成される。
A plurality of scanning signal wirings 31 and a plurality of image signal wirings 32 are provided on a transparent glass substrate 43 so as to intersect each other with an insulating film 38 interposed therebetween. Each of the scanning signal wirings 31 and the image signal wirings 32 is provided. At the intersection, the pixel electrode 33 and this pixel electrode 33
Stagger type thin film transistor 3 for supplying image signal to
And 5 are provided in a matrix. The thin film transistor 35 includes a gate electrode G formed so as to project from the scanning signal line 31, a gate insulating film formed of an insulating film 38,
It is composed of a high resistance semiconductor film 36 which becomes a channel region, a low resistance semiconductor film 44 which becomes an ohmic contact layer, a source electrode S and a drain electrode D. This source electrode S
Is formed so as to project from the image signal wiring 32, and the drain electrode D is formed so as to be connected to the pixel electrode 33.

【0006】また、透明ガラス基板42上には、TFT
アレイ基板の画素電極33間からの光漏れを防止するた
めのブラックマトリクス37と対向電極41を設けてい
る。画素電極33と対向電極41で液晶材料40を挟持
し、薄膜トランジスタ35を介して画素電極33に選択
的に画像信号を供給することにより、画像表示を行う。
すなわち、走査信号配線31から供給される走査信号で
薄膜トランジスタ35のオン・オフが制御され、画像信
号配線32から供給される画像信号がソース電極Sとド
レイン電極Dを経由して画素電極33に供給される。
A TFT is formed on the transparent glass substrate 42.
A black matrix 37 and a counter electrode 41 for preventing light leakage from between the pixel electrodes 33 of the array substrate are provided. An image display is performed by sandwiching the liquid crystal material 40 between the pixel electrode 33 and the counter electrode 41 and selectively supplying an image signal to the pixel electrode 33 via the thin film transistor 35.
That is, ON / OFF of the thin film transistor 35 is controlled by the scanning signal supplied from the scanning signal wiring 31, and the image signal supplied from the image signal wiring 32 is supplied to the pixel electrode 33 via the source electrode S and the drain electrode D. To be done.

【0007】なお、図8に示すように、走査信号配線3
1の一端部は、配線46を介して短絡環配線49に接続
され、画像信号配線32の一端部は、高電圧保護用薄膜
トランジスタ51、52を介して短絡環配線49に接続
されている。この短絡環配線49は、製造過程におい
て、絶縁膜38が静電破壊などしないようにするために
設けるものであり、また高電圧保護用薄膜トランジスタ
51には、各画像信号配線32を所定値以上の抵抗を介
して接続することによって、各画像信号配線32の短絡
や断線などの検査を行うことができるようにするために
設けるものである。
As shown in FIG. 8, the scanning signal wiring 3
One end of 1 is connected to the short-circuit ring wiring 49 via the wiring 46, and one end of the image signal wiring 32 is connected to the short-circuit ring wiring 49 via the high-voltage protection thin film transistors 51 and 52. The short-circuit ring wiring 49 is provided in order to prevent the insulating film 38 from being electrostatically destroyed in the manufacturing process, and the high voltage protection thin film transistor 51 has each image signal wiring 32 with a predetermined value or more. The connection is provided through a resistor so that the image signal wirings 32 can be inspected for short circuit or disconnection.

【0008】このように構成されたTFTアレイ基板の
製造方法を図12ないし図14に基づいて説明する。図
12は画素電極部分の製造工程を示し、図13は走査信
号配線31の引出し端子周辺の製造工程を示し、図14
は画像信号配線32の引出し端子周辺の製造工程を示
す。
A method of manufacturing the TFT array substrate having the above structure will be described with reference to FIGS. FIG. 12 shows a manufacturing process of the pixel electrode portion, FIG. 13 shows a manufacturing process around the lead terminal of the scanning signal wiring 31, and FIG.
Shows a manufacturing process around the lead terminal of the image signal wiring 32.

【0009】図12ないし図14において、34はエッ
チングストッパー膜、35は薄膜トランジスタ、38は
絶縁膜、39は保護膜、43は透明ガラス基板、44は
薄膜トランジスタ35の低抵抗半導体膜、49は短絡環
配線、50は画像信号配線の外部引き出し端子、51は
高電圧保護用薄膜トランジスタ、52は高電圧保護用薄
膜トランジスタ51のゲート電極、53は高電圧保護用
薄膜トランジスタの電極接合部である。
12 to 14, 34 is an etching stopper film, 35 is a thin film transistor, 38 is an insulating film, 39 is a protective film, 43 is a transparent glass substrate, 44 is a low resistance semiconductor film of the thin film transistor 35, and 49 is a short-circuit ring. Wiring, 50 is an external lead terminal of the image signal wiring, 51 is a thin film transistor for high voltage protection, 52 is a gate electrode of the thin film transistor for high voltage protection 51, and 53 is an electrode junction of the thin film transistor for high voltage protection.

【0010】まず、画素電極33部分の製造工程を図1
2に基づいて説明する。同図(a)に示すように、ガラ
ス基板43上にタンタル(Ta)等の走査信号配線およ
び薄膜トランジスタ35のゲート電極を兼ねた電極3
1,31’を選択的に形成する。
First, the manufacturing process of the pixel electrode 33 portion is shown in FIG.
2 will be described. As shown in FIG. 3A, an electrode 3 also serving as a scanning signal wiring such as tantalum (Ta) and a gate electrode of the thin film transistor 35 is formed on a glass substrate 43.
1, 31 'are selectively formed.

【0011】次に、同図(b)に示すように、窒化シリ
コン等の絶縁膜38を形成すると共に、アモルファスシ
リコン等の高抵抗半導体膜36、窒化シリコン等のエッ
チングストッパ膜34を成膜した後、高抵抗半導体膜3
6とエッチングストッパ膜34を同時に選択的にエッチ
ングする。
Next, as shown in FIG. 1B, an insulating film 38 of silicon nitride or the like is formed, and a high resistance semiconductor film 36 of amorphous silicon or the like and an etching stopper film 34 of silicon nitride or the like are formed. After that, the high resistance semiconductor film 3
6 and the etching stopper film 34 are selectively etched simultaneously.

【0012】次に、同図(c)に示すように、エッチン
グストッパ膜34がさらに小面積となるようにパターニ
ングする。
Next, as shown in FIG. 3C, the etching stopper film 34 is patterned so as to have a smaller area.

【0013】次に、同図(d)に示すように、不純物を
添加したアモルファスシリコン膜等の低抵抗半導体膜4
4を成膜して選択的にエッチングする。
Next, as shown in FIG. 3D, a low resistance semiconductor film 4 such as an amorphous silicon film to which impurities are added.
4 is formed and selectively etched.

【0014】次に、同図(e)に示すように、透明導電
膜(ITO)等から成る画素電極33を選択的に形成す
る。
Next, as shown in FIG. 3E, the pixel electrode 33 made of a transparent conductive film (ITO) or the like is selectively formed.

【0015】次に、同図(f)に示すように、クロム
(Cr)等の金属膜を成膜してパターニングすることに
より、画像信号配線32と薄膜トランジスタ35のソ−
ス電極(S)およびドレイン電極(D)を形成する。
Next, as shown in FIG. 3F, a metal film of chromium (Cr) or the like is formed and patterned to form the source / drain of the image signal wiring 32 and the thin film transistor 35.
The drain electrode (S) and the drain electrode (D) are formed.

【0016】最後に、同図(g)に示すように、窒化シ
リコン等から成る絶縁性保護膜39を成膜してパターニ
ングすることにより、画素電極33上を除いた部分に保
護膜39を形成する。
Finally, as shown in FIG. 3G, an insulating protective film 39 made of silicon nitride or the like is formed and patterned to form the protective film 39 on the portion excluding the pixel electrodes 33. To do.

【0017】次に、走査信号配線31の引出し端子周辺
の製造工程を図13に基づいて説明する。
Next, the manufacturing process around the lead terminal of the scanning signal wiring 31 will be described with reference to FIG.

【0018】まず、図13(a)に示すように、走査信
号配線31の端部が形成される。これは図11(a)と
同一の工程である。
First, as shown in FIG. 13A, the end portion of the scanning signal wiring 31 is formed. This is the same process as FIG.

【0019】次に、図13(b)に示すように、絶縁膜
38が形成される。これは図12(b)のと同一の工程
である。
Next, as shown in FIG. 13B, the insulating film 38 is formed. This is the same process as that of FIG.

【0020】次に、図13(c)に示すように、絶縁膜
38の一部をエッチングして走査信号配線31の一部を
露出させる。この工程は、図12(d)と図12(e)
の工程の間に行われる。
Next, as shown in FIG. 13C, a part of the insulating film 38 is etched to expose a part of the scanning signal wiring 31. This process is shown in FIGS. 12 (d) and 12 (e).
During the process of.

【0021】次に、図13(d)に示すように、走査信
号配線31上に、透明導電膜(ITO)等で配線46を
形成する。この配線46は、図12(e)に示す画素電
極33と同時に形成される。
Next, as shown in FIG. 13D, the wiring 46 is formed on the scanning signal wiring 31 with a transparent conductive film (ITO) or the like. The wiring 46 is formed at the same time as the pixel electrode 33 shown in FIG.

【0022】次に、図13(e)に示すように、配線4
6上にクロム(Cr)等の金属膜で短絡環配線49を形
成する。この短絡環配線49は、図12(f)の画像信
号配線32と同時に形成される。
Next, as shown in FIG. 13E, the wiring 4
The short-circuit ring wiring 49 is formed on the surface 6 by a metal film such as chromium (Cr). The short circuit ring wiring 49 is formed simultaneously with the image signal wiring 32 of FIG.

【0023】最後に、保護膜39が形成され、配線46
が露出するように、保護膜39の一部がエッチング除去
される。この保護膜39の形成とエッチングは、図12
(g)に示す工程と同時に行われる。このようにして、
露出した外部引き出し端子47が形成される。
Finally, the protective film 39 is formed and the wiring 46 is formed.
A part of the protective film 39 is removed by etching so that the film is exposed. The formation and etching of the protective film 39 is performed as shown in FIG.
This is performed simultaneously with the step shown in (g). In this way,
The exposed external lead terminal 47 is formed.

【0024】次に、画像信号配線32の引出し端子周辺
の製造工程を図14に基づいて説明する。
Next, the manufacturing process around the lead terminal of the image signal wiring 32 will be described with reference to FIG.

【0025】まず、図14(a)に示すように、高電圧
保護用薄膜トランジスタ51のゲート電極52が図12
(a)に示す走査信号配線31と同時に形成される。
First, as shown in FIG. 14A, the gate electrode 52 of the high voltage protection thin film transistor 51 is shown in FIG.
It is formed at the same time as the scanning signal wiring 31 shown in FIG.

【0026】次に、図14(b)に示すように、高電圧
保護用薄膜トランジスタ51の高抵抗半導体膜36、エ
ッチングストッパ膜34を成膜した後、高抵抗半導体膜
36とエッチングストッパ膜34を同時に選択的にエッ
チングする。この工程は、図12(b)に示す工程と同
一の工程である。
Next, as shown in FIG. 14B, after forming the high resistance semiconductor film 36 and the etching stopper film 34 of the high voltage protection thin film transistor 51, the high resistance semiconductor film 36 and the etching stopper film 34 are formed. At the same time, selective etching is performed. This step is the same as the step shown in FIG.

【0027】次に、図14(c)に示すように、エッチ
ングストッパ膜34が図12(c)に示す工程と同時に
小面積にエッチングされる。
Next, as shown in FIG. 14C, the etching stopper film 34 is etched into a small area simultaneously with the step shown in FIG. 12C.

【0028】次に、図14(d)に示すように、高電圧
保護用薄膜トランジスタ51の低抵抗半導体膜44が、
図12(d)の工程と同時に選択的に形成される。
Next, as shown in FIG. 14D, the low resistance semiconductor film 44 of the high voltage protection thin film transistor 51 is
It is selectively formed simultaneously with the step of FIG.

【0029】次に、図14(e)に示すように、絶縁膜
38の一部をエッチングしてゲート電極52の一部を露
出させる。この工程は、図12(d)と図12(e)の
工程の間に行われ、図13(c)の工程と同時に行われ
る。
Next, as shown in FIG. 14E, part of the insulating film 38 is etched to expose part of the gate electrode 52. This step is performed between the steps of FIGS. 12D and 12E, and is performed at the same time as the step of FIG. 13C.

【0030】次に、図14(f)に示すように、高電圧
保護用薄膜トランジスタ51のソース電極(S)および
ドレイン電極(D)を形成する。この工程は、図12
(f)の工程と同時に行われる。なお、高電圧保護用薄
膜トランジスタ51のソース電極(S)とゲート電極
(G)は、配線32を介して短絡して形成される。
Next, as shown in FIG. 14F, the source electrode (S) and the drain electrode (D) of the high voltage protection thin film transistor 51 are formed. This process is shown in FIG.
It is performed simultaneously with the step (f). The source electrode (S) and the gate electrode (G) of the high voltage protection thin film transistor 51 are formed by short-circuiting via the wiring 32.

【0031】次に、図14(g)に示すように、高電圧
保護用薄膜トランジスタ51上に保護膜39を形成して
完成する。この保護膜39は、図12(g)の保護膜3
9と同時に形成され、パターニングされる。
Next, as shown in FIG. 14G, a protective film 39 is formed on the high voltage protection thin film transistor 51 to complete the process. This protective film 39 is the protective film 3 of FIG.
It is formed at the same time as 9 and patterned.

【0032】[0032]

【発明が解決しようとする課題】ところが、上記した従
来の液晶表示装置では、薄膜トランジスタ35がエッチ
ングストッパ膜34を設けた薄膜トランジスタであるこ
とから、このエッチングストッパ膜34をパターニング
するための工程(図12(c))が格別に必要であると
共に、低抵抗半導体膜44を成膜してパターニングする
工程(図12(d))が格別に必要であること、また走
査信号配線31の端子部にITOなどの透明導電膜を形
成すると共に、高電圧保護用薄膜トランジスタ51のゲ
ート電極Gとソース電極Sを直接接続することから、走
査信号配線31の端子部と高電圧保護用薄膜トランジス
タ51のゲート電極部52における絶縁膜38にコンタ
クトホールを形成するための格別の工程(図13(c)
および図14(e))が必要であること、および画像信
号配線32と薄膜トランジスタ35のソース電極Sとド
レイン電極Dを形成する前にITOなどの透明導電膜か
ら成る画素電極33を形成することから、画像信号配線
32と薄膜トランジスタ35のソース電極Sおよびドレ
イン電極Dを形成するための格別の工程(図12
(f))が必要であり、製造工程が煩雑で、製造コスト
が高くなり、製造歩留りも低下するという問題があっ
た。すなわち、従来の液晶表示装置におけるTFTアレ
イ基板の製造工程では、図12(a)〜(g)の各工程
と図13(c)(図14(e))の工程でフォトマスク
が必要であり、計8回のフォトリソ工程が必要であると
いう問題があった。
However, in the above-mentioned conventional liquid crystal display device, since the thin film transistor 35 is a thin film transistor provided with the etching stopper film 34, a step for patterning the etching stopper film 34 (FIG. 12). (C)) is specially required, and the step of forming and patterning the low resistance semiconductor film 44 (FIG. 12D) is also specially required, and ITO is formed on the terminal portion of the scanning signal wiring 31. Since the gate electrode G and the source electrode S of the high voltage protection thin film transistor 51 are directly connected to each other while forming a transparent conductive film such as the above, the terminal portion of the scanning signal line 31 and the gate electrode portion 52 of the high voltage protection thin film transistor 51 are connected. Special step for forming a contact hole in the insulating film 38 in FIG.
14 (e)) and that the pixel electrode 33 made of a transparent conductive film such as ITO is formed before the image signal wiring 32, the source electrode S and the drain electrode D of the thin film transistor 35 are formed. , A special step for forming the source electrode S and the drain electrode D of the image signal wiring 32 and the thin film transistor 35 (FIG. 12).
(F)) is required, the manufacturing process is complicated, the manufacturing cost increases, and the manufacturing yield decreases. That is, in the manufacturing process of the TFT array substrate in the conventional liquid crystal display device, a photomask is required in each step of FIGS. 12A to 12G and the step of FIG. 13C (FIG. 14E). However, there is a problem that a total of eight photolithography processes are required.

【0033】本発明は、このような従来技術の問題点に
鑑みて発明されたものであり、多数のフォトリソ工程に
よる製造工程の煩雑化、製造コストの高コスト化、およ
び製造歩留りの低下を解消することを目的とする。
The present invention has been invented in view of the above problems of the prior art, and solves the complexity of the manufacturing process by a large number of photolithography processes, the increase of the manufacturing cost, and the reduction of the manufacturing yield. The purpose is to do.

【0034】[0034]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載した液晶表示装置では、複数の画像
信号配線と、複数の走査信号配線とを絶縁膜を介して交
差して設け、この画像信号配線と走査信号配線との交点
に画素電極とこの画素電極に画像信号を供給する逆スタ
ガ型の薄膜トランジスタとをマトリクス状に設け、前記
画素電極とこの画素電極に対向して設けられた対向電極
との間に液晶材料が保持されている液晶表示装置におい
て、前記薄膜トランジスタがチャネルエッチ型であり、
前記薄膜トランジスタと前記画像信号配線を覆うように
絶縁性保護膜が形成され、前記画像信号配線の引き出し
端子部において、この画像信号配線の一部が露出し、前
記走査信号配線の引き出し端子部において、この走査信
号配線の一部が露出し、前記走査信号配線の表面層が高
融点金属を添加したアルミニウム合金または酸化物形成
エネルギーが−300kcal以上の高融点金属から成
ることを特徴とする。
In order to achieve the above object, in a liquid crystal display device according to claim 1, a plurality of image signal wirings and a plurality of scanning signal wirings are crossed with an insulating film interposed therebetween. Pixel electrodes and inverted staggered thin film transistors that supply image signals to the pixel electrodes are provided in a matrix at the intersections of the image signal lines and the scanning signal lines, and the pixel electrodes and the pixel electrodes are provided so as to face the pixel electrodes. In a liquid crystal display device in which a liquid crystal material is held between the counter electrode and the counter electrode, the thin film transistor is a channel etch type,
An insulating protective film is formed so as to cover the thin film transistor and the image signal wiring, in the lead terminal portion of the image signal wiring, a part of the image signal wiring is exposed, and in the lead terminal portion of the scanning signal wiring, Part of the scanning signal wiring is exposed, and the surface layer of the scanning signal wiring is made of an aluminum alloy added with a refractory metal or a refractory metal having an oxide formation energy of -300 kcal or more.

【0035】また、請求項7に記載した液晶表示装置の
製造方法では、走査信号配線の表面層に高融点金属を添
加したアルミニウム合金または酸化物形成エネルギーが
−300kcal以上の高融点金属を設け、この走査信
号配線と画像信号配線とを絶縁膜を介して交差して設
け、この走査信号配線と画像信号配線との交点に画素電
極とこの画素電極に画像信号を供給するチャネルエッチ
型で逆スタガ型の薄膜トランジスタとをマトリクス状に
設け、前記薄膜トランジスタと前記画像信号配線を覆う
ように絶縁性保護膜を形成し、前記画素電極とこの画素
電極に対向して設けられた対向電極との間に液晶材料を
注入する液晶表示装置の製造方法において、前記画素電
極上の前記保護膜のパターニングと前記画像信号配線の
引き出し端子上の前記保護膜のパターニングと前記走査
信号配線の引き出し端子部の前記保護膜と前記絶縁膜の
パターニングとを同時に行うことを特徴とする。
In the method of manufacturing a liquid crystal display device according to claim 7, an aluminum alloy containing a refractory metal or a refractory metal having an oxide formation energy of -300 kcal or more is provided on the surface layer of the scanning signal wiring. The scanning signal wiring and the image signal wiring are provided so as to intersect with each other through an insulating film, and a pixel electrode at the intersection of the scanning signal wiring and the image signal wiring and a channel-etch type inverted stagger for supplying an image signal to the pixel electrode. Type thin film transistors are provided in a matrix, an insulating protective film is formed so as to cover the thin film transistors and the image signal wiring, and a liquid crystal is provided between the pixel electrode and a counter electrode provided to face the pixel electrode. In a method of manufacturing a liquid crystal display device in which a material is injected, patterning of the protective film on the pixel electrode and forming of a front terminal on a lead terminal of the image signal wiring are performed. And performing the patterning of the protective film and the insulating film of the lead terminal portion of the patterning and the scanning signal lines of the protective film at the same time.

【0036】[0036]

【発明の実施の形態】以下、本発明に係る液晶表示装置
およびその製造方法の実施形態を添付図面に基づき詳細
に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a liquid crystal display device and a manufacturing method thereof according to the present invention will be described below in detail with reference to the accompanying drawings.

【0037】図1ないし図4は請求項1に記載した液晶
表示装置の一実施形態を示す図であり、図1はTFTア
レイ基板の電気的構成を示す図、図2はTFTアレイ基
板を平面視した状態を示す図であり、図3は対向電極基
板も含めた図2のA−A’線断面図、図4は対向電極基
板も含めた図2のB−B’線断面図である。図1ないし
図4において、1は走査信号配線、2は画像信号配線、
3は画素電極、4は帯状の遮光電極、5は薄膜トランジ
スタ、6は高抵抗半導体膜、7はブラックマトリクス、
8はゲート絶縁膜、9は保護膜、10は液晶材料、11
は対向電極、12、13は透明ガラス基板である。
1 to 4 are views showing an embodiment of the liquid crystal display device according to claim 1, FIG. 1 is a view showing an electrical configuration of a TFT array substrate, and FIG. 2 is a plan view of the TFT array substrate. It is a figure which shows the state which looked at, FIG. 3 is the sectional view on the AA 'line of FIG. 2 including a counter electrode substrate, and FIG. 4 is the sectional view on the BB' line of FIG. 2 also including a counter electrode substrate. . 1 to 4, 1 is a scanning signal wiring, 2 is an image signal wiring,
3 is a pixel electrode, 4 is a band-shaped light-shielding electrode, 5 is a thin film transistor, 6 is a high resistance semiconductor film, 7 is a black matrix,
8 is a gate insulating film, 9 is a protective film, 10 is a liquid crystal material, 11
Is a counter electrode, and 12 and 13 are transparent glass substrates.

【0038】透明ガラス基板13上に、複数の画像信号
配線2、2’と、複数の走査信号配線1、1’とを絶縁
膜8、8’を介して交差して設け、この画像信号配線
2、2’と走査信号配線1、1’との各交点に画素電極
3とこの画素電極3に画像信号を供給する逆スタガ型の
薄膜トランジスタ5とをマトリクス状に設けている。
On the transparent glass substrate 13, a plurality of image signal wirings 2 and 2'and a plurality of scanning signal wirings 1 and 1'are provided so as to intersect with each other through insulating films 8 and 8 '. Pixel electrodes 3 and inversely staggered thin film transistors 5 for supplying image signals to the pixel electrodes 3 are provided in a matrix at each intersection of 2, 2'and the scanning signal wirings 1, 1 '.

【0039】上記走査信号配線1は、タングステン
(W)、モリブデン(Mo)、チタン(Ti)、ニッケ
ル(Ni)、クロム(Cr)等の酸化物形成エネルギー
が−300kcal以上の高融点金属又はその合金、も
しくはタングステン(W)、モリブデン(Mo)、チタ
ン(Ti)、タンタル(Ta)、ニッケル(Ni)、ク
ロム(Cr)等の高融点金属とアルミニウムとの合金か
ら成る。この走査信号配線1を積層膜で形成する場合
は、少なくとも最上層を上記のような高融点金属もしく
は高融点金属とアルミニウムとの合金で形成すればよ
い。
The scanning signal wiring 1 is made of a refractory metal such as tungsten (W), molybdenum (Mo), titanium (Ti), nickel (Ni), and chromium (Cr) having an oxide formation energy of -300 kcal or more, or a refractory metal thereof. An alloy or an alloy of aluminum with a refractory metal such as tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), nickel (Ni), or chromium (Cr) is used. When the scanning signal wiring 1 is formed of a laminated film, at least the uppermost layer may be formed of the refractory metal or the alloy of the refractory metal and aluminum as described above.

【0040】上記絶縁膜8は例えば酸化シリコン膜など
から成り、絶縁膜8’は例えば窒化シリコン膜などから
成る。
The insulating film 8 is made of, for example, a silicon oxide film, and the insulating film 8'is made of, for example, a silicon nitride film.

【0041】画像信号配線2、2’は、半導体不純物を
含有しないか、少量しか含有しないアモルファスシリコ
ンなどの高抵抗半導体膜6、半導体不純物を高濃度に含
有する低抵抗半導体膜14、バリアメタル膜15および
ITOなどの透明導電膜3で形成される。バリアメタル
膜15はタングステン(W)、モリブデン(Mo)、チ
タン(Ti)、タンタル(Ta)、ニッケル(Ni)、
クロム(Cr)等の高融点金属、もしくはこれら高融点
金属とアルミニウムとの合金から成る。
The image signal wirings 2 and 2'include a high-resistance semiconductor film 6 such as amorphous silicon containing no semiconductor impurities or only a small amount thereof, a low-resistance semiconductor film 14 containing semiconductor impurities at a high concentration, and a barrier metal film. 15 and transparent conductive film 3 such as ITO. The barrier metal film 15 includes tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), nickel (Ni),
It is made of a refractory metal such as chromium (Cr) or an alloy of these refractory metals and aluminum.

【0042】画素電極3はITOなどの透明導電膜で形
成される。
The pixel electrode 3 is formed of a transparent conductive film such as ITO.

【0043】薄膜トランジスタ5は、走査信号配線1、
1’から突出して形成されるゲート電極G、絶縁膜8、
8’で形成されるゲート絶縁膜、チャネル領域となる高
抵抗半導体膜6、ソース電極Sおよびドレイン電極Dと
なる低抵抗半導体膜14、バリアメタル膜15および透
明導電膜3で構成される。この薄膜トランジスタ5は、
チャネル部にエッチングストッパ膜を形成しないチャネ
ルエッチ型の薄膜トランジスタで構成される。
The thin film transistor 5 is composed of the scanning signal line 1,
A gate electrode G, an insulating film 8 formed so as to project from 1 ',
8 ′, a gate insulating film, a high resistance semiconductor film 6 to be a channel region, a low resistance semiconductor film 14 to be a source electrode S and a drain electrode D, a barrier metal film 15 and a transparent conductive film 3. This thin film transistor 5 is
It is composed of a channel-etch type thin film transistor in which an etching stopper film is not formed in the channel portion.

【0044】前記薄膜トランジスタのチャネル領域とな
る高抵抗半導体膜6は、窒素元素および炭素元素を含有
しない下層半導体層と窒素元素または炭素元素を含有す
る上層半導体層とで形成するのが好ましい。このように
薄膜トランジスタのチャネル領域となる高抵抗半導体膜
6を窒素元素および炭素元素を含有しない下層半導体層
と窒素元素または炭素元素を含有する上層半導体層とで
形成すると良好な特性を維持したままで高抵抗半導体膜
6と低抵抗半導体膜14の選択エッチングが可能とな
り、従来では2500〜3000Åの厚みが必要であっ
た高抵抗半導体膜6の厚みを500〜1000Å程度ま
で薄くできると共に、画像信号配線2、2’の厚みも小
さくでき、製造歩留りが向上する。
The high-resistance semiconductor film 6 which becomes the channel region of the thin film transistor is preferably formed of a lower semiconductor layer containing no nitrogen element and carbon element and an upper semiconductor layer containing nitrogen element or carbon element. When the high-resistance semiconductor film 6 which becomes the channel region of the thin film transistor is formed by the lower semiconductor layer containing no nitrogen element and carbon element and the upper semiconductor layer containing nitrogen element or carbon element as described above, good characteristics are maintained. The high-resistance semiconductor film 6 and the low-resistance semiconductor film 14 can be selectively etched, and the thickness of the high-resistance semiconductor film 6 which was conventionally required to be 2500 to 3000 Å can be reduced to about 500 to 1000 Å, and image signal wiring can be achieved. The thickness of 2 and 2'can also be reduced, and the manufacturing yield is improved.

【0045】また、透明ガラス基板12上には、隣接す
る画素電極3同志の隙間からの光漏れを防止するための
ブラックマトリクス7と対向電極11を設けている。
Further, on the transparent glass substrate 12, a black matrix 7 and a counter electrode 11 for preventing light leakage from a gap between adjacent pixel electrodes 3 are provided.

【0046】画像信号配線2と画素電極3との間の透明
ガラス基板13上には、帯状の遮光電極4、4’が設け
られている。この帯状の遮光電極4、4’は、走査信号
配線1と同じレベルの層で形成される。したがって、画
素電極3と画像信号配線6との間から光漏れが発生する
ことは極力防止され、対向電極基板12側のブラックマ
トリクス7を細幅に形成でき、画素電極3部分の開口率
を向上させることができる。
On the transparent glass substrate 13 between the image signal wiring 2 and the pixel electrode 3, band-shaped light shielding electrodes 4 and 4'are provided. The strip-shaped light-shielding electrodes 4 and 4 ′ are formed in a layer at the same level as the scanning signal wiring 1. Therefore, light leakage is prevented from occurring between the pixel electrode 3 and the image signal wiring 6 as much as possible, the black matrix 7 on the counter electrode substrate 12 side can be formed in a narrow width, and the aperture ratio of the pixel electrode 3 portion is improved. Can be made.

【0047】画素電極3と対向電極11で液晶材料10
を挟持し、薄膜トランジスタ5で画素電極3に選択的に
画像信号を供給することにより、画像表示を行う。すな
わち、走査信号配線1から供給される走査信号で薄膜ト
ランジスタ5がオンされ、画像信号配線2から供給され
る画像信号がソース電極Sとドレイン電極Dを経由して
画素電極3に供給される。
The liquid crystal material 10 is composed of the pixel electrode 3 and the counter electrode 11.
An image display is performed by sandwiching and sandwiching, and selectively supplying an image signal to the pixel electrode 3 by the thin film transistor 5. That is, the thin film transistor 5 is turned on by the scanning signal supplied from the scanning signal wiring 1, and the image signal supplied from the image signal wiring 2 is supplied to the pixel electrode 3 via the source electrode S and the drain electrode D.

【0048】図1に示すように、表示領域Xの外周部に
は、第一の短絡環配線27aと第二の短絡環配線19が
設けられている。第一の短絡環配線27aには、各走査
信号配線1が接続され、第二の短絡環配線19には、各
画像信号配線2が高電圧保護用トランジスタ21を介し
て接続されている。
As shown in FIG. 1, a first short-circuit ring wiring 27a and a second short-circuit ring wiring 19 are provided on the outer peripheral portion of the display area X. Each scanning signal wiring 1 is connected to the first short-circuit ring wiring 27 a, and each image signal wiring 2 is connected to the second short-circuit ring wiring 19 via the high-voltage protection transistor 21.

【0049】次に、本発明に係る液晶表示装置のTFT
アレイ基板側の製造方法を図5、図6および図7に基づ
いて説明する。図5、図6および図7において、1は走
査信号配線、2は画像信号配線、3は画素電極、4は帯
状の遮光電極、5は薄膜トランジスタ、6は高抵抗半導
体膜、8、8’は絶縁膜、9は保護膜、10は液晶材
料、13は透明ガラス基板、14は低抵抗半導体膜、1
5はバリアメタル膜、17は走査信号配線の外部引き出
し端子、18は放電型接続部、19は短絡環配線、20
は画像信号配線の外部引き出し端子、21は容量結合型
の高電圧保護用薄膜トランジスタ、22は高電圧保護用
薄膜トランジスタ21のゲート電極、23は高電圧保護
用薄膜トランジスタ21のゲート容量接続部である。
Next, the TFT of the liquid crystal display device according to the present invention
A method of manufacturing the array substrate side will be described with reference to FIGS. 5, 6 and 7. 5, 6 and 7, 1 is a scanning signal wiring, 2 is an image signal wiring, 3 is a pixel electrode, 4 is a band-shaped light shielding electrode, 5 is a thin film transistor, 6 is a high resistance semiconductor film, and 8 and 8 ′ are Insulating film, 9 protective film, 10 liquid crystal material, 13 transparent glass substrate, 14 low resistance semiconductor film, 1
Reference numeral 5 is a barrier metal film, 17 is an external lead terminal of the scanning signal wiring, 18 is a discharge type connection portion, 19 is a short-circuit ring wiring, 20
Is an external lead-out terminal of the image signal wiring, 21 is a capacitive coupling type high voltage protection thin film transistor, 22 is a gate electrode of the high voltage protection thin film transistor, and 23 is a gate capacitance connection portion of the high voltage protection thin film transistor 21.

【0050】図5はTFTアレイ基板における画素部の
製造工程を示す図である。まず、同図(a)に示すよう
に、高融点金属を添加したアルミニウム合金や酸化物形
成エネルギーが−300kcal以下の高融点金属をス
パッタリング法等でガラス基板1上に成膜してパターニ
ングすることにより、走査信号配線と薄膜トランジスタ
5のゲート電極を兼ねた配線1、1’を選択的に形成す
る。なお、図3に示す帯状の遮光電極4、4’もこの走
査信号配線1、1’と同時に形成される。
FIG. 5 is a diagram showing a manufacturing process of a pixel portion on the TFT array substrate. First, as shown in FIG. 3A, an aluminum alloy added with a refractory metal or a refractory metal having an oxide formation energy of −300 kcal or less is formed on the glass substrate 1 by a sputtering method or the like and patterned. Thus, the wirings 1 and 1 ′ which also serve as the scanning signal wiring and the gate electrode of the thin film transistor 5 are selectively formed. The strip-shaped light-shielding electrodes 4 and 4'shown in FIG. 3 are also formed simultaneously with the scanning signal wirings 1 and 1 '.

【0051】次に、同図(b)に示すように、2層構造
の絶縁膜8、8’、高抵抗半導体膜6、低抵抗半導体膜
14をプラズマCVD法等で連続して成膜した後に、高
融点金属もしくはその合金からなるバリアメタル15を
スパッタリング法等で連続して成膜し、同一のフォトマ
スクにてバリアメタル15、低抵抗半導体膜14、高抵
抗半導体膜6を同時に選択的にエッチングする。本発明
では、チャネルエッチ型の薄膜トランジスタを形成する
ことから、トランジスタのチャネルとなる層に連続し
て、ソース・ドレイン電極となる層を形成できる。
Next, as shown in FIG. 9B, the insulating films 8 and 8'having a two-layer structure, the high resistance semiconductor film 6 and the low resistance semiconductor film 14 are successively formed by a plasma CVD method or the like. After that, a barrier metal 15 made of a refractory metal or an alloy thereof is continuously formed by a sputtering method or the like, and the barrier metal 15, the low resistance semiconductor film 14 and the high resistance semiconductor film 6 are selectively selected at the same time by the same photomask. To etch. In the present invention, since a channel-etch type thin film transistor is formed, a layer to be a source / drain electrode can be formed continuously to a layer to be a channel of the transistor.

【0052】次に、同図(c)に示すように、ITOな
どから成る透明導電膜をスパッタリング法等で成膜し、
透明導電膜3、バリアメタル15、低抵抗半導体膜14
を同一のフォトマスクで選択的にエッチングすることに
より、画素電極3、高抵抗半導体膜6、低抵抗半導体膜
14、バリアメタル15および透明導電膜3から成る画
像信号配線2とスイッチング用トランジスタ5を形成す
る。
Next, as shown in FIG. 6C, a transparent conductive film made of ITO or the like is formed by a sputtering method or the like,
Transparent conductive film 3, barrier metal 15, low resistance semiconductor film 14
Are selectively etched with the same photomask, so that the pixel electrode 3, the high resistance semiconductor film 6, the low resistance semiconductor film 14, the barrier metal 15, and the image signal wiring 2 including the transparent conductive film 3 and the switching transistor 5 are formed. Form.

【0053】最後に、同図(d)に示すように、窒化シ
リコン膜等から成る保護膜9をプラズマCVD法等で成
膜してパターニングすることにより、画素電極3上の保
護膜9を除去してTFTアレイ基板を完成する。
Finally, as shown in FIG. 3D, a protective film 9 made of a silicon nitride film or the like is formed by a plasma CVD method or the like and patterned to remove the protective film 9 on the pixel electrode 3. Then, the TFT array substrate is completed.

【0054】図6は本発明のTFTアレイ基板における
走査信号配線引き出し端子部周辺の製造工程を示す図で
ある。
FIG. 6 is a diagram showing a manufacturing process around the scanning signal wiring lead-out terminal portion in the TFT array substrate of the present invention.

【0055】まず、図6(a)に示すように、基板13
上に走査信号配線1の端部が形成される。この工程は図
5(a)に示す工程と同一である。
First, as shown in FIG. 6A, the substrate 13
An end portion of the scanning signal wiring 1 is formed on the top. This step is the same as the step shown in FIG.

【0056】次に、図6(b)に示すように、2層構造
から成る絶縁膜8、8’が形成されると共に、高抵抗半
導体膜6、低抵抗半導体膜14、およびバリアメタル1
5から成る島状部が形成される。この工程は図5(b)
に示す工程と同一である。
Next, as shown in FIG. 6B, the insulating films 8 and 8'having a two-layer structure are formed, and the high resistance semiconductor film 6, the low resistance semiconductor film 14 and the barrier metal 1 are formed.
5 islands are formed. This step is shown in FIG.
It is the same as the process shown in FIG.

【0057】次に、図6(c)に示すように、島状部上
にITOなどから成る透明導電膜16を形成して、走査
信号配線上に一部重なって残るように透明導電膜16を
エッチング除去する。この工程は図5(c)に示す画素
電極3を形成する工程と同一である。
Next, as shown in FIG. 6C, the transparent conductive film 16 made of ITO or the like is formed on the island-shaped portion, and the transparent conductive film 16 is left so as to partially overlap the scanning signal wiring. Are removed by etching. This step is the same as the step of forming the pixel electrode 3 shown in FIG.

【0058】次に、図6(d)に示すように、窒化シリ
コン膜などから成る保護膜9を形成して所定部分をエッ
チング除去することにより走査信号配線1の引出し端子
部周辺の加工が完成する。この工程は図5(d)の工程
と同一である。走査信号配線1の引出し端子部周辺を上
述のように形成すると、放電型接続部18が形成される
ため、配線16の電圧と配線1の電圧が大きく相違する
場合、配線16の露出部分と配線1の露出部分で放電が
発生して、絶縁膜8、8’等が破壊するのが防止され
る。本発明では、走査信号配線1が高融点金属を添加し
たアルミニウム合金または酸化物形成エネルギーが−3
00lcal以上の高融点金属で形成されることから、
走査信号配線1の端部17においても、この走査信号配
線1をITOなどの酸化物導電膜で被覆することなく外
部回路と接続することができる。すなわち、液晶表示装
置などにおいては、近時、外部回路(駆動用ICなど)
との接続を容易に行うために、マイクロバンプボンディ
ング法で駆動用ICを端子部に接続することが提案され
ている。マイクロバンプボンディング法では駆動用IC
のパッドと信号配線の端子部を接合させることなく、当
接させて接続しているために、従来は酸化物が形成され
ても導電性を呈するITOなどで形成されていたが、本
発明では酸化物形成エネルギーが−300kcal以上
の高融点金属で形成した場合は、走査信号配線1の表面
が殆ど酸化されることはなく、また高融点金属とアルミ
ニウムの合金で形成した場合は、酸化膜が形成されても
駆動用ICのパッド部などで容易に突き破ることができ
るために、この走査信号配線1の端子部をITOの酸化
物導電膜で被覆しなくても実用性を有する。また異方性
導電膜を使った従来の接続方法においても同様の効果が
期待できる。その結果、走査信号配線1と酸化物導電膜
16を接続するためのコンタクトホールなどを形成する
工程は省略できる。また、保護膜9と絶縁膜8、8’を
同時に除去することから、一回の工程で除去できる。
Next, as shown in FIG. 6D, a protective film 9 made of a silicon nitride film or the like is formed, and a predetermined portion is removed by etching to complete the processing around the lead terminal portion of the scanning signal wiring 1. To do. This step is the same as the step shown in FIG. When the periphery of the lead-out terminal portion of the scanning signal wiring 1 is formed as described above, the discharge type connection portion 18 is formed. Therefore, when the voltage of the wiring 16 and the voltage of the wiring 1 are significantly different, the exposed portion of the wiring 16 and the wiring It is prevented that electric discharge occurs in the exposed portion of 1 and the insulating films 8 and 8 ′ are destroyed. In the present invention, the scanning signal wiring 1 has an energy of forming an aluminum alloy or oxide containing a refractory metal of −3.
Since it is formed of a refractory metal of 001 cal or higher,
Even at the end portion 17 of the scanning signal wiring 1, the scanning signal wiring 1 can be connected to an external circuit without being covered with an oxide conductive film such as ITO. That is, in a liquid crystal display device or the like, an external circuit (driving IC, etc.)
It has been proposed to connect the drive IC to the terminal portion by the micro bump bonding method in order to easily connect the drive IC to the terminal portion. Driving IC in the micro bump bonding method
Since the pad and the terminal portion of the signal wiring are brought into contact with each other without being bonded to each other, they are conventionally formed of ITO or the like that exhibits conductivity even when an oxide is formed. When a high melting point metal having an oxide formation energy of −300 kcal or more is formed, the surface of the scanning signal wiring 1 is hardly oxidized, and when formed with an alloy of a high melting point metal and aluminum, an oxide film is formed. Even if it is formed, it can be easily pierced by the pad portion of the driving IC, etc. Therefore, it is practical even if the terminal portion of the scanning signal wiring 1 is not covered with the oxide conductive film of ITO. Further, the same effect can be expected in the conventional connection method using the anisotropic conductive film. As a result, the step of forming a contact hole or the like for connecting the scanning signal line 1 and the oxide conductive film 16 can be omitted. Further, since the protective film 9 and the insulating films 8 and 8'are removed at the same time, they can be removed in one step.

【0059】図7は本発明に係る液晶表示装置のTFT
アレイ基板における画像信号配線2の引き出し端子部周
辺の製造工程を示す図である。
FIG. 7 shows a TFT of the liquid crystal display device according to the present invention.
It is a figure which shows the manufacturing process of the drawing terminal part periphery of the image signal wiring 2 in an array substrate.

【0060】まず、図7(a)に示すように、高電圧保
護用トランジスタ21のゲート電極22を形成する。こ
のゲート電極22は、図5(a)の工程と同一である。
First, as shown in FIG. 7A, the gate electrode 22 of the high voltage protection transistor 21 is formed. This gate electrode 22 is the same as the step of FIG.

【0061】次に、図7(b)に示すように、2層構造
の絶縁膜8、8’を形成すると共に、高抵抗半導体膜
6、低抵抗半導体膜14およびバリアメタル膜15を形
成して、高抵抗半導体膜6、低抵抗半導体膜14および
バリアメタル膜15の端部をエッチング除去する。この
工程は、図5(b)に示す工程と同一である。
Next, as shown in FIG. 7B, the insulating films 8 and 8'having a two-layer structure are formed, and the high resistance semiconductor film 6, the low resistance semiconductor film 14 and the barrier metal film 15 are formed. Then, the end portions of the high resistance semiconductor film 6, the low resistance semiconductor film 14 and the barrier metal film 15 are removed by etching. This step is the same as the step shown in FIG.

【0062】次に、図7(c)に示すように、透明導電
膜16を形成して、ゲート電極22上の透明導電膜1
6、バリアメタル膜15および低抵抗半導体膜14の一
部を除去する。この工程は、図5(c)に示す工程と同
一である。
Next, as shown in FIG. 7C, the transparent conductive film 16 is formed, and the transparent conductive film 1 on the gate electrode 22 is formed.
6, part of the barrier metal film 15 and the low resistance semiconductor film 14 is removed. This step is the same as the step shown in FIG.

【0063】次に、窒化シリコン膜などから成る保護膜
9を形成して、一部を除去することにより、画像信号配
線2の外部引き出し端子20を形成すると同時に、容量
結合型の高電圧保護用薄膜トランジスタ21を形成す
る。すなわち、ゲート電極21、絶縁膜8、8’、半導
体膜6、ソース電極S、ドレイン電極Dでトランジスタ
21が形成される。この場合、ゲート電極Gとソース電
極Sは容量結合している。
Next, a protective film 9 made of a silicon nitride film or the like is formed, and a part thereof is removed to form an external lead terminal 20 of the image signal wiring 2, and at the same time, for capacitive coupling type high voltage protection. The thin film transistor 21 is formed. That is, the transistor 21 is formed by the gate electrode 21, the insulating films 8 and 8 ′, the semiconductor film 6, the source electrode S, and the drain electrode D. In this case, the gate electrode G and the source electrode S are capacitively coupled.

【0064】したがって、ソース電極Sとゲート電極G
を接続するためのコンタクトホールを絶縁膜8、8’に
形成する必要はない。
Therefore, the source electrode S and the gate electrode G
It is not necessary to form a contact hole for connecting the insulating films 8 and 8 '.

【0065】上記のように、本発明に係る液晶表示装置
のTFTアレイ基板は、画素電極3部分、走査信号配線
1の端子部分、高電圧保護用トランジスタ21部分のい
ずれも4回のフォトリソ工程で形成することができる。
As described above, in the TFT array substrate of the liquid crystal display device according to the present invention, the pixel electrode 3 portion, the scanning signal wiring 1 terminal portion, and the high voltage protection transistor 21 portion are all subjected to four photolithography steps. Can be formed.

【0066】上記実施例では、走査信号配線1と短絡配
線16を接続する場合に放電によって接続できるような
構成としたが、図6(a)に示す工程において、走査信
号配線1の端部を除去することなく残しておき、端部に
マスクを設けて、図3(b)の絶縁膜8、8’、低抵抗
半導体膜6、高抵抗半導体膜14およびバリアメタル膜
15を形成し、次にマスクを除去して、透明導電膜16
を形成してもよい。このように、マスクを用いると、走
査信号配線1と短絡配線16を工程を煩雑化させること
なく、直接接続することができる。
In the above embodiment, when the scanning signal wiring 1 and the short circuit wiring 16 are connected, they can be connected by discharge. However, in the process shown in FIG. 6A, the end portion of the scanning signal wiring 1 is It is left without being removed, a mask is provided on the end portion, and the insulating films 8 and 8 ′, the low resistance semiconductor film 6, the high resistance semiconductor film 14 and the barrier metal film 15 of FIG. 3B are formed. The mask is removed on the transparent conductive film 16
May be formed. Thus, by using the mask, the scanning signal wiring 1 and the short-circuit wiring 16 can be directly connected without complicating the process.

【0067】[0067]

【発明の効果】以上のように、本発明に係る液晶表示装
置によれば、薄膜トランジスタがチャネルエッチ型であ
り、この薄膜トランジスタと画像信号配線を覆うように
絶縁性保護膜が形成され、この画像信号配線の引き出し
端子部において、この画像信号配線の一部が露出し、走
査信号配線の引き出し端子部において、この走査信号配
線の一部が露出し、走査信号配線の表面層が高融点金属
を添加したアルミニウム合金または酸化物形成エネルギ
ーが−300kcal以上の高融点金属から成ることか
ら、フォトリソ工程が4回と少なくなり、製造工程が簡
単になって、製造コストが減少し、製造歩留りも向上す
る。
As described above, according to the liquid crystal display device of the present invention, the thin film transistor is a channel etch type, and the insulating protective film is formed so as to cover the thin film transistor and the image signal wiring, and the image signal is formed. A part of the image signal wiring is exposed at the lead terminal portion of the wiring, a part of the scan signal wiring is exposed at the lead terminal portion of the scanning signal wiring, and a refractory metal is added to the surface layer of the scan signal wiring. Since the aluminum alloy or the refractory metal having an oxide formation energy of -300 kcal or more is used, the photolithography process is reduced to four times, the manufacturing process is simplified, the manufacturing cost is reduced, and the manufacturing yield is improved.

【0068】また、本発明に係る液晶表示装置の製造方
法によれば、走査信号配線の表面層に高融点金属を添加
したアルミニウム合金または酸化物形成エネルギーが−
300kcal以上の高融点金属を設け、この走査信号
配線と画像信号配線とを絶縁膜を介して交差して設け、
この走査信号配線と画像信号配線との交点に画素電極と
この画素電極に画像信号を供給するチャネルエッチ型で
逆スタガ型の薄膜トランジスタとをマトリクス状に設
け、前記薄膜トランジスタと前記画像信号配線を覆うよ
うに絶縁性保護膜を形成し、前記画素電極とこの画素電
極に対向して設けられた対向電極との間に液晶材料を注
入する液晶表示装置の製造方法において、前記画素電極
上の前記保護膜のパターニングと前記画像信号配線の引
き出し端子上の前記保護膜のパターニングと前記走査信
号配線の引き出し端子部の前記保護膜と前記絶縁膜のパ
ターニングとを同時に行うことから、フォトリソ工程が
4回と少なくなり、製造工程が簡単になって、製造コス
トが減少し、製造歩留りも向上する。
Further, according to the method of manufacturing a liquid crystal display device of the present invention, the energy for forming an aluminum alloy or oxide in which a refractory metal is added to the surface layer of the scanning signal wiring is −.
A refractory metal of 300 kcal or more is provided, and the scanning signal wiring and the image signal wiring are provided so as to intersect with each other with an insulating film interposed therebetween.
Pixel electrodes and channel-etched and inverted staggered thin film transistors that supply image signals to the pixel electrodes are provided in a matrix at the intersections of the scanning signal lines and the image signal lines to cover the thin film transistors and the image signal lines. A method for manufacturing a liquid crystal display device, wherein an insulating protective film is formed on the pixel electrode, and a liquid crystal material is injected between the pixel electrode and a counter electrode provided so as to face the pixel electrode. And the patterning of the protective film on the lead-out terminal of the image signal wiring and the patterning of the protective film and the insulating film on the lead-out terminal portion of the scanning signal wiring are performed at the same time. Therefore, the manufacturing process is simplified, the manufacturing cost is reduced, and the manufacturing yield is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置のTFTアレイ基板
を示す図である。
FIG. 1 is a diagram showing a TFT array substrate of a liquid crystal display device according to the present invention.

【図2】本発明に係る液晶表示装置の一画素の拡大図で
ある。
FIG. 2 is an enlarged view of one pixel of the liquid crystal display device according to the present invention.

【図3】図1のA−A’線断面図である。3 is a cross-sectional view taken along the line A-A ′ of FIG.

【図4】図1のB−B’線断面図である。FIG. 4 is a sectional view taken along line B-B ′ of FIG.

【図5】画素部の製造工程順の断面図である。FIG. 5 is a cross-sectional view in the manufacturing process order of the pixel portion.

【図6】走査信号配線の引出し端子周辺の工程断面図で
ある。
FIG. 6 is a process cross-sectional view around a lead terminal of a scanning signal wiring.

【図7】画像信号配線の引出し端子周辺の工程断面図で
ある。
FIG. 7 is a process cross-sectional view around a lead terminal of an image signal wiring.

【図8】従来の液晶表示装置のTFTアレイ基板を示す
図である。
FIG. 8 is a diagram showing a TFT array substrate of a conventional liquid crystal display device.

【図9】従来の液晶表示装置の一画素の拡大図である。FIG. 9 is an enlarged view of one pixel of a conventional liquid crystal display device.

【図10】図8のA−A’線断面図である。10 is a cross-sectional view taken along the line A-A ′ of FIG.

【図11】図8のB−B’線断面図である。11 is a sectional view taken along line B-B ′ of FIG.

【図12】画素部の製造工程順断面図である。FIG. 12 is a cross-sectional view in order of the manufacturing steps of the pixel section.

【図13】走査信号配線の引出し端子周辺の工程断面図
である。
FIG. 13 is a process sectional view around a lead terminal of a scanning signal wiring.

【図14】画像信号配線の引出し端子周辺の工程断面図
である。
FIG. 14 is a process cross-sectional view around a lead terminal of an image signal wiring.

【符号の説明】[Explanation of symbols]

1,31・・・走査信号配線、2,32・・・画像信号
配線、3,33・・・画素電極、4・・・帯状の遮光電
極、5,35・・・薄膜トランジスタ、6,36・・・
高抵抗半導体膜、7,37・・・ブラックマトリクス、
8,38・・・ゲート絶縁膜、9,39・・・保護膜、
10,40・・・液晶材料、11,41・・・対向電
極、12,13,42,43・・・透明ガラス基板、1
4,44・・・低抵抗半導体膜、15・・・バリアメタ
ル膜、16・・・透明導電膜、17,47・・・走査信
号配線の外部引き出し端子、18・・・放電型接続部、
19,49・・・短絡環配線、20,50・・・画像信
号配線の外部引き出し端子、21・・・容量結合型の高
電圧保護用薄膜トランジスタ、22・・・高電圧保護用
薄膜トランジスタ21のゲート電極、23・・・高電圧
保護用薄膜トランジスタ21のゲート容量接続部、34
・・・エッチングストッパー膜、45・・・金属膜、5
1・・・高電圧保護用薄膜トランジスタ、52・・・高
電圧保護用薄膜トランジスタ51のゲート電極、53・
・・高電圧保護用薄膜トランジスタの電極接合部
1, 31 ... Scan signal wiring, 2, 32 ... Image signal wiring, 3, 33 ... Pixel electrode, 4 ... Band-shaped light shielding electrode, 5, 35 ... Thin film transistor, 6, 36 ...・ ・
High resistance semiconductor film, 7, 37 ... Black matrix,
8, 38 ... Gate insulating film, 9, 39 ... Protective film,
10, 40 ... Liquid crystal material, 11, 41 ... Counter electrode, 12, 13, 42, 43 ... Transparent glass substrate, 1
4, 44 ... Low resistance semiconductor film, 15 ... Barrier metal film, 16 ... Transparent conductive film, 17, 47 ... External lead-out terminal of scan signal wiring, 18 ... Discharge type connection part,
19, 49 ... Short circuit ring wiring, 20, 50 ... External lead-out terminal of image signal wiring, 21 ... Capacitively coupled high-voltage protection thin film transistor, 22 ... High-voltage protection thin film transistor 21 gate Electrodes, 23 ... Gate capacitance connection part of high voltage protection thin film transistor 21, 34
... Etching stopper film, 45 ... Metal film, 5
1 ... High voltage protection thin film transistor, 52 ... High voltage protection thin film transistor 51 gate electrode, 53 ...
..Electrode junction of thin film transistor for high voltage protection

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して設け、この画像信号配
線と走査信号配線との交点に画素電極とこの画素電極に
画像信号を供給する逆スタガ型の薄膜トランジスタとを
マトリクス状に設け、前記画素電極とこの画素電極に対
向して設けられた対向電極との間に液晶材料が保持され
ている液晶表示装置において、前記薄膜トランジスタが
チャネルエッチ型であり、前記薄膜トランジスタと前記
画像信号配線を覆うように絶縁性保護膜が形成され、前
記画像信号配線の引き出し端子部において、この画像信
号配線の一部が露出し、前記走査信号配線の引き出し端
子部において、この走査信号配線の一部が露出し、前記
走査信号配線の表面層が高融点金属を添加したアルミニ
ウム合金または酸化物形成エネルギーが−300kca
l以上の高融点金属から成ることを特徴とする液晶表示
装置。
1. A plurality of image signal wirings and a plurality of scanning signal wirings are provided so as to intersect with each other through an insulating film, and a pixel electrode is provided at an intersection of the image signal wiring and the scanning signal wiring and an image signal is provided to the pixel electrode. In a liquid crystal display device in which a reverse stagger type thin film transistor for supplying a liquid crystal is provided in a matrix, and a liquid crystal material is held between the pixel electrode and a counter electrode provided so as to face the pixel electrode, the thin film transistor is It is a channel etch type, an insulating protective film is formed so as to cover the thin film transistor and the image signal wiring, and a part of the image signal wiring is exposed at the lead-out terminal portion of the image signal wiring. In the lead-out terminal portion of, the scanning signal wiring is partially exposed, and the surface layer of the scanning signal wiring is an aluminum alloy or an oxide containing a refractory metal. Material formation energy is -300kca
A liquid crystal display device comprising a refractory metal of 1 or more.
【請求項2】 前記画像信号配線が高抵抗半導体膜と低
抵抗半導体膜とバリアメタル膜と透明導電膜の積層膜よ
り成り、前記薄膜トランジスタのチャネル部において、
前記透明導電膜と前記バリアメタル膜と前記低抵抗半導
体膜がほぼ同一形状にパターニングされていることを特
徴とする請求項1に記載の液晶表示装置。
2. The image signal wiring comprises a laminated film of a high resistance semiconductor film, a low resistance semiconductor film, a barrier metal film and a transparent conductive film, and in the channel portion of the thin film transistor,
The liquid crystal display device according to claim 1, wherein the transparent conductive film, the barrier metal film, and the low-resistance semiconductor film are patterned into substantially the same shape.
【請求項3】 前記薄膜トランジスタの半導体幕がチャ
ネル層となる高抵抗半導体膜とオーミックコンタクト層
となる低抵抗半導体膜とから成り、前記高抵抗半導体膜
が窒素元素および炭素元素を含有しない下層半導体層と
窒素元素または炭素元素を含有する上層半導体層から成
ることを特徴とする請求項2に記載の液晶表示装置。
3. A lower semiconductor layer in which the semiconductor curtain of the thin film transistor is composed of a high resistance semiconductor film serving as a channel layer and a low resistance semiconductor film serving as an ohmic contact layer, and the high resistance semiconductor film does not contain nitrogen element and carbon element. 3. The liquid crystal display device according to claim 2, wherein the liquid crystal display device comprises an upper semiconductor layer containing a nitrogen element or a carbon element.
【請求項4】 前記表示領域の外周部において、前記複
数の画像信号配線がトランジスタを介して接続された短
絡配線を設け、このトランジスタのゲート電極とソース
電極またはドレイン電極が前記絶縁膜を介して容量結合
していることを特徴とする請求項2に記載の液晶表示装
置。
4. A short-circuit wiring, in which the plurality of image signal wirings are connected via a transistor, is provided in an outer peripheral portion of the display area, and a gate electrode and a source electrode or a drain electrode of the transistor are provided via the insulating film. The liquid crystal display device according to claim 2, wherein the liquid crystal display device is capacitively coupled.
【請求項5】 前記表示領域の外周部において、前記絶
縁膜を介して前記複数の走査信号配線とこの複数の走査
信号配線の静電気を放電するための短絡環配線を積層し
て設け、この積層部において前記保護膜および前記絶縁
膜が除去され、前記短絡環配線と前記走査信号配線の一
部を露出させたことを特徴とする請求項2に記載の液晶
表示装置。
5. A plurality of scanning signal wirings and a short-circuit ring wiring for discharging static electricity of the plurality of scanning signal wirings are stacked and provided in the outer peripheral portion of the display area through the insulating film, and the stacked wirings are stacked. The liquid crystal display device according to claim 2, wherein the protective film and the insulating film are removed in a portion to expose a part of the short-circuit ring wiring and the scanning signal wiring.
【請求項6】 前記絶縁膜を介して前記画素電極の裏面
側に、この画素電極よりも前記画像信号配線側に張り出
し、前記走査信号配線と同一材料から成る各画素毎に分
離された帯状の遮光電極を設けたことを特徴とする請求
項2に記載の液晶表示装置。
6. A strip-shaped member which is formed on the back surface side of the pixel electrode through the insulating film and extends toward the image signal wiring side with respect to the pixel electrode, and is separated for each pixel made of the same material as the scanning signal wiring. The liquid crystal display device according to claim 2, further comprising a light-shielding electrode.
【請求項7】 走査信号配線の表面層に高融点金属を添
加したアルミニウム合金または酸化物形成エネルギーが
−300kcal以上の高融点金属を設け、この走査信
号配線と画像信号配線とを絶縁膜を介して交差して設
け、この走査信号配線と画像信号配線との交点に画素電
極とこの画素電極に画像信号を供給するチャネルエッチ
型で逆スタガ型の薄膜トランジスタとをマトリクス状に
設け、前記薄膜トランジスタと前記画像信号配線を覆う
ように絶縁性保護膜を形成し、前記画素電極とこの画素
電極に対向して設けられた対向電極との間に液晶材料を
注入する液晶表示装置の製造方法において、前記画素電
極上の前記保護膜のパターニングと前記画像信号配線の
引き出し端子上の前記保護膜のパターニングと前記走査
信号配線の引き出し端子部の前記保護膜と前記絶縁膜の
パターニングとを同時に行うことを特徴とする液晶表示
装置の製造方法。
7. A scan signal wiring is provided with a refractory metal having a melting point of −300 kcal or more of an aluminum alloy added with a refractory metal or an oxide forming energy, and the scan signal wiring and the image signal wiring are provided with an insulating film interposed therebetween. Are provided so as to intersect with each other, and pixel electrodes and channel-etch type reverse stagger type thin film transistors for supplying image signals to the pixel electrodes are provided in a matrix at intersections of the scanning signal lines and the image signal lines, and the thin film transistors and the thin film transistors are provided. An insulating protective film is formed to cover the image signal wiring, and a liquid crystal material is injected between the pixel electrode and a counter electrode provided so as to face the pixel electrode. Patterning of the protective film on the electrode, patterning of the protective film on the lead terminal of the image signal wiring, and lead-out end of the scanning signal wiring A method of manufacturing a liquid crystal display device, wherein the patterning of the protective film and the insulating film of the child portion is performed at the same time.
【請求項8】 前記画像信号配線を高抵抗半導体膜と低
抵抗半導体膜とバリアメタル膜と透明導電膜の積層膜で
形成すると共に、前記薄膜トランジスタのチャネル部に
おいて、前記低抵抗半導体膜と前記バリアメタル膜と前
記透明導電膜を同一のフォトマスクでパターニングする
ことを特徴とする請求項6に記載の液晶表示装置の製造
方法。
8. The image signal wiring is formed of a laminated film of a high resistance semiconductor film, a low resistance semiconductor film, a barrier metal film and a transparent conductive film, and the low resistance semiconductor film and the barrier are formed in a channel portion of the thin film transistor. The method for manufacturing a liquid crystal display device according to claim 6, wherein the metal film and the transparent conductive film are patterned by the same photomask.
【請求項9】 前記絶縁膜が第1の絶縁膜と第2の絶縁
膜との積層膜で形成され、前記第1の絶縁膜を成膜した
後、前記第2の絶縁膜と前記高抵抗半導体膜と前記低抵
抗半導体膜と前記バリアメタル膜とを連続して成膜する
ことを特徴とする請求項7に記載の液晶表示装置の製造
方法。
9. The insulating film is formed of a laminated film of a first insulating film and a second insulating film, and after forming the first insulating film, the second insulating film and the high resistance film are formed. The method for manufacturing a liquid crystal display device according to claim 7, wherein the semiconductor film, the low-resistance semiconductor film, and the barrier metal film are continuously formed.
【請求項10】 前記走査信号配線の一部をマスクし
て、前記第1の絶縁膜と前記第2の絶縁膜と前記高抵抗
半導体膜と前記低抵抗半導体膜と前記バリアメタル膜を
成膜することを特徴とする請求項9に記載の液晶表示装
置の製造方法。
10. The first insulating film, the second insulating film, the high resistance semiconductor film, the low resistance semiconductor film, and the barrier metal film are formed by masking a part of the scanning signal wiring. The method for manufacturing a liquid crystal display device according to claim 9, wherein:
JP7310999A 1995-11-29 1995-11-29 Liquid crystal display device and its production Pending JPH09152626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7310999A JPH09152626A (en) 1995-11-29 1995-11-29 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7310999A JPH09152626A (en) 1995-11-29 1995-11-29 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH09152626A true JPH09152626A (en) 1997-06-10

Family

ID=18011914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7310999A Pending JPH09152626A (en) 1995-11-29 1995-11-29 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH09152626A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194012A (en) * 1998-12-25 2000-07-14 Fujitsu Ltd Production of thin-film transistor matrix and thin-film transistor matrix
JP2001250958A (en) * 1999-12-28 2001-09-14 Nec Corp Active matrix substrate and method of manufacturing the same
US6387737B1 (en) 2000-03-08 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6709901B1 (en) 2000-03-13 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having stick drivers and a method of manufacturing the same
US6762082B2 (en) 2000-03-06 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6855957B1 (en) 2000-03-13 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7355662B2 (en) 2000-01-20 2008-04-08 International Business Machines Corporation Liquid crystal display panel and device thereof
KR100869653B1 (en) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US7923274B2 (en) 2005-09-30 2011-04-12 Sharp Kabushiki Kaisha Method for fabricating thin film transistor array substrate and thin film transistor array substrate
KR101333266B1 (en) * 2007-10-30 2013-11-27 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and method of fabricating the same

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194012A (en) * 1998-12-25 2000-07-14 Fujitsu Ltd Production of thin-film transistor matrix and thin-film transistor matrix
JP2001250958A (en) * 1999-12-28 2001-09-14 Nec Corp Active matrix substrate and method of manufacturing the same
US7738056B2 (en) 2000-01-20 2010-06-15 International Business Machines Corporation Liquid crystal display panel and device thereof
US7561228B2 (en) 2000-01-20 2009-07-14 International Business Machines Corporation Liquid crystal display panel and device thereof
US7450195B2 (en) 2000-01-20 2008-11-11 International Business Machines Corporation Liquid crystal display panel and device thereof
US7355662B2 (en) 2000-01-20 2008-04-08 International Business Machines Corporation Liquid crystal display panel and device thereof
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6762082B2 (en) 2000-03-06 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6806495B1 (en) 2000-03-06 2004-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7019329B2 (en) 2000-03-08 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7414266B2 (en) 2000-03-08 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6747288B2 (en) 2000-03-08 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6387737B1 (en) 2000-03-08 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7995183B2 (en) 2000-03-13 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6855957B1 (en) 2000-03-13 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8934066B2 (en) 2000-03-13 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having stick drivers and a method of manufacturing the same
US6806499B2 (en) 2000-03-13 2004-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6709901B1 (en) 2000-03-13 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having stick drivers and a method of manufacturing the same
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100869653B1 (en) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7323715B2 (en) 2000-05-09 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7102165B2 (en) 2000-05-09 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US7420209B2 (en) 2001-03-06 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7923274B2 (en) 2005-09-30 2011-04-12 Sharp Kabushiki Kaisha Method for fabricating thin film transistor array substrate and thin film transistor array substrate
KR101333266B1 (en) * 2007-10-30 2013-11-27 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6448579B1 (en) Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
JP4173851B2 (en) Thin film transistor substrate for display element and manufacturing method
JPH0814669B2 (en) Matrix type display device
JP3307144B2 (en) Display device
JP3279939B2 (en) Liquid crystal display device
JP3226836B2 (en) Liquid crystal display device and manufacturing method thereof
JPH10319431A (en) Thin film transistor array substrate
JPH01217325A (en) Liquid crystal display device
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6842199B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
JP4166300B2 (en) Manufacturing method of liquid crystal display device
JPH09152626A (en) Liquid crystal display device and its production
KR100498543B1 (en) array circuit board of LCD and fabrication method of thereof
US6734049B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
JP2000214481A (en) Liquid crystal display device and its production
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
KR20010066244A (en) Liquid crystal display device and method for fabricating the same
KR100629685B1 (en) The array substrate of TFT type liquid crystal display device and the method of fabricating the same
JP3982730B2 (en) Method for manufacturing thin film transistor array substrate
JPH0659281A (en) Thin film transistor array and its manufacture
JPH05119332A (en) Liquid crystal display device
JP3907297B2 (en) TFT array substrate, manufacturing method thereof, and liquid crystal display device including the TFT array substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040324

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040324

A977 Report on retrieval

Effective date: 20050309

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Effective date: 20061113

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees