JPH10222097A - ２次元アレイ - Google Patents

２次元アレイ

Info

Publication number
JPH10222097A
JPH10222097A JP9306428A JP30642897A JPH10222097A JP H10222097 A JPH10222097 A JP H10222097A JP 9306428 A JP9306428 A JP 9306428A JP 30642897 A JP30642897 A JP 30642897A JP H10222097 A JPH10222097 A JP H10222097A
Authority
JP
Japan
Prior art keywords
pixel
array
image
pixels
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9306428A
Other languages
English (en)
Other versions
JP4138053B2 (ja
Inventor
May Pin
メイ ピン
B Boyce James
ビー．ボイス ジェームズ
Robert A Street
エー．ストリート ロバート
K Falk David
ケイ．フォーク デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH10222097A publication Critical patent/JPH10222097A/ja
Application granted granted Critical
Publication of JP4138053B2 publication Critical patent/JP4138053B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Abstract

(57)【要約】 【課題】 柔軟性のある２次元アレイを提供する。 【解決手段】 アレイの各ピクセルクラスタにおいて、
２つのピクセルコラム３０ａ、ｂ（３０ｃ、ｄ）は単一
のゲートライン３２ａ（３２ｂ）を共有し、各ピクセル
ロー３４ａ（３４ｂ）は単一のデータライン３６ａ（３
６ｃ）に接続されており、これによってピクセルセンサ
／ディスプレイエレメント１０Ａ1 及び１０Ｂ1 は同一
のピクセルクラスタに属する。Ａタイプ及びＢタイプの
ＴＦＴをスイッチとして使用して、ピクセルの２つのコ
ラム又はローを１つのゲートライン又は１つのデータラ
インに接続することができる。Ａタイプ及びＢタイプの
ＴＦＴは、Ｎチャネル及びＰチャネルＴＦＴのような異
なるターンオン特性を有するか又は異なるしきい値電圧
を有することが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２Ｄ（２次元）感
知及びディスプレイのアレイの技術に関し、より詳細に
は画像形成及びディスプレイのアレイにおいてピクセル
のクラスタを形成する方法及びその実施に関する。
【０００２】本発明は、ピクセルのロー（行）及びコラ
ム（列）を駆動するピクセルスイッチとして薄膜トラン
ジスタ（ＴＦＴ）を用いるアクティブマトリックス構成
を有する２Ｄ画像形成及びディスプレイのアレイに適用
でき、特定の参照物と共に説明される。しかし、本発明
はより広範囲の用途をもち、本発明の教示を有益に用い
ることができる他の環境及び用途において有益に使用で
きることが理解されるであろう。
【０００３】
【従来の技術】薄膜トランジスタ制御のピクセルアレイ
は、多くのタイプの２Ｄスキャナー及び大画面ディスプ
レイにおける基本的な基礎単位である。従来のアレイデ
ザインでは、走査ドライバがＴＦＴのゲートを制御し
て、データラインを介して信号を各ピクセルに転送した
り各ピクセルから転送したりする。図１に示されるよう
に、ピクセルセンサ１０はコラム及びローに複数配列さ
れてアレイを形成する。ピクセルセンサの各コラム１２
は１つのゲートライン１４を共有し、ピクセルセンサの
各ロー１６は１つのデータライン１８を共有する。ＴＦ
Ｔ２０のうちの１つが各ピクセルセンサ／ディスプレイ
エレメント１０、ゲートライン１４及びデータライン１
８に接続されるように、ＴＦＴ２０は各ゲートライン１
４及びデータライン１８の交差点に配置されている。従
って、従来のデザインでは、ピクセル構成２２はゲート
ライン、データライン、ピクセルセンサ／ディスプレイ
エレメント及び少しのマージンからなる。ゲートライン
及びデータラインの幅は、電気信号を伝えるためのコン
ダクタンスの要求量によって決定される。アレイの解像
度は、センサ／ディスプレイエレメントのサイズならび
にゲートライン及びデータラインの幅によって制限され
る。画像形成又はディスプレイのためにアレイの妥当な
充填率を維持するためには、ピクセルセンサ／ディスプ
レイエレメント１０のサイズをあまり小さくすることは
できない。何故なら、サイズを小さくしすぎるとディス
プレイ又は画像の品質に影響を及ぼすからである。ゲー
トライン又はデータラインの数を減少させると、ピクセ
ルアレイのサイズを大きくすることができ、性能も改良
することができる。
【０００４】現行の２Ｄスキャナー及びフラットパネル
ディスプレイでは、ピクセルの各コラムはゲートライン
を介して高速単一結晶シリコン回路の外部シフトレジス
タに接続し、ピクセルの各ローはデータラインを介して
外部データ転送システムに接続する。このようなデザイ
ンでは、ピクセルアレイと外部回路との間に多数のライ
ン接続が存在する。従って、各ライン間の間隔が非常に
小さい高密度アレイは特にパッケージングが非常に複雑
であり、困難で高価である。
【０００５】従来の２Ｄ画像形成システムでは、大量の
冗長ピクセルデータが処理されることも既知である。図
１に示すようなアレイ構成では、感知処理はコラム毎に
行われる。データラインの各ローは電気信号を同時に転
送し、画像形成処理の解像度、グレーレベル及びカラー
は特定のアレイのデザインによって固定されるため、柔
軟性が殆どない。
【０００６】しかし、実際には、通常の文書は多様な解
像度、グレーレベル又はカラーを有する。同一文書にお
いてさえも、異なるサブ領域は異なる画像特性（解像
度、グレーレベル又はカラー）を有しうる。更に、用途
によっては、同一文書から異なる画像品質が要求される
可能性がある。例えば、高解像度のカラー画像のプリス
キャンは、走査時間及びメモリスペースを節約すること
ができる低解像度及びブラック／ホワイトのカラーで行
われうる。
【０００７】従来の画像形成処理を用いて、画像形成領
域内の各ピクセルを読み取ってデータ収集システムに信
号を送る。外部システムはこの情報を分析し、データを
圧縮する。従って、膨大な量の冗長データの転送及び記
憶を処理する必要があり、画像形成速度を増加させよう
とする際に障害となる。
【０００８】更に、従来のデザインでは、窒化シリコン
（ＳｉＮ）ゲート絶縁体を有するＮチャネルのａ−Ｓｉ
ＴＦＴがピクセルスイッチとして使用されている。こ
のようなデバイスは、低いリーク電流、小さなしきい値
電圧及び優れたスイッチ特性を有することで既知であ
る。しかし、Ｐチャネルのａ−Ｓｉ ＴＦＴは、流動性
がより低く、スイッチ特性が劣っていることで既知であ
る。更に、ゲート絶縁体としてＳｉＮ膜のみを有するＴ
ＦＴに関しては、ＮチャネルのＴＦＴのしきい値電圧は
０ボルトに近い。従って、既存の従来のアレイデザイン
は、単一のしきい値電圧を有するＮチャネルのＴＦＴを
実施しており、ＰチャネルのＴＦＴ及び異なるしきい値
電圧を有するＴＦＴは望ましいものとして考慮されてい
ない。
【０００９】従って、ピクセルのクラスタが形成され、
ピクセル内のピクセルセンサ／ディスプレイエレメント
を個々にアドレスすることができる画像形成及びディス
プレイのアレイを発達させるのが望ましいことがわかっ
ている。ピクセルクラスタを有するピクセルセンサ／デ
ィスプレイエレメントのアドレス指定は、様々な所定の
しきい値電圧を有するＮチャネル及びＰチャネルの多結
晶Ｓｉ ＴＦＴを用いることによって達成される。この
デザインにより、ピクセルのより多くのコラム及び／又
はローの接続をより少ない数のゲートライン及び／又は
データラインに接続することができる。このような構造
により、（ｉ）アレイ内のデータライン及び／又はゲー
トラインの数が減少し、充填率が向上する；（ii）外部
回路へのライン接続の数が減少し、アレイのパッケージ
ング処理が簡略になる；（iii)２Ｄ画像走査において異
なる解像度レベル及び画像形成パターンを選択すること
ができ、従って画像形成速度が向上し、データ記憶要求
量が減少する；(iv)様々なしきい値電圧を有するＴＦＴ
を使用することによって近隣のピクセル間で平均化する
など、簡潔な動作がピクセルレベルで可能になる；（v)
セルユニット内でサブピクセルとして使用されるピクセ
ルを個々に制御するため、カラー画像形成及びディスプ
レイにおいて使用することができる。
【００１０】
【発明が解決しようとする課題】本発明は、前述の全て
の問題及び他の問題を克服する、新しい改良された感知
及びディスプレイのアレイを考慮する。
【００１１】
【課題を解決するための手段】本発明のアレイでは、ピ
クセルのクラスタが形成され、Ｎチャネル及びＰチャネ
ルの多結晶Ｓｉ ＴＦＴを使用してコンビネーションス
イッチングを行い、クラスタ内の各ピクセルを個々にア
ドレスする。
【００１２】本発明の別の態様によると、異なるしきい
値電圧を有するＮチャネル及び／又はＰチャネルのＴＦ
Ｔを同一アレイにおいて使用する。
【００１３】本発明の更に別の態様によると、異なるタ
ーンオン特性及び／又は異なる電圧しきい値を有するＴ
ＦＴが選択的に起動される。
【００１４】本発明の請求項１の態様は、複数のピクセ
ルクラスタを含む２次元アレイであって、各ピクセルク
ラスタは、個々にアドレス可能な複数のピクセルセンサ
／ディスプレイエレメントと、少なくとも１つのゲート
ラインと、少なくとも１つのデータラインと、複数の薄
膜トランジスタ（ＴＦＴ）スイッチと、を機能的に接続
して構成され、前記複数のＴＦＴスイッチのうち少なく
とも１つのＴＦＴスイッチが前記複数のＴＦＴスイッチ
のうちの他のＴＦＴスイッチとは異なる所定の電気特性
を有する。
【００１５】本発明の主な利点は、ゲートライン及びデ
ータラインの数を減少させることによって充填率を増加
させる画像形成及びディスプレイのアレイを設けること
にある。このようなアプローチは、高解像度アレイの小
さなピクセルにとって特に重要である。
【００１６】本発明の別の利点は、本発明の構造に従っ
て配置されるアレイが外部回路へのライン接続を減少
し、アレイのパッケージング処理を大幅に簡略化するこ
とである。
【００１７】本発明の更に別の利点は、この構造によっ
て２Ｄ画像走査のための異なる解像度レベル及び画像形
成パターンを選択できることである。いくつかの解像度
レベル及び画像形成パターンは異なるゲートアドレスシ
ーケンスに従って選択され、従って画像形成速度を向上
させ、データ記憶要求量を減少させる。
【００１８】本発明の更に別の利点は、様々なしきい値
電圧を有するＮチャネル及びＰチャネルのＴＦＴを使用
してピクセルクラスタを構成することによって実現さ
れ、ここで高域、低域及び中間フィルタリングなどの簡
潔な画像処理が達成される。
【００１９】本発明の更に別の利点は、このデザインが
カラーディスプレイ及びカラー画像走査に使用できるこ
とであり、ここでは４つのタイプのＴＦＴを使用して３
つのカラーピクセル及び１つのブラック／ホワイトピク
セルを制御する。
【００２０】本発明の他の利点及び有益な点は、以下の
詳細な説明を読み、理解するにつれて当業者に明らかに
なるであろう。
【００２１】
【発明の実施の形態】本発明は、いくつかのパーツ及び
パーツの構成において物理的な形をなすことができ、本
発明の好適な実施の形態は本明細書において詳しく説明
され、その一部を形成する添付図面において図示され
る。
【００２２】ここで、本発明の好適な実施の形態を制限
する目的ではなく、これを単に例示する目的である図面
を参照する。図１は、既知の技術に従った画像形成及び
ディスプレイのアレイの構成を示している。
【００２３】図２は、本発明に従った画像形成及びディ
スプレイのアレイ構成の簡潔な例を示している。特に、
２つのピクセルコラム３０ａ及び３０ｂは単一のゲート
ライン３２ａを共有し（ピクセルコラム３０ｃ及び３０
ｄは単一のゲートライン３２ｂを共有している）、各ピ
クセルロー３４ａ（３４ｂ）は単一のデータライン３６
ａ（３６ｃ）に接続されており、これによってピクセル
センサ／ディスプレイエレメント（時折ピクセルと呼ば
れる）１０Ａ1 及び１０Ｂ1 は同一のピクセルクラスタ
内に含まれる。コラム及びローにおいてこのクラスタを
繰り返すことによってアレイが構成される。あるいは、
図３に示されるように、ピクセルの２つのロー３４ａ及
び３４ｂは単一のデータラインを共有することができ
る。同一のアレイ構造において、２つ又はそれより多く
のピクセルコラムが単一のゲートラインを共有し、２つ
又はそれより多くのピクセルローが単一のデータライン
を共有し、このタイプの組み合わせによってピクセルク
ラスタを形成するアレイ構造が可能であることも理解さ
れ、これは以下により詳細に示される。
【００２４】図２を再び参照すると、Ａタイプ及びＢタ
イプのＴＦＴをスイッチとして使用して、ピクセルの２
つのコラム又は２つのローを１つのゲートライン又は１
つのデータラインに接続することができる。Ａタイプ及
びＢタイプのＴＦＴには、Ｎチャネル及びＰチャネルの
ＴＦＴのような異なるターンオン特性を有するＴＦＴを
適用可能であり、これらのＴＦＴの特性は概して図４に
示される。ＰチャネルのＴＦＴは、負の電圧値
（ＶT(p)）のターンオン又は電圧しきい値を有するもの
として示されており、ＮチャネルのＴＦＴは正の電圧値
（ＶT(n)）のターンオン又は電圧しきい値を有する。Ｎ
チャネル及びＰチャネルのＴＦＴを単一アレイに使用す
ることにより、正及び負のパルスのセットが既知の技術
によってシフトレジスタ（図示せず）に印加されてゲー
トラインをアドレスし、従って各コラムのピクセルを連
続的に選択する。
【００２５】図２のアレイのアドレスシーケンスの一例
が図５に示されている。このようなアドレスシーケンス
は、各ゲートラインをシフトレジスタ３３の各２つのス
テージに接続することによって実現され、その結果が読
み出し部３５に送られる。正のゲートパルスＮA を使用
してコラム３０ａ及び３０ｃ内のピクセルを（Ａタイプ
のＴＦＴによって）ターンオンする一方、負のパルスＮ
B を使用してコラム３０ｂ及び３０ｄ内のピクセルを
（ＢタイプのＴＦＴによって）ターンオンする。
【００２６】図２及び図３のＡタイプ及びＢタイプのＴ
ＦＴの代わりに選択される方法は、異なるしきい値電圧
（ＶT ）を有するＴＦＴを使用することである。異なる
しきい値電圧を有する２つのＮチャネルＴＦＴの転送特
性（図６に示す）は、チャネルのドーピング、ゲート誘
電体のドーピング又はゲート誘電体の構造化によって実
現されうる。
【００２７】ＴＦＴのしきい値電圧は、ゲート誘電体の
タイプ及び誘電膜の厚みに依存する。図７に示される構
成において、ＮチャネルのＴＦＴのしきい値電圧は−１
０〜＋１０ボルトの範囲内でありうる。更にこの点に関
して、図８は窒化物及び酸化物のデュアル誘導体を有す
るｐｏｌｙ−Ｓｉ ＴＦＴの刺激転送特性を示してい
る。全体の厚みは１００ｎｍである。窒化物のフラクシ
ョンは１、０．５、０．１及び０であり、ＶT はそれぞ
れ−６．４、１．３、３．０、４．１及び４．１ボルト
である。図８のデータ及び図７の構成を使用して、同一
の基板上に異なるＶT を有するＴＦＴの製造を容易に実
現することができる。
【００２８】適切な厚みのＳｉＮ及びＳｉＯ2 膜を有す
る誘電ゲート絶縁体を使用することによってしきい値電
圧を制御できることが、当発明者に既知である。従っ
て、基板上に２つの異なるしきい値電圧を有する底部ゲ
ート（bottom-gate)ＴＦＴの構造（図７に示す）は、本
発明に使用することができる構造の一例である。この構
造を実現するためのスキームは、従来のゲート絶縁体形
成処理を行う前にＴＦＴ１のＳｉＮ−１層を加えること
である。この構造により、ＴＦＴ１のＶT(1)がＴＦＴ２
のＶT(2)よりも小さくなる。
【００２９】異なるしきい値電圧ＶT のＴＦＴを形成す
る他の方法が可能であり、このような方法を本発明の教
示と関連して使用することができる。
【００３０】図２のアレイにおいて、図７に示されるよ
うな異なる電圧しきい値のＴＦＴを用いて、例えば図９
に示されるような特定のパルスパターンに従って所望の
ピクセルを選択的に起動させることが可能である。この
例では、ゲートライン３２ａから生じた選択パルスＮA
を印加してコラム３０ａ内のピクセルを起動させる。こ
の後、ゲートライン３２ａに選択パルスＮB を印加し
て、コラム３０ｂ内のピクセルセンサ／ディスプレイエ
レメントを起動させる。同様に、次に続くゲートライン
３２ｂに対してパルス（Ｎ＋１）A が生じるとコラム３
０ｃ内のピクセルが起動され、次にパルス（Ｎ＋１）B
が生じることによってコラム３０ｄ内のピクセルが起動
される。
【００３１】ＮB 及び（Ｎ＋１）B ゲートパルスはコラ
ム３０ｂ及び３０ｄ内のピクセルのみではなく、コラム
３０ａ及び３０ｃ内のピクセルもターンオンすることに
注意すべきである。従って、所望のように各ピクセルを
選択するには、逐次的な読み取り又は書き込み信号が必
要である。画像形成に関しては、まずＡタイプのＴＦＴ
をターンオンし、次にＢタイプのＴＦＴをターンオンす
る。ディスプレイに関しては、まずＢタイプのＴＦＴを
ターンオンし、次にＡタイプのＴＦＴをターンオンしな
ければならない。この逐次の読み取り及び書出しに関す
る更なる論述は、この説明の以下のセクションにおいて
述べられる。
【００３２】前述したように、第１及び第２の方法なら
びに図２及び図３の構造を組み合わせることにより、ピ
クセルの２つのコラム及び２つのローが同一アレイにお
いてゲートライン及びデータラインを共有するようにさ
せることができる。この構成は、図１０に示される。特
に、ゲートライン４４ａ及びデータライン４６の交差点
において、ＴＦＴ ＴA 〜ＴD によるデータライン及び
ゲートラインの共有が示されており、これによってピク
セルエレメント１０Ａ1 、１０Ｂ2 、１０Ｃ2及び１０
Ｄ1 がクラスタを形成する。図１０のアレイも図２の３
３及び３５のような外部エレメントを含むことに注意す
る。
【００３３】図１１は、異なるしきい値電圧（ＶT ）が
使用され、かつＮチャネル及びＰチャネルトランジスタ
の双方がトランジスタＴA 〜ＴD として使用される場合
の、図１０のアレイの例示的な画像形成ゲートアドレス
波形を提供している。
【００３４】前述の教示を拡張して、コンビネーション
ゲートアドレス方法によって制御されるピクセルスイッ
チとしてＮタイプ及びＰタイプのＴＦＴを使用すること
により、追加のピクセルがより少ない数のゲートライン
を共有することができる。図１２には、３つのゲートラ
インＡ〜Ｃによって制御される８個のピクセル１０1〜
１０8 の一例が、アドレスパターンと共に示されてい
る。この図において、ゲートラインＡ〜Ｃに対するゲー
トパルスの可能な組み合わせは２3 通りある。各組み合
わせは、図に含まれる動作テーブルによって示されるよ
うに１つのピクセルをターンオンするように動作する。
例えば、ピクセル１０1 、１０3 、１０5及び１０7 は
ピクセルスイッチングエレメントとしてＮタイプのＴＦ
Ｔを使用し、ピクセル１０2 、１０4 、１０6 及び１０
8 はピクセルスイッチングエレメントとしてＰタイプの
ＴＦＴを使用する。従って、ゲートラインＡ〜Ｃの各々
が正の信号（＋Ｖ）を供給する場合、ＴＦＴ５０、５２
及び５４がターンオンされ、ピクセルセンサ１０1 から
データライン５６までの経路を提供する。更なる例示的
な例として、ゲートラインＡが正のパルス（＋Ｖ）を有
し、ゲートラインＢ及びＣが負のパルス（−Ｖ）を有す
る場合、ピクセルセンサ１０4 がデータライン５６に接
続される。特に、パルスのこのパターンによってＴＦＴ
６０、６２及び５４がオンになり、ピクセルセンサ１０
4 のデータライン５６への経路を提供する。
【００３５】一般的な所見として、Ｎチャネル及びＰチ
ャネルのＴＦＴをアレイに使用することにより、２n 個
のピクセルエレメントをｎ個のゲートラインによって選
択することができる。より一般的な所見として、ｍ個の
タイプのＴＦＴがある場合、ｍn 個のピクセルエレメン
トを有するクラスタの各ピクセルエレメントは、ｎ個の
ゲートラインによって個々にアドレス可能である。従っ
て、ピクセルクラスタはｍG ≧ｎの関係を有し、ここで
ｍはＴＦＴのタイプの数であり、Ｇはゲートラインの数
であり、ｎはピクセルクラスタ内のピクセルエレメント
の数である。
【００３６】図１６及び図１７に示されるように、多様
な２Ｄアレイ構造において前述の教示を実施することが
できる。図１６は、４個のピクセルエレメント８０ａ、
８０ｂ、８０ｃ及び８０ｄ、２つのゲートライン８２ａ
及び８２ｂならびに２つのデータライン８４ａ及び８４
ｂがクラスタを形成するアレイの実施の形態を示してい
る。近隣のピクセルエレメントとラインを共有すること
により、この構造は各クラスタが１つのデータラインと
１つのゲートラインを共有する構造に相当する。
【００３７】図１７は、クラスタ内に８個のピクセルエ
レメント９０ａ〜９０ｈを有する実施の形態を開示して
いる。各クラスタは、３つのゲートライン９２ａ〜９２
ｃ及び１つのデータライン９４ａに接続している。近隣
のピクセルエレメントとゲートラインを共有する示され
たスキームを用いて、１つのゲートライン及び１つのデ
ータラインを有する８個のピクセルエレメントからなる
１つのクラスタを形成することができる。
【００３８】個々にアドレス可能なピクセルエレメント
を有するクラスタのデザインを用いて、調節可能な画像
形成解像度を得ることができる。図１０に示されるよう
な、１つのデータラインを共有するピクセルの２つのロ
ー及び１つのゲートラインを共有するピクセルの２つの
コラムのデザインを考慮すると、特定のゲートアドレス
シーケンスを用いて４つのレベルの画像解像度及び多数
の画像形成パターンが選択可能である。例えば、図１３
（Ａ）に示されるゲートアドレスシーケンスを用いるこ
とにより、図１３（Ｂ）の画像形成パターンが生じる。
この状況では、相互接続された４個のピクセルＡ〜Ｄの
うち（図１０の）Ａタイプのピクセルのみがターンオン
される。図１３（Ｃ）のゲートシーケンスでは、Ａタイ
プ及びＣタイプのピクセルがターンオンされ、図１４に
示される画像形成パターンを生じる。
【００３９】図１５（Ａ）及び図１５（Ｂ）は、異なる
空間周波数及び解像度を用いて得ることができる更なる
画像形成パターンを示している。様々なパターンを選択
するこの能力は、本発明の画像形成における柔軟性を示
している。この画像形成パターンの用途は、画像形成バ
ーコード、デジタルペーパー、独特の特色を有するグラ
フィック画像ならびに文字及びオブジェクト認識を含む
ことに注意する。
【００４０】本文中に述べられる技術を用いて、ピクセ
ルレベルのアナログ動作を得ることができる。特に、異
なるしきい値電圧を有するＴＦＴを使用することによっ
て、近隣のピクセルに関する画像信号を平均化すること
ができる。例えば、図６に示されるＶT(2)よりも大きな
ゲートパルスを用いて、図１０のＡタイプ及びＢタイプ
のピクセルが共にターンオンされ、データライン４６は
Ａタイプ及びＢタイプのピクセルからの全電荷を読み取
る。このアナログ能力により、画像の解像度及びディス
プレイの品質を高める技術を含むアレイの動作において
柔軟性を生じることができる。
【００４１】前述の実施の形態は、ピクセルのいくつか
のロー及び／又はコラムをより少ない数のゲートライン
及びデータラインと組み合わせるという利点を多数の構
成が有しうることにより、本発明の汎用性を示してい
る。
【００４２】これらの構成を検討することにより、アレ
イの動作に必要なゲートライン及びデータラインを減少
させるとアレイの充填率が増加し、必要な外部接続を減
少させることが確実になる。これは、高解像度及び高密
度アレイの小さなピクセルに対して特に有用であり、画
像形成解像度及びパターン画像形成、ピクセルレベルの
アナログ動作、ならびに画像形成及びディスプレイのた
めのカラー選択を柔軟に制御する。
【００４３】図２、図３、図１０、図１６及び図１７の
前述のアレイ構成は、画像セルの例を詳細に示してい
る。個々のピクセルは、画像セル内のサブピクセルであ
る。アドレス信号を操作することによって画像セル内の
様々なピクセルを選択的に起動することが可能であり、
これによって、前述の様々な用途のためのアレイの使用
に柔軟性が与えられる。
【００４４】図１８は、例えば画像フィルタとして使用
される基本的な「画像セル」のレイアウトをより詳細に
示している。４個のコーナーピクセル１００ａ〜１００
ｄはＮチャネルのＴＦＴ１０２ａ〜１０２ｄによって制
御されており、４個のエッジピクセル１０４ａ〜１０４
ｄはＰチャネルのＴＦＴ１０６ａ〜１０６ｄによって制
御されている。中央ピクセル１０８は、ＴＦＴ１０２ａ
〜１０２ｄ及び１０６ａ〜１０６ｄよりも高いしきい値
電圧を有するＮチャネル１１０及びＰチャネル１１２の
双方によって制御されている。基本的な画像セル内の全
てのピクセルは、ＴＦＴチャネルを介して同一のデータ
ライン１１４に接続されている。
【００４５】異なる電圧しきい値及び極性の所定のパル
スシーケンスを印加することによって、図１９（Ａ）〜
図１９（Ｅ）に示されるパターンが生成される。特に、
正の通常の電圧しきい値信号（ＶT ：＋）が印加される
と、図１９（Ａ）に示すように、Ｎチャネルの通常電圧
しきい値ＴＦＴ１０２ａ〜１０２ｄによって制御される
４個のコーナーピクセル１００ａ〜１００ｄが起動され
る。負の通常電圧信号（ＶT ：−）が印加されると、図
１９（Ｂ）に示されるように４個のエッジピクセル１０
４ａ〜１０４ｄが起動される。図１９（Ｃ）に示される
ように、高電圧の正の信号（ＶT ：＋＋）が印加される
と、コーナーピクセル１００ａ〜１００ｄが再び起動さ
れ、高いＶT のＮチャネルＴＦＴ１１０によって制御さ
れる中央ピクセル１０８も起動される。同様にして、高
い負の信号（ＶT ：−−）が印加されると、図１９
（Ｄ）に示すように４つのエッジＴＦＴ１０４ａ〜１０
４ｄが起動され、高いＶT のＰチャネルＴＦＴ１１２に
よって制御される中央ピクセル１０８も起動される。
【００４６】最後に、図１９（Ｅ）に示されるように、
ディスプレイモードの際、初めに正又は負の電圧信号
（ＶT ：＋又はＶT ：−）が使用され、続いて高い正の
信号（ＶT ：＋＋）又は負の信号（ＶT ：−−）が使用
されると、中央ピクセル１０８が起動される。この最後
のシーケンスでは、外側のピクセル１００ａ〜１００ｄ
（１０４ａ〜１０４ｄ）は中に記憶されているデータを
先に供給しているため、次のより高圧のパルス（ＶT ：
＋＋又はＶT ：−−）が受け取られると、中央ピクセル
１０８のみがデータライン１１４に送る情報を有する。
【００４７】ピクセルのこの選択的な起動により、特性
が広範囲の用途において実施される柔軟なアレイが生じ
る。特定の用途には、低域、高域及び中間フィルタリン
グの生成が含まれる。従って、本発明に従って構成され
るアレイは、画像強調デバイスとして使用される能力を
有する。
【００４８】画像強調を提供する能力は、画像の有用性
を高めるのに重要である。例えば、画像強調処理は、画
像の品質、明瞭性又は視覚的外観などの人間の知覚面を
向上させることができる。別の用途の例ではオブジェク
ト識別があり、これは画像強調処理によって可能にな
る。既存のシステムでは、画像強調アルゴリズムはフォ
トショップ（Photoshop)として既知であるソフトウェア
によってオフラインで行われる。前述のピクセル接続構
造に基づいて、オンラインの画像強調処理をハードウェ
ア構造において達成することができる。ハードウェア処
理は、画像強調タスクの速度及び簡易さを向上させる。
オンラインのハードウェア画像強調の論述を促すため
に、図２０（Ａ）及び図２０（Ｂ）が画像周波数変調器
の例として設けられている。
【００４９】低域フィルタリングに注目すると、典型的
な画像では、近隣のピクセル間の空間的相関が大きいた
め、エネルギーは主に低周波数成分に集中している。し
かし、画像の劣化は、周波数ドメインに広がる広帯域ラ
ンダムノイズに更に密接に関連している。高周波数成分
を低減することにより、低域フィルタリングは少量の信
号の減少を犠牲にして大量のノイズを減少させる。低域
フィルタリングの動作は、以下の式によって表される。
【数１】
【００５０】式中、ｈ（ｎ1 ，ｎ2 ）は低域フィルタの
インパルス応答を表し、Ａはｈ（ｎ1 ，ｎ2 ）のサポー
トを表している。図２０（Ａ）は、ｈ（ｎ1 ，ｎ2 ）の
例を提供している。前述のコンビネーションゲートアド
レス技術を用いて、選択された画像パターンに対する低
域フィルタリング動作を実現することができる。図２０
（Ｂ）は、図２０（Ａ）のインパルス応答の画像形成パ
ターンを示している。図２０（Ｂ）の画像形成ウィンド
ウ内のピクセルは全て同時にターンオンされ、コンボル
ーション（たたみ込み）動作の結果を生成する。
【００５１】高域フィルタリングに関しては、画像の高
周波数成分が強調されるが、これは概して画像のエッジ
又は微細な部分に相当する。高域フィルタリングは局部
的なコントラストを増加させ、従って画像を鮮鋭にす
る。高域フィルタリングに重要な基本動作は低域フィル
タリングの基本動作に類似しているが、異なるタイプの
インパルス応答を使用する。
【００５２】図２１（Ａ）は、高域フィルタのインパル
ス応答の例を提供している。このフィルタリングスキー
ムでは、重み付けされたピクセル信号間で減算を用い
る。これは、図２１（Ｂ）及び図２１（Ｃ）の画像形成
パターンを用いて画像形成を２度行い、次にその結果を
互いから引くことによって達成することができる。
【００５３】中間フィルタリングは、インパルスノイズ
及び「ソルトアンドペッパー」ノイズ（ごま塩雑音）を
減少させるのに有用である。これらのタイプのノイズ
は、画像のコーディング及びノイズの多いチャネルをわ
たる伝送又は電気センサのノイズによって生じる。中間
フィルタリングは、非線形処理によってこれらのノイズ
を減少させる。中間フィルタでは、ウィンドウは画像に
沿ってスライドし、ウィンドウ内のピクセルの中間強度
値は処理されているピクセルの強度を表す。例えば、図
２２に示されるウィンドウの平均強度は、ピクセル１２
０の強度を表す。平均強度は、ウィンドウ内の全てのピ
クセルが同時にターンオンされる際に得られる。
【００５４】異なるタイプのフィルタリングの使用に注
目すると、典型的な文書において、画像特性の詳細は画
像領域によって大幅に異なる。例えば、空の背景は通常
高周波数成分が少ないが、前景のオブジェクトは高周波
数成分が多い。従って、ノイズが減少される一方で有用
な情報が保たれるように、異なる画像フィルタを異なる
特性領域に使用するべきである。
【００５５】図２３は、前述のピクセル接続及び選択概
念に従って構成されるアレイと共に使用可能な適応画像
強調システムを示している。この処理は、低画像形成解
像度のプリスキャン１２６で画像１２４を処理すること
によって開始される。プロセッサ（処理制御）１２８
は、プリスキャンの情報を使用することによって強調処
理のタイプを決定する。プロセッサ１２８は、様々な既
知の処理デバイスのいずれも可能であり、適切な画像フ
ィルタを選択する既知の技術を使用することができる。
この後、適応イメージャ１３０はプロセッサ１２８の制
御下で画像１２４を処理し、強調された処理画像１３２
が適応イメージャ１３０から得られる。プリスキャン動
作及び適応画像形成は共に、本発明の教示に従って構成
されたアレイを使用することによって達成することがで
きる。
【００５６】図２４（Ａ）、図２４（Ｂ）及び図２５
は、低域フィルタリング（図２４（Ａ））、高域フィル
タリング（図２４（Ｂ））及び中間フィルタリング（図
２５）をそれぞれ示している。フィルタリング処理は、
ソフトウェアアルゴリズムに共通して使用される概念に
従う。従って、このような処理は当業者には公知であ
る。しかし、この処理は、処理が達成されうる簡易さ及
び速度を増加させるハードウェア環境において行われ
る。図２４（Ａ）、図２４（Ｂ）及び図２５に設けられ
る信号及び重みは単なる例示的な目的であり、様々な異
なるインパルス応答及び重みを使用することができる。
【００５７】図２６は、図１８に部分的に示される画像
形成セルのレイアウトの拡張図を示している。完全な画
像強調は、図２６に示されるようなアレイを使用して、
複数回画像を横切るようにセンサアレイをステッピング
（選択）することにより得られる。ステッピングのため
の特定の技術は当該技術において既知であり、この技術
には、本願と同一の譲渡人に譲渡され、本文中に援用さ
れて本発明の一部とするシャオドン ウーら（Xiaodong
Wu, et al.)の米国出願番号０８／６３０，９５５の "
Resolution Enhancement by Multiple Scanning With a
Low-Resolution 2-Dimensional Sensor Array" に記載
の技術が含まれる。
【００５８】前述の教示の更なる用途には、画像のカラ
ーディスプレイがある。例えば、図２及び図１０に示さ
れる構成は入力スキャナーの用途のために容易に実現さ
れるが、ディスプレイ用としては問題がある。しかし、
Ｎチャネル及びＰチャネルＴＦＴをピクセルスイッチと
して使用し、ディスプレイにおいてカラーピクセルの２
つのコラムを１つのゲートラインを介して個々に制御す
ることができる。更に、様々なしきい値電圧（ＶT ）を
有するＴＦＴを用いて、例えば図１０に示されるような
アレイにおいてグレースケールディスプレイを実現する
ことができる。特に、４つの異なるしきい値電圧
（ＶT ）を有するピクセルＡ〜Ｄを用いて、グレースケ
ールの４つのレベルを以下のように得ることができる。ＶG ピクセル Ｖ＋ １ Ｖ＋＋ １、２ Ｖ＋＋＋ １、２、３ Ｖ＋＋＋＋ １、２、３、４
【００５９】また、カラー画像形成処理に関連して本発
明の様々な用途が存在する。１つの用途は図１０を参照
して述べられ、ここで基本エレメント即ちセルは３個の
カラーピクセルと１個のブラック／ホワイトピクセルか
ら形成される。図１１に示されるようなゲートアドレス
シーケンスを使用することにより、全体又は部分的なカ
ラー画像が選択され、もしくは図１３（Ａ）に示される
ゲートアドレスシーケンスを使用することによってブラ
ック／ホワイト画像形成が選択される。所望のアドレス
シーケンスの選択は、異なる文書か又は異なるカラー領
域を有する同一文書に対して行われる。
【００６０】同一文書上で、いくつかの異なるカラー選
択を行って画像の特徴付けをすることができる。この使
用は特にハイライトカラーを有する画像形成文書に有益
であり、これによって文書全体にわたる過度のフルカラ
ー画像形成を防ぎ、従って画像形成速度を増加させるこ
とができる。
【００６１】前述の技術の別の用途は、カラー強調であ
る。人間の視覚系は異なる強度（明暗）よりも異なるカ
ラーにより敏感であるため、カラー変調は情報交換及び
文書表現において多大な影響を及ぼしうる。カラー強調
処理は、周波数変調及びフィルタリング技術に関連する
ものに類似した適切な技術を選択することによって実施
される。個々のピクセルを選択することにより、カラー
変調はオンラインハードウェアを用いて直接行われる。
【００６２】アレイを形成する開示されたピクセル接続
によってスキャナーの速度を増加させ、これらの技術を
実施するデバイス内のデータ記憶装置をより有効に使用
できる。特に、前述のように、従来の２Ｄ画像形成シス
テムでは、大量の冗長ピクセルデータが処理されてい
る。例えば、通常のテキスト文書では、走査される領域
の６０％又はそれより多くが情報をもたない。１つの文
書内でさえも、写真画像及びテキスト材料のように異な
る解像度の画像が存在することも既知である。従来の画
像処理を用いて、画像領域の各ピクセルがデータを読み
出し、冗長データの大量の転送及び記憶を必要とするデ
ータ収集システムに信号を送ると、画像形成速度の増加
の障害になってしまう。
【００６３】前述のシステムは、本発明の柔軟な画像形
成解像度を用いることによって改良される。例えば、異
なるタイプの文書に対して異なる走査解像度を用いるこ
とができる。テキスト文書に対しては、図１３（Ｂ）に
示されるような低解像度を使用することができる。この
特定の例では、４個のピクセル毎に１個のみがアクティ
ブにデータを読み出し、データ収集システムに信号を送
る。写真画像に対しては、高解像度が選択される。
【００６４】画像形成解像度は、走査されている画像の
タイプに従ってプリセットされる。画像のタイプは、ユ
ーザ又はセンサのいずれかによって決定される。センサ
を使用する場合、多量の文書が初めの段階でセンサを通
過し、次にセンサによって決定された解像度で走査され
る。本発明の技術を用いて、センサは低解像度のプリス
キャンモードを行う画像形成アレイそのものとし、最終
的な走査の解像度を決定することができる。従って、高
解像度走査が不要であるとセンサが決定した場合、情報
の記憶、データの記憶及び走査速度は大幅に高められ
る。
【００６５】また、同一文書上の異なるサブ領域に対し
て異なる走査解像度を用いることも可能である。例え
ば、図１２の構造に関連して示された図１３（Ａ）及び
図１３（Ｃ）に示されるような様々なゲートアドレスシ
ーケンスを用いることにより、提案されたピクセル制御
のスキームを使用して、異なる解像度が同一文書上に実
現され、冗長データ処理が更に減少される。例えば、高
解像度画像形成は写真画像領域のみにおいて行われる一
方、残りのテキスト画像に対しては低解像度を用いる。
スマートセンサを用いて、テキスト文書に対してさえ
も、より低い解像度がブランクのサブ領域において選択
され、文字領域には高解像度が選択される。ここで、ス
マートセンサは迅速な低解像度モードで動作するアレイ
そのものであってもよい。
【００６６】先の段落で説明した教示の更なる用途は、
文字及びオブジェクト認識のための組み合わされたデー
タライン及びゲートラインのピクセルコンビネーション
の使用である。提案されたピクセル接続構造は、文字及
びオブジェクト認識のためのニューラルネットワークの
一部になることが可能である。
【００６７】図２７は、クローズドループを用いた文字
及びオブジェクトを認識する適応システムの一例を示し
ている。このシステムにおいて、画像１４０は（本発明
のアレイの教示に従って構成される）画像形成デバイス
１４２において、選択された画像形成パターン１４４で
走査される。画像形成デバイス１４２の出力は、走査の
全体的な強度である。次にこの出力は、既知の方法で、
選択された画像を表す所望の信号１４６と比較され、所
望の信号と実際の出力との差であるエラー信号１４８が
生成される。このエラー信号を用いて、既知のニューラ
ルネットワークアルゴリズムなどの適応アルゴリズムは
画像形成アレイの画像形成パターンを調節する。最終的
に、選択された画像形成パターンが許容交差内で画像と
適合すると、システムは最小エラーに達する。
【００６８】適切なアドレスシーケンスに関する論述に
戻ると、本発明は、画像形成モードの際にピクセルセン
サに記憶されたデータがセンサから読み出される画像形
成及びディスプレイのアレイに適用できることに注意す
る。従って、複数のピクセルがゲートライン又はデータ
ラインに関連し（即ち、各ピクセルがセルのサブピクセ
ルであるセルユニット又はピクセルクラスタとして）、
かつ読み出し信号が異なるＶT を有する構造では、個々
のサブピクセル値を得るには低レベルから高レベルの順
で読み取る必要がある。
【００６９】４個のピクセル（Ｐ1 〜Ｐ4 ）が１ボルト
〜４ボルトのしきい値電圧（ＶT ）を有するゲートライ
ンに接続されていると仮定すると、第１の読み出し信号
は１ボルト、第２の読み出し信号は２ボルト、第３は３
ボルト、第４は４ボルトである。この順序により、各サ
ブピクセルの値を得る。一方、４ボルトの信号を初めに
受け取った場合、全てのデータは１度で読み出される。
いくつかの例では、このような読み出しは特定のセルユ
ニットのサブピクセルの合計値を得るのに望ましいこと
を理解する。しかし、個々のピクセル値を得るには、低
いものからより高いものへの読み出しシーケンスが必要
である。
【００７０】本発明のアレイがディスプレイモードにあ
る場合、読み込み値は高い値から低い値の順で読み込ま
れる。従って、１ボルト〜４ボルトのしきい値電圧（Ｖ
T ）を有するピクセルの同一シナリオでは、第１の読み
込み信号は４ボルトであり、先に進むにつれて１ボルト
ずつ下がり、４番目の読み込み信号は１ボルトになる。
【００７１】カラー画像形成に注目した例の説明を補
う。４ボルトのＶT 読み込み信号を有する全てのピクセ
ルにレッドカラー信号を配置する場合、初めの信号の後
に全てのピクセルＰ1 〜Ｐ4 はレッドカラー信号を記憶
する。従って、非常に短期間でピクセルＰ1 〜Ｐ3 にエ
ラーが生じる。しかし、次の読み込み信号はミリ秒単位
で送られるため、３ボルトのＶT 読み込み信号を有する
ピクセルに対してエラーが迅速に補正され、処理が進む
につれて全ての補正が行われる。
【００７２】特に、次の読み込みカラー信号が３ボルト
のＶT 読み込み信号を有するピクセルに対してグリーン
である場合、この信号を受け取った後に４ボルトのＶT
読み込みを有するピクセルはレッドカラー信号を保持
し、Ｐ1 〜Ｐ3 は全てグリーンカラー信号を含む。続い
て、２ボルトの読み込み信号を有するピクセルに対して
次のカラー信号、例えばブルーが生成されると、レッド
及びグリーンカラー信号を記憶したピクセルはそのまま
保持され、１ボルト及び２ボルトのＶT 読み込み信号を
有するピクセルは共にブルーカラー信号を有する。最後
に、１ボルトのＶT 読み込み信号を有するピクセルはカ
ラー信号（ブラック／ホワイト信号）を受け取る。
【００７３】本発明は、好適な実施の形態を参照して説
明された。本明細書を読み、理解するにつれて変更が他
者に生じることは明らかであろう。このような変更が請
求の範囲又はその同等物の範囲内である限り、本発明は
これらの全てを含むものと意図される。
【図面の簡単な説明】
【図１】既知のピクセルアレイデバイスである。
【図２】異なるコラムのピクセルが単一のゲートライン
に接続された本発明の画像形成及びディスプレイのアレ
イである。
【図３】異なるローのピクセルが単一のデータラインに
接続された本発明の画像形成及びディスプレイのアレイ
である。
【図４】Ｎチャネル及びＰチャネルＴＦＴのターンオン
特性を示すグラフである。
【図５】ゲートラインをアドレスしてピクセルの連続コ
ラムを選択するようにシフトレジスタに印加される負及
び正のパルスのセットである。
【図６】しきい値電圧ＶT(1)及びＶT(2)を有する２つの
ＮチャネルＴＦＴの概略的な転送特性を示している。
【図７】２つの異なるしきい値電圧を有する同一基板上
の底部ゲートＴＦＴの構造を示している。
【図８】ゲート電圧（Ｖ）対ソース−ドレイン電流
（Ａ）のグラフである。
【図９】図２のアレイのゲートラインをアドレスする波
形を示している。
【図１０】２つのコラムが単一のゲートラインを共有
し、ピクセルの２つのローが単一のデータラインを共有
するアレイを示している。
【図１１】図１０のアレイの波形をアドレスする画像形
成ゲートを示している。
【図１２】３つのゲートライン及び関連するアドレスパ
ターンによって制御される８個のピクセルの一例であ
る。
【図１３】（Ａ）は、図１０のアレイのゲートアドレス
シーケンスである。（Ｂ）は、（Ａ）の画像形成パター
ンを図１０のアレイに実施した結果を示している。
（Ｃ）は、図１０のゲートラインに実施されるアドレス
シーケンスである。
【図１４】図１３（Ｃ）のアドレスシーケンスを図１０
のアレイに実施した結果である。
【図１５】（Ａ）及び（Ｂ）は、様々なアドレスシーケ
ンスを図１０のアレイに実施することによって得られる
画像形成パターンを示している。
【図１６】本発明の教示に従ったアレイを形成する接続
構造を示している。
【図１７】本発明の教示に従ったアレイを形成する別の
接続構造を示している。
【図１８】本発明の教示に従った基本的な「画像セル」
のレイアウトを示している。
【図１９】（Ａ）〜（Ｅ）は、伴ったしきい値電圧を印
加することによって図２１の基本的な画像形成セルから
得られる異なる画像パターンを示している。
【図２０】（Ａ）及び（Ｂ）は、低域フィルタのインパ
ルス応答の表現と、インパルス応答の画像パターンを示
している。
【図２１】（Ａ）〜（Ｃ）は、高域フィルタリングのイ
ンパルス応答の一例と、これに関連する画像パターンを
示している。
【図２２】中間フィルタリングによる選択された走査ピ
クセルの強度を表している。
【図２３】本発明のピクセル選択概念に基づいた適応画
像強調システムを示している。
【図２４】（Ａ）及び（Ｂ）は、低域及び高域フィルタ
リングの例を示している。
【図２５】中間フィルタリングの例を示している。
【図２６】図１８の「画像セル」のレイアウトの拡張図
を示している。
【図２７】本発明の教示を実施するクローズドループを
用いた文字及びオブジェクトを認識する適応システムの
一例を示している。
【符号の説明】
３０ａ、ｂ、ｃ、ｄ ピクセルコラム ３２ａ、ｂ ゲートライン ３４ａ、ｂ ピクセルロー ３６ａ、ｂ、ｃ データライン
【手続補正書】
【提出日】平成９年１１月２８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１４】
【図２２】
【図１２】
【図１３】
【図１６】
【図１８】
【図１５】
【図１７】
【図２０】
【図２１】
【図２３】
【図２７】
【図１９】
【図２４】
【図２５】
【図２６】
フロントページの続き (72)発明者 ジェームズ ビー．ボイス アメリカ合衆国 94024 カリフォルニア 州 ロス アルトス ラッセル アベニュ ー 1036 (72)発明者 ロバート エー．ストリート アメリカ合衆国 94306 カリフォルニア 州 パロ アルト ラ パラ アベニュー 894 (72)発明者 デイビッド ケイ．フォーク アメリカ合衆国 94306 カリフォルニア 州 パロ アルト ウィルキー ウェイ 4276 アパートメント ディー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数のピクセルクラスタを含む２次元ア
    レイであって、 各ピクセルクラスタは、 個々にアドレス可能な複数のピクセルセンサ／ディスプ
    レイエレメントと、 少なくとも１つのゲートラインと、 少なくとも１つのデータラインと、 複数の薄膜トランジスタ（ＴＦＴ）スイッチと、 を機能的に接続して構成され、 前記複数のＴＦＴスイッチのうち少なくとも１つのＴＦ
    Ｔスイッチが前記複数のＴＦＴスイッチのうちの他のＴ
    ＦＴスイッチとは異なる所定の電気特性を有する、 ２次元アレイ。
JP30642897A 1996-10-21 1997-10-21 ２次元アレイ Expired - Lifetime JP4138053B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/734,770 US6011531A (en) 1996-10-21 1996-10-21 Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays
US734770 2000-12-12

Publications (2)

Publication Number Publication Date
JPH10222097A true JPH10222097A (ja) 1998-08-21
JP4138053B2 JP4138053B2 (ja) 2008-08-20

Family

ID=24953011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30642897A Expired - Lifetime JP4138053B2 (ja) 1996-10-21 1997-10-21 ２次元アレイ

Country Status (2)

Country Link
US (1) US6011531A (ja)
JP (1) JP4138053B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999001856A1 (en) * 1997-07-02 1999-01-14 Seiko Epson Corporation Display
JP2002040990A (ja) * 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
KR20020069414A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7145623B2 (en) 2002-02-06 2006-12-05 Sharp Kabushiki Kaisha Flat panel display having concentrated switching element arrangement and method of manufacturing the same
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US7595781B2 (en) 2002-06-17 2009-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
JP2012083779A (ja) * 2000-05-18 2012-04-26 Semiconductor Energy Lab Co Ltd 電子装置及び電子機器
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
JP2016126337A (ja) * 2014-12-26 2016-07-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置およびその駆動方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139050B2 (en) * 1995-07-20 2012-03-20 E Ink Corporation Addressing schemes for electronic displays
US6646245B2 (en) * 1999-01-22 2003-11-11 Intel Corporation Focal plane averaging implementation for CMOS imaging arrays using a split photodiode architecture
US6411305B1 (en) * 1999-05-07 2002-06-25 Picsurf, Inc. Image magnification and selective image sharpening system and method
US6593557B1 (en) * 1999-10-28 2003-07-15 Xerox Corporation Reduction of line noise appearance in large area image sensors
US6950115B2 (en) * 2001-05-09 2005-09-27 Clairvoyante, Inc. Color flat panel display sub-pixel arrangements and layouts
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
US6593562B1 (en) * 2001-10-04 2003-07-15 Indigo Systems Corporation Electro-optical sensor arrays with reduced sensitivity to defects
GB0130600D0 (en) * 2001-12-21 2002-02-06 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
US7361881B2 (en) * 2002-03-13 2008-04-22 Oy Ajat Ltd Ganged detector pixel, photon/pulse counting radiation imaging device
TW580665B (en) * 2002-04-11 2004-03-21 Au Optronics Corp Driving circuit of display
KR100942833B1 (ko) * 2002-12-20 2010-02-18 엘지디스플레이 주식회사 액정표시장치 및 그의 구동장치
JP4228947B2 (ja) * 2003-05-20 2009-02-25 日産自動車株式会社 撮像装置
US7057590B2 (en) * 2003-11-04 2006-06-06 Infineon Technologies Ag LED array implementation
KR100686343B1 (ko) * 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100578842B1 (ko) * 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
US7474788B2 (en) * 2004-09-08 2009-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for enhancing image resolution using a modification vector
TWI294612B (en) * 2005-05-25 2008-03-11 Novatek Microelectronics Corp Apparatus for gate switch of amorphous lcd
US7710022B2 (en) * 2006-01-27 2010-05-04 Global Oled Technology Llc EL device having improved power distribution
JP4274192B2 (ja) * 2006-02-28 2009-06-03 ブラザー工業株式会社 画像処理装置及び画像形成装置
KR100892613B1 (ko) * 2007-04-25 2009-04-08 삼성전자주식회사 액정 패널 및 이를 구비하는 액정 표시 장치
DE102007000873A1 (de) * 2007-11-12 2009-06-04 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
US7754542B2 (en) 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
US8110450B2 (en) 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
CN101290747B (zh) * 2008-06-18 2011-01-12 北京工业大学 电子纸屏幕的图像显示方法
JP2010060601A (ja) * 2008-09-01 2010-03-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法
US8896505B2 (en) * 2009-06-12 2014-11-25 Global Oled Technology Llc Display with pixel arrangement
CN102117602A (zh) * 2009-12-31 2011-07-06 上海天马微电子有限公司 显示面板的驱动结构
KR101735386B1 (ko) * 2010-06-25 2017-05-30 엘지디스플레이 주식회사 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법
CN102332245A (zh) * 2011-10-14 2012-01-25 深圳市华星光电技术有限公司 液晶显示装置及其驱动方法
CN103792746A (zh) * 2014-01-27 2014-05-14 北京京东方光电科技有限公司 一种阵列基板、其制备方法及显示装置
US9953218B2 (en) * 2014-07-14 2018-04-24 Lenovo (Singapore) Pte. Ltd. Automatic camera adjustment for text documents
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US10255834B2 (en) * 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
CN105047161B (zh) * 2015-08-26 2018-06-08 京东方科技集团股份有限公司 像素单元驱动装置、方法和显示装置
CN106019743B (zh) * 2016-06-15 2023-08-22 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置
CN106206657A (zh) * 2016-07-18 2016-12-07 武汉华星光电技术有限公司 像素单元及显示装置
CN106502016A (zh) * 2016-12-09 2017-03-15 惠科股份有限公司 一种显示面板和显示装置
CN107045239A (zh) * 2017-04-05 2017-08-15 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示面板及显示装置
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
US11170718B2 (en) * 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
CN209343106U (zh) * 2018-12-04 2019-09-03 惠科股份有限公司 一种显示面板和显示装置
CN110164927A (zh) * 2019-05-13 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板
KR20210077087A (ko) 2019-12-16 2021-06-25 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시장치
CN111653591B (zh) * 2020-06-09 2023-12-19 合肥京东方卓印科技有限公司 显示基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585183B1 (fr) * 1985-07-19 1987-10-09 Thomson Csf Procede de fabrication d'un detecteur d'image lumineuse et detecteur matriciel bidimensionnel obtenu par ce procede
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
GB2223618A (en) * 1988-10-07 1990-04-11 Philips Electronic Associated Display devices
GB9209734D0 (en) * 1992-05-06 1992-06-17 Philips Electronics Uk Ltd An image sensor
US5319480A (en) * 1993-03-19 1994-06-07 Honeywell Inc. Liquid crystal half-tone display with gray level uniformity

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US7460094B2 (en) 1997-07-02 2008-12-02 Seiko Epson Corporation Display apparatus
US6618029B1 (en) 1997-07-02 2003-09-09 Seiko Epson Corporation Display apparatus
WO1999001856A1 (en) * 1997-07-02 1999-01-14 Seiko Epson Corporation Display
US7397451B2 (en) 1997-07-02 2008-07-08 Seiko Epson Corporation Display apparatus
US8400598B2 (en) 1998-05-19 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US8711309B2 (en) 1998-05-19 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US7787086B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8054430B2 (en) 1998-05-19 2011-11-08 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
JP2002040990A (ja) * 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2012083779A (ja) * 2000-05-18 2012-04-26 Semiconductor Energy Lab Co Ltd 電子装置及び電子機器
KR20020069414A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7145623B2 (en) 2002-02-06 2006-12-05 Sharp Kabushiki Kaisha Flat panel display having concentrated switching element arrangement and method of manufacturing the same
US7595781B2 (en) 2002-06-17 2009-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2016126337A (ja) * 2014-12-26 2016-07-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP4138053B2 (ja) 2008-08-20
US6011531A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
JP4138053B2 (ja) ２次元アレイ
US7027018B2 (en) Display device and driving method thereof
US6856308B2 (en) Image display apparatus
US6181438B1 (en) Method and apparatus for digital image darkness control using quantized fractional pixels
US6421041B2 (en) Active matrix display and image forming system based on multiple partial image displays
US4651287A (en) Digital image processing algorithm for output devices with discrete halftone gray scale capability
US4833531A (en) Technique for interpolating a color image for image enlargement or reduction based on look-up tables stored in memory
JP3809573B2 (ja) 表示装置
US7933470B2 (en) Darkness control using pattern matching
US4736137A (en) Matrix display device
JPH06313876A (ja) 液晶表示装置の駆動方法
CN111034183B (zh) 图像处理方法、半导体装置及电子设备
US5680485A (en) Method and apparatus employing erosion-based filter pairs for image mapping
CN112750407B (zh) 电光显示器
CN110648637B (zh) 显示装置和显示控制器
US5745249A (en) Pipelined architecture for patterned halftone generation
KR20050058964A (ko) 액정 표시 장치
US6028588A (en) Multicolor display control method for liquid crystal display
US7746306B2 (en) Display device having an improved video signal drive circuit
US5617216A (en) Image formation device with binary/halftone pixel determination
US7042429B2 (en) Display device and method of driving same
JPH0937159A (ja) 画像検出器
US6445404B1 (en) Methods of providing lower resolution format data into a higher resolution format
US5926582A (en) Method and system for converting multi-gradated image data into binary image data
US5920305A (en) Multicolor display control circuit and method for liquid crystal display

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term