JPH10215054A - バーンインボード - Google Patents
バーンインボードInfo
- Publication number
- JPH10215054A JPH10215054A JP1389897A JP1389897A JPH10215054A JP H10215054 A JPH10215054 A JP H10215054A JP 1389897 A JP1389897 A JP 1389897A JP 1389897 A JP1389897 A JP 1389897A JP H10215054 A JPH10215054 A JP H10215054A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- board
- component
- inspected
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】一枚のバーンインボードに収容されるＩＣ・Ｌ
ＳＩパッケージ等の検査対象部品の収容数を増加させる
ことにより、バーンインの効率化を図る。 【解決手段】検査対象部品の所定の端子と接続される抵
抗、コンデンサ等の周辺部品を面実装部品とし、この面
実装部品を検査対象部品の収容位置の裏面に面実装す
る。
ＳＩパッケージ等の検査対象部品の収容数を増加させる
ことにより、バーンインの効率化を図る。 【解決手段】検査対象部品の所定の端子と接続される抵
抗、コンデンサ等の周辺部品を面実装部品とし、この面
実装部品を検査対象部品の収容位置の裏面に面実装す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、各種のＩＣ・ＬＳ
Ｉパッケージ等の検査対象部品を多数収容してバーンイ
ンされるバーンインボードに関し、詳しくは、検査対象
部品の収容位置の裏面に表面実装型の周辺部品を実装す
ることにより、検査対象部品の収容率を向上させたバー
ンインボードに関するものである。
Ｉパッケージ等の検査対象部品を多数収容してバーンイ
ンされるバーンインボードに関し、詳しくは、検査対象
部品の収容位置の裏面に表面実装型の周辺部品を実装す
ることにより、検査対象部品の収容率を向上させたバー
ンインボードに関するものである。
【０００２】
【従来の技術】ＩＣ・ＬＳＩパッケージ等の検査対象部
品の初期不良を摘出し、初期故障品の除去を行うための
工程として、検査対象部品を多数収容した基板（バーン
インボード）をバーンイン炉に挿入し、所定の電圧を印
加して電気的ストレスを与えると共に、このバーンイン
炉の中の空気を加熱して所定の温度まで上昇させて熱的
ストレスを与えるバーンインがある。
品の初期不良を摘出し、初期故障品の除去を行うための
工程として、検査対象部品を多数収容した基板（バーン
インボード）をバーンイン炉に挿入し、所定の電圧を印
加して電気的ストレスを与えると共に、このバーンイン
炉の中の空気を加熱して所定の温度まで上昇させて熱的
ストレスを与えるバーンインがある。
【０００３】このバーンインにおいては、バーンインボ
ードをバーンイン炉の所定の位置に挿入すると、バーン
インボードに設けたコネクタの端子に外部から電圧が供
給され、この電圧は、バーンインボードの電源層、プリ
ントパターン等を通じて検査対象部品の各端子に印加さ
れて、電気的ストレスが加えられる。
ードをバーンイン炉の所定の位置に挿入すると、バーン
インボードに設けたコネクタの端子に外部から電圧が供
給され、この電圧は、バーンインボードの電源層、プリ
ントパターン等を通じて検査対象部品の各端子に印加さ
れて、電気的ストレスが加えられる。
【０００４】そして更に、バーンイン炉の中を所定の温
度まで加熱することによって、検査対象部品も加熱され
て、熱的ストレスが加えられるのである。
度まで加熱することによって、検査対象部品も加熱され
て、熱的ストレスが加えられるのである。
【０００５】従って、このバーンインの行われたＩＣ・
ＬＳＩパッケージ等は、故障品であれば初期破壊され
て、不良が検出され、不良品が出荷されることを事前に
防止することができるのである。
ＬＳＩパッケージ等は、故障品であれば初期破壊され
て、不良が検出され、不良品が出荷されることを事前に
防止することができるのである。
【０００６】バーンイン炉に挿入するバーンインボード
には、通常、検査対象部品の形状や、端子の数、配置等
に合わせて、検査対象部品を収容できるバーンイン専用
のソケット（バーンインソケット）が実装されている。
そして、そのバーンインソケットに検査対象部品を収容
することにより、各端子は、バーンインボードの内層に
設けられたグランド層若しくは電源層、または、バーン
インボードの表面若しくは裏面に施されたプリントパタ
ーンや表面に実装された抵抗、コンデンサ等の周辺部品
に接続される。
には、通常、検査対象部品の形状や、端子の数、配置等
に合わせて、検査対象部品を収容できるバーンイン専用
のソケット（バーンインソケット）が実装されている。
そして、そのバーンインソケットに検査対象部品を収容
することにより、各端子は、バーンインボードの内層に
設けられたグランド層若しくは電源層、または、バーン
インボードの表面若しくは裏面に施されたプリントパタ
ーンや表面に実装された抵抗、コンデンサ等の周辺部品
に接続される。
【０００７】ここで、バーンインボードに実装される抵
抗やコンデンサ等の周辺部品は、接続される検査対象部
品の各端子の機能、電気特性等によって決定されるもの
で、その形状としては、例えば、図７（Ａ）に示すよう
なリード抵抗３０や、図７（Ｂ）に示すようなネットワ
ーク抵抗３１が用いられ、これらはいずれも、バーンイ
ンボードの表面において、隣り合うソケット間若しくは
ボードの端部にピン実装される。
抗やコンデンサ等の周辺部品は、接続される検査対象部
品の各端子の機能、電気特性等によって決定されるもの
で、その形状としては、例えば、図７（Ａ）に示すよう
なリード抵抗３０や、図７（Ｂ）に示すようなネットワ
ーク抵抗３１が用いられ、これらはいずれも、バーンイ
ンボードの表面において、隣り合うソケット間若しくは
ボードの端部にピン実装される。
【０００８】
【発明が解決しようとする課題】しかしながら、隣り合
うソケット間等に抵抗等の周辺部品をピン実装すると、
その分ソケットを実装できる領域が狭められ、バーンイ
ンボード１枚当たりのＩＣ・ＬＳＩパッケージの実装数
も制限され、検査効率が悪いという問題がある。
うソケット間等に抵抗等の周辺部品をピン実装すると、
その分ソケットを実装できる領域が狭められ、バーンイ
ンボード１枚当たりのＩＣ・ＬＳＩパッケージの実装数
も制限され、検査効率が悪いという問題がある。
【０００９】従って、従来のバーンインボードにおいて
は、ソケット間等に実装される抵抗等の周辺部品を減少
させることにより、ソケット間隔を狭め、検査対象部品
の収容率を向上させて、バーンインボード一枚当たりの
部品の検査効率を高めることに課題を有している。
は、ソケット間等に実装される抵抗等の周辺部品を減少
させることにより、ソケット間隔を狭め、検査対象部品
の収容率を向上させて、バーンインボード一枚当たりの
部品の検査効率を高めることに課題を有している。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るバーンインボードは、少なくとも、検
査対象部品を収容する多数の収容部と、これら収容部に
収容された各検査対象部品の所定の端子とそれぞれ接続
される周辺部品とを基板に配設させたバーンインボード
であって、前記周辺部品は面実装部品であり、少なくと
もその一部は、前記収容部の配設位置の裏面側に実装し
たことを要旨とするものである。
に、本発明に係るバーンインボードは、少なくとも、検
査対象部品を収容する多数の収容部と、これら収容部に
収容された各検査対象部品の所定の端子とそれぞれ接続
される周辺部品とを基板に配設させたバーンインボード
であって、前記周辺部品は面実装部品であり、少なくと
もその一部は、前記収容部の配設位置の裏面側に実装し
たことを要旨とするものである。
【００１１】このように、周辺部品を収容部配設位置の
裏面に実装したことにより、従来は基板の表面の収容部
間に実装されていた周辺部品を表面側において減少させ
ることができるため、収容部の配設間隔を従来より詰め
ることができる。また、周辺部品を面実装部品としたこ
とにより、厚みをとらず、アセンブリも比較的容易に行
うことができる。
裏面に実装したことにより、従来は基板の表面の収容部
間に実装されていた周辺部品を表面側において減少させ
ることができるため、収容部の配設間隔を従来より詰め
ることができる。また、周辺部品を面実装部品としたこ
とにより、厚みをとらず、アセンブリも比較的容易に行
うことができる。
【００１２】また、前記収容部は、基板表面に設けた複
数の電極上に配設されると共に、検査対象部品を収容す
ることによって、検査対象部品の端子と前記複数の電極
とを導通させる導電部材からなるものである。
数の電極上に配設されると共に、検査対象部品を収容す
ることによって、検査対象部品の端子と前記複数の電極
とを導通させる導電部材からなるものである。
【００１３】このように、収容部を導電部材により構成
させたことにより、従来形式のソケットが不要となり、
ソケットのコンタクトピンが突出していた領域にも周辺
部品を実装できるようになる。
させたことにより、従来形式のソケットが不要となり、
ソケットのコンタクトピンが突出していた領域にも周辺
部品を実装できるようになる。
【００１４】更に、導電部材は、異方性導電部材である
ことを特徴とする。
ことを特徴とする。
【００１５】このように、導電部材として異方性導電部
材を用いたことにより、検査対象部品の収容位置の厳密
な位置合わせを必要とせず、検査対象部品の端子と基板
上の電極とを容易に導通させることができる。
材を用いたことにより、検査対象部品の収容位置の厳密
な位置合わせを必要とせず、検査対象部品の端子と基板
上の電極とを容易に導通させることができる。
【００１６】
【発明の実施の形態】次に、本発明の実施形態として、
面実装型のＬＳＩパッケージであるＢＧＡ（Ball Grid
Arrey）パッケージ用のバーンインボード１０につい
て、図面に基づいて説明する。
面実装型のＬＳＩパッケージであるＢＧＡ（Ball Grid
Arrey）パッケージ用のバーンインボード１０につい
て、図面に基づいて説明する。
【００１７】図１に示すバーンインボード１０は、基板
１１と、図１においては１つしか示されていないが実際
には基板１１上に多数配設された収容部１２と、表面及
び裏面に実装された多数の周辺部品である面実装部品１
３とから概略構成されている。また、実際のバーンイン
時には、収容部１２に面実装型のＬＳＩであるＢＧＡパ
ッケージ１４が収容され、更にその上に、収容されたす
べてのＢＧＡパッケージ１４を上から押圧するようにし
て蓋部材１５が載置される。
１１と、図１においては１つしか示されていないが実際
には基板１１上に多数配設された収容部１２と、表面及
び裏面に実装された多数の周辺部品である面実装部品１
３とから概略構成されている。また、実際のバーンイン
時には、収容部１２に面実装型のＬＳＩであるＢＧＡパ
ッケージ１４が収容され、更にその上に、収容されたす
べてのＢＧＡパッケージ１４を上から押圧するようにし
て蓋部材１５が載置される。
【００１８】基板１１は、例えば図２に示すように、電
源層１６及びグランド層１７を内部に有する４層基板で
あり、各層は絶縁層１８により絶縁されている。また、
図１に示したように、表面にはＢＧＡパッケージ１４の
端子の配置に対応してその端子数と同数の電極１９が２
次元マトリクス状に設けられている。そしてこの電極１
９は、表面及び裏面に引かれたプリントパターンを介し
て、基板１１上に実装された面実装部品１３や、図示し
ていないコネクタの端子等に接続されている。
源層１６及びグランド層１７を内部に有する４層基板で
あり、各層は絶縁層１８により絶縁されている。また、
図１に示したように、表面にはＢＧＡパッケージ１４の
端子の配置に対応してその端子数と同数の電極１９が２
次元マトリクス状に設けられている。そしてこの電極１
９は、表面及び裏面に引かれたプリントパターンを介し
て、基板１１上に実装された面実装部品１３や、図示し
ていないコネクタの端子等に接続されている。
【００１９】収容部１２は、例えば面状の異方性導電部
材からなり、表面及び裏面は比較的弱い粘着力を有し、
ＢＧＡパッケージ１４よりも若干大きな四角形状に形成
され、その断面は、図２に示すように、斜めに設けられ
た直線状の無数の金属細線２０により構成されている。
この金属細線２０は、１本の幅が数ミクロンであり、各
金属細線間の幅は数十ミクロンとなっている。
材からなり、表面及び裏面は比較的弱い粘着力を有し、
ＢＧＡパッケージ１４よりも若干大きな四角形状に形成
され、その断面は、図２に示すように、斜めに設けられ
た直線状の無数の金属細線２０により構成されている。
この金属細線２０は、１本の幅が数ミクロンであり、各
金属細線間の幅は数十ミクロンとなっている。
【００２０】収容部１２に収容されるＢＧＡパッケージ
１４は、ＬＳＩのベアチップをプリント基板に載せ、裏
面に、図３に示すように２次元マトリクス状に球状の端
子２１を配置させた面実装型のＬＳＩパッケージで、例
えば、端子ピッチは０．３ミリメートル、ピッチ間隔は
０．８ミリメートルとなっている。
１４は、ＬＳＩのベアチップをプリント基板に載せ、裏
面に、図３に示すように２次元マトリクス状に球状の端
子２１を配置させた面実装型のＬＳＩパッケージで、例
えば、端子ピッチは０．３ミリメートル、ピッチ間隔は
０．８ミリメートルとなっている。
【００２１】面実装部品１３は、基板１１の表面若しく
は裏面に設けたランドに直接実装される略平面状の抵抗
等からなる周辺部品であり、図４に示すように半田付け
されて基板１１の表面または裏面に面実装される。この
場合、図４に示したように面実装されるため、図７に示
したようなピン実装型のリード抵抗３０やネットワーク
抵抗３１の場合と比較すると、高密度実装が可能であ
り、部品の厚みが薄くなると共に、プリントパターンに
よる配線も簡略化される。また、図５に示したように、
面実装部品１３の一端は通常電源層若しくはグランド層
に、もう一端は、基板１１の電極１９に接続される。
は裏面に設けたランドに直接実装される略平面状の抵抗
等からなる周辺部品であり、図４に示すように半田付け
されて基板１１の表面または裏面に面実装される。この
場合、図４に示したように面実装されるため、図７に示
したようなピン実装型のリード抵抗３０やネットワーク
抵抗３１の場合と比較すると、高密度実装が可能であ
り、部品の厚みが薄くなると共に、プリントパターンに
よる配線も簡略化される。また、図５に示したように、
面実装部品１３の一端は通常電源層若しくはグランド層
に、もう一端は、基板１１の電極１９に接続される。
【００２２】蓋部材１５は、基板１１とほぼ同じ形状、
大きさに形成された板状部材で、収容手段１２に収容さ
れたＢＧＡパッケージ１４を固定させるためのものであ
る。
大きさに形成された板状部材で、収容手段１２に収容さ
れたＢＧＡパッケージ１４を固定させるためのものであ
る。
【００２３】以上のような構成からなるバーンインボー
ド１０は、先ず、基板１１の表面において、電極１９の
全体が覆われるように収容部１２を載置し、収容部１２
の上にＢＧＡパッケージ１４を載置して構成される。
ド１０は、先ず、基板１１の表面において、電極１９の
全体が覆われるように収容部１２を載置し、収容部１２
の上にＢＧＡパッケージ１４を載置して構成される。
【００２４】このとき、収容部１２の金属細線２０の幅
及び各金属細線間の幅は、基板上の電極１９及びＢＧＡ
パッケージ１４の裏面の端子２１のピッチ及びピッチ間
隔と比較してはるかに細いので、ＢＧＡパッケージ１４
の全ての端子が収容部１２に接触していれば、電極１９
と端子２１とは、複数の金属細線２０を介して必ず接続
される。
及び各金属細線間の幅は、基板上の電極１９及びＢＧＡ
パッケージ１４の裏面の端子２１のピッチ及びピッチ間
隔と比較してはるかに細いので、ＢＧＡパッケージ１４
の全ての端子が収容部１２に接触していれば、電極１９
と端子２１とは、複数の金属細線２０を介して必ず接続
される。
【００２５】更に、金属細線２０は斜めに設けられてい
るので、上部からＢＧＡパッケージ１４による重力が加
わっても、折れ曲がって断線するようなことはない。
るので、上部からＢＧＡパッケージ１４による重力が加
わっても、折れ曲がって断線するようなことはない。
【００２６】このようにしてＢＧＡパッケージ１４が収
容されたバーンインボード１０においては、バーンイン
炉に挿入されて加熱されると共に、所定の電圧が印加さ
れると、基板１１上の電極１９から収容部１２の複数の
金属細線２０を通じてＢＧＡパッケージ１４の裏面の端
子２１に電圧が供給される。
容されたバーンインボード１０においては、バーンイン
炉に挿入されて加熱されると共に、所定の電圧が印加さ
れると、基板１１上の電極１９から収容部１２の複数の
金属細線２０を通じてＢＧＡパッケージ１４の裏面の端
子２１に電圧が供給される。
【００２７】このようなバーンインボード１０をバーン
イン炉に挿入して収容されたＢＧＡパッケージ１４を加
熱して熱的ストレスを与えると共に、所定の電圧の印加
により基板１１のプリントパターンを通じてＢＧＡパッ
ケージ１４の各端子に電気的ストレスが加えられ、故障
品は初期破壊されるのである。
イン炉に挿入して収容されたＢＧＡパッケージ１４を加
熱して熱的ストレスを与えると共に、所定の電圧の印加
により基板１１のプリントパターンを通じてＢＧＡパッ
ケージ１４の各端子に電気的ストレスが加えられ、故障
品は初期破壊されるのである。
【００２８】なお、蓋部材１５に加熱手段を設ければ、
蓋部材１５からの熱をＢＧＡパッケージ１４に伝導させ
ることができるので、バーンインボード１０をバーンイ
ン炉に挿入しなくても、ＢＧＡパッケージ１４を加熱す
ることができる。
蓋部材１５からの熱をＢＧＡパッケージ１４に伝導させ
ることができるので、バーンインボード１０をバーンイ
ン炉に挿入しなくても、ＢＧＡパッケージ１４を加熱す
ることができる。
【００２９】本実施形態においては、通常のバーンイン
ボードにおいて検査対象部品を収容するために用いられ
るバーンインソケットを実装していないため、バーンイ
ンソケットのコンタクトピンが基板１１の裏面から突出
するようなことがない。従って、図６に示すように、基
板１１の裏面のどこにでも周辺部品を実装することがで
き、また、プリントパターンを引くことも可能である。
ボードにおいて検査対象部品を収容するために用いられ
るバーンインソケットを実装していないため、バーンイ
ンソケットのコンタクトピンが基板１１の裏面から突出
するようなことがない。従って、図６に示すように、基
板１１の裏面のどこにでも周辺部品を実装することがで
き、また、プリントパターンを引くことも可能である。
【００３０】よって、従来基板の表面においてバーンイ
ンソケット間若しくは基板の端部に実装されていた周辺
部品を、裏面に面実装するようにすれば、隣り合う収容
部１２の間隔を狭めることができ、バーンインボード１
枚当たりの収容部１２の搭載数を増やすことができる。
その結果、バーンインボード１枚当たりの検査対象部品
の収容数も増え、バーンイン工程の効率化を図ることが
できる。
ンソケット間若しくは基板の端部に実装されていた周辺
部品を、裏面に面実装するようにすれば、隣り合う収容
部１２の間隔を狭めることができ、バーンインボード１
枚当たりの収容部１２の搭載数を増やすことができる。
その結果、バーンインボード１枚当たりの検査対象部品
の収容数も増え、バーンイン工程の効率化を図ることが
できる。
【００３１】また、通常のバーンインボードに実装され
るバーンインソケットは、バーンインに耐えうるよう設
計されているため、耐熱性等に優れており、通常のソケ
ットに比べて高価である。更に、１枚のバーンインボー
ドには多数のソケットが実装されるので、バーンインボ
ード１枚当たりのコストはかなり高い。
るバーンインソケットは、バーンインに耐えうるよう設
計されているため、耐熱性等に優れており、通常のソケ
ットに比べて高価である。更に、１枚のバーンインボー
ドには多数のソケットが実装されるので、バーンインボ
ード１枚当たりのコストはかなり高い。
【００３２】従って、本発明のようにバーンインソケッ
トを使用しない場合には、大幅なコストの低減を図るこ
とができる。
トを使用しない場合には、大幅なコストの低減を図るこ
とができる。
【００３３】以上説明した実施形態では、バーンインボ
ードにＢＧＡパッケージを収容する場合を例に挙げて説
明したが、本発明の適用範囲はこれらに限定されるもの
ではなく、他の様々なタイプのＩＣ、ＬＳＩにも適用で
きる。
ードにＢＧＡパッケージを収容する場合を例に挙げて説
明したが、本発明の適用範囲はこれらに限定されるもの
ではなく、他の様々なタイプのＩＣ、ＬＳＩにも適用で
きる。
【００３４】
【発明の効果】以上説明したように、本発明に係るバー
ンインボードは、周辺部品を面実装部品とし、この面実
装部品を収容部配設位置の裏面に実装したことにより、
従来は基板の表面の収容部間に実装されていた周辺部品
を表面側において減少させることができるため、収容部
の配設間隔を従来より詰めることができる。従って、収
容部を配設できる領域を増加させることができ、収容部
の配設数を増やすことができるため、バーンインボード
一枚当たりの検査対象部品の収容数も増え、バーンイン
工程の効率化を図ることができる。
ンインボードは、周辺部品を面実装部品とし、この面実
装部品を収容部配設位置の裏面に実装したことにより、
従来は基板の表面の収容部間に実装されていた周辺部品
を表面側において減少させることができるため、収容部
の配設間隔を従来より詰めることができる。従って、収
容部を配設できる領域を増加させることができ、収容部
の配設数を増やすことができるため、バーンインボード
一枚当たりの検査対象部品の収容数も増え、バーンイン
工程の効率化を図ることができる。
【００３５】また、収容部を導電部により構成させたこ
とにより、従来形式のソケットが不要となり、ソケット
のコンタクトピンが突出していた領域にも周辺部品を実
装できるようになる。従って、基板の裏面において周辺
部品を実装できる領域が一層増えるため、更に、収容部
の配設間隔を詰めることができ、これに伴い検査対象部
品の収容数を増加させることにより、更なるバーンイン
工程の効率化を図ることができる。
とにより、従来形式のソケットが不要となり、ソケット
のコンタクトピンが突出していた領域にも周辺部品を実
装できるようになる。従って、基板の裏面において周辺
部品を実装できる領域が一層増えるため、更に、収容部
の配設間隔を詰めることができ、これに伴い検査対象部
品の収容数を増加させることにより、更なるバーンイン
工程の効率化を図ることができる。
【００３６】更に、従来用いられていた高価なバーンイ
ン専用のソケットが不要となるため、バーンインボード
一枚当たりのコストを大幅に削減することができる。
ン専用のソケットが不要となるため、バーンインボード
一枚当たりのコストを大幅に削減することができる。
【００３７】また、導電部材として異方性導電部材を用
いたことにより、検査対象部品の収容位置の厳密な位置
合わせを必要とせず、検査対象部品の端子と基板上の電
極とを容易に導通させることができるため、検査対象部
品の収容が容易となり、更にバーンイン工程の効率化を
図ることができる。
いたことにより、検査対象部品の収容位置の厳密な位置
合わせを必要とせず、検査対象部品の端子と基板上の電
極とを容易に導通させることができるため、検査対象部
品の収容が容易となり、更にバーンイン工程の効率化を
図ることができる。
【図１】本発明に係るバーンインボードの実施形態の一
例の構成を示す説明図である。
例の構成を示す説明図である。
【図２】同バーンインボードにおける基板及びＢＧＡパ
ッケージの接続状態を示す説明図である。
ッケージの接続状態を示す説明図である。
【図３】同バーンインボードに収容されるＢＧＡパッケ
ージの裏面における端子の配置を示す説明図である。
ージの裏面における端子の配置を示す説明図である。
【図４】同バーンインボードに実装される面実装部品を
示す説明図である。
示す説明図である。
【図５】同バーンインボードに実装される面実装部品の
接続形態を示す説明図である。
接続形態を示す説明図である。
【図６】同バーンインボードの裏面を示す説明図であ
る。
る。
【図７】従来のバーンインボードに用いられている周辺
部品を示す説明図である。
部品を示す説明図である。
１０：バーンインボード １１：基板 １２：収容部 １３：面実装部品（周辺部品） １４：ＢＧＡパッケー
ジ １５：蓋部材 １６：電源層 １７：グランド層 １８：絶縁層 １
９：電極 ２０：金属細線 ２１：端子 ３０：リード抵抗 ３１：ネットワーク抵抗
ジ １５：蓋部材 １６：電源層 １７：グランド層 １８：絶縁層 １
９：電極 ２０：金属細線 ２１：端子 ３０：リード抵抗 ３１：ネットワーク抵抗
Claims (3)
- 【請求項１】少なくとも、検査対象部品を収容する多数
の収容部と、これら収容部に収容された各検査対象部品
の所定の端子とそれぞれ接続される周辺部品とを基板に
配設させたバーンインボードであって、前記周辺部品は
面実装部品であり、少なくともその一部は、前記収容部
の配設位置の裏面側に実装したことを特徴とするバーン
インボード。 - 【請求項２】前記収容部は、基板表面に設けた複数の電
極上に配設されると共に、検査対象部品を収容すること
によって、該検査対象部品の端子と前記複数の電極とを
導通させる導電部材からなる請求項１に記載のバーンイ
ンボード - 【請求項３】前記導電部材は、異方性導電部材であるこ
とを特徴とする請求項２に記載のバーンインボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389897A JPH10215054A (ja) | 1997-01-28 | 1997-01-28 | バーンインボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389897A JPH10215054A (ja) | 1997-01-28 | 1997-01-28 | バーンインボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215054A true JPH10215054A (ja) | 1998-08-11 |
Family
ID=11845997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1389897A Pending JPH10215054A (ja) | 1997-01-28 | 1997-01-28 | バーンインボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10215054A (ja) |
-
1997
- 1997-01-28 JP JP1389897A patent/JPH10215054A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3646894B2 (ja) | 電気コネクタ用シュラウド及びそれを用いた電気コネクタ組立体 | |
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| KR20000068821A (ko) | 전력 소자용 지지 기판과 냉각체를 구비하는 장치 및 이의 제조 방법 | |
| US5923529A (en) | Card slot unit for a personal computer | |
| WO1998007041A1 (fr) | Appareil d'essai de dispositifs a semi-conducteur | |
| GB2344463A (en) | Mounting a ball grid array device on a printed circuit board | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US6248961B1 (en) | Wave solder application for ball grid array modules and solder plug | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| US5303466A (en) | Method of mounting surface connector | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| US6434817B1 (en) | Method for joining an integrated circuit | |
| WO1999033109A1 (en) | Bga connector with heat activated connection and disconnection means | |
| JPH10215054A (ja) | バーンインボード | |
| US7705619B2 (en) | Small pitch ball grid array of a package assembly for use with conventional burn-in sockets | |
| US5444299A (en) | Electronic package with lead wire connections | |
| JP2004207565A (ja) | 基板接続構造及びそれを用いた電源装置 | |
| JPH10213624A (ja) | バーンイン方法及びバーンイン装置 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JP2658831B2 (ja) | 検査用コネクタの製造方法 | |
| JPH11307564A (ja) | 半導体装置 | |
| JPH06317630A (ja) | 半導体恒温加速試験装置用基板 | |
| KR20010080602A (ko) | 전기 커플링의 열팽창 제어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061113 |