JPH10214235A - 電子ディスク装置 - Google Patents
電子ディスク装置Info
- Publication number
- JPH10214235A JPH10214235A JP9032786A JP3278697A JPH10214235A JP H10214235 A JPH10214235 A JP H10214235A JP 9032786 A JP9032786 A JP 9032786A JP 3278697 A JP3278697 A JP 3278697A JP H10214235 A JPH10214235 A JP H10214235A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- parity
- memory
- storage
- dram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】多ビット幅のＤＲＡＭを記憶素子として持つ電
子ディスク装置において、ＣＲＣ部を格納するのに、余
分にメモリを使用しないようにした電子ディスク装置の
提供。 【解決手段】二重化されたＣＲＣ格納用ＤＲＡＭ１、３
と、二重化されたＣＲＣのパリティ格納用ＤＲＡＭ２、
４と、ＣＲＣより生成されたパリティをチェックするパ
リティチェック回路５と、ＣＲＣ及びＣＲＣのパリティ
を格納する前記メモリの選択信号を生成する回路６と、
を備え、ＣＲＣをデータとは別のＤＲＡＭに格納する。
子ディスク装置において、ＣＲＣ部を格納するのに、余
分にメモリを使用しないようにした電子ディスク装置の
提供。 【解決手段】二重化されたＣＲＣ格納用ＤＲＡＭ１、３
と、二重化されたＣＲＣのパリティ格納用ＤＲＡＭ２、
４と、ＣＲＣより生成されたパリティをチェックするパ
リティチェック回路５と、ＣＲＣ及びＣＲＣのパリティ
を格納する前記メモリの選択信号を生成する回路６と、
を備え、ＣＲＣをデータとは別のＤＲＡＭに格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子ディスク装置
に関し、特に、メモリを無駄にせずＣＲＣ（cyclic re
dundancy check）を格納する方式に関する。
に関し、特に、メモリを無駄にせずＣＲＣ（cyclic re
dundancy check）を格納する方式に関する。
【０００２】
【従来の技術】従来、この種の多ビット幅のＤＲＡＭ
（ダイナミックランダムアクセス）を記憶素子として持
つ記憶装置においては、例えば特開昭６２−４７９００
号公報に記載されているように、複数のデータセレクタ
により選択されたビットから構成されるデータワードを
単位としてデータの授受を行っている。
（ダイナミックランダムアクセス）を記憶素子として持
つ記憶装置においては、例えば特開昭６２−４７９００
号公報に記載されているように、複数のデータセレクタ
により選択されたビットから構成されるデータワードを
単位としてデータの授受を行っている。
【０００３】
【発明が解決しようとする課題】上記した従来技術の問
題点は、ＣＲＣを転送するために、余分なメモリを使用
することが必要とさている、ということである。その理
由は以下の通りである。
題点は、ＣＲＣを転送するために、余分なメモリを使用
することが必要とさている、ということである。その理
由は以下の通りである。
【０００４】ＤＲＡＭ一個当たりのデータビット数が例
えば４ビット幅等というような多ビット幅のＤＲＡＭを
記憶素子として持つ記憶装置である電子ディスク装置に
おいては、１ワード当たりの、ＥＣＣ（Ｅrror Ｃorre
ction Ｃode；誤り訂正符号）のビット数を少なくする
ために、図２に示すように、１ワードのデータが、同一
のＤＲＡＭに格納されないように、分割してＤＲＡＭに
格納している。図２を参照して、例えば４ビット幅のデ
ータ［Ｄ00、Ｄ10、Ｄ20、Ｄ30］のうちＤ00は第１のＤ
ＲＡＭ、Ｄ10は第２のＤＲＡＭ、Ｄ20は第３のＤＲＡ
Ｍ、Ｄ30は第４のＤＲＡＭという具合である。なお図中
ＥxxはＥＣＣを示している。
えば４ビット幅等というような多ビット幅のＤＲＡＭを
記憶素子として持つ記憶装置である電子ディスク装置に
おいては、１ワード当たりの、ＥＣＣ（Ｅrror Ｃorre
ction Ｃode；誤り訂正符号）のビット数を少なくする
ために、図２に示すように、１ワードのデータが、同一
のＤＲＡＭに格納されないように、分割してＤＲＡＭに
格納している。図２を参照して、例えば４ビット幅のデ
ータ［Ｄ00、Ｄ10、Ｄ20、Ｄ30］のうちＤ00は第１のＤ
ＲＡＭ、Ｄ10は第２のＤＲＡＭ、Ｄ20は第３のＤＲＡ
Ｍ、Ｄ30は第４のＤＲＡＭという具合である。なお図中
ＥxxはＥＣＣを示している。
【０００５】しかしながら、この方式だと、最小転送数
が、（１ワード長）×（ＤＲＡＭのデータビット数）と
なり、１セクタ５１２バイト＋ＣＲＣのＣＲＣ部を格納
するのに、余分なメモリを使用しなければならず、この
ため余分なメモリが必要とされることになる。
が、（１ワード長）×（ＤＲＡＭのデータビット数）と
なり、１セクタ５１２バイト＋ＣＲＣのＣＲＣ部を格納
するのに、余分なメモリを使用しなければならず、この
ため余分なメモリが必要とされることになる。
【０００６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、多ビット幅のＤ
ＲＡＭを記憶素子として持つ電子ディスク装置におい
て、ＣＲＣ部を格納するのに、余分にメモリを使用しな
いようにした電子ディスク装置を提供することにある。
てなされたものであって、その目的は、多ビット幅のＤ
ＲＡＭを記憶素子として持つ電子ディスク装置におい
て、ＣＲＣ部を格納するのに、余分にメモリを使用しな
いようにした電子ディスク装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の電子ディスク装置は、ＣＲＣを格納するメ
モリをデータを格納するメモリとは別に備え、前記ＣＲ
Ｃ及び前記ＣＲＣのパリティを格納するメモリを二重化
したことを特徴としたものである。より詳細には、本発
明の電子ディスク装置は、二重化されたＣＲＣ格納用メ
モリと、二重化されたＣＲＣのパリティ格納用メモリ
と、ＣＲＣより生成されたパリティをチェックするパリ
ティチェック回路と、ＣＲＣ及びＣＲＣのパリティを格
納する前記メモリの選択信号を生成する回路と、を備え
た、ことを特徴とする。
め、本発明の電子ディスク装置は、ＣＲＣを格納するメ
モリをデータを格納するメモリとは別に備え、前記ＣＲ
Ｃ及び前記ＣＲＣのパリティを格納するメモリを二重化
したことを特徴としたものである。より詳細には、本発
明の電子ディスク装置は、二重化されたＣＲＣ格納用メ
モリと、二重化されたＣＲＣのパリティ格納用メモリ
と、ＣＲＣより生成されたパリティをチェックするパリ
ティチェック回路と、ＣＲＣ及びＣＲＣのパリティを格
納する前記メモリの選択信号を生成する回路と、を備え
た、ことを特徴とする。
【０００８】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の電子ディスク装置は、その好まし
い実施の形態において、二重化されたＣＲＣ格納用ＤＲ
ＡＭ（ダイナミックランダムアクセスメモリ）（図１の
１、３）と、二重化されたＣＲＣのパリティ格納用ＤＲ
ＡＭ（図１の２、４）と、ＣＲＣより生成されたパリテ
ィをチェックするパリティチェック回路（図１の５）
と、ＣＲＣ及びＣＲＣのパリティを格納しているＤＲＡ
Ｍのチップセレクト信号を生成するチップセレクト生成
回路（図１の６）を有し、ＣＲＣをデータとは別のＤＲ
ＡＭに格納する、ことを特徴としている。
に説明する。本発明の電子ディスク装置は、その好まし
い実施の形態において、二重化されたＣＲＣ格納用ＤＲ
ＡＭ（ダイナミックランダムアクセスメモリ）（図１の
１、３）と、二重化されたＣＲＣのパリティ格納用ＤＲ
ＡＭ（図１の２、４）と、ＣＲＣより生成されたパリテ
ィをチェックするパリティチェック回路（図１の５）
と、ＣＲＣ及びＣＲＣのパリティを格納しているＤＲＡ
Ｍのチップセレクト信号を生成するチップセレクト生成
回路（図１の６）を有し、ＣＲＣをデータとは別のＤＲ
ＡＭに格納する、ことを特徴としている。
【０００９】本発明の実施の形態においては、ＣＲＣ部
を、データとは別のＤＲＡＭに格納することにより、Ｃ
ＲＣを格納するために、余分にメモリを使用することを
要しなくすることが可能である。
を、データとは別のＤＲＡＭに格納することにより、Ｃ
ＲＣを格納するために、余分にメモリを使用することを
要しなくすることが可能である。
【００１０】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図１は、本発明の一実施例の構成を
示す図である。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図１は、本発明の一実施例の構成を
示す図である。
【００１１】図１を参照して、本実施例においては、Ｃ
ＲＣを格納するためのメモリとして二重化されたＣＲＣ
格納用ＤＲＡＭ１、３と、ＣＲＣのパリティを格納する
ためのメモリとして二重化されたＣＲＣのパリティ格納
用ＤＲＡＭ２、４と、を備え、更に、ＣＲＣより生成さ
れたパリティをチェックするパリティチェック回路５
と、チップセレクト生成回路６と、を備えて構成されて
いる。
ＲＣを格納するためのメモリとして二重化されたＣＲＣ
格納用ＤＲＡＭ１、３と、ＣＲＣのパリティを格納する
ためのメモリとして二重化されたＣＲＣのパリティ格納
用ＤＲＡＭ２、４と、を備え、更に、ＣＲＣより生成さ
れたパリティをチェックするパリティチェック回路５
と、チップセレクト生成回路６と、を備えて構成されて
いる。
【００１２】次に、本発明の実施例の動作について図１
を参照して説明する。
を参照して説明する。
【００１３】データのライト（書き込み）時には、ＣＲ
Ｃ格納用ＤＲＡＭ１、３に、ＣＲＣを同時に格納し、Ｃ
ＲＣのパリティ格納用ＤＲＡＭ２、４に、ＣＲＣより生
成されたパリティを同時に格納する。
Ｃ格納用ＤＲＡＭ１、３に、ＣＲＣを同時に格納し、Ｃ
ＲＣのパリティ格納用ＤＲＡＭ２、４に、ＣＲＣより生
成されたパリティを同時に格納する。
【００１４】データのリード（読み出し）時には、ＣＲ
Ｃ格納用ＤＲＡＭ１よりＣＲＣをリードし、ＣＲＣのパ
リティ格納用ＤＲＡＭ２よりパリティを読み出す。
Ｃ格納用ＤＲＡＭ１よりＣＲＣをリードし、ＣＲＣのパ
リティ格納用ＤＲＡＭ２よりパリティを読み出す。
【００１５】そして、読み出したＣＲＣ及びパリティを
パリティチェック回路５でチェックし、エラーが無けれ
ば、上位装置（不図示）に、ＣＲＣを転送する。
パリティチェック回路５でチェックし、エラーが無けれ
ば、上位装置（不図示）に、ＣＲＣを転送する。
【００１６】一方、パリティチェック回路５でエラーを
検出した場合、チップセレクト生成回路６により、ＤＲ
ＡＭを切り替えＣＲＣ格納用ＤＲＡＭ３及びＣＲＣのパ
リティの格納用ＤＲＡＭ４よりパリティを読み出し、パ
リティチェック回路５でチェックし上位装置にＣＲＣを
転送する。
検出した場合、チップセレクト生成回路６により、ＤＲ
ＡＭを切り替えＣＲＣ格納用ＤＲＡＭ３及びＣＲＣのパ
リティの格納用ＤＲＡＭ４よりパリティを読み出し、パ
リティチェック回路５でチェックし上位装置にＣＲＣを
転送する。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
ＣＲＣを格納するのに信頼性を落とさずにＤＲＡＭを有
効利用することができる、という効果を奏する
ＣＲＣを格納するのに信頼性を落とさずにＤＲＡＭを有
効利用することができる、という効果を奏する
【００１８】その理由は、本発明においては、ＣＲＣを
格納するＤＲＡＭを、データ格納用ＤＲＡＭと別に持
ち、かつ、二重化構成としたことによる。
格納するＤＲＡＭを、データ格納用ＤＲＡＭと別に持
ち、かつ、二重化構成としたことによる。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来技術を説明するための図である。
１、３ ＣＲＣ格納用ＤＲＡＭ ２、４ ＣＲＣのパリティ格納用ＤＲＡＭ ５ パリティチェック回路 ６ チップセレクト生成回路
Claims (4)
- 【請求項１】多ビット幅のメモリを記憶素子として備え
た電子ディスク装置において、 ＣＲＣを格納するメモリをデータを格納するメモリとは
別に備え、 前記ＣＲＣ及び前記ＣＲＣのパリティを格納するメモリ
を二重化したことを特徴とする電子ディスク装置。 - 【請求項２】多ビット幅のメモリを記憶素子として備え
た電子ディスク装置において、 二重化されたＣＲＣ格納用メモリと、 二重化されたＣＲＣのパリティ格納用メモリと、 ＣＲＣより生成されたパリティをチェックするパリティ
チェック回路と、 ＣＲＣ及びＣＲＣのパリティを格納する前記二重化され
たメモリの選択信号を生成する回路と、 を備えたことを特徴とする電子ディスク装置。 - 【請求項３】ＣＲＣを格納するメモリを二重化すると共
に、ＣＲＣのパリティを格納するメモリも二重化して備
え、 データの書き込み時には、二重化されたＣＲＣ格納用メ
モリにＣＲＣを同時に格納すると共に、二重化されたＣ
ＲＣのパリティ格納用メモリに前記ＣＲＣより生成され
たパリティを同時に格納し、 データの読み出し時には、前記二重化されたＣＲＣ格納
用メモリの一方よりＣＲＣを読み出すとともに、前記二
重化されたＣＲＣのパリティ格納用メモリの一方よりパ
リティを読み出し、前記読み出したＣＲＣ及びパリティ
をチェックし、エラーがなければ、前記ＣＲＣを所定の
上位装置に出力転送し、 一方、エラーを検出した場合には、前記二重化されたメ
モリを前記一方から他方に切り替え、切り替えられたＣ
ＲＣ格納用メモリ及びＣＲＣのパリティの格納用メモリ
よりＣＲＣ及びパリティを読み出してチェックする、こ
とを特徴とする電子ディスク装置。 - 【請求項４】前記ＣＲＣ格納用メモリと前記ＣＲＣのパ
リティ格納用メモリがともにダイナミックランダムアク
セスメモリからなる、ことを特徴とする請求項１から３
のいずれか一に記載の電子ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032786A JPH10214235A (ja) | 1997-01-30 | 1997-01-30 | 電子ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032786A JPH10214235A (ja) | 1997-01-30 | 1997-01-30 | 電子ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214235A true JPH10214235A (ja) | 1998-08-11 |
Family
ID=12368542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032786A Pending JPH10214235A (ja) | 1997-01-30 | 1997-01-30 | 電子ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
-
1997
- 1997-01-30 JP JP9032786A patent/JPH10214235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11282552B2 (en) | Memory buffer with data scrambling and error correction | |
| US6754858B2 (en) | SDRAM address error detection method and apparatus | |
| JP4071940B2 (ja) | メモリ設計のための共有式誤り訂正 | |
| US7484161B2 (en) | System, method and storage medium for providing fault detection and correction in a memory subsystem | |
| US6996766B2 (en) | Error detection/correction code which detects and corrects a first failing component and optionally a second failing component | |
| JP3184129B2 (ja) | 記憶装置 | |
| US5452429A (en) | Error correction code on add-on cards for writing portions of data words | |
| US20040003336A1 (en) | Error detection/correction code which detects and corrects memory module/transmitter circuit failure | |
| US20040003337A1 (en) | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure | |
| US20100217915A1 (en) | High availability memory system | |
| US6598199B2 (en) | Memory array organization | |
| US7188296B1 (en) | ECC for component failures using Galois fields | |
| JP2005202957A (ja) | エラー訂正のためのデータの分割 | |
| KR20210051668A (ko) | 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈 | |
| US6141789A (en) | Technique for detecting memory part failures and single, double, and triple bit errors | |
| JP2006085704A (ja) | Ｅｃｃメモリモジュール | |
| TWI689935B (zh) | 具糾錯電路的記憶體 | |
| US11949428B2 (en) | Iterative error correction in memory systems | |
| US20230238049A1 (en) | Address mapping for improved memory reliability | |
| JPH10214235A (ja) | 電子ディスク装置 | |
| JP6862487B2 (ja) | エラー訂正回路を有するメモリ | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JP2000339228A (ja) | 半導体ディスク装置 | |
| JPH11272488A (ja) | 電子ディスク装置 | |
| JP4921216B2 (ja) | メモリ制御回路、記憶システム、情報処理装置、および、メモリ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000314 |