JPH10209607A - Manufacture of circuit board - Google Patents
Manufacture of circuit boardInfo
- Publication number
- JPH10209607A JPH10209607A JP9010618A JP1061897A JPH10209607A JP H10209607 A JPH10209607 A JP H10209607A JP 9010618 A JP9010618 A JP 9010618A JP 1061897 A JP1061897 A JP 1061897A JP H10209607 A JPH10209607 A JP H10209607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- plating
- metal film
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、樹脂製の基板を用
い、レーザ照射及びめっきの工程を経て回路形成をする
ようにした回路板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a circuit board using a resin substrate and forming a circuit through laser irradiation and plating steps.
【０００２】[0002]
【従来の技術】フォトレジスト等を用いた複雑な工程を
必要とすることなく、回路基板に回路を形成をする方法
の一つとして、レーザ照射及びめっきの工程を経て回路
形成をする方法が特開平７−２１２００８号公報等で提
供されている。この特開平７−２１２００８号公報で提
供されている方法は、回路基板の表面の全面に触媒核を
付着形成させ、次に回路形成部を除いてレーザ照射する
ことによって、回路形成部以外の部分の触媒核を除去
し、この後に回路基板を無電解めっき液に浸漬して、触
媒核によって回路形成部にめっき金属を析出させて回路
形成をするようにしたものであり、このようなレーザ照
射及びめっきの工程を経て回路形成をするようにしたも
のである。またこの特開平７−２１２００８号公報に
は、触媒核を用いた無電解めっきで回路形成をする他
に、回路基板の表面の全面にスパッタリング等で金属膜
を形成させ、次に回路形成部を除いてレーザ照射するこ
とによって、回路形成部以外の部分の金属膜を除去し、
この後に回路形成部の金属膜に通電して電解めっきを行
ない、金属膜にめっき金属を析出させて回路形成をする
方法も開示されている。2. Description of the Related Art One of the methods for forming a circuit on a circuit board without requiring a complicated process using a photoresist or the like is a method of forming a circuit through a laser irradiation and plating process. It is provided in, for example, Japanese Unexamined Patent Publication No. 7-212008. The method disclosed in Japanese Patent Application Laid-Open No. 7-212008 discloses a method in which a catalyst nucleus is adhered and formed on the entire surface of a circuit board, and then laser irradiation is performed except for the circuit forming portion, thereby obtaining a portion other than the circuit forming portion. After removing the catalyst nucleus, the circuit board is immersed in an electroless plating solution, and the catalyst nucleus deposits plating metal on the circuit forming portion to form a circuit. And a circuit is formed through a plating process. Japanese Patent Application Laid-Open No. 7-212008 discloses that, besides forming a circuit by electroless plating using a catalyst nucleus, a metal film is formed on the entire surface of the circuit board by sputtering or the like, and then the circuit forming portion is formed. By removing and irradiating the laser, the metal film of the part other than the circuit forming part is removed,
Thereafter, a method is also disclosed in which electrolytic plating is performed by energizing a metal film in a circuit forming portion, and a plating metal is deposited on the metal film to form a circuit.
【０００３】[0003]
【発明が解決しようとする課題】上記のように、特開平
７−２１２００８号公報の方法によれば、レーザ照射及
びめっきの工程を経て回路形成をすることができるもの
であり、フォトレジスト等を用いた複雑な工程を必要と
することなく生産性高く精度の高い回路を形成をするこ
とができる。As described above, according to the method disclosed in Japanese Patent Application Laid-Open No. 7-212008, a circuit can be formed through laser irradiation and plating steps. A circuit with high productivity and high precision can be formed without using the complicated steps used.
【０００４】しかし、上記のように回路基板の表面にレ
ーザ照射をする場合、回路基板が樹脂製であるときに
は、回路基板のレーザ照射部分及びその周囲の表面がレ
ーザによる熱等で炭化されるなどして変質し、この変質
層によって回路基板の回路間の絶縁信頼性が低下するお
それがあるという問題があった。そこで、上記の特開平
７−２１２００８号公報の方法では、レーザ照射をした
後にエタノール、アセトン、トルエン、メチルエチルケ
トン等の有機溶剤を用いて回路基板を洗浄し、レーザ照
射部分に僅かに残留している触媒核や金属膜を除去する
ようにしており、この洗浄の際に、回路基板の表面の変
質層も同時に除去するようにしている。However, when the surface of the circuit board is irradiated with laser as described above, when the circuit board is made of resin, the laser-irradiated portion of the circuit board and the surrounding surface are carbonized by heat or the like by the laser. Then, there is a problem that the insulation reliability between the circuits of the circuit board may be reduced by the deteriorated layer. Therefore, in the method disclosed in Japanese Patent Application Laid-Open No. 7-212008, the circuit board is washed with an organic solvent such as ethanol, acetone, toluene, and methyl ethyl ketone after laser irradiation, and slightly remains on the laser irradiated portion. The catalyst nucleus and the metal film are removed, and at the time of this cleaning, the altered layer on the surface of the circuit board is also removed.
【０００５】しかしながら、有機溶剤による回路基板の
洗浄では、変質層の除去は不十分であり、変質層の残存
によって絶縁信頼性が低下するものであった。また、こ
のように回路基板の変質層の除去をレーザ照射後に行な
うと、回路を形成するための下地として回路形成部に設
けられている触媒核や金属膜も、変質層の除去と同時に
一部が除去されるおそれがあり、この回路形成部の触媒
核や金属膜を下地として回路形成をすると回路はその一
部が欠損したものになり、形成される回路のダメージが
大きいという問題があった。However, when the circuit board is washed with an organic solvent, the deteriorated layer is not sufficiently removed, and the insulation reliability is reduced due to the remaining deteriorated layer. In addition, when the altered layer of the circuit board is removed after the laser irradiation, the catalyst nucleus and the metal film provided in the circuit forming portion as a base for forming a circuit are partially removed simultaneously with the removal of the altered layer. When the circuit is formed using the catalyst nucleus or the metal film of the circuit forming portion as a base, a part of the circuit is lost and there is a problem that the formed circuit is seriously damaged. .
【０００６】本発明は上記の点に鑑みてなされたもので
あり、回路をダメージなく、しかも絶縁信頼性高く形成
することができる回路板の製造方法を提供することを目
的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a circuit board capable of forming a circuit without damaging the circuit and having high insulation reliability.
【０００７】[0007]
【課題を解決するための手段】本発明に係る回路板の製
造方法は、樹脂製の回路基板の表面にレーザ照射及びめ
っきの工程を経て回路形成をすることによって回路板を
製造するにあたって、めっきの後に、回路基板の少なく
ともレーザ照射部分の表面をエッチングすることを特徴
とするものである。SUMMARY OF THE INVENTION A method of manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board by forming a circuit on a surface of a resin circuit board through laser irradiation and plating steps. After that, at least the surface of the laser irradiation portion of the circuit board is etched.
【０００８】また請求項２の発明は、回路基板の表面に
触媒核を形成し、レーザ照射して触媒核を部分的に除去
した後、触媒核を残した部分に無電解めっきを行なう工
程を経て回路形成をすることを特徴とするものである。
また請求項３の発明は、回路基板の表面に金属膜を形成
し、レーザ照射して金属膜を部分的に除去した後、残し
た金属膜にめっきを行なう工程を経て回路形成をするこ
とを特徴とするものである。According to a second aspect of the present invention, there is provided a process for forming a catalyst nucleus on the surface of a circuit board, irradiating a laser to partially remove the catalyst nucleus, and then performing electroless plating on the portion where the catalyst nucleus remains. It is characterized in that a circuit is formed through the process.
According to a third aspect of the present invention, a circuit is formed through a step of forming a metal film on the surface of a circuit board, partially removing the metal film by laser irradiation, and plating the remaining metal film. It is a feature.
【０００９】また請求項４の発明は、レーザ照射は回路
形成部あるいは回路非形成部の輪郭線に沿って行なうこ
とを特徴とするものである。また請求項５の発明は、レ
ーザ照射してめっきを行なった後に、回路形成部のみに
選択的に電解めっきを行なう工程を経て回路形成をする
ことを特徴とするものである。According to a fourth aspect of the present invention, the laser irradiation is performed along a contour of a circuit forming portion or a circuit non-forming portion. Further, the invention according to claim 5 is characterized in that after plating by laser irradiation, a circuit is formed through a step of selectively performing electrolytic plating only on a circuit forming portion.
【００１０】また請求項６の発明は、回路非形成部の金
属を除去することを特徴とするものである。また請求項
７の発明は、エッチングを化学的処理で行なうことを特
徴とするものである。また請求項８の発明は、エッチン
グを物理的処理で行なうことを特徴とするものである。The invention according to claim 6 is characterized in that the metal in the portion where the circuit is not formed is removed. The invention according to claim 7 is characterized in that the etching is performed by a chemical treatment. The invention according to claim 8 is characterized in that the etching is performed by physical processing.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は請求項２の発明の実施の形態の一例を示す
ものであり、樹脂によって電気絶縁性に形成される回路
基板１の表面に、まず図１（ａ）（ｂ）に示すようにそ
の全面に触媒核３を付着させて形成し、次にこの触媒核
３を形成した回路基板１の表面にレーザ照射をして、図
１（ｃ）のように回路基板１の表面の触媒核３を部分的
に除去する。レーザ照射は回路基板１の回路を形成しな
い部分である回路非形成部５ｂのほぼ全面において行な
われるものであり、回路非形成部５ｂの触媒核３をレー
ザ照射によって除去すると共に、回路を形成する部分で
ある回路形成部５ａに触媒核３を残存させるようにして
ある。このように回路基板１の表面にレーザ照射するこ
とによって触媒核３を除去することができるが、この際
に樹脂製の回路基板１の表面もレーザ照射による熱等で
炭化等の変質を受け、図１（ｃ）に示すように回路基板
１の回路非形成部５ｂの表面に炭化物等からなる変質層
６が形成される。Embodiments of the present invention will be described below. FIG. 1 shows an example of the embodiment of the second aspect of the present invention. First, as shown in FIGS. A catalyst nucleus 3 is attached to the entire surface to form the catalyst nucleus 3, and then the surface of the circuit board 1 on which the catalyst nucleus 3 is formed is irradiated with a laser beam, as shown in FIG. Is partially removed. The laser irradiation is performed on almost the entire surface of the circuit non-forming portion 5b which is a portion where the circuit is not formed on the circuit board 1. The catalyst nucleus 3 of the circuit non-forming portion 5b is removed by laser irradiation and a circuit is formed. The catalyst core 3 is left in the circuit forming portion 5a which is a portion. As described above, the catalyst nuclei 3 can be removed by irradiating the surface of the circuit board 1 with the laser. At this time, the surface of the resin-made circuit board 1 also undergoes deterioration such as carbonization due to heat or the like due to the laser irradiation. As shown in FIG. 1C, an altered layer 6 made of carbide or the like is formed on the surface of the circuit non-formed portion 5b of the circuit board 1.
【００１２】次に、この回路基板１を無電解銅めっき液
など無電解めっき液に浸漬して、無電解めっきを行なう
ことによって、触媒核３を核としてめっき金属を回路形
成部５ａに析出させ、図１（ｄ）のように回路形成部５
ａの表面に無電解めっき金属による回路２を形成するこ
とができる。このようにして、レーザ照射及びめっきの
工程を経て回路２を形成することができるものであり、
そして無電解めっきの工程の後に、少なくとも上記のレ
ーザ照射した部分の回路基板１の表面をエッチングし
て、回路基板１の樹脂と一緒に変質層６を除去し、図１
（ｅ）のような変質層６のない回路板Ａとして仕上げる
ことができるものである。Next, the circuit board 1 is immersed in an electroless plating solution such as an electroless copper plating solution, and is subjected to electroless plating, whereby the plating metal is deposited on the circuit forming portion 5a using the catalyst core 3 as a nucleus. As shown in FIG.
The circuit 2 made of the electroless plating metal can be formed on the surface a. Thus, the circuit 2 can be formed through the steps of laser irradiation and plating.
Then, after the step of electroless plating, at least the surface of the circuit board 1 at the portion irradiated with the laser is etched to remove the deteriorated layer 6 together with the resin of the circuit board 1.
It can be finished as a circuit board A without the altered layer 6 as shown in FIG.
【００１３】ここで、レーザ照射後、めっきの前に変質
層６の除去を行なうと、回路基板１の回路形成部５ａに
付着している触媒核３の一部が変質層６の除去の際に同
時に除去されるおそれがあるが、変質層６のエッチング
除去はこのようにめっきの工程の後で行なわれるので、
回路形成部５ａに付着している触媒核３が変質層６と共
に除去されるようなことがなくなる。従って、回路形成
部５ａに付着している触媒核３の部分に回路２を支障な
く形成することができるものであり、回路２形成にダメ
ージを受けるようなことがなくなるものである。If the altered layer 6 is removed before the plating after the laser irradiation, a part of the catalyst nuclei 3 attached to the circuit forming portion 5a of the circuit board 1 is removed when the altered layer 6 is removed. However, since the removal of the altered layer 6 by etching is performed after the plating step,
The catalyst core 3 attached to the circuit forming portion 5a is not removed together with the altered layer 6. Therefore, the circuit 2 can be formed in the portion of the catalyst nucleus 3 adhered to the circuit forming portion 5a without any trouble, and the formation of the circuit 2 is not damaged.
【００１４】図２は請求項３の発明の実施の形態の一例
を示すものであり、回路基板１の表面にまず図２（ａ）
（ｂ）に示すようにその全面に銅のスパッタリングや無
電解銅めっきなどで薄い金属膜４を形成し、次にこの金
属膜４を形成した回路基板１の表面にレーザ照射をし
て、図２（ｃ）のように回路基板１の表面の金属膜４を
部分的に除去する。レーザ照射は回路非形成部５ｂのほ
ぼ全面に行なわれるものであり、回路非形成部５ｂの金
属膜４をレーザ照射によって除去すると共に、回路形成
部５ａに金属膜４を残存させるようにしてある。このよ
うに回路基板１の表面にレーザ照射して金属膜４を除去
する際に、図２（ｃ）に示すように回路基板１の回路非
形成部５ｂの表面に炭化物等からなる変質層６が形成さ
れる。次に、回路形成部５ａの金属膜４に直流電流を通
電してこの回路基板１を電解銅めっき液など電解めっき
液に浸漬し、電解めっきを行なうことによって、金属膜
４の表面にめっき金属１０を析出付加させて厚肉化し、
図２（ｄ）のように回路２を形成することができる。こ
のようにして、レーザ照射及びめっきの工程を経て回路
２を形成することができるものであり、そして電解めっ
きの工程の後に、少なくとも上記のレーザ照射した部分
の回路基板１の表面をエッチングして、回路基板１の樹
脂と一緒に変質層６を除去し、図２（ｅ）のような変質
層６のない回路板Ａとして仕上げることができるもので
ある。尚、金属膜４の表面にめっき金属１０を析出させ
るにあたっては、このような電解めっきの他に、無電解
めっきによっても行なうことができる。FIG. 2 shows an embodiment of the third aspect of the present invention. First, FIG.
As shown in FIG. 2B, a thin metal film 4 is formed on the entire surface by sputtering of copper or electroless copper plating, and then the surface of the circuit board 1 on which the metal film 4 is formed is irradiated with a laser beam. As shown in FIG. 2C, the metal film 4 on the surface of the circuit board 1 is partially removed. The laser irradiation is performed on almost the entire surface of the circuit non-formed portion 5b. The metal film 4 in the circuit non-formed portion 5b is removed by laser irradiation, and the metal film 4 is left in the circuit formed portion 5a. . When the metal film 4 is removed by irradiating the surface of the circuit board 1 with the laser in this manner, as shown in FIG. 2C, the deteriorated layer 6 made of carbide or the like is formed on the surface of the circuit non-formed portion 5b of the circuit board 1. Is formed. Next, a direct current is applied to the metal film 4 of the circuit forming portion 5a, the circuit board 1 is immersed in an electrolytic plating solution such as an electrolytic copper plating solution, and electrolytic plating is performed. 10 is deposited and thickened,
The circuit 2 can be formed as shown in FIG. In this manner, the circuit 2 can be formed through the steps of laser irradiation and plating, and after the step of electrolytic plating, at least the surface of the circuit substrate 1 at the above-mentioned laser irradiated portion is etched. In addition, the deteriorated layer 6 is removed together with the resin of the circuit board 1 so that the circuit board A without the deteriorated layer 6 as shown in FIG. The deposition of the plating metal 10 on the surface of the metal film 4 can be performed by electroless plating in addition to such electrolytic plating.
【００１５】ここで、レーザ照射後、めっきの前に変質
層６の除去を行なうと、回路基板１の回路形成部５ａに
付着している金属膜４の一部が変質層６の除去の際に同
時に除去されるおそれがあるが、変質層６のエッチング
除去はこのようにめっきの工程の後で行なわれるので、
回路形成部５ａに付着している金属膜４が変質層６と共
に除去されるようなことがなくなる。従って、回路形成
部５ａに付着している金属膜４の部分に回路２を支障な
く形成することができるものであり、回路２形成にダメ
ージを受けるようなことがなくなるものである。Here, if the deteriorated layer 6 is removed before the plating after the laser irradiation, a part of the metal film 4 adhering to the circuit forming portion 5a of the circuit board 1 is removed when the deteriorated layer 6 is removed. However, since the removal of the altered layer 6 by etching is performed after the plating step,
The metal film 4 attached to the circuit forming portion 5a is not removed together with the deteriorated layer 6. Therefore, the circuit 2 can be formed on the portion of the metal film 4 adhering to the circuit forming portion 5a without any trouble, and the formation of the circuit 2 is not damaged.
【００１６】図３は請求項４の発明の実施の形態を示す
ものであり、回路基板１の表面にまず図３（ａ）（ｂ）
に示すようにその全面に触媒核３を付着させて形成し、
次にこの触媒核３を形成した回路基板１の表面にレーザ
照射をして、回路基板１の表面の触媒核３を部分的に除
去する。このとき、レーザ照射は回路形成部５ａの輪郭
の外側（回路非形成部５ｂの輪郭の内側）に沿って行な
われるものであり、図３（ｃ）に示すように、回路非形
成部５ｂに形成されている触媒核３のうち、回路非形成
部５ｂの輪郭線の部分のみを除去するようにしてある。
このようにレーザ照射を回路形成部５ａや回路非形成部
５ｂの輪郭線に沿って行なうようにすると、回路非形成
部５ｂの全面にレーザ照射をする場合よりレーザ照射の
面積を小さくすることができ、レーザの照射の時間を短
縮して生産性を高めることができると共に、レーザ照射
による回路基板１の損傷を少なくすることができるもの
である。FIG. 3 shows an embodiment of the fourth aspect of the present invention. First, FIGS.
The catalyst core 3 is formed by adhering to the entire surface as shown in FIG.
Next, the surface of the circuit board 1 on which the catalyst nuclei 3 are formed is irradiated with laser to partially remove the catalyst nuclei 3 on the surface of the circuit board 1. At this time, the laser irradiation is performed along the outside of the contour of the circuit forming portion 5a (the inside of the contour of the circuit non-forming portion 5b), and as shown in FIG. Of the catalyst nuclei 3 formed, only the portion of the contour of the circuit non-forming portion 5b is removed.
When the laser irradiation is performed along the contours of the circuit forming portion 5a and the circuit non-forming portion 5b, the area of the laser irradiation can be made smaller than in the case where the laser irradiation is performed on the entire surface of the circuit non-forming portion 5b. Thus, the laser irradiation time can be shortened to increase the productivity, and damage to the circuit board 1 due to the laser irradiation can be reduced.
【００１７】次に、この回路基板１を無電解銅めっき液
など無電解めっき液に浸漬して、無電解めっきを行なう
ことによって、触媒核３を核としてめっき金属１１を図
３（ｄ）のように析出させる。ここで、回路非形成部５
ｂに残存する触媒核３を核として析出しためっき金属１
１は回路２を形成するものではなく、回路２は回路形成
部５ａの触媒核３を核として析出しためっき金属１１で
形成されるものである。このようにして、レーザ照射及
びめっきの工程を経て回路２を形成することができるも
のであり、そして無電解めっきの工程の後に、レーザ照
射した部分の回路基板１の表面をエッチングして、回路
基板１の樹脂と一緒に変質層６を除去し、図３（ｅ）の
ような変質層６のない回路板Ａとして仕上げることがで
きるものである。Next, the circuit board 1 is immersed in an electroless plating solution such as an electroless copper plating solution, and is subjected to electroless plating. As follows. Here, the circuit non-forming portion 5
plating metal 1 deposited with catalyst nuclei 3 remaining in b as nuclei
Reference numeral 1 does not form the circuit 2, and the circuit 2 is formed of the plating metal 11 deposited using the catalyst core 3 of the circuit forming portion 5a as a nucleus. In this way, the circuit 2 can be formed through the steps of laser irradiation and plating, and after the step of electroless plating, the surface of the circuit substrate 1 at the portion irradiated with the laser is etched to form a circuit. The deteriorated layer 6 is removed together with the resin of the substrate 1 so that the circuit board A without the deteriorated layer 6 as shown in FIG.
【００１８】図３の実施の形態では、回路基板１に触媒
核３を形成すると共に無電解めっきで回路２を形成する
ようにしたが、図２の場合と同じ工法で、回路基板１に
金属膜４を形成すると共に電解めっきで回路２を形成す
る場合にも、同様に請求項４の発明を適用することがで
きるものである。図４は請求項５の発明の実施の形成を
示すものであり、回路基板１の表面にまず図４（ａ）
（ｂ）に示すようにその全面に触媒核３を付着させて形
成し、次にこの触媒核３を形成した回路基板１の表面に
レーザ照射をして、図４（ｃ）に示すように、回路基板
１の表面の触媒核３を部分的に除去する。このとき、前
記の図３（ｃ）の場合と同様に、レーザ照射は回路形成
部５ａの輪郭の外側（回路非形成部５ｂの輪郭の内側）
に沿って行なわれるものであり、回路非形成部５ｂに形
成されている触媒核３のうち、回路非形成部５ｂの輪郭
線の部分のみを除去するようにしてある。In the embodiment of FIG. 3, the catalyst nucleus 3 is formed on the circuit board 1 and the circuit 2 is formed by electroless plating. The invention of claim 4 can be similarly applied to the case where the circuit 2 is formed by electrolytic plating while forming the film 4. FIG. 4 shows the formation of an embodiment according to the fifth aspect of the present invention.
As shown in FIG. 4 (b), a catalyst nucleus 3 is adhered to the entire surface to form the catalyst nucleus 3, and then the surface of the circuit board 1 on which the catalyst nucleus 3 is formed is irradiated with a laser, as shown in FIG. Then, the catalyst core 3 on the surface of the circuit board 1 is partially removed. At this time, similarly to the case of FIG. 3C, the laser irradiation is performed outside the contour of the circuit forming portion 5a (inside the contour of the circuit non-forming portion 5b).
In the catalyst nucleus 3 formed in the circuit non-forming portion 5b, only the contour portion of the circuit non-forming portion 5b is removed.
【００１９】次に、この回路基板１を無電解銅めっき液
など無電解めっき液に浸漬して、無電解めっきを行なう
ことによって、触媒核３を核として無電解めっき金属を
析出させる。このとき、回路形成部５ａの触媒核３の他
に非回路形成部５ｂに残存する触媒核３にも無電解めっ
き金属は析出するが、図４（ｄ）のように薄い金属膜１
２が形成されるように無電解めっき金属を析出させれば
よく、回路２を形成する厚みにまで無電解めっき金属を
析出させる必要はない。Next, the circuit board 1 is immersed in an electroless plating solution such as an electroless copper plating solution, and electroless plating is performed to deposit an electroless plating metal with the catalyst core 3 as a nucleus. At this time, the electroless plating metal is deposited not only on the catalyst core 3 of the circuit forming portion 5a but also on the catalyst core 3 remaining in the non-circuit forming portion 5b, but as shown in FIG.
It is sufficient that the electroless plating metal is deposited so that the circuit 2 is formed, and it is not necessary to deposit the electroless plating metal to a thickness at which the circuit 2 is formed.
【００２０】この後、回路形成部５ａの金属膜１２にの
み直流電流を通電して、この回路基板１を電解銅めっき
液など電解めっき液に浸漬し、回路形成部５ａの金属膜
１２に電解めっきを行なうことによって、回路形成部５
ａの金属膜１２に電解めっき金属１０を析出付加させて
厚肉化し、図４（ｅ）のように回路２を形成することが
できる。ここで、無電解めっきで厚い厚みに金属を析出
させるには長時間が必要であるが、電解めっきでは比較
的短時間で厚い厚みに金属を析出させることができるの
で、回路２の形成を短時間で行なうことができるもので
ある。このようにして、レーザ照射及びめっきの工程を
経て回路２を形成することができるものであり、そして
電解めっきの工程の後に、少なくとも上記のレーザ照射
した部分の回路基板１の表面をエッチングして、回路基
板１の樹脂と一緒に変質層６を除去し、図４（ｆ）のよ
うな変質層６のない回路板Ａとして仕上げることができ
るものである。Thereafter, a direct current is applied only to the metal film 12 of the circuit forming portion 5a, and the circuit board 1 is immersed in an electrolytic plating solution such as an electrolytic copper plating solution. By performing plating, the circuit forming portion 5 is formed.
The circuit plating 2 can be formed as shown in FIG. 4E by depositing and adding the electrolytic plating metal 10 to the metal film 12 of FIG. Here, it takes a long time to deposit a metal to a large thickness by electroless plating. However, it is possible to deposit a metal to a thick thickness in a relatively short time by electroplating. It can be done in time. In this manner, the circuit 2 can be formed through the steps of laser irradiation and plating, and after the step of electrolytic plating, at least the surface of the circuit substrate 1 at the above-mentioned laser irradiated portion is etched. Then, the deteriorated layer 6 is removed together with the resin of the circuit board 1 so that the circuit board A without the deteriorated layer 6 as shown in FIG.
【００２１】図４の実施の形態では、回路基板１に触媒
核３を形成すると共に無電解めっきを行ない、さらにこ
の上に電解めっきをして回路２を形成するようにした
が、図２の場合と同じ工法で、回路基板１に金属膜４を
形成すると共にこの上に電解めっきをして回路２を形成
する場合にも、同様に請求項５の発明を適用することが
できるものである。In the embodiment shown in FIG. 4, the catalyst core 3 is formed on the circuit board 1 and electroless plating is performed, and then the circuit 2 is formed by electroplating the catalyst core 3 thereon. The invention of claim 5 can be similarly applied to the case where the circuit 2 is formed by forming the metal film 4 on the circuit board 1 and performing electroplating on the metal film 4 by the same method as in the case. .
【００２２】図５は請求項６の発明の実施の形態を示す
ものであり、回路基板１の表面にまず図５（ａ）（ｂ）
に示すようにその全面に触媒核３を付着させて形成し、
次にこの触媒核３を形成した回路基板１の表面にレーザ
照射をして、図５（ｃ）のように回路基板１の表面の触
媒核３を部分的に除去する。レーザ照射は前記の図３
（ｃ）の場合と同様に回路形成部５ａの輪郭の外側（回
路非形成部５ｂの輪郭の内側）に沿って行なわれるもの
であり、回路非形成部５ｂに形成されている触媒核３の
うち、回路非形成部５ｂの輪郭線の部分のみを除去する
ようにしてある。次に、この回路基板１を無電解銅めっ
き液など無電解めっき液に浸漬して、無電解めっきを行
なうことによって、触媒核３を核として無電解めっき金
属を析出させる。無電解めっき金属は回路形成部５ａの
触媒核３の他に非回路形成部５ｂに残存する触媒核３に
も析出するが、図５（ｄ）のように薄い金属膜１２が形
成されるように無電解めっき金属を析出させればよく、
回路２を形成する厚みにまで無電解めっき金属を析出さ
せる必要はない。FIG. 5 shows an embodiment of the invention according to claim 6, in which first, FIGS.
The catalyst core 3 is formed by adhering to the entire surface as shown in FIG.
Next, the surface of the circuit board 1 on which the catalyst nuclei 3 are formed is irradiated with a laser to partially remove the catalyst nuclei 3 on the surface of the circuit board 1 as shown in FIG. Laser irradiation is performed as shown in FIG.
As in the case of (c), the process is performed along the outside of the contour of the circuit forming portion 5a (the inside of the contour of the circuit non-forming portion 5b). Of these, only the contour line portion of the circuit non-forming portion 5b is removed. Next, the circuit board 1 is immersed in an electroless plating solution such as an electroless copper plating solution to perform electroless plating, thereby depositing an electroless plating metal with the catalyst core 3 as a nucleus. The electroless plating metal is deposited not only on the catalyst core 3 of the circuit forming portion 5a but also on the catalyst core 3 remaining in the non-circuit forming portion 5b. However, as shown in FIG. 5D, a thin metal film 12 is formed. It is sufficient to deposit an electroless plating metal on
It is not necessary to deposit the electroless plating metal to the thickness at which the circuit 2 is formed.
【００２３】この後、回路形成部５ａの金属膜１２にの
み直流電流を通電して、回路基板１を電解銅めっき液な
ど電解めっき液に浸漬し、回路形成部５ａの金属膜１２
に電解めっきを行なってこの金属膜１２に電解めっき金
属１０を析出付加させ、図５（ｅ）のように回路２を形
成することができる。次に、ソフトエッチング液を用い
て回路基板１をソフトエッチングすることによって、回
路非形成部５ｂに露出する金属膜１２を図５（ｆ）のよ
うに除去する。このように回路非形成部５ｂの金属膜１
２を除去することによって、回路２間に金属が存在しな
いようにすることができ、回路２間の絶縁信頼性を高め
ることができるものである。このようにして、レーザ照
射及びめっきの工程を経て回路２を形成することができ
るものであり、そして電解めっきの工程の後に、少なく
とも上記のレーザ照射した部分の回路基板１の表面をエ
ッチングして、回路基板１の樹脂と一緒に変質層６を除
去し、図５（ｇ）のような変質層６のない回路板Ａとし
て仕上げることができるものである。尚、回路２の表面
には電解ニッケルめっき及び電解金めっきをこの順に行
なって、図５（ｈ）のように仕上げめっき１３を施すよ
うにしてもよい。Thereafter, a direct current is applied only to the metal film 12 of the circuit forming portion 5a, and the circuit board 1 is immersed in an electrolytic plating solution such as an electrolytic copper plating solution.
Then, the electrolytic plating metal 10 is deposited and added to the metal film 12 to form the circuit 2 as shown in FIG. Next, by soft-etching the circuit board 1 using a soft etching solution, the metal film 12 exposed on the circuit non-formation portion 5b is removed as shown in FIG. Thus, the metal film 1 of the circuit non-formed portion 5b
By removing 2, the metal can be prevented from existing between the circuits 2 and the insulation reliability between the circuits 2 can be improved. In this manner, the circuit 2 can be formed through the steps of laser irradiation and plating, and after the step of electrolytic plating, at least the surface of the circuit substrate 1 at the above-mentioned laser irradiated portion is etched. 5A, the deteriorated layer 6 is removed together with the resin of the circuit board 1, and the circuit board A without the deteriorated layer 6 as shown in FIG. The surface of the circuit 2 may be subjected to electrolytic nickel plating and electrolytic gold plating in this order, and the finish plating 13 may be applied as shown in FIG.
【００２４】図５の実施の形態では、回路基板１に触媒
核３を形成すると共に無電解めっきを行ない、さらに無
電解めっきの上に電解めっきをして回路２を形成するよ
うにしたが、図２の場合と同じ工法で、回路基板１に金
属膜４を形成すると共にこの上に電解めっきして回路２
を形成する場合にも、同様に請求項５の発明を適用する
ことができるものである。In the embodiment of FIG. 5, the catalyst core 3 is formed on the circuit board 1 and electroless plating is performed, and further, the circuit 2 is formed by electrolytic plating on the electroless plating. A metal film 4 is formed on a circuit board 1 and electrolytically plated thereon to form a circuit 2 in the same manner as in FIG.
The invention of claim 5 can be similarly applied to the case of forming.
【００２５】[0025]
（実施例１）請求項１、２、４、５、６、７、８に対応
する実施例を示す。樹脂の電気絶縁性の回路基板１とし
ては、ポリアミド、芳香族ポリエステル、ポリフェニレ
ンサルファイド、ポリイミド、ポリエーテルイミドな
ど、熱可塑性樹脂又は熱硬化性樹脂からなるものを用い
ることができるものであり、まず回路基板１の表面をク
ロム酸または水酸化ナトリウム溶液等によって化学的に
粗化し、投錯効果による密着力を得るために微細な凹凸
を形成する。またこの回路基板１は平面形状の他に、立
体形状であってもよい。本実施例ではポリプラスチック
株式会社製の液晶ポリマー（商品名ベクトラＣ８２０）
を射出成形により成形して回路基板１として用いた（図
６（ａ））。(Embodiment 1) An embodiment corresponding to claims 1, 2, 4, 5, 6, 7, and 8 will be described. As the resin electrically insulating circuit board 1, a circuit board made of a thermoplastic resin or a thermosetting resin such as polyamide, aromatic polyester, polyphenylene sulfide, polyimide, or polyetherimide can be used. The surface of the substrate 1 is chemically roughened with a chromic acid or sodium hydroxide solution or the like, and fine irregularities are formed in order to obtain an adhesion force due to a projection effect. The circuit board 1 may have a three-dimensional shape in addition to a planar shape. In the present embodiment, a liquid crystal polymer (trade name: VECTRA C820) manufactured by Polyplastics Co., Ltd.
Was molded by injection molding and used as a circuit board 1 (FIG. 6A).
【００２６】次に、この絶縁基板１を触媒核３としてパ
ラジウムを含む処理液に浸漬し、パラジウムを全面に付
着させる（図６（ｂ））。触媒核３としては、このパラ
ジウムの他に、銀、白金またはニッケル等を物理的成膜
法によって非常に薄く付着させて形成するようにしても
よい。次に、最終的に得たい回路パターンの輪郭線に沿
って回路基板１の表面にレーザを照射し、このレーザ照
射によって触媒核（パラジウム）３を部分的に除去する
（図６（ｃ））。回路形成部５ａの触媒核３は連続する
パターンであり、回路非形成部５ｂの触媒核３は回路形
成部５ａの触媒核３と絶縁された閉パターンである。こ
の時、レーザ照射はレーザ光をレンズで集光し、回路基
板１とレーザとを相対移動させて行なうものであり、デ
フォーカス量はレンズの焦点距離または回路基板１の位
置を調節して、回路基板１の表面のビーム径を調節する
ことによって制御するものである。レーザのパワーは、
例えばＹＡＧレーザを用い、連続発振にてパワー密度が
５〜５０Ｊ／ｃｍ2 となるように、走査速度またはレー
ザ発振強度を調整するのがよい。またレーザ照射は、エ
キシマレーザ、紫外線レーザを０．１〜１Ｊ／ｃｍ2 の
エネルギーで照射して行なうこともできる。Next, the insulating substrate 1 is immersed in a treatment liquid containing palladium as the catalyst nucleus 3 to adhere palladium on the entire surface (FIG. 6B). In addition to the palladium, the catalyst core 3 may be formed by depositing silver, platinum, nickel or the like very thinly by a physical film forming method. Next, the surface of the circuit board 1 is irradiated with a laser along the contour of the circuit pattern to be finally obtained, and the catalyst nucleus (palladium) 3 is partially removed by the laser irradiation (FIG. 6C). . The catalyst core 3 of the circuit forming portion 5a is a continuous pattern, and the catalyst core 3 of the circuit non-forming portion 5b is a closed pattern insulated from the catalyst core 3 of the circuit forming portion 5a. At this time, laser irradiation is performed by condensing laser light with a lens and relatively moving the circuit board 1 and the laser. The defocus amount is adjusted by adjusting the focal length of the lens or the position of the circuit board 1. The control is performed by adjusting the beam diameter on the surface of the circuit board 1. The power of the laser is
For example, using a YAG laser, it is preferable to adjust the scanning speed or the laser oscillation intensity so that the power density becomes 5 to 50 J / cm 2 in continuous oscillation. Laser irradiation can also be performed by irradiating an excimer laser or an ultraviolet laser with energy of 0.1 to 1 J / cm 2 .
【００２７】このように回路基板１にレーザ照射の処理
をすることによって、レーザ照射部分の触媒核（パラジ
ウム）３は大部分が除去された状態になるが、同時に回
路基板１のレーザ照射部分は炭化されて変質層６が形成
される（図６（ｃ））。そこで、水圧３０〜１００ｋｇ
ｆ／ｃｍ2 の高圧水をシャワーノズルから回路基板１の
全面に当てて水洗することによって、変質層６を仮洗浄
し、変質層６の一部を除去する。ここで、シャワーノズ
ルを揺動させて回路基板１の全面に角度付けをしながら
高圧水を噴射することによって、回路基板１が立体基板
であっても斜面部や凹部に高圧水を当てることができ
る。このように高圧水で変質層６を仮洗浄することによ
って、変質層６の一部を除去することができるが、この
ような仮洗浄では変質層６を完全に除去することはでき
ない（図６（ｄ））。By performing the laser irradiation process on the circuit board 1 as described above, most of the catalyst nuclei (palladium) 3 in the laser-irradiated portion are removed, but at the same time, the laser-irradiated portion of the circuit board 1 is removed. The deteriorated layer 6 is formed by carbonization (FIG. 6C). Therefore, water pressure 30-100kg
The deteriorated layer 6 is temporarily cleaned by applying high-pressure water of f / cm 2 from a shower nozzle to the entire surface of the circuit board 1 to wash the circuit board 1, and a part of the deteriorated layer 6 is removed. Here, the high-pressure water is sprayed while oscillating the shower nozzle to form an angle on the entire surface of the circuit board 1, so that even if the circuit board 1 is a three-dimensional substrate, the high-pressure water can be applied to the slope portion or the concave portion. it can. By temporarily cleaning the deteriorated layer 6 with high-pressure water in this manner, a part of the deteriorated layer 6 can be removed, but such temporary cleaning cannot completely remove the deteriorated layer 6 (FIG. 6). (D)).
【００２８】この後、回路基板１を奥野製薬工業株式会
社製の無電解銅めっき液（商品名ＯＰＣ−７５０）に浸
漬することによって、回路形成部５ａ及び回路非形成部
５ｂの角触媒３を形成した箇所に、無電解銅めっきによ
る厚み０．５μｍの金属膜１２を析出させた（図６
（ｅ））。回路形成部５ａには連続するパターンで金属
膜１２が形成され、回路非形成部５ｂには回路形成部５
ａの金属膜１２と絶縁された閉パターンで金属膜１２が
形成される。Thereafter, the circuit board 1 is immersed in an electroless copper plating solution (trade name: OPC-750) manufactured by Okuno Pharmaceutical Co., Ltd., so that the corner catalysts 3 of the circuit forming portion 5a and the circuit non-forming portion 5b are removed. A metal film 12 having a thickness of 0.5 μm was deposited on the formed portion by electroless copper plating (FIG. 6).
(E)). The metal film 12 is formed in a continuous pattern on the circuit forming portion 5a, and the circuit forming portion 5 is formed on the circuit non-forming portion 5b.
The metal film 12 is formed in a closed pattern insulated from the metal film 12a.
【００２９】次に、回路形成部５ａの金属膜１２に選択
的に電極より通電し、電解銅めっきを行なうことによっ
て、回路形成部５ａの金属膜１２に１０μｍ厚みでめっ
き金属１０を付加し、回路厚みを厚くして目的とする回
路２を形成する（図６（ｆ））。金属膜１２は電解めっ
きに可能な程度の導電性を有するため、このように一般
的な電解めっき法を適用して金属膜１２にめっき金属１
０を析出させて回路２を形成することができる。Next, a current is selectively applied to the metal film 12 of the circuit forming portion 5a from the electrode, and electrolytic copper plating is performed to add a plating metal 10 to the metal film 12 of the circuit forming portion 5a with a thickness of 10 μm. The target circuit 2 is formed by increasing the circuit thickness (FIG. 6F). Since the metal film 12 has a degree of conductivity that can be used for electrolytic plating, the general metal plating method is applied to
Circuits 2 can be formed by depositing zeros.
【００３０】次に、ソフトエッチング液を用いて回路基
板１の表面をソフトエッチング（フラッシュエッチン
グ）することによって、めっき金属１０が未着の金属膜
１２、すなわち回路非形成部５ｂの金属膜１２をエッチ
ング除去する（図６（ｇ））。このソフトエッチング液
としては、過硫酸アンモニウム、過硫酸ナトリウム等の
過硫酸塩類エッチング液や、過酸化水素／硫酸エッチン
グ液等を用いることができる。Next, the surface of the circuit board 1 is soft-etched (flash-etched) using a soft etching solution, so that the metal film 12 on which the plating metal 10 has not been deposited, that is, the metal film 12 of the circuit non-forming portion 5b is formed. It is removed by etching (FIG. 6 (g)). As the soft etching solution, a persulfate etching solution such as ammonium persulfate and sodium persulfate, a hydrogen peroxide / sulfuric acid etching solution, and the like can be used.
【００３１】そしてこの後、回路基板１を、５０〜７０
℃に液温調整した１００〜５００ｇ／リットルの水酸化
ナトリウム溶液等のアルカリ液に１〜６０分間浸漬し、
高圧水洗の仮洗浄で除去されていない変質層６をエッチ
ング除去する（図６（ｈ））。このエッチングの際に、
上記ソフトエッチングでも除去されていない回路非形成
部５ｂに残存する触媒核（バラジウム）３を完全に除去
することができる。尚、この変質層６を除去するエッチ
ング液には回路基板１の樹脂にあわせて、水酸化カリウ
ム、過マンガン酸カリウム等も使用することができる。After that, the circuit board 1 is moved from 50 to 70
Immersed in an alkali solution such as a sodium hydroxide solution of 100 to 500 g / liter adjusted to a temperature of 1 to 60 minutes,
The altered layer 6 that has not been removed by the temporary cleaning by high-pressure water washing is removed by etching (FIG. 6 (h)). During this etching,
The catalyst nucleus (palladium) 3 remaining in the circuit non-formed portion 5b that has not been removed even by the soft etching can be completely removed. In addition, potassium hydroxide, potassium permanganate, or the like can be used as an etchant for removing the altered layer 6 in accordance with the resin of the circuit board 1.
【００３２】また、この変質層６のエッチングは、この
ようなアルカリ液等による化学的処理で行なう他に、物
理的な処理で行なうこともできる。例えばプラズマによ
って変質層６を除去することができる。すなわち、水素
ガス及びアルゴンガスが１０〜５０パスカルに減圧され
て導入されている真空チャンバー内の放電用電極に回路
基板１を載せ、アース電極との間に１３．５６ＭＨｚの
高周波を０．５〜５Ｗ／ｃｍ2 加えてプラズマを発生さ
せ、このプラズマによって変質層６の除去を行うことが
できる。またエキシマレーザや紫外線レーザなどのレー
ザを０．１〜１Ｊ／ｃｍ2 のエネルギーで照射すること
によって、変質層６を除去することも可能である。この
場合、レーザは回路基板１の全面に照射するようにして
もよく、レーザ照射は回路２の部分には影響を与えな
い。The etching of the altered layer 6 can be performed by a physical process in addition to the chemical process using an alkali solution or the like. For example, the altered layer 6 can be removed by plasma. That is, the circuit board 1 is placed on a discharge electrode in a vacuum chamber into which a hydrogen gas and an argon gas are introduced under reduced pressure of 10 to 50 Pascal, and a high frequency of 13.56 MHz is applied between the discharge electrode and a ground electrode. Plasma is generated by adding 5 W / cm 2 , and the deteriorated layer 6 can be removed by the plasma. The deteriorated layer 6 can also be removed by irradiating a laser such as an excimer laser or an ultraviolet laser with energy of 0.1 to 1 J / cm 2 . In this case, the laser may be applied to the entire surface of the circuit board 1, and the laser irradiation does not affect the circuit 2.
【００３３】変質層６や残存触媒核３を除去するエッチ
ングの物理的処理方法としては、上記のプラズマやレー
ザの他に、次の方法を用いることもできる。 ＮＣルータを用い、回路基板１のレーザ照射部分及び
その近傍の全面を表面から２μｍ程度研磨して除去す
る。 ウォータージェットのノズルを操作し、回路基板１中
のレーザ照射部分及びその近傍にウォータージェットを
当てて、変質層６や残存触媒核３を除去する。このとき
微細な砥粒としてシリカまたはアルミナ等の粉末を含む
懸濁液を用いると効果的である。またウォータージェッ
トを回路基板１の全面に当てることも可能であるが、こ
の場合はウォータージェットの強度を２〜１０ｋｇｆ／
ｃｍ2 と弱くする必要がある。 仮洗浄の工程で使用した高圧水噴射装置を用い、仮洗
浄のときよりも高い１００〜２００ｇ／ｃｍ2 の水圧を
回路基板１の全面に噴射し、変質層６や残存触媒核３を
除去する。回路２の部分では、電解めっき金属１０がバ
リアとなるので、金属膜１２の回路基板１への付着部に
高圧水がダメージとして加わることを低減できる。 高圧エアーを用い、回路基板１中のレーザ照射部分及
びその近傍に、空気を１００ｋｇｆ／ｃｍ2 の空気圧で
噴射し、変質層６や残存触媒核３を除去する。 ブラシを用い、変質層６や残存触媒核３を擦り取って
除去する。In addition to the above-mentioned plasma and laser, the following method can be used as a physical treatment for etching for removing the altered layer 6 and the remaining catalyst nuclei 3. Using an NC router, the laser-irradiated portion of the circuit board 1 and the entire surface in the vicinity thereof are polished and removed by about 2 μm from the surface. By operating the nozzle of the water jet, the water jet is applied to the laser-irradiated portion in the circuit board 1 and the vicinity thereof to remove the altered layer 6 and the remaining catalyst nuclei 3. At this time, it is effective to use a suspension containing a powder such as silica or alumina as fine abrasive grains. It is also possible to apply a water jet to the entire surface of the circuit board 1. In this case, the strength of the water jet is set to 2 to 10 kgf /
It needs to be as low as cm 2 . Using the high-pressure water injection device used in the temporary cleaning step, a water pressure of 100 to 200 g / cm 2 higher than that in the temporary cleaning is injected over the entire surface of the circuit board 1 to remove the altered layer 6 and the remaining catalyst nuclei 3. . In the portion of the circuit 2, the electroplating metal 10 serves as a barrier, so that high-pressure water can be prevented from being damaged as a part of the metal film 12 attached to the circuit board 1. Using high-pressure air, air is injected at a laser pressure of 100 kgf / cm 2 onto the laser-irradiated portion of the circuit board 1 and its vicinity, thereby removing the altered layer 6 and the remaining catalyst nuclei 3. Using a brush, the altered layer 6 and the remaining catalyst nuclei 3 are scraped off and removed.
【００３４】これらの〜の方法は２つ以上併用する
ようにしてもよい。上記のように化学的にあるいは物理
的にエッチングして変質層６及び残存触媒核３を除去し
た後、回路２の表面に、１０μｍ厚の電解ニッケルめっ
きと０．５μｍ厚の電解金めっきからなる仕上げめっき
１３を施し、所望の回路２を有する回路板Ａを得ること
ができる（図６（ｉ））。These methods (1) to (2) may be used in combination of two or more. After the altered layer 6 and the remaining catalyst nuclei 3 are removed by etching chemically or physically as described above, the surface of the circuit 2 is formed by electrolytic nickel plating of 10 μm thickness and electrolytic gold plating of 0.5 μm thickness. Finish plating 13 is applied to obtain circuit board A having desired circuit 2 (FIG. 6 (i)).
【００３５】（実施例２）請求項１、３、４、５、６、
７、８に対応する実施例を示す。まず、ポリアミド、芳
香族ポリエステル、ポリフェニレンサルファイド、ポリ
イミド、ポリエーテルイミドなど、熱可塑性樹脂又は熱
硬化性樹脂からなる回路基板１の表面をプラズマ処理し
た後に、スパッタリング、真空蒸着、イオンプレーティ
ング等の物理的成膜法で金属膜４を形成する。本実施例
ではポリプラスチック株式会社製の液晶ポリマー（商品
名ベクトラＣ８２０）を射出成形により成形して回路基
板１として用い（図７（ａ））、脱脂、乾燥、プラズマ
処理を行なった後、スパッタリングにより銅の金属膜４
を０．１〜２．０μｍの厚みで形成したた。尚、プラズ
マ処理は回路基板１と金属膜４との密着性を高める目的
でおこなった。(Embodiment 2) Claims 1, 3, 4, 5, 6,
Examples corresponding to FIGS. First, the surface of a circuit board 1 made of a thermoplastic resin or a thermosetting resin such as polyamide, aromatic polyester, polyphenylene sulfide, polyimide, or polyetherimide is subjected to plasma treatment, and then subjected to physical processes such as sputtering, vacuum deposition, and ion plating. The metal film 4 is formed by a selective film forming method. In this example, a liquid crystal polymer (trade name: VECTRA C820) manufactured by Polyplastics Co., Ltd. was molded by injection molding and used as the circuit board 1 (FIG. 7A), and after performing degreasing, drying and plasma treatment, sputtering was performed. Copper metal film 4
Was formed in a thickness of 0.1 to 2.0 μm. The plasma treatment was performed for the purpose of increasing the adhesion between the circuit board 1 and the metal film 4.
【００３６】次に、実施例１と同様にして、最終的に得
たい回路パターンの輪郭線に沿って絶縁基板１の表面に
レーザを照射し、このレーザ照射によって金属膜４を部
分的に除去する（図７（ｃ））。レーザ照射の方法や条
件は実施例１と同様に設定することができる。次に、回
路形成部５ａの金属膜４に選択的に電極より通電し、電
解銅めっきを行なうことによって、回路形成部５ａの金
属膜４に１０μｍ厚みでめっき金属１０を付加し、回路
厚みを厚くして目的とする回路２を形成する（図７
（ｄ））。金属膜４は電解めっきに可能な程度の導電性
を有するため、このように一般的な電解めっき法を適用
して金属膜４にめっき金属１０を析出させて回路２を形
成することができる。Next, in the same manner as in the first embodiment, the surface of the insulating substrate 1 is irradiated with a laser along the contour of the circuit pattern to be finally obtained, and the metal film 4 is partially removed by the laser irradiation. (FIG. 7C). The laser irradiation method and conditions can be set in the same manner as in the first embodiment. Next, a metal is selectively applied to the metal film 4 of the circuit forming portion 5a from the electrode and electrolytic copper plating is performed to add a plating metal 10 to the metal film 4 of the circuit forming portion 5a with a thickness of 10 μm, thereby reducing the circuit thickness. The target circuit 2 is formed thick (FIG. 7)
(D)). Since the metal film 4 has a sufficient degree of conductivity for electrolytic plating, the circuit 2 can be formed by depositing the plating metal 10 on the metal film 4 by applying a general electrolytic plating method.
【００３７】次に、実施例１と同様に回路基板１の表面
をソフトエッチング（フラッシュエッチング）すること
によって、回路非形成部５ｂの金属膜４をエッチング除
去する（図７（ｅ））。ソフトエッチング液としては実
施例１と同じものを用いることができる。この後、実施
例１と同様にして回路基板１の回路非形成部５ｂの変質
層６をエッチング除去する（図７（ｆ））。このエッチ
ングの際に、上記ソフトエッチングで除去されていない
回路非形成部５ｂに残存する金属膜４を除去することが
できる。変質層６を除去するこのエッチングは、実施例
１と同様に、アルカリ液等を用いた化学的処理で行なう
他に、物理的処理で行なうこともできる。物理的処理と
しては、実施例１と同様に、プラズマやレーザを用いる
方法及び既述の〜の方法などがある。Next, as in the first embodiment, the surface of the circuit board 1 is soft-etched (flash-etched), so that the metal film 4 in the circuit non-formed portion 5b is removed by etching (FIG. 7E). The same soft etching solution as in Example 1 can be used. Thereafter, the deteriorated layer 6 of the circuit non-formed portion 5b of the circuit board 1 is removed by etching in the same manner as in the first embodiment (FIG. 7F). During this etching, the metal film 4 remaining in the circuit non-formed portion 5b that has not been removed by the soft etching can be removed. This etching for removing the altered layer 6 can be performed by a physical process in addition to the chemical process using an alkali solution or the like, as in the first embodiment. As the physical treatment, as in the first embodiment, there are a method using a plasma or a laser and the above-mentioned methods (1) to (4).
【００３８】上記のように化学的にあるいは物理的にエ
ッチングして変質層６及び残存金属膜４を除去した後、
回路２の表面に、１０μｍ厚の電解ニッケルめっきと
０．５μｍ厚の電解金めっきからなる仕上げめっき１３
を施し、所望の回路２を有する回路板Ａを得ることがで
きる（図７（ｇ））。After the altered layer 6 and the remaining metal film 4 are removed by etching chemically or physically as described above,
Finish plating 13 of 10 μm thick electrolytic nickel plating and 0.5 μm thick electrolytic gold plating on the surface of circuit 2
And a circuit board A having a desired circuit 2 can be obtained (FIG. 7 (g)).
【００３９】[0039]
【発明の効果】上記のように本発明は、樹脂製の回路基
板の表面にレーザ照射及びめっきの工程を経て回路形成
をすることによって回路板を製造するにあたって、めっ
きの後に、回路基板の少なくともレーザ照射部分の表面
をエッチングするようにしたので、フォトレジスト等を
用いる必要なくレーザ照射によって回路を高精度に且つ
生産性良く形成することができるのは勿論のこと、レー
ザ照射で変質した変質層をエッチングして除去すること
ができ、変質層によって絶縁信頼性が低下することを防
ぐことができるものであり、しかも変質層を除去するエ
ッチングはこのようにめっきの後におこなわれるため
に、回路を形成するための下地がエッチングの作用を受
けることをめっきで防ぐことができ、回路をダメージな
く形成することができるものである。As described above, according to the present invention, when a circuit board is manufactured by forming a circuit on a surface of a resin circuit board through laser irradiation and plating steps, at least the circuit board is formed after plating. Since the surface of the laser irradiation part is etched, the circuit can be formed with high accuracy and high productivity by laser irradiation without using a photoresist or the like. Can be removed by etching, and the deterioration of insulation reliability due to the deteriorated layer can be prevented. Further, since the etching for removing the deteriorated layer is performed after plating, the circuit Plating can prevent the underlayer to be formed from being affected by the etching, and the circuit can be formed without damage. Is shall.
【００４０】また請求項２の発明は、回路基板の表面に
触媒核を形成し、レーザ照射して触媒核を部分的に除去
した後、触媒核を残した部分に無電解めっきを行なう工
程を経て回路形成をするようにしたので、回路を形成す
るための下地となる触媒核がエッチングの作用を受ける
ことをめっきで防ぐことができ、回路をダメージなく形
成することができるものである。Further, the invention according to claim 2 includes a step of forming a catalyst nucleus on the surface of the circuit board, irradiating a laser to partially remove the catalyst nucleus, and then performing electroless plating on the portion where the catalyst nucleus remains. Since the circuit is formed after passing through, it is possible to prevent the catalyst nucleus serving as a base for forming the circuit from being affected by the etching by plating, and to form the circuit without damage.
【００４１】また請求項３の発明は、回路基板の表面に
金属膜を形成し、レーザ照射して金属膜を部分的に除去
した後、残した金属膜にめっきを行なう工程を経て回路
形成をするようにしたので、回路を形成するための下地
となる金属膜がエッチングの作用を受けることをめっき
で防ぐことができ、回路をダメージなく形成することが
できるものである。According to a third aspect of the present invention, a circuit is formed through a step of forming a metal film on the surface of a circuit board, partially removing the metal film by laser irradiation, and plating the remaining metal film. Therefore, it is possible to prevent the metal film serving as a base for forming a circuit from being affected by etching by plating, and to form the circuit without damage.
【００４２】また請求項４の発明は、レーザ照射は回路
形成部あるいは回路非形成部の輪郭線に沿って行なうよ
うにしたので、回路非形成部の全面にレーザ照射をする
場合よりもレーザ照射の面積を小さくすることができ、
レーザの照射の時間を短縮して生産性を高めることがで
きると共にレーザ照射による回路基板の損傷を少なくす
ることができるものである。According to the fourth aspect of the present invention, the laser irradiation is performed along the contour of the circuit forming portion or the circuit non-forming portion. Area can be reduced,
The laser irradiation time can be shortened, the productivity can be improved, and the damage to the circuit board due to the laser irradiation can be reduced.
【００４３】また請求項５の発明は、レーザ照射してめ
っきを行なった後に、回路形成部のみに選択的に電解め
っきを行なう工程を経て回路形成をするようにしたの
で、無電解めっきで厚い厚みに金属を析出させるには長
時間が必要であるが、電解めっきでは比較的短時間で厚
い厚みに金属を析出させることができ、回路の形成を短
時間で行なうことができるものである。According to the fifth aspect of the present invention, the circuit is formed through a step of selectively performing electrolytic plating only on the circuit forming portion after performing the plating by laser irradiation. Although a long time is required to deposit a metal at a thick thickness, electrolytic plating can deposit a metal to a thick thickness in a relatively short time, and can form a circuit in a short time.
【００４４】また請求項６の発明は、回路非形成部の金
属を除去するようにしたので、回路間に金属が存在しな
いようにすることができ、回路間の絶縁信頼性を高める
ことができるものである。According to the sixth aspect of the present invention, the metal in the portion where the circuit is not formed is removed, so that the metal does not exist between the circuits, and the insulation reliability between the circuits can be improved. Things.
【図１】請求項２の発明の実施の形態の一例を示すもの
であり、（ａ）〜（ｅ）はそれぞれ各工程の概略図であ
る。FIG. 1 shows an example of an embodiment of the invention of claim 2, wherein (a) to (e) are schematic diagrams of respective steps.
【図２】請求項３の発明の実施の形態の一例を示すもの
であり、（ａ）〜（ｅ）はそれぞれ各工程の概略図であ
る。FIG. 2 shows an example of an embodiment of the invention of claim 3, and (a) to (e) are schematic views of respective steps.
【図３】請求項４の発明の実施の形態の一例を示すもの
であり、（ａ）〜（ｅ）はそれぞれ各工程の概略図であ
る。FIG. 3 shows an example of the embodiment of the invention of claim 4, and (a) to (e) are schematic views of respective steps.
【図４】請求項５の発明の実施の形態の一例を示すもの
であり、（ａ）〜（ｆ）はそれぞれ各工程の概略図であ
る。FIG. 4 shows an example of an embodiment of the invention of claim 5, and (a) to (f) are schematic views of respective steps.
【図５】請求項６の発明の実施の形態の一例を示すもの
であり、（ａ）〜（ｈ）はそれぞれ各工程の概略図であ
る。FIG. 5 shows an example of the embodiment of the invention of claim 6, and (a) to (h) are schematic views of respective steps.
【図６】実施例１の工程を示すものであり、（ａ）〜
（ｉ）はそれぞれ概略図である。FIG. 6 shows the steps of Example 1, and (a) to (d).
(I) is a schematic diagram, respectively.
【図７】実施例２の工程を示すものであり、（ａ）〜
（ｇ）はそれぞれ概略図である。FIG. 7 shows the steps of Example 2, wherein (a) to (a) to (c) of FIG.
(G) is a schematic diagram, respectively.
１ 回路基板 ２ 回路 ３ 触媒核 ４ 金属膜 ５ａ 回路形成部 ５ｂ 回路非形成部 ６ 変質層 DESCRIPTION OF SYMBOLS 1 Circuit board 2 Circuit 3 Catalyst core 4 Metal film 5a Circuit formation part 5b Circuit non-formation part 6 Altered layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 俊之 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 香川 英司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 武藤 正英 大阪府門真市大字門真1048番地松下電工株 式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshiyuki Suzuki 1048 Kadoma Kadoma, Osaka Pref.Matsushita Electric Works, Ltd. 72) Inventor Masahide Mutoh 1048 Kazuma Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works, Ltd.
Claims (8)
びめっきの工程を経て回路形成をすることによって回路
板を製造するにあたって、めっきの後に、回路基板の少
なくともレーザ照射部分の表面をエッチングすることを
特徴とする回路板の製造方法。When manufacturing a circuit board by forming a circuit on a surface of a resin circuit board through laser irradiation and plating steps, at least the surface of the circuit board at the laser irradiated portion is etched after plating. A method for manufacturing a circuit board, comprising:
ザ照射して触媒核を部分的に除去した後、触媒核を残し
た部分に無電解めっきを行なう工程を経て回路形成をす
ることを特徴とする請求項１に記載の回路板の製造方
法。2. Forming a circuit through a process of forming a catalyst nucleus on the surface of a circuit board, partially removing the catalyst nucleus by laser irradiation, and performing electroless plating on the portion where the catalyst nucleus remains. The method for manufacturing a circuit board according to claim 1, wherein:
ザ照射して金属膜を部分的に除去した後、残した金属膜
にめっきを行なう工程を経て回路形成をすることを特徴
とする請求項１に記載の回路板の製造方法。3. A circuit is formed by forming a metal film on the surface of a circuit board, irradiating a laser to partially remove the metal film, and then plating the remaining metal film. A method for manufacturing a circuit board according to claim 1.
形成部の輪郭線に沿って行なうことを特徴とする請求項
１乃至３のいずれかに記載の回路板の製造方法。4. The method for manufacturing a circuit board according to claim 1, wherein the laser irradiation is performed along a contour of a circuit forming portion or a circuit non-forming portion.
回路形成部のみに選択的に電解めっきを行なう工程を経
て回路形成をすることを特徴とする請求項１乃至４のい
ずれかに記載の回路板の製造方法。5. After plating by laser irradiation,
5. The method for manufacturing a circuit board according to claim 1, wherein the circuit is formed through a step of selectively performing electrolytic plating only on the circuit forming portion.
徴とする請求項１乃至５のいずれかに記載の回路板の製
造方法。6. The method for manufacturing a circuit board according to claim 1, wherein a metal in a portion where a circuit is not formed is removed.
特徴とする請求項１乃至６のいずれかに記載の回路板の
製造方法。7. The method for manufacturing a circuit board according to claim 1, wherein the etching is performed by a chemical treatment.
特徴とする請求項１乃至６のいずれかに記載の回路板の
製造方法。8. The method of manufacturing a circuit board according to claim 1, wherein the etching is performed by a physical treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9010618A JPH10209607A (en) | 1997-01-23 | 1997-01-23 | Manufacture of circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9010618A JPH10209607A (en) | 1997-01-23 | 1997-01-23 | Manufacture of circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209607A true JPH10209607A (en) | 1998-08-07 |
Family
ID=11755224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9010618A Pending JPH10209607A (en) | 1997-01-23 | 1997-01-23 | Manufacture of circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209607A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081209A (en) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | Method for manufacturing printed wiring board |
| JP2011017069A (en) * | 2009-07-10 | 2011-01-27 | Sankyo Kasei Co Ltd | Method for manufacturing formed-circuit parts |
| CN102693054A (en) * | 2011-02-25 | 2012-09-26 | 绿点高新科技股份有限公司 | Touch control housing and manufacturing method |
| CN103477725A (en) * | 2011-02-25 | 2013-12-25 | 绿点高新科技股份有限公司 | A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate |
| US9474161B2 (en) | 2010-03-12 | 2016-10-18 | Taiwan Green Point Enterprises Co., Ltd. | Circuit substrate having a circuit pattern and method for making the same |
| US9678532B2 (en) | 2010-03-12 | 2017-06-13 | Taiwan Green Point Enterprises Co., Ltd. | Capacitive touch sensitive housing and method for making the same |
| CN108882541A (en) * | 2018-08-03 | 2018-11-23 | 珠海元盛电子科技股份有限公司 | A kind of printed circuit methods reversely printed based on laser |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766533A (en) * | 1993-08-26 | 1995-03-10 | Matsushita Electric Works Ltd | Manufacture circuit board |
| JPH07150366A (en) * | 1993-11-25 | 1995-06-13 | Matsushita Electric Works Ltd | Selective plating method and production of circuit board |
| JPH07193357A (en) * | 1993-12-27 | 1995-07-28 | Polyplastics Co | Formation of polyhedral circuit pattern using laser and circuit board |
| JPH07212008A (en) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Works Ltd | Circuit board forming method |
-
1997
- 1997-01-23 JP JP9010618A patent/JPH10209607A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766533A (en) * | 1993-08-26 | 1995-03-10 | Matsushita Electric Works Ltd | Manufacture circuit board |
| JPH07150366A (en) * | 1993-11-25 | 1995-06-13 | Matsushita Electric Works Ltd | Selective plating method and production of circuit board |
| JPH07193357A (en) * | 1993-12-27 | 1995-07-28 | Polyplastics Co | Formation of polyhedral circuit pattern using laser and circuit board |
| JPH07212008A (en) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Works Ltd | Circuit board forming method |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081209A (en) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | Method for manufacturing printed wiring board |
| JP2011017069A (en) * | 2009-07-10 | 2011-01-27 | Sankyo Kasei Co Ltd | Method for manufacturing formed-circuit parts |
| US9295162B2 (en) | 2010-03-12 | 2016-03-22 | Taiwan Green Point Enterprises Co., Ltd. | Non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate |
| US9420699B2 (en) | 2010-03-12 | 2016-08-16 | Taiwan Green Point Enterprises Co., Ltd. | Non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate |
| US9474161B2 (en) | 2010-03-12 | 2016-10-18 | Taiwan Green Point Enterprises Co., Ltd. | Circuit substrate having a circuit pattern and method for making the same |
| US9678532B2 (en) | 2010-03-12 | 2017-06-13 | Taiwan Green Point Enterprises Co., Ltd. | Capacitive touch sensitive housing and method for making the same |
| US9933811B2 (en) | 2010-03-12 | 2018-04-03 | Taiwan Green Point Enterprises Co., Ltd. | Capacitive touch sensitive housing and method for making the same |
| CN102693054A (en) * | 2011-02-25 | 2012-09-26 | 绿点高新科技股份有限公司 | Touch control housing and manufacturing method |
| CN103477725A (en) * | 2011-02-25 | 2013-12-25 | 绿点高新科技股份有限公司 | A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate |
| JP2014506737A (en) * | 2011-02-25 | 2014-03-17 | タイワン グリーン ポイント エンタープライジーズ カンパニー リミテッド | Harmless technique for making continuous conductive circuits on the surface of non-conductive substrates |
| CN102693054B (en) * | 2011-02-25 | 2015-08-19 | 绿点高新科技股份有限公司 | Touch-control casing and manufacture method thereof |
| CN108882541A (en) * | 2018-08-03 | 2018-11-23 | 珠海元盛电子科技股份有限公司 | A kind of printed circuit methods reversely printed based on laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493703B2 (en) | Circuit board forming method | |
| JP3153682B2 (en) | Circuit board manufacturing method | |
| JP2852896B2 (en) | Method of forming a patterned metallization on a substrate surface | |
| US4870751A (en) | Method of manufacturing printed circuit boards | |
| US5891528A (en) | Printed circuit board process using plasma spraying of conductive metal | |
| JPH02128492A (en) | Manufacture of printed wiring board | |
| JPH07283510A (en) | Manufacture of printedcircuit board | |
| JP2007180089A (en) | Manufacturing method of resin molded component with circuit conductor pattern | |
| US4718972A (en) | Method of removing seed particles from circuit board substrate surface | |
| JP3159841B2 (en) | Circuit forming method by laser and conductive circuit forming part | |
| US5192581A (en) | Protective layer for preventing electroless deposition on a dielectric | |
| JPH10209607A (en) | Manufacture of circuit board | |
| JP2003008179A (en) | Patterning method of printed circuit and flexible wiring | |
| JPH035078B2 (en) | ||
| JPH07231154A (en) | Method of forming three-dimensional circuit | |
| JP4337313B2 (en) | Circuit board manufacturing method | |
| JPH10168577A (en) | Production of plated parts such as molded circuit parts | |
| JP3645926B2 (en) | Circuit forming method and conductive circuit forming component | |
| JPH11214838A (en) | Production of circuit board | |
| JP3843686B2 (en) | Circuit board manufacturing method | |
| JP3159840B2 (en) | Circuit forming method and conductive circuit forming component | |
| JP2002076573A (en) | Printed board and manufacturing method therefor | |
| JP3706165B2 (en) | Circuit forming method by laser using nickel metal film and conductive circuit forming component | |
| JP2004289015A (en) | Method for manufacturing three-dimensional circuit board and three-dimensional circuit board | |
| JP4122159B2 (en) | Manufacturing method of build-up board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031021 |