【０００１】
【発明の属する技術分野】
本発明は、三次元立体形状を有する絶縁基板の表面に電気回路を設けて形成される三次元回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
図１０は、三次元立体形状を有する絶縁基板１の表面に電気回路を設けることによって作製される三次元回路基板の製造方法の一例を示すものである。すなわち、まず図１０（ａ）のように、樹脂成形を行なうことによって表面が三次元立体形状に形成された絶縁基板１を作製し、この絶縁基板１の表面にスパッタリングなどＰＶＤ法（物理蒸着法）で銅等の金属からなる導体膜３を図１０（ｂ）のように形成する。次に、形成すべき回路の輪郭に沿ってレーザを走査させながら照射し、図１０（ｃ）のように回路の輪郭の部分の導体膜３を除去する。この後、導体膜３を除去した輪郭で囲まれる部分の導体膜３に通電して電気めっきすることによって、この輪郭で囲まれる導体膜３の表面にのみめっき層４を形成し、導体膜３とめっき層４とから電気回路５を形成する。そしてライトエッチングして輪郭の外側の導体膜３を除去することによって、図１０（ｄ）のように電気回路５を設けた三次元回路基板を製造することができるものである（例えば特許文献１等参照）。
【０００３】
【特許文献１】
特開平７−６６５３３号公報
【特許文献２】
特開２０００−１５０４１９号公報
【０００４】
【発明が解決しようとする課題】
上記の方法で三次元回路基板を製造するにあたっては、絶縁基板１の表面にスパッタリングなどＰＶＤ法で導体膜３を形成した後に、形成すべき回路の輪郭に沿ってレーザを照射して導体膜３を部分的に除去することによって、電気回路５のパターンニングが行なわれることになる。
【０００５】
しかしながら、絶縁基板１にＰＶＤ法で導体膜３を形成する際に、絶縁基板１には高温の熱が作用するので、樹脂成形品で形成される絶縁基板１はその熱負荷によって反り等の変形が発生している。特に三次元立体構造に形成されている絶縁基板１はその厚みの不均一によって変形が発生し易い。そしてパターンニングは、絶縁基板１に予め設定した基準マークなどを基準にしてレーザを走査させることによって行なわれるが、パターンニングの際にこのように絶縁基板１に変形が発生していると、絶縁基板１に形成される電気回路５に位置ズレが生じたりするおそれがあり、高密度・高精度に回路形成することが困難になるという問題を有するものであった。
【０００６】
本発明は上記の点に鑑みてなされたものであり、絶縁基板が変形していない状態で回路のパターンニングを行なうことができ、高密度・高精度に回路形成することができる三次元回路基板の製造方法及び三次元回路基板を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の請求項１に係る三次元回路基板の製造方法は、三次元立体形状を有する絶縁基板１の表面に樹脂層２を形成する樹脂層形成工程と、樹脂層２を部分的に除去して絶縁基板１の表面を部分的に露出させる絶縁基板露出工程と、絶縁基板１のこの露出した表面に、樹脂層２の表面も含めて導体膜３を形成する導体膜形成工程と、絶縁基板１の露出した表面に形成した導体膜３にめっきを施すことによって電気回路５を形成する電気回路形成工程と、絶縁基板１の表面の樹脂層２を除去する樹脂層除去工程とを有することを特徴とするものである。
【０００８】
また請求項２の発明は、請求項１において、絶縁基板１の表面にフッ素樹脂プラズマ処理を行なった後に、樹脂層形成工程において、絶縁基板１の表面に樹脂層２を形成することを特徴とするものである。
【０００９】
また請求項３の発明は、請求項１又は２の樹脂層形成工程において、絶縁基板１の表面に樹脂液をスプレー塗布した後に硬化させることによって、樹脂層２を形成することを特徴とするものである。
【００１０】
また請求項４の発明は、請求項１乃至３のいずれかにおいて、樹脂層２を四フッ化エチレン樹脂で形成することを特徴とするものである。
【００１１】
また請求項５の発明は、請求項１乃至４のいずれかの絶縁基板露出工程において、樹脂層２にレーザを照射することによって、樹脂層２を部分的に除去することを特徴とするものである。
【００１２】
また請求項６の発明は、請求項５の絶縁基板露出工程において、絶縁基板１の立体表面の高さに応じてレーザの焦点位置を制御しながら、レーザを照射することを特徴とするものである。
【００１３】
また請求項７の発明は、請求項５又は６の絶縁基板露出工程において、レーザのスポット形状を角型、長角型、長円型のいずれかに設定して、レーザを照射することを特徴とするものである。
【００１４】
また請求項８の発明は、請求項１乃至７のいずれかにおいて、電気回路形成工程において、電気回路５の厚みが樹脂層２の厚みより小さくなるようにめっき厚を設定して、めっきを施すことを特徴とするものである。
【００１５】
また請求項９の発明は、請求項１乃至８のいずれかにおいて、樹脂層除去工程において、高圧水洗を行なうことによって、樹脂層２の除去を行なうことを特徴とするものである。
【００１６】
また請求項１０に係る三次元回路基板は、上記の請求項１乃至９のいずれかの方法によって製造されたものであることを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１８】
絶縁基板１は図１（ａ）のように表面を三次元立体形状に形成されるものであり、エポキシ樹脂などの絶縁性樹脂材料を射出成形等することによって所望の形状に作製される樹脂成形品を用いることができるものである。絶縁基板１としてはこのような樹脂製の他に、セラミックなどで形成したものを用いることもできる。
【００１９】
ここで、絶縁基板１の表面に樹脂層２を形成するに先立って、絶縁基板１の表面にはフッ素プラズマ処理を施しておくのが望ましい。フッ素プラズマ処理は図３（ａ）に示すように、チャンバー１１内に一対の電極１２，１３を対向して配置すると共に電極１２，１３にＲＦ電源１４を接続して形成されるプラズマ処理装置を用いて行なうことができるものである。すなわち、一対の電極１２，１３のうち一方の電極１２を基板ホルダーとして絶縁基板１を保持し、真空ポンプによってチャンバー１１内を１０−４Ｐａ台にまで真空引きを行ない、絶縁基板１を保持する電極１２の側にＲＦパワー１ｋＷ程度の高周波電圧を印加する。そしてチャンバー１１内にプラズマ用ガスとしてＣＦ４をガス圧１０Ｐａ程度で導入すると、チャンバー１１内でＣＦ４プラズマＰが生成され、高周波電圧を印加することによって負のバイアス電圧がかかっている絶縁基板１の表面に、プラズマＰ中のフッ素イオン１５が図３（ｂ）のように衝突し、絶縁基板１の表層にフッ素を導入することができるものである。このように絶縁基板１の表面にフッ素を導入してフッ化することによって、後述の樹脂層形成工程で絶縁基板１の表面に被覆される樹脂層２の密着力を弱めることができるものであり、樹脂層２を後述の樹脂層除去工程で絶縁基板１の表面から剥離する際に、樹脂層２の剥離を容易に行なうことができるようになるものである。
【００２０】
また、絶縁基板１に形成する電気回路５の密着性を高めるために、絶縁基板１の表面にプラズマ改質処理を施すようにすることもできる。プラズマ改質処理は図４に示すように、チャンバー２４内に基板ホルダーとなる電極２５を配置すると共に電極２５にＲＦ電源２６を接続して形成されるプラズマ処理装置を用いて行なうことができるものである。図４において２７はマッチングボックス、２８はブロッキングコンデンサである。そして真空ポンプによってチャンバー２４内を１０−４Ｐａ台にまで真空引きを行ない、絶縁基板１を保持する電極２５の側にＲＦパワー１ｋＷ程度の高周波電圧を印加し、チャンバー２４内にプラズマ用ガスとして窒素あるいは酸素をガス圧１０Ｐａ程度で導入すると、チャンバー２４内で窒素あるいは酸素のプラズマＰが生成され、高周波電圧を印加することによって負のバイアス電圧がかかっている絶縁基板１の表面に、プラズマＰ中の窒素あるいは酸素が衝突し、絶縁基板１の表層に窒素官能基あるいは酸素官能基を形成することができるものである。このように絶縁基板１の表面をプラズマ改質処理して窒素や酸素を含んだ官能基を導入することによって、金属との密着性を高め、電気回路５の密着強度を高めることができるものである。尚、このプラズマ改質処理は、後述の、絶縁基板露出工程の後、導体膜形成工程の前に行なうようにしてもよい。
【００２１】
そしてまず樹脂層形成工程で、絶縁基板１の三次元立体形状の表面の全面に樹脂層２を形成し、図１（ｂ）及び図２（ａ）に示すように、絶縁基板１の表面を樹脂層２で被覆する。樹脂層２の厚みは１０〜１００μｍ程度が好ましい。
【００２２】
絶縁基板１の表面に樹脂層２を形成するにあたっては、例えば樹脂を溶媒に溶解して調整した樹脂液１７に図５（ａ）（ｂ）のように浸漬して引き上げるディップ法により、樹脂液１７を絶縁基板１の表面に塗布することによって行なう方法がある。しかしこのようなディップ法で樹脂液１７を絶縁基板１の表面に塗布して樹脂層２を形成する場合、絶縁基板１の表面は三次元立体形状に形成されているので、図５（ｃ）に示すように、凹凸の凸の箇所（イ矢印）では液流れが生じると共に凹の箇所（ロ矢印）では液溜りが生じて、均一な厚みで樹脂層２を形成することができない。そこで本発明では、図１（ｂ）のように、樹脂液を絶縁基板１の表面に噴霧器のノズル１８からスプレーし、絶縁基板１の表面に付着させた樹脂液を硬化させることによって樹脂層２を形成するようにするのが好ましい。このように液状樹脂を絶縁基板１の表面にスプレーすれば、絶縁基板１の表面に付着した液状樹脂の薄い被膜は流れることなく硬化して樹脂層２となるので、樹脂層２を均一な膜厚で形成することができるものである。
【００２３】
また、樹脂層２を形成する樹脂としては任意のものを用いることができるが、なかでも四フッ化エチレン樹脂を用いるのが好ましい。四フッ化エチレン樹脂は絶縁基板１に対する密着力が弱いので、四フッ化エチレン樹脂で樹脂層２を形成することによって、後述の樹脂層除去工程で絶縁基板１の表面から樹脂層２を剥離する際に、樹脂層２を容易に剥がすことができるようになるものである。
【００２４】
上記のように樹脂層形成工程で絶縁基板１の表面に樹脂層２を形成した後、図１（ｃ）及び図２（ｂ）のように、絶縁基板露出工程で樹脂層２を部分的に除去し、絶縁基板１の表面の一部を露出させる露出部２０を形成する。樹脂層２の部分的な除去で形成される露出部２０は、絶縁基板１の表面に電気回路５を形成すべき箇所において、電気回路５と同じのパターン形状で形成されるものである。従って露出部２０によって絶縁基板１の表面は、電気回路５を形成すべき箇所において、電気回路５と同じパターン形状で露出されるものであり、樹脂層２に露出部２０を形成することは、絶縁基板１に電気回路５を形成するためのパターニングに相当するものである。
【００２５】
絶縁基板露出工程で樹脂層２を部分的に除去して露出部２０を形成するにあたっては、レーザＬを樹脂層２に照射して、レーザＬを照射した部分の樹脂層２を蒸発させて除去することによって行なうことができる。レーザＬとしてはパルスレーザなど任意のものを用いることができるものであり、樹脂層２に照射されるレーザスポットを、絶縁基板１の表面に沿って走査（スキャン）させることによって、電気回路５のパターン形状に樹脂層２を除去して露出部２０を形成することができるものである。例えば、レーザエネルギー０．１〜０．５ｍＪ、パルス幅２０〜１００ｍｓｅｃ、レーザ照射スポット径５０〜３００μｍ、スキャン速度２００〜１０００ｍｍ／ｓｅｃの条件でパルスレーザを照射することによって、樹脂層２を部分的に除去して絶縁基板１の表面を部分的に露出させる露出部２０を形成することができる。
【００２６】
このとき、絶縁基板１の予め設定した基準マークなどを基準にしてレーザＬを走査させることによって、電気回路５を形成すべき箇所において、電気回路５と同一のパターン形状で、露出部２０を形成するパターニングを行なうことができるものである。そして絶縁基板露出工程は、絶縁基板１にＰＶＤ法で導体膜３を形成する導体膜形成工程よりも前の工程であり、絶縁基板１にはまだ高い温度が作用していず、絶縁基板１には熱変形が発生していない。従って、絶縁基板１に予め設定した基準マークなどを基準にしてレーザを走査させて露出部２０を形成するパターニングを行なうにあたって、露出部２０の形成位置がズレたり変形したりするようなことがなくなり、正確な位置に正確な形状・寸法で露出部２０を形成して、露出部２０に形成されることになる電気回路５を正確な位置に正確な形状・寸法で形成することができるものであり、高密度・高精度に回路形成することが可能になるものである。
【００２７】
また上記のように樹脂層２にレーザを照射することによって、樹脂層２を部分的に除去して露出部２０を形成するにあたって、樹脂層２を被覆した絶縁基板１の表面は三次元立体形状に形成されているので、レーザ焦点位置を一定にしてレーザを走査させると、三次元立体形状の高さに応じて樹脂層２に照射されるレーザのスポット径が変化し、樹脂層２に形成される露出部２０の幅が一定せず、均一な回路幅で電気回路５を形成することができない。そこで本発明では、絶縁基板１の三次元立体形状の高さを検知すると共に、この高さに応じてレーザの光束を絞るレンズの位置を調節することによって、三次元立体形状の高さに応じてレーザ焦点位置を調節するフィードバック制御を行ない、樹脂層２に照射されるレーザのスポット径が一定になるようにしてある。この場合、レーザ焦点位置を変えることにことによって、樹脂層２に照射されるレーザのスポット径を変えて露出部２０の幅を変えることができ、電気回路５を任意の回路幅で形成することも可能になるものである。
【００２８】
また、レーザの照射スポット形状を、図６（ａ）のような角型、図６（ｂ）のような長角型、あるいは図６（ｃ）のような長円型のいずれかに形成すれば（各スポットをＳで示す）、このスポットＳを移動させることによって、屈曲する照射パターンの角部をエッジ形状に仕上げることができ、電気回路５が屈曲するパターンを有する場合に、屈曲する角部をエッジ形状に形成することができるものである。レーザの照射スポット形状を角型、長角型、長円型に成形するには、アパーチャやプリズム、シリンドリカルレンズ等を用いておこなうことができる。またパルスレーザを用いて走査をおこなうと、走査して照射した縁部がジグザグになるが、照射スポット形状を上記のように角型、長角型、長円型に成形して、スポット形状の長辺と平行な方向に走査しながら照射をおこなうと、照射の縁部のジグザグが小さくなり、電気回路５の両側縁を直線状に仕上げることができるものである。
【００２９】
上記のように絶縁基板露出工程で樹脂層２を部分的に除去して絶縁基板１を部分的に露出させる露出部２０を形成した後、導体膜形成工程で、露出部２０に露出される絶縁基板１の表面に導体膜３を形成する。導体膜３の形成は、スパッタリングや真空蒸着などＰＶＤ法で、Ｃｕ，Ｎｉ，Ａｇ等の金属粒子２３を図１（ｄ）のように蒸着させることによって行なうことができる。また化学めっきなどによって行なうことも可能である。このように露出部２０を通して絶縁基板１の表面に電気回路５と同じパターンで導体膜３を形成することができるものであり、このとき図２（ｃ）のように絶縁基板１の上に残存する樹脂層２の表面にも導体膜３が形成される。絶縁基板１の表面形成する導体膜３は、通電してその表面に電気めっき行なうことができるものであればよいので薄膜で良く、０．１〜１０μｍ程度の膜厚であることが好ましい。これより薄すぎると、後述の電気回路形成工程で電気めっきを行なう際にめっき層４を析出させることができないおそれがある。
【００３０】
図７はスパッタリングによって導体膜３を形成する一例を示すものであり、チャンバー３０内に基板ホルダーとなる電極３１と金属材料からなるターゲット３２とを対向させて配置し、電極３１とターゲット３２との間に直流電源３３を接続してスパッタリング装置が形成してある。そして真空ポンプによってチャンバー３０内を１０−４Ｐａ台にまで真空引きを行ない、ターゲット３２にＤＣパワー３ｋＷ程度の直流電圧を印加し、チャンバー３０内にプラズマ用ガスとしてＡｒをガス圧０．５Ｐａ程度で導入すると、チャンバー２４内でＡｒプラズマＰが生成される。このプラズマＰのＡｒイオンがターゲット３２に衝突することによって金属粒子が叩き出され、この金属粒子がマイナスに帯電している絶縁基板１に向けて飛翔して、絶縁基板１の表面に付着することによって、絶縁基板１の表面に導体膜３を形成することができるものである。
【００３１】
ここで、絶縁基板１の表面に電気回路５のパターンで導体膜３を形成するにあたって、図８（ａ）に示すように、電気回路５と同じパターンの開口部３４を設けたマスク３５を用い、このマスク３５の開口部３４を通して金属粒子を絶縁基板１の表面に蒸着させることによって行なうこともできる。しかしこの方法では、絶縁基板１にマスク３５を密着させることが難しく、開口部３４を通過した金属粒子が絶縁基板１とマスク３５の隙間においてマスク３５の裏側へ回り込み、図８（ｂ）に示すように絶縁基板１の表面に形成される導体膜３は周囲がぼけてしまい、高密度・高精度に回路形成することは困難であるという問題がある。特に、絶縁基板１の三次元立体形状にマスク３５を密着させて被せることは難しく、三次元立体形状によってはマスク３５を形成することが不可能な場合もある。さらに図８（ｃ）のように絶縁基板１に形成する電気回路５が孤立した閉状態の回路である場合、電気回路５で囲まれる部分のマスク３５を支持できないので、このような電気回路５をマスク３５によってパターンニングすることはできない。
【００３２】
これに対して本発明のように、絶縁基板１の表面に樹脂層２を被覆し、樹脂層２を部分的に除去して形成される露出部２０を通してＰＶＤ法などで絶縁基板１の露出表面に導体膜３を形成するようにすれば、樹脂層２がマスクとなって、電気回路５を形成すべき部分のみに導体膜３を形成することができるが、樹脂層２は絶縁基板１の表面がどのような三次元立体形状であっても密着させて形成することができるものであり、導体膜３の周囲がぼけるようなこともなくなるものである。また絶縁基板１に形成する電気回路５が孤立した閉状態の回路であっても、電気回路５で囲まれる部分の樹脂層２は絶縁基板１の表面に保持させることができるので、このような電気回路５であっても何ら支障なくパターンニングすることができるものである。
【００３３】
上記のように導体膜形成工程で、露出部２０において露出する絶縁基板１の表面に、樹脂層２の表面も含めて導体膜３を形成した後、電気回路形成工程で、露出部２０において露出する絶縁基板１に形成した導体膜３に電気めっきを施すことによって、電気回路５を形成する。電気めっきは、露出部２０内において露出する絶縁基板１の表面の導体膜３に通電しながら、Ｃｕ，Ｎｉ，Ａｇ等のめっき浴に浸漬することによって行なうことができるものであり、樹脂層２の表面に形成されている導体膜３は露出部２０内の導体膜３と電気的に絶縁されているので、樹脂層２の表面の導体膜３にはめっきは析出せず、図１（ｅ）及び図２（ｄ）のように、露出部２０内において露出する絶縁基板１の表面の導体膜３にのみＣｕ，Ｎｉ，Ａｇ等のめっき層４が形成され、この導体膜３とめっき層４とからなる電気回路５を形成することができるものである。
【００３４】
ここで、めっき層４の厚みは、樹脂層２の厚みから、露出部２０内において形成された導体膜３の厚みを引いた寸法より小さい寸法に形成して、めっき層４と導体層３からなる電気回路５の厚みが樹脂層２の厚みより小さくなるように設定するのが好ましい。めっき層４の厚みがこれより大きい寸法であると、めっき層４の表層部が露出部２０からはみ出して、樹脂層２の表面に形成された導体膜３と接触し、この樹脂層２の表面の導体膜３にも電気が流れてめっきが析出して、図９のようにめっき層４と樹脂層２の表面の導体膜３とが一体化してしまうことになる。従ってこの場合には、後述の樹脂層除去工程で樹脂層２を絶縁基板１から剥がすことが困難になり、また樹脂層２を剥がす際にめっき層４に無理な力が作用して、電気回路５の断面形状を変形させてしまうおそれがある。めっき層４の厚みを上記のように設定することによって、このような問題はなくなるものである。
【００３５】
上記のように電気回路形成工程で、露出部２０において露出する絶縁基板１に形成した導体膜３に電気めっきを施すことによって電気回路５を形成した後、絶縁基板１の表面に残存している樹脂層２を剥離して除去する。樹脂層２を除去する手段は特に限定されるものではないが、図１（ｆ）に示すように、絶縁基板１の表面の全面にノズル３７から２〜１０ＭＰａ程度の高圧水を噴出することによって、水圧で樹脂層２を剥離することによって行なうのが好ましい。このように高圧水洗で樹脂層２を剥がすことによって、絶縁基板１から樹脂層２を迅速にかつ大量に除去することができるものであり、樹脂層２の表面の導体膜３も同時に除去することができるものである。
【００３６】
【発明の効果】
上記のように本発明の請求項１に係る三次元回路基板の製造方法は、三次元立体形状を有する絶縁基板の表面に樹脂層を形成する樹脂層形成工程と、樹脂層を部分的に除去して絶縁基板の表面を部分的に露出させる絶縁基板露出工程と、絶縁基板のこの露出した表面に、樹脂層の表面も含めて導体膜を形成する導体膜形成工程と、絶縁基板の露出した表面に形成した導体膜にめっきを施すことによって電気回路を形成する電気回路形成工程と、絶縁基板の表面の樹脂層を除去する樹脂層除去工程とからなるので、絶縁基板露出工程で行なう、樹脂層を部分的に除去して絶縁基板の表面を部分的に露出させるパターニングは、絶縁基板にＰＶＤ法等で導体膜を形成する導体膜形成工程よりも前の工程であり、絶縁基板に熱変形が発生していない状態で、絶縁基板露出工程においてパターニングを行なうことができ、電気回路を正確な位置に正確な形状・寸法で形成することができるものであって、高密度・高精度に回路形成することが可能になるものである。
【００３７】
また請求項２の発明は、請求項１において、絶縁基板の表面にフッ素樹脂プラズマ処理を行なった後に、樹脂層形成工程において、絶縁基板の表面に樹脂層を形成するようにしたので、フッ素樹脂プラズマ処理を行なうことによって、絶縁基板の表面をフッ化させて樹脂層の密着力を弱めることができるものであり、樹脂層除去工程で樹脂層を絶縁基板から容易に剥離することができるものである。
【００３８】
また請求項３の発明は、請求項１又は２の樹脂層形成工程において、絶縁基板の表面に樹脂液をスプレー塗布した後に硬化させることによって、樹脂層を形成するようにしたので、スプレー塗布して絶縁基板の表面に付着させた樹脂液の薄い被膜は流れることなく硬化して樹脂層となるものであり、樹脂層を均一な膜厚で形成することができるものである。
【００３９】
また請求項４の発明は、請求項１乃至３のいずれかにおいて、樹脂層を四フッ化エチレン樹脂で形成するようにしたので、四フッ化エチレン樹脂は絶縁基板に対する密着力が弱く、樹脂層除去工程で絶縁基板から樹脂層を容易に剥離することができるものである。
【００４０】
また請求項５の発明は、請求項１乃至４の絶縁基板露出工程において、樹脂層にレーザを照射することによって、樹脂層を部分的に除去するようにしたので、レーザを走査させることによって、任意のパターンで樹脂層の部分的な除去を行なうことができるものである。
【００４１】
また請求項６の発明は、請求項５の絶縁基板露出工程において、絶縁基板の立体表面の高さに応じてレーザの焦点位置を制御しながら、レーザを照射するようにしたので、樹脂層に照射されるレーザのスポット径を一定にすることができ、均一な回路幅で電気回路を形成することができるものである。
【００４２】
また請求項７の発明は、請求項５又は６の絶縁基板露出工程において、レーザのスポット形状を角型、長角型、長円型のいずれかに設定して、レーザを照射するようにしたので、屈曲する照射パターンの角部をエッジ形状に仕上げることができ、電気回路が屈曲するパターンを有する場合に、屈曲する角部をエッジ形状に形成することができるものである。
【００４３】
また請求項８の発明は、請求項１乃至７のいずれかの電気回路形成工程において、電気回路の厚みが樹脂層の厚みより小さくなるようにめっき厚を設定して、めっきを施すようにしたので、めっきが樹脂層の表面の導体膜と一体化することを防ぐことができ、樹脂層除去工程で樹脂層を絶縁基板から容易に剥がすことができるものである。
【００４４】
また請求項９の発明は、請求項１乃至８のいずれかの樹脂層除去工程において、高圧水洗によって樹脂層の除去を行なうようにしたので、絶縁基板から樹脂層を迅速にかつ大量に除去することができるものである。
【００４５】
本発明の請求項１０に係る三次元回路基板は、上記の請求項１乃至９のいずれかの方法によって製造されたものであるので、高密度・高精度に回路形成した三次元回路基板を得ることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示すものであり、（ａ）乃至（ｆ）はそれぞれ斜視図である。
【図２】（ａ）は図１（ｂ）のＡ−Ａ線断面図、（ｂ）は図１（ｃ）のＡ−Ａ線断面図、（ｃ）は図１（ｄ）のＡ−Ａ線断面図、（ｄ）は図１（ｅ）のＡ−Ａ線断面図、（ｅ）は図１（ｆ）のＡ−Ａ線断面図である。
【図３】同上の一工程を示すものであり、（ａ）は概略断面図、（ｂ）は斜視図である。
【図４】同上の一工程の概略断面図である。
【図５】同上の一工程を示すものであり、（ａ），（ｂ）は縮小した概略断面図、（ｃ）は断面図である。
【図６】同上の一工程を示すものであり、（ａ）乃至（ｃ）はレーザの照射スポット形状を示す概略図である。
【図７】同上の一工程の概略断面図である。
【図８】マスクを用いた導体膜の形成を示すものであり、（ａ），（ｂ）は断面図、（ｃ）は斜視図である。
【図９】回路形成工程でのめっき層が厚い場合の問題を示す断面図である。
【図１０】従来例を示すものであり、（ａ）乃至（ｄ）はそれぞれ斜視図である。
【符号の説明】
１ 絶縁基板
２ 樹脂層
３ 導体膜
４ めっき層
５ 電気回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a three-dimensional circuit board formed by providing an electric circuit on the surface of an insulating substrate having a three-dimensional solid shape, and a method for manufacturing the same.
[0002]
[Prior art]
FIG. 10 shows an example of a manufacturing method of a three-dimensional circuit board manufactured by providing an electric circuit on the surface of the insulating substrate 1 having a three-dimensional solid shape. That is, first, as shown in FIG. 10A, an insulating substrate 1 having a three-dimensional surface formed by resin molding is manufactured, and a PVD method (physical vapor deposition method) such as sputtering is applied to the surface of the insulating substrate 1. ) To form a conductor film 3 made of a metal such as copper as shown in FIG. Next, irradiation is performed while scanning the laser along the contour of the circuit to be formed, and the conductor film 3 at the portion of the circuit contour is removed as shown in FIG. Thereafter, a portion of the conductor film 3 surrounded by the outline from which the conductor film 3 has been removed is energized and electroplated to form a plating layer 4 only on the surface of the conductor film 3 surrounded by the outline. Then, an electric circuit 5 is formed from the plating layer 4. Then, by removing the conductive film 3 outside the outline by light etching, a three-dimensional circuit board provided with the electric circuit 5 as shown in FIG. 10D can be manufactured (for example, Patent Document 1). Etc.).
[0003]
[Patent Document 1]
JP 7-66533 A
[Patent Document 2]
JP 2000-150419 A
[0004]
[Problems to be solved by the invention]
In manufacturing a three-dimensional circuit board by the above method, after forming the conductor film 3 on the surface of the insulating substrate 1 by PVD method such as sputtering, the conductor film 3 is irradiated with laser along the outline of the circuit to be formed. By partially removing, the patterning of the electric circuit 5 is performed.
[0005]
However, when the conductor film 3 is formed on the insulating substrate 1 by the PVD method, high-temperature heat acts on the insulating substrate 1, so that the insulating substrate 1 formed of a resin molded product is deformed such as warp due to its thermal load. Has occurred. In particular, the insulating substrate 1 formed in a three-dimensional structure is likely to be deformed due to non-uniform thickness. Patterning is performed by scanning the laser with reference to a reference mark or the like set in advance on the insulating substrate 1. If the insulating substrate 1 is deformed during the patterning, the insulating substrate 1 is insulated. There is a possibility that the electric circuit 5 formed on the substrate 1 may be misaligned, which makes it difficult to form the circuit with high density and high accuracy.
[0006]
The present invention has been made in view of the above points, and is a three-dimensional circuit board capable of patterning a circuit in a state where the insulating substrate is not deformed and forming a circuit with high density and high accuracy. An object of the present invention is to provide a manufacturing method and a three-dimensional circuit board.
[0007]
[Means for Solving the Problems]
A method for manufacturing a three-dimensional circuit board according to claim 1 of the present invention includes a resin layer forming step of forming a resin layer 2 on the surface of an insulating substrate 1 having a three-dimensional solid shape, and a resin layer 2 is partially removed. An insulating substrate exposing step for partially exposing the surface of the insulating substrate 1, a conductor film forming step for forming the conductor film 3 on the exposed surface of the insulating substrate 1 including the surface of the resin layer 2, and the insulating substrate. 1 having an electric circuit forming step of forming an electric circuit 5 by plating the conductor film 3 formed on the exposed surface of 1, and a resin layer removing step of removing the resin layer 2 on the surface of the insulating substrate 1. It is a feature.
[0008]
The invention of claim 2 is characterized in that, in claim 1, after the fluororesin plasma treatment is performed on the surface of the insulating substrate 1, the resin layer 2 is formed on the surface of the insulating substrate 1 in the resin layer forming step. To do.
[0009]
The invention of claim 3 is characterized in that, in the resin layer forming step of claim 1 or 2, the resin layer 2 is formed by spraying a resin liquid on the surface of the insulating substrate 1 and then curing it. It is.
[0010]
According to a fourth aspect of the present invention, in any one of the first to third aspects, the resin layer 2 is formed of a tetrafluoroethylene resin.
[0011]
The invention of claim 5 is characterized in that, in the insulating substrate exposure step of any of claims 1 to 4, the resin layer 2 is partially removed by irradiating the resin layer 2 with a laser. is there.
[0012]
The invention of claim 6 is characterized in that, in the insulating substrate exposure step of claim 5, the laser is irradiated while controlling the focal position of the laser in accordance with the height of the three-dimensional surface of the insulating substrate 1. is there.
[0013]
The invention according to claim 7 is characterized in that, in the insulating substrate exposure step according to claim 5 or 6, the laser spot shape is set to any one of a square shape, an oblong shape, and an oval shape, and the laser is irradiated. It is what.
[0014]
The invention according to claim 8 provides plating in any one of claims 1 to 7 by setting the plating thickness so that the thickness of the electric circuit 5 is smaller than the thickness of the resin layer 2 in the electric circuit forming step. It is characterized by this.
[0015]
The invention of claim 9 is characterized in that in any one of claims 1 to 8, the resin layer 2 is removed by performing high-pressure water washing in the resin layer removing step.
[0016]
A three-dimensional circuit board according to a tenth aspect is manufactured by the method according to any one of the first to ninth aspects.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0018]
The insulating substrate 1 has a three-dimensional solid surface as shown in FIG. 1 (a), and is molded into a desired shape by injection molding an insulating resin material such as epoxy resin. The product can be used. The insulating substrate 1 may be made of ceramic or the like in addition to such a resin.
[0019]
Here, prior to forming the resin layer 2 on the surface of the insulating substrate 1, it is desirable that the surface of the insulating substrate 1 be subjected to fluorine plasma treatment. As shown in FIG. 3A, the fluorine plasma treatment is a plasma processing apparatus formed by arranging a pair of electrodes 12 and 13 in the chamber 11 so as to face each other and connecting an RF power source 14 to the electrodes 12 and 13. Can be used. That is, the insulating substrate 1 is held using one electrode 12 of the pair of electrodes 12 and 13 as a substrate holder, and the inside of the chamber 11 is 10 by a vacuum pump. -4 A vacuum is drawn up to the level of Pa, and a high frequency voltage with an RF power of about 1 kW is applied to the electrode 12 holding the insulating substrate 1. And CF in the chamber 11 as plasma gas 4 Is introduced at a gas pressure of about 10 Pa, CF in the chamber 11 4 Fluorine ions 15 in the plasma P collide with the surface of the insulating substrate 1 to which a negative bias voltage is applied by applying a high frequency voltage as shown in FIG. Fluorine can be introduced into the surface layer. Thus, by introducing fluorine into the surface of the insulating substrate 1 and fluorinating, the adhesion of the resin layer 2 coated on the surface of the insulating substrate 1 in the resin layer forming step described later can be weakened. When the resin layer 2 is peeled off from the surface of the insulating substrate 1 in the resin layer removing step described later, the resin layer 2 can be easily peeled off.
[0020]
Further, in order to improve the adhesion of the electric circuit 5 formed on the insulating substrate 1, the surface of the insulating substrate 1 can be subjected to plasma modification treatment. As shown in FIG. 4, the plasma modification treatment can be performed using a plasma processing apparatus in which an electrode 25 serving as a substrate holder is disposed in a chamber 24 and an RF power source 26 is connected to the electrode 25. It is. In FIG. 4, 27 is a matching box, and 28 is a blocking capacitor. Then, the inside of the chamber 24 is 10 -4 When vacuuming is performed up to the level of Pa, a high-frequency voltage with an RF power of about 1 kW is applied to the electrode 25 holding the insulating substrate 1, and nitrogen or oxygen is introduced into the chamber 24 as a plasma gas at a gas pressure of about 10 Pa. Then, nitrogen or oxygen plasma P is generated in the chamber 24, and nitrogen or oxygen in the plasma P collides with the surface of the insulating substrate 1 to which a negative bias voltage is applied by applying a high frequency voltage. A nitrogen functional group or an oxygen functional group can be formed on one surface layer. In this way, by introducing a functional group containing nitrogen or oxygen by plasma-modifying the surface of the insulating substrate 1, the adhesion to the metal can be improved and the adhesion strength of the electric circuit 5 can be increased. is there. Note that this plasma modification treatment may be performed after the insulating substrate exposing step, which will be described later, and before the conductor film forming step.
[0021]
First, in the resin layer forming step, the resin layer 2 is formed on the entire surface of the three-dimensional solid surface of the insulating substrate 1, and the surface of the insulating substrate 1 is formed as shown in FIGS. 1B and 2A. Cover with resin layer 2. The thickness of the resin layer 2 is preferably about 10 to 100 μm.
[0022]
In forming the resin layer 2 on the surface of the insulating substrate 1, for example, a resin solution is obtained by dipping in a resin solution 17 prepared by dissolving a resin in a solvent as shown in FIGS. 5 (a) and 5 (b). There is a method in which 17 is applied to the surface of the insulating substrate 1. However, when the resin liquid 17 is applied to the surface of the insulating substrate 1 by such a dipping method to form the resin layer 2, the surface of the insulating substrate 1 is formed in a three-dimensional solid shape. As shown in FIG. 3, liquid flow occurs at the convex and concave portions (arrows A) and liquid pools occur at the concave portions (arrows B), and the resin layer 2 cannot be formed with a uniform thickness. Therefore, in the present invention, as shown in FIG. 1B, a resin liquid is sprayed onto the surface of the insulating substrate 1 from the nozzle 18 of the sprayer, and the resin liquid adhered to the surface of the insulating substrate 1 is cured to thereby cure the resin layer 2. Is preferably formed. When the liquid resin is sprayed on the surface of the insulating substrate 1 in this way, the thin film of the liquid resin adhering to the surface of the insulating substrate 1 is cured without flowing and becomes the resin layer 2, so that the resin layer 2 is formed into a uniform film. It can be formed with a thickness.
[0023]
In addition, any resin can be used as the resin layer 2 and it is preferable to use a tetrafluoroethylene resin. Since the tetrafluoroethylene resin has a weak adhesion to the insulating substrate 1, the resin layer 2 is peeled from the surface of the insulating substrate 1 in the resin layer removing step described later by forming the resin layer 2 with the tetrafluoroethylene resin. At this time, the resin layer 2 can be easily peeled off.
[0024]
After the resin layer 2 is formed on the surface of the insulating substrate 1 in the resin layer forming step as described above, the resin layer 2 is partially formed in the insulating substrate exposing step as shown in FIGS. 1 (c) and 2 (b). The exposed portion 20 is formed by removing and exposing a part of the surface of the insulating substrate 1. The exposed portion 20 formed by partial removal of the resin layer 2 is formed in the same pattern shape as the electric circuit 5 at a location where the electric circuit 5 is to be formed on the surface of the insulating substrate 1. Therefore, the surface of the insulating substrate 1 is exposed by the exposed portion 20 in the same pattern shape as the electric circuit 5 at a position where the electric circuit 5 is to be formed, and forming the exposed portion 20 in the resin layer 2 This corresponds to patterning for forming the electric circuit 5 on the insulating substrate 1.
[0025]
In forming the exposed portion 20 by partially removing the resin layer 2 in the insulating substrate exposing step, the resin layer 2 is irradiated with the laser L, and the resin layer 2 in the portion irradiated with the laser L is evaporated and removed. It can be done by doing. As the laser L, an arbitrary one such as a pulse laser can be used. By scanning a laser spot irradiated on the resin layer 2 along the surface of the insulating substrate 1, the electric circuit 5 The exposed portion 20 can be formed by removing the resin layer 2 in a pattern shape. For example, the resin layer 2 is partially irradiated by irradiating a pulse laser under the conditions of laser energy of 0.1 to 0.5 mJ, pulse width of 20 to 100 msec, laser irradiation spot diameter of 50 to 300 μm, and scanning speed of 200 to 1000 mm / sec. The exposed portion 20 may be formed by partially removing the surface of the insulating substrate 1.
[0026]
At this time, the exposed portion 20 is formed in the same pattern shape as the electric circuit 5 at a position where the electric circuit 5 is to be formed by scanning the laser L with reference to a preset reference mark or the like of the insulating substrate 1. The patterning can be performed. The insulating substrate exposing step is a step prior to the conductor film forming step of forming the conductor film 3 on the insulating substrate 1 by the PVD method, and the insulating substrate 1 is not yet subjected to a high temperature. There is no thermal deformation. Therefore, when performing patterning for forming the exposed portion 20 by scanning the laser with reference to a reference mark or the like set in advance on the insulating substrate 1, the formation position of the exposed portion 20 is not shifted or deformed. The exposed portion 20 can be formed at an accurate position and with an accurate shape and size, and the electric circuit 5 to be formed on the exposed portion 20 can be formed at an accurate position and with an accurate shape and size. Therefore, it is possible to form a circuit with high density and high accuracy.
[0027]
In addition, when the exposed portion 20 is formed by partially removing the resin layer 2 by irradiating the resin layer 2 with the laser as described above, the surface of the insulating substrate 1 covering the resin layer 2 has a three-dimensional shape. Therefore, when the laser is scanned with the laser focus position fixed, the spot diameter of the laser irradiated on the resin layer 2 changes according to the height of the three-dimensional solid shape, and the resin layer 2 is formed. The width of the exposed portion 20 is not constant, and the electric circuit 5 cannot be formed with a uniform circuit width. Accordingly, in the present invention, the height of the three-dimensional solid shape of the insulating substrate 1 is detected, and the position of the lens for focusing the laser beam is adjusted according to this height, so that the height of the three-dimensional solid shape is adjusted. Thus, feedback control for adjusting the laser focal position is performed so that the spot diameter of the laser irradiated on the resin layer 2 is constant. In this case, by changing the laser focal position, the width of the exposed portion 20 can be changed by changing the spot diameter of the laser irradiated to the resin layer 2, and the electric circuit 5 can be formed with an arbitrary circuit width. Is also possible.
[0028]
Further, the shape of the laser irradiation spot is formed to be either a square shape as shown in FIG. 6A, a long angle shape as shown in FIG. 6B, or an elliptical shape as shown in FIG. 6C. If each spot is indicated by S, the corner of the irradiation pattern to be bent can be finished into an edge shape by moving the spot S. If the electric circuit 5 has a pattern to be bent, the angle to be bent The part can be formed in an edge shape. In order to form the laser irradiation spot shape into a square shape, an oblong shape, or an oval shape, an aperture, a prism, a cylindrical lens, or the like can be used. Also, when scanning using a pulse laser, the edge irradiated by scanning becomes zigzag, but the spot shape of the irradiation spot is shaped into a square shape, an oblong shape, and an oval shape as described above. When irradiation is performed while scanning in a direction parallel to the long side, the zigzag at the edge of irradiation is reduced, and both side edges of the electric circuit 5 can be finished in a straight line.
[0029]
As described above, after the resin layer 2 is partially removed in the insulating substrate exposing step to form the exposed portion 20 that partially exposes the insulating substrate 1, the insulating exposed to the exposed portion 20 in the conductor film forming step. A conductor film 3 is formed on the surface of the substrate 1. The conductor film 3 can be formed by depositing metal particles 23 such as Cu, Ni, Ag, etc. as shown in FIG. 1D by PVD methods such as sputtering and vacuum deposition. It can also be performed by chemical plating or the like. In this way, the conductor film 3 can be formed in the same pattern as the electric circuit 5 on the surface of the insulating substrate 1 through the exposed portion 20, and at this time, remains on the insulating substrate 1 as shown in FIG. A conductor film 3 is also formed on the surface of the resin layer 2 to be formed. The conductive film 3 formed on the surface of the insulating substrate 1 may be a thin film as long as it can be energized and electroplated on the surface, and preferably has a thickness of about 0.1 to 10 μm. If it is too thin, there is a possibility that the plating layer 4 cannot be deposited when electroplating is performed in the electric circuit forming step described later.
[0030]
FIG. 7 shows an example in which the conductor film 3 is formed by sputtering. An electrode 31 serving as a substrate holder and a target 32 made of a metal material are arranged facing each other in a chamber 30. A sputtering apparatus is formed by connecting a DC power source 33 therebetween. And the inside of the chamber 30 is 10 by a vacuum pump. -4 When vacuuming is performed up to the Pa level, a DC voltage of about 3 kW DC power is applied to the target 32, and Ar is introduced into the chamber 30 as a plasma gas at a gas pressure of about 0.5 Pa, the Ar plasma P is generated in the chamber 24. Is generated. When Ar ions of the plasma P collide with the target 32, metal particles are knocked out, and the metal particles fly toward the insulating substrate 1 that is negatively charged and adhere to the surface of the insulating substrate 1. Thus, the conductor film 3 can be formed on the surface of the insulating substrate 1.
[0031]
Here, when forming the conductor film 3 in the pattern of the electric circuit 5 on the surface of the insulating substrate 1, as shown in FIG. 8A, a mask 35 provided with openings 34 having the same pattern as the electric circuit 5 is used. Alternatively, the metal particles can be deposited on the surface of the insulating substrate 1 through the openings 34 of the mask 35. However, in this method, it is difficult to adhere the mask 35 to the insulating substrate 1, and the metal particles that have passed through the opening 34 wrap around the back side of the mask 35 in the gap between the insulating substrate 1 and the mask 35, as shown in FIG. As described above, the conductor film 3 formed on the surface of the insulating substrate 1 is blurred, and there is a problem that it is difficult to form a circuit with high density and high accuracy. In particular, it is difficult to cover the mask 35 with the three-dimensional solid shape of the insulating substrate 1 in close contact, and it may be impossible to form the mask 35 depending on the three-dimensional solid shape. Further, when the electric circuit 5 formed on the insulating substrate 1 is an isolated closed circuit as shown in FIG. 8C, the mask 35 in the portion surrounded by the electric circuit 5 cannot be supported. Cannot be patterned by the mask 35.
[0032]
On the other hand, as in the present invention, the surface of the insulating substrate 1 is covered with the resin layer 2, and the exposed surface of the insulating substrate 1 is exposed by the PVD method or the like through the exposed portion 20 formed by partially removing the resin layer 2. If the conductive film 3 is formed on the resin layer 2, the resin layer 2 can be used as a mask to form the conductive film 3 only on the portion where the electric circuit 5 is to be formed. The surface can be formed in close contact with any three-dimensional solid shape, and the conductor film 3 does not become blurred. Even if the electric circuit 5 formed on the insulating substrate 1 is an isolated closed circuit, the resin layer 2 surrounded by the electric circuit 5 can be held on the surface of the insulating substrate 1. Even the electric circuit 5 can be patterned without any trouble.
[0033]
As described above, after the conductor film 3 including the surface of the resin layer 2 is formed on the surface of the insulating substrate 1 exposed in the exposed portion 20 in the conductor film forming step, it is exposed in the exposed portion 20 in the electric circuit forming step. The electric circuit 5 is formed by performing electroplating on the conductor film 3 formed on the insulating substrate 1 to be formed. The electroplating can be performed by immersing in a plating bath of Cu, Ni, Ag or the like while energizing the conductor film 3 on the surface of the insulating substrate 1 exposed in the exposed portion 20, and the resin layer 2 Since the conductor film 3 formed on the surface of the resin layer 2 is electrically insulated from the conductor film 3 in the exposed portion 20, no plating is deposited on the conductor film 3 on the surface of the resin layer 2, and FIG. 2) and FIG. 2D, a plating layer 4 of Cu, Ni, Ag, etc. is formed only on the conductor film 3 on the surface of the insulating substrate 1 exposed in the exposed portion 20, and this conductor film 3 and the plating layer are formed. The electric circuit 5 consisting of 4 can be formed.
[0034]
Here, the plating layer 4 is formed to have a thickness smaller than the dimension obtained by subtracting the thickness of the conductor film 3 formed in the exposed portion 20 from the thickness of the resin layer 2. It is preferable to set the thickness of the electric circuit 5 to be smaller than the thickness of the resin layer 2. If the thickness of the plating layer 4 is larger than this, the surface layer portion of the plating layer 4 protrudes from the exposed portion 20 and comes into contact with the conductor film 3 formed on the surface of the resin layer 2. Electricity also flows to the conductive film 3 and plating is deposited, so that the plating layer 4 and the conductive film 3 on the surface of the resin layer 2 are integrated as shown in FIG. Therefore, in this case, it becomes difficult to remove the resin layer 2 from the insulating substrate 1 in the resin layer removing step described later, and an excessive force acts on the plating layer 4 when the resin layer 2 is peeled off. There is a risk of deforming the cross-sectional shape of 5. Such a problem can be eliminated by setting the thickness of the plating layer 4 as described above.
[0035]
As described above, after the electric circuit 5 is formed by performing electroplating on the conductor film 3 formed on the insulating substrate 1 exposed at the exposed portion 20 in the electric circuit forming step, it remains on the surface of the insulating substrate 1. The resin layer 2 is peeled off and removed. Although the means for removing the resin layer 2 is not particularly limited, as shown in FIG. 1 (f), high pressure water of about 2 to 10 MPa is ejected from the nozzle 37 over the entire surface of the insulating substrate 1. It is preferable to carry out by peeling off the resin layer 2 with water pressure. Thus, by peeling off the resin layer 2 by high-pressure water washing, the resin layer 2 can be removed quickly and in large quantities from the insulating substrate 1, and the conductor film 3 on the surface of the resin layer 2 is also removed at the same time. It is something that can be done.
[0036]
【The invention's effect】
As described above, the method for manufacturing a three-dimensional circuit board according to claim 1 of the present invention includes a resin layer forming step of forming a resin layer on the surface of an insulating substrate having a three-dimensional solid shape, and a resin layer is partially removed. Insulating substrate exposing step of partially exposing the surface of the insulating substrate, a conductor film forming step of forming a conductor film including the surface of the resin layer on the exposed surface of the insulating substrate, and exposing the insulating substrate A resin that is formed in an insulating substrate exposing step because it includes an electric circuit forming step of forming an electric circuit by plating the conductive film formed on the surface and a resin layer removing step of removing the resin layer on the surface of the insulating substrate. Patterning that partially removes the layer and partially exposes the surface of the insulating substrate is a step prior to the conductor film forming step of forming a conductor film on the insulating substrate by the PVD method or the like. Has not occurred In this state, patterning can be performed in the insulating substrate exposure process, and an electric circuit can be formed at an accurate position and with an accurate shape and size, and can be formed with high density and high accuracy. It will be.
[0037]
According to a second aspect of the present invention, since the resin layer is formed on the surface of the insulating substrate in the resin layer forming step after performing the fluororesin plasma treatment on the surface of the insulating substrate in the first aspect, the fluororesin By performing plasma treatment, the surface of the insulating substrate can be fluorinated to weaken the adhesion of the resin layer, and the resin layer can be easily peeled off from the insulating substrate in the resin layer removing step. is there.
[0038]
In the invention of claim 3, in the resin layer forming step of claim 1 or 2, the resin layer is formed by spraying a resin liquid on the surface of the insulating substrate and then curing the resin layer. The thin film of the resin liquid adhered to the surface of the insulating substrate is cured without flowing and becomes a resin layer, and the resin layer can be formed with a uniform film thickness.
[0039]
According to a fourth aspect of the present invention, since the resin layer is made of tetrafluoroethylene resin in any one of the first to third aspects, the tetrafluoroethylene resin has a weak adhesion to the insulating substrate, and the resin layer The resin layer can be easily peeled from the insulating substrate in the removing step.
[0040]
Further, in the invention of claim 5, in the insulating substrate exposure process of claims 1 to 4, the resin layer is partially removed by irradiating the resin layer with a laser. The resin layer can be partially removed with an arbitrary pattern.
[0041]
In the invention of claim 6, in the insulating substrate exposure step of claim 5, the laser is irradiated while controlling the focal position of the laser according to the height of the three-dimensional surface of the insulating substrate. The spot diameter of the irradiated laser can be made constant, and an electric circuit can be formed with a uniform circuit width.
[0042]
According to a seventh aspect of the invention, in the insulating substrate exposure step of the fifth or sixth aspect, the laser spot shape is set to any one of a square shape, an oblong shape, and an oval shape, and the laser is irradiated. Therefore, the corner of the irradiation pattern to be bent can be finished in an edge shape, and when the electric circuit has a pattern to be bent, the corner to be bent can be formed in an edge shape.
[0043]
The invention according to claim 8 is such that in the electric circuit forming step according to any one of claims 1 to 7, the plating thickness is set so that the thickness of the electric circuit is smaller than the thickness of the resin layer. Therefore, it is possible to prevent the plating from being integrated with the conductor film on the surface of the resin layer, and the resin layer can be easily peeled off from the insulating substrate in the resin layer removing step.
[0044]
In the ninth aspect of the present invention, since the resin layer is removed by high-pressure water washing in the resin layer removing step according to any one of the first to eighth aspects, the resin layer is rapidly and massively removed from the insulating substrate. It is something that can be done.
[0045]
Since the three-dimensional circuit board according to the tenth aspect of the present invention is manufactured by the method according to any one of the first to ninth aspects, a three-dimensional circuit board in which circuits are formed with high density and high accuracy is obtained. It is something that can be done.
[Brief description of the drawings]
FIG. 1 shows an example of an embodiment of the present invention, and (a) to (f) are perspective views.
2A is a cross-sectional view taken along the line AA in FIG. 1B, FIG. 2B is a cross-sectional view taken along the line AA in FIG. 1C, and FIG. A sectional view taken along line A, (d) is a sectional view taken along line AA in FIG. 1 (e), and (e) is a sectional view taken along line AA in FIG. 1 (f).
FIGS. 3A and 3B show a process of the above, wherein FIG. 3A is a schematic cross-sectional view, and FIG. 3B is a perspective view.
FIG. 4 is a schematic cross-sectional view of the same step as above.
FIGS. 5A and 5B show a process of the above, wherein FIGS. 5A and 5B are reduced schematic sectional views, and FIG. 5C is a sectional view. FIGS.
FIG. 6 shows the same process as above, and (a) to (c) are schematic views showing the shape of a laser irradiation spot.
FIG. 7 is a schematic cross-sectional view of the same step as above.
FIGS. 8A and 8B show the formation of a conductor film using a mask, wherein FIGS. 8A and 8B are cross-sectional views, and FIG. 8C is a perspective view. FIGS.
FIG. 9 is a cross-sectional view showing a problem when the plating layer is thick in the circuit forming step.
FIG. 10 shows a conventional example, and (a) to (d) are perspective views.
[Explanation of symbols]
1 Insulating substrate
2 Resin layer
3 Conductor film
4 Plating layer
5 Electric circuit
