JPH10209070A - Manufacturing method of semiconductor device and semiconductor device - Google Patents

Manufacturing method of semiconductor device and semiconductor device

Info

Publication number
JPH10209070A
JPH10209070A JP1050597A JP1050597A JPH10209070A JP H10209070 A JPH10209070 A JP H10209070A JP 1050597 A JP1050597 A JP 1050597A JP 1050597 A JP1050597 A JP 1050597A JP H10209070 A JPH10209070 A JP H10209070A
Authority
JP
Japan
Prior art keywords
sac
opening
silicon nitride
semiconductor device
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1050597A
Other languages
Japanese (ja)
Inventor
Takashi Morikawa
隆史 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1050597A priority Critical patent/JPH10209070A/en
Publication of JPH10209070A publication Critical patent/JPH10209070A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve manufacturing efficiency and assure reliability of the product in a method of manufacturing a semiconductor device to form the self-alignment contact(SAC) using a silicon nitride film. SOLUTION: A resist 14 is coated on a transistor and meanwhile an N-type impurity is doped (step S1) to transistors 11, 12. After the resist 14 is removed, silicon nitride (Si3 N4 ) film 15 is formed (step S2) to the entire part of the silicon substrate 10, a resist 16 is coated on the transistors 11, 12, silicon nitride on the transistor 13 including the source and drain regions is removed and P-type impurity is doped (step S3) to the transistor 13. Under this condition, a thick silicon oxide film 17 is formed (step S4) to the entire part of the silicon substrate 10 and moreover a resist is coated on the silicon oxide film 17 as the masking and the aperture for SAC and the aperture for contact of the part other than SAC are simultaneously formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はセルフアラインコン
タクト(SAC)を形成する半導体装置の製造方法およ
び半導体装置に関し、特に窒化シリコン膜をストッパと
して用いる半導体装置の製造方法および半導体装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device for forming a self-aligned contact (SAC), and more particularly to a method of manufacturing a semiconductor device using a silicon nitride film as a stopper and a semiconductor device.

【0002】[0002]

【従来の技術】従来、セルフアラインコンタクト(SA
C)を形成する半導体装置の製造方法として、窒化シリ
コン膜をストッパとして用いる方法がある。
2. Description of the Related Art Conventionally, self-aligned contacts (SA
As a method for manufacturing a semiconductor device for forming C), there is a method using a silicon nitride film as a stopper.

【0003】図3は窒化シリコン膜をストッパとして用
いてSACを形成する従来の製造方法を示す図である。
まず、ステップS11に示すように、シリコン基板30
の上には、例えば3個のトランジスタ31,32,33
のゲート端子が形成され、それらの上には窒化シリコン
膜34が、さらにその上には、厚い酸化シリコン(Si
2 )膜35が形成される。トランジスタ31,32,
33のゲート部分には、それぞれ酸化シリコン膜31
1,321,331を介してポリシリコン(PolySilico
n)膜312,322,332が形成され、その上にオ
フセット用の酸化シリコン膜313,323,333
が、さらにサイドウォール314,324,334が形
成されている。
FIG. 3 shows a conventional manufacturing method for forming a SAC using a silicon nitride film as a stopper.
First, as shown in step S11, the silicon substrate 30
Above, for example, three transistors 31, 32, 33
Are formed, a silicon nitride film 34 is formed thereon, and a thick silicon oxide (Si) is further formed thereon.
O 2 ) film 35 is formed. Transistors 31, 32,
Each of the gate portions 33 has a silicon oxide film 31
Polysilicon (PolySilico) through 1,321,331
n) Films 312, 322, 332 are formed, and silicon oxide films 313, 323, 333 for offset are formed thereon.
However, sidewalls 314, 324, and 334 are further formed.

【0004】ここで、トランジスタ31,32はN型の
MOSトランジスタ、トランジスタ33はP型のMOS
トランジスタとする。次いで、ステップS11の状態か
ら各トランジスタ31,32,33のゲート、ソース、
ドレインにコンタクト用の開口を形成する。この場合、
ゲートよりも、セルフアラインコンタクト(SAC)用
の開口、ここではトランジスタ31,32のソース、ド
レイン用の開口を先に形成する。すなわち、ステップS
12に示すように、ステップS11の状態から酸化シリ
コン層35の上に必要な部分を開けてレジスト36を塗
布し、エッチング処理によって酸化シリコン層35の一
部を除去して、SAC用の開口37を形成する。
Here, transistors 31 and 32 are N-type MOS transistors, and transistor 33 is a P-type MOS transistor.
Transistor. Next, from the state of step S11, the gates, sources,
An opening for contact is formed in the drain. in this case,
An opening for a self-aligned contact (SAC), here, an opening for the sources and drains of the transistors 31 and 32, is formed before the gate. That is, step S
As shown in FIG. 12, a necessary portion is opened on the silicon oxide layer 35 from the state of step S11, a resist 36 is applied, a part of the silicon oxide layer 35 is removed by etching, and the SAC opening 37 is formed. To form

【0005】そして、ステップS13に示すように、さ
らにエッチングを行って、開口37部分の窒化シリコン
膜を除去する。こうしてSAC用の開口37を形成した
後、SAC以外のコンタクト用の開口が形成される。
Then, as shown in step S13, etching is further performed to remove the silicon nitride film in the opening 37. After the opening 37 for SAC is formed in this way, an opening for contact other than SAC is formed.

【0006】[0006]

【発明が解決しようとする課題】しかし、このように従
来の方法では、SAC用の開口37と、SAC以外のコ
ンタクト用の開口とを同時に形成することが困難であっ
た。
However, in the conventional method, it is difficult to simultaneously form the opening 37 for the SAC and the opening for the contact other than the SAC.

【0007】図4は従来の製造方法によりSAC用開口
とSAC以外のコンタクト用開口とを同時に形成する場
合の手順を示す図である。まず、ステップS21に示す
ように、酸化シリコン層35の上にレジスタ36を塗布
し、SAC用の開口形成部およびSAC以外のコンタク
ト用の開口形成部(ここではトランジスタ33のゲート
部分)の酸化シリコン層を除去し、それぞれ開口37,
38を形成する。
FIG. 4 is a view showing a procedure for simultaneously forming a SAC opening and a contact opening other than the SAC by a conventional manufacturing method. First, as shown in step S21, a resistor 36 is applied on the silicon oxide layer 35, and the silicon oxide of the opening forming portion for the SAC and the opening forming portion for the contact other than the SAC (here, the gate portion of the transistor 33) is formed. The layers are removed and openings 37,
38 are formed.

【0008】次いで、ステップS22に示すように、各
開口37,38の窒化シリコン膜を除去する。これによ
り、開口37については、アルミニウムを蒸着してコン
タクトを形成するだけの状態になる。一方、開口38に
ついては、酸化シリコン膜333を除去する必要がある
ので、さらにエッチングを行う。
Next, as shown in step S22, the silicon nitride film in each of the openings 37 and 38 is removed. As a result, the opening 37 is in a state where aluminum is only deposited to form a contact. On the other hand, the opening 38 is further etched because the silicon oxide film 333 needs to be removed.

【0009】しかし、このエッチング処理を追加する
と、フォトレジストの工程数が多くなって作業効率が悪
くなるという問題があった。また、開口38のみをエッ
チングするためには、エッチングによって、サイドウォ
ール314,324の開口37にかかっている部分が減
少してしまうので、コンタクトとポリシリコン膜31
2,322との耐圧が確保できなくなるという問題があ
った。
However, when this etching process is added, there is a problem that the number of steps of the photoresist increases and the working efficiency deteriorates. In order to etch only the opening 38, the portions of the sidewalls 314 and 324 covering the opening 37 are reduced by the etching.
2,322 cannot be ensured.

【0010】本発明はこのような点に鑑みてなされたも
のであり、製造効率を向上し、製品の信頼性を確保する
ことのできる半導体装置の製造方法および半導体装置を
提供することを目的とする。
The present invention has been made in view of the above points, and has as its object to provide a method of manufacturing a semiconductor device and a semiconductor device capable of improving manufacturing efficiency and ensuring product reliability. I do.

【0011】[0011]

【課題を解決するための手段】本発明では上記課題を解
決するために、窒化シリコン膜をストッパとして用いて
セルフアラインコンタクト(SAC)を形成する半導体
装置の製造方法において、前記SAC以外のコンタクト
用開口形成部の上の前記窒化シリコン膜を除去し、前記
窒化シリコン膜の除去された部分および残った前記窒化
シリコン膜の上層部に酸化シリコン(SiO2 )膜を形
成し、前記SAC用開口形成部および前記SAC以外の
コンタクト用開口形成部の酸化シリコンを除去すること
により、SAC用開口およびSAC以外のコンタクト用
開口を同時に形成し、前記SAC用開口形成部上の前記
窒化シリコン膜を除去する、ことを特徴とする半導体装
置の製造方法が提供される。
According to the present invention, there is provided a method of manufacturing a semiconductor device in which a self-aligned contact (SAC) is formed using a silicon nitride film as a stopper. Removing the silicon nitride film on the opening forming portion, forming a silicon oxide (SiO 2 ) film on the removed portion of the silicon nitride film and on the upper portion of the remaining silicon nitride film, and forming the SAC opening; By removing the silicon oxide in the portion and the contact opening other than the SAC, the SAC opening and the contact opening other than the SAC are simultaneously formed, and the silicon nitride film on the SAC opening forming portion is removed. A method of manufacturing a semiconductor device is provided.

【0012】このような製造方法では、SAC以外のコ
ンタクト用開口形成部の上の窒化シリコン膜を除去して
から、その除去された部分および残った窒化シリコン膜
の上層部に酸化シリコン膜を形成し、SAC用開口形成
部およびSAC以外のコンタクト用開口形成部の酸化シ
リコンを除去することにより、SAC用開口およびSA
C以外のコンタクト用開口を同時に形成し、最後にSA
C用開口形成部上の窒化シリコン膜を除去する。
In such a manufacturing method, the silicon nitride film on the contact opening forming portion other than the SAC is removed, and then a silicon oxide film is formed on the removed portion and on the upper portion of the remaining silicon nitride film. Then, by removing the silicon oxide in the SAC opening forming portion and the contact opening forming portion other than the SAC, the SAC opening and the SA are removed.
A contact opening other than C is formed at the same time.
The silicon nitride film on the C opening formation portion is removed.

【0013】これにより、SAC用開口形成部の酸化シ
リコンの除去の後で、SAC以外のコンタクト用開口形
成部の開口を形成する工程を必要としない。よって、フ
ォトレジスト工程を少なくできる。また、SAC用開口
形成部の開口にかかるサイドウォールを減少させる心配
もないので、製品の信頼性も確保できる。
This eliminates the need for a step of forming an opening other than the SAC in the contact opening forming portion after removing the silicon oxide in the SAC opening forming portion. Therefore, the number of photoresist steps can be reduced. In addition, there is no need to reduce the number of sidewalls on the opening of the SAC opening formation portion, so that product reliability can be ensured.

【0014】[0014]

【発明の実施の形態】以下、本発明の一形態を図面を参
照して説明する。図1および図2は本形態の半導体装置
の製造方法を示す図である。図1ではステップS1〜S
4を、図2ではステップS5,S6を示す。まず、ステ
ップS1の状態では、シリコン基板10の上に、例えば
3個のトランジスタ11,12,13のゲート端子が形
成されている。トランジスタ11,12,13のゲート
部分には、それぞれ酸化シリコン(SiO2 )膜11
1,121,131を介してポリシリコン膜112,1
22,132が形成され、その上にオフセット用の酸化
シリコン膜113,123,133が、さらにサイドウ
ォール114,124,134が形成されている。ここ
までの工程は、従来と方法で行われている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. 1 and 2 are views showing a method for manufacturing a semiconductor device according to the present embodiment. In FIG. 1, steps S1 to S
FIG. 2 shows steps S5 and S6. First, in the state of step S1, gate terminals of, for example, three transistors 11, 12, and 13 are formed on the silicon substrate 10. Silicon oxide (SiO 2 ) films 11 are provided on the gate portions of the transistors 11, 12, and 13, respectively.
1, 121, 131 through the polysilicon film 112, 1
22 and 132 are formed thereon, and silicon oxide films 113, 123 and 133 for offset, and sidewalls 114, 124 and 134 are further formed thereon. The steps up to this point are performed by a conventional method.

【0015】また、ここでは、トランジスタ11,12
はN型のMOSトランジスタ、トランジスタ13はP型
のMOSトランジスタとする。ステップS1では、P型
のトランジスタ13上にレジスト14を塗布し、一方、
N型のトランジスタ11,12にN型用の不純物IN
ドープする。そして、レジスト14を除去後、ステップ
S2に示すように、シリコン基板10全面に窒化シリコ
ン(Si3 4 )膜15を形成する。次いで、ステップ
S3に示すように、トランジスタ11,12の上にレジ
スト16を塗布し、ソース、ドレインの領域も含めてト
ランジスタ13上の窒化シリコンを除去し、トランジス
タ13にP型用の不純物IN をドープする。
Here, transistors 11 and 12 are used.
Is an N-type MOS transistor, and the transistor 13 is a P-type MOS transistor. In step S1, a resist 14 is applied on the P-type transistor 13, while
Doping an impurity I N for N-type N-type transistors 11 and 12. After the resist 14 is removed, a silicon nitride (Si 3 N 4 ) film 15 is formed on the entire surface of the silicon substrate 10 as shown in step S2. Next, as shown in step S3, a resist 16 is applied on the transistors 11 and 12, the silicon nitride on the transistor 13 including the source and drain regions is removed, and the P-type impurity I N is added to the transistor 13. Dope.

【0016】この状態で、ステップS4に示すように、
シリコン基板10上の全面に厚い酸化シリコン膜(Si
2 )17を形成する。さらに、図2のステップS5に
示すように、酸化シリコン膜17の上にレジスト18を
塗布してマスキングし、SAC用の開口19とSAC以
外のコンタクト用の開口20を同時に形成する。
In this state, as shown in step S4,
A thick silicon oxide film (Si) is formed on the entire surface of the silicon substrate 10.
O 2 ) 17 is formed. Further, as shown in step S5 in FIG. 2, a resist 18 is applied on the silicon oxide film 17 and masked, and an opening 19 for SAC and an opening 20 for contacts other than SAC are formed simultaneously.

【0017】そして、最後に、ステップS6に示すよう
に、開口19の部分の窒化シリコンを除去することによ
り、コンタクト用の開口を形成する。その後、開口1
9、開口20には、図示されていないアルミニウムを蒸
着することにより、それぞれコンタクトが形成される。
Finally, as shown in step S6, the contact opening is formed by removing the silicon nitride in the opening 19 portion. Then, opening 1
9, contacts are formed in the openings 20 by depositing aluminum (not shown).

【0018】このように、本形態では、P型のトランジ
スタ13上の窒化シリコンのみを除去してから酸化シリ
コン膜17を形成し、SAC用の開口19およびSAC
以外のコンタクト用の開口20を同時に形成するように
したので、従来の方法と比べて、フォトレジスト工程を
少なくできる。よって、製造効率が向上する。
As described above, in this embodiment, the silicon oxide film 17 is formed after removing only the silicon nitride on the P-type transistor 13, and the SAC opening 19 and the SAC
Since the contact openings 20 other than those described above are formed simultaneously, the number of photoresist steps can be reduced as compared with the conventional method. Therefore, manufacturing efficiency is improved.

【0019】また、SAC用の開口19にかかるサイド
ウォール114,124の一部を減少させる心配もない
ので、ポリシリコン膜112,122,132とコンタ
クトとの間の耐圧を維持でき、製品の信頼性も確保でき
る。
Further, since there is no fear of reducing a part of the side walls 114 and 124 over the SAC opening 19, the breakdown voltage between the polysilicon films 112, 122 and 132 and the contacts can be maintained, and the reliability of the product can be improved. Nature can be secured.

【0020】なお、本形態では、説明を簡単にするた
め、トランジスタ11,12において、SAC用の開口
19を形成する様子のみを図示したが、SACでなく通
常のマスクを使用して形成されるゲート用のコンタクト
用開口(図面手前側、あるいは向こう側に位置する)
は、トランジスタ13の開口20と同様の方法で同時に
形成される。
In this embodiment, for simplicity of description, only the state in which the SAC opening 19 is formed in the transistors 11 and 12 is shown, but it is formed using a normal mask instead of the SAC. Opening for gate contact (located on the front side of the drawing or on the other side)
Are formed simultaneously in the same manner as the opening 20 of the transistor 13.

【0021】[0021]

【発明の効果】以上説明したように本発明では、SAC
以外のコンタクト用開口形成部上の窒化シリコン膜を除
去してから、その除去された部分および残った窒化シリ
コン膜の上層部に酸化シリコン膜を形成し、SAC用開
口形成部およびSAC以外のコンタクト用開口形成部の
酸化シリコンを除去することによりSAC用開口および
SAC以外のコンタクト用開口を同時に形成し、最後に
SAC用開口形成部上の窒化シリコン膜を除去するよう
にしたので、SAC用開口形成部の酸化シリコンを除去
した後で、SAC以外のコンタクト用開口を形成する工
程を必要としない。このため、フォトレジスト工程を少
なくでき、製造効率が向上する。
As described above, according to the present invention, the SAC
After removing the silicon nitride film on the contact opening forming portions other than the SAC opening forming portion and the contacts other than the SAC opening forming portion and the SAC, Since the SAC opening and the contact opening other than the SAC are simultaneously formed by removing the silicon oxide in the opening for forming the SAC, and finally, the silicon nitride film on the opening for forming the SAC is removed. There is no need for a step of forming a contact opening other than the SAC after removing the silicon oxide in the formation portion. Therefore, the number of photoresist steps can be reduced, and the manufacturing efficiency is improved.

【0022】また、SAC用開口形成部の開口にかかる
サイドウォールを減少させる心配もないので、製品の信
頼性も確保できる。
Further, since there is no need to reduce the number of sidewalls on the opening of the SAC opening forming portion, the reliability of the product can be ensured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本形態の半導体装置の製造方法を示す図であ
る。
FIG. 1 is a diagram illustrating a method of manufacturing a semiconductor device according to an embodiment.

【図2】本形態の半導体装置の製造方法を示す図であ
る。
FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device of the present embodiment.

【図3】窒化シリコン膜をストッパとして用いてSAC
を形成する従来の製造方法を示す図である。
FIG. 3 shows a SAC using a silicon nitride film as a stopper.
FIG. 3 is a diagram showing a conventional manufacturing method for forming a semiconductor device.

【図4】従来の製造方法によりSAC用開口と他のコン
タクト用開口とを同時に形成する場合の手順を示す図で
ある。
FIG. 4 is a view showing a procedure for simultaneously forming a SAC opening and another contact opening by a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

10・・・シリコン基板、11,12・・・(N型の)
トランジスタ、13・・・(P型の)トランジスタ、1
4・・・レジスト、15・・・窒化シリコン膜、19・
・・(SAC用の)開口、20・・・(コンタクト用
の)開口、112,122,132・・・ポリシリコン
膜。
10 ... silicon substrate, 11, 12 ... (N type)
Transistor, 13 ... (P-type) transistor, 1
4 ··· resist, 15 ··· silicon nitride film, 19 ·
..Opening (for SAC), 20... (For contact), 112, 122, 132... Polysilicon film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 窒化シリコン膜をストッパとして用いて
セルフアラインコンタクト(SAC)を形成する半導体
装置の製造方法において、 前記SAC以外のコンタクト用開口形成部の上の前記窒
化シリコン膜を除去し、 前記窒化シリコン膜の除去された部分および残った前記
窒化シリコン膜の上層部に酸化シリコン(SiO2 )膜
を形成し、 前記SAC用開口形成部および前記SAC以外のコンタ
クト用開口形成部の酸化シリコンを除去することによ
り、SAC用開口およびSAC以外のコンタクト用開口
を同時に形成し、 前記SAC用開口形成部上の前記窒化シリコン膜を除去
する、 ことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a self-aligned contact (SAC) is formed using a silicon nitride film as a stopper, wherein the silicon nitride film on a contact opening other than the SAC is removed. A silicon oxide (SiO 2 ) film is formed on the removed portion of the silicon nitride film and the upper layer of the remaining silicon nitride film, and the silicon oxide of the SAC opening forming portion and the contact opening forming portion other than the SAC is formed. Forming a SAC opening and a contact opening other than the SAC simultaneously, and removing the silicon nitride film on the SAC opening formation portion.
【請求項2】 前記SAC以外のコンタクト用開口形成
部は、P型のトランジスタのソース、ドレイン拡散領域
であることを特徴とする請求項1記載の半導体装置の製
造方法。
2. The method according to claim 1, wherein the contact opening other than the SAC is a source / drain diffusion region of a P-type transistor.
【請求項3】 窒化シリコン膜をストッパとして用いて
セルフアラインコンタクト(SAC)が形成される半導
体装置において、 前記SAC以外のコンタクト用開口形成部上の窒化シリ
コン膜が除去された状態で、上層に酸化シリコン膜が形
成されていることを特徴とする半導体装置。
3. A semiconductor device in which a self-aligned contact (SAC) is formed using a silicon nitride film as a stopper, wherein the silicon nitride film on a contact opening forming portion other than the SAC is removed and the silicon nitride film is formed on an upper layer. A semiconductor device having a silicon oxide film formed thereon.
【請求項4】 前記SAC以外のコンタクト用開口形成
部は、P型のトランジスタのソース、ドレイン拡散領域
であることを特徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the contact opening other than the SAC is a source / drain diffusion region of a P-type transistor.
JP1050597A 1997-01-23 1997-01-23 Manufacturing method of semiconductor device and semiconductor device Pending JPH10209070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1050597A JPH10209070A (en) 1997-01-23 1997-01-23 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1050597A JPH10209070A (en) 1997-01-23 1997-01-23 Manufacturing method of semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JPH10209070A true JPH10209070A (en) 1998-08-07

Family

ID=11752076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1050597A Pending JPH10209070A (en) 1997-01-23 1997-01-23 Manufacturing method of semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JPH10209070A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786517B2 (en) 2006-05-08 2010-08-31 Samsung Electronics Co., Ltd. Semiconductor device including a selectively formed ETCH stopping layer and methods thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786517B2 (en) 2006-05-08 2010-08-31 Samsung Electronics Co., Ltd. Semiconductor device including a selectively formed ETCH stopping layer and methods thereof

Similar Documents

Publication Publication Date Title
KR100278273B1 (en) A method for forming contact holes in semiconductor device
JP2000195872A (en) Semiconductor device and manufacture thereof
JPH10209070A (en) Manufacturing method of semiconductor device and semiconductor device
JP2001176983A (en) Semiconductor device and producing method therefor
JP2001185724A (en) Method of manufacturing dmos transistor
US7033932B2 (en) Method for fabricating a semiconductor device having salicide
KR20000032293A (en) Method for manufacturing semiconductor memory device
US6277699B1 (en) Method for forming a metal-oxide-semiconductor transistor
KR100273314B1 (en) Semiconductor device manufacturing method
JPH0923007A (en) Semiconductor device and its manufacture
US6544852B1 (en) Method of fabricating semiconductor device
KR100187660B1 (en) Method of manufacturing semiconductor device
KR100564432B1 (en) Method for manufacturing Transistor
US7338868B2 (en) Method for forming gate oxide layer in semiconductor device
KR100400255B1 (en) Method for forming gate oxide of merged semiconductor device
JP3259439B2 (en) Method for manufacturing semiconductor device
KR100314478B1 (en) A method for forming a gate electrode of a semiconductor device
JPH07273197A (en) Semiconductor device and its fabrication
KR101004813B1 (en) Method for manufacturing Transistor
KR0172041B1 (en) Method of manufacturing transistor of semiconductor device
KR100256259B1 (en) Method of preparing common gate in semiconductor device
US5795822A (en) Method for manufacturing an aligned opening in an integrated circuit
JPH08298290A (en) Semiconductor device and its manufacture
JPH10125915A (en) Semiconductor device and its manufacture
JPH09139433A (en) Manufacture of semiconductor integrated circuit