JPH10208688A - 光電子増倍管駆動回路 - Google Patents
光電子増倍管駆動回路Info
- Publication number
- JPH10208688A JPH10208688A JP780697A JP780697A JPH10208688A JP H10208688 A JPH10208688 A JP H10208688A JP 780697 A JP780697 A JP 780697A JP 780697 A JP780697 A JP 780697A JP H10208688 A JPH10208688 A JP H10208688A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- photomultiplier tube
- dynodes
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Radiation (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】
【課題】消費電力の低減化を図ることができる光電子増
倍管駆動回路を提供する。 【解決手段】ダイオードＤ１〜Ｄ１３及びコンデンサＣ
１〜Ｃ１３から成る昇圧回路１８が直流／交流変換回路
２８の交流電圧Ｖacに基づいて高電圧ＶKを発生させ
る。高電圧ＶKはフィルタ回路３２を通して光電子増倍
管の陰極Ｋに印加され、所定のコンデンサに発生する電
圧がフィルタ回路３０を通してダイノードＤy5に印加さ
れる。抵抗Ｒ１〜Ｒ５の接続点に生じる接点電圧が陰極
Ｋ側のダイノードＤy1〜Ｄy4に印加され、抵抗Ｒ６〜Ｒ
９の接続点に生じる電圧がＮＭＯＳＦＥＴ Ｑ１〜Ｑ３
を介してダイノードＤy6〜Ｄy8に印加される。ＮＭＯＳ
ＦＥＴＱ１〜Ｑ３の電流路が抵抗Ｒ１０と共に、抵抗Ｒ
６〜Ｒ９の両端間に直列接続されている。
倍管駆動回路を提供する。 【解決手段】ダイオードＤ１〜Ｄ１３及びコンデンサＣ
１〜Ｃ１３から成る昇圧回路１８が直流／交流変換回路
２８の交流電圧Ｖacに基づいて高電圧ＶKを発生させ
る。高電圧ＶKはフィルタ回路３２を通して光電子増倍
管の陰極Ｋに印加され、所定のコンデンサに発生する電
圧がフィルタ回路３０を通してダイノードＤy5に印加さ
れる。抵抗Ｒ１〜Ｒ５の接続点に生じる接点電圧が陰極
Ｋ側のダイノードＤy1〜Ｄy4に印加され、抵抗Ｒ６〜Ｒ
９の接続点に生じる電圧がＮＭＯＳＦＥＴ Ｑ１〜Ｑ３
を介してダイノードＤy6〜Ｄy8に印加される。ＮＭＯＳ
ＦＥＴＱ１〜Ｑ３の電流路が抵抗Ｒ１０と共に、抵抗Ｒ
６〜Ｒ９の両端間に直列接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、光電子増倍管に備
えられる複数のダイノード等を規定の電圧にバイアスす
るための光電子増倍管駆動回路に関する。
えられる複数のダイノード等を規定の電圧にバイアスす
るための光電子増倍管駆動回路に関する。
【０００２】
【従来の技術】光電子増倍管は、高電圧が印加される陰
極と陽極との間に、規定の電圧にバイアスされる複数個
のダイノードが配置されており、陰極に入射した光を電
子に変換し、その電荷をダイノードにて高増倍率で増倍
することにより、入射光に比例した出力電流を陽極より
出力する機能を備えている。
極と陽極との間に、規定の電圧にバイアスされる複数個
のダイノードが配置されており、陰極に入射した光を電
子に変換し、その電荷をダイノードにて高増倍率で増倍
することにより、入射光に比例した出力電流を陽極より
出力する機能を備えている。
【０００３】前記ダイノードのバイアス電圧（以下、ダ
イノード電圧という）を設定するための最も基本的な光
電子増倍管駆動回路としては、陰極と陽極の間に印加さ
れる前記高電圧を複数の直列抵抗で分圧し、その分割電
圧を各ダイノードに与える電圧分割回路が用いられてい
る。しかし、この電圧分割回路を用いる場合、十分な出
力電流を確保したり増倍率のリニアリティを維持するた
めに、前記直列抵抗の値を小さくしてそれに流れる電流
の値を大きくする必要があるので、消費電力が増えると
いう問題がある。
イノード電圧という）を設定するための最も基本的な光
電子増倍管駆動回路としては、陰極と陽極の間に印加さ
れる前記高電圧を複数の直列抵抗で分圧し、その分割電
圧を各ダイノードに与える電圧分割回路が用いられてい
る。しかし、この電圧分割回路を用いる場合、十分な出
力電流を確保したり増倍率のリニアリティを維持するた
めに、前記直列抵抗の値を小さくしてそれに流れる電流
の値を大きくする必要があるので、消費電力が増えると
いう問題がある。
【０００４】従来、この消費電力を低減するための光電
子増倍管駆動回路としては、特開昭６２−１２６５４０
号公報と、文献「"The Study of Countrate Stability
ofPhotomultiplier Tube with Different Type of Volt
age Dividers"Y.Yoshizawa,1995 IEEE Nuclear Science
Symposhium in San Franchisco」に開示されたものが
ある。
子増倍管駆動回路としては、特開昭６２−１２６５４０
号公報と、文献「"The Study of Countrate Stability
ofPhotomultiplier Tube with Different Type of Volt
age Dividers"Y.Yoshizawa,1995 IEEE Nuclear Science
Symposhium in San Franchisco」に開示されたものが
ある。
【０００５】特開昭６２−１２６５４０号公報に開示さ
れた駆動回路は、図３に示す如く、高電圧電源４の高電
圧ＶHを直列抵抗Ｒ１〜Ｒ９にて分圧し、光電子増倍管
２の前段側（陰極Ｋの側）のダイノードＤy1〜Ｄy5には
抵抗Ｒ１〜Ｒ５に生じる分割電圧を直接印加し、後段側
（陽極Ｐの側）のダイノードＤy6〜Ｄy8には、抵抗Ｒ６
〜Ｒ９に生じる分割電圧にてベースバイアスされたＰＮ
ＰトランジスタＱ１〜Ｑ３の各エミッタ電圧を印加して
いる。また、ＰＮＰトランジスタＱ３のエミッタにバイ
アス抵抗Ｒ１０が接続され、ＰＮＰトランジスタＱ１の
コレクタには、これらＰＮＰトランジスタＱ１〜Ｑ３の
バイアス電圧を安定化するためのコンデンサＣ１が接続
され、高電圧ＶHから抵抗Ｒ１１を通してＰＮＰトラン
ジスタＱ１〜Ｑ３に電流を供給している。
れた駆動回路は、図３に示す如く、高電圧電源４の高電
圧ＶHを直列抵抗Ｒ１〜Ｒ９にて分圧し、光電子増倍管
２の前段側（陰極Ｋの側）のダイノードＤy1〜Ｄy5には
抵抗Ｒ１〜Ｒ５に生じる分割電圧を直接印加し、後段側
（陽極Ｐの側）のダイノードＤy6〜Ｄy8には、抵抗Ｒ６
〜Ｒ９に生じる分割電圧にてベースバイアスされたＰＮ
ＰトランジスタＱ１〜Ｑ３の各エミッタ電圧を印加して
いる。また、ＰＮＰトランジスタＱ３のエミッタにバイ
アス抵抗Ｒ１０が接続され、ＰＮＰトランジスタＱ１の
コレクタには、これらＰＮＰトランジスタＱ１〜Ｑ３の
バイアス電圧を安定化するためのコンデンサＣ１が接続
され、高電圧ＶHから抵抗Ｒ１１を通してＰＮＰトラン
ジスタＱ１〜Ｑ３に電流を供給している。
【０００６】この駆動回路では、ＰＮＰトランジスタＱ
１〜Ｑ３のベース・エミッタ間電圧が一定になることを
利用することにより、ダイノードＤy6〜Ｄy8のダイノー
ド電圧を安定化させ、増倍率のリニアリティの低下を改
善している。また、ダイノードＤy6〜Ｄy8に供給するた
めのダイノード電流をＰＮＰトランジスタＱ１〜Ｑ３に
て供給するので、抵抗値の大きな抵抗Ｒ１〜Ｒ９を用い
てそれに流れる電流を小さくすることができることか
ら、単なる電圧分割回路を用いる場合に較べて消費電力
の低減化を図ることができる。
１〜Ｑ３のベース・エミッタ間電圧が一定になることを
利用することにより、ダイノードＤy6〜Ｄy8のダイノー
ド電圧を安定化させ、増倍率のリニアリティの低下を改
善している。また、ダイノードＤy6〜Ｄy8に供給するた
めのダイノード電流をＰＮＰトランジスタＱ１〜Ｑ３に
て供給するので、抵抗値の大きな抵抗Ｒ１〜Ｒ９を用い
てそれに流れる電流を小さくすることができることか
ら、単なる電圧分割回路を用いる場合に較べて消費電力
の低減化を図ることができる。
【０００７】図４は、前記文献に開示された光電子増倍
管駆動回路を示している。この駆動回路は、複数のダイ
オードＤ１〜Ｄ１７及びコンデンサＣ１〜Ｃ１７から成
る所謂コッククロフトウォルトン回路と、低電圧電源６
の低電圧Ｖcc下で動作する安定化回路８と、直流／交流
変換回路１０を備えている。直流／交流変換回路１０よ
り出力される交流電圧をこのコッククロフトウォルトン
回路に供給することにより、陰極Ｋに印加するための高
電圧と各ダイノードＤy1〜Ｄy8に印加するためのダイノ
ード電圧を発生させ、更に、この高電圧をフィードバッ
ク抵抗Ｒ１を介して安定化回路８に帰還することによ
り、高電圧及びダイノード電圧の変動を抑制している。
また、可変電圧源１２の出力電圧Ｖrefを調節すること
により、高電圧を可変制御できるようになっている。
管駆動回路を示している。この駆動回路は、複数のダイ
オードＤ１〜Ｄ１７及びコンデンサＣ１〜Ｃ１７から成
る所謂コッククロフトウォルトン回路と、低電圧電源６
の低電圧Ｖcc下で動作する安定化回路８と、直流／交流
変換回路１０を備えている。直流／交流変換回路１０よ
り出力される交流電圧をこのコッククロフトウォルトン
回路に供給することにより、陰極Ｋに印加するための高
電圧と各ダイノードＤy1〜Ｄy8に印加するためのダイノ
ード電圧を発生させ、更に、この高電圧をフィードバッ
ク抵抗Ｒ１を介して安定化回路８に帰還することによ
り、高電圧及びダイノード電圧の変動を抑制している。
また、可変電圧源１２の出力電圧Ｖrefを調節すること
により、高電圧を可変制御できるようになっている。
【０００８】この駆動回路は、ダイオードＤ１〜Ｄ１７
の所定接続点に積み上げるようにして接続されたコンデ
ンサＣ１〜Ｃ１７の容量結合によってダイノードＤy1〜
Ｄy8の各ダイノード電圧を発生させるので、抵抗を用い
た電圧分割回路に較べて消費電力を大幅に低減すること
ができる。
の所定接続点に積み上げるようにして接続されたコンデ
ンサＣ１〜Ｃ１７の容量結合によってダイノードＤy1〜
Ｄy8の各ダイノード電圧を発生させるので、抵抗を用い
た電圧分割回路に較べて消費電力を大幅に低減すること
ができる。
【０００９】
【発明が解決しようとする課題】しかし、図３に示す駆
動回路では、ＰＮＰトランジスタＱ１〜Ｑ３を流れるコ
レクタ電流はフィードバック抵抗Ｒ１１を通して高電圧
電源４より供給されるため、このフィードバック抵抗Ｒ
１１における電力損失が問題となり、十分な消費電力の
低減化が図れない。また、このフィードバック抵抗Ｒ１
１の発熱により光電子増倍管２の暗電流の増加を招いた
り、大容量の電圧電源４が必要になる等の問題がある。
更に、ＰＮＰトランジスタＱ１〜Ｑ３のコレクタ電流
は、光電子増倍管２の陽極Ｐにおける出力電流に比例し
て大きくなるため、フィードバック抵抗Ｒ１１の両端電
圧がこの出力電流に応じて大きく変化することになり、
同時にＰＮＰトランジスタＱ１のコレクタ電圧も大きく
変化する。このため、ＰＮＰトランジスタＱ１には高耐
圧のトランジスタを適用する必要があるという問題があ
る。
動回路では、ＰＮＰトランジスタＱ１〜Ｑ３を流れるコ
レクタ電流はフィードバック抵抗Ｒ１１を通して高電圧
電源４より供給されるため、このフィードバック抵抗Ｒ
１１における電力損失が問題となり、十分な消費電力の
低減化が図れない。また、このフィードバック抵抗Ｒ１
１の発熱により光電子増倍管２の暗電流の増加を招いた
り、大容量の電圧電源４が必要になる等の問題がある。
更に、ＰＮＰトランジスタＱ１〜Ｑ３のコレクタ電流
は、光電子増倍管２の陽極Ｐにおける出力電流に比例し
て大きくなるため、フィードバック抵抗Ｒ１１の両端電
圧がこの出力電流に応じて大きく変化することになり、
同時にＰＮＰトランジスタＱ１のコレクタ電圧も大きく
変化する。このため、ＰＮＰトランジスタＱ１には高耐
圧のトランジスタを適用する必要があるという問題があ
る。
【００１０】図４に示す駆動回路では、直流／交流変換
回路１０からの交流電圧を整流して各コンデンサＣ１〜
Ｃ９に充電電圧を発生させ、これらの充電電圧を直接ダ
イノード電圧としているので、充電電圧のリップル成分
により光電子増倍管２の増倍率が変動したり、浮遊容量
による交流結合により陽極Ｐからリップル成分が出力さ
れるという問題がある。
回路１０からの交流電圧を整流して各コンデンサＣ１〜
Ｃ９に充電電圧を発生させ、これらの充電電圧を直接ダ
イノード電圧としているので、充電電圧のリップル成分
により光電子増倍管２の増倍率が変動したり、浮遊容量
による交流結合により陽極Ｐからリップル成分が出力さ
れるという問題がある。
【００１１】また、各ダイノードＤy1〜Ｄy8のダイノー
ド電圧を下げようとする場合、コンデンサＣ１〜Ｃ１７
に蓄えられた電荷がフィードバック抵抗Ｒ１を通して放
電されることになるが、ノイズを低減する必要上、高抵
抗のフィードバック抵抗Ｒ１が用いられているので、こ
の放電経路の放電時定数が大きくなり所定電圧まで降下
するのに長時間を必要とする。したがって、短時間でダ
イノード電圧を可変制御する必要のある用途では問題と
なる。
ド電圧を下げようとする場合、コンデンサＣ１〜Ｃ１７
に蓄えられた電荷がフィードバック抵抗Ｒ１を通して放
電されることになるが、ノイズを低減する必要上、高抵
抗のフィードバック抵抗Ｒ１が用いられているので、こ
の放電経路の放電時定数が大きくなり所定電圧まで降下
するのに長時間を必要とする。したがって、短時間でダ
イノード電圧を可変制御する必要のある用途では問題と
なる。
【００１２】更に、光電子増倍管２に、パルス光やステ
ップ光が入射する場合には、コンデンサＣ１〜Ｃ９に蓄
積された電荷が各ダイノードＤy1〜Ｄy8へ出力されるこ
とになるが、このときに一時的にコンデンサＣ１〜Ｃ９
の電圧（即ち、ダイノード電圧）が変動するため、増倍
率の変動に伴って出力電流が変動するという問題があ
る。
ップ光が入射する場合には、コンデンサＣ１〜Ｃ９に蓄
積された電荷が各ダイノードＤy1〜Ｄy8へ出力されるこ
とになるが、このときに一時的にコンデンサＣ１〜Ｃ９
の電圧（即ち、ダイノード電圧）が変動するため、増倍
率の変動に伴って出力電流が変動するという問題があ
る。
【００１３】本発明は、このような従来技術の課題に鑑
みてなされたものであり、主として、消費電力及び発熱
を低減することができる光電子増倍管駆動回路を提供す
ることを目的とする。
みてなされたものであり、主として、消費電力及び発熱
を低減することができる光電子増倍管駆動回路を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】このような目的を達成す
るために本発明の光電子増倍管駆動回路は、直列接続さ
れた複数の抵抗から成る抵抗回路と、前記抵抗回路の両
端間に高電圧を印加して前記複数の抵抗に電流を供給す
る昇圧回路とを備え、前記抵抗回路中の幾つかの抵抗群
の接続点に生じる接点電圧を、光電子増倍管の所定ダイ
ノードに対応して設けられた能動素子を介して前記夫々
のダイノードに印加する光電子増倍管駆動回路であっ
て、前記能動素子の電流路を前記幾つかの抵抗群の両端
間に直列接続する構成とした。
るために本発明の光電子増倍管駆動回路は、直列接続さ
れた複数の抵抗から成る抵抗回路と、前記抵抗回路の両
端間に高電圧を印加して前記複数の抵抗に電流を供給す
る昇圧回路とを備え、前記抵抗回路中の幾つかの抵抗群
の接続点に生じる接点電圧を、光電子増倍管の所定ダイ
ノードに対応して設けられた能動素子を介して前記夫々
のダイノードに印加する光電子増倍管駆動回路であっ
て、前記能動素子の電流路を前記幾つかの抵抗群の両端
間に直列接続する構成とした。
【００１５】また、前記昇圧回路と抵抗回路中の適宜の
接続点間にフィルタ回路を設ける構成とした。
接続点間にフィルタ回路を設ける構成とした。
【００１６】
【実施の形態】図１は、本発明の光電子増倍管駆動回路
の一実施の形態を示す回路図である。同図において、こ
の駆動回路は、複数のダイオードＤ１〜Ｄ１３及びコン
デンサＣ１〜Ｃ１３から成る昇圧回路１８と、低電圧電
源２２と、調節可能な基準電圧Ｖrefを発生する可変電
圧源２４と、安定化回路２６と、直流電圧を交流電圧に
変換する直流／交流変換回路２８と、フィルタ回路３
０，３２と、複数の抵抗Ｒ１〜Ｒ９から成る分圧回路３
４、及び複数のＮ型電界効果トランジスタ（ＮＭＯＳＦ
ＥＴ）Ｑ１〜Ｑ３を備えている。
の一実施の形態を示す回路図である。同図において、こ
の駆動回路は、複数のダイオードＤ１〜Ｄ１３及びコン
デンサＣ１〜Ｃ１３から成る昇圧回路１８と、低電圧電
源２２と、調節可能な基準電圧Ｖrefを発生する可変電
圧源２４と、安定化回路２６と、直流電圧を交流電圧に
変換する直流／交流変換回路２８と、フィルタ回路３
０，３２と、複数の抵抗Ｒ１〜Ｒ９から成る分圧回路３
４、及び複数のＮ型電界効果トランジスタ（ＮＭＯＳＦ
ＥＴ）Ｑ１〜Ｑ３を備えている。
【００１７】昇圧回路１８は、ダイオードＤ１〜Ｄ１３
が直列接続され、各ダイオードＤ１〜Ｄ１３のカソード
とアノードの夫々の接続点にコンデンサＣ１〜Ｃ１３が
一つ置きに接続された構成を有し、コンデンサＣ１３と
ダイオードＤ１３のカソードとの接続接点に直流／交流
変換回路２８からの交流電圧Ｖacが印加される。更に、
コンデンサＣ１とダイオードＤ１のアノードとの接続点
が抵抗Ｒ１１ないしフィルタ回路３２を介して光電子増
倍管２０の陰極Ｋに接続され、コンデンサＣ７がグラン
ド端子ＧＮＤに接続されている。そして、ダイオードＤ
１〜Ｄ１３の整流作用とコンデンサＣ１〜Ｃ１３の充電
作用により交流電圧Ｖacを各コンデンサＣ１〜Ｃ１３に
充電することにより、各コンデンサＣ１〜Ｃ７に固有の
直流電圧を発生させると共に、抵抗Ｒ１１とコンデンサ
Ｃ１の接続点に高電圧ＶKを発生させる。
が直列接続され、各ダイオードＤ１〜Ｄ１３のカソード
とアノードの夫々の接続点にコンデンサＣ１〜Ｃ１３が
一つ置きに接続された構成を有し、コンデンサＣ１３と
ダイオードＤ１３のカソードとの接続接点に直流／交流
変換回路２８からの交流電圧Ｖacが印加される。更に、
コンデンサＣ１とダイオードＤ１のアノードとの接続点
が抵抗Ｒ１１ないしフィルタ回路３２を介して光電子増
倍管２０の陰極Ｋに接続され、コンデンサＣ７がグラン
ド端子ＧＮＤに接続されている。そして、ダイオードＤ
１〜Ｄ１３の整流作用とコンデンサＣ１〜Ｃ１３の充電
作用により交流電圧Ｖacを各コンデンサＣ１〜Ｃ１３に
充電することにより、各コンデンサＣ１〜Ｃ７に固有の
直流電圧を発生させると共に、抵抗Ｒ１１とコンデンサ
Ｃ１の接続点に高電圧ＶKを発生させる。
【００１８】安定化回路２６は、低電圧電源２２から出
力される低電圧Ｖccの下で駆動される電圧レギュレータ
等からなり、フィードバック抵抗Ｒ１２を通して高電圧
ＶKを安定させるように、直流／交流変換回路２８へ入
力する直流電圧ＶDを制御する。また、可変電圧源２４
の基準Ｖrefを調節することにより、直流電圧ＶDの値を
変化させ、昇圧回路１８の高電圧ＶKの値を調節するこ
とができるようになっている。即ち、安定化回路２６
は、たとえ高電圧ＶKに変動が生じた場合でも、この変
動を除去して、昇圧回路１８に極めて安定な高電圧ＶD
及び各コンデンサＣ１〜Ｃ１３の充電電圧を発生させる
ためのフィードバック回路を構成している。
力される低電圧Ｖccの下で駆動される電圧レギュレータ
等からなり、フィードバック抵抗Ｒ１２を通して高電圧
ＶKを安定させるように、直流／交流変換回路２８へ入
力する直流電圧ＶDを制御する。また、可変電圧源２４
の基準Ｖrefを調節することにより、直流電圧ＶDの値を
変化させ、昇圧回路１８の高電圧ＶKの値を調節するこ
とができるようになっている。即ち、安定化回路２６
は、たとえ高電圧ＶKに変動が生じた場合でも、この変
動を除去して、昇圧回路１８に極めて安定な高電圧ＶD
及び各コンデンサＣ１〜Ｃ１３の充電電圧を発生させる
ためのフィードバック回路を構成している。
【００１９】昇圧回路１８のコンデンサＣ４とＣ５との
接続点に発生する所定電圧がフィルタ回路３０を通して
光電子増倍管２０の中間位置に配置されたダイノードＤ
y5に印加され、例えばこの印加電圧にリップル等の変動
成分が生じてもフィルタ回路３０にて遮断することによ
り、常に安定した電圧をダイノードＤy6に印加するよう
になっている。また、陰極ＫとダイオードＤy5の間の電
圧を所定電圧にすると共に、ダイノードＤy5とグランド
端子ＧＮＤの間の電圧を所定電圧にするために、昇圧回
路１８で発生する電圧を抵抗１１を通して降下させて、
フィルタ回路３２を通して光電子増倍管２０に印加して
いる。フィルタ回路３２も同様に高電圧ＶKにリップル
等の変動が生じた場合でも遮断して、常に安定した高電
圧ＶKを陰極Ｋに印加する。
接続点に発生する所定電圧がフィルタ回路３０を通して
光電子増倍管２０の中間位置に配置されたダイノードＤ
y5に印加され、例えばこの印加電圧にリップル等の変動
成分が生じてもフィルタ回路３０にて遮断することによ
り、常に安定した電圧をダイノードＤy6に印加するよう
になっている。また、陰極ＫとダイオードＤy5の間の電
圧を所定電圧にすると共に、ダイノードＤy5とグランド
端子ＧＮＤの間の電圧を所定電圧にするために、昇圧回
路１８で発生する電圧を抵抗１１を通して降下させて、
フィルタ回路３２を通して光電子増倍管２０に印加して
いる。フィルタ回路３２も同様に高電圧ＶKにリップル
等の変動が生じた場合でも遮断して、常に安定した高電
圧ＶKを陰極Ｋに印加する。
【００２０】これらフィルタ回路３０，３２の出力端間
に直列抵抗Ｒ１〜Ｒ５が接続され、フィルタ回路３０と
グランド端子ＧＮＤとの間に直列抵抗Ｒ６〜Ｒ９が接続
され、これらの抵抗Ｒ１〜Ｒ９によって抵抗回路３４が
構成されている。そして、前段側（陰極Ｋの側）に位置
するダイノードＤy1〜Ｄy4には、夫々の抵抗Ｒ１〜Ｒ５
の接続点に発生する接点電圧（分割電圧）が印加され、
後段側（陽極Ｐの側）に位置するダイノードＤy6〜Ｄｙ
８には、抵抗Ｒ６〜Ｒ９の接続点に発生する分割電圧に
てゲートバイアスされたＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を
介してそれぞれ所定の定電圧が印加されている。
に直列抵抗Ｒ１〜Ｒ５が接続され、フィルタ回路３０と
グランド端子ＧＮＤとの間に直列抵抗Ｒ６〜Ｒ９が接続
され、これらの抵抗Ｒ１〜Ｒ９によって抵抗回路３４が
構成されている。そして、前段側（陰極Ｋの側）に位置
するダイノードＤy1〜Ｄy4には、夫々の抵抗Ｒ１〜Ｒ５
の接続点に発生する接点電圧（分割電圧）が印加され、
後段側（陽極Ｐの側）に位置するダイノードＤy6〜Ｄｙ
８には、抵抗Ｒ６〜Ｒ９の接続点に発生する分割電圧に
てゲートバイアスされたＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を
介してそれぞれ所定の定電圧が印加されている。
【００２１】即ち、抵抗Ｒ６〜Ｒ９の各接続点にＮＭＯ
ＳＦＥＴ Ｑ１〜Ｑ３の各ゲートが接続され、これらの
ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各電流路、即ちこれらの
ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ドレイン・ソース路と
バイアス抵抗Ｒ１０がフィルタ回路３０の出力端子とグ
ランド端子ＧＮＤとの間に直列接続され、ＮＭＯＳＦＥ
Ｔ Ｑ１〜Ｑ３の各ソースが各ダイノードＤy6〜Ｄy8に
接続されることにより、各抵抗Ｒ６〜Ｒ９の接続点に発
生する各分割電圧をダイノードＤy6〜Ｄy8に印加するた
めのバッファ回路が構成されている。
ＳＦＥＴ Ｑ１〜Ｑ３の各ゲートが接続され、これらの
ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各電流路、即ちこれらの
ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ドレイン・ソース路と
バイアス抵抗Ｒ１０がフィルタ回路３０の出力端子とグ
ランド端子ＧＮＤとの間に直列接続され、ＮＭＯＳＦＥ
Ｔ Ｑ１〜Ｑ３の各ソースが各ダイノードＤy6〜Ｄy8に
接続されることにより、各抵抗Ｒ６〜Ｒ９の接続点に発
生する各分割電圧をダイノードＤy6〜Ｄy8に印加するた
めのバッファ回路が構成されている。
【００２２】そして、この光電子増倍管２０と光電子増
倍管駆動回路は、図２に示す如く、ＴＯ−８型パッケー
ジ内に内蔵されてモジュール化されている。因みに、縦
Ｌが２５ｍｍ、横Ｗが５０ｍｍ、高さＨが１８ｍｍの立
方体のモジュールに一体化されており、光電子増倍管２
０に隣接して、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３と抵抗Ｒ１
〜Ｒ１０を含んだダイノード電圧設定回路３６が配置さ
れ、更にその隣に、昇圧回路１８と安定化回路２６及び
直流／交流変換回路２８を含んだ高電圧源回路３８が配
置され、光電子増倍管２０の陽極Ｐに接続されたリード
端子や、低電圧電源２２を外部接続するためのリード端
子等が備えられている。
倍管駆動回路は、図２に示す如く、ＴＯ−８型パッケー
ジ内に内蔵されてモジュール化されている。因みに、縦
Ｌが２５ｍｍ、横Ｗが５０ｍｍ、高さＨが１８ｍｍの立
方体のモジュールに一体化されており、光電子増倍管２
０に隣接して、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３と抵抗Ｒ１
〜Ｒ１０を含んだダイノード電圧設定回路３６が配置さ
れ、更にその隣に、昇圧回路１８と安定化回路２６及び
直流／交流変換回路２８を含んだ高電圧源回路３８が配
置され、光電子増倍管２０の陽極Ｐに接続されたリード
端子や、低電圧電源２２を外部接続するためのリード端
子等が備えられている。
【００２３】以上に述べた光電子増倍管駆動回路によれ
ば、ダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１
３にて構成される昇圧回路１８によって高電圧ＶKを発
生させこの高電圧ＶKをフィルタ回路３２を介して光電
子増倍管２０の陰極Ｋに印加するので、陰極Ｋを極めて
安定した高電圧に保つことができる。更に、フィルタ回
路３０，３２から出力される極めて安定な電圧を抵抗Ｒ
１〜Ｒ９によって分圧することで各ダイノードＤy1〜Ｄ
y8に印加するための基準となる電圧を発生させるので、
ダイノードＤy1〜Ｄy8の各ダイノード電圧を安定に保つ
ことができる。
ば、ダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１
３にて構成される昇圧回路１８によって高電圧ＶKを発
生させこの高電圧ＶKをフィルタ回路３２を介して光電
子増倍管２０の陰極Ｋに印加するので、陰極Ｋを極めて
安定した高電圧に保つことができる。更に、フィルタ回
路３０，３２から出力される極めて安定な電圧を抵抗Ｒ
１〜Ｒ９によって分圧することで各ダイノードＤy1〜Ｄ
y8に印加するための基準となる電圧を発生させるので、
ダイノードＤy1〜Ｄy8の各ダイノード電圧を安定に保つ
ことができる。
【００２４】尚、図４に示す光電子増倍管駆動回路中の
コッククロフトウォルトン回路と陰極Ｋ及びダイノード
Ｄy1〜Ｄy8の間に、本実施の形態に備えられたフィルタ
回路３０，３２と同様のフィルタ回路を設けることによ
って、コッククロフトウォルトン回路に生じるリップル
を除去することが可能であるが、図４に示す従来の駆動
回路の場合には、各ダイノードＤy1〜Ｄy8とコッククロ
フトウォルトン回路中の対応するダイオードとの間に夫
々フィルタ回路を設ける必要があるため、回路が大きく
なり、本実施の形態のような小形のモジュールを実現す
ることは困難である。
コッククロフトウォルトン回路と陰極Ｋ及びダイノード
Ｄy1〜Ｄy8の間に、本実施の形態に備えられたフィルタ
回路３０，３２と同様のフィルタ回路を設けることによ
って、コッククロフトウォルトン回路に生じるリップル
を除去することが可能であるが、図４に示す従来の駆動
回路の場合には、各ダイノードＤy1〜Ｄy8とコッククロ
フトウォルトン回路中の対応するダイオードとの間に夫
々フィルタ回路を設ける必要があるため、回路が大きく
なり、本実施の形態のような小形のモジュールを実現す
ることは困難である。
【００２５】更に、本実施の形態では、ダイノード電流
の比較的少ない前段側のダイノードＤy1〜Ｄy5には抵抗
Ｒ１〜Ｒ５の分割電圧を印加し、ダイノード電流の大き
な後段側のダイノードＤy6〜Ｄy8にはＮＭＯＳＦＥＴ
Ｑ１〜Ｑ３によるバッファ回路にて各ダイノード電圧を
印加するので、増倍率のリニアリティを向上させること
ができる。
の比較的少ない前段側のダイノードＤy1〜Ｄy5には抵抗
Ｒ１〜Ｒ５の分割電圧を印加し、ダイノード電流の大き
な後段側のダイノードＤy6〜Ｄy8にはＮＭＯＳＦＥＴ
Ｑ１〜Ｑ３によるバッファ回路にて各ダイノード電圧を
印加するので、増倍率のリニアリティを向上させること
ができる。
【００２６】また、ダイノードＤy6〜Ｄy8に二次電子が
流入することによって、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の
ドレイン電流の一部がダイノードＤy6〜Ｄy8に分流する
ことになるが、各ダイノードＤy6〜Ｄy8の電圧は、ＮＭ
ＯＳＦＥＴ Ｑ１〜Ｑ３のゲート電圧にて一定電圧に保
持されることから、ステップ光やパルス光が入射する場
合でも、陰極Ｋと陽極Ｐとの間の高電圧が変動すること
が無く、陽極Ｐの出力電流の変動を阻止することができ
る。
流入することによって、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の
ドレイン電流の一部がダイノードＤy6〜Ｄy8に分流する
ことになるが、各ダイノードＤy6〜Ｄy8の電圧は、ＮＭ
ＯＳＦＥＴ Ｑ１〜Ｑ３のゲート電圧にて一定電圧に保
持されることから、ステップ光やパルス光が入射する場
合でも、陰極Ｋと陽極Ｐとの間の高電圧が変動すること
が無く、陽極Ｐの出力電流の変動を阻止することができ
る。
【００２７】また、抵抗Ｒ６〜Ｒ９はＮＭＯＳＦＥＴ
Ｑ１〜Ｑ３の動作点を設定するためにあり、ダイノード
Ｄy6〜Ｄy8のダイノード電圧を直接印加するものではな
いので、これらの抵抗Ｒ６〜Ｒ９の抵抗値を大きくする
ことによって、その電流値を小さくすることができる。
更に、ＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流を電圧
の低いフィルタ回路３０から供給しているので、消費電
力の低減化が可能であり、例えば、図３に示した従来の
駆動回路と較べて消費電力を低減することができる。し
たがって、消費電力及び発熱の低減化を実現することが
でき、更に電源の容量を小さくすることができる。そし
て、発熱が低減することから、図２に示す如く小さなパ
ッケージにてモジュール化しても、光電子増倍管２の暗
電流の発生を抑制することができる。
Ｑ１〜Ｑ３の動作点を設定するためにあり、ダイノード
Ｄy6〜Ｄy8のダイノード電圧を直接印加するものではな
いので、これらの抵抗Ｒ６〜Ｒ９の抵抗値を大きくする
ことによって、その電流値を小さくすることができる。
更に、ＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流を電圧
の低いフィルタ回路３０から供給しているので、消費電
力の低減化が可能であり、例えば、図３に示した従来の
駆動回路と較べて消費電力を低減することができる。し
たがって、消費電力及び発熱の低減化を実現することが
でき、更に電源の容量を小さくすることができる。そし
て、発熱が低減することから、図２に示す如く小さなパ
ッケージにてモジュール化しても、光電子増倍管２の暗
電流の発生を抑制することができる。
【００２８】また、フィードバック抵抗Ｒ１２及び安定
化回路２６を有する帰還回路にて昇圧回路１８の各コン
デンサＣ１〜Ｃ１３の各充電電圧及び高電圧ＶKの変動
を抑制するので、光電子増倍管２０の増倍率の変動を大
幅に抑制することができる。
化回路２６を有する帰還回路にて昇圧回路１８の各コン
デンサＣ１〜Ｃ１３の各充電電圧及び高電圧ＶKの変動
を抑制するので、光電子増倍管２０の増倍率の変動を大
幅に抑制することができる。
【００２９】また、本実施の形態では、昇圧回路１８の
コンデンサＣ１〜Ｃ１３に蓄積された電荷を放電するた
めの放電経路には、抵抗Ｒ１〜Ｒ１０及びフィードバッ
ク抵抗Ｒ１２が並列接続されているので、放電時定数が
短く、高電圧ＶKを早く変化させることができる。即
ち、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積され
た電荷は、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ
１２を通して放電されることになるが、放電経路の抵抗
値を小さくしても、フィルタ回路３０，３２が設けられ
ているので昇圧回路１８から陰極Ｋ及びダイノードＤy1
〜Ｄy8への雑音の入力を阻止することができるので、そ
の放電経路の時定数を下げることで、高電圧ＶKを早く
変化させることができるのである。
コンデンサＣ１〜Ｃ１３に蓄積された電荷を放電するた
めの放電経路には、抵抗Ｒ１〜Ｒ１０及びフィードバッ
ク抵抗Ｒ１２が並列接続されているので、放電時定数が
短く、高電圧ＶKを早く変化させることができる。即
ち、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積され
た電荷は、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ
１２を通して放電されることになるが、放電経路の抵抗
値を小さくしても、フィルタ回路３０，３２が設けられ
ているので昇圧回路１８から陰極Ｋ及びダイノードＤy1
〜Ｄy8への雑音の入力を阻止することができるので、そ
の放電経路の時定数を下げることで、高電圧ＶKを早く
変化させることができるのである。
【００３０】このようにこの実施の形態によれば、図３
及び図４に示した従来の光電子増倍管駆動回路と較べて
も、消費電力の低減化を実現し、更にこの消費電力の低
減化を行っても、陰極Ｋの高電圧ＶKと各ダイノードＤy
1〜Ｄy8のダイノード電圧の安定化及び増倍率のリニア
リティの向上を図ることができる。
及び図４に示した従来の光電子増倍管駆動回路と較べて
も、消費電力の低減化を実現し、更にこの消費電力の低
減化を行っても、陰極Ｋの高電圧ＶKと各ダイノードＤy
1〜Ｄy8のダイノード電圧の安定化及び増倍率のリニア
リティの向上を図ることができる。
【００３１】尚、この実施の形態では、ＮＭＯＳＦＥＴ
Ｑ１〜Ｑ３を使用した場合を示すが、本発明ではこれ
に限定するものではなく、他の種類の能動素子を用いて
もよい。例えば、図１中のＮＭＯＳＦＥＴ Ｑ１〜Ｑ３
を夫々バイポーラトランジスタで置き換え、夫々のバイ
ポーラトタンジスタのベースを抵抗Ｒ６〜Ｒ９の接続点
に接続すると共に、これらのバイポーラトタンジスタの
各電流路、即ち各コレクタ・エミッタ路を、抵抗Ｒ６〜
Ｒ９の両端間に直列接続するようにしてもよい。また、
８個のダイノードＤy1〜Ｄy8を備える光電子増倍管２０
のための駆動回路について述べたが、本発明は、任意の
数のダイノードを備えた光電子増倍管のための駆動回路
に適用することができるものである。
Ｑ１〜Ｑ３を使用した場合を示すが、本発明ではこれ
に限定するものではなく、他の種類の能動素子を用いて
もよい。例えば、図１中のＮＭＯＳＦＥＴ Ｑ１〜Ｑ３
を夫々バイポーラトランジスタで置き換え、夫々のバイ
ポーラトタンジスタのベースを抵抗Ｒ６〜Ｒ９の接続点
に接続すると共に、これらのバイポーラトタンジスタの
各電流路、即ち各コレクタ・エミッタ路を、抵抗Ｒ６〜
Ｒ９の両端間に直列接続するようにしてもよい。また、
８個のダイノードＤy1〜Ｄy8を備える光電子増倍管２０
のための駆動回路について述べたが、本発明は、任意の
数のダイノードを備えた光電子増倍管のための駆動回路
に適用することができるものである。
【００３２】
【発明の効果】以上説明したように本発明によれば、能
動素子の電流路が抵抗回路中の幾つかの抵抗群の両端間
に直列接続され、且つ各能動素子がこの抵抗群の接続点
に生じる接点電圧に基づいて前記電流路の電流を設定す
るので、抵抗回路における消費電力の低減化及び能動素
子の電力損失の低減化を図ることができる。よって、発
熱が少なく且つ消費電力の少ない光電子増倍管駆動回路
を提供できる。即ち、各能動素子の電流路に流れる電流
を、抵抗群の接続点に生じる低電圧の接点電圧によって
供給することができるので、抵抗回路を構成する抵抗を
高抵抗値にしてこの抵抗回路を流れる電流値を小さくす
ることによって、この抵抗回路における消費電力を低減
することができる。更に、前記低電圧の下で能動素子に
増幅動作させるので、電力損失を低減することができ
る。このように、抵抗回路及び能動素子における消費電
力の低減化に伴って電源回路の小型化が可能になり、更
に発熱が抑制されることから、小型の光電子増倍管回路
を実現することができる等の効果が得られる。
動素子の電流路が抵抗回路中の幾つかの抵抗群の両端間
に直列接続され、且つ各能動素子がこの抵抗群の接続点
に生じる接点電圧に基づいて前記電流路の電流を設定す
るので、抵抗回路における消費電力の低減化及び能動素
子の電力損失の低減化を図ることができる。よって、発
熱が少なく且つ消費電力の少ない光電子増倍管駆動回路
を提供できる。即ち、各能動素子の電流路に流れる電流
を、抵抗群の接続点に生じる低電圧の接点電圧によって
供給することができるので、抵抗回路を構成する抵抗を
高抵抗値にしてこの抵抗回路を流れる電流値を小さくす
ることによって、この抵抗回路における消費電力を低減
することができる。更に、前記低電圧の下で能動素子に
増幅動作させるので、電力損失を低減することができ
る。このように、抵抗回路及び能動素子における消費電
力の低減化に伴って電源回路の小型化が可能になり、更
に発熱が抑制されることから、小型の光電子増倍管回路
を実現することができる等の効果が得られる。
【図１】光電子増倍管駆動回路の実施の形態を示す回路
図である。
図である。
【図２】光電子増倍管と光電子増倍管駆動回路を一体化
したモジュールの構造を示す説明図である。
したモジュールの構造を示す説明図である。
【図３】従来の光電子増倍管駆動回路の構成を示す回路
図である。
図である。
【図４】従来の他の光電子増倍管駆動回路の構成を示す
回路図である。
回路図である。
１８…昇圧回路、２０…光電子増倍管、２２…低電圧電
源、２４…可変電圧源、２６…安定化回路、２８…直流
／交流変換回路、３０，３２…フィルタ回路、３４…抵
抗回路、Ｒ１〜Ｒ１２…抵抗、Ｄ１〜Ｄ１３…ダイオー
ド、Ｃ１〜Ｃ１３…コンデンサ、Ｑ１〜Ｑ３…ＮＭＯＳ
ＦＥＴ、Ｄy1〜Ｄy8…ダイノード、Ｋ…陰極、Ｐ…陽
極。
源、２４…可変電圧源、２６…安定化回路、２８…直流
／交流変換回路、３０，３２…フィルタ回路、３４…抵
抗回路、Ｒ１〜Ｒ１２…抵抗、Ｄ１〜Ｄ１３…ダイオー
ド、Ｃ１〜Ｃ１３…コンデンサ、Ｑ１〜Ｑ３…ＮＭＯＳ
ＦＥＴ、Ｄy1〜Ｄy8…ダイノード、Ｋ…陰極、Ｐ…陽
極。
Claims (2)
- 【請求項１】直列接続された複数の抵抗から成る抵抗回
路と、 前記抵抗回路の両端間に高電圧を印加して前記複数の抵
抗に電流を供給する昇圧回路とを備え、前記抵抗回路中
の幾つかの抵抗群の接続点に生じる接点電圧を、光電子
増倍管の所定ダイノードに対応して設けられた能動素子
を介して前記夫々のダイノードに印加する光電子増倍管
駆動回路であって、 前記能動素子の電流路が、前記幾つかの抵抗群の両端間
に直列接続されることを特徴とする光電子増倍管駆動回
路。 - 【請求項２】前記昇圧回路と抵抗回路中の適宜の接続点
間にフィルタ回路が設けられることを特徴とする請求項
１に記載の光電子増倍管駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00780697A JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00780697A JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10208688A true JPH10208688A (ja) | 1998-08-07 |
| JP3664559B2 JP3664559B2 (ja) | 2005-06-29 |
Family
ID=11675869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00780697A Expired - Lifetime JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664559B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003517702A (ja) * | 1998-10-02 | 2003-05-27 | イギリス国 | 改良された光電子増倍管回路 |
| JP2006237003A (ja) * | 2005-02-23 | 2006-09-07 | Leica Microsystems Cms Gmbh | 光電子増倍システム及び顕微鏡 |
| WO2022075455A1 (ja) | 2020-10-09 | 2022-04-14 | 国立研究開発法人日本原子力研究開発機構 | 放射線分析方法、放射線分析装置、放射線検出器 |
-
1997
- 1997-01-20 JP JP00780697A patent/JP3664559B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003517702A (ja) * | 1998-10-02 | 2003-05-27 | イギリス国 | 改良された光電子増倍管回路 |
| JP4837829B2 (ja) * | 1998-10-02 | 2011-12-14 | イギリス国 | 改良された光電子増倍管回路 |
| JP2006237003A (ja) * | 2005-02-23 | 2006-09-07 | Leica Microsystems Cms Gmbh | 光電子増倍システム及び顕微鏡 |
| WO2022075455A1 (ja) | 2020-10-09 | 2022-04-14 | 国立研究開発法人日本原子力研究開発機構 | 放射線分析方法、放射線分析装置、放射線検出器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664559B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794940B2 (en) | Operational amplifier circuit | |
| TWI356291B (en) | Regulating circuit and method for providing a regu | |
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| US20060181340A1 (en) | Regulating charge pump | |
| US7276961B2 (en) | Constant voltage outputting circuit | |
| US7276887B2 (en) | Power supply circuit | |
| KR20060048353A (ko) | 과전류 보호 기능을 구비한 전원 장치 | |
| US20070001652A1 (en) | Multi-power supply circuit and multi-power supply method | |
| US8854119B2 (en) | Regulated charge pump circuit | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US7164309B1 (en) | Voltage multiplier circuit including a control circuit providing dynamic output voltage control | |
| CN110676830A (zh) | 电流防倒灌电路以及智能门锁系统 | |
| JP3664559B2 (ja) | 光電子増倍管駆動回路 | |
| US20220418068A1 (en) | Pwm controlled power source and method | |
| KR101391489B1 (ko) | 로우 드롭아웃 레귤레이터 | |
| JPH0767325A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20190324482A1 (en) | Voltage to current converter | |
| CN113741609B (zh) | 一种输出电压可调及瞬态响应快速的ldo电路 | |
| US11271476B2 (en) | Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit | |
| JPS62229416A (ja) | 電圧制限回路 | |
| EP2080077A1 (en) | Adaptive feedback cascode | |
| EP0525873B1 (en) | Amplifier arrangement | |
| CN110661416A (zh) | 调节的高电压参考 | |
| CN114300935B (zh) | 激光器的驱动系统、激光装置、驱动方法 | |
| JP3470517B2 (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |