JP3664559B2 - 光電子増倍管駆動回路 - Google Patents
光電子増倍管駆動回路 Download PDFInfo
- Publication number
- JP3664559B2 JP3664559B2 JP00780697A JP780697A JP3664559B2 JP 3664559 B2 JP3664559 B2 JP 3664559B2 JP 00780697 A JP00780697 A JP 00780697A JP 780697 A JP780697 A JP 780697A JP 3664559 B2 JP3664559 B2 JP 3664559B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- photomultiplier tube
- resistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電子増倍管に備えられる複数のダイノード等を規定の電圧にバイアスするための光電子増倍管駆動回路に関する。
【０００２】
【従来の技術】
光電子増倍管は、高電圧が印加される陰極と陽極との間に、規定の電圧にバイアスされる複数個のダイノードが配置されており、陰極に入射した光を電子に変換し、その電荷をダイノードにて高増倍率で増倍することにより、入射光に比例した出力電流を陽極より出力する機能を備えている。
【０００３】
前記ダイノードのバイアス電圧（以下、ダイノード電圧という）を設定するための最も基本的な光電子増倍管駆動回路としては、陰極と陽極の間に印加される前記高電圧を複数の直列抵抗で分圧し、その分割電圧を各ダイノードに与える電圧分割回路が用いられている。しかし、この電圧分割回路を用いる場合、十分な出力電流を確保したり増倍率のリニアリティを維持するために、前記直列抵抗の値を小さくしてそれに流れる電流の値を大きくする必要があるので、消費電力が増えるという問題がある。
【０００４】
従来、この消費電力を低減するための光電子増倍管駆動回路としては、特開昭６２−１２６５４０号公報と、文献「"The Study of Countrate Stability ofPhotomultiplier Tube with Different Type of Voltage Dividers" Y.Yoshizawa,1995 IEEE Nuclear Science Symposhium in San Franchisco」に開示されたものがある。
【０００５】
特開昭６２−１２６５４０号公報に開示された駆動回路は、図３に示す如く、高電圧電源４の高電圧ＶHを直列抵抗Ｒ１〜Ｒ９にて分圧し、光電子増倍管２の前段側（陰極Ｋの側）のダイノードＤy1〜Ｄy5には抵抗Ｒ１〜Ｒ５に生じる分割電圧を直接印加し、後段側（陽極Ｐの側）のダイノードＤy6〜Ｄy8には、抵抗Ｒ６〜Ｒ９に生じる分割電圧にてベースバイアスされたＰＮＰトランジスタＱ１〜Ｑ３の各エミッタ電圧を印加している。また、ＰＮＰトランジスタＱ３のエミッタにバイアス抵抗Ｒ１０が接続され、ＰＮＰトランジスタＱ１のコレクタには、これらＰＮＰトランジスタＱ１〜Ｑ３のバイアス電圧を安定化するためのコンデンサＣ１が接続され、高電圧ＶHから抵抗Ｒ１１を通してＰＮＰトランジスタＱ１〜Ｑ３に電流を供給している。
【０００６】
この駆動回路では、ＰＮＰトランジスタＱ１〜Ｑ３のベース・エミッタ間電圧が一定になることを利用することにより、ダイノードＤy6〜Ｄy8のダイノード電圧を安定化させ、増倍率のリニアリティの低下を改善している。また、ダイノードＤy6〜Ｄy8に供給するためのダイノード電流をＰＮＰトランジスタＱ１〜Ｑ３にて供給するので、抵抗値の大きな抵抗Ｒ１〜Ｒ９を用いてそれに流れる電流を小さくすることができることから、単なる電圧分割回路を用いる場合に較べて消費電力の低減化を図ることができる。
【０００７】
図４は、前記文献に開示された光電子増倍管駆動回路を示している。この駆動回路は、複数のダイオードＤ１〜Ｄ１７及びコンデンサＣ１〜Ｃ１７から成る所謂コッククロフトウォルトン回路と、低電圧電源６の低電圧Ｖcc下で動作する安定化回路８と、直流／交流変換回路１０を備えている。直流／交流変換回路１０より出力される交流電圧をこのコッククロフトウォルトン回路に供給することにより、陰極Ｋに印加するための高電圧と各ダイノードＤy1〜Ｄy8に印加するためのダイノード電圧を発生させ、更に、この高電圧をフィードバック抵抗Ｒ１を介して安定化回路８に帰還することにより、高電圧及びダイノード電圧の変動を抑制している。また、可変電圧源１２の出力電圧Ｖrefを調節することにより、高電圧を可変制御できるようになっている。
【０００８】
この駆動回路は、ダイオードＤ１〜Ｄ１７の所定接続点に積み上げるようにして接続されたコンデンサＣ１〜Ｃ１７の容量結合によってダイノードＤy1〜Ｄy8の各ダイノード電圧を発生させるので、抵抗を用いた電圧分割回路に較べて消費電力を大幅に低減することができる。
【０００９】
【発明が解決しようとする課題】
しかし、図３に示す駆動回路では、ＰＮＰトランジスタＱ１〜Ｑ３を流れるコレクタ電流はフィードバック抵抗Ｒ１１を通して高電圧電源４より供給されるため、このフィードバック抵抗Ｒ１１における電力損失が問題となり、十分な消費電力の低減化が図れない。また、このフィードバック抵抗Ｒ１１の発熱により光電子増倍管２の暗電流の増加を招いたり、大容量の電圧電源４が必要になる等の問題がある。更に、ＰＮＰトランジスタＱ１〜Ｑ３のコレクタ電流は、光電子増倍管２の陽極Ｐにおける出力電流に比例して大きくなるため、フィードバック抵抗Ｒ１１の両端電圧がこの出力電流に応じて大きく変化することになり、同時にＰＮＰトランジスタＱ１のコレクタ電圧も大きく変化する。このため、ＰＮＰトランジスタＱ１には高耐圧のトランジスタを適用する必要があるという問題がある。
【００１０】
図４に示す駆動回路では、直流／交流変換回路１０からの交流電圧を整流して各コンデンサＣ１〜Ｃ９に充電電圧を発生させ、これらの充電電圧を直接ダイノード電圧としているので、充電電圧のリップル成分により光電子増倍管２の増倍率が変動したり、浮遊容量による交流結合により陽極Ｐからリップル成分が出力されるという問題がある。
【００１１】
また、各ダイノードＤy1〜Ｄy8のダイノード電圧を下げようとする場合、コンデンサＣ１〜Ｃ１７に蓄えられた電荷がフィードバック抵抗Ｒ１を通して放電されることになるが、ノイズを低減する必要上、高抵抗のフィードバック抵抗Ｒ１が用いられているので、この放電経路の放電時定数が大きくなり所定電圧まで降下するのに長時間を必要とする。したがって、短時間でダイノード電圧を可変制御する必要のある用途では問題となる。
【００１２】
更に、光電子増倍管２に、パルス光やステップ光が入射する場合には、コンデンサＣ１〜Ｃ９に蓄積された電荷が各ダイノードＤy1〜Ｄy8へ出力されることになるが、このときに一時的にコンデンサＣ１〜Ｃ９の電圧（即ち、ダイノード電圧）が変動するため、増倍率の変動に伴って出力電流が変動するという問題がある。
【００１３】
本発明は、このような従来技術の課題に鑑みてなされたものであり、主として、消費電力及び発熱を低減することができる光電子増倍管駆動回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
このような目的を達成するために本発明の光電子増倍管駆動回路は、直列接続された複数の抵抗から成る抵抗回路と、前記抵抗回路の両端間に高電圧を印加して前記複数の抵抗に電流を供給する昇圧回路とを備え、前記抵抗回路中の幾つかの抵抗群の接続点に生じる接点電圧を、光電子増倍管の所定ダイノードに対応して設けられた能動素子を介して前記夫々のダイノードに印加する光電子増倍管駆動回路であって、前記能動素子の電流路が、幾つかの抵抗群の両端間に並列接続されており、昇圧回路が、高電圧への昇圧途中に発生する電圧を能動素子の電流路の両端間に供給する構成とした。
【００１５】
また、前記昇圧回路と抵抗回路中の適宜の接続点間にフィルタ回路を設ける構成とした。
【００１６】
【実施の形態】
図１は、本発明の光電子増倍管駆動回路の一実施の形態を示す回路図である。同図において、この駆動回路は、複数のダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１３から成る昇圧回路１８と、低電圧電源２２と、調節可能な基準電圧Ｖrefを発生する可変電圧源２４と、安定化回路２６と、直流電圧を交流電圧に変換する直流／交流変換回路２８と、フィルタ回路３０，３２と、複数の抵抗Ｒ１〜Ｒ９から成る分圧回路３４、及び複数のＮ型電界効果トランジスタ（ＮＭＯＳＦＥＴ）Ｑ１〜Ｑ３を備えている。
【００１７】
昇圧回路１８は、ダイオードＤ１〜Ｄ１３が直列接続され、各ダイオードＤ１〜Ｄ１３のカソードとアノードの夫々の接続点にコンデンサＣ１〜Ｃ１３が一つ置きに接続された構成を有し、コンデンサＣ１３とダイオードＤ１３のカソードとの接続接点に直流／交流変換回路２８からの交流電圧Ｖacが印加される。更に、コンデンサＣ１とダイオードＤ１のアノードとの接続点が抵抗Ｒ１１ないしフィルタ回路３２を介して光電子増倍管２０の陰極Ｋに接続され、コンデンサＣ７がグランド端子ＧＮＤに接続されている。そして、ダイオードＤ１〜Ｄ１３の整流作用とコンデンサＣ１〜Ｃ１３の充電作用により交流電圧Ｖacを各コンデンサＣ１〜Ｃ１３に充電することにより、各コンデンサＣ１〜Ｃ７に固有の直流電圧を発生させると共に、抵抗Ｒ１１とコンデンサＣ１の接続点に高電圧ＶKを発生させる。
【００１８】
安定化回路２６は、低電圧電源２２から出力される低電圧Ｖccの下で駆動される電圧レギュレータ等からなり、フィードバック抵抗Ｒ１２を通して高電圧ＶKを安定させるように、直流／交流変換回路２８へ入力する直流電圧ＶDを制御する。また、可変電圧源２４の基準Ｖrefを調節することにより、直流電圧ＶDの値を変化させ、昇圧回路１８の高電圧ＶKの値を調節することができるようになっている。即ち、安定化回路２６は、たとえ高電圧ＶKに変動が生じた場合でも、この変動を除去して、昇圧回路１８に極めて安定な高電圧ＶD及び各コンデンサＣ１〜Ｃ１３の充電電圧を発生させるためのフィードバック回路を構成している。
【００１９】
昇圧回路１８のコンデンサＣ４とＣ５との接続点に発生する所定電圧がフィルタ回路３０を通して光電子増倍管２０の中間位置に配置されたダイノードＤy5に印加され、例えばこの印加電圧にリップル等の変動成分が生じてもフィルタ回路３０にて遮断することにより、常に安定した電圧をダイノードＤy6に印加するようになっている。また、陰極ＫとダイオードＤy5の間の電圧を所定電圧にすると共に、ダイノードＤy5とグランド端子ＧＮＤの間の電圧を所定電圧にするために、昇圧回路１８で発生する電圧を抵抗１１を通して降下させて、フィルタ回路３２を通して光電子増倍管２０に印加している。フィルタ回路３２も同様に高電圧ＶKにリップル等の変動が生じた場合でも遮断して、常に安定した高電圧ＶKを陰極Ｋに印加する。
【００２０】
これらフィルタ回路３０，３２の出力端間に直列抵抗Ｒ１〜Ｒ５が接続され、フィルタ回路３０とグランド端子ＧＮＤとの間に直列抵抗Ｒ６〜Ｒ９が接続され、これらの抵抗Ｒ１〜Ｒ９によって抵抗回路３４が構成されている。そして、前段側（陰極Ｋの側）に位置するダイノードＤy1〜Ｄy4には、夫々の抵抗Ｒ１〜Ｒ５の接続点に発生する接点電圧（分割電圧）が印加され、後段側（陽極Ｐの側）に位置するダイノードＤy6〜Ｄｙ８には、抵抗Ｒ６〜Ｒ９の接続点に発生する分割電圧にてゲートバイアスされたＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を介してそれぞれ所定の定電圧が印加されている。
【００２１】
即ち、抵抗Ｒ６〜Ｒ９の各接続点にＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ゲートが接続され、これらのＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各電流路、即ち互いに直列接続されたこれらのＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ドレイン・ソース路とバイアス抵抗Ｒ１０がフィルタ回路３０の出力端子とグランド端子ＧＮＤとの間に接続され、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ソースが各ダイノードＤy6〜Ｄy8に接続されることにより、各抵抗Ｒ６〜Ｒ９の接続点に発生する各分割電圧をダイノードＤy6〜Ｄy8に印加するためのバッファ回路が構成されている。
【００２２】
そして、この光電子増倍管２０と光電子増倍管駆動回路は、図２に示す如く、ＴＯ−８型パッケージ内に内蔵されてモジュール化されている。因みに、縦Ｌが２５ｍｍ、横Ｗが５０ｍｍ、高さＨが１８ｍｍの立方体のモジュールに一体化されており、光電子増倍管２０に隣接して、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３と抵抗Ｒ１〜Ｒ１０を含んだダイノード電圧設定回路３６が配置され、更にその隣に、昇圧回路１８と安定化回路２６及び直流／交流変換回路２８を含んだ高電圧源回路３８が配置され、光電子増倍管２０の陽極Ｐに接続されたリード端子や、低電圧電源２２を外部接続するためのリード端子等が備えられている。
【００２３】
以上に述べた光電子増倍管駆動回路によれば、ダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１３にて構成される昇圧回路１８によって高電圧ＶKを発生させこの高電圧ＶKをフィルタ回路３２を介して光電子増倍管２０の陰極Ｋに印加するので、陰極Ｋを極めて安定した高電圧に保つことができる。更に、フィルタ回路３０，３２から出力される極めて安定な電圧を抵抗Ｒ１〜Ｒ９によって分圧することで各ダイノードＤy1〜Ｄy8に印加するための基準となる電圧を発生させるので、ダイノードＤy1〜Ｄy8の各ダイノード電圧を安定に保つことができる。
【００２４】
尚、図４に示す光電子増倍管駆動回路中のコッククロフトウォルトン回路と陰極Ｋ及びダイノードＤy1〜Ｄy8の間に、本実施の形態に備えられたフィルタ回路３０，３２と同様のフィルタ回路を設けることによって、コッククロフトウォルトン回路に生じるリップルを除去することが可能であるが、図４に示す従来の駆動回路の場合には、各ダイノードＤy1〜Ｄy8とコッククロフトウォルトン回路中の対応するダイオードとの間に夫々フィルタ回路を設ける必要があるため、回路が大きくなり、本実施の形態のような小形のモジュールを実現することは困難である。
【００２５】
更に、本実施の形態では、ダイノード電流の比較的少ない前段側のダイノードＤy1〜Ｄy5には抵抗Ｒ１〜Ｒ５の分割電圧を印加し、ダイノード電流の大きな後段側のダイノードＤy6〜Ｄy8にはＮＭＯＳＦＥＴ Ｑ１〜Ｑ３によるバッファ回路にて各ダイノード電圧を印加するので、増倍率のリニアリティを向上させることができる。
【００２６】
また、ダイノードＤy6〜Ｄy8に二次電子が流入することによって、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流の一部がダイノードＤy6〜Ｄy8に分流することになるが、各ダイノードＤy6〜Ｄy8の電圧は、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３のゲート電圧にて一定電圧に保持されることから、ステップ光やパルス光が入射する場合でも、陰極Ｋと陽極Ｐとの間の高電圧が変動することが無く、陽極Ｐの出力電流の変動を阻止することができる。
【００２７】
また、抵抗Ｒ６〜Ｒ９はＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の動作点を設定するためにあり、ダイノードＤy6〜Ｄy8のダイノード電圧を直接印加するものではないので、これらの抵抗Ｒ６〜Ｒ９の抵抗値を大きくすることによって、その電流値を小さくすることができる。更に、ＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流を電圧の低いフィルタ回路３０から供給しているので、消費電力の低減化が可能であり、例えば、図３に示した従来の駆動回路と較べて消費電力を低減することができる。したがって、消費電力及び発熱の低減化を実現することができ、更に電源の容量を小さくすることができる。そして、発熱が低減することから、図２に示す如く小さなパッケージにてモジュール化しても、光電子増倍管２の暗電流の発生を抑制することができる。
【００２８】
また、フィードバック抵抗Ｒ１２及び安定化回路２６を有する帰還回路にて昇圧回路１８の各コンデンサＣ１〜Ｃ１３の各充電電圧及び高電圧ＶKの変動を抑制するので、光電子増倍管２０の増倍率の変動を大幅に抑制することができる。
【００２９】
また、本実施の形態では、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積された電荷を放電するための放電経路には、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ１２が並列接続されているので、放電時定数が短く、高電圧ＶKを早く変化させることができる。即ち、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積された電荷は、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ１２を通して放電されることになるが、放電経路の抵抗値を小さくしても、フィルタ回路３０，３２が設けられているので昇圧回路１８から陰極Ｋ及びダイノードＤy1〜Ｄy8への雑音の入力を阻止することができるので、その放電経路の時定数を下げることで、高電圧ＶKを早く変化させることができるのである。
【００３０】
このようにこの実施の形態によれば、図３及び図４に示した従来の光電子増倍管駆動回路と較べても、消費電力の低減化を実現し、更にこの消費電力の低減化を行っても、陰極Ｋの高電圧ＶKと各ダイノードＤy1〜Ｄy8のダイノード電圧の安定化及び増倍率のリニアリティの向上を図ることができる。
【００３１】
尚、この実施の形態では、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を使用した場合を示すが、本発明ではこれに限定するものではなく、他の種類の能動素子を用いてもよい。例えば、図１中のＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を夫々バイポーラトランジスタで置き換え、夫々のバイポーラトタンジスタのベースを抵抗Ｒ６〜Ｒ９の接続点に接続すると共に、これらのバイポーラトタンジスタの各電流路、即ち各コレクタ・エミッタ路を、抵抗Ｒ６〜Ｒ９の両端間に並列接続するようにしてもよい。また、８個のダイノードＤy1〜Ｄy8を備える光電子増倍管２０のための駆動回路について述べたが、本発明は、任意の数のダイノードを備えた光電子増倍管のための駆動回路に適用することができるものである。
【００３２】
【発明の効果】
以上説明したように本発明によれば、能動素子の電流路が抵抗回路中の幾つかの抵抗群の両端間に並列接続され、且つ各能動素子がこの抵抗群の接続点に生じる接点電圧に基づいて前記電流路の電流を設定するので、抵抗回路における消費電力の低減化及び能動素子の電力損失の低減化を図ることができる。よって、発熱が少なく且つ消費電力の少ない光電子増倍管駆動回路を提供できる。即ち、各能動素子の電流路に流れる電流を、抵抗群の接続点に生じる低電圧の接点電圧によって供給することができるので、抵抗回路を構成する抵抗を高抵抗値にしてこの抵抗回路を流れる電流値を小さくすることによって、この抵抗回路における消費電力を低減することができる。更に、前記低電圧の下で能動素子に増幅動作させるので、電力損失を低減することができる。このように、抵抗回路及び能動素子における消費電力の低減化に伴って電源回路の小型化が可能になり、更に発熱が抑制されることから、小型の光電子増倍管回路を実現することができる等の効果が得られる。
【図面の簡単な説明】
【図１】光電子増倍管駆動回路の実施の形態を示す回路図である。
【図２】光電子増倍管と光電子増倍管駆動回路を一体化したモジュールの構造を示す説明図である。
【図３】従来の光電子増倍管駆動回路の構成を示す回路図である。
【図４】従来の他の光電子増倍管駆動回路の構成を示す回路図である。
【符号の説明】
１８…昇圧回路、２０…光電子増倍管、２２…低電圧電源、２４…可変電圧源、２６…安定化回路、２８…直流／交流変換回路、３０，３２…フィルタ回路、３４…抵抗回路、Ｒ１〜Ｒ１２…抵抗、Ｄ１〜Ｄ１３…ダイオード、Ｃ１〜Ｃ１３…コンデンサ、Ｑ１〜Ｑ３…ＮＭＯＳＦＥＴ、Ｄy1〜Ｄy8…ダイノード、Ｋ…陰極、Ｐ…陽極。
【発明の属する技術分野】
本発明は、光電子増倍管に備えられる複数のダイノード等を規定の電圧にバイアスするための光電子増倍管駆動回路に関する。
【０００２】
【従来の技術】
光電子増倍管は、高電圧が印加される陰極と陽極との間に、規定の電圧にバイアスされる複数個のダイノードが配置されており、陰極に入射した光を電子に変換し、その電荷をダイノードにて高増倍率で増倍することにより、入射光に比例した出力電流を陽極より出力する機能を備えている。
【０００３】
前記ダイノードのバイアス電圧（以下、ダイノード電圧という）を設定するための最も基本的な光電子増倍管駆動回路としては、陰極と陽極の間に印加される前記高電圧を複数の直列抵抗で分圧し、その分割電圧を各ダイノードに与える電圧分割回路が用いられている。しかし、この電圧分割回路を用いる場合、十分な出力電流を確保したり増倍率のリニアリティを維持するために、前記直列抵抗の値を小さくしてそれに流れる電流の値を大きくする必要があるので、消費電力が増えるという問題がある。
【０００４】
従来、この消費電力を低減するための光電子増倍管駆動回路としては、特開昭６２−１２６５４０号公報と、文献「"The Study of Countrate Stability ofPhotomultiplier Tube with Different Type of Voltage Dividers" Y.Yoshizawa,1995 IEEE Nuclear Science Symposhium in San Franchisco」に開示されたものがある。
【０００５】
特開昭６２−１２６５４０号公報に開示された駆動回路は、図３に示す如く、高電圧電源４の高電圧ＶHを直列抵抗Ｒ１〜Ｒ９にて分圧し、光電子増倍管２の前段側（陰極Ｋの側）のダイノードＤy1〜Ｄy5には抵抗Ｒ１〜Ｒ５に生じる分割電圧を直接印加し、後段側（陽極Ｐの側）のダイノードＤy6〜Ｄy8には、抵抗Ｒ６〜Ｒ９に生じる分割電圧にてベースバイアスされたＰＮＰトランジスタＱ１〜Ｑ３の各エミッタ電圧を印加している。また、ＰＮＰトランジスタＱ３のエミッタにバイアス抵抗Ｒ１０が接続され、ＰＮＰトランジスタＱ１のコレクタには、これらＰＮＰトランジスタＱ１〜Ｑ３のバイアス電圧を安定化するためのコンデンサＣ１が接続され、高電圧ＶHから抵抗Ｒ１１を通してＰＮＰトランジスタＱ１〜Ｑ３に電流を供給している。
【０００６】
この駆動回路では、ＰＮＰトランジスタＱ１〜Ｑ３のベース・エミッタ間電圧が一定になることを利用することにより、ダイノードＤy6〜Ｄy8のダイノード電圧を安定化させ、増倍率のリニアリティの低下を改善している。また、ダイノードＤy6〜Ｄy8に供給するためのダイノード電流をＰＮＰトランジスタＱ１〜Ｑ３にて供給するので、抵抗値の大きな抵抗Ｒ１〜Ｒ９を用いてそれに流れる電流を小さくすることができることから、単なる電圧分割回路を用いる場合に較べて消費電力の低減化を図ることができる。
【０００７】
図４は、前記文献に開示された光電子増倍管駆動回路を示している。この駆動回路は、複数のダイオードＤ１〜Ｄ１７及びコンデンサＣ１〜Ｃ１７から成る所謂コッククロフトウォルトン回路と、低電圧電源６の低電圧Ｖcc下で動作する安定化回路８と、直流／交流変換回路１０を備えている。直流／交流変換回路１０より出力される交流電圧をこのコッククロフトウォルトン回路に供給することにより、陰極Ｋに印加するための高電圧と各ダイノードＤy1〜Ｄy8に印加するためのダイノード電圧を発生させ、更に、この高電圧をフィードバック抵抗Ｒ１を介して安定化回路８に帰還することにより、高電圧及びダイノード電圧の変動を抑制している。また、可変電圧源１２の出力電圧Ｖrefを調節することにより、高電圧を可変制御できるようになっている。
【０００８】
この駆動回路は、ダイオードＤ１〜Ｄ１７の所定接続点に積み上げるようにして接続されたコンデンサＣ１〜Ｃ１７の容量結合によってダイノードＤy1〜Ｄy8の各ダイノード電圧を発生させるので、抵抗を用いた電圧分割回路に較べて消費電力を大幅に低減することができる。
【０００９】
【発明が解決しようとする課題】
しかし、図３に示す駆動回路では、ＰＮＰトランジスタＱ１〜Ｑ３を流れるコレクタ電流はフィードバック抵抗Ｒ１１を通して高電圧電源４より供給されるため、このフィードバック抵抗Ｒ１１における電力損失が問題となり、十分な消費電力の低減化が図れない。また、このフィードバック抵抗Ｒ１１の発熱により光電子増倍管２の暗電流の増加を招いたり、大容量の電圧電源４が必要になる等の問題がある。更に、ＰＮＰトランジスタＱ１〜Ｑ３のコレクタ電流は、光電子増倍管２の陽極Ｐにおける出力電流に比例して大きくなるため、フィードバック抵抗Ｒ１１の両端電圧がこの出力電流に応じて大きく変化することになり、同時にＰＮＰトランジスタＱ１のコレクタ電圧も大きく変化する。このため、ＰＮＰトランジスタＱ１には高耐圧のトランジスタを適用する必要があるという問題がある。
【００１０】
図４に示す駆動回路では、直流／交流変換回路１０からの交流電圧を整流して各コンデンサＣ１〜Ｃ９に充電電圧を発生させ、これらの充電電圧を直接ダイノード電圧としているので、充電電圧のリップル成分により光電子増倍管２の増倍率が変動したり、浮遊容量による交流結合により陽極Ｐからリップル成分が出力されるという問題がある。
【００１１】
また、各ダイノードＤy1〜Ｄy8のダイノード電圧を下げようとする場合、コンデンサＣ１〜Ｃ１７に蓄えられた電荷がフィードバック抵抗Ｒ１を通して放電されることになるが、ノイズを低減する必要上、高抵抗のフィードバック抵抗Ｒ１が用いられているので、この放電経路の放電時定数が大きくなり所定電圧まで降下するのに長時間を必要とする。したがって、短時間でダイノード電圧を可変制御する必要のある用途では問題となる。
【００１２】
更に、光電子増倍管２に、パルス光やステップ光が入射する場合には、コンデンサＣ１〜Ｃ９に蓄積された電荷が各ダイノードＤy1〜Ｄy8へ出力されることになるが、このときに一時的にコンデンサＣ１〜Ｃ９の電圧（即ち、ダイノード電圧）が変動するため、増倍率の変動に伴って出力電流が変動するという問題がある。
【００１３】
本発明は、このような従来技術の課題に鑑みてなされたものであり、主として、消費電力及び発熱を低減することができる光電子増倍管駆動回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
このような目的を達成するために本発明の光電子増倍管駆動回路は、直列接続された複数の抵抗から成る抵抗回路と、前記抵抗回路の両端間に高電圧を印加して前記複数の抵抗に電流を供給する昇圧回路とを備え、前記抵抗回路中の幾つかの抵抗群の接続点に生じる接点電圧を、光電子増倍管の所定ダイノードに対応して設けられた能動素子を介して前記夫々のダイノードに印加する光電子増倍管駆動回路であって、前記能動素子の電流路が、幾つかの抵抗群の両端間に並列接続されており、昇圧回路が、高電圧への昇圧途中に発生する電圧を能動素子の電流路の両端間に供給する構成とした。
【００１５】
また、前記昇圧回路と抵抗回路中の適宜の接続点間にフィルタ回路を設ける構成とした。
【００１６】
【実施の形態】
図１は、本発明の光電子増倍管駆動回路の一実施の形態を示す回路図である。同図において、この駆動回路は、複数のダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１３から成る昇圧回路１８と、低電圧電源２２と、調節可能な基準電圧Ｖrefを発生する可変電圧源２４と、安定化回路２６と、直流電圧を交流電圧に変換する直流／交流変換回路２８と、フィルタ回路３０，３２と、複数の抵抗Ｒ１〜Ｒ９から成る分圧回路３４、及び複数のＮ型電界効果トランジスタ（ＮＭＯＳＦＥＴ）Ｑ１〜Ｑ３を備えている。
【００１７】
昇圧回路１８は、ダイオードＤ１〜Ｄ１３が直列接続され、各ダイオードＤ１〜Ｄ１３のカソードとアノードの夫々の接続点にコンデンサＣ１〜Ｃ１３が一つ置きに接続された構成を有し、コンデンサＣ１３とダイオードＤ１３のカソードとの接続接点に直流／交流変換回路２８からの交流電圧Ｖacが印加される。更に、コンデンサＣ１とダイオードＤ１のアノードとの接続点が抵抗Ｒ１１ないしフィルタ回路３２を介して光電子増倍管２０の陰極Ｋに接続され、コンデンサＣ７がグランド端子ＧＮＤに接続されている。そして、ダイオードＤ１〜Ｄ１３の整流作用とコンデンサＣ１〜Ｃ１３の充電作用により交流電圧Ｖacを各コンデンサＣ１〜Ｃ１３に充電することにより、各コンデンサＣ１〜Ｃ７に固有の直流電圧を発生させると共に、抵抗Ｒ１１とコンデンサＣ１の接続点に高電圧ＶKを発生させる。
【００１８】
安定化回路２６は、低電圧電源２２から出力される低電圧Ｖccの下で駆動される電圧レギュレータ等からなり、フィードバック抵抗Ｒ１２を通して高電圧ＶKを安定させるように、直流／交流変換回路２８へ入力する直流電圧ＶDを制御する。また、可変電圧源２４の基準Ｖrefを調節することにより、直流電圧ＶDの値を変化させ、昇圧回路１８の高電圧ＶKの値を調節することができるようになっている。即ち、安定化回路２６は、たとえ高電圧ＶKに変動が生じた場合でも、この変動を除去して、昇圧回路１８に極めて安定な高電圧ＶD及び各コンデンサＣ１〜Ｃ１３の充電電圧を発生させるためのフィードバック回路を構成している。
【００１９】
昇圧回路１８のコンデンサＣ４とＣ５との接続点に発生する所定電圧がフィルタ回路３０を通して光電子増倍管２０の中間位置に配置されたダイノードＤy5に印加され、例えばこの印加電圧にリップル等の変動成分が生じてもフィルタ回路３０にて遮断することにより、常に安定した電圧をダイノードＤy6に印加するようになっている。また、陰極ＫとダイオードＤy5の間の電圧を所定電圧にすると共に、ダイノードＤy5とグランド端子ＧＮＤの間の電圧を所定電圧にするために、昇圧回路１８で発生する電圧を抵抗１１を通して降下させて、フィルタ回路３２を通して光電子増倍管２０に印加している。フィルタ回路３２も同様に高電圧ＶKにリップル等の変動が生じた場合でも遮断して、常に安定した高電圧ＶKを陰極Ｋに印加する。
【００２０】
これらフィルタ回路３０，３２の出力端間に直列抵抗Ｒ１〜Ｒ５が接続され、フィルタ回路３０とグランド端子ＧＮＤとの間に直列抵抗Ｒ６〜Ｒ９が接続され、これらの抵抗Ｒ１〜Ｒ９によって抵抗回路３４が構成されている。そして、前段側（陰極Ｋの側）に位置するダイノードＤy1〜Ｄy4には、夫々の抵抗Ｒ１〜Ｒ５の接続点に発生する接点電圧（分割電圧）が印加され、後段側（陽極Ｐの側）に位置するダイノードＤy6〜Ｄｙ８には、抵抗Ｒ６〜Ｒ９の接続点に発生する分割電圧にてゲートバイアスされたＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を介してそれぞれ所定の定電圧が印加されている。
【００２１】
即ち、抵抗Ｒ６〜Ｒ９の各接続点にＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ゲートが接続され、これらのＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各電流路、即ち互いに直列接続されたこれらのＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ドレイン・ソース路とバイアス抵抗Ｒ１０がフィルタ回路３０の出力端子とグランド端子ＧＮＤとの間に接続され、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の各ソースが各ダイノードＤy6〜Ｄy8に接続されることにより、各抵抗Ｒ６〜Ｒ９の接続点に発生する各分割電圧をダイノードＤy6〜Ｄy8に印加するためのバッファ回路が構成されている。
【００２２】
そして、この光電子増倍管２０と光電子増倍管駆動回路は、図２に示す如く、ＴＯ−８型パッケージ内に内蔵されてモジュール化されている。因みに、縦Ｌが２５ｍｍ、横Ｗが５０ｍｍ、高さＨが１８ｍｍの立方体のモジュールに一体化されており、光電子増倍管２０に隣接して、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３と抵抗Ｒ１〜Ｒ１０を含んだダイノード電圧設定回路３６が配置され、更にその隣に、昇圧回路１８と安定化回路２６及び直流／交流変換回路２８を含んだ高電圧源回路３８が配置され、光電子増倍管２０の陽極Ｐに接続されたリード端子や、低電圧電源２２を外部接続するためのリード端子等が備えられている。
【００２３】
以上に述べた光電子増倍管駆動回路によれば、ダイオードＤ１〜Ｄ１３及びコンデンサＣ１〜Ｃ１３にて構成される昇圧回路１８によって高電圧ＶKを発生させこの高電圧ＶKをフィルタ回路３２を介して光電子増倍管２０の陰極Ｋに印加するので、陰極Ｋを極めて安定した高電圧に保つことができる。更に、フィルタ回路３０，３２から出力される極めて安定な電圧を抵抗Ｒ１〜Ｒ９によって分圧することで各ダイノードＤy1〜Ｄy8に印加するための基準となる電圧を発生させるので、ダイノードＤy1〜Ｄy8の各ダイノード電圧を安定に保つことができる。
【００２４】
尚、図４に示す光電子増倍管駆動回路中のコッククロフトウォルトン回路と陰極Ｋ及びダイノードＤy1〜Ｄy8の間に、本実施の形態に備えられたフィルタ回路３０，３２と同様のフィルタ回路を設けることによって、コッククロフトウォルトン回路に生じるリップルを除去することが可能であるが、図４に示す従来の駆動回路の場合には、各ダイノードＤy1〜Ｄy8とコッククロフトウォルトン回路中の対応するダイオードとの間に夫々フィルタ回路を設ける必要があるため、回路が大きくなり、本実施の形態のような小形のモジュールを実現することは困難である。
【００２５】
更に、本実施の形態では、ダイノード電流の比較的少ない前段側のダイノードＤy1〜Ｄy5には抵抗Ｒ１〜Ｒ５の分割電圧を印加し、ダイノード電流の大きな後段側のダイノードＤy6〜Ｄy8にはＮＭＯＳＦＥＴ Ｑ１〜Ｑ３によるバッファ回路にて各ダイノード電圧を印加するので、増倍率のリニアリティを向上させることができる。
【００２６】
また、ダイノードＤy6〜Ｄy8に二次電子が流入することによって、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流の一部がダイノードＤy6〜Ｄy8に分流することになるが、各ダイノードＤy6〜Ｄy8の電圧は、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３のゲート電圧にて一定電圧に保持されることから、ステップ光やパルス光が入射する場合でも、陰極Ｋと陽極Ｐとの間の高電圧が変動することが無く、陽極Ｐの出力電流の変動を阻止することができる。
【００２７】
また、抵抗Ｒ６〜Ｒ９はＮＭＯＳＦＥＴ Ｑ１〜Ｑ３の動作点を設定するためにあり、ダイノードＤy6〜Ｄy8のダイノード電圧を直接印加するものではないので、これらの抵抗Ｒ６〜Ｒ９の抵抗値を大きくすることによって、その電流値を小さくすることができる。更に、ＭＯＳＦＥＴ Ｑ１〜Ｑ３のドレイン電流を電圧の低いフィルタ回路３０から供給しているので、消費電力の低減化が可能であり、例えば、図３に示した従来の駆動回路と較べて消費電力を低減することができる。したがって、消費電力及び発熱の低減化を実現することができ、更に電源の容量を小さくすることができる。そして、発熱が低減することから、図２に示す如く小さなパッケージにてモジュール化しても、光電子増倍管２の暗電流の発生を抑制することができる。
【００２８】
また、フィードバック抵抗Ｒ１２及び安定化回路２６を有する帰還回路にて昇圧回路１８の各コンデンサＣ１〜Ｃ１３の各充電電圧及び高電圧ＶKの変動を抑制するので、光電子増倍管２０の増倍率の変動を大幅に抑制することができる。
【００２９】
また、本実施の形態では、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積された電荷を放電するための放電経路には、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ１２が並列接続されているので、放電時定数が短く、高電圧ＶKを早く変化させることができる。即ち、昇圧回路１８のコンデンサＣ１〜Ｃ１３に蓄積された電荷は、抵抗Ｒ１〜Ｒ１０及びフィードバック抵抗Ｒ１２を通して放電されることになるが、放電経路の抵抗値を小さくしても、フィルタ回路３０，３２が設けられているので昇圧回路１８から陰極Ｋ及びダイノードＤy1〜Ｄy8への雑音の入力を阻止することができるので、その放電経路の時定数を下げることで、高電圧ＶKを早く変化させることができるのである。
【００３０】
このようにこの実施の形態によれば、図３及び図４に示した従来の光電子増倍管駆動回路と較べても、消費電力の低減化を実現し、更にこの消費電力の低減化を行っても、陰極Ｋの高電圧ＶKと各ダイノードＤy1〜Ｄy8のダイノード電圧の安定化及び増倍率のリニアリティの向上を図ることができる。
【００３１】
尚、この実施の形態では、ＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を使用した場合を示すが、本発明ではこれに限定するものではなく、他の種類の能動素子を用いてもよい。例えば、図１中のＮＭＯＳＦＥＴ Ｑ１〜Ｑ３を夫々バイポーラトランジスタで置き換え、夫々のバイポーラトタンジスタのベースを抵抗Ｒ６〜Ｒ９の接続点に接続すると共に、これらのバイポーラトタンジスタの各電流路、即ち各コレクタ・エミッタ路を、抵抗Ｒ６〜Ｒ９の両端間に並列接続するようにしてもよい。また、８個のダイノードＤy1〜Ｄy8を備える光電子増倍管２０のための駆動回路について述べたが、本発明は、任意の数のダイノードを備えた光電子増倍管のための駆動回路に適用することができるものである。
【００３２】
【発明の効果】
以上説明したように本発明によれば、能動素子の電流路が抵抗回路中の幾つかの抵抗群の両端間に並列接続され、且つ各能動素子がこの抵抗群の接続点に生じる接点電圧に基づいて前記電流路の電流を設定するので、抵抗回路における消費電力の低減化及び能動素子の電力損失の低減化を図ることができる。よって、発熱が少なく且つ消費電力の少ない光電子増倍管駆動回路を提供できる。即ち、各能動素子の電流路に流れる電流を、抵抗群の接続点に生じる低電圧の接点電圧によって供給することができるので、抵抗回路を構成する抵抗を高抵抗値にしてこの抵抗回路を流れる電流値を小さくすることによって、この抵抗回路における消費電力を低減することができる。更に、前記低電圧の下で能動素子に増幅動作させるので、電力損失を低減することができる。このように、抵抗回路及び能動素子における消費電力の低減化に伴って電源回路の小型化が可能になり、更に発熱が抑制されることから、小型の光電子増倍管回路を実現することができる等の効果が得られる。
【図面の簡単な説明】
【図１】光電子増倍管駆動回路の実施の形態を示す回路図である。
【図２】光電子増倍管と光電子増倍管駆動回路を一体化したモジュールの構造を示す説明図である。
【図３】従来の光電子増倍管駆動回路の構成を示す回路図である。
【図４】従来の他の光電子増倍管駆動回路の構成を示す回路図である。
【符号の説明】
１８…昇圧回路、２０…光電子増倍管、２２…低電圧電源、２４…可変電圧源、２６…安定化回路、２８…直流／交流変換回路、３０，３２…フィルタ回路、３４…抵抗回路、Ｒ１〜Ｒ１２…抵抗、Ｄ１〜Ｄ１３…ダイオード、Ｃ１〜Ｃ１３…コンデンサ、Ｑ１〜Ｑ３…ＮＭＯＳＦＥＴ、Ｄy1〜Ｄy8…ダイノード、Ｋ…陰極、Ｐ…陽極。
Claims (2)
- 直列接続された複数の抵抗から成る抵抗回路と、前記抵抗回路の両端間に高電圧を印加して前記複数の抵抗に電流を供給する昇圧回路とを備え、前記抵抗回路中の幾つかの抵抗群の接続点に生じる接点電圧を、光電子増倍管の所定ダイノードに対応して設けられた能動素子を介して前記夫々のダイノードに印加する光電子増倍管駆動回路であって、
前記能動素子の電流路が、前記幾つかの抵抗群の両端間に並列接続されており、
前記昇圧回路が、前記高電圧への昇圧途中に発生する電圧を前記能動素子の電流路の両端間に供給することを特徴とする光電子増倍管駆動回路。 - 前記昇圧回路と抵抗回路中の適宜の接続点間にフィルタ回路が設けられることを特徴とする請求項１に記載の光電子増倍管駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00780697A JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00780697A JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10208688A JPH10208688A (ja) | 1998-08-07 |
| JP3664559B2 true JP3664559B2 (ja) | 2005-06-29 |
Family
ID=11675869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00780697A Expired - Lifetime JP3664559B2 (ja) | 1997-01-20 | 1997-01-20 | 光電子増倍管駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664559B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2342224A (en) * | 1998-10-02 | 2000-04-05 | Secr Defence Brit | Photomultiplier tube circuit |
| DE102005019647B4 (de) * | 2005-02-23 | 2023-01-26 | Leica Microsystems Cms Gmbh | Photomultiplier-System und ein Mikroskop |
| EP4227712A1 (en) | 2020-10-09 | 2023-08-16 | Japan Atomic Energy Agency | Radiation analysis method, radiation analysis device, and radiation detector |
-
1997
- 1997-01-20 JP JP00780697A patent/JP3664559B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10208688A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794940B2 (en) | Operational amplifier circuit | |
| TWI405062B (zh) | 切換式調整器及其操作控制方法 | |
| US5717581A (en) | Charge pump circuit with feedback control | |
| US6522115B1 (en) | Pulse-width-modulated DC-DC converter with a ramp generator | |
| EP0574646A1 (en) | A circuit for controlling the maximum current in a power-MOS transistor used for driving a load connected to ground | |
| GB2244155A (en) | Improving series voltage regulator efficiency by feedback to a switching pre-regulator | |
| US20050280464A1 (en) | Constant voltage outputting circuit | |
| US7088080B2 (en) | Power supply circuit for vacuum fluorescent display | |
| US4195222A (en) | Power-supply device for a microchannel tube | |
| JP3664559B2 (ja) | 光電子増倍管駆動回路 | |
| CN110676830A (zh) | 电流防倒灌电路以及智能门锁系统 | |
| CN112953519B (zh) | 一种自适应的动态延时电路 | |
| KR20190057006A (ko) | 선형 또는 클래스 d 토폴로지를 이용한 고속, 고전압, 증폭기 출력 스테이지 | |
| US20060290411A1 (en) | Voltage multiplier circuit including a control circuit providing dynamic output voltage control | |
| JP2003187988A (ja) | 白色発光ダイオードの駆動装置 | |
| US9246440B2 (en) | Differential amplifier | |
| US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
| CN113741609B (zh) | 一种输出电压可调及瞬态响应快速的ldo电路 | |
| US7196569B1 (en) | Feedback compensation for logarithmic amplifiers | |
| JPS62229416A (ja) | 電圧制限回路 | |
| US7812584B2 (en) | Method for regulating a voltage and circuit therefor | |
| JP2731244B2 (ja) | 電力増幅器 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| KR20200004293A (ko) | 전원 회로 | |
| US20220376656A1 (en) | Osciclamp - an electronic circuit to increase low voltage levels of electrical sources |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |