JPH10200037A - リードフレーム及びこれを用いた半導体装置 - Google Patents
リードフレーム及びこれを用いた半導体装置Info
- Publication number
- JPH10200037A JPH10200037A JP33087897A JP33087897A JPH10200037A JP H10200037 A JPH10200037 A JP H10200037A JP 33087897 A JP33087897 A JP 33087897A JP 33087897 A JP33087897 A JP 33087897A JP H10200037 A JPH10200037 A JP H10200037A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead
- chip
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】
【課題】ボンディングワイヤとインナーリード等の部材
の干渉を確実に防止できるリードフレームと、このリー
ドフレームを用いた半導体装置を提供する。 【解決手段】チップ２はアイランド部５上に固定され、
アイランド部５と一体に固定用インナーリード６が形成
されている。ボンディングワイヤ３の接続の工程の簡素
化、信頼性向上のため、固定用インナーリード６には段
差部８が設けられてインナーリード７よりアイランド部
５を低く形成している。そして、段差部８はインナーリ
ード７の端部１１よりも半導体チップ２から離れる方向
にオフセットして形成されているため、ボンディングワ
イヤ３と固定用インナーリード６を確実に離間させるこ
とができる。
の干渉を確実に防止できるリードフレームと、このリー
ドフレームを用いた半導体装置を提供する。 【解決手段】チップ２はアイランド部５上に固定され、
アイランド部５と一体に固定用インナーリード６が形成
されている。ボンディングワイヤ３の接続の工程の簡素
化、信頼性向上のため、固定用インナーリード６には段
差部８が設けられてインナーリード７よりアイランド部
５を低く形成している。そして、段差部８はインナーリ
ード７の端部１１よりも半導体チップ２から離れる方向
にオフセットして形成されているため、ボンディングワ
イヤ３と固定用インナーリード６を確実に離間させるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明はインナーリードとチ
ップが電気的に接続された半導体装置に関し、特に大容
量のメモリに適用するのが好適な、改良されたインナー
リードを有する半導体装置に関するものである。また、
本発明はこのように大容量のメモリを有する半導体装置
に用いるのが好適なリードフレームに関するものであ
る。
ップが電気的に接続された半導体装置に関し、特に大容
量のメモリに適用するのが好適な、改良されたインナー
リードを有する半導体装置に関するものである。また、
本発明はこのように大容量のメモリを有する半導体装置
に用いるのが好適なリードフレームに関するものであ
る。
【０００２】
【従来の技術】近時における半導体装置の微細化に伴
い、チップの外形も著しく小型化されてきている。そし
てチップの縮小化に伴い、ボンディングワイヤによって
リードフレームと電気的に接続される、チップ上のボン
ディングパッドのピッチ間隔も微細化されてきている。
い、チップの外形も著しく小型化されてきている。そし
てチップの縮小化に伴い、ボンディングワイヤによって
リードフレームと電気的に接続される、チップ上のボン
ディングパッドのピッチ間隔も微細化されてきている。
【０００３】図５に示すように、通常の半導体装置にお
いては素子が形成されたチップを実際に使用可能な完成
品パッケージとするに際し、リードフレーム３１上にチ
ップ３２を接着し、チップ３２上のボンディングパッド
３９とリードフレーム３１のインナーリード３７をボン
ディングワイヤ３３によって電気的に接続している。
いては素子が形成されたチップを実際に使用可能な完成
品パッケージとするに際し、リードフレーム３１上にチ
ップ３２を接着し、チップ３２上のボンディングパッド
３９とリードフレーム３１のインナーリード３７をボン
ディングワイヤ３３によって電気的に接続している。
【０００４】そして、全てのボンディングパッド３９と
インナーリード３７を接続した状態で、周囲を樹脂で覆
い、リードフレーム３１を所定形状に切断して外部に接
続される端子を形成することにより、完成品としてのパ
ッケージを形成している。
インナーリード３７を接続した状態で、周囲を樹脂で覆
い、リードフレーム３１を所定形状に切断して外部に接
続される端子を形成することにより、完成品としてのパ
ッケージを形成している。
【０００５】図５において、リードフレーム３１を完全
な平面で形成すると、リードフレーム３１上に載置され
るチップ３２のボンディングパッド３９は、チップ３２
の厚み分だけインナーリード３７よりも高い位置とな
る。従って、両者をボンディングワイヤ３３によって接
続した場合には、段差を介して接続することが必要とな
り、工程が煩雑になるとともに、チップ３２の外形のエ
ッジによってボンディングワイヤ３３が切断されるとい
った問題も発生していた。
な平面で形成すると、リードフレーム３１上に載置され
るチップ３２のボンディングパッド３９は、チップ３２
の厚み分だけインナーリード３７よりも高い位置とな
る。従って、両者をボンディングワイヤ３３によって接
続した場合には、段差を介して接続することが必要とな
り、工程が煩雑になるとともに、チップ３２の外形のエ
ッジによってボンディングワイヤ３３が切断されるとい
った問題も発生していた。
【０００６】この問題を防ぐために、図５に示すような
従来の半導体装置では、リードフレーム３１にアイラン
ド部３５を設けて、このアイランド部３５とインナーリ
ード３７に予めチップ３２の厚み分の段差を生じさせて
いる。すなわち、アイランド部３５とリードフレーム３
１は一体に形成し、アイランド部３５が接続される固定
用インナーリード３６に段差部３８を設けている。これ
により、アイランド部３５をインナーリード３７よりも
下面に位置させることができ、チップ３２の上面とイン
ナーリード３７をほぼ同一面とすることができるため、
上述した問題を回避することが可能である。
従来の半導体装置では、リードフレーム３１にアイラン
ド部３５を設けて、このアイランド部３５とインナーリ
ード３７に予めチップ３２の厚み分の段差を生じさせて
いる。すなわち、アイランド部３５とリードフレーム３
１は一体に形成し、アイランド部３５が接続される固定
用インナーリード３６に段差部３８を設けている。これ
により、アイランド部３５をインナーリード３７よりも
下面に位置させることができ、チップ３２の上面とイン
ナーリード３７をほぼ同一面とすることができるため、
上述した問題を回避することが可能である。
【０００７】
【発明が解決しようとする課題】しかしながら、微細化
された半導体装置においては、図６に示すように、チッ
プ３２上のボンディングパッド３９のうち電源パッドは
複数個形成される場合があり、これに対応するインナー
リード３７の電源リード３７ａは、スペース上の問題等
から電源パッドに１対１対応して形成できない場合があ
る。このような場合には、１つの電源リード３７ａに対
して複数の例えば２個のボンディングパッドからボンデ
ィングされることになる。（図６参照）
された半導体装置においては、図６に示すように、チッ
プ３２上のボンディングパッド３９のうち電源パッドは
複数個形成される場合があり、これに対応するインナー
リード３７の電源リード３７ａは、スペース上の問題等
から電源パッドに１対１対応して形成できない場合があ
る。このような場合には、１つの電源リード３７ａに対
して複数の例えば２個のボンディングパッドからボンデ
ィングされることになる。（図６参照）
【０００８】リードフレームの形状、大きさはチップサ
イズが小さくなっても変えないのが一般的である。これ
は、ピン配置等が規格若しくはデファクトスタンダード
になっていて、ピン互換を維持する必要があるからであ
る。チップサイズが小さくなってくると、チップは図７
に示すようにパッケージ中央即ちアイランド部３５の固
定用インナーリード３６に近い側に配置されることにな
る。この時、ボンディングパッドの間隔（図６にａで示
される）は最小露光寸法で設計されているために、これ
以上小さくできない場合が多い。この場合には、図６に
ｂで示すようなボンディングパッドが形成されていなか
った隙間を詰めて対応することになる。
イズが小さくなっても変えないのが一般的である。これ
は、ピン配置等が規格若しくはデファクトスタンダード
になっていて、ピン互換を維持する必要があるからであ
る。チップサイズが小さくなってくると、チップは図７
に示すようにパッケージ中央即ちアイランド部３５の固
定用インナーリード３６に近い側に配置されることにな
る。この時、ボンディングパッドの間隔（図６にａで示
される）は最小露光寸法で設計されているために、これ
以上小さくできない場合が多い。この場合には、図６に
ｂで示すようなボンディングパッドが形成されていなか
った隙間を詰めて対応することになる。
【０００９】このように、ボンディングパッドを最小露
光寸法で設計された間隔ａで全て形成し、チップサイズ
を小さくした場合には、図７に示すように従来（チップ
サイズが相対的に大きい場合）には固定用インナーリー
ド３６に対して図で下側にあったボンディングパッドの
一部が、固定用インナーリード３６の上側に移動して固
定用インナーリード３６を跨ぐ危険性があった。
光寸法で設計された間隔ａで全て形成し、チップサイズ
を小さくした場合には、図７に示すように従来（チップ
サイズが相対的に大きい場合）には固定用インナーリー
ド３６に対して図で下側にあったボンディングパッドの
一部が、固定用インナーリード３６の上側に移動して固
定用インナーリード３６を跨ぐ危険性があった。
【００１０】さらに、大容量化に伴ってチップ３２内の
半導体素子形成の条件が制約されると、チップ３２上の
複数の電源パッドあるいは接地パッドをまとめて近接し
た領域に形成することができず、これらのパッドがチッ
プ３２上においてランダムに形成される場合があった。
半導体素子形成の条件が制約されると、チップ３２上の
複数の電源パッドあるいは接地パッドをまとめて近接し
た領域に形成することができず、これらのパッドがチッ
プ３２上においてランダムに形成される場合があった。
【００１１】この場合、上述したように電源リードを電
源パッドに対応して１対１で形成することが困難なた
め、電源パッドあるいは接地パッドの配置される範囲を
カバーするように延在した形状にする必要があるが、電
源リードあるいは接地リードが広い範囲に形成される
と、他のインナーリードに接続されるボンディングワイ
ヤと干渉したり、他のインナーリードを形成するスペー
スを確保できない等の問題もあった。
源パッドに対応して１対１で形成することが困難なた
め、電源パッドあるいは接地パッドの配置される範囲を
カバーするように延在した形状にする必要があるが、電
源リードあるいは接地リードが広い範囲に形成される
と、他のインナーリードに接続されるボンディングワイ
ヤと干渉したり、他のインナーリードを形成するスペー
スを確保できない等の問題もあった。
【００１２】本発明は、このような問題を解決するため
に成されたものであり、インナーリードとチップがボン
ディングワイヤによって電気的に接続される半導体装置
において、微細化に伴ってスペースが縮小された場合で
も、ボンディングワイヤとインナーリード等の部材の干
渉を防ぎ、信頼性を向上させた半導体装置を提供するこ
とを目的とする。
に成されたものであり、インナーリードとチップがボン
ディングワイヤによって電気的に接続される半導体装置
において、微細化に伴ってスペースが縮小された場合で
も、ボンディングワイヤとインナーリード等の部材の干
渉を防ぎ、信頼性を向上させた半導体装置を提供するこ
とを目的とする。
【００１３】また、本発明は微細化に伴ってスペースが
縮小された半導体装置に用いるのが好適なリードフレー
ムを提供することを目的とする。
縮小された半導体装置に用いるのが好適なリードフレー
ムを提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明のリードフレーム
は、アイランド部と、前記アイランド部の周囲に達する
複数のインナーリードと、前記アイランド部に接続され
た固定用インナーリードとを備えたリードフレームであ
って、前記アイランド部が前記インナーリードよりも低
い面となるように前記固定用インナーリードに段差部が
設けられ、前記段差部は前記インナーリードの端部より
も前記アイランド部を基準として外方にオフセットして
形成されている。
は、アイランド部と、前記アイランド部の周囲に達する
複数のインナーリードと、前記アイランド部に接続され
た固定用インナーリードとを備えたリードフレームであ
って、前記アイランド部が前記インナーリードよりも低
い面となるように前記固定用インナーリードに段差部が
設けられ、前記段差部は前記インナーリードの端部より
も前記アイランド部を基準として外方にオフセットして
形成されている。
【００１５】本発明のリードフレームの一態様例におい
ては、前記段差部は斜面からなり、前記斜面を形成する
屈曲部が前記端部よりも前記アイランド部を基準として
外方にオフセットして形成されている。
ては、前記段差部は斜面からなり、前記斜面を形成する
屈曲部が前記端部よりも前記アイランド部を基準として
外方にオフセットして形成されている。
【００１６】本発明のリードフレームの一態様例におい
ては、前記段差部は、前記固定用インナーリードと隣接
するインナーリードの端部よりもオフセットして形成さ
れている。
ては、前記段差部は、前記固定用インナーリードと隣接
するインナーリードの端部よりもオフセットして形成さ
れている。
【００１７】本発明の半導体装置は、上面に複数のボン
ディングパッドを有する半導体チップと、前記半導体チ
ップに固定されたチップ固定用インナーリードと、前記
半導体チップの周囲に達する複数のインナーリードと、
前記ボンディングパッドと前記インナーリードを接続す
るボンディングワイヤとを備えた半導体装置であって、
前記チップ固定用インナーリードに段差部が設けられ、
前記段差部は前記インナーリードの端部よりも前記半導
体チップを基準として外方にオフセットして形成されて
いる。
ディングパッドを有する半導体チップと、前記半導体チ
ップに固定されたチップ固定用インナーリードと、前記
半導体チップの周囲に達する複数のインナーリードと、
前記ボンディングパッドと前記インナーリードを接続す
るボンディングワイヤとを備えた半導体装置であって、
前記チップ固定用インナーリードに段差部が設けられ、
前記段差部は前記インナーリードの端部よりも前記半導
体チップを基準として外方にオフセットして形成されて
いる。
【００１８】本発明の半導体装置の一態様例において
は、前記段差部は斜面からなり、前記斜面を形成する屈
曲部が前記インナーリードの端部よりも前記半導体チッ
プを基準として外方にオフセットして形成されている。
は、前記段差部は斜面からなり、前記斜面を形成する屈
曲部が前記インナーリードの端部よりも前記半導体チッ
プを基準として外方にオフセットして形成されている。
【００１９】本発明の半導体装置の一態様例において、
前記段差部は、前記チップ固定用インナーリードと隣接
するインナーリードの端部よりもオフセットして形成さ
れている。
前記段差部は、前記チップ固定用インナーリードと隣接
するインナーリードの端部よりもオフセットして形成さ
れている。
【００２０】本発明の半導体装置の一態様例において
は、前記チップ固定用インナーリードの前記半導体チッ
プが固定される範囲にはアイランド部が形成されてい
る。
は、前記チップ固定用インナーリードの前記半導体チッ
プが固定される範囲にはアイランド部が形成されてい
る。
【００２１】本発明の半導体装置の一態様例において、
前記半導体チップは前記チップ固定用インナーリードと
一体に形成されたアイランド部に固定され、前記段差部
より外側における前記チップ固定用インナーリードと前
記インナーリードとが同一面に形成され、前記アイラン
ド部は、前記段差部によって前記インナーリードよりも
低く形成されている。
前記半導体チップは前記チップ固定用インナーリードと
一体に形成されたアイランド部に固定され、前記段差部
より外側における前記チップ固定用インナーリードと前
記インナーリードとが同一面に形成され、前記アイラン
ド部は、前記段差部によって前記インナーリードよりも
低く形成されている。
【００２２】本発明のリードフレームは、アイランド部
と、前記アイランド部の周囲に達する複数のインナーリ
ードと、前記アイランド部に接続された固定用インナー
リードとを備えたリードフレームであって、少なくとも
２つの前記インナーリードが前記アイランド部から離れ
る方向に並んで形成されるとともに、前記アイランド部
に近いインナーリードの少なくとも一部が、前記アイラ
ンド部から遠いインナーリードに対して下方向にオフセ
ットして形成されている。
と、前記アイランド部の周囲に達する複数のインナーリ
ードと、前記アイランド部に接続された固定用インナー
リードとを備えたリードフレームであって、少なくとも
２つの前記インナーリードが前記アイランド部から離れ
る方向に並んで形成されるとともに、前記アイランド部
に近いインナーリードの少なくとも一部が、前記アイラ
ンド部から遠いインナーリードに対して下方向にオフセ
ットして形成されている。
【００２３】本発明のリードフレームの一態様例におい
ては、前記並んで形成されたインナーリードのうち、少
なくとも１つが前記アイランド部に沿って平行に形成さ
れている。
ては、前記並んで形成されたインナーリードのうち、少
なくとも１つが前記アイランド部に沿って平行に形成さ
れている。
【００２４】本発明のリードフレームの一態様例におい
ては、前記アイランド部に近いインナーリードが前記ア
イランド部に接続されている。
ては、前記アイランド部に近いインナーリードが前記ア
イランド部に接続されている。
【００２５】本発明のリードフレームの一態様例におい
ては、前記アイランド部から遠いインナーリードが前記
リードフレームと同一面に形成されている。
ては、前記アイランド部から遠いインナーリードが前記
リードフレームと同一面に形成されている。
【００２６】本発明のリードフレームの一態様例におい
ては、前記アイランド部が前記リードフレームよりも低
い面となるように前記固定用インナーリードに段差部が
設けられている。
ては、前記アイランド部が前記リードフレームよりも低
い面となるように前記固定用インナーリードに段差部が
設けられている。
【００２７】本発明の半導体装置は、上面に複数のボン
ディングパッドが形成された半導体チップと、前記半導
体チップの周囲に達する複数のインナーリードと、前記
ボンディングパッドと前記インナーリードを接続するボ
ンディングワイヤとを備えた半導体装置であって、少な
くとも２つの前記インナーリードが前記半導体チップか
ら離れる方向に並んで形成されるとともに、前記半導体
チップに近いインナーリードの少なくとも一部が、前記
半導体チップから遠いインナーリードに対して下方向に
オフセットして形成されている。
ディングパッドが形成された半導体チップと、前記半導
体チップの周囲に達する複数のインナーリードと、前記
ボンディングパッドと前記インナーリードを接続するボ
ンディングワイヤとを備えた半導体装置であって、少な
くとも２つの前記インナーリードが前記半導体チップか
ら離れる方向に並んで形成されるとともに、前記半導体
チップに近いインナーリードの少なくとも一部が、前記
半導体チップから遠いインナーリードに対して下方向に
オフセットして形成されている。
【００２８】本発明の半導体装置の一態様例において
は、前記並んで形成されたインナーリードのうち、少な
くとも１つが前記半導体チップに沿って平行に形成され
ている。
は、前記並んで形成されたインナーリードのうち、少な
くとも１つが前記半導体チップに沿って平行に形成され
ている。
【００２９】本発明の半導体装置の一態様例において、
前記半導体チップに近いインナーリードは、前記半導体
チップに固定されたチップ固定用インナーリードであ
る。
前記半導体チップに近いインナーリードは、前記半導体
チップに固定されたチップ固定用インナーリードであ
る。
【００３０】本発明の半導体装置の一態様例において
は、前記半導体チップを固定するためのチップ固定用イ
ンナーリードを有し、前記半導体チップは前記チップ固
定用インナーリードと一体に形成されたアイランド部に
固定されている。
は、前記半導体チップを固定するためのチップ固定用イ
ンナーリードを有し、前記半導体チップは前記チップ固
定用インナーリードと一体に形成されたアイランド部に
固定されている。
【００３１】本発明の半導体装置の一態様例において
は、前記チップ固定用インナーリードに段差部が設けら
れ、前記段差部より外方の前記チップ固定用インナーリ
ードと前記半導体チップから遠いインナーリードとが同
一平面に形成され、前記段差部により前記アイランド部
が前記半導体チップから遠いインナーリードよりも低い
面に形成されている。
は、前記チップ固定用インナーリードに段差部が設けら
れ、前記段差部より外方の前記チップ固定用インナーリ
ードと前記半導体チップから遠いインナーリードとが同
一平面に形成され、前記段差部により前記アイランド部
が前記半導体チップから遠いインナーリードよりも低い
面に形成されている。
【００３２】本発明の半導体装置の一態様例において、
前記半導体チップに近いインナーリードにおいては、前
記ボンディングワイヤが前記オフセットして形成された
部分以外に接続されている。
前記半導体チップに近いインナーリードにおいては、前
記ボンディングワイヤが前記オフセットして形成された
部分以外に接続されている。
【００３３】本発明の半導体装置の一態様例において
は、前記並んで形成されたインナーリードのうちの少な
くとも１つが電源リードあるいは接地リードのいずれか
である。
は、前記並んで形成されたインナーリードのうちの少な
くとも１つが電源リードあるいは接地リードのいずれか
である。
【００３４】本発明の半導体装置は、上面に複数のボン
ディングパッドが形成された半導体チップと、前記半導
体チップの周囲に達する複数のインナーリードと、前記
ボンディングパッドと前記インナーリードを接続するボ
ンディングワイヤとを備えた半導体装置であって、特定
のインナーリードに対して接続された特定のボンディン
グワイヤと平面位置が重なる他のインナーリードの少な
くとも一部が、前記特定のインナーリードよりも下方向
にオフセットして形成されている。
ディングパッドが形成された半導体チップと、前記半導
体チップの周囲に達する複数のインナーリードと、前記
ボンディングパッドと前記インナーリードを接続するボ
ンディングワイヤとを備えた半導体装置であって、特定
のインナーリードに対して接続された特定のボンディン
グワイヤと平面位置が重なる他のインナーリードの少な
くとも一部が、前記特定のインナーリードよりも下方向
にオフセットして形成されている。
【００３５】本発明の半導体装置の一態様例において、
前記他のインナーリードは前記半導体チップに固定され
たチップ固定用インナーリードである。
前記他のインナーリードは前記半導体チップに固定され
たチップ固定用インナーリードである。
【００３６】本発明の半導体装置の一態様例において
は、前記半導体チップを固定するためのチップ固定用イ
ンナーリードを有し、前記半導体チップは前記チップ固
定用インナーリードと一体に形成されたアイランド部に
固定されている。
は、前記半導体チップを固定するためのチップ固定用イ
ンナーリードを有し、前記半導体チップは前記チップ固
定用インナーリードと一体に形成されたアイランド部に
固定されている。
【００３７】本発明の半導体装置の一態様例において、
前記他のインナーリードに接続される前記ボンディング
ワイヤは、前記オフセットして形成された部分以外に接
続されている。
前記他のインナーリードに接続される前記ボンディング
ワイヤは、前記オフセットして形成された部分以外に接
続されている。
【００３８】本発明の半導体装置の一態様例において
は、前記チップ固定用インナーリードに段差部が設けら
れ、前記段差部より外方の前記チップ固定用インナーリ
ード及び前記特定のインナーリードは同一平面に形成さ
れ、前記段差部により前記アイランド部が前記特定のイ
ンナーリードよりも低い面に形成されている。
は、前記チップ固定用インナーリードに段差部が設けら
れ、前記段差部より外方の前記チップ固定用インナーリ
ード及び前記特定のインナーリードは同一平面に形成さ
れ、前記段差部により前記アイランド部が前記特定のイ
ンナーリードよりも低い面に形成されている。
【００３９】本発明の半導体装置の一態様例において
は、前記他のインナーリードが電源リードあるいは接地
リードのいずれかである。
は、前記他のインナーリードが電源リードあるいは接地
リードのいずれかである。
【００４０】
【作用】本発明においては、ボンディングワイヤの配置
される領域の固定用インナーリードあるいはインナーリ
ードを、ボンディングワイヤと干渉しないように所定量
オフセットして形成する。これにより、ボンディングワ
イヤと固定用インナーリードあるいはインナーリードの
距離を十分確保して、両者が接触するのを抑止すること
ができる。
される領域の固定用インナーリードあるいはインナーリ
ードを、ボンディングワイヤと干渉しないように所定量
オフセットして形成する。これにより、ボンディングワ
イヤと固定用インナーリードあるいはインナーリードの
距離を十分確保して、両者が接触するのを抑止すること
ができる。
【００４１】
【発明の実施の形態】 （第１の実施形態）以下、本発明の第１の実施形態を図
１〜図２に基づいて説明する。図１は、本発明の第１の
実施形態に係る半導体装置の全体構成を示す平面図であ
る。この半導体装置は、金属製の薄板からなるリードフ
レーム１と、リードフレーム１上に固定されたチップ２
を備えており、リードフレーム１とチップ２は複数のボ
ンディングワイヤ３により電気的に接続されている。
１〜図２に基づいて説明する。図１は、本発明の第１の
実施形態に係る半導体装置の全体構成を示す平面図であ
る。この半導体装置は、金属製の薄板からなるリードフ
レーム１と、リードフレーム１上に固定されたチップ２
を備えており、リードフレーム１とチップ２は複数のボ
ンディングワイヤ３により電気的に接続されている。
【００４２】板材からなるリードフレーム１は、枠状に
形成され、内側に形成されたアイランド部５と一体的に
形成されている。そして、リードフレーム１とアイラン
ド部５は、図１に示すように、左右においてそれぞれ１
ケ所に形成された固定用インナーリード６を介して接続
されている。
形成され、内側に形成されたアイランド部５と一体的に
形成されている。そして、リードフレーム１とアイラン
ド部５は、図１に示すように、左右においてそれぞれ１
ケ所に形成された固定用インナーリード６を介して接続
されている。
【００４３】リードフレーム１からアイランド部５に向
かうように、複数のインナーリード７が延びている。そ
して、これらのインナーリード７は全て枠状に形成され
たリードフレーム１と同一平面上に形成されている。
かうように、複数のインナーリード７が延びている。そ
して、これらのインナーリード７は全て枠状に形成され
たリードフレーム１と同一平面上に形成されている。
【００４４】固定用インナーリード６のアイランド部５
近傍には、プレス加工により形成された斜面からなる段
差部８が形成されている。この段差部８は、図１におい
てリードフレーム１に対してアイランド部５がほぼチッ
プ２の厚みだけ低い面となるように形成されている。従
って、アイランド部５に載置されたチップ２の上面は、
リードフレーム１及びインナーリード７と略同一面とな
る。
近傍には、プレス加工により形成された斜面からなる段
差部８が形成されている。この段差部８は、図１におい
てリードフレーム１に対してアイランド部５がほぼチッ
プ２の厚みだけ低い面となるように形成されている。従
って、アイランド部５に載置されたチップ２の上面は、
リードフレーム１及びインナーリード７と略同一面とな
る。
【００４５】チップ２上には、ボンディングワイヤ３が
接続される複数のボンディングパッド９が形成されてい
る。このボンディングパッド９はチップ２の外周に沿っ
て形成され、前述したインナーリード７と位置的に対応
するように複数個形成されている。そして、これらの位
置的に対応するボンディングパッド９とインナーリード
７が、ボンディイングワイヤ３によって電気的に接続さ
れている。
接続される複数のボンディングパッド９が形成されてい
る。このボンディングパッド９はチップ２の外周に沿っ
て形成され、前述したインナーリード７と位置的に対応
するように複数個形成されている。そして、これらの位
置的に対応するボンディングパッド９とインナーリード
７が、ボンディイングワイヤ３によって電気的に接続さ
れている。
【００４６】図２（ａ）は、段差部８とボンディングワ
イヤ３の平面的な位置関係を詳細に示す拡大図である。
そして、図２（ｂ）は図２（ａ）におけるＡＡ’線に沿
った断面図を示している。
イヤ３の平面的な位置関係を詳細に示す拡大図である。
そして、図２（ｂ）は図２（ａ）におけるＡＡ’線に沿
った断面図を示している。
【００４７】図２（ａ）において、インナーリード７の
うち、固定用インナーリード６の隣に位置するインナー
リード７ａは電源（Ｖcc）端子である。また、他のイン
ナーリード７ｂは入出力信号の端子である。本実施形態
に示すような微細化された半導体装置においては、電源
となるインナーリード７ａには複数のボンディングパッ
ド９が接続されることになる。
うち、固定用インナーリード６の隣に位置するインナー
リード７ａは電源（Ｖcc）端子である。また、他のイン
ナーリード７ｂは入出力信号の端子である。本実施形態
に示すような微細化された半導体装置においては、電源
となるインナーリード７ａには複数のボンディングパッ
ド９が接続されることになる。
【００４８】前述したように、段差部８によってチップ
２の上面とインナーリード７がほぼ同一面となるため、
図２（ｂ）に示すように、ボンディイングワイヤ３はほ
ぼ水平状態でボンディングパッド９とインナーリード７
ｂ間を結ぶことになる。
２の上面とインナーリード７がほぼ同一面となるため、
図２（ｂ）に示すように、ボンディイングワイヤ３はほ
ぼ水平状態でボンディングパッド９とインナーリード７
ｂ間を結ぶことになる。
【００４９】図２（ｂ）に示すように、アイランド部５
と段差部８の境界となる屈曲部１０は、インナーリード
７の端部１１よりもアイランド部５から離れて形成され
ている。従って、平面図である図２（ａ）に示すよう
に、ボンディングワイヤ３によりボンディングパッド９
とインナーリード７ａを接続した際に、ボンディングワ
イヤ３と段差部８の距離を十分に確保することが可能と
なる。
と段差部８の境界となる屈曲部１０は、インナーリード
７の端部１１よりもアイランド部５から離れて形成され
ている。従って、平面図である図２（ａ）に示すよう
に、ボンディングワイヤ３によりボンディングパッド９
とインナーリード７ａを接続した際に、ボンディングワ
イヤ３と段差部８の距離を十分に確保することが可能と
なる。
【００５０】すなわち、屈曲部１０を図２（ａ）におけ
るＤＤ’線よりもチップ２から離れる方向にオフセット
して形成すれば、任意のボンディングパッド９と任意の
インナーリード７を接続してもボンディングワイヤ３と
固定用インナーリード６が接触することはない。また、
このように構成することで、本実施形態と電源となるイ
ンナーリード７ａの位置が変わった場合や、ボンディン
グパッド９の配列される間隔がさらに小さくなった場合
でもボンディングワイヤ３と固定用インナーリード６の
干渉を防ぐことができる。
るＤＤ’線よりもチップ２から離れる方向にオフセット
して形成すれば、任意のボンディングパッド９と任意の
インナーリード７を接続してもボンディングワイヤ３と
固定用インナーリード６が接触することはない。また、
このように構成することで、本実施形態と電源となるイ
ンナーリード７ａの位置が変わった場合や、ボンディン
グパッド９の配列される間隔がさらに小さくなった場合
でもボンディングワイヤ３と固定用インナーリード６の
干渉を防ぐことができる。
【００５１】従って、ボンディングワイヤ３と固定用イ
ンナーリード６のショートを未然に防止することがで
き、信頼性を向上させることが可能となる。
ンナーリード６のショートを未然に防止することがで
き、信頼性を向上させることが可能となる。
【００５２】ボンディングワイヤ３によって全てのボン
ディングパッド９とインナーリード７が接続された状態
で、チップ２、インナーリード７、ボンディングワイヤ
３を覆うように樹脂を形成して、アイランド部５、チッ
プ２、インナーリード７及びボンディングワイヤ３を覆
うパッケージを形成する。
ディングパッド９とインナーリード７が接続された状態
で、チップ２、インナーリード７、ボンディングワイヤ
３を覆うように樹脂を形成して、アイランド部５、チッ
プ２、インナーリード７及びボンディングワイヤ３を覆
うパッケージを形成する。
【００５３】その後、周辺に突出したリードフレーム１
を所定形状に切断し、曲げ加工等を施して、端子を有す
るパッケージを完成させる。
を所定形状に切断し、曲げ加工等を施して、端子を有す
るパッケージを完成させる。
【００５４】以上のように構成した第１の実施形態によ
れば、アイランド部５と段差部８の境界となる屈曲部１
０は、インナーリード７の端部１１よりもアイランド部
５から離れて形成されるため、任意のボンディングパッ
ド９と任意のインナーリード７を接続してもボンディン
グワイヤ３と固定用インナーリード６が接触することは
ない。
れば、アイランド部５と段差部８の境界となる屈曲部１
０は、インナーリード７の端部１１よりもアイランド部
５から離れて形成されるため、任意のボンディングパッ
ド９と任意のインナーリード７を接続してもボンディン
グワイヤ３と固定用インナーリード６が接触することは
ない。
【００５５】従って、チップ２が微細化されてボンディ
ングパッド９の配列間隔が狭くなったとしても、ボンデ
ィングワイヤ３と段差部８がショートすることを抑止し
て、信頼性の高い半導体装置を製造することが可能であ
る。
ングパッド９の配列間隔が狭くなったとしても、ボンデ
ィングワイヤ３と段差部８がショートすることを抑止し
て、信頼性の高い半導体装置を製造することが可能であ
る。
【００５６】（第２の実施形態）以下、本発明の第２の
実施形態を図３〜図４に基づいて説明する。なお、第２
の実施形態において、第１の実施形態の構成部材に対応
する部材については同一符号を記す。
実施形態を図３〜図４に基づいて説明する。なお、第２
の実施形態において、第１の実施形態の構成部材に対応
する部材については同一符号を記す。
【００５７】図３は、本発明の第２の実施形態に係る半
導体装置の全体構成を示す平面図である。近時において
は、チップの容量の増大に伴い、電源パッド、設置パッ
ドを任意の位置に配置する必要性が高まっており、第２
の実施形態においてはその要望に応えた半導体装置の一
形態を示している。この半導体装置は、第１の実施形態
と同様に金属製の薄板からなるリードフレーム１と、リ
ードフレーム１上に固定されたチップ２を備えており、
リードフレーム１とチップ２は複数のボンディングワイ
ヤ３により電気的に接続されている。
導体装置の全体構成を示す平面図である。近時において
は、チップの容量の増大に伴い、電源パッド、設置パッ
ドを任意の位置に配置する必要性が高まっており、第２
の実施形態においてはその要望に応えた半導体装置の一
形態を示している。この半導体装置は、第１の実施形態
と同様に金属製の薄板からなるリードフレーム１と、リ
ードフレーム１上に固定されたチップ２を備えており、
リードフレーム１とチップ２は複数のボンディングワイ
ヤ３により電気的に接続されている。
【００５８】板材からなるリードフレーム１は、枠状に
形成され、内側に形成されたアイランド部５と一体的に
形成されている。そして、リードフレーム１とアイラン
ド部５は、図３に示すように、左右においてそれぞれ２
ケ所に形成された固定用インナーリード６を介して接続
されている。また、リードフレーム１からアイランド部
５へ向かうように複数のインナーリード７が延びてい
る。
形成され、内側に形成されたアイランド部５と一体的に
形成されている。そして、リードフレーム１とアイラン
ド部５は、図３に示すように、左右においてそれぞれ２
ケ所に形成された固定用インナーリード６を介して接続
されている。また、リードフレーム１からアイランド部
５へ向かうように複数のインナーリード７が延びてい
る。
【００５９】固定用インナーリード６のアイランド部５
近傍には、プレス加工により形成された斜面からなる段
差部８が形成されている。第１の実施形態と同様に、こ
の段差部８はリードフレーム１に対してアイランド部５
がほぼチップ２の厚みだけ低い面となるように形成され
ている。従って、アイランド部５に載置されたチップ２
の上面は、リードフレーム１及びインナーリード７とほ
ぼ同一面となる。
近傍には、プレス加工により形成された斜面からなる段
差部８が形成されている。第１の実施形態と同様に、こ
の段差部８はリードフレーム１に対してアイランド部５
がほぼチップ２の厚みだけ低い面となるように形成され
ている。従って、アイランド部５に載置されたチップ２
の上面は、リードフレーム１及びインナーリード７とほ
ぼ同一面となる。
【００６０】チップ２上には、第１の実施形態と同様に
ボンディングワイヤ３が接続される複数のボンディング
パッド９が形成されている。このボンディングパッド９
はチップ２の外周に沿って形成され、前述したインナー
リード７と位置的に対応するように複数個形成されてい
る。そして、これらの位置的に対応するボンディングパ
ッド９とインナーリード７が、ボンディイングワイヤ３
によって電気的に接続されている。
ボンディングワイヤ３が接続される複数のボンディング
パッド９が形成されている。このボンディングパッド９
はチップ２の外周に沿って形成され、前述したインナー
リード７と位置的に対応するように複数個形成されてい
る。そして、これらの位置的に対応するボンディングパ
ッド９とインナーリード７が、ボンディイングワイヤ３
によって電気的に接続されている。
【００６１】インナーリード７のうち、電源リード７ｃ
はチップ２の短辺に沿って設置され、接地リード７ｄは
電源リード７ｃの外側に設置されている。前述したよう
に、チップ２上の電源パッド、接地パッドは任意の位置
に配置されているため、これらのパッドからのボンディ
ングワイヤ３を互いに干渉させることなく電源リード７
ｃ、接地リード７ｄに接続する必要がある。
はチップ２の短辺に沿って設置され、接地リード７ｄは
電源リード７ｃの外側に設置されている。前述したよう
に、チップ２上の電源パッド、接地パッドは任意の位置
に配置されているため、これらのパッドからのボンディ
ングワイヤ３を互いに干渉させることなく電源リード７
ｃ、接地リード７ｄに接続する必要がある。
【００６２】図４（ａ）及び図４（ｂ）は電源リード７
ｃの高さ位置を示す断面図である。このうち、図４
（ａ）は図３におけるＢＢ’線に沿った断面を、図４
（ｂ）は図３におけるＣＣ’線に沿った断面を示してい
る。
ｃの高さ位置を示す断面図である。このうち、図４
（ａ）は図３におけるＢＢ’線に沿った断面を、図４
（ｂ）は図３におけるＣＣ’線に沿った断面を示してい
る。
【００６３】図４（ａ）及び図４（ｂ）に示すように、
電源リード７ｃの先端部には曲げ加工によって凹部７
ｃ’が形成されている。これにより、接地リード７ｄに
接続されるボンディングワイヤ３’を、電源リード７ｃ
と接触させることなく電源リード７ｃの外側に形成され
た接地リード７ｄに接続することができる。また、電源
リード７ｃと接続されるボンディングワイヤ３”は、凹
部７ｃ’が形成されていない電源リード７ｃに接続され
るので、チップ２のボンディングパッド９から略水平に
引き出して接続することが可能である。
電源リード７ｃの先端部には曲げ加工によって凹部７
ｃ’が形成されている。これにより、接地リード７ｄに
接続されるボンディングワイヤ３’を、電源リード７ｃ
と接触させることなく電源リード７ｃの外側に形成され
た接地リード７ｄに接続することができる。また、電源
リード７ｃと接続されるボンディングワイヤ３”は、凹
部７ｃ’が形成されていない電源リード７ｃに接続され
るので、チップ２のボンディングパッド９から略水平に
引き出して接続することが可能である。
【００６４】図４（ｂ）は、接地リード７ｄに接続され
るボンディングワイヤ３’を挟んだ状態で電源リード７
ｃに接続されるボンディングワイヤ３”が配置された例
を示す。この場合は、ボンディングワイヤ３’が通る範
囲の電源リード７ｃに凹部７ｃ”を形成しておくこと
で、ボンディングワイヤ３’と電源リード７ｃのショー
トを防止することができる。この際、上述した例と同様
に、電源リード７ｃに接続されるボンディングワイヤ
３”は凹部７ｃ”が形成されてない範囲の電源リード７
ｃに接続されるため、チップ２のボンディングパッド９
から略水平に引き出して接続することが可能である。
るボンディングワイヤ３’を挟んだ状態で電源リード７
ｃに接続されるボンディングワイヤ３”が配置された例
を示す。この場合は、ボンディングワイヤ３’が通る範
囲の電源リード７ｃに凹部７ｃ”を形成しておくこと
で、ボンディングワイヤ３’と電源リード７ｃのショー
トを防止することができる。この際、上述した例と同様
に、電源リード７ｃに接続されるボンディングワイヤ
３”は凹部７ｃ”が形成されてない範囲の電源リード７
ｃに接続されるため、チップ２のボンディングパッド９
から略水平に引き出して接続することが可能である。
【００６５】ボンディングワイヤ３によって全てのボン
ディングパッド９とインナーリード７が接続された後
は、第１の実施形態と同様にチップ２、インナーリード
７、ボンディングワイヤ３を覆うように樹脂を形成し
て、アイランド部５、チップ２、インナーリード７及び
ボンディングワイヤ３を覆うパッケージを形成する。
ディングパッド９とインナーリード７が接続された後
は、第１の実施形態と同様にチップ２、インナーリード
７、ボンディングワイヤ３を覆うように樹脂を形成し
て、アイランド部５、チップ２、インナーリード７及び
ボンディングワイヤ３を覆うパッケージを形成する。
【００６６】その後、周辺に突出したリードフレーム１
を所定形状に切断し、曲げ加工等を施して、端子を有す
るパッケージを完成させる。
を所定形状に切断し、曲げ加工等を施して、端子を有す
るパッケージを完成させる。
【００６７】以上のように構成した第２の実施形態によ
れば、チップ２の周囲に電源リード７ｃを配置し、その
外側に接地リード７ｄを配置した際に、ボンディングワ
イヤ３’と干渉する範囲の電源リード７ｃに凹部７
ｃ’，７ｃ”を形成しておくため、電源リード７ｃとボ
ンディングワイヤ３’をショートさせることなく確実に
配線を行うことができる。
れば、チップ２の周囲に電源リード７ｃを配置し、その
外側に接地リード７ｄを配置した際に、ボンディングワ
イヤ３’と干渉する範囲の電源リード７ｃに凹部７
ｃ’，７ｃ”を形成しておくため、電源リード７ｃとボ
ンディングワイヤ３’をショートさせることなく確実に
配線を行うことができる。
【００６８】従って、チップ２上の任意の位置に電源パ
ッド、あるいは接地パッドが配置されていたとしても、
両者を干渉させることなく効率的に配線を行うことが可
能となり、信頼性を向上させることができる。
ッド、あるいは接地パッドが配置されていたとしても、
両者を干渉させることなく効率的に配線を行うことが可
能となり、信頼性を向上させることができる。
【００６９】なお、第２の実施形態では、電源リードと
接地リードが隣接している場合を示したが、本発明はこ
れに限定されるものではない。電源リードと信号リード
が隣接している場合や、接地リードと信号リードが隣接
している場合、あるいは異なる信号リード同士が隣接し
ている場合等にも適用可能である。
接地リードが隣接している場合を示したが、本発明はこ
れに限定されるものではない。電源リードと信号リード
が隣接している場合や、接地リードと信号リードが隣接
している場合、あるいは異なる信号リード同士が隣接し
ている場合等にも適用可能である。
【００７０】
【発明の効果】本発明によれば、ボンディングワイヤと
インナーリード等の部材が干渉することを未然に回避す
ることが可能である。従って、信頼性を向上させた半導
体装置と、この半導体装置に用いるリードフレームを提
供することができる。
インナーリード等の部材が干渉することを未然に回避す
ることが可能である。従って、信頼性を向上させた半導
体装置と、この半導体装置に用いるリードフレームを提
供することができる。
【図１】第１の実施形態における半導体装置の全体を示
す概略平面図である。
す概略平面図である。
【図２】第１の実施形態における半導体装置の主要部を
示す図である。
示す図である。
【図３】第２の実施形態における半導体装置の全体を示
す概略平面図である。
す概略平面図である。
【図４】第２の実施形態における半導体装置の主要部を
示す図である。
示す図である。
【図５】従来の半導体装置の全体を示す概略平面図であ
る。
る。
【図６】従来の半導体装置の主要部を示す概略平面図で
ある。
ある。
【図７】従来の半導体装置の主要部を示す概略平面図で
ある。
ある。
１ リードフレーム ２ チップ ３，３’，３” ボンディングワイヤ ５ アイランド部 ６ 固定用インナーリード ７，７ａ，７ｂ インナーリード ７ｃ 電源リード ７ｄ 接地リード ７ｃ’，７ｃ” 凹部 ８ 段差部 ９ ボンディングパッド １０ 屈曲部 １１ 端部
Claims (26)
- 【請求項１】 アイランド部と、 前記アイランド部の周囲に達する複数のインナーリード
と、 前記アイランド部に接続された固定用インナーリードと
を備えたリードフレームであって、 前記アイランド部が前記インナーリードよりも低い面と
なるように前記固定用インナーリードに段差部が設けら
れ、 前記段差部は前記インナーリードの端部よりも前記アイ
ランド部を基準として外方にオフセットして形成されて
いることを特徴とするリードフレーム。 - 【請求項２】 前記段差部は斜面からなり、前記斜面を
形成する屈曲部が前記端部よりも前記アイランド部を基
準として外方にオフセットして形成されていることを特
徴とする請求項１に記載のリードフレーム。 - 【請求項３】 前記段差部は、前記固定用インナーリー
ドと隣接するインナーリードの端部よりもオフセットし
て形成されていることを特徴とする請求項１又は２に記
載のリードフレーム。 - 【請求項４】 上面に複数のボンディングパッドを有す
る半導体チップと、前記半導体チップに固定されたチッ
プ固定用インナーリードと、 前記半導体チップの周囲に達する複数のインナーリード
と、 前記ボンディングパッドと前記インナーリードを接続す
るボンディングワイヤとを備えた半導体装置であって、 前記チップ固定用インナーリードに段差部が設けられ、 前記段差部は前記インナーリードの端部よりも前記半導
体チップを基準として外方にオフセットして形成されて
いることを特徴とする半導体装置。 - 【請求項５】 前記段差部は斜面からなり、前記斜面を
形成する屈曲部が前記インナーリードの端部よりも前記
半導体チップを基準として外方にオフセットして形成さ
れていることを特徴とする請求項４に記載の半導体装
置。 - 【請求項６】 前記段差部は、前記チップ固定用インナ
ーリードと隣接するインナーリードの端部よりもオフセ
ットして形成されていることを特徴とする請求項４又は
５に記載の半導体装置。 - 【請求項７】 前記チップ固定用インナーリードの前記
半導体チップが固定される範囲にはアイランド部が形成
されていることを特徴とする請求項４〜６のいずれか１
項に記載の半導体装置。 - 【請求項８】 前記半導体チップは前記チップ固定用イ
ンナーリードと一体に形成されたアイランド部に固定さ
れ、 前記段差部より外側における前記チップ固定用インナー
リードと前記インナーリードとが同一面に形成され、 前記アイランド部は、前記段差部によって前記インナー
リードよりも低く形成されていることを特徴とする請求
項４〜７のいずれか１項に記載の半導体装置。 - 【請求項９】 アイランド部と、 前記アイランド部の周囲に達する複数のインナーリード
と、 前記アイランド部に接続された固定用インナーリードと
を備えたリードフレームであって、 少なくとも２つの前記インナーリードが前記アイランド
部から離れる方向に並んで形成されるとともに、前記ア
イランド部に近いインナーリードの少なくとも一部が、
前記アイランド部から遠いインナーリードに対して下方
向にオフセットして形成されていることを特徴とするリ
ードフレーム。 - 【請求項１０】 前記並んで形成されたインナーリード
のうち、少なくとも１つが前記アイランド部に沿って平
行に形成されていることを特徴とする請求項９に記載の
リードフレーム。 - 【請求項１１】 前記アイランド部に近いインナーリー
ドが前記アイランド部に接続されていることを特徴とす
る請求項９又は１０に記載のリードフレーム。 - 【請求項１２】 前記アイランド部から遠いインナーリ
ードが前記リードフレームと同一面に形成されているこ
とを特徴とする請求項９〜１１のいずれか１項に記載の
リードフレーム。 - 【請求項１３】 前記アイランド部が前記リードフレー
ムよりも低い面となるように前記固定用インナーリード
に段差部が設けられていることを特徴とする請求項９〜
１２のいずれか１項に記載のリードフレーム。 - 【請求項１４】 上面に複数のボンディングパッドが形
成された半導体チップと、 前記半導体チップの周囲に達する複数のインナーリード
と、 前記ボンディングパッドと前記インナーリードを接続す
るボンディングワイヤとを備えた半導体装置であって、 少なくとも２つの前記インナーリードが前記半導体チッ
プから離れる方向に並んで形成されるとともに、前記半
導体チップに近いインナーリードの少なくとも一部が、
前記半導体チップから遠いインナーリードに対して下方
向にオフセットして形成されていることを特徴とする半
導体装置。 - 【請求項１５】 前記並んで形成されたインナーリード
のうち、少なくとも１つが前記半導体チップに沿って平
行に形成されていることを特徴とする請求項１４に記載
の半導体装置。 - 【請求項１６】 前記半導体チップに近いインナーリー
ドは、前記半導体チップに固定されたチップ固定用イン
ナーリードであることを特徴とする請求項１４又は１５
に記載の半導体装置。 - 【請求項１７】 前記半導体チップを固定するためのチ
ップ固定用インナーリードを有し、 前記半導体チップは前記チップ固定用インナーリードと
一体に形成されたアイランド部に固定されていることを
特徴とする請求項１４〜１６のいずれか１項に記載の半
導体装置。 - 【請求項１８】 前記チップ固定用インナーリードに段
差部が設けられ、 前記段差部より外方の前記チップ固定用インナーリード
と前記半導体チップから遠いインナーリードとが同一平
面に形成され、 前記段差部により前記アイランド部が前記半導体チップ
から遠いインナーリードよりも低い面に形成されている
ことを特徴とする請求項１７に記載の半導体装置。 - 【請求項１９】 前記半導体チップに近いインナーリー
ドにおいては、前記ボンディングワイヤが前記オフセッ
トして形成された部分以外に接続されていることを特徴
とする請求項１４〜１８のいずれか１項に記載の半導体
装置。 - 【請求項２０】 前記並んで形成されたインナーリード
のうちの少なくとも１つが電源リードあるいは接地リー
ドのいずれかであることを特徴とする請求項１４〜１９
のいずれか１項に記載の半導体装置。 - 【請求項２１】 上面に複数のボンディングパッドが形
成された半導体チップと、 前記半導体チップの周囲に達する複数のインナーリード
と、 前記ボンディングパッドと前記インナーリードを接続す
るボンディングワイヤとを備えた半導体装置であって、 特定のインナーリードに対して接続された特定のボンデ
ィングワイヤと平面位置が重なる他のインナーリードの
少なくとも一部が、前記特定のインナーリードよりも下
方向にオフセットして形成されていることを特徴とする
半導体装置。 - 【請求項２２】 前記他のインナーリードは前記半導
体チップに固定されたチップ固定用インナーリードであ
ることを特徴とする請求項２１に記載の半導体装置。 - 【請求項２３】 前記半導体チップを固定するためのチ
ップ固定用インナーリードを有し、 前記半導体チップは前記チップ固定用インナーリードと
一体に形成されたアイランド部に固定されていることを
特徴とする請求項２１又は２２に記載の半導体装置。 - 【請求項２４】 前記他のインナーリードに接続される
前記ボンディングワイヤは、前記オフセットして形成さ
れた部分以外に接続されていることを特徴とする請求項
２１〜２３のいずれか１項に記載の半導体装置。 - 【請求項２５】 前記チップ固定用インナーリードに段
差部が設けられ、 前記段差部より外方の前記チップ固定用インナーリード
及び前記特定のインナーリードは同一平面に形成され、 前記段差部により前記アイランド部が前記特定のインナ
ーリードよりも低い面に形成されていることを特徴とす
る請求項２３に記載の半導体装置。 - 【請求項２６】 前記他のインナーリードが電源リード
あるいは接地リードのいずれかであることを特徴とする
請求項２１〜２５のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33087897A JPH10200037A (ja) | 1996-11-14 | 1997-11-14 | リードフレーム及びこれを用いた半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31690196 | 1996-11-14 | ||
| JP8-316901 | 1996-11-14 | ||
| JP33087897A JPH10200037A (ja) | 1996-11-14 | 1997-11-14 | リードフレーム及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200037A true JPH10200037A (ja) | 1998-07-31 |
Family
ID=26568847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33087897A Pending JPH10200037A (ja) | 1996-11-14 | 1997-11-14 | リードフレーム及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069764A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
-
1997
- 1997-11-14 JP JP33087897A patent/JPH10200037A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069764A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
| US9275930B2 (en) | 2010-09-24 | 2016-03-01 | Semiconductor Components Industries, Llc | Circuit device and method of manufacturing the same |
| US9722509B2 (en) | 2010-09-24 | 2017-08-01 | Semiconductor Components Industries, Llc | Hybrid circuit device |
| US9793826B2 (en) | 2010-09-24 | 2017-10-17 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
| US9998032B2 (en) | 2010-09-24 | 2018-06-12 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613295A (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| KR900007231B1 (ko) | 반도체집적회로장치 | |
| US6300685B1 (en) | Semiconductor package | |
| US6483189B1 (en) | Semiconductor device | |
| US6657293B1 (en) | Chip scale package in which layout of wiring lines is improved | |
| US20070161129A1 (en) | Semiconductor device and manufacturing process thereof | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
| JPH10200037A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| US6118173A (en) | Lead frame and a semiconductor device | |
| JP3881658B2 (ja) | 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法 | |
| US7492038B2 (en) | Semiconductor device | |
| CN112309999A (zh) | 半导体封装结构 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JP2972486B2 (ja) | 半導体装置 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| JP2000012770A (ja) | 半導体装置およびその製造方法 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20041109 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |