JPH10199135A - 時間軸変換方法および装置 - Google Patents
時間軸変換方法および装置Info
- Publication number
- JPH10199135A JPH10199135A JP8348816A JP34881696A JPH10199135A JP H10199135 A JPH10199135 A JP H10199135A JP 8348816 A JP8348816 A JP 8348816A JP 34881696 A JP34881696 A JP 34881696A JP H10199135 A JPH10199135 A JP H10199135A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- read
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 データ入力システム側の同期信号と異なる同
期信号に同期して入力されたデータを、データの欠落や
重複なく、データ入力システム側の同期信号に合わせる
ことができるように時間軸を変換する。 【解決手段】 ＳＤＤＩ時間軸変換回路３３は、ライト
制御部６２によって、入力データ６４のリファレンス信
号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対
する書き込みを制御して、入力データ６４をビデオＦＩ
ＦＯメモリ６１Ａ，６１Ｂに対して交互に書き込み、リ
ード制御部６３によって、ビデオサーバ側のリファレン
ス信号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
からの読み出しを制御して、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに書き込まれたデータを、１回限り必ず読み
出して出力する。
期信号に同期して入力されたデータを、データの欠落や
重複なく、データ入力システム側の同期信号に合わせる
ことができるように時間軸を変換する。 【解決手段】 ＳＤＤＩ時間軸変換回路３３は、ライト
制御部６２によって、入力データ６４のリファレンス信
号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対
する書き込みを制御して、入力データ６４をビデオＦＩ
ＦＯメモリ６１Ａ，６１Ｂに対して交互に書き込み、リ
ード制御部６３によって、ビデオサーバ側のリファレン
ス信号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
からの読み出しを制御して、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに書き込まれたデータを、１回限り必ず読み
出して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオサーバシス
テム等のデータ入力システム側の同期信号と異なる同期
信号に同期して入力されたデータを、データ入力システ
ム側の同期信号に合わせるように時間軸を変換する時間
軸変換方法および装置に関する。
テム等のデータ入力システム側の同期信号と異なる同期
信号に同期して入力されたデータを、データ入力システ
ム側の同期信号に合わせるように時間軸を変換する時間
軸変換方法および装置に関する。
【０００２】
【従来の技術】放送等に用いられ、複数チャネルのビデ
オ，オーディオ入出力ポートを有し、リソースであるハ
ードディスクドライブ（以下、ＨＤＤとも記す。）を各
入出力ポートに予め割り当てられているタイムスロット
の中でアクセスする方式のビデオサーバでは、ビデオサ
ーバに与えられている同期信号であるリファレンス信号
に同期してＨＤＤへのアクセスを管理することになる。
このようなビデオサーバでは、異なるリファレンス信号
に同期して転送されてきた入力信号を受けて、これを記
録しようとすると、信号処理の過程で何らかの弊害が発
生する。そこで、一般には、フレーム・シンクロナイザ
等の機器を用いて、入力信号をビデオサーバのリファレ
ンス信号に同期化するようにしている。フレーム・シン
クロナイザでは、異なるリファレンス信号に同期して転
送されてきた入力信号をメモリに書き込み、このメモリ
をビデオサーバ側のリファレンス信号に同期して読み出
すことによって同期化を行うようになっている。
オ，オーディオ入出力ポートを有し、リソースであるハ
ードディスクドライブ（以下、ＨＤＤとも記す。）を各
入出力ポートに予め割り当てられているタイムスロット
の中でアクセスする方式のビデオサーバでは、ビデオサ
ーバに与えられている同期信号であるリファレンス信号
に同期してＨＤＤへのアクセスを管理することになる。
このようなビデオサーバでは、異なるリファレンス信号
に同期して転送されてきた入力信号を受けて、これを記
録しようとすると、信号処理の過程で何らかの弊害が発
生する。そこで、一般には、フレーム・シンクロナイザ
等の機器を用いて、入力信号をビデオサーバのリファレ
ンス信号に同期化するようにしている。フレーム・シン
クロナイザでは、異なるリファレンス信号に同期して転
送されてきた入力信号をメモリに書き込み、このメモリ
をビデオサーバ側のリファレンス信号に同期して読み出
すことによって同期化を行うようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
フレーム・シンクロナイザを用いた同期化では、メモリ
への書き込みタイミングとメモリからの読み出しタイミ
ングによっては、入力信号の一部が欠けてしまったり、
一部が重複して出力されたりするため、ビデオサーバに
よって記録する素材データに不連続が発生する等の問題
点があった。
フレーム・シンクロナイザを用いた同期化では、メモリ
への書き込みタイミングとメモリからの読み出しタイミ
ングによっては、入力信号の一部が欠けてしまったり、
一部が重複して出力されたりするため、ビデオサーバに
よって記録する素材データに不連続が発生する等の問題
点があった。
【０００４】また、ビデオサーバが、更に、素材データ
の高速転送を目的とした専用のインタフェースを有する
場合にも、素材データの受信の際に、上述と同様に、入
力データのリファレンス信号とビデオサーバ側のリファ
レンス信号との非同期の問題が生じる。ただし、素材デ
ータの転送の場合には、その本来の目的からして、転送
データの欠落は許されず、仮に許したとしても、例えば
ＭＰＥＧ（Moving Picture Experts Group）規格のデー
タストリームの転送においては、転送データの欠落は、
素材データの不連続の発生に加え、ブロックノイズの発
生をまねき、運用に堪えないので、従来のフレームシン
クロナイザを用いて、リファレンス信号の非同期の問題
を回避することはできないと言える。
の高速転送を目的とした専用のインタフェースを有する
場合にも、素材データの受信の際に、上述と同様に、入
力データのリファレンス信号とビデオサーバ側のリファ
レンス信号との非同期の問題が生じる。ただし、素材デ
ータの転送の場合には、その本来の目的からして、転送
データの欠落は許されず、仮に許したとしても、例えば
ＭＰＥＧ（Moving Picture Experts Group）規格のデー
タストリームの転送においては、転送データの欠落は、
素材データの不連続の発生に加え、ブロックノイズの発
生をまねき、運用に堪えないので、従来のフレームシン
クロナイザを用いて、リファレンス信号の非同期の問題
を回避することはできないと言える。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、データ入力システム側の同期信号と
異なる同期信号に同期して入力されたデータを、データ
の欠落や重複なく、データ入力システム側の同期信号に
合わせることができるように時間軸を変換する時間軸変
換方法および装置を提供することにある。
ので、その目的は、データ入力システム側の同期信号と
異なる同期信号に同期して入力されたデータを、データ
の欠落や重複なく、データ入力システム側の同期信号に
合わせることができるように時間軸を変換する時間軸変
換方法および装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の時間軸変換方法
は、データ入力システム側の同期信号と異なる同期信号
に同期して入力されたデータを、データ入力システム側
の同期信号に合わせるように時間軸を変換する時間軸変
換方法であって、入力データを一時的に記憶するための
記憶手段に対して、入力データを書き込み、記憶手段に
書き込まれた入力データを、データ入力システム側の同
期信号に同期して、１回限り必ず読み出して出力するも
のである。
は、データ入力システム側の同期信号と異なる同期信号
に同期して入力されたデータを、データ入力システム側
の同期信号に合わせるように時間軸を変換する時間軸変
換方法であって、入力データを一時的に記憶するための
記憶手段に対して、入力データを書き込み、記憶手段に
書き込まれた入力データを、データ入力システム側の同
期信号に同期して、１回限り必ず読み出して出力するも
のである。
【０００７】本発明の時間軸変換装置は、データ入力シ
ステム側の同期信号と異なる同期信号に同期して入力さ
れたデータを、データ入力システム側の同期信号に合わ
せるように時間軸を変換する時間軸変換装置であって、
入力データを一時的に記憶するための記憶手段と、この
記憶手段に対して入力データを書き込む書き込み制御手
段と、記憶手段に書き込まれた入力データを、データ入
力システム側の同期信号に同期して、１回限り必ず読み
出して出力する読み出し制御手段とを備えたものであ
る。
ステム側の同期信号と異なる同期信号に同期して入力さ
れたデータを、データ入力システム側の同期信号に合わ
せるように時間軸を変換する時間軸変換装置であって、
入力データを一時的に記憶するための記憶手段と、この
記憶手段に対して入力データを書き込む書き込み制御手
段と、記憶手段に書き込まれた入力データを、データ入
力システム側の同期信号に同期して、１回限り必ず読み
出して出力する読み出し制御手段とを備えたものであ
る。
【０００８】本発明の時間軸変換方法または本発明の時
間軸変換装置では、入力データは、記憶手段に対して書
き込まれて一時的に記憶され、データ入力システム側の
同期信号に同期して、１回限り必ず読み出されて出力さ
れる。
間軸変換装置では、入力データは、記憶手段に対して書
き込まれて一時的に記憶され、データ入力システム側の
同期信号に同期して、１回限り必ず読み出されて出力さ
れる。
【０００９】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して詳細に説明する。図１は本発明の一
実施の形態に係る時間軸変換方法および装置が適用され
るビデオサーバの全体の構成を示すブロック図である。
このビデオサーバは、複数チャネルのビデオ，オーディ
オデータの入出力を行う入出力処理部とビデオ，オーデ
ィオデータの高速転送用の入出力を行う転送処理部とを
有し、各入出力処理部および転送処理部が、それぞれに
割り当てられたタイムスロットの中で、リソースである
ＨＤＤ（ハードディスクドライブ）をアクセスする方式
を用いたものである。
いて図面を参照して詳細に説明する。図１は本発明の一
実施の形態に係る時間軸変換方法および装置が適用され
るビデオサーバの全体の構成を示すブロック図である。
このビデオサーバは、複数チャネルのビデオ，オーディ
オデータの入出力を行う入出力処理部とビデオ，オーデ
ィオデータの高速転送用の入出力を行う転送処理部とを
有し、各入出力処理部および転送処理部が、それぞれに
割り当てられたタイムスロットの中で、リソースである
ＨＤＤ（ハードディスクドライブ）をアクセスする方式
を用いたものである。
【００１０】このビデオサーバは、冗長性の確保、記録
再生時の転送レートの高速化および大容量化を可能とし
たＲＡＩＤ（Redundant Array of Inexpensive Disks）
構成の３つのＲＡＩＤユニット１１Ａ〜１１Ｃと、他の
機器（他のビデオサーバを含む。）との間で素材データ
の転送を行うための転送処理部２２と、ベースバンドの
ビデオ信号等を入出力するための複数の入出力処理部２
３と、ＲＡＩＤユニット１１Ａ〜１１Ｃ，転送処理部２
２および入出力処理部２３を互いに接続するためのバス
２４とを備えている。
再生時の転送レートの高速化および大容量化を可能とし
たＲＡＩＤ（Redundant Array of Inexpensive Disks）
構成の３つのＲＡＩＤユニット１１Ａ〜１１Ｃと、他の
機器（他のビデオサーバを含む。）との間で素材データ
の転送を行うための転送処理部２２と、ベースバンドの
ビデオ信号等を入出力するための複数の入出力処理部２
３と、ＲＡＩＤユニット１１Ａ〜１１Ｃ，転送処理部２
２および入出力処理部２３を互いに接続するためのバス
２４とを備えている。
【００１１】ＲＡＩＤユニット１１Ａ〜１１Ｃは、それ
ぞれ、複数のＨＤＤと、これらのＨＤＤを制御するコン
トローラとを有している。各ＨＤＤでは、圧縮されたビ
デオ・オーディオデータがディスクに記録されるように
なっている。ＲＡＩＤユニット１１Ａ〜１１Ｃは、入力
データの記録時には、入力されたデータを所定の単位で
分割（ストライピング）して複数のＨＤＤによって記録
すると共に、記録するデータのパリティデータを計算
し、このパリティデータをパリティデータ用のＨＤＤに
よって記録するようになっている。ＲＡＩＤユニット１
１Ａ〜１１Ｃは、入力データの再生時には、複数のＨＤ
Ｄによって記録されたデータを単一化すると共に、パリ
ティデータ用のＨＤＤによって記録されたパリティデー
タに基づいてエラー検出およびエラー訂正を行うように
なっている。
ぞれ、複数のＨＤＤと、これらのＨＤＤを制御するコン
トローラとを有している。各ＨＤＤでは、圧縮されたビ
デオ・オーディオデータがディスクに記録されるように
なっている。ＲＡＩＤユニット１１Ａ〜１１Ｃは、入力
データの記録時には、入力されたデータを所定の単位で
分割（ストライピング）して複数のＨＤＤによって記録
すると共に、記録するデータのパリティデータを計算
し、このパリティデータをパリティデータ用のＨＤＤに
よって記録するようになっている。ＲＡＩＤユニット１
１Ａ〜１１Ｃは、入力データの再生時には、複数のＨＤ
Ｄによって記録されたデータを単一化すると共に、パリ
ティデータ用のＨＤＤによって記録されたパリティデー
タに基づいてエラー検出およびエラー訂正を行うように
なっている。
【００１２】転送処理部２２は、高速転送されるデータ
が入出力される転送入出力ポート３１を備えている。こ
の転送入出力ポート３１は、ディジタルのビデオ・オー
ディオ信号の通信用のフォーマットであるＳＤＩ（シリ
アルディジタルインタフェース）フォーマットを圧縮デ
ータも転送できるように拡張したフォーマットであるＳ
ＤＤＩ（シリアルディジタルデータインタフェース）フ
ォーマット用の入出力端子を有し、圧縮されたビデオ・
オーディオ信号をＳＤＤＩのフォーマットに従って入出
力するようになっている。
が入出力される転送入出力ポート３１を備えている。こ
の転送入出力ポート３１は、ディジタルのビデオ・オー
ディオ信号の通信用のフォーマットであるＳＤＩ（シリ
アルディジタルインタフェース）フォーマットを圧縮デ
ータも転送できるように拡張したフォーマットであるＳ
ＤＤＩ（シリアルディジタルデータインタフェース）フ
ォーマット用の入出力端子を有し、圧縮されたビデオ・
オーディオ信号をＳＤＤＩのフォーマットに従って入出
力するようになっている。
【００１３】転送処理部２２は、更に、転送入出力ポー
ト３１より入力された信号のデコード、具体的には開始
同期符号ＳＡＶ，終了同期符号ＥＡＶ，データタイプの
抽出等を行うＳＤＤＩデコーダ３２と、このＳＤＤＩデ
コーダ３２の出力データを入力し、ビデオサーバ側のリ
ファレンス信号（同期信号）に合わせるように時間軸を
変換する本実施の形態に係る時間軸変換装置としてのＳ
ＤＤＩ時間軸変換回路（以下、ＳＤＤＩ ＴＢＣと記
す。）３３と、このＳＤＤＩ ＴＢＣ３３の出力データ
に対して、記録に適したフォーマッティングを行う受信
データ処理部３４と、この受信データ処理部３４の出力
データを入力すると共に、バス２４を介してＲＡＩＤユ
ニット１１Ａ〜１１Ｃとの間でデータをやり取りするＲ
ＡＩＤインタフェースバッファメモリ３５と、ＲＡＩＤ
ユニット１１Ａ〜１１Ｃより再生されてＲＡＩＤインタ
フェースバッファメモリ３５より出力される再生データ
に対して送信に適したフォーマッティングを行う送信デ
ータ処理部３６と、この送信データ処理部３６の出力デ
ータに対する開始同期符号ＳＡＶ，終了同期符号ＥＡ
Ｖ，データタイプの付加等を行って、転送入出力ポート
３１に送るＳＤＤＩエンコーダ３７とを備えている。
ト３１より入力された信号のデコード、具体的には開始
同期符号ＳＡＶ，終了同期符号ＥＡＶ，データタイプの
抽出等を行うＳＤＤＩデコーダ３２と、このＳＤＤＩデ
コーダ３２の出力データを入力し、ビデオサーバ側のリ
ファレンス信号（同期信号）に合わせるように時間軸を
変換する本実施の形態に係る時間軸変換装置としてのＳ
ＤＤＩ時間軸変換回路（以下、ＳＤＤＩ ＴＢＣと記
す。）３３と、このＳＤＤＩ ＴＢＣ３３の出力データ
に対して、記録に適したフォーマッティングを行う受信
データ処理部３４と、この受信データ処理部３４の出力
データを入力すると共に、バス２４を介してＲＡＩＤユ
ニット１１Ａ〜１１Ｃとの間でデータをやり取りするＲ
ＡＩＤインタフェースバッファメモリ３５と、ＲＡＩＤ
ユニット１１Ａ〜１１Ｃより再生されてＲＡＩＤインタ
フェースバッファメモリ３５より出力される再生データ
に対して送信に適したフォーマッティングを行う送信デ
ータ処理部３６と、この送信データ処理部３６の出力デ
ータに対する開始同期符号ＳＡＶ，終了同期符号ＥＡ
Ｖ，データタイプの付加等を行って、転送入出力ポート
３１に送るＳＤＤＩエンコーダ３７とを備えている。
【００１４】入出力処理部２３は、ＳＤＩフォーマット
のコンポーネントディジタルビデオ信号用の入出力端子
を有する入出力ポート４１と、この入出力ポート４１よ
り入力された信号のデコード、具体的には開始同期符号
ＳＡＶ，終了同期符号ＥＡＶの抽出等を行うＳＤＩデコ
ーダ４２と、このＳＤＩデコーダ４２の出力データに対
して、圧縮処理や記録に適したフォーマッティング等の
信号処理を行う信号処理部４３と、この信号処理部４３
からのデータを入力すると共に、バス２４を介してＲＡ
ＩＤユニット１１Ａ〜１１Ｃとの間でデータをやり取り
するＲＡＩＤインタフェースバッファメモリ４４と、Ｒ
ＡＩＤユニット１１Ａ〜１１Ｃより再生されてＲＡＩＤ
インタフェースバッファメモリ４４より出力される再生
データに対して、伸張処理等の信号処理を行う信号処理
部４５と、この信号処理部４５の出力データに対する開
始同期符号ＳＡＶ，終了同期符号ＥＡＶの付加等を行っ
て、入出力ポート４１に送るＳＤＩエンコーダ４６とを
備えている。
のコンポーネントディジタルビデオ信号用の入出力端子
を有する入出力ポート４１と、この入出力ポート４１よ
り入力された信号のデコード、具体的には開始同期符号
ＳＡＶ，終了同期符号ＥＡＶの抽出等を行うＳＤＩデコ
ーダ４２と、このＳＤＩデコーダ４２の出力データに対
して、圧縮処理や記録に適したフォーマッティング等の
信号処理を行う信号処理部４３と、この信号処理部４３
からのデータを入力すると共に、バス２４を介してＲＡ
ＩＤユニット１１Ａ〜１１Ｃとの間でデータをやり取り
するＲＡＩＤインタフェースバッファメモリ４４と、Ｒ
ＡＩＤユニット１１Ａ〜１１Ｃより再生されてＲＡＩＤ
インタフェースバッファメモリ４４より出力される再生
データに対して、伸張処理等の信号処理を行う信号処理
部４５と、この信号処理部４５の出力データに対する開
始同期符号ＳＡＶ，終了同期符号ＥＡＶの付加等を行っ
て、入出力ポート４１に送るＳＤＩエンコーダ４６とを
備えている。
【００１５】図２は、図１におけるＲＡＩＤインタフェ
ースバッファメモリ３５の構成を示すブロック図であ
る。このＲＡＩＤインタフェースバッファメモリ３５
は、３バンク構成（バンク−Ａ〜バンク−Ｃ）のＳＤＲ
ＡＭ（シンクロナス・ダイナミック・ランダム・アクセ
ス・メモリ）５１Ａ〜５１Ｃと、これらＳＤＲＡＭ５１
Ａ〜５１Ｃの読み出し（リード）および書き込み（ライ
ト）を制御するＳＤＲＡＭリード／ライト制御部５２と
を有している。ＳＤＲＡＭ５１Ａ〜５１Ｃは、それぞれ
図１におけるＲＡＩＤユニット１１Ａ〜１１Ｃに対応し
ている。
ースバッファメモリ３５の構成を示すブロック図であ
る。このＲＡＩＤインタフェースバッファメモリ３５
は、３バンク構成（バンク−Ａ〜バンク−Ｃ）のＳＤＲ
ＡＭ（シンクロナス・ダイナミック・ランダム・アクセ
ス・メモリ）５１Ａ〜５１Ｃと、これらＳＤＲＡＭ５１
Ａ〜５１Ｃの読み出し（リード）および書き込み（ライ
ト）を制御するＳＤＲＡＭリード／ライト制御部５２と
を有している。ＳＤＲＡＭ５１Ａ〜５１Ｃは、それぞれ
図１におけるＲＡＩＤユニット１１Ａ〜１１Ｃに対応し
ている。
【００１６】このＲＡＩＤインタフェースバッファメモ
リ３５では、受信データ処理部３４の出力データをＲＡ
ＩＤユニット１１Ａ〜１１Ｃに記録する際には、ＳＤＲ
ＡＭリード／ライト制御部５２によってＳＤＲＡＭ５１
Ａ〜５１Ｃが制御され、受信データ処理部３４の出力デ
ータ５３がＳＤＲＡＭ５１Ａ〜５１Ｃに分割して書き込
まれ、ＳＤＲＡＭ５１Ａ〜５１Ｃより読み出されたデー
タ５４がＲＡＩＤユニット１１Ａ〜１１Ｃに送られる。
一方、ＲＡＩＤユニット１１Ａ〜１１Ｃより再生された
再生データを送信データ処理部３６に送る際には、ＳＤ
ＲＡＭリード／ライト制御部５２によってＳＤＲＡＭ５
１Ａ〜５１Ｃが制御され、ＲＡＩＤユニット１１Ａ〜１
１Ｃの出力データ５５がＳＤＲＡＭ５１Ａ〜５１Ｃに書
き込まれ、ＳＤＲＡＭ５１Ａ〜５１Ｃより読み出された
データ５６が送信データ処理部３６に送られる。なお、
図１におけるＲＡＩＤインタフェースバッファメモリ４
４の構成および作用も同様である。
リ３５では、受信データ処理部３４の出力データをＲＡ
ＩＤユニット１１Ａ〜１１Ｃに記録する際には、ＳＤＲ
ＡＭリード／ライト制御部５２によってＳＤＲＡＭ５１
Ａ〜５１Ｃが制御され、受信データ処理部３４の出力デ
ータ５３がＳＤＲＡＭ５１Ａ〜５１Ｃに分割して書き込
まれ、ＳＤＲＡＭ５１Ａ〜５１Ｃより読み出されたデー
タ５４がＲＡＩＤユニット１１Ａ〜１１Ｃに送られる。
一方、ＲＡＩＤユニット１１Ａ〜１１Ｃより再生された
再生データを送信データ処理部３６に送る際には、ＳＤ
ＲＡＭリード／ライト制御部５２によってＳＤＲＡＭ５
１Ａ〜５１Ｃが制御され、ＲＡＩＤユニット１１Ａ〜１
１Ｃの出力データ５５がＳＤＲＡＭ５１Ａ〜５１Ｃに書
き込まれ、ＳＤＲＡＭ５１Ａ〜５１Ｃより読み出された
データ５６が送信データ処理部３６に送られる。なお、
図１におけるＲＡＩＤインタフェースバッファメモリ４
４の構成および作用も同様である。
【００１７】図３は、図１におけるＳＤＤＩ ＴＢＣ３
３の構成を示すブロック図である。このＳＤＤＩ ＴＢ
Ｃ３３は、２バンク構成（バンク−Ａ，バンク−Ｂ）の
ビデオＦＩＦＯ（先入れ先出し）メモリ６１Ａ，６１Ｂ
と、これらビデオＦＩＦＯメモリ６１Ａ，６１Ｂの書き
込みを制御するライト制御部６２と、ビデオＦＩＦＯメ
モリ６１Ａ，６１Ｂの読み出しを制御するリード制御部
６３とを備えている。ビデオＦＩＦＯメモリ６１Ａ，６
１Ｂは、共にＳＤＤＩデコーダ３２の出力データを入力
データ６４として入力すると共に、出力データ６５を受
信データ処理部３４に出力するようになっている。ま
た、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂは、それぞれ
所定の周期で行われる書き込みおよび読み出しの１回分
以上のデータを記憶可能であり、ビデオＦＩＦＯメモリ
６１Ａ，６１Ｂを合わせると書き込みおよび読み出しの
２回分以上のデータを記憶可能となっている。ライト制
御部６２は、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対
してライト制御信号６６を与えて、入力データ６４のリ
ファレンス信号に同期して、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに対する書き込みを制御するようになってい
る。一方、リード制御部６３は、ビデオＦＩＦＯメモリ
６１Ａ，６１Ｂに対して、後述するリードイネーブル信
号を含むリード制御信号６７を与えて、図１に示したビ
デオサーバを含むシステムにおけるリファレンス信号に
同期して、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂからの
読み出しを制御するようになっている。また、ライト制
御部６２は、所定の１周期分のデータの書き込みが完了
した時点で、書き込み完了パルスＷＲ- ＣＯＭＰＬをリ
ード制御部６３に送るようになっている。なお、システ
ムにおけるリファレンス信号は、図示しないリファレン
ス信号発生器によって、図１に示したビデオサーバを含
むシステムの各部に対して共通に与えられるものであ
る。
３の構成を示すブロック図である。このＳＤＤＩ ＴＢ
Ｃ３３は、２バンク構成（バンク−Ａ，バンク−Ｂ）の
ビデオＦＩＦＯ（先入れ先出し）メモリ６１Ａ，６１Ｂ
と、これらビデオＦＩＦＯメモリ６１Ａ，６１Ｂの書き
込みを制御するライト制御部６２と、ビデオＦＩＦＯメ
モリ６１Ａ，６１Ｂの読み出しを制御するリード制御部
６３とを備えている。ビデオＦＩＦＯメモリ６１Ａ，６
１Ｂは、共にＳＤＤＩデコーダ３２の出力データを入力
データ６４として入力すると共に、出力データ６５を受
信データ処理部３４に出力するようになっている。ま
た、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂは、それぞれ
所定の周期で行われる書き込みおよび読み出しの１回分
以上のデータを記憶可能であり、ビデオＦＩＦＯメモリ
６１Ａ，６１Ｂを合わせると書き込みおよび読み出しの
２回分以上のデータを記憶可能となっている。ライト制
御部６２は、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対
してライト制御信号６６を与えて、入力データ６４のリ
ファレンス信号に同期して、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに対する書き込みを制御するようになってい
る。一方、リード制御部６３は、ビデオＦＩＦＯメモリ
６１Ａ，６１Ｂに対して、後述するリードイネーブル信
号を含むリード制御信号６７を与えて、図１に示したビ
デオサーバを含むシステムにおけるリファレンス信号に
同期して、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂからの
読み出しを制御するようになっている。また、ライト制
御部６２は、所定の１周期分のデータの書き込みが完了
した時点で、書き込み完了パルスＷＲ- ＣＯＭＰＬをリ
ード制御部６３に送るようになっている。なお、システ
ムにおけるリファレンス信号は、図示しないリファレン
ス信号発生器によって、図１に示したビデオサーバを含
むシステムの各部に対して共通に与えられるものであ
る。
【００１８】図４は、図３におけるリード制御部６３に
おけるリードイネーブル信号発生部の構成を示すブロッ
ク図である。このリードイネーブル信号発生部は、書き
込み完了パルスＷＲ- ＣＯＭＰＬを入力する入力端子７
１と、フィールドの先頭で発生されるＬ（ロー）レベル
のパルスであるフィールドパルスＦＬＤ- ＴＯＰＮを入
力する入力端子７２と、転送処理部２２に対するデータ
転送開始時に発生されるＬレベルのパルスであるクリア
パルスＳＴＡＲＴ- ＣＬＲＮを入力する入力端子７３
と、クロックＣＫを入力する入力端子７４と、リードイ
ネーブル信号ＲＤ- ＯＮを出力する出力端子７５とを備
えている。なお、本実施の形態では、１回の書き込みま
たは読み出しでは、１ＧＯＰ（グループ・オブ・ピクチ
ャ）分のデータの書き込みまたは読み出しを行うように
なっている。書き込み完了パルスＷＲ- ＣＯＭＰＬは、
１ＧＯＰのデータの書き込み完了時に、１クロック幅の
Ｈ（ハイ）レベルのパルスとして出力されるようになっ
ている。
おけるリードイネーブル信号発生部の構成を示すブロッ
ク図である。このリードイネーブル信号発生部は、書き
込み完了パルスＷＲ- ＣＯＭＰＬを入力する入力端子７
１と、フィールドの先頭で発生されるＬ（ロー）レベル
のパルスであるフィールドパルスＦＬＤ- ＴＯＰＮを入
力する入力端子７２と、転送処理部２２に対するデータ
転送開始時に発生されるＬレベルのパルスであるクリア
パルスＳＴＡＲＴ- ＣＬＲＮを入力する入力端子７３
と、クロックＣＫを入力する入力端子７４と、リードイ
ネーブル信号ＲＤ- ＯＮを出力する出力端子７５とを備
えている。なお、本実施の形態では、１回の書き込みま
たは読み出しでは、１ＧＯＰ（グループ・オブ・ピクチ
ャ）分のデータの書き込みまたは読み出しを行うように
なっている。書き込み完了パルスＷＲ- ＣＯＭＰＬは、
１ＧＯＰのデータの書き込み完了時に、１クロック幅の
Ｈ（ハイ）レベルのパルスとして出力されるようになっ
ている。
【００１９】リードイネーブル信号発生部は、更に、所
定の読み出し周期内で発生した書き込み完了回数すなわ
ち書き込み完了パルスＷＲ- ＣＯＭＰＬの数をカウント
するための２ビットのカウンタ７６と負論理のオア（Ｏ
Ｒ）ゲート７７とを備えている。カウンタ７６は、クロ
ックＣＫを入力するクロック入力端と、入力端子７１か
らの書き込み完了パルスＷＲ- ＣＯＭＰＬをイネーブル
信号ＥＮＰとして入力するイネーブル入力端と、クリア
信号ＣＬＲＮを入力するクリア入力端と、カウント値信
号ＣＮＴ〔１..０〕を出力する出力端とを有している。
負論理のオアゲート７７の２つの入力端は、それぞれ入
力端子７２，７３に接続されている。負論理のオアゲー
ト７７の出力端はカウンタ７６のクリア入力端に接続さ
れている。
定の読み出し周期内で発生した書き込み完了回数すなわ
ち書き込み完了パルスＷＲ- ＣＯＭＰＬの数をカウント
するための２ビットのカウンタ７６と負論理のオア（Ｏ
Ｒ）ゲート７７とを備えている。カウンタ７６は、クロ
ックＣＫを入力するクロック入力端と、入力端子７１か
らの書き込み完了パルスＷＲ- ＣＯＭＰＬをイネーブル
信号ＥＮＰとして入力するイネーブル入力端と、クリア
信号ＣＬＲＮを入力するクリア入力端と、カウント値信
号ＣＮＴ〔１..０〕を出力する出力端とを有している。
負論理のオアゲート７７の２つの入力端は、それぞれ入
力端子７２，７３に接続されている。負論理のオアゲー
ト７７の出力端はカウンタ７６のクリア入力端に接続さ
れている。
【００２０】リードイネーブル信号発生部は、更に、カ
ウンタ７６のカウント値をデコードするデコーダ７８を
備えている。このデコーダ７８は、カウンタ７６より出
力されるカウント値信号ＣＮＴ〔１..０〕を入力し、デ
コードして、デコード信号ＣＮＴ- ０，ＣＮＴ- １，Ｃ
ＮＴ- ２を出力するようになっている。ここでは、カウ
ント値が“０”のときはＣＮＴ- ０のみＬレベル、カウ
ント値が“１”のときはＣＮＴ- １のみＬレベル、カウ
ント値が“２”のときはＣＮＴ- ２のみＬレベルとす
る。
ウンタ７６のカウント値をデコードするデコーダ７８を
備えている。このデコーダ７８は、カウンタ７６より出
力されるカウント値信号ＣＮＴ〔１..０〕を入力し、デ
コードして、デコード信号ＣＮＴ- ０，ＣＮＴ- １，Ｃ
ＮＴ- ２を出力するようになっている。ここでは、カウ
ント値が“０”のときはＣＮＴ- ０のみＬレベル、カウ
ント値が“１”のときはＣＮＴ- １のみＬレベル、カウ
ント値が“２”のときはＣＮＴ- ２のみＬレベルとす
る。
【００２１】リードイネーブル信号発生部は、更に、デ
コーダ７８より出力されるデコード信号をラッチするレ
ジスタ７９を備えている。このレジスタ７９は、デコー
ダ７８からのデコード信号ＣＮＴ- ０，ＣＮＴ- １，Ｃ
ＮＴ- ２をそれぞれ入力信号Ｏ０，Ｏ１，Ｏ２として入
力する入力端と、入力端子７２からのフィールドパルス
ＦＬＤ- ＴＯＰＮをイネーブル信号ＬＥＮＮとして入力
するイネーブル入力端と、クロックＣＫを入力するクロ
ック入力端と、出力信号Ｑ０，Ｑ１，Ｑ２を出力する出
力端とを有している。このレジスタ７９は、イネーブル
信号ＬＥＮＮすなわちフィールドパルスＦＬＤ- ＴＯＰ
ＮがＬレベルのときに、クロックＣＫに同期して入力信
号をラッチして出力するようになっている。
コーダ７８より出力されるデコード信号をラッチするレ
ジスタ７９を備えている。このレジスタ７９は、デコー
ダ７８からのデコード信号ＣＮＴ- ０，ＣＮＴ- １，Ｃ
ＮＴ- ２をそれぞれ入力信号Ｏ０，Ｏ１，Ｏ２として入
力する入力端と、入力端子７２からのフィールドパルス
ＦＬＤ- ＴＯＰＮをイネーブル信号ＬＥＮＮとして入力
するイネーブル入力端と、クロックＣＫを入力するクロ
ック入力端と、出力信号Ｑ０，Ｑ１，Ｑ２を出力する出
力端とを有している。このレジスタ７９は、イネーブル
信号ＬＥＮＮすなわちフィールドパルスＦＬＤ- ＴＯＰ
ＮがＬレベルのときに、クロックＣＫに同期して入力信
号をラッチして出力するようになっている。
【００２２】リードイネーブル信号発生部は、更に、イ
ンバータ８０と、２つのナンド（ＮＡＮＤ）ゲート８
１，８２と、負論理のオアゲート８３と、フリップフロ
ップ（以下、ＦＦと記す。）８４と、アンド（ＡＮＤ）
ゲート８５と、３入力のオアゲート８６とを備えてい
る。インバータ８０の入力端は入力端子７２に接続さ
れ、出力端はナンドゲート８１の一方の入力端とナンド
ゲート８２の一方の入力端とに接続されている。ナンド
ゲート８１の他方の入力端は、レジスタ７９の信号Ｑ２
の出力端に接続されている。ナンドゲート８２の他方の
入力端は、アンドゲート８５の出力端に接続されてい
る。負論理のオアゲート８３の一方の入力端はナンドゲ
ート８２の出力端に接続され、他方の入力端は入力端子
７３に接続されている。
ンバータ８０と、２つのナンド（ＮＡＮＤ）ゲート８
１，８２と、負論理のオアゲート８３と、フリップフロ
ップ（以下、ＦＦと記す。）８４と、アンド（ＡＮＤ）
ゲート８５と、３入力のオアゲート８６とを備えてい
る。インバータ８０の入力端は入力端子７２に接続さ
れ、出力端はナンドゲート８１の一方の入力端とナンド
ゲート８２の一方の入力端とに接続されている。ナンド
ゲート８１の他方の入力端は、レジスタ７９の信号Ｑ２
の出力端に接続されている。ナンドゲート８２の他方の
入力端は、アンドゲート８５の出力端に接続されてい
る。負論理のオアゲート８３の一方の入力端はナンドゲ
ート８２の出力端に接続され、他方の入力端は入力端子
７３に接続されている。
【００２３】ＦＦ８４は、ナンドゲート８１の出力信号
をセット信号ＳＥＴＮとして入力するセット入力端と、
負論理のオアゲート８３の出力信号をリセット信号ＲＳ
ＴＮとして入力するリセット入力端と、クロックＣＫを
入力するクロック入力端と、出力信号Ｑを出力する出力
端とを有している。ＦＦ８４は、セット信号ＳＥＴＮ＝
Ｌ、リセット信号ＲＳＴＮ＝Ｈのときに出力信号Ｑ＝Ｈ
となり、セット信号ＳＥＴＮ＝Ｈ、リセット信号ＲＳＴ
Ｎ＝Ｌのときに出力信号Ｑ＝Ｌとなり、他のときは出力
信号Ｑが変化しないようになっている。ＦＦ８４の出力
端はアンドゲート８５の一方の入力端に接続されてい
る。アンドゲート８５の他方の入力端はレジスタ７９の
出力信号Ｑ０の出力端に接続されている。アンドゲート
８５の出力端はオアゲート８６の第１の入力端とナンド
ゲート８２の他方の入力端とに接続されている。オアゲ
ート８６の第２の入力端と第３の入力端は、それぞれレ
ジスタ７９の出力信号Ｑ１，Ｑ２の出力端に接続されて
いる。オアゲート８６の出力端は出力端子７５に接続さ
れている。
をセット信号ＳＥＴＮとして入力するセット入力端と、
負論理のオアゲート８３の出力信号をリセット信号ＲＳ
ＴＮとして入力するリセット入力端と、クロックＣＫを
入力するクロック入力端と、出力信号Ｑを出力する出力
端とを有している。ＦＦ８４は、セット信号ＳＥＴＮ＝
Ｌ、リセット信号ＲＳＴＮ＝Ｈのときに出力信号Ｑ＝Ｈ
となり、セット信号ＳＥＴＮ＝Ｈ、リセット信号ＲＳＴ
Ｎ＝Ｌのときに出力信号Ｑ＝Ｌとなり、他のときは出力
信号Ｑが変化しないようになっている。ＦＦ８４の出力
端はアンドゲート８５の一方の入力端に接続されてい
る。アンドゲート８５の他方の入力端はレジスタ７９の
出力信号Ｑ０の出力端に接続されている。アンドゲート
８５の出力端はオアゲート８６の第１の入力端とナンド
ゲート８２の他方の入力端とに接続されている。オアゲ
ート８６の第２の入力端と第３の入力端は、それぞれレ
ジスタ７９の出力信号Ｑ１，Ｑ２の出力端に接続されて
いる。オアゲート８６の出力端は出力端子７５に接続さ
れている。
【００２４】次に、本実施の形態に係るＳＤＤＩ ＴＢ
Ｃ３３を含むビデオサーバにおける記録時の動作につい
て説明する。なお、オーディオデータについては、ビデ
オデータと同様の時間軸において処理されるので、以下
では、ビデオデータについてのみ説明を進める。また、
以下では、ＧＯＰ長が２フレームのＭＰＥＧ２規格の
４：２：２プロファイルで画像圧縮されたデータを転送
する場合の例で説明する。転送処理部２２の信号処理
は、１ビデオフィールド毎に行っており、１ビデオフィ
ールド毎で、１ＧＯＰ（＝２フレーム＝４フィールド）
のデータを扱うことができる。従って、この例では、転
送レートの上限は４倍速となる。
Ｃ３３を含むビデオサーバにおける記録時の動作につい
て説明する。なお、オーディオデータについては、ビデ
オデータと同様の時間軸において処理されるので、以下
では、ビデオデータについてのみ説明を進める。また、
以下では、ＧＯＰ長が２フレームのＭＰＥＧ２規格の
４：２：２プロファイルで画像圧縮されたデータを転送
する場合の例で説明する。転送処理部２２の信号処理
は、１ビデオフィールド毎に行っており、１ビデオフィ
ールド毎で、１ＧＯＰ（＝２フレーム＝４フィールド）
のデータを扱うことができる。従って、この例では、転
送レートの上限は４倍速となる。
【００２５】記録時において、転送処理部２２の転送入
出力ポート３１には、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して圧縮データが
転送されてくる。この圧縮データは、ＳＤＤＩデコーダ
３２によってデコードされ、ＳＤＤＩ ＴＢＣ３３によ
って、ビデオサーバ側のリファレンス信号に合わせるよ
うに時間軸が変換され、受信データ処理部３４によっ
て、記録に適したフォーマッティングが行われ、ＲＡＩ
Ｄインタフェースバッファメモリ３５およびバス２４を
介してＲＡＩＤユニット１１Ａ〜１１Ｃに記録される。
出力ポート３１には、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して圧縮データが
転送されてくる。この圧縮データは、ＳＤＤＩデコーダ
３２によってデコードされ、ＳＤＤＩ ＴＢＣ３３によ
って、ビデオサーバ側のリファレンス信号に合わせるよ
うに時間軸が変換され、受信データ処理部３４によっ
て、記録に適したフォーマッティングが行われ、ＲＡＩ
Ｄインタフェースバッファメモリ３５およびバス２４を
介してＲＡＩＤユニット１１Ａ〜１１Ｃに記録される。
【００２６】ＳＤＤＩ ＴＢＣ３３では、ライト制御部
６２によって、入力データ６４のリファレンス信号に同
期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対する書
き込みが制御されて、入力データ６４がビデオＦＩＦＯ
メモリ６１Ａ，６１Ｂに対して交互に書き込まれ、リー
ド制御部６３によって、ビデオサーバ側のリファレンス
信号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂか
らの読み出しが制御されて、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂより交互にデータが読み出される。この読み
出しの際、ＳＤＤＩ ＴＢＣ３３では、ビデオＦＩＦＯ
メモリ６１Ａ，６１Ｂに書き込まれたデータを、１回限
り必ず読み出して出力するようになっている。
６２によって、入力データ６４のリファレンス信号に同
期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対する書
き込みが制御されて、入力データ６４がビデオＦＩＦＯ
メモリ６１Ａ，６１Ｂに対して交互に書き込まれ、リー
ド制御部６３によって、ビデオサーバ側のリファレンス
信号に同期してビデオＦＩＦＯメモリ６１Ａ，６１Ｂか
らの読み出しが制御されて、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂより交互にデータが読み出される。この読み
出しの際、ＳＤＤＩ ＴＢＣ３３では、ビデオＦＩＦＯ
メモリ６１Ａ，６１Ｂに書き込まれたデータを、１回限
り必ず読み出して出力するようになっている。
【００２７】ここで、図４および図５を参照して、リー
ド制御部６３におけるリードイネーブル信号発生部の動
作について説明する。図４に示したリードイネーブル信
号発生部において、カウンタ７６は、図５（ａ）に示し
たクリアパルスＳＴＡＲＴ-ＣＬＲＮまたは図５（ｂ）
に示したフィールドパルスＦＬＤ- ＴＯＰＮによってク
リアされ、１ビデオフィールド内で発生した、図５
（ｃ）に示した書き込み完了パルスＷＲ- ＣＯＭＰＬの
数をカウントする。このカウンタ７６の出力であるカウ
ント値信号ＣＮＴ〔１..０〕の内容を、図５（ｅ）に示
す。カウント値信号ＣＮＴ〔１..０〕は、デコーダ７８
によってデコードされて、デコード信号ＣＮＴ- ０，Ｃ
ＮＴ- １，ＣＮＴ- ２に変換され、レジスタ７９によっ
て、フィールドパルスＦＬＤ- ＴＯＰＮに従ってラッチ
される。このレジスタ７９の出力信号Ｑ０，Ｑ１，Ｑ２
を図５（ｆ）〜（ｈ）に示す。信号Ｑ１，Ｑ２はオアゲ
ート８６に入力されているので、フィールドの先頭で、
書き込み完了パルスＷＲ- ＣＯＭＰＬのカウント値が１
または２の場合には、図５（ｄ）に示したように、リー
ドイネーブル信号ＲＤ- ＯＮがＨレベルとなり、ビデオ
ＦＩＦＯメモリ６１Ａ，６１Ｂの読み出しが行われる。
ド制御部６３におけるリードイネーブル信号発生部の動
作について説明する。図４に示したリードイネーブル信
号発生部において、カウンタ７６は、図５（ａ）に示し
たクリアパルスＳＴＡＲＴ-ＣＬＲＮまたは図５（ｂ）
に示したフィールドパルスＦＬＤ- ＴＯＰＮによってク
リアされ、１ビデオフィールド内で発生した、図５
（ｃ）に示した書き込み完了パルスＷＲ- ＣＯＭＰＬの
数をカウントする。このカウンタ７６の出力であるカウ
ント値信号ＣＮＴ〔１..０〕の内容を、図５（ｅ）に示
す。カウント値信号ＣＮＴ〔１..０〕は、デコーダ７８
によってデコードされて、デコード信号ＣＮＴ- ０，Ｃ
ＮＴ- １，ＣＮＴ- ２に変換され、レジスタ７９によっ
て、フィールドパルスＦＬＤ- ＴＯＰＮに従ってラッチ
される。このレジスタ７９の出力信号Ｑ０，Ｑ１，Ｑ２
を図５（ｆ）〜（ｈ）に示す。信号Ｑ１，Ｑ２はオアゲ
ート８６に入力されているので、フィールドの先頭で、
書き込み完了パルスＷＲ- ＣＯＭＰＬのカウント値が１
または２の場合には、図５（ｄ）に示したように、リー
ドイネーブル信号ＲＤ- ＯＮがＨレベルとなり、ビデオ
ＦＩＦＯメモリ６１Ａ，６１Ｂの読み出しが行われる。
【００２８】また、フィールドの先頭で、書き込み完了
パルスＷＲ- ＣＯＭＰＬのカウント値が２の場合には、
図５（ｉ）に示したように、次のフィールドの先頭で、
ＦＦ８４の出力ＱがＨレベルとなる。ＦＦ８４の出力Ｑ
がＨレベルであることは、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに読み出し１回分のデータの蓄えがあること
を示している。ＦＦ８４の出力ＱがＨレベルのときに、
書き込み完了パルスＷＲ- ＣＯＭＰＬのカウント値が
０、すなわちレジスタ７９の出力信号Ｑ０がＨレベルと
なると、アンドゲート８５の出力がＨレベルとなり、そ
の結果、オアゲート８６の出力がＨレベルとなる。従っ
て、図５（ｄ），（ｅ）に示したように、フィールドの
先頭で、書き込み完了パルスＷＲ- ＣＯＭＰＬのカウン
ト値が０の場合であっても、データの蓄えがある場合に
は、リードイネーブル信号ＲＤ- ＯＮがＨレベルとな
り、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂの読み出しが
行われ、データの蓄えが使用される。
パルスＷＲ- ＣＯＭＰＬのカウント値が２の場合には、
図５（ｉ）に示したように、次のフィールドの先頭で、
ＦＦ８４の出力ＱがＨレベルとなる。ＦＦ８４の出力Ｑ
がＨレベルであることは、ビデオＦＩＦＯメモリ６１
Ａ，６１Ｂに読み出し１回分のデータの蓄えがあること
を示している。ＦＦ８４の出力ＱがＨレベルのときに、
書き込み完了パルスＷＲ- ＣＯＭＰＬのカウント値が
０、すなわちレジスタ７９の出力信号Ｑ０がＨレベルと
なると、アンドゲート８５の出力がＨレベルとなり、そ
の結果、オアゲート８６の出力がＨレベルとなる。従っ
て、図５（ｄ），（ｅ）に示したように、フィールドの
先頭で、書き込み完了パルスＷＲ- ＣＯＭＰＬのカウン
ト値が０の場合であっても、データの蓄えがある場合に
は、リードイネーブル信号ＲＤ- ＯＮがＨレベルとな
り、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂの読み出しが
行われ、データの蓄えが使用される。
【００２９】また、フィールドの先頭で、アンドゲート
８５の出力がＨレベルとなった場合、すなわちデータの
蓄えを使用した場合には、次のフィールドの先頭で、Ｆ
Ｆ８４の出力ＱがＬレベルとなる。
８５の出力がＨレベルとなった場合、すなわちデータの
蓄えを使用した場合には、次のフィールドの先頭で、Ｆ
Ｆ８４の出力ＱがＬレベルとなる。
【００３０】以上のようなリード制御部６３におけるリ
ードイネーブル信号発生部の動作により、ＳＤＤＩ Ｔ
ＢＣ３３では、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに
書き込まれたデータが、１回限り必ず読み出されること
になる。
ードイネーブル信号発生部の動作により、ＳＤＤＩ Ｔ
ＢＣ３３では、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに
書き込まれたデータが、１回限り必ず読み出されること
になる。
【００３１】図６は、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して４倍速で転送
されてきたデータを受信したときのＳＤＤＩ ＴＢＣ３
３の書き込み，読み出しタイミングの一例を示したもの
である。なお、この例では、転送されてきたデータのリ
ファレンス信号の周波数とビデオサーバ側のリファレン
ス信号の周波数は一致している。図６において、（ａ）
はビデオフィールドの切り換わりを表すフレームパル
ス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂの書
き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ６１
Ａ，６１Ｂの読み出しタイミングを示している。また、
図中、記号ＩはＩピクチャ（フレーム内符号化画像）、
記号ＢはＢピクチャ（双方向予測符号化画像）を表し、
Ｉ＋ＢはこれらのＩピクチャとＢピクチャとによって１
ＧＯＰが構成されていることを表している。また、記号
ＡはビデオＦＩＦＯメモリ６１Ａへのアクセス、記号Ｂ
はビデオＦＩＦＯメモリ６１Ａへのアクセスを表してい
る。図６に示した例では、ＧＯＰ長が２フレームで、４
倍速転送であるから、１ビデオフィールドに１ＧＯＰの
レートで圧縮データが入力される。ＳＤＤＩデコーダ３
２によってＳＤＤＩデータストリームより取り出された
正味の圧縮画像データ部分は、ＳＤＤＩ ＴＢＣ３３の
一方のビデオＦＩＦＯメモリに書き込まれ、ビデオサー
バ側のリファレンス信号に同期した次のフィールドの先
頭のタイミングから読み出しが開始される。この書き込
みと読み出しは、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
に対して交互に行われる。
号とは異なるリファレンス信号に同期して４倍速で転送
されてきたデータを受信したときのＳＤＤＩ ＴＢＣ３
３の書き込み，読み出しタイミングの一例を示したもの
である。なお、この例では、転送されてきたデータのリ
ファレンス信号の周波数とビデオサーバ側のリファレン
ス信号の周波数は一致している。図６において、（ａ）
はビデオフィールドの切り換わりを表すフレームパル
ス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂの書
き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ６１
Ａ，６１Ｂの読み出しタイミングを示している。また、
図中、記号ＩはＩピクチャ（フレーム内符号化画像）、
記号ＢはＢピクチャ（双方向予測符号化画像）を表し、
Ｉ＋ＢはこれらのＩピクチャとＢピクチャとによって１
ＧＯＰが構成されていることを表している。また、記号
ＡはビデオＦＩＦＯメモリ６１Ａへのアクセス、記号Ｂ
はビデオＦＩＦＯメモリ６１Ａへのアクセスを表してい
る。図６に示した例では、ＧＯＰ長が２フレームで、４
倍速転送であるから、１ビデオフィールドに１ＧＯＰの
レートで圧縮データが入力される。ＳＤＤＩデコーダ３
２によってＳＤＤＩデータストリームより取り出された
正味の圧縮画像データ部分は、ＳＤＤＩ ＴＢＣ３３の
一方のビデオＦＩＦＯメモリに書き込まれ、ビデオサー
バ側のリファレンス信号に同期した次のフィールドの先
頭のタイミングから読み出しが開始される。この書き込
みと読み出しは、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
に対して交互に行われる。
【００３２】図７は、図６に示したように４倍速で転送
されてきたデータをＲＡＩＤユニット１１Ａ〜１１Ｃに
記録する際におけるＲＡＩＤインタフェースバッファメ
モリ３５の動作を示したものである。図７において、
（ａ）はフレームパルスを表し、（ｂ）はタイムスロッ
トの番号を表している。この（ａ），（ｂ）に示したよ
うに、ＲＡＩＤユニット１１Ａ〜１１Ｃとのインタフェ
ースは、３フレーム長のタイムスロットによって時間的
に区切られている。転送処理部２２および各入出力処理
部２３には、番号０〜９の全１０タイムスロットのうち
のいずれかが割り当てられ、転送処理部２２および各入
出力処理部２３は、それぞれ割り当てられた時間内にデ
ータ転送を行うようになっている。図７に示した例で
は、番号０と１の２つのタイムスロットが転送処理部２
２に割り当てられいる。図７（ｃ）は、転送処理部２２
に割り当てられたタイムスロットのタイミングをＬレベ
ルで表す信号を示している。
されてきたデータをＲＡＩＤユニット１１Ａ〜１１Ｃに
記録する際におけるＲＡＩＤインタフェースバッファメ
モリ３５の動作を示したものである。図７において、
（ａ）はフレームパルスを表し、（ｂ）はタイムスロッ
トの番号を表している。この（ａ），（ｂ）に示したよ
うに、ＲＡＩＤユニット１１Ａ〜１１Ｃとのインタフェ
ースは、３フレーム長のタイムスロットによって時間的
に区切られている。転送処理部２２および各入出力処理
部２３には、番号０〜９の全１０タイムスロットのうち
のいずれかが割り当てられ、転送処理部２２および各入
出力処理部２３は、それぞれ割り当てられた時間内にデ
ータ転送を行うようになっている。図７に示した例で
は、番号０と１の２つのタイムスロットが転送処理部２
２に割り当てられいる。図７（ｃ）は、転送処理部２２
に割り当てられたタイムスロットのタイミングをＬレベ
ルで表す信号を示している。
【００３３】図７（ｄ）はＲＡＩＤインタフェースバッ
ファメモリ３５における書き込みバンクを表し、図７
（ｅ）はＲＡＩＤインタフェースバッファメモリ３５に
おける読み出しバンクを表している。また、図中、符号
９１は記録開始時点を表し、９２は記録終了時点を表し
ている。また、図７（ｆ）はＲＡＩＤインタフェースバ
ッファメモリ３５における書き込みデータのＧＯＰ番号
を表し、図７（ｇ）はＲＡＩＤインタフェースバッファ
メモリ３５における読み出しデータのＧＯＰ番号を表し
ている。このようにＲＡＩＤインタフェースバッファメ
モリ３５における１バンクに入れるデータは、３０フレ
ーム分、すなわち６０ＧＯＰ分である。
ファメモリ３５における書き込みバンクを表し、図７
（ｅ）はＲＡＩＤインタフェースバッファメモリ３５に
おける読み出しバンクを表している。また、図中、符号
９１は記録開始時点を表し、９２は記録終了時点を表し
ている。また、図７（ｆ）はＲＡＩＤインタフェースバ
ッファメモリ３５における書き込みデータのＧＯＰ番号
を表し、図７（ｇ）はＲＡＩＤインタフェースバッファ
メモリ３５における読み出しデータのＧＯＰ番号を表し
ている。このようにＲＡＩＤインタフェースバッファメ
モリ３５における１バンクに入れるデータは、３０フレ
ーム分、すなわち６０ＧＯＰ分である。
【００３４】図７（ｂ）に示した各スロットは、ビデオ
サーバを含むシステムのリファレンス信号に同期してお
り、ＲＡＩＤインタフェースバッファメモリ３５の制御
も、このリファレンス信号に同期したフィールド単位で
行っている。従って、例えば、ＲＡＩＤインタフェース
バッファメモリ３５への書き込みデータがシステムのリ
ファレンス信号に非同期の状態であると、制御の上で破
綻をきたすことになる。本実施の形態では、ＳＤＤＩ
ＴＢＣ３３によって、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して転送されてき
たデータを、ビデオサーバ側のリファレンス信号に合わ
せるように時間軸を変換するようにしたので、制御上の
破綻が生じることがない。
サーバを含むシステムのリファレンス信号に同期してお
り、ＲＡＩＤインタフェースバッファメモリ３５の制御
も、このリファレンス信号に同期したフィールド単位で
行っている。従って、例えば、ＲＡＩＤインタフェース
バッファメモリ３５への書き込みデータがシステムのリ
ファレンス信号に非同期の状態であると、制御の上で破
綻をきたすことになる。本実施の形態では、ＳＤＤＩ
ＴＢＣ３３によって、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して転送されてき
たデータを、ビデオサーバ側のリファレンス信号に合わ
せるように時間軸を変換するようにしたので、制御上の
破綻が生じることがない。
【００３５】図８は、ビデオサーバ側のリファレンス信
号とは異なるリファレンス信号に同期して３倍速で転送
されてきたデータを受信したときのＳＤＤＩ ＴＢＣ３
３の書き込み，読み出しタイミングの一例を示したもの
である。なお、この例では、転送されてきたデータのリ
ファレンス信号の周波数とビデオサーバ側のリファレン
ス信号の周波数は一致している。図６と同様に、図８に
おいて、（ａ）はフレームパルス、（ｂ）はビデオＦＩ
ＦＯメモリ６１Ａ，６１Ｂの書き込みタイミング、
（ｃ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂの読み出
しタイミングを示している。３倍速の場合は、ＳＤＤＩ
フォーマット上では、４つのフィールド中のいずれか３
つのフィールドに転送ＧＯＰデータが存在する。４倍速
の場合と同様に、ＳＤＤＩデコーダ３２によってＳＤＤ
Ｉデータストリームより取り出された正味の圧縮画像デ
ータ部分は、ＳＤＤＩ ＴＢＣ３３の一方のビデオＦＩ
ＦＯメモリに書き込まれ、ビデオサーバ側のリファレン
ス信号に同期した次のフィールドの先頭のタイミングか
ら読み出しが開始される。この書き込みと読み出しは、
ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対して交互に行
われる。
号とは異なるリファレンス信号に同期して３倍速で転送
されてきたデータを受信したときのＳＤＤＩ ＴＢＣ３
３の書き込み，読み出しタイミングの一例を示したもの
である。なお、この例では、転送されてきたデータのリ
ファレンス信号の周波数とビデオサーバ側のリファレン
ス信号の周波数は一致している。図６と同様に、図８に
おいて、（ａ）はフレームパルス、（ｂ）はビデオＦＩ
ＦＯメモリ６１Ａ，６１Ｂの書き込みタイミング、
（ｃ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂの読み出
しタイミングを示している。３倍速の場合は、ＳＤＤＩ
フォーマット上では、４つのフィールド中のいずれか３
つのフィールドに転送ＧＯＰデータが存在する。４倍速
の場合と同様に、ＳＤＤＩデコーダ３２によってＳＤＤ
Ｉデータストリームより取り出された正味の圧縮画像デ
ータ部分は、ＳＤＤＩ ＴＢＣ３３の一方のビデオＦＩ
ＦＯメモリに書き込まれ、ビデオサーバ側のリファレン
ス信号に同期した次のフィールドの先頭のタイミングか
ら読み出しが開始される。この書き込みと読み出しは、
ビデオＦＩＦＯメモリ６１Ａ，６１Ｂに対して交互に行
われる。
【００３６】図９は、図８に示したように３倍速で転送
されてきたデータをＲＡＩＤユニット１１Ａ〜１１Ｃに
記録する際におけるＲＡＩＤインタフェースバッファメ
モリ３５の動作を示したものである。図７と同様に、図
９において、（ａ）はフレームパルス、（ｂ）はタイム
スロットの番号、（ｃ）は転送処理部２２に割り当てら
れたタイムスロットのタイミングを表す信号、（ｄ）は
ＲＡＩＤインタフェースバッファメモリ３５における書
き込みバンク、（ｅ）はＲＡＩＤインタフェースバッフ
ァメモリ３５における読み出しバンク、（ｆ）はＲＡＩ
Ｄインタフェースバッファメモリ３５における書き込み
データのＧＯＰ番号、（ｇ）はＲＡＩＤインタフェース
バッファメモリ３５における読み出しデータのＧＯＰ番
号を表している。また、符号９１は記録開始時点を表
し、９２は記録終了時点を表している。図９（ｆ）に示
したよう、３倍速の場合は、４つのフィールド中のいず
れか３つのフィールドにおいて、データの書き込みが行
われる。
されてきたデータをＲＡＩＤユニット１１Ａ〜１１Ｃに
記録する際におけるＲＡＩＤインタフェースバッファメ
モリ３５の動作を示したものである。図７と同様に、図
９において、（ａ）はフレームパルス、（ｂ）はタイム
スロットの番号、（ｃ）は転送処理部２２に割り当てら
れたタイムスロットのタイミングを表す信号、（ｄ）は
ＲＡＩＤインタフェースバッファメモリ３５における書
き込みバンク、（ｅ）はＲＡＩＤインタフェースバッフ
ァメモリ３５における読み出しバンク、（ｆ）はＲＡＩ
Ｄインタフェースバッファメモリ３５における書き込み
データのＧＯＰ番号、（ｇ）はＲＡＩＤインタフェース
バッファメモリ３５における読み出しデータのＧＯＰ番
号を表している。また、符号９１は記録開始時点を表
し、９２は記録終了時点を表している。図９（ｆ）に示
したよう、３倍速の場合は、４つのフィールド中のいず
れか３つのフィールドにおいて、データの書き込みが行
われる。
【００３７】図１０は、ビデオサーバ側のリファレンス
信号とは異なるリファレンス信号であって、周波数がビ
デオサーバ側のリファレンス信号の周波数に対してずれ
ているリファレンス信号に同期して３倍速で転送されて
きたデータを受信したときのＳＤＤＩ ＴＢＣ３３の書
き込み，読み出しタイミングの一例を示したものであ
る。図６と同様に、図１０において、（ａ）はフレーム
パルス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
の書き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ
６１Ａ，６１Ｂの読み出しタイミングを示している。こ
の場合も、ＳＤＤＩデコーダ３２によってＳＤＤＩデー
タストリームより取り出された正味の圧縮画像データ部
分は、ＳＤＤＩ ＴＢＣ３３の一方のビデオＦＩＦＯメ
モリに書き込まれ、ビデオサーバ側のリファレンス信号
に同期した次のフィールドの先頭のタイミングから読み
出しが開始される。この書き込みと読み出しは、ビデオ
ＦＩＦＯメモリ６１Ａ，６１Ｂに対して交互に行われ
る。
信号とは異なるリファレンス信号であって、周波数がビ
デオサーバ側のリファレンス信号の周波数に対してずれ
ているリファレンス信号に同期して３倍速で転送されて
きたデータを受信したときのＳＤＤＩ ＴＢＣ３３の書
き込み，読み出しタイミングの一例を示したものであ
る。図６と同様に、図１０において、（ａ）はフレーム
パルス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
の書き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ
６１Ａ，６１Ｂの読み出しタイミングを示している。こ
の場合も、ＳＤＤＩデコーダ３２によってＳＤＤＩデー
タストリームより取り出された正味の圧縮画像データ部
分は、ＳＤＤＩ ＴＢＣ３３の一方のビデオＦＩＦＯメ
モリに書き込まれ、ビデオサーバ側のリファレンス信号
に同期した次のフィールドの先頭のタイミングから読み
出しが開始される。この書き込みと読み出しは、ビデオ
ＦＩＦＯメモリ６１Ａ，６１Ｂに対して交互に行われ
る。
【００３８】ところで、転送速度が２倍を越えると、第
１フィールドでの書き込み完了タイミングと第２フィー
ルドでの書き込み完了タイミングの間隔が常に２分の１
フレームになるとは限らないため、あるフィールド内で
２回の書き込み完了が発生するケースが出てくる。その
ため、何らかの工夫をしないと誤動作をまねく。これを
防止するために、本実施の形態では、図４および図５を
用いて説明したように、１フィールド内で２回書き込み
完了が発生したら、読み出し１回分のデータの蓄えをし
ておき、それ以降で、最初に、書き込み完了が発生しな
かったフィールドにおいて、読み出しを行うことで、先
に蓄えていたデータを使うようにしている。そのような
例を、図１１を参照して説明する。
１フィールドでの書き込み完了タイミングと第２フィー
ルドでの書き込み完了タイミングの間隔が常に２分の１
フレームになるとは限らないため、あるフィールド内で
２回の書き込み完了が発生するケースが出てくる。その
ため、何らかの工夫をしないと誤動作をまねく。これを
防止するために、本実施の形態では、図４および図５を
用いて説明したように、１フィールド内で２回書き込み
完了が発生したら、読み出し１回分のデータの蓄えをし
ておき、それ以降で、最初に、書き込み完了が発生しな
かったフィールドにおいて、読み出しを行うことで、先
に蓄えていたデータを使うようにしている。そのような
例を、図１１を参照して説明する。
【００３９】図１１は、ビデオサーバ側のリファレンス
信号とは異なるリファレンス信号であって、周波数がビ
デオサーバ側のリファレンス信号の周波数に対してずれ
ているリファレンス信号に同期して４倍速で転送されて
きたデータを受信したときのＳＤＤＩ ＴＢＣ３３の書
き込み，読み出しタイミングの一例を示したものであ
る。図６と同様に、図１１において、（ａ）はフレーム
パルス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
の書き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ
６１Ａ，６１Ｂの読み出しタイミングを示している。ま
た、（ｄ）は、１フィールド内で発生した書き込み完了
の発生回数を示している。図中、Ｔ１，Ｔ２で示した各
フィールドでは、その前のフィールドで書き込み完了が
発生していないにもかかわらず、以前に２回書き込み完
了が発生したフィールドが存在して、読み出し１回分の
データの蓄えが発生しているので読み出し動作を実行し
ている。転送速度がビデオサーバ側のリファレンス信号
からみて４倍速以下である限り、２回書き込み完了が発
生した後に再度２回書き込み完了が発生するまでには、
必ず、書き込み完了の発生しないフィールドが存在する
ので、上述のような対策で対応が可能となる。
信号とは異なるリファレンス信号であって、周波数がビ
デオサーバ側のリファレンス信号の周波数に対してずれ
ているリファレンス信号に同期して４倍速で転送されて
きたデータを受信したときのＳＤＤＩ ＴＢＣ３３の書
き込み，読み出しタイミングの一例を示したものであ
る。図６と同様に、図１１において、（ａ）はフレーム
パルス、（ｂ）はビデオＦＩＦＯメモリ６１Ａ，６１Ｂ
の書き込みタイミング、（ｃ）はビデオＦＩＦＯメモリ
６１Ａ，６１Ｂの読み出しタイミングを示している。ま
た、（ｄ）は、１フィールド内で発生した書き込み完了
の発生回数を示している。図中、Ｔ１，Ｔ２で示した各
フィールドでは、その前のフィールドで書き込み完了が
発生していないにもかかわらず、以前に２回書き込み完
了が発生したフィールドが存在して、読み出し１回分の
データの蓄えが発生しているので読み出し動作を実行し
ている。転送速度がビデオサーバ側のリファレンス信号
からみて４倍速以下である限り、２回書き込み完了が発
生した後に再度２回書き込み完了が発生するまでには、
必ず、書き込み完了の発生しないフィールドが存在する
ので、上述のような対策で対応が可能となる。
【００４０】以上説明したように、本実施の形態に係る
ＳＤＤＩ ＴＢＣ３３では、入力データをビデオＦＩＦ
Ｏメモリ６１Ａ，６１Ｂに書き込み、このデータをビデ
オサーバ側のリファレンス信号に同期して、１回限り必
ず読み出して出力するようにして、ビデオサーバ側のリ
ファレンス信号と異なるリファレンス信号に同期して入
力されたデータを、ビデオサーバ側のリファレンス信号
に合わせるように時間軸を変換している。従って、本実
施の形態に係るＳＤＤＩ ＴＢＣ３３によれば、ビデオ
サーバ側のリファレンス信号と異なるリファレンス信号
に同期して入力されたデータを、データの欠落や重複な
く、ビデオサーバ側のリファレンス信号に合わせて、処
理することが可能となる。
ＳＤＤＩ ＴＢＣ３３では、入力データをビデオＦＩＦ
Ｏメモリ６１Ａ，６１Ｂに書き込み、このデータをビデ
オサーバ側のリファレンス信号に同期して、１回限り必
ず読み出して出力するようにして、ビデオサーバ側のリ
ファレンス信号と異なるリファレンス信号に同期して入
力されたデータを、ビデオサーバ側のリファレンス信号
に合わせるように時間軸を変換している。従って、本実
施の形態に係るＳＤＤＩ ＴＢＣ３３によれば、ビデオ
サーバ側のリファレンス信号と異なるリファレンス信号
に同期して入力されたデータを、データの欠落や重複な
く、ビデオサーバ側のリファレンス信号に合わせて、処
理することが可能となる。
【００４１】なお、本発明は上記実施の形態に限定され
ず、例えば、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂの代
わりに、書き込みおよび読み出しの２回分（２ＧＯＰ）
以上のデータを格納可能な一つのＦＩＦＯメモリを用い
ても良いし、それぞれ書き込みおよび読み出しの１回分
（１ＧＯＰ）以上のデータを格納可能な複数のメモリを
用いても良い。
ず、例えば、ビデオＦＩＦＯメモリ６１Ａ，６１Ｂの代
わりに、書き込みおよび読み出しの２回分（２ＧＯＰ）
以上のデータを格納可能な一つのＦＩＦＯメモリを用い
ても良いし、それぞれ書き込みおよび読み出しの１回分
（１ＧＯＰ）以上のデータを格納可能な複数のメモリを
用いても良い。
【００４２】また、本発明は、実施の形態で示したよう
な複数チャネルのビデオ，オーディオデータの入出力を
行う入出力処理部とビデオ，オーディオデータの高速転
送用の入出力を行う転送処理部とを有し、各入出力処理
部および転送処理部が、それぞれに割り当てられたタイ
ムスロットの中で、リソースであるＨＤＤをアクセスす
る方式を用いたビデオサーバに限らず、何らかの理由
で、データ入力システム側の同期信号（リファレンス信
号）と異なる同期信号に同期して入力されたデータを、
データ入力システム側の同期信号に合わせるように時間
軸を変換する場合に適用することができる。
な複数チャネルのビデオ，オーディオデータの入出力を
行う入出力処理部とビデオ，オーディオデータの高速転
送用の入出力を行う転送処理部とを有し、各入出力処理
部および転送処理部が、それぞれに割り当てられたタイ
ムスロットの中で、リソースであるＨＤＤをアクセスす
る方式を用いたビデオサーバに限らず、何らかの理由
で、データ入力システム側の同期信号（リファレンス信
号）と異なる同期信号に同期して入力されたデータを、
データ入力システム側の同期信号に合わせるように時間
軸を変換する場合に適用することができる。
【００４３】
【発明の効果】以上説明したように請求項１記載の時間
軸変換方法あるいは請求項２または３に記載の時間軸変
換装置によれば、入力データを一時的に記憶するための
記憶手段に対して、入力データを書き込み、記憶手段に
書き込まれた入力データを、データ入力システム側の同
期信号に同期して、１回限り必ず読み出して出力するよ
うにして、データ入力システム側の同期信号と異なる同
期信号に同期して入力されたデータを、データ入力シス
テム側の同期信号に合わせるように時間軸を変換するよ
うにしたので、データ入力システム側の同期信号と異な
る同期信号に同期して入力されたデータを、データの欠
落や重複なく、データ入力システム側の同期信号に合わ
せることができるという効果を奏する。
軸変換方法あるいは請求項２または３に記載の時間軸変
換装置によれば、入力データを一時的に記憶するための
記憶手段に対して、入力データを書き込み、記憶手段に
書き込まれた入力データを、データ入力システム側の同
期信号に同期して、１回限り必ず読み出して出力するよ
うにして、データ入力システム側の同期信号と異なる同
期信号に同期して入力されたデータを、データ入力シス
テム側の同期信号に合わせるように時間軸を変換するよ
うにしたので、データ入力システム側の同期信号と異な
る同期信号に同期して入力されたデータを、データの欠
落や重複なく、データ入力システム側の同期信号に合わ
せることができるという効果を奏する。
【図１】本発明の一実施の形態に係る時間軸変換方法お
よび装置が適用されるビデオサーバの全体の構成を示す
ブロック図である。
よび装置が適用されるビデオサーバの全体の構成を示す
ブロック図である。
【図２】図１におけるＲＡＩＤインタフェースバッファ
メモリの構成を示すブロック図である。
メモリの構成を示すブロック図である。
【図３】図１におけるＳＤＤＩ ＴＢＣの構成を示すブ
ロック図である。
ロック図である。
【図４】図３におけるリード制御部におけるリードイネ
ーブル信号発生部の構成を示すブロック図である。
ーブル信号発生部の構成を示すブロック図である。
【図５】図４に示したリードイネーブル信号発生部の動
作を示す説明図である。
作を示す説明図である。
【図６】図３に示したＳＤＤＩ ＴＢＣの書き込み，読
み出しタイミングの一例を示す説明図である。
み出しタイミングの一例を示す説明図である。
【図７】図６に示した例の場合におけるＲＡＩＤインタ
フェースバッファメモリの動作を示す説明図である。
フェースバッファメモリの動作を示す説明図である。
【図８】図３に示したＳＤＤＩ ＴＢＣの書き込み，読
み出しタイミングの他の例を示す説明図である。
み出しタイミングの他の例を示す説明図である。
【図９】図８に示した例の場合におけるＲＡＩＤインタ
フェースバッファメモリの動作を示す説明図である。
フェースバッファメモリの動作を示す説明図である。
【図１０】図３に示したＳＤＤＩ ＴＢＣの書き込み，
読み出しタイミングの更に他の例を示す説明図である。
読み出しタイミングの更に他の例を示す説明図である。
【図１１】図３に示したＳＤＤＩ ＴＢＣの書き込み，
読み出しタイミングの更に他の例を示す説明図である。
読み出しタイミングの更に他の例を示す説明図である。
１１Ａ〜１１Ｃ…ＲＡＩＤユニット、２２…転送処理
部、２３…入出力処理部、２４…バス、３３…ＳＤＤＩ
時間軸変換回路（ＳＤＤＩ ＴＢＣ）、６１Ａ，６１Ｂ
…ビデオＦＩＦＯメモリ、６２…ライト制御部、６３…
リード制御部、７６…カウンタ、７８…デコーダ、７９
…レジスタ、８４…フリップフロップ
部、２３…入出力処理部、２４…バス、３３…ＳＤＤＩ
時間軸変換回路（ＳＤＤＩ ＴＢＣ）、６１Ａ，６１Ｂ
…ビデオＦＩＦＯメモリ、６２…ライト制御部、６３…
リード制御部、７６…カウンタ、７８…デコーダ、７９
…レジスタ、８４…フリップフロップ
Claims (3)
- 【請求項１】 データ入力システム側の同期信号と異な
る同期信号に同期して入力されたデータを、データ入力
システム側の同期信号に合わせるように時間軸を変換す
る時間軸変換方法であって、 入力データを一時的に記憶するための記憶手段に対し
て、入力データを書き込み、 前記記憶手段に書き込まれた入力データを、データ入力
システム側の同期信号に同期して、１回限り必ず読み出
して出力することを特徴とする時間軸変換方法。 - 【請求項２】 データ入力システム側の同期信号と異な
る同期信号に同期して入力されたデータを、データ入力
システム側の同期信号に合わせるように時間軸を変換す
る時間軸変換装置であって、 入力データを一時的に記憶するための記憶手段と、 この記憶手段に対して入力データを書き込む書き込み制
御手段と、 前記記憶手段に書き込まれた入力データを、データ入力
システム側の同期信号に同期して、１回限り必ず読み出
して出力する読み出し制御手段とを備えたことを特徴と
する時間軸変換装置。 - 【請求項３】 前記記憶手段は、書き込みおよび読み出
しの２回分以上のデータを記憶可能であり、前記読み出
し制御手段は、所定の読み出し周期内で発生した書き込
み完了回数をカウントするカウンタと、このカウンタの
カウント値に基づいて、前記記憶手段に読み出し１回分
のデータの蓄えがあるか否かを判断する判断手段と、所
定の読み出し周期毎に、前記カウンタのカウント値が１
以上の場合および前記カウンタのカウント値が０であっ
て且つ前記判断手段によってデータの蓄えがあると判断
されている場合に、読み出しを行わせる読み出し指示手
段とを有することを特徴とする請求項２記載の時間軸変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8348816A JPH10199135A (ja) | 1996-12-26 | 1996-12-26 | 時間軸変換方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8348816A JPH10199135A (ja) | 1996-12-26 | 1996-12-26 | 時間軸変換方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199135A true JPH10199135A (ja) | 1998-07-31 |
Family
ID=18399570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8348816A Pending JPH10199135A (ja) | 1996-12-26 | 1996-12-26 | 時間軸変換方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10199135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711975B1 (ko) * | 1999-01-28 | 2007-05-02 | 니폰제온 가부시키가이샤 | 리튬이온 이차전지 전극용 바인더 조성물 및 그것의 이용 |
-
1996
- 1996-12-26 JP JP8348816A patent/JPH10199135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711975B1 (ko) * | 1999-01-28 | 2007-05-02 | 니폰제온 가부시키가이샤 | 리튬이온 이차전지 전극용 바인더 조성물 및 그것의 이용 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0751684B1 (en) | Decoding information pages having header information and page data | |
| US7114039B2 (en) | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means | |
| CA1318004C (en) | Single track orthogonal error correction system | |
| JPH0311026B2 (ja) | ||
| RU2229174C2 (ru) | Запись информационных сигналов в формате mpeg на носитель информации и их воспроизведение | |
| JPH0212075B2 (ja) | ||
| KR100629099B1 (ko) | 데이터 처리 장치 및 방법과 기록 장치 및 방법 | |
| JP3740213B2 (ja) | 再生装置 | |
| US6456781B1 (en) | Recording and reproduction of a first signal with a first bit-rate and a second information signal with a second bit-rate larger than the first bit-rate | |
| US20100061696A1 (en) | Video recording and playback apparatus | |
| JP4380930B2 (ja) | オーディオ・ビデオ復号再生装置とその同期再生方法 | |
| JPH10199135A (ja) | 時間軸変換方法および装置 | |
| JP3809719B2 (ja) | ディジタルビデオ信号処理装置および方法、ディジタルビデオ信号再生装置、復号装置および方法、ならびに、再生装置および方法 | |
| JPH08298643A (ja) | 符号化方法および符号化装置、復号化方法および復号化装置、記録媒体、伝送方法、並びに符号化復号化システム | |
| JP3569205B2 (ja) | 記録再生装置 | |
| JP2001320704A (ja) | 画像復号装置及び画像復号方法 | |
| TW529273B (en) | Data packet processing method and video recording device | |
| US7127157B1 (en) | Recording and reproducing apparatus | |
| JPH10275427A (ja) | エラー訂正装置および方法 | |
| JP3744134B2 (ja) | エラー訂正装置およびその方法、ならびに、ディジタル信号再生装置およびその方法 | |
| JP3079614B2 (ja) | マルチメディアデータの再生装置 | |
| JP3079615B2 (ja) | マルチメディアデータの再生装置 | |
| JP2001169243A (ja) | 記録装置および方法、ならびに、再生装置および方法 | |
| JPS6247872A (ja) | 時間軸補正回路 | |
| JPH0379890B2 (ja) |