JPH10198913A - Decision feedback equalization method and decision feedback equalizer - Google Patents

Decision feedback equalization method and decision feedback equalizer

Info

Publication number
JPH10198913A
JPH10198913A JP452097A JP452097A JPH10198913A JP H10198913 A JPH10198913 A JP H10198913A JP 452097 A JP452097 A JP 452097A JP 452097 A JP452097 A JP 452097A JP H10198913 A JPH10198913 A JP H10198913A
Authority
JP
Japan
Prior art keywords
value
decision
register
feedback
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP452097A
Other languages
Japanese (ja)
Inventor
Takashi Moriyasu
隆 森安
Masuo Umemoto
益雄 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP452097A priority Critical patent/JPH10198913A/en
Publication of JPH10198913A publication Critical patent/JPH10198913A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for signal processing and a device therefor that can remove propagation of error of Decision Feedback Equalization(DFE) and secure the reliability under a condition of a low resolution. SOLUTION: An error detector 700 having a threshold value of ±(b0 +1)/2 determined by an input side tap factor b0 of FBF besides an ordinary decision unit 106 having a threshold value is used for checking a differential value zk between an output value of Feed Forward Filter(FFF) of DFE 702 and that of Feedback Filter(FBF) on a basis of a decision made plural time ago, and if the differential value zk is not less than (b0 +1)/2 or not more than -(b0 +1)/2, then the output signal is regarded as erroneous. And, digital values in a register 701 of DBF are changed by a register alteration means 704, for example, they are all reset to zero.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、磁気ディスク装置
に高密度にデジタルデータを記録・再生するための信号
処理方法及び装置に関し、より詳細には判定帰還型等化
器のエラー伝播防止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing method and apparatus for recording / reproducing digital data at high density on a magnetic disk drive, and more particularly to preventing error propagation in a decision feedback equalizer.

【0002】[0002]

【従来の技術】磁気記録再生系の再生部における信号処
理方式の一つに判定帰還等化器(Decision Feedback Eq
ualization,以下DFEと称する)を用いた方式があ
る。この方式は従来通信系で主として利用されてきた技
術であるが、最近では磁気ディスクの信号処理部に応用
されてきている。
2. Description of the Related Art Decision feedback equalizer (Decision Feedback Eq.) Is one of signal processing methods in a reproducing unit of a magnetic recording / reproducing system.
ualization (hereinafter referred to as DFE). This method has been conventionally used mainly in communication systems, but has recently been applied to a signal processing unit of a magnetic disk.

【0003】図1は、DFEの概略を説明する図であ
る。データ系列100はヘッド102を介して磁気記録
媒体101に書き込まれる。DFEは、先ずヘッド10
2を介して記録媒体101上のノイズを含んだデータ系
列100を読み出す。読み出した信号をフィードフォワ
ードフィルタ(Feedforward Filter,以下FFFと称す
る)103に通し、前段等化特性を与える。これは読み
出した信号の周波数及び位相に応じて読み出した信号に
磁気記録再生系に適合した適切な周波数及び位相特性を
与えるものである。一方、複数時刻前の判定結果として
得られた値を入力値としてフィードバックフィルタ(Fe
edback Filter,以下FBFと称する)113により後
段等化を行ない、減算器104において双方の差分値を
算出する。そしてこの値を、閾値±Tを有する判定器1
06によって0,±1に判定し、3値(0,±1)を2
値(0,1)に変換する変換回路110を経て復号系列
111を得る。
FIG. 1 is a diagram for explaining the outline of the DFE. The data sequence 100 is written to the magnetic recording medium 101 via the head 102. The DFE starts with the head 10
2, a data series 100 including noise on the recording medium 101 is read. The read signal is passed through a feedforward filter (hereinafter, referred to as FFF) 103 to provide a pre-stage equalization characteristic. This is to provide the read signal with appropriate frequency and phase characteristics suitable for the magnetic recording / reproducing system according to the frequency and phase of the read signal. On the other hand, the value obtained as the determination result a plurality of times ago is used as the input value and
The post-stage equalization is performed by an edback filter (hereinafter, referred to as FBF) 113, and the subtractor 104 calculates the difference between the two. Then, this value is determined by a decision unit 1 having a threshold value ± T.
06, it is determined to be 0, ± 1, and the ternary value (0, ± 1) is 2
A decoded sequence 111 is obtained via a conversion circuit 110 for converting the value into a value (0, 1).

【0004】図2は、図1中のFFF103、FBF1
13に用いられているトランスバーサルフィルタの形態
を示している。トランスバーサルフィルタはシフトレジ
スタ200とタップ係数器201を備え、入力系列ik
(入力系列ik の数=シフトレジスタ200中のレジス
タの数+1)にタップ係数器201のタップ係数Ck
掛けて加算することで出力系列jk が決定される。FF
Fでは入力波形の前段部のみをトランスバーサルフィル
タにより0に等化し、後段部の干渉分はそのまま残るよ
うにタップ係数Ck (k=0,1,…,m−1)が決定
される。FBFではFFFの干渉分に相当する以前の複
数の識別結果から干渉分を演算し、FFFの等化値より
差し引くことにより、波形の後段部の干渉分を無くすよ
うな等化を行なう。このときもFFFと同様にタップ係
数をあらかじめ決めておく必要がある。
FIG. 2 shows the FFF 103 and the FBF 1 shown in FIG.
13 shows a form of a transversal filter used in FIG. The transversal filter includes a shift register 200 and a tap coefficient unit 201, and the input sequence i k
The output sequence j k is determined by multiplying (the number of input sequences i k = the number of registers in the shift register +1) by the tap coefficient C k of the tap coefficient unit 201 and adding them. FF
In F, the tap coefficients C k (k = 0, 1,..., M−1) are determined so that only the first part of the input waveform is equalized to 0 by the transversal filter, and the interference of the second part remains as it is. In the FBF, an interference component is calculated from a plurality of previous identification results corresponding to the interference component of the FFF, and is subtracted from the equalized value of the FFF, thereby performing equalization to eliminate the interference component at a later stage of the waveform. Also at this time, the tap coefficients need to be determined in advance similarly to the FFF.

【0005】図3及び図4は、FFF、FBFのタップ
数が各々7と10のトランスバーサルフィルタを表わし
ている。図3に示したFFFのトランスバーサルフィル
タは、レジスタ数が6のシフトレジスタ300とタップ
数が7のタップ係数器301を備え、入力系列lk にタ
ップ係数器301のタップ係数fk (k=0,1,…,
6)を掛けて加算することで出力系列xk が決定され
る。また、図4に示したFBFのトランスバーサルフィ
ルタは、レジスタ数が9のシフトレジスタ400とタッ
プ数が10のタップ係数器401を備え、入力系列dk
にタップ係数器401のタップ係数bk (k=0,1,
…,9)を掛けて加算することで出力系列yk が決定さ
れる。
FIGS. 3 and 4 show transversal filters in which the number of taps of FFF and FBF is 7 and 10, respectively. Transversal filter FFF shown in Figure 3, includes a tap coefficient 301 of the shift register 300 and the tap number 7 number register is 6, the tap coefficients of the tap coefficient 301 to the input sequence l k f k (k = 0,1, ...,
The output sequence x k is determined by multiplying by 6) and adding. Further, the transversal filter FBF shown in FIG. 4, the number of taps and the shift register 400 in the number of registers 9 comprises a tap coefficients 401 of 10, the input sequence d k
To the tap coefficient b k (k = 0, 1,
, 9) are added to determine the output sequence y k .

【0006】ここで、これらのフィルタを用いた時の例
として、入力信号I=...0001000...に対
する等化波形を図5に示す。但し、ノイズフリーな状況
を仮定し、FFFとFBFのタップ係数は等化誤差が最
少となるように求めた値を使用する。この時、入力信号
に対応する孤立再生波形Aが入力されることによりFF
Fから得られる等化波形は、ある時刻を経てBのように
なる。一方、FBFの等化出力波形はCとなり、両者の
差分を取ることにより差分等化波形Dが得られる。差分
等化波形Dが閾値を有する判定器106を通ることによ
り、復号結果I=...0001000...を出力さ
れる。
Here, as an example when these filters are used, an input signal I =. . . 0001000. . . FIG. 5 shows an equalized waveform corresponding to. However, assuming a noise-free situation, tap coefficients of FFF and FBF use values determined so as to minimize the equalization error. At this time, when the isolated reproduction waveform A corresponding to the input signal is input, the FF is output.
The equalized waveform obtained from F becomes like B after a certain time. On the other hand, the equalized output waveform of the FBF becomes C, and a difference equalized waveform D is obtained by taking the difference between the two. When the difference equalized waveform D passes through the decision unit 106 having a threshold, the decoding result I =. . . 0001000. . . Is output.

【0007】また、入力信号Iがランダムな入力系列の
場合の各等化波形A、B、C、Dを図6に示す。同図に
おいて、波形Aは入力値Iに対し孤立波形を重ね合せた
波形であり、波形BはFFFを通過させたときの波形、
波形CはFBFにより等化された波形、また波形Dは波
形Bと波形Cとの差分を取った波形を表わしている。こ
の波形を判定器106により0と±1に判定し、3値を
2値に変換する回路110で−1→1とすれば、入力値
Iと完全に一致する。この場合、図5で説明した応答波
形が線形加算されることになる。
FIG. 6 shows equalized waveforms A, B, C, and D when the input signal I is a random input sequence. In the figure, a waveform A is a waveform obtained by superimposing an isolated waveform on an input value I, a waveform B is a waveform obtained by passing through an FFF,
A waveform C represents a waveform equalized by the FBF, and a waveform D represents a waveform obtained by calculating a difference between the waveform B and the waveform C. If this waveform is determined to be 0 or ± 1 by the determiner 106 and −1 → 1 is converted by the circuit 110 for converting a ternary value into a binary value, the input value I completely matches. In this case, the response waveforms described in FIG. 5 are linearly added.

【0008】FBFで干渉の線形加算分を演算するた
め、複数ビットの判定結果を入力アドレスとし、あらか
じめ計算した干渉値を出力するROMを利用する。換言
すればDFEとは判定結果からFBF部分によって予想
される干渉分を演算し、FFF部分を経た伝送信号から
差し引くことによって信号成分を忠実に取り出す方式で
ある。
[0008] In order to calculate the linear addition of interference by the FBF, a ROM that outputs the interference value calculated in advance by using the determination result of a plurality of bits as an input address is used. In other words, the DFE is a method in which the interference component expected by the FBF part is calculated from the determination result, and the signal component is faithfully extracted by subtracting from the transmission signal passing through the FFF part.

【0009】[0009]

【発明が解決しようとする課題】DFEはFBFによっ
て干渉分を差し引く方式であるため、信号成分を忠実に
取り出すことができる。しかしながらDFEは、雑音等
の原因により判定結果に一度誤りが生じると、誤った干
渉分を差し引いてしまうために誤りが伝播する。これは
エラー伝播と呼ばれ、この伝播が長く続くことはDFE
の使用上、大きな問題である。
Since the DFE is a system in which an interference component is subtracted by the FBF, a signal component can be faithfully extracted. However, in the DFE, once an error occurs in the determination result due to noise or the like, the error propagates because an incorrect interference is subtracted. This is called error propagation, and this long lasting propagation is
This is a big problem in using.

【0010】本発明は、このようなDEFの問題点に鑑
みてなされたもので、高密度記録を実現するための信号
処理技術としてDFEを用い、しかもエラー伝播のない
信号処理を実現することを目的とする。
The present invention has been made in view of such a problem of DEF, and it is an object of the present invention to use DFE as a signal processing technique for realizing high-density recording and to realize signal processing without error propagation. Aim.

【0011】[0011]

【課題を解決するための手段】本発明では、DFEのF
FFの出力値と複数時刻前の判定結果に基づいたFBF
の出力値との差分値に対し、閾値を有する通常の判定器
の他にFBFのタップ係数器の入力側に最も近いタップ
係数b0 に依存する閾値を持つ誤り検出器を用い、前記
差分値が閾値を超えたとき判定誤りが生じたものとして
FBFのレジスタ内のデジタル値を変更してエラー伝播
を防止することによって前記目的を達成する。
According to the present invention, the DFE F
FBF based on the output value of the FF and the judgment result a plurality of times ago
Using an error detector having a threshold value dependent on the tap coefficient b 0 closest to the input side of the tap coefficient device of the FBF, in addition to a normal decision unit having a threshold value, The above object is attained by preventing the error propagation by changing the digital value in the register of the FBF assuming that a determination error has occurred when the value exceeds the threshold value.

【0012】すなわち、本発明は、フィードフォワード
フィルタを通して得られた前段等化信号と、判定器によ
って判定された値をフィードバックフィルタを通すこと
で得られた後段等化信号との差分値を前記判定器に入力
することによってディジタル記録信号を復号する判定帰
還等化方法において、前記差分値が所定の閾値を超えた
ことにより判定誤りを検出することを特徴とするもので
ある。
That is, the present invention provides a method for determining a difference value between a pre-stage equalized signal obtained through a feedforward filter and a post-stage equalized signal obtained by passing a value determined by a determiner through a feedback filter. In a decision feedback equalization method for decoding a digital recording signal by inputting the difference to a signal, a decision error is detected when the difference value exceeds a predetermined threshold value.

【0013】前記閾値は、フィードバックフィルタのタ
ップ係数器の入力側に最も近いタップ係数をb0 とする
とき、±b0と±1(符号同順)の間に設定される。例
えば、閾値を±(b0+1)/2に設定した場合には、
前記差分値が(b0+1)/2以上若しくは−(b0
1)/2以下であれば判定誤りとみなす。タップ係数b
0 は、一般に記録媒体の規格化線密度に応じて変化す
る。したがって、判定誤りを検出するための閾値がタッ
プ係数b0 に応じて設定されるということは、換言する
と、前記閾値は記録媒体の記録密度に応じて設定される
ということである。記録媒体がディスク状であって、デ
ィスクの半径方向に設定される記録ゾーン毎に記録密度
が異なっている場合には、前記閾値は記録ゾーンに応じ
て設定される。
When the tap coefficient closest to the input side of the tap coefficient unit of the feedback filter is b 0 , the threshold value is set between ± b 0 and ± 1 (in the same sign). For example, if the threshold is set to ± (b 0 +1) / 2,
The difference value is equal to or more than (b 0 +1) / 2 or − (b 0 +
If it is 1) / 2 or less, it is regarded as a judgment error. Tap coefficient b
0 generally changes according to the normalized linear density of the recording medium. Therefore, the fact that the threshold value for detecting a determination error is set according to the tap coefficient b 0 means that the threshold value is set according to the recording density of the recording medium. When the recording medium is disk-shaped and the recording density differs for each recording zone set in the radial direction of the disk, the threshold is set according to the recording zone.

【0014】判定誤りが検出されたときは、フィードバ
ックフィルタのレジスタ内のディジタル値を所定の値、
例えばゼロにリセットすることによってエラー伝播を防
止することができる。あるいは、フィードバックフィル
タの入力端のレジスタ内のディジタル値をゼロにするこ
とによってもエラー伝播を防止できる効果がある。これ
は、FFFとFBFの入力値に時刻のずれがあるため、
判定誤りが起こった後に強制的にFBFへの入力値が変
更可能であるということ、並びに入力パターンがランダ
ムであるので、リセットをかけることによってある一定
の時間に必ずエラーが収束するパターンが存在するため
である。
When a determination error is detected, the digital value in the register of the feedback filter is changed to a predetermined value,
For example, by resetting to zero, error propagation can be prevented. Alternatively, there is an effect that error propagation can be prevented by setting the digital value in the register at the input terminal of the feedback filter to zero. This is because there is a time lag between the input values of FFF and FBF,
Since the input value to the FBF can be forcibly changed after a determination error has occurred and the input pattern is random, there is a pattern in which the error always converges at a certain time by resetting. That's why.

【0015】判定誤りが検出されたとき、フィードバッ
ク系を含まない等化特性による判定結果、例えばパーシ
ャルレスポンス及び最尤復号法を用いて得られた復号系
列でフィードバックフィルタのレジスタ内のデジタル情
報を入れ換えることによっても、判定誤りを解消し、エ
ラー伝播を防止することができる。また、本発明は、記
録媒体から読み出された信号に前段等化特性を与えるフ
ィードフォワードフィルタと、判定器と、判定器による
判定結果に後段等化特性を与えるフィードバックフィル
タと、フィードフォワードフィルタの出力とフィードバ
ックフィルタの出力の差分値を判定器に供給する減算器
とを備える判定帰還等化器において、前記差分値が所定
の閾値を超えたことにより判定誤りを検出する判定誤り
検出器を備えることを特徴とする。
When a decision error is detected, the digital information in the register of the feedback filter is replaced with a decision result based on the equalization characteristic not including the feedback system, for example, a partial response and a decoded sequence obtained by using the maximum likelihood decoding method. This also eliminates a determination error and prevents error propagation. Further, the present invention provides a feed-forward filter for providing a pre-stage equalization characteristic to a signal read from a recording medium, a determiner, a feedback filter for providing a post-stage equalization characteristic to a determination result by the determiner, and a feed-forward filter. A decision feedback equalizer including a subtractor that supplies a difference value between an output and an output of a feedback filter to a decision unit, including a decision error detector that detects a decision error when the difference value exceeds a predetermined threshold. It is characterized by the following.

【0016】本発明の判定帰還等化器は、判定誤り検出
器が判定誤りを検出したときフィードバックフィルタの
レジスタ内のディジタル値を変更するレジスタ変更手段
を備える。このレジスタ変更手段は、例えばフィードバ
ックフィルタのレジスタ内の値を全てゼロに変更するも
の、入力端のレジスタ内のディジタル値のみをゼロにす
るもの、あるいはフィードバックフィルタのレジスタ内
のディジタル値をパーシャルレスポンス及び最尤復号法
を用いて得られた値に変更するものとすることができ
る。
The decision feedback equalizer of the present invention includes register changing means for changing a digital value in a register of the feedback filter when a decision error detector detects a decision error. This register changing means may change all values in the register of the feedback filter to zero, change only the digital value in the register of the input terminal to zero, or convert the digital value in the register of the feedback filter into a partial response and The value may be changed to a value obtained by using the maximum likelihood decoding method.

【0017】本発明の判定帰還等化器は磁気記憶装置に
備えることができる。本発明によるディジタル磁気記録
装置は、従来用いらているPRML方式の回路を用いた
場合より高密度記録に適し、大容量化が図ることができ
る。
The decision feedback equalizer of the present invention can be provided in a magnetic storage device. The digital magnetic recording apparatus according to the present invention is suitable for high-density recording and can achieve a large capacity as compared with the case where a conventionally used PRML circuit is used.

【0018】[0018]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。最初に、本発明の原理について詳
細に説明する。先ず、フィードフォワードフィルタFF
Fの入力サンプル値をlk とし、FFFのタップ係数を
i (i=0,1,…,m−1)、フィードバックフィ
ルタFBFのタップ係数をbj (j=0,1,…,n−
1)とする。この時、FFFの出力サンプル値xk は次
の〔数1〕で表わされる。
Embodiments of the present invention will be described below with reference to the drawings. First, the principle of the present invention will be described in detail. First, the feedforward filter FF
The input sample value of F is 1 k , the tap coefficient of the FFF is f i (i = 0, 1,..., M−1), and the tap coefficient of the feedback filter FBF is b j (j = 0, 1,. −
1). At this time, the output sample value x k of the FFF is represented by the following [Equation 1].

【0019】[0019]

【数1】xk=Σi=0,m-1i・lk-i また、FBFの出力サンプル値yk は次の〔数2〕で表
わされる。
[Number 1] x k = Σ i = 0, m-1 f i · l ki Further, the output sample value y k of the FBF is represented by the following expression (2).

【0020】[0020]

【数2】yk=Σj=0,n-1j・dk-j この時、〔数1〕及び〔数2〕の差分値をzk=xk−y
kで定義すれば、zk≒{−1,0,1}であり、判定後
のサンプル値はdk={−1,0,1}となる。但し、
k とdk の関係は下記〔数3〕のとおりである。
Y k = Σ j = 0, n-1 b j · d kj At this time, the difference value of [ Equation 1] and [Equation 2] is represented by z k = x k −y
If it is defined by k , it is z k {-1, 0, 1}, and the sample value after determination is d k = {-1, 0, 1}. However,
The relationship between z k and d k is as shown in the following [Equation 3].

【0021】[0021]

【数3】dk=−1(zk<−T), dk=0 (−T≦zk≦T), dk=1 (zk>T) 上記〔数3〕において、Tは判定器106の閾値であ
る。ここでdk の判定が誤ってdk'になったと仮定する
と、以下に示す〔A〕〔B〕〔C〕〔D〕の場合分けが
考えられる。但し、dk=aがdk'=bと誤ったとき、
(dk,dk')=(a,b)と記すことにする。 〔A〕 (dk,dk')=(0,1)又は(dk,dk')=(−1,0)の場合 dk'=dk+1、かつ、yk'=b0k'+b1k-1+・・
・+bn-1k-n+1より、yk'は下記〔数4〕のように表
される。
D k = −1 (z k −T), d k = 0 (−T ≦ z k ≦ T), d k = 1 (z k > T) In the above [Equation 3], T is This is a threshold value of the determiner 106. Here, if incorrectly determined d k Assuming now d k ', it can be considered divided case of the following [A] [B] [C] [D]. However, when d k = a is incorrect as d k '= b,
(D k , d k ′) = (a, b). [A] When (d k , d k ′) = (0, 1) or (d k , d k ′) = (− 1, 0) d k ′ = d k +1 and y k ′ = b 0 d k '+ b 1 d k-1 + ...
From + b n-1 d k-n + 1 , y k ′ is expressed as the following [Equation 4].

【0022】[0022]

【数4】 yk'=b0(dk+1)+b1k-1+・・・+bn-1k-n+1 =b0+b0k+b1k-1+・・・+bn-1k-n+1 =b0+Σj=0,n-1j・dk-j =b0+yk ゆえに〔数4〕より、次の〔数5〕が成り立つ。Y k ′ = b 0 (d k +1) + b 1 d k-1 +... + B n-1 d k-n + 1 = b 0 + b 0 d k + b 1 d k-1 + · + B n-1 d k-n + 1 = b 0 + Σ j = 0, n-1 b j d kj = b 0 + y k Therefore, from [Equation 4], the following [Equation 5] holds.

【0023】[0023]

【数5】 zk'=xk−yk'=xk−b0−yk=−b0+zk 〔B〕 (dk,dk')=(1,0)又は(dk,dk')=(0,−1)の場合 dk'=dk−1、かつ、yk'=b0k'+b1k-1+・・
・+bn-1k-n+1より、yk'は下記〔数6〕のように表
される。
(5) z k ′ = x k −y k ′ = x k −b 0 −y k = −b 0 + z k [B] (d k , d k ′) = (1, 0) or (d k , d k ') = (0 , if the -1) d k' = d k -1 and,, y k '= b 0 d k' + b 1 d k-1 + ··
From + b n−1 d k−n + 1 , y k ′ is expressed as the following [Equation 6].

【0024】[0024]

【数6】 yk'=b0(dk−1)+b1k-1+・・・+bn-1k-n+1 =−b0+b0k+b1k-1+・・・+bn-1k-n+1 =−b0+Σj=0,n-1j・dk-j =−b0+yk ゆえに〔数6〕より、次の〔数7〕が成り立つ。Y k ′ = b 0 (d k −1) + b 1 d k−1 +... + B n−1 d k−n + 1 = −b 0 + b 0 d k + b 1 d k−1 + ... + b n-1 d k-n + 1 = −b 0 + Σ j = 0, n−1 b j · d kj = −b 0 + y k Therefore, from [Equation 6], the following [Equation 7] Holds.

【0025】[0025]

【数7】 zk'=xk−yk'=xk+b0−yk=b0+zk 〔C〕 (dk,dk')=(−1,1)の場合 dk'=dk+2、かつ、yk'=b0k'+b1k-1+・・
・+bn-1k-n+1より、yk'は下記〔数8〕のように表
される。
(7) z k ′ = x k −y k ′ = x k + b 0 −y k = b 0 + z k [C] In the case of (dk, dk ′) = (− 1, 1) d k ′ = d k + 2 and y k ′ = b 0 d k ′ + b 1 d k−1 +.
From + b n−1 d k−n + 1 , y k ′ is expressed as the following [Equation 8].

【0026】[0026]

【数8】 yk'=b0(dk+2)+b1k-1+・・・+bn-1k-n+1 =2b0+b0k+b1k-1+・・・+bn-1k-n+1 =2b0+Σj=0,n-1j・dk-j =2b0+yk ゆえに〔数8〕より、次の〔数9〕が成り立つ。Y k ′ = b 0 (d k +2) + b 1 d k-1 +... + B n-1 d k-n + 1 = 2b 0 + b 0 d k + b 1 d k-1 + · + B n-1 d k-n + 1 = 2b 0 + Σ j = 0, n-1 b j d kj = 2b 0 + y k Therefore, from [Equation 8], the following [Equation 9] holds.

【0027】[0027]

【数9】 zk'=xk−yk'=xk−2b0−yk=−2b0+zk 〔D〕 (dk,dk')=(1,−1)の場合 dk'=dk−2、かつ、yk'=b0k'+b1k-1+・・
・+bn-1k-n+1より、yk'は下記〔数10〕のように
表される。
In the case of z k ′ = x k −y k ′ = x k −2b 0 −y k = −2b 0 + z k [D] (d k , d k ′) = (1, −1) d k '= d k -2, and, y k' = b 0 d k '+ b 1 d k-1 + ··
From + b n-1 d k-n + 1 , y k ′ is expressed as the following [Equation 10].

【0028】[0028]

【数10】 yk'=b0(dk−2)+b1k-1+・・・+bn-1k-n+1 =-2b0+b0k+b1k-1+・・・+bn-1k-n+1 =−2b0+Σj=0,n-1j・dk-j =−2b0+yk ゆえに〔数10〕より、次の〔数11〕が成り立つ。Y k ′ = b 0 (d k −2) + b 1 d k−1 +... + B n−1 d k−n + 1 = −2b 0 + b 0 d k + b 1 d k−1 + ... + b n-1 d k-n + 1 = -2b 0 + Σ j = 0, n-1 b j · d kj = -2b 0 + y k Therefore, from [Equation 10], the following [Equation 11] Holds.

【0029】[0029]

【数11】 zk'=xk−yk'=xk+2b0−yk=2b0+zk 前記〔数5〕、〔数7〕、〔数9〕、〔数11〕より、
前記〔A〕〔B〕〔C〕〔D〕の各場合において、判定
を誤った次の時刻における差分値はFBFの最も入力側
に近いタップ係数b0 の項に依存することが分かる。
Z k ′ = x k −y k ′ = x k + 2b 0 −y k = 2b 0 + z k From the above-mentioned [Equation 5], [Equation 7], [Equation 9] and [Equation 11],
In each of the cases [A], [B], [C], and [D], it can be seen that the difference value at the next time when the determination is incorrect depends on the term of the tap coefficient b 0 closest to the input side of the FBF.

【0030】上記の原理より、誤りのない時はzk
{1,0,−1}であるから、ノイズによる変動も考慮
に入れ、本発明では±b0 と±1(符号同順)との間に
閾値τ、例えば±(b0+1)/2=±τを設けること
で判定誤りを検出する。図7は、本発明によるDFEの
一例の説明図である。このDEF702は、FFF10
0、減算器104、判定器106、FBF113に加え
て誤り検出器700及びレジスタ変更手段704を備え
る。磁気ディスク(図示せず)からの再生信号は、図1
と同様にFFF100に入力される。FFF100とF
BF113の差分値zk は、閾値τを有する誤り検出器
700に入力される。そして、誤り検出器700は、判
定誤りを起こした後の差分値zk'に対し、zk'>(b0
+1)/2あるいはzk'<−(b0+1)/2であるこ
とを検出したならば、復号結果が誤っていたとみなして
エラーフラグ703を発生する。レジスタ変更手段70
4は、誤り検出器700よりエラーフラグ703を受け
取って、FBFのレジスタ部701のデジタル情報を変
更し、例えば全て0にリセットする。これにより、ある
一定時間を経た後に正しく復号を再開することが可能と
なる。レジスタ変更手段704は、レジスタ部701の
入力端のレジスタ内のディジタル値のみをゼロにする変
更を行ってもよい。
According to the above principle, when there is no error, z k
Since {1, 0, -1}, fluctuations due to noise are also taken into consideration, and in the present invention, a threshold τ, for example, ± (b 0 +1) / 2, is set between ± b 0 and ± 1 (in the same order as the sign). = ± τ, a determination error is detected. FIG. 7 is an explanatory diagram of an example of the DFE according to the present invention. This DEF 702 is an FFF 10
0, an error detector 700 and a register changing unit 704 in addition to the subtractor 104, the determiner 106, and the FBF 113. A reproduction signal from a magnetic disk (not shown) is shown in FIG.
Is input to the FFF 100 in the same manner as described above. FFF100 and F
The difference value z k of the BF 113 is input to an error detector 700 having a threshold τ. Then, the error detector 700 compares the difference value z k ′ after the determination error has occurred with z k ′> (b 0
If it is detected that +1) / 2 or z k ′ <− (b 0 +1) / 2, an error flag 703 is generated on the assumption that the decoding result is incorrect. Register changing means 70
4 receives the error flag 703 from the error detector 700, changes the digital information in the register unit 701 of the FBF, and resets it to, for example, all 0s. This makes it possible to restart decoding correctly after a certain period of time. The register changing unit 704 may change only the digital value in the register at the input end of the register unit 701 to zero.

【0031】ここで、一例として、規格化線密度K=
3.0の場合を考える。この時、FBFのタップ数を1
0にして、等化誤差が最小となるようにFBFの最も入
力側に近いタップ係数b0 の値を求めたところ、b0
1.9007であった。故に閾値τは1と1.9007
の間、例えばτ≒1.5に設定される。ここでdk が誤
ることによる(zk-1,zk)の組み合わせにおけるzk'
の値を図8に示す。但し、zk-1 及びzk は真値である
ので、zk≒dk と見なして値を求めた。例えば〔A〕
の場合において、dk=0,dk'=1とする。この時zk
=0であったとすれば、〔数5〕よりzk'=−b0+zk
=−1.9007+0=−1.9007で与えられる
(図8の※印部分)。図8の表より、数値を丸で囲んだ
4つのパターン以外は全て|zk'|>1.5を満たして
いる。さらに、この4パターンは2、3時刻後に必ず閾
値τを超えることが確認されているため、誤り判定に対
し支障になることはない。
Here, as an example, the normalized linear density K =
Consider the case of 3.0. At this time, the number of taps of the FBF is set to 1
When the value of the tap coefficient b 0 closest to the input side of the FBF was determined so as to minimize the equalization error by setting it to 0 , b 0 =
1.9007. Therefore, the threshold τ is 1 and 1.9007
For example, τ ≒ 1.5 is set. Here, z k ′ in the combination of (z k−1 , z k ) due to erroneous d k
8 are shown in FIG. However, since z k−1 and z k are true values, the values were determined assuming that z k ≒ d k . For example, [A]
In the above case, d k = 0 and d k ′ = 1. At this time, z k
= 0, then from equation (5), z k ′ = −b 0 + z k
= −1.9007 + 0 = −1.9007 (* mark in FIG. 8). From the table in FIG. 8, all of the patterns except for the four patterns in which the numerical values are circled satisfy | z k ′ |> 1.5. Furthermore, since it has been confirmed that these four patterns always exceed the threshold value τ after a few times, there is no problem in error determination.

【0032】また、このタップ係数b0 を含むFFF及
びFBFのタップ係数は当然のことながら記録密度、厳
密には規格化線密度によって適切な値に設定するべきで
ある。下記の表1は、規格化線密度Kと、その規格化線
密度Kに対して等化誤差が最小となるように求められた
FBFの最も入力側に近いタップ係数b0 の値を示して
いる。表1から明らかなように、タップ係数b0 の値は
記録密度が増すとともに大きくなる。したがって、タッ
プ係数b0 に関係する閾値は記録密度や磁気ディスクゾ
ーンにより設定を変える必要がある。
The tap coefficients of the FFF and the FBF including the tap coefficient b 0 should be set to appropriate values depending on the recording density, more specifically, the normalized linear density. Table 1 below shows the normalized linear density K, and the value of the tap coefficient b 0 closest to the input side of the FBF obtained so as to minimize the equalization error with respect to the normalized linear density K. I have. As is clear from Table 1, the value of the tap coefficient b 0 increases as the recording density increases. Therefore, it is necessary to change the setting of the threshold value related to the tap coefficient b 0 depending on the recording density and the magnetic disk zone.

【0033】[0033]

【表1】 図9は、本発明によるDFEの他の例を示す説明図であ
る。この例では、FFF100、減算器104、判定器
106、FBF113を含むDFEに加えて、フィード
バック系を含まない等化手段、例えばパーシャルレスポ
ンスクラス4(PR4)901、クロック902及び最
尤復号回路903を用いる等化手段を備える。
[Table 1] FIG. 9 is an explanatory diagram showing another example of the DFE according to the present invention. In this example, in addition to the DFE including the FFF 100, the subtractor 104, the determiner 106, and the FBF 113, equalizing means not including a feedback system, such as a partial response class 4 (PR4) 901, a clock 902, and a maximum likelihood decoding circuit 903 Equalization means to be used are provided.

【0034】DFEの出力と平行して、パーシャルレス
ポンスクラス4(PR4)901、クロック902並び
に最尤復号回路903から構成されるPRMLの出力結
果を、FBF113と同じレジスタ長をもつレジスタ9
04に一時的に保存する。そして、誤り検出器700に
より差分値zk が閾値τを超えたことが検出されて誤り
検出器700よりエラーフラグ905が発生されると、
レジスタ変更手段907は、レジスタ904に保存され
ている判定結果を2値を3値に変換する回路906に供
給して3値データに変換したうえで、FBF113のレ
ジスタ701のデジタル情報と入れ換えることにより、
DFEのエラー伝播を防止する。遅延回路900は、判
定器106からFBF113のレジスタの内容をレジス
タ904の内容で入れ換えるタイミングを合わせるため
に設けられている。
In parallel with the output of the DFE, the output result of the PRML composed of the partial response class 4 (PR4) 901, the clock 902 and the maximum likelihood decoding circuit 903 is stored in a register 9 having the same register length as the FBF 113.
04 temporarily. Then, when the error detector 700 detects that the difference value z k has exceeded the threshold τ, and the error detector 700 generates an error flag 905,
The register change unit 907 supplies the determination result stored in the register 904 to a circuit 906 for converting a binary value to a ternary value, converts the result into ternary data, and replaces the ternary data with the digital information in the register 701 of the FBF 113. ,
Prevent DFE error propagation. The delay circuit 900 is provided to match the timing at which the contents of the register of the FBF 113 are replaced with the contents of the register 904 from the determiner 106.

【0035】[0035]

【発明の効果】本発明によると、高密度記録を実現する
ための信号処理手段としてDFEを用いる際、ある時刻
kで判定が誤ったと仮定すれば、次時刻k+1における
FFFの出力と時刻kにおけるFBFの出力の差分値に
対し、閾値を設定して誤りを検出し、その時にFBFの
レジスタ内のデジタル値を変更することにより、エラー
伝播を防ぐことが可能となる。
According to the present invention, when the DFE is used as a signal processing means for realizing high-density recording, if it is assumed that the determination is wrong at a certain time k, the output of the FFF at the next time k + 1 and the output of the FFF at the time k are obtained. By setting a threshold value for the difference value of the output of the FBF and detecting an error, and changing the digital value in the register of the FBF at that time, error propagation can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】判定帰還等化方式を含めた記録再生系の信号系
統図。
FIG. 1 is a signal system diagram of a recording / reproducing system including a decision feedback equalization system.

【図2】タップ数がmのトランスバーサルフィルタの
図。
FIG. 2 is a diagram of a transversal filter in which the number of taps is m.

【図3】タップ数が7のFFFトランスバーサルフィル
タの図。
FIG. 3 is a diagram of an FFF transversal filter having seven taps.

【図4】タップ数が10のFBFトランスバーサルフィ
ルタの図。
FIG. 4 is a diagram of an FBF transversal filter having ten taps.

【図5】孤立パターンに対するFFF、FBF通過後の
信号波形及びこれらの差分を取った信号波形の図。
FIG. 5 is a diagram of a signal waveform of an isolated pattern after passing through an FFF and an FBF, and a signal waveform obtained by taking a difference between the signals.

【図6】ランダムパターンに対するFFF、FBF通過
後の信号波形及びこれらの差分を取った信号波形の図。
FIG. 6 is a diagram of a signal waveform after passing through an FFF and an FBF with respect to a random pattern and a signal waveform obtained by taking a difference between them.

【図7】本発明によるDFEの一例の説明図。FIG. 7 is an explanatory diagram of an example of a DFE according to the present invention.

【図8】判定誤りが起きた次の時刻における差分値を示
した図。
FIG. 8 is a diagram showing a difference value at a time next to a time when a determination error has occurred.

【図9】本発明によるDFEの他の例の説明図。FIG. 9 is an explanatory diagram of another example of the DFE according to the present invention.

【符号の説明】[Explanation of symbols]

101…記録媒体、102…磁気記録ヘッド、103…
フィードフォワードフィルタ(FFF)、104…減算
器、106…判定器、110…3値を2値に変換する回
路、113…フィードバックフィルタ(FBF)、20
0,300,400…シフトレジスタ、201,30
1,401…タップ係数器、700…誤り検出器、70
1…レジスタ、702…DFE、703…エラーフラ
グ、704…レジスタ変更手段、900…遅延回路、9
01…PR4等化器、902…クロック、903…最尤
復号回路、904…レジスタ、906…2値を3値に変
換する回路、907…レジスタ変更手段
101: recording medium, 102: magnetic recording head, 103 ...
Feed forward filter (FFF), 104: subtractor, 106: determiner, 110: circuit for converting a ternary value into a binary value, 113: feedback filter (FBF), 20
0, 300, 400 ... shift register, 201, 30
1,401: tap coefficient unit, 700: error detector, 70
REFERENCE SIGNS LIST 1 register, 702 DFE, 703 error flag, 704 register changing means, 900 delay circuit, 9
01: PR4 equalizer, 902: clock, 903: maximum likelihood decoding circuit, 904: register, 906: circuit for converting binary to ternary, 907: register changing means

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 フィードフォワードフィルタを通して得
られた前段等化信号と、判定器によって判定された値を
フィードバックフィルタを通すことで得られた後段等化
信号との差分値を前記判定器に入力することによってデ
ィジタル記録信号を復号する判定帰還等化方法におい
て、 前記差分値が所定の閾値を超えたことにより判定誤りを
検出することを特徴とする判定帰還等化方法。
1. A difference value between a first-stage equalized signal obtained through a feedforward filter and a second-stage equalized signal obtained by passing a value determined by a determiner through a feedback filter is input to the determiner. A decision feedback equalization method for decoding a digital recording signal by detecting a decision error when the difference value exceeds a predetermined threshold value.
【請求項2】 前記閾値は、前記フィードバックフィル
タのタップ係数器の入力側に最も近いタップ係数をb0
とするとき、±b0と±1(符号同順)の間に設定され
ることを特徴とする請求項1記載の判定帰還等化方法。
2. The threshold value represents a tap coefficient closest to an input side of a tap coefficient unit of the feedback filter as b 0.
The decision feedback equalization method according to claim 1, wherein the value is set between ± b 0 and ± 1 (same order of sign).
【請求項3】 前記閾値は、記録媒体の記録密度に応じ
て設定されることを特徴とする請求項1記載の判定帰還
等化方法。
3. The method according to claim 1, wherein the threshold is set according to a recording density of a recording medium.
【請求項4】 前記閾値は、記録媒体の半径方向に設け
られた記録ゾーンに応じて設定されることを特徴とする
請求項1記載の判定帰還等化方法。
4. The method according to claim 1, wherein the threshold value is set according to a recording zone provided in a radial direction of the recording medium.
【請求項5】 前記判定誤りが検出されたとき、前記フ
ィードバックフィルタのレジスタ内のディジタル値を所
定の値にリセットすることを特徴とする請求項1〜4の
いずれか1項記載の判定帰還等化方法。
5. The decision feedback system according to claim 1, wherein a digital value in a register of said feedback filter is reset to a predetermined value when said decision error is detected. Method.
【請求項6】 前記判定誤りが検出されたとき、前記フ
ィードバックフィルタの入力端のレジスタ内のディジタ
ル値をゼロにすることを特徴とする請求項1〜4のいず
れか1項記載の判定帰還等化方法。
6. The decision feedback or the like according to claim 1, wherein when the decision error is detected, the digital value in the register at the input terminal of the feedback filter is set to zero. Method.
【請求項7】 前記判定誤りが検出されたとき、パーシ
ャルレスポンス及び最尤復号法を用いて得られた復号系
列で前記フィードバックフィルタのレジスタ内のデジタ
ル情報を入れ換えることを特徴とする請求項1〜4のい
ずれか1項記載の判定帰還等化方法。
7. The method according to claim 1, wherein when the decision error is detected, digital information in a register of the feedback filter is replaced with a partial response and a decoded sequence obtained by using a maximum likelihood decoding method. 5. The decision feedback equalization method according to any one of 4.
【請求項8】 記録媒体から読み出された信号に前段等
化特性を与えるフィードフォワードフィルタと、判定器
と、前記判定器による判定結果に後段等化特性を与える
フィードバックフィルタと、前記フィードフォワードフ
ィルタの出力と前記フィードバックフィルタの出力の差
分値を前記判定器に供給する減算器とを備える判定帰還
等化器において、 前記差分値が所定の閾値を超えたことにより判定誤りを
検出する判定誤り検出器を備えることを特徴とする判定
帰還等化器。
8. A feed-forward filter for providing a pre-equalization characteristic to a signal read from a recording medium, a determiner, a feedback filter for providing a post-equalization characteristic to a result determined by the determiner, and the feed-forward filter And a subtractor that supplies a difference value between the output of the feedback filter and the output of the feedback filter to the determiner, wherein a determination error is detected when the difference value exceeds a predetermined threshold value. A decision feedback equalizer characterized by comprising a device.
【請求項9】 前記判定誤り検出器が判定誤りを検出し
たとき前記フィードバックフィルタのレジスタ内のディ
ジタル値を変更するレジスタ変更手段を備えることを特
徴とする請求項8記載の判定帰還等化器。
9. The decision feedback equalizer according to claim 8, further comprising register changing means for changing a digital value in a register of said feedback filter when said decision error detector detects a decision error.
【請求項10】 前記レジスタ変更手段は、前記フィー
ドバックフィルタの入力端のレジスタ内のディジタル値
をゼロにすることを特徴とする請求項9記載の判定帰還
等化器。
10. The decision feedback equalizer according to claim 9, wherein said register changing means sets a digital value in a register at an input terminal of said feedback filter to zero.
【請求項11】 前記レジスタ変更手段は、前記フィー
ドバックフィルタのレジスタ内のディジタル値をパーシ
ャルレスポンス及び最尤復号法を用いて得られた値に変
更することを特徴とする請求項9記載の判定帰還等化
器。
11. The decision feedback system according to claim 9, wherein said register changing means changes a digital value in a register of said feedback filter to a value obtained by using a partial response and a maximum likelihood decoding method. Equalizer.
【請求項12】 請求項8〜11のいずれか1項記載の
判定帰還等化器を備えることを特徴とする磁気記憶装
置。
12. A magnetic storage device comprising the decision feedback equalizer according to claim 8. Description:
JP452097A 1997-01-14 1997-01-14 Decision feedback equalization method and decision feedback equalizer Pending JPH10198913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP452097A JPH10198913A (en) 1997-01-14 1997-01-14 Decision feedback equalization method and decision feedback equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP452097A JPH10198913A (en) 1997-01-14 1997-01-14 Decision feedback equalization method and decision feedback equalizer

Publications (1)

Publication Number Publication Date
JPH10198913A true JPH10198913A (en) 1998-07-31

Family

ID=11586338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP452097A Pending JPH10198913A (en) 1997-01-14 1997-01-14 Decision feedback equalization method and decision feedback equalizer

Country Status (1)

Country Link
JP (1) JPH10198913A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307017B1 (en) * 1998-04-15 2001-09-26 아끼구사 나오유끼 Signal processor having feedback loop control for decision feedback eqaulizer
JP2008547363A (en) * 2005-07-04 2008-12-25 フリースケール セミコンダクター インコーポレイテッド Ramping with a primed FIR filter in a multimode transmitter
US8290028B2 (en) 2007-06-01 2012-10-16 Renesas Electronics Corporation Input/output circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307017B1 (en) * 1998-04-15 2001-09-26 아끼구사 나오유끼 Signal processor having feedback loop control for decision feedback eqaulizer
JP2008547363A (en) * 2005-07-04 2008-12-25 フリースケール セミコンダクター インコーポレイテッド Ramping with a primed FIR filter in a multimode transmitter
US8094755B2 (en) 2005-07-04 2012-01-10 Freescale Semiconductor, Inc. Ramping in multimode transmitters using primed filters
US8290028B2 (en) 2007-06-01 2012-10-16 Renesas Electronics Corporation Input/output circuit

Similar Documents

Publication Publication Date Title
US6678230B2 (en) Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
KR101123090B1 (en) Adaptive equalizing apparatus and method
US5343335A (en) Signal processing system having intersymbol-interference cancelling means and method of same
US5917855A (en) Method and apparatus for detecting an original signal from a data storage device
US6791776B2 (en) Apparatus for information recording and reproducing
KR100986700B1 (en) Method for compensating an offset in an asymmetric reproduction signal
JP4151600B2 (en) Information reproducing method and information reproducing apparatus
US5805478A (en) Data detection method and apparatus in data storage device
JP2002298518A (en) Data error correcting method used in full response channel system
EP0853805B1 (en) Transmission, recording and reproduction of a digital information signal
EP1443512A1 (en) Electronic circuit for decoding a read signal from an optical storage medium
JPH10198913A (en) Decision feedback equalization method and decision feedback equalizer
KR100387233B1 (en) Method and device for detecting data of data storage
JP3331818B2 (en) Digital information reproducing device
EP1496515B1 (en) Method for adaptive recovery
US6163517A (en) Signal detection method of data recording/reproducing apparatus and device therefor
JPH04335260A (en) Decoder for adaptive maximum likelihood
KR100253735B1 (en) Synchronous partial response iv channel data detector in a digital vcr
EP1441344A1 (en) Electronic circuit for decoding a read signal from an optical storage medium
KR100257730B1 (en) Adaptive equalizer for dvcr
EP1408503B1 (en) Method for compensating an offset in an asymmetric reproduction signal
JPH11273256A (en) Automatic equalization circuit
KR20000004654A (en) Equalizer for digital vcr
KR100245340B1 (en) Equalizer for a digital vcr
JP4612615B2 (en) PRML detector