JPH1019746A - 透過電子顕微鏡試料の作製方法 - Google Patents

透過電子顕微鏡試料の作製方法

Info

Publication number
JPH1019746A
JPH1019746A JP8170838A JP17083896A JPH1019746A JP H1019746 A JPH1019746 A JP H1019746A JP 8170838 A JP8170838 A JP 8170838A JP 17083896 A JP17083896 A JP 17083896A JP H1019746 A JPH1019746 A JP H1019746A
Authority
JP
Japan
Prior art keywords
sample
cutting
groove
area
electron microscope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8170838A
Other languages
English (en)
Inventor
Hirohiko Sugawara
裕彦 菅原
Yoshino Fukai
佳乃 深井
Masakatsu Kimizuka
正勝 君塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8170838A priority Critical patent/JPH1019746A/ja
Publication of JPH1019746A publication Critical patent/JPH1019746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Sampling And Sample Adjustment (AREA)

Abstract

(57)【要約】 【課題】絶縁膜等の薄膜の剥離に起因する試料損傷を未
然に防ぐことが可能で、試料作製の歩留まりの高い透過
電子顕微鏡試料の製作方法を提供する。 【解決手段】半導体基板上に薄膜を積層した構造を有す
る試料片より切断領域を切断して観察領域を含む部分を
切り出した後、薄片化して透過電子顕微鏡試料を作製す
る方法であって、試料片より観察領域を含む部分を切り
出す前の段階において、試料片の切断領域、もしくは切
断領域と観察領域との間に、基板に衝撃を与えない加工
方法によって、所定幅で、深さが基板に達する連続した
溝を、観察領域を囲むように1列もしくは複数列形成し
た後、切断領域を切断する透過電子顕微鏡試料の作製方
法とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に薄
膜を積層した構造を有する試料片から透過電子顕微鏡試
料を作製する方法に係り、特に、絶縁膜剥離等に起因す
る試料損傷を未然に防ぐことが可能で、試料作製の歩留
まりの高い透過電子顕微鏡試料の作製方法に関する。
【0002】
【従来の技術】透過電子顕微鏡(TEM)試料、特に半
導体基板上に薄膜を積層した構造を有する半導体素子の
透過電子顕微鏡試料の作製においては、試料を切断・薄
片化する過程で、極力試料に損傷を与えないようにする
ことが重要である。従来、半導体基板上に絶縁膜、金属
膜等を何層にも積層した構造の半導体素子の断面観察を
行う場合、試料作製の初期段階において、あらかじめ元
のチップより観察領域を含む、さらに小さい試料片に分
割するため、通常の場合はダイシング・ソーによる切断
工程が用いられている。しかしこの場合、ダイシング・
ソーからの衝撃が強いため、試料によっては基板上に形
成された薄膜と基板との界面、または薄膜と薄膜との界
面において剥離が生じ、それが試料全面に伝搬するため
観察領域の半導体素子が損傷を受けて観察不能となり、
試料の作製時の歩留まりが低いという問題がある。
【0003】
【発明が解決しようとする課題】上述したごとく、従来
技術においては、ダイシング・ソーからの衝撃が強いた
め、基板上に形成された薄膜と基板、または薄膜と薄膜
との界面において剥離が生じ、それが試料全面に伝搬す
るため観察領域の素子が損傷を受けて観察不能となり、
試料作製時の歩留まりが低下するという問題がある。ま
た、上記薄膜の剥離を防ぐためには、半導体素子自体の
作製工程において、TEM試料作製時の切断箇所に相当
する領域の絶縁膜をあらかじめ除去しておくことが有効
である。しかし実際には、例えば、半導体素子の故障解
析を目的としたTEM観察等の場合に、故障箇所を事前
に予期した上で、その周辺の絶縁膜を半導体素子の作製
段階で素子機能を失うことなく、あらかじめ除去してお
くことは無理であり、現実的ではない。
【0004】本発明の目的は、上記従来技術における問
題点を解消するものであって、絶縁膜等の薄膜の剥離に
起因する試料損傷を未然に防ぐことが可能で、試料作製
の歩留まりの高い透過電子顕微鏡試料の製作方法を提供
することにある。
【0005】
【課題を解決するための手段】本発明の目的を達成する
ために、本発明は基本的に、ダイシング・ソー等による
切り代、または切り代と観察領域との間の領域に、あら
かじめ基板に達する深さの溝を形成しておくことによ
り、仮に、切りしろ周辺で膜の剥離が生じた場合におい
ても、あらかじめ形成しておいた溝の部分により剥離が
伝搬するのを有効に阻止することができ、試料の観察領
域が損傷を蒙ることを未然に防止するものである。本発
明は具体的に、特許請求の範囲に記載のような構成とす
るものである。すなわち、本発明は請求項1に記載のよ
うに、半導体基板上に薄膜を積層した構造を有する試料
片より切断領域を切断して観察領域を含む部分を切り出
した後、薄片化して透過電子顕微鏡試料を作製する方法
であって、上記試料片より観察領域を含む部分を切り出
す前の段階において、上記試料片の切断領域、もしくは
切断領域と観察領域との間に、上記基板に衝撃を与えな
い加工方法によって、所定幅で、深さが上記基板に達す
る連続した溝を、上記観察領域を囲むように1列もしく
は複数列形成した後、上記切断領域を切断する透過電子
顕微鏡試料の作製方法とするものである。このような試
料の作製方法とすることにより、例えば、衝撃の強いダ
イシング・ソーを用いて試料を切断しても、ダイシング
・ソーと絶縁膜等の薄膜と直接接触することがなくな
り、また絶縁膜等の薄膜の剥離の伝搬を溝部により有効
に阻止することができるので、絶縁膜等の薄膜の剥離が
引き金となって生じる試料損傷を未然に防ぐことが可能
となり、試料作製の歩留まりが向上する効果がある。ま
た、本発明は請求項2に記載のように、請求項1におい
て、所定幅で、深さが上記基板に達する連続した溝の形
成は、収束イオンビームもしくはレーザ光による透過電
子顕微鏡試料の作製方法とするものである。このよう
に、衝撃力が半導体基板に全く伝わらない加工方法で溝
(凹部)を形成するため、絶縁膜等の薄膜の剥離の伝搬
を有効に阻止できる良好な溝を形成することができ、絶
縁膜等の薄膜の剥離が引き金となって生じる試料損傷を
未然に防ぐことが可能となり、請求項1と同様に、試料
作製の歩留まりが向上する効果がある。
【0006】
【発明の実施の形態】
〈実施の形態1〉図1(a)、(b)に、初期の試料片
を4分の1に切断する場合を示す。なお、図1(b)
は、図1(a)の横断面図である。図において、ダイシ
ング・ソー(図示せず)による切断領域(切り代)5
を、例えば約50μmであると仮定し、切断領域5の幅
より片側に約25μm宛、両側で計約50μmだけ幅を
広くした溝形成領域4(約100μm幅)に相当する溝
を、あらかじめ半導体基板1に達する深さにまで、衝撃
の発生のない収束イオンビーム(FIB)を用いて形成
して置く。したがって、溝の形成時には、衝撃性のない
FIBを用いるため絶縁膜2の剥離が生じることなく、
有効に薄膜剥離の伝搬を阻止できる溝を形成することが
可能となる。これにより、ダイシング・ソーが試料と直
接接触する切り代5の周辺の半導体基板1上からは、剥
離しやすい絶縁膜2を含む基板上のすべての堆積物は除
去される。このため、本実施の形態では、ダイシング時
にダイシング・ソーと絶縁膜2とが直接接触することは
なくなり、絶縁膜2等の剥離が引き金となって生ずる試
料損傷を未然に防ぐことが可能となるので、試料作製時
の歩留まりが大幅に向上する効果がある。
【0007】〈実施の形態2〉図2(a)、(b)に、
本実施の形態で例示する試料の作製方法を模式的に示
す。なお、図2(b)は、図2(a)の横断面図であ
る。上述した実施の形態1と相違するところは、切断領
域(切り代)5の領域(中央約50μm幅)には溝を形
成せず、その両側の片側に各々約25μm幅の溝形成領
域4にのみ溝を形成するものである。本実施の形態で
は、仮に、ダイシング時に中央の約50μm幅のダイシ
ング領域において絶縁膜2の剥離が生じた場合でも、そ
の両側に設けた約25μm幅の溝形成領域4において絶
縁膜2の剥離の伝搬が有効に阻止されるため、TEM観
察領域の絶縁膜2は剥離されず、試料損傷を未然に防ぐ
ことができ、実施の形態1の場合と同様に、試料作製時
の歩留まりが向上する効果がある。
【0008】〈実施の形態3〉図3(a)、(b)に、
試料の観察領域3周囲をダイシング・ソーにより切断
し、観察領域3を切り出す場合の試料作製方法を模式的
に示す。なお、図3(b)は、図3(a)の横断面図で
ある。ダイシング・ソーによる切断領域(切り代)5と
観察領域3との間の任意の位置に、幅が約25μmの閉
じた溝を形成し、その外側で生じた絶縁膜2の剥離の伝
搬を溝形成領域4で阻止しようとするものである。本実
施の形態においては、切り代5の部分で生じた絶縁膜2
の剥離の伝搬を、観察領域3との間に位置する幅が約2
5μmの溝形成領域4のループ状に形成した溝により阻
止することが可能となるため、上記の実施の形態1およ
び2の場合と同様に、試料作製時の歩留まりが向上する
効果がある。なお、上述の本発明の実施の形態では、ダ
イシング・ソーの切り代が約50μm幅の場合について
説明したが、これが約50μm以上または以下であって
も溝形成領域において独立して絶縁膜の剥離伝搬阻止効
果が得られるため本発明は有効である。また、上述の実
施の形態では、絶縁膜の剥離伝搬阻止のための溝の幅が
約25μmの場合について説明したが、これは、ダイシ
ング・ソーによる切り代の幅とのマージンを確保するた
めである。また、溝の幅が広いほど切り代の幅とのマー
ジンは大きく取れるが、溝形成に要する時間は増大す
る。ダイシング・ソーの切り代のばらつきを考慮する必
要のない、例えば、上記実施の形態3のような場合に
は、溝の幅を約0.5μmまで小さくした場合において
も絶縁膜の剥離伝搬阻止効果が得られるため、本発明の
溝形成領域の溝の幅が約0.5μm以上の場合において
も有効である。さらに、上述の実施例では、試料片切断
の手段として、ダイシング・ソーを用いる場合について
述べたが、これを他の手段を用いて切断する場合におい
ても、溝形成領域において絶縁膜の剥離伝搬阻止効果が
得られるため、本発明は有効である。また、上述の実施
例では、絶縁膜の剥離伝搬阻止用の溝を形成する手段と
して収束イオンビーム(FIB)を用いたが、この他
に、レーザ光等を用いた場合においても剥離伝搬阻止用
の溝を形成することができ、衝撃を基板に与えない溝の
加工方法であれば適用することが可能である。
【0009】
【発明の効果】以上述べたように、本発明の透過電子顕
微鏡試料の作製方法によれば、絶縁膜剥離に起因する試
料損傷を未然に防ぐことが可能となり、試料作製の歩留
まりを大幅に向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1で例示した透過電子顕微
鏡試料の作製方法を示す模式図。
【図2】本発明の実施の形態2で例示した透過電子顕微
鏡試料の作製方法を示す模式図。
【図3】本発明の実施の形態3で例示した透過電子顕微
鏡試料の作製方法を示す模式図。
【符号の説明】
1…半導体基板 2…絶縁膜 3…観察領域 4…溝形成領域 5…切断領域(切り代) 6…切断中心

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に薄膜を積層した構造を有す
    る試料片より切断領域を切断して観察領域を含む部分を
    切り出した後、薄片化して透過電子顕微鏡試料を作製す
    る方法であって、上記試料片より観察領域を含む部分を
    切り出す前の段階において、上記試料片の切断領域、も
    しくは切断領域と観察領域との間に、上記基板に衝撃を
    与えない加工方法によって、所定幅で、深さが上記基板
    に達する連続した溝を、上記観察領域を囲むように1列
    もしくは複数列形成した後、上記切断領域を切断するこ
    とを特徴とする透過電子顕微鏡試料の作製方法。
  2. 【請求項2】請求項1において、所定幅で、深さが上記
    基板に達する連続した溝の形成は、収束イオンビームも
    しくはレーザ光によることを特徴とする透過電子顕微鏡
    試料の作製方法。
JP8170838A 1996-07-01 1996-07-01 透過電子顕微鏡試料の作製方法 Pending JPH1019746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8170838A JPH1019746A (ja) 1996-07-01 1996-07-01 透過電子顕微鏡試料の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8170838A JPH1019746A (ja) 1996-07-01 1996-07-01 透過電子顕微鏡試料の作製方法

Publications (1)

Publication Number Publication Date
JPH1019746A true JPH1019746A (ja) 1998-01-23

Family

ID=15912274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8170838A Pending JPH1019746A (ja) 1996-07-01 1996-07-01 透過電子顕微鏡試料の作製方法

Country Status (1)

Country Link
JP (1) JPH1019746A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010091562A (ja) * 2008-10-10 2010-04-22 3D−マイクロマック アーゲー 透過型電子顕微鏡法用サンプルの作成方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010091562A (ja) * 2008-10-10 2010-04-22 3D−マイクロマック アーゲー 透過型電子顕微鏡法用サンプルの作成方法および装置

Similar Documents

Publication Publication Date Title
KR100741864B1 (ko) 반도체장치의 제조방법
US8148240B2 (en) Method of manufacturing semiconductor chips
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US5882988A (en) Semiconductor chip-making without scribing
US7042105B2 (en) Methods for dicing wafer stacks to provide access to interior structures
KR20040020827A (ko) 반도체 칩 및 이의 제조 방법
US9490103B2 (en) Separation of chips on a substrate
US4033027A (en) Dividing metal plated semiconductor wafers
JPS6118135A (ja) 選択的エツチング方法及び質量輸送ベリードヘテロ構造レーザの製造方法
JP2002222777A (ja) 半導体装置及びその製造方法
JPH0936385A (ja) 半導体装置の製造方法
JPH1019746A (ja) 透過電子顕微鏡試料の作製方法
US6007730A (en) Method of manufacturing diamond heat sink
US20220005769A1 (en) Semiconductor structure
JPS6226839A (ja) 半導体基板
JP2004152967A (ja) 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
JP2005044901A (ja) 半導体ウェハ分割方法
CN110504214B (zh) 半导体组件制造方法和半导体组件
JPH02308551A (ja) 半導体ウェーハ
GB2318910A (en) Forming field oxide regions for semiconductor devices
JPH0786687A (ja) 半導体レーザ装置、その製造方法及び半導体レーザ用ウエハ
JPH06338563A (ja) 半導体装置及びその製造方法
US11417528B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JPH02253642A (ja) 半導体装置およびその製造方法
JP4013664B2 (ja) 半導体発光素子の製造方法