JPH10189680A - Semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing apparatus

Info

Publication number
JPH10189680A
JPH10189680A JP34834396A JP34834396A JPH10189680A JP H10189680 A JPH10189680 A JP H10189680A JP 34834396 A JP34834396 A JP 34834396A JP 34834396 A JP34834396 A JP 34834396A JP H10189680 A JPH10189680 A JP H10189680A
Authority
JP
Japan
Prior art keywords
chamber
wafer
semiconductor device
load lock
chb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34834396A
Other languages
Japanese (ja)
Inventor
Setsuo Suzuki
説男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34834396A priority Critical patent/JPH10189680A/en
Publication of JPH10189680A publication Critical patent/JPH10189680A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a semiconductor device manufacturing apparatus which is capable of transferring semiconductor devices in a shorter time by a method wherein the manufacturing apparatus is equipped with transfer arms as many as chambers and load locks, where the transfer arms transfer semiconductor devices and are disposed corresponding to the chambers and the load locks. SOLUTION: Gate valves which connect a main frame, chambers A and B, and a load lock L/L are opened at the same time. A first wafer inside the chamber A, a second wafer inside the chamber B, and a third wafer inside the load lock L/L are unloaded by transfer arms 12a, 12b, and 12c respectively at the same time. Then, a fourth wafer, a fifth wafer, and a sixth wafer are loaded into the chamber B, the load lock L/L, and the chamber A with the transfer arms 12a, 12b, and 12c respectively at the same time. The gate valves of the chambers A and B and the load lock L/L are closed at the same time. By this setup, a semiconductor device manufacturing apparatus of this constitution can be shortened in transfer time, improved in throughput, and lessened in manufacturing time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置を製
造する装置内の各チャンバを個別に分けることが可能な
マルチチャンバ方式の半導体装置製造装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chamber type semiconductor device manufacturing apparatus capable of individually dividing each chamber in an apparatus for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】図4は、従来のマルチチャンバ方式の半
導体装置製造装置の一例を示す平面図である。この半導
体装置製造装置1は、平行平板型の半導体装置製造装置
であって、図示矢印a方向に伸縮可能な1本の搬送用ア
ーム2が、搬送用チャンバ3の中央に図示矢印b方向に
回転可能なように装着されている。そして、装置入口で
あるロードロックL/Lと2つのチャンバChA、Ch
Bが、搬送用チャンバ3を挟んで対向するように設けら
れている。
2. Description of the Related Art FIG. 4 is a plan view showing an example of a conventional multi-chamber type semiconductor device manufacturing apparatus. The semiconductor device manufacturing apparatus 1 is a parallel-plate type semiconductor device manufacturing apparatus in which a single transfer arm 2 that can expand and contract in a direction indicated by an arrow a rotates in a direction indicated by an arrow b in the center of a transfer chamber 3. Mounted as possible. Then, the load lock L / L, which is the apparatus entrance, and the two chambers ChA and Ch
B are provided so as to face each other across the transfer chamber 3.

【0003】このような構成において、その動作例を図
5を参照して説明する。図5は、各チャンバChA、C
hB及びロードロックL/LにそれぞれウエハW1、W
2、W3が収容されており、チャンバChBに存在する
ウエハW2をロードロックL/Lへ移動させて回収し、
ロードロックL/Lに存在する未処理のウエハW3をチ
ャンバChAへ移動させ、チャンバChAに存在するウ
エハW1をチャンバChBへ移動させる作業についての
手順(S1〜S18)を示す。
An operation example of such a configuration will be described with reference to FIG. FIG. 5 shows each chamber ChA, C
hB and load lock L / L respectively
2, W3 is housed, and the wafer W2 present in the chamber ChB is moved to the load lock L / L and collected.
The procedure (S1 to S18) of the operation of moving the unprocessed wafer W3 existing in the load lock L / L to the chamber ChA and moving the wafer W1 existing in the chamber ChA to the chamber ChB will be described.

【0004】S1.メインフレームとチャンバChBを
繋ぐゲートバルブを開ける。 S2.搬送用アーム2によりチャンバChB中のウエハ
W2を搬出する。 S3.チャンバChBのゲートバルブを閉める。 S4.メインフレームとロードロックL/Lを繋ぐゲー
トバルブを開ける。 S5.搬送用アーム2によりロードロックL/Lにウエ
ハW2を収納する。 S6.ロードロックL/Lのゲートバルブを閉める。
S1. The gate valve connecting the main frame and the chamber ChB is opened. S2. The wafer W2 in the chamber ChB is unloaded by the transfer arm 2. S3. The gate valve of the chamber ChB is closed. S4. Open the gate valve connecting the mainframe and the load lock L / L. S5. The wafer W2 is stored in the load lock L / L by the transfer arm 2. S6. Close the load lock L / L gate valve.

【0005】S7.メインフレームとチャンバChAを
繋ぐゲートバルブを開ける。 S8.搬送用アーム2によりチャンバChA中のウエハ
W1を搬出する。 S9.チャンバChAのゲートバルブを閉める。 Sl0.チャンバChBのゲートバルブを開ける。 Sll.搬送用アーム2によりチャンバChBにウエハ
W1を収納する。 Sl2.チャンバChBのゲートバルブを閉める。
S7. The gate valve connecting the main frame and the chamber ChA is opened. S8. The wafer W1 in the chamber ChA is carried out by the transfer arm 2. S9. The gate valve of the chamber ChA is closed. SlO. The gate valve of the chamber ChB is opened. Sll. The wafer W1 is stored in the chamber ChB by the transfer arm 2. Sl2. The gate valve of the chamber ChB is closed.

【0006】Sl3.ロードロックL/Lのゲートバル
ブを開ける。 Sl4.搬送用アーム2によりロードロックL/L中の
ウエハW3を搬出する。 Sl5.ロードロックL/Lのゲートバルブを閉める。 Sl6.チャンバChBのゲートバルブを開ける。 S17.搬送用アーム2によりチャンバChBにウエハ
W3を収納する。 Sl8.チャンバChBのゲートバルブを閉める。 このように従来のマルチチャンバ方式の半導体装置製造
装置1では、以上のl8工程が必要となる。
Sl3. Open the gate valve of the load lock L / L. Sl4. The wafer W3 in the load lock L / L is unloaded by the transfer arm 2. S15. Close the load lock L / L gate valve. Sl6. The gate valve of the chamber ChB is opened. S17. The wafer W3 is stored in the chamber ChB by the transfer arm 2. S18. The gate valve of the chamber ChB is closed. As described above, in the conventional multi-chamber type semiconductor device manufacturing apparatus 1, the above-described step 18 is required.

【0007】[0007]

【発明が解決しようとする課題】上述した従来のマルチ
チャンバ方式の半導体装置製造装置1では、ロボットの
移動速度を速めたり搬送における移動距離の精度を高め
て搬送速度を速め、スループットを向上させているが、
それでも上記工程においては搬送のみに90秒以上の時
間を要していた。従って、この半導体装置製造装置1で
例えぱスパッタや化学気相(CVD)を行うときに、1
つのチャンバ中でのウエハの処理時間が例えぱ60秒程
度であって上記搬送時間を越えない場合は、搬送がスル
ープットを律速することになり、製品1つ当たりに要す
る製造時間が余計に掛かることになるという問題があっ
た。
In the conventional multi-chamber type semiconductor device manufacturing apparatus 1 described above, the moving speed of the robot is increased or the accuracy of the moving distance in the transfer is increased to increase the transfer speed and improve the throughput. But
Nevertheless, in the above process, it took 90 seconds or more only for the conveyance. Therefore, when the semiconductor device manufacturing apparatus 1 performs sputtering or chemical vapor deposition (CVD), for example,
If the processing time of a wafer in one chamber is about 60 seconds and does not exceed the above-mentioned transfer time, the transfer will limit the throughput, and the manufacturing time required for one product will be extra. There was a problem of becoming.

【0008】この発明は、以上の点に鑑み、マルチチャ
ンバ方式での搬送時間を短縮させることができる半導体
装置製造装置を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the foregoing, it is an object of the present invention to provide a semiconductor device manufacturing apparatus capable of shortening a transfer time in a multi-chamber system.

【0009】[0009]

【課題を解決するための手段】上記目的は、この発明に
よれば、マルチチャンバ方式の半導体装置の製造装置で
あって、前記半導体装置を搬送する搬送用アームをチャ
ンバ及びロードロックと同数設けることにより達成され
る。
According to the present invention, there is provided a multi-chamber type semiconductor device manufacturing apparatus, wherein the same number of transfer arms for transferring the semiconductor device as the number of chambers and load locks are provided. Is achieved by

【0010】上記構成によれば、各チャンバ及びロード
ロックに対応した搬送用アームを備えているので、より
高いスループットにて半導体装置を搬送することがで
き、装置の生産能力の向上させることができる。
According to the above configuration, since the transfer arm corresponding to each chamber and the load lock is provided, the semiconductor device can be transferred at a higher throughput, and the production capacity of the device can be improved. .

【0011】[0011]

【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照しながら詳細に説明する。尚、以下に述
べる実施形態は、この発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、この発
明の範囲は、以下の説明において特にこの発明を限定す
る旨の記載がない限り、これらの形態に限られるもので
はない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. The embodiments described below are preferred specific examples of the present invention,
Although various technically preferred limitations are given, the scope of the present invention is not limited to these forms unless otherwise specified in the following description.

【0012】図1は、この発明の半導体装置製造装置の
第1の実施形態を示す平面図である。この半導体装置製
造装置11は、平行平板型の半導体装置製造装置であっ
て、伸縮可能な3本の搬送用アーム12a、12b、1
2cが、搬送用チャンバ13の中央にそれぞれ回転可能
なように装着されている。そして、装置入口であるロー
ドロックL/Lと2つのチャンバChA、ChBが、搬
送用チャンバ13を挟んで対向するように設けられてい
る。
FIG. 1 is a plan view showing a first embodiment of a semiconductor device manufacturing apparatus according to the present invention. The semiconductor device manufacturing apparatus 11 is a parallel plate type semiconductor device manufacturing apparatus, and includes three extensible transfer arms 12a, 12b, 1
2c are rotatably mounted at the center of the transfer chamber 13, respectively. A load lock L / L, which is an entrance of the apparatus, and two chambers ChA and ChB are provided so as to face each other with the transfer chamber 13 interposed therebetween.

【0013】このような構成において、その動作例を説
明する。この例では、各チャンバChA、ChB及びロ
ードロックL/LにそれぞれウエハW1、W2、W3が
収容されており、チャンバChAに存在するウエハW1
をチャンバChBへ移動させ、チャンバChBに存在す
るウエハW2をロードロックL/Lへ移動させて回収
し、ロードロックL/Lに存在する未処理のウエハW3
をチャンバChAへ移動させる作業についての手順(S
1〜S4)を示す。
An operation example of such a configuration will be described. In this example, the wafers W1, W2, and W3 are accommodated in the respective chambers ChA and ChB and the load lock L / L, respectively, and the wafer W1 existing in the chamber ChA is provided.
Is moved to the chamber ChB, the wafer W2 existing in the chamber ChB is moved to the load lock L / L and collected, and the unprocessed wafer W3 existing in the load lock L / L is collected.
(S) for the operation of moving the gas to the chamber ChA
1 to S4).

【0014】Sl.メインフレームと各チャンバCh
A、ChB及びロードロックL/Lを繋ぐゲートバルブ
を同時に開ける。S2.搬送用アーム12aによりチャ
ンバChA中のウエハW1を、搬送用アーム12bによ
りチャンバChB中のウエハW2を、搬送用アーム12
cによりロードロックL/L中のウエハW3を同時に搬
出する。S3.搬送用アーム12aによりチャンバCh
BにウエハW1を、搬送用アーム12bによりロードロ
ックL/LにウエハW2を、搬送用アーム12cにより
チャンバChAにウエハW3を同時に収納する。S4.
各チャンバChA、ChB及びロードロックL/Lのゲ
ートバルブを同時に閉める。
Sl. Main frame and each chamber Ch
The gate valves connecting A, ChB and the load lock L / L are simultaneously opened. S2. The transfer arm 12a transfers the wafer W1 in the chamber ChA, and the transfer arm 12b transfers the wafer W2 in the chamber ChB.
The wafer W3 in the load lock L / L is simultaneously unloaded by c. S3. Chamber Ch by the transfer arm 12a
The wafer W1 is stored in B, the wafer W2 is loaded in the load lock L / L by the transfer arm 12b, and the wafer W3 is loaded in the chamber ChA by the transfer arm 12c. S4.
The gate valves of the chambers ChA and ChB and the load lock L / L are simultaneously closed.

【0015】このようにこの実施形態のマルチチャンバ
方式の半導体装置製造装置11では、以上の4工程のみ
で良いので、20秒程度で搬送を終了することができ
る。また、全てのチャンバ中で一斉にウエハの処理を行
うため、全てのチャンバ中で最も処理時間の掛かるチャ
ンバでの処理時間が他のチャンバでの処理時間を律速す
ることとなる。従って、ウエハの処理時間が例えばチャ
ンバChAにて40秒程度、チャンバChBにて30秒
程度要する場合、従来の半導体装置製造装置1では搬送
に90秒程度要するため、1枚のウエハを製造するのに
要する時間は90秒であったものが、この実施形態の半
導体装置製造装置11では搬送が20秒程度であるの
で、1枚のウエハを製造するのに要する時間は40秒+
20秒=60秒で済むことになる。
As described above, in the multi-chamber type semiconductor device manufacturing apparatus 11 of this embodiment, since only the above four steps are required, the transfer can be completed in about 20 seconds. In addition, since wafer processing is performed simultaneously in all chambers, the processing time in the chamber requiring the longest processing time in all chambers determines the processing time in other chambers. Therefore, when the processing time of the wafer is, for example, about 40 seconds in the chamber ChA and about 30 seconds in the chamber ChB, the conventional semiconductor device manufacturing apparatus 1 requires about 90 seconds for the transfer, so that one wafer is manufactured. Is 90 seconds, but in the semiconductor device manufacturing apparatus 11 of this embodiment, the transfer is about 20 seconds, so the time required to manufacture one wafer is 40 seconds +
20 seconds = 60 seconds.

【0016】以上のようにこの実施形態のマルチチャン
バ方式の半導体装置製造装置11では、搭載した2つの
チャンバChA、ChB及び1つのロードロックL/L
と同数の3本の搬送用アーム12a、12b、12cを
用いて搬送を一度に行うようにしているので、以上の4
工程のみで良く、搬送に要する時間を短縮させることが
できる。従って、チャンバやロードロックを複数搭載し
た半導体装置製造装置、例えば図2に示す第2の実施形
態のような3つのチャンバChA、ChB、ChCと1
つのロードロックL/Lを搭載した半導体装置製造装置
21や、図3に示す第3の実施形態のような2つのチャ
ンバChA、ChBと2つのロードロックL/LA、L
/LBを搭載した半導体装置製造装置31の場合は、4
本の搬送用アーム22a、22b、22c、22d又は
32a、32b、32c、32dを備えるようにすれば
良い。
As described above, in the semiconductor device manufacturing apparatus 11 of the multi-chamber system according to this embodiment, the two mounted chambers ChA and ChB and one load lock L / L
Since the transfer is performed at once using the same three transfer arms 12a, 12b, and 12c,
Only the steps are required, and the time required for transport can be reduced. Accordingly, a semiconductor device manufacturing apparatus equipped with a plurality of chambers and load locks, for example, three chambers ChA, ChB, ChC and 1 as in the second embodiment shown in FIG.
A semiconductor device manufacturing apparatus 21 equipped with two load locks L / L, and two chambers ChA and ChB and two load locks L / LA and L as in the third embodiment shown in FIG.
In the case of the semiconductor device manufacturing apparatus 31 equipped with / LB, 4
What is necessary is just to provide the arm 22a, 22b, 22c, 22d for a book or 32a, 32b, 32c, 32d.

【0017】図2に示すこの発明の半導体装置製造装置
の第2の実施形態を用いて、スパッタ法により半導体装
置の配線用薄膜を形成する場合について説明する。ここ
で、配線としては、上からTiN/Al−0.5%Cu
/Ti(100nm/500nm/50nm)を形成す
るものとし、この例では、各チャンバChA、ChB、
ChC及びロードロックL/LにそれぞれウエハW1、
W2、W3、W4が収容されており、チャンバChAに
てTiを成膜し、チャンバChBにてAL−0.5%C
uを成膜し、チャンバChCにてTiNを成膜する。
A case in which a thin film for wiring of a semiconductor device is formed by a sputtering method using a second embodiment of the semiconductor device manufacturing apparatus of the present invention shown in FIG. 2 will be described. Here, as the wiring, TiN / Al-0.5% Cu
/ Ti (100 nm / 500 nm / 50 nm). In this example, each chamber ChA, ChB,
Wafers W1 and ChC and load locks L / L, respectively.
W2, W3 and W4 are housed, Ti is deposited in the chamber ChA, and AL-0.5% C is deposited in the chamber ChB.
u is formed, and TiN is formed in the chamber ChC.

【0018】そして、チャンバChAに存在するウエハ
W1をチャンバChBへ移動させ、チャンバChBに存
在するウエハW2をチャンバChCへ移動させ、チャン
バChCに存在するウエハW3をロードロックL/Lへ
移動させて回収し、ロードロックL/Lに存在する未処
理のウエハW4をチャンバChAへ移動させる。
Then, the wafer W1 existing in the chamber ChA is moved to the chamber ChB, the wafer W2 existing in the chamber ChB is moved to the chamber ChC, and the wafer W3 existing in the chamber ChC is moved to the load lock L / L. The unprocessed wafer W4 that has been collected and is present in the load lock L / L is moved to the chamber ChA.

【0019】各チャンバChA、ChB、ChCでのT
i、Al−0.5%Cu、TiNの成膜条件及び成膜時
問は以下の通りである。 チャンバChA:Ti成膜厚600nm、Sp.Pow
er3kW、Ar75sccm、Sp.Temp150
°C、処理時問30秒 チャンバChB:Al−0.5%Cu成膜厚500n
m、Sp.Power13kW、Ar48sccm、S
p.Temp300°C、処理時問30秒 チャンバChC:TiN成膜厚100nm、Sp.Po
wer8kW、Ar/N2=20/60sccm、S
p.Temp200°C、処理時問40秒
T in each chamber ChA, ChB, ChC
The film forming conditions and film forming conditions for i, Al-0.5% Cu, and TiN are as follows. Chamber ChA: Ti film thickness 600 nm, Sp. Pow
er3 kW, Ar 75 sccm, Sp. Temp150
° C, processing time 30 seconds Chamber ChB: Al-0.5% Cu film thickness 500n
m, Sp. Power13kW, Ar48sccm, S
p. Temp 300 ° C., processing time 30 seconds Chamber ChC: TiN film thickness 100 nm, Sp. Po
war8kW, Ar / N2 = 20 / 60sccm, S
p. Temp 200 ° C, processing time 40 seconds

【0020】Sl.各チャンバChA、ChB、ChC
での処理を同時に開始し、チャンバChA、ChBでの
処理終了後はチャンバChCでの処理が終了するまでチ
ャンバChA、ChB内のウエハW1、W2は待機す
る。 S2.メインフレームと各チャンバChA、ChB、C
hC及びロードロックL/Lを繋ぐゲートバルブを同時
に開ける。 S3.搬送用アーム22aによりチャンバChA中のウ
エハW1を、搬送用アーム22bによりチャンバChB
中のウエハW2を、搬送用アーム22cによりチャンバ
ChC中のウエハW3を、搬送用アーム22dによりロ
ードロックL/L中のウエハW4を同時に搬出する。
Sl. Each chamber ChA, ChB, ChC
At the same time, and after the processing in the chambers ChA and ChB is completed, the wafers W1 and W2 in the chambers ChA and ChB wait until the processing in the chamber ChC is completed. S2. Main frame and each chamber ChA, ChB, C
Open the gate valve connecting the hC and the load lock L / L at the same time. S3. The wafer W1 in the chamber ChA is transferred by the transfer arm 22a to the chamber ChB by the transfer arm 22b.
The wafer W2 in the chamber ChC is unloaded at the same time by the transfer arm 22c, and the wafer W4 in the load lock L / L is unloaded by the transfer arm 22d.

【0021】S4.搬送用アーム22aによりチャンバ
ChBにウエハW1を、搬送用アーム22bによりチャ
ンバChCにウエハW2を、搬送用アーム22cにより
ロードロックL/LにウエハW3を、搬送用アーム22
dによりチャンバChAにウエハW4を同時に収納す
る。 S5.各チャンバChA、ChB、ChC及びロードロ
ックL/Lのゲートバルブを同時に閉める。 以上の動作により、ウエハ1枚当たりの製造時間は60
秒である。
S4. The transfer arm 22a transfers the wafer W1 to the chamber ChB, the transfer arm 22b transfers the wafer W2 to the chamber ChC, the transfer arm 22c transfers the wafer W3 to the load lock L / L, and the transfer arm 22c.
The wafer W4 is simultaneously stored in the chamber ChA by d. S5. The gate valves of the chambers ChA, ChB, ChC and the load lock L / L are simultaneously closed. By the above operation, the manufacturing time per wafer is 60
Seconds.

【0022】図3に示すこの発明の半導体装置製造装置
の第3の実施形態を用いて、CVD法により半導体装置
の配線用薄膜を形成する場合について説明する。ここ
で、配線としては、W(600nm)を形成するものと
し、この例では、各チャンバChA、ChB及び各ロー
ドロックL/LA、L/LBにそれぞれウエハW1、W
2、W3、W4が収容されており、各チャンバChA、
ChBにてWを成膜する。
A case where a thin film for wiring of a semiconductor device is formed by a CVD method using a third embodiment of the semiconductor device manufacturing apparatus of the present invention shown in FIG. 3 will be described. Here, it is assumed that W (600 nm) is formed as the wiring, and in this example, the wafers W1 and W are respectively provided in the chambers ChA and ChB and the load locks L / LA and L / LB.
2, W3 and W4 are accommodated, and each chamber ChA,
W is deposited on ChB.

【0023】そして、チャンバChAに存在するウエハ
W1をロードロックL/LAへ移動させて回収し、チャ
ンバChBに存在するウエハW2をロードロックL/L
Bへ移動させて回収し、ロードロックL/LAに存在す
るウエハW3をチャンバChAへ移動させ、ロードロッ
クL/LBに存在するウエハW4をチャンバChBへ移
動させる。
Then, the wafer W1 existing in the chamber ChA is moved to the load lock L / LA and collected, and the wafer W2 existing in the chamber ChB is loaded in the load lock L / L.
B, the wafer W3 in the load lock L / LA is moved to the chamber ChA, and the wafer W4 in the load lock L / LB is moved to the chamber ChB.

【0024】各チャンバChA、ChBでのWの成膜条
件及び成膜時間は以下の通りである。 チャンバChA:W成膜厚600nm、WF6/H2/
Ar=75/500/2800scm、Pressur
e10640Pa、温度450°C、滞在時間50秒 チャンバChB:W成膜厚600nm、WF6/H2/
Ar=75/500/2800scm、Pressur
e10640Pa、温度450°C、滞在時間50秒
The film forming conditions and the film forming time in each chamber ChA and ChB are as follows. Chamber ChA: W film thickness 600 nm, WF6 / H2 /
Ar = 75/500 / 2800scm, Pressur
e 10640 Pa, temperature 450 ° C., stay time 50 seconds Chamber ChB: W film thickness 600 nm, WF6 / H2 /
Ar = 75/500 / 2800scm, Pressur
e10640Pa, temperature 450 ° C, stay time 50 seconds

【0025】Sl.各チャンバChA、ChBでの処理
を同時に開始し、同時に終了する。 S2.メインフレームと各チャンバChA、ChB及び
各ロードロックL/LA、L/LBを繋ぐゲートバルブ
を同時に開ける。 S3.搬送用アーム32aによりチャンバChA中のウ
エハW1を、搬送用アーム32bによりチャンバChB
中のウエハW2を、搬送用アーム32cによりロードロ
ックL/LA中のウエハW3を、搬送用アーム32dに
よりロードロックL/LB中のウエハW4を同時に搬出
する。
Sl. The processing in each of the chambers ChA and ChB starts simultaneously and ends at the same time. S2. The gate valves connecting the main frame to the chambers ChA and ChB and the load locks L / LA and L / LB are opened simultaneously. S3. The wafer W1 in the chamber ChA is transferred by the transfer arm 32a to the chamber ChB by the transfer arm 32b.
The wafer W2 in the load lock L / LA is unloaded simultaneously by the transfer arm 32c, and the wafer W4 in the load lock L / LB is unloaded by the transfer arm 32d.

【0026】S4.搬送用アーム32aによりロードロ
ックL/LAにウエハW1を、搬送用アーム32bによ
りロードロックL/LBにウエハW2を、搬送用アーム
32cによりチャンバChAにウエハW3を、搬送用ア
ーム32dによりチャンバChBにウエハW4を同時に
収納する。 S5.各チャンバChA、ChB及び各ロードロックL
/LA、L/LBのゲートバルブを同時に閉める。 以上の動作により、ウエハ1枚当たりの製造時間は70
秒である。
S4. The transfer arm 32a transfers the wafer W1 to the load lock L / LA, the transfer arm 32b transfers the wafer W2 to the load lock L / LB, the transfer arm 32c transfers the wafer W3 to the chamber ChA, and the transfer arm 32d transfers the wafer W3 to the chamber ChB. The wafer W4 is stored at the same time. S5. Each chamber ChA, ChB and each load lock L
/ LA and L / LB gate valves are simultaneously closed. By the above operation, the manufacturing time per wafer is 70
Seconds.

【0027】上述した各実施形態のマルチチャンバ方式
の半導体装置製造装置11、21、31では、搬送時間
を短縮してスループットを向上させ、製品1個を製造す
るのに要する時間を短縮させることができる。
In the multi-chamber type semiconductor device manufacturing apparatuses 11, 21 and 31 of the above-described embodiments, the transfer time can be shortened to improve the throughput, and the time required to manufacture one product can be shortened. it can.

【0028】[0028]

【発明の効果】以上述べたようにこの発明によれば、マ
ルチチャンバ方式での搬送時間を短縮させることができ
る。
As described above, according to the present invention, the transfer time in the multi-chamber system can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の半導体装置製造装置の第1の実施形
態を示す平面図。
FIG. 1 is a plan view showing a first embodiment of a semiconductor device manufacturing apparatus of the present invention.

【図2】この発明の半導体装置製造装置の第2の実施形
態を示す平面図。
FIG. 2 is a plan view showing a second embodiment of the semiconductor device manufacturing apparatus of the present invention.

【図3】この発明の半導体装置製造装置の第3の実施形
態を示す平面図。
FIG. 3 is a plan view showing a third embodiment of the semiconductor device manufacturing apparatus of the present invention.

【図4】従来の半導体装置製造装置の一例を示す平面
図。
FIG. 4 is a plan view showing an example of a conventional semiconductor device manufacturing apparatus.

【図5】図4の半導体装置製造装置の動作例を示す平面
図。
FIG. 5 is a plan view showing an operation example of the semiconductor device manufacturing apparatus of FIG. 4;

【符号の説明】[Explanation of symbols]

11、21、31・・・半導体装置製造装置、12a、
12b、12c、22a、22b、22c、22d、3
2a、32b、32c、32d・・・搬送用アーム、C
hA、ChB、ChC・・・チャンバ、L/L、L/L
A、L/LB・・・ロードロック
11, 21, 31... Semiconductor device manufacturing apparatus, 12a,
12b, 12c, 22a, 22b, 22c, 22d, 3
2a, 32b, 32c, 32d: Transfer arm, C
hA, ChB, ChC ... chamber, L / L, L / L
A, L / LB ... load lock

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 マルチチャンバ方式の半導体装置の製造
装置であって、 前記半導体装置を搬送する搬送用アームをチャンバ及び
ロードロックと同数設けたことを特徴とする半導体装置
製造装置。
1. An apparatus for manufacturing a semiconductor device of a multi-chamber system, wherein the same number of transfer arms for transferring the semiconductor device as the number of chambers and load locks are provided.
【請求項2】 前記各搬送用アームによる搬送を同時に
行うようにした請求項1に記載の半導体装置製造装置。
2. The semiconductor device manufacturing apparatus according to claim 1, wherein the transfer by the transfer arms is performed simultaneously.
【請求項3】 メインフレームと前記各チャンバ及びロ
ードロックを繋ぐゲートバルブを同時に開け、前記各搬
送用アームによる搬送を同時に行い、前記ゲートバルブ
を同時に閉めるようにした請求項1に記載の半導体装置
製造装置。
3. The semiconductor device according to claim 1, wherein a gate valve connecting the main frame to each of the chambers and the load lock is opened at the same time, the transfer by the transfer arms is performed at the same time, and the gate valve is closed at the same time. Manufacturing equipment.
JP34834396A 1996-12-26 1996-12-26 Semiconductor device manufacturing apparatus Pending JPH10189680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34834396A JPH10189680A (en) 1996-12-26 1996-12-26 Semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34834396A JPH10189680A (en) 1996-12-26 1996-12-26 Semiconductor device manufacturing apparatus

Publications (1)

Publication Number Publication Date
JPH10189680A true JPH10189680A (en) 1998-07-21

Family

ID=18396398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34834396A Pending JPH10189680A (en) 1996-12-26 1996-12-26 Semiconductor device manufacturing apparatus

Country Status (1)

Country Link
JP (1) JPH10189680A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028587A1 (en) * 1998-11-09 2000-05-18 Tokyo Electron Limited Processing device
US7179397B2 (en) * 1997-11-20 2007-02-20 Tru-Si Technologies, Inc. Plasma processing methods and apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179397B2 (en) * 1997-11-20 2007-02-20 Tru-Si Technologies, Inc. Plasma processing methods and apparatus
WO2000028587A1 (en) * 1998-11-09 2000-05-18 Tokyo Electron Limited Processing device
US6802934B2 (en) 1998-11-09 2004-10-12 Tokyo Electron Limited Processing apparatus

Similar Documents

Publication Publication Date Title
JPH0533529B2 (en)
JPH05304112A (en) Vacuum processor
JP2000129442A (en) Deposition apparatus
JP4494523B2 (en) Inline type wafer transfer apparatus and substrate transfer method
JPH0799224A (en) Multiple-chamber type semiconductor manufacturing apparatus
JPH10189680A (en) Semiconductor device manufacturing apparatus
JP4477982B2 (en) Cluster tool processing system and dwell time monitoring program
JP2005322762A (en) Substrate processing apparatus
JPH07230942A (en) Multichamber system and its control method
JP2001239144A (en) Load lock type vacuum apparatus
JP2004153185A (en) Substrate treatment method
JPS59208836A (en) Manufacturing device for semiconductor
JPH09115985A (en) Wafer transfer chamber and preheating method for wafer
JP3025811B2 (en) Substrate processing equipment
JP3082148B2 (en) Compound type wafer processing equipment
KR100251274B1 (en) Method for sequence processing of wafer single loading type semiconductor system
JP2006222328A (en) Substrate treatment apparatus
JPH01230250A (en) Cvd apparatus
JPS60102744A (en) Vacuum treater
KR100342298B1 (en) Cluster tool for manufacturing a wafer
JPH09181060A (en) Thin-film formation device
JP2005136021A (en) Substrate-processing equipment
JP2761579B2 (en) Substrate processing equipment
JPH07153693A (en) Multichamber type equipment for forming film
JPH05275344A (en) Substrate treatment apparatus