JPH10189467A - ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法及び装置 - Google Patents

ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法及び装置

Info

Publication number
JPH10189467A
JPH10189467A JP9325496A JP32549697A JPH10189467A JP H10189467 A JPH10189467 A JP H10189467A JP 9325496 A JP9325496 A JP 9325496A JP 32549697 A JP32549697 A JP 32549697A JP H10189467 A JPH10189467 A JP H10189467A
Authority
JP
Japan
Prior art keywords
chamber
gas
film
heater
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9325496A
Other languages
English (en)
Other versions
JP4365459B2 (ja
Inventor
Ii Elli
イー エリー
Shia Riichun
シア リ−チュン
G Paul
ジー ポール
Newen Bang
ニューエン バング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10189467A publication Critical patent/JPH10189467A/ja
Application granted granted Critical
Publication of JP4365459B2 publication Critical patent/JP4365459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 厚さの均一性、良好なギャップフィル性能、
高密度、低水分を有する誘電膜を形成する高温堆積、加
熱及び効率のよい洗浄のシステム、方法及び装置の提
供。 【解決手段】 約１００〜７６０torrの圧力のチャンバ
内でシリコン、酸素及びドーパントの反応から少なくと
も５００℃の温度のヒータ上の基板上に、ドーパント原
子を含むドープ酸化シリコン膜を堆積させる工程；及び
前記ドーパント原子を前記基板内に拡散させるために前
記ドープ酸化シリコン膜を加熱して前記超薄ドープ領域
を形成する工程を含むチャンバ内で基板の超薄ドープ領
域を形成する方法を用いる。

Description

【発明の詳細な説明】
【０００１】関連出願のクロス・リファレンス 本出願は、共同発明者としてJonathan Frankel, Hari P
onnekanti, Inna Shmurun & Visweswaren Sivaramakris
hnanが挙げられた『高温処理チャンバ用ヒータ／リフト
アセンブリ』と称する同時出願及び共同譲渡された特許
出願；共同発明者として Jonathan Frankel & Visweswa
ren Sivaramakrishnanが挙げられた『高温処理チャンバ
用チャンバライナー』と称する同時出願及び共同譲渡さ
れた特許出願；Gary Fong & Irwin Silvestre が挙げら
れた『リモートプラズマ系を底に取り付けた基板処理装
置』と称する同時出願及び共同譲渡された特許出願；発
明者としてJonathan Frankelが挙げられた『高温処理チ
ャンバ用リフトアセンブリ』と称する同時出願及び共同
譲渡された特許出願；共同発明者としてVisweswaren Si
varamakrishnan & Gary Fongが挙げられた『熱（非プラ
ズマ）処理においてチャンバ洗浄の終わりを検出するシ
ステム及び方法』と称する同時出願及び共同譲渡された
特許出願；共同発明者としてJonathan Frankel, Inna S
hmurun, Visweswaren Sivaramakrishnan & Eugene Fuks
hanskiが挙げられた『高温処理チャンバ用リッドアセン
ブリ』と称する同時出願及び共同譲渡された特許出願；
共同発明者として Gary Fong, Li-Qun Xia, Srinivas N
emani & Ellie Yiehが挙げられた『基板処理システムに
おける表面の洗浄方法及び装置』と称する同時出願及び
共同譲渡された特許出願；共同発明者として Li-Qun Xi
a, Visweswaren Sivaramakrishnan, Srinivas Nemani,
Ellie Yieh & Gary Fongが挙げられた『チャンバ材料表
面からフッ素をゲッタリングする方法及び装置』と称す
る同時出願及び共同譲渡された特許出願；共同発明者と
してLi-Qun Xia, Ellie Yieh & SrinivasNemaniが挙げ
られた『大気圧未満及び高温条件で含金属誘電層を堆積
する方法及び装置』と称する同時出願及び共同譲渡され
た特許出願；共同発明者としてEllie Yieh, Li-Qun Xia
& Srinivas Nemaniが挙げられた『浅いトレンチ分離の
ための方法及び装置』と称する同時出願及び共同譲渡さ
れた特許出願；発明者としてJonathan Frankelが挙げら
れた『気相成長装置の温度を制御するシステム及び方
法』と称する同時出願及び共同譲渡された特許出願；共
同発明者として Gary Fong, Fong Chang & Long Nguyen
が挙げられた『マイクロ波洗浄用前安定化プラズマ生成
のための方法及び装置』と称する同時出願及び共同譲渡
された特許出願；共同発明者としてVisweswaren Sivara
makrishnan, Ellie Yieh, Jonathan Frankel, Li-Qun X
ia, Gary Fong, Srinivas Nemani, Irwin Silvestre, I
nna Shmurun & Tim Levine挙げられた『半導体ウェハの
高温処理システム及び方法』と称する同時出願及び共同
譲渡された特許出願に関する。上記の参考出願の各々は
本発明の譲受人の Applied Materials社に譲渡され、そ
れらの明細書の記載は本願明細書に含まれるものとす
る。
【０００２】発明の背景 本発明は、半導体処理に関する。更に詳細には、本発明
は、約５００℃より高い温度で高アスペクト比の特徴に
わたって含水量が少なくかつ縮みの小さい誘電膜を形成
する方法及び装置に関する。本発明の実施例は、ホウリ
ンケイ酸塩ガラス（ＢＰＳＧ）膜、ホウケイ酸塩（ＢＳ
Ｇ）膜又はリンケイ酸塩ガラス（ＰＳＧ）膜のようなド
ープ誘電膜を堆積しかつ例えば、ソース／ドレーン接合
部分又は浅いトレンチ分離のチャネルストップ拡散部分
として用いられる超薄ドープ領域を形成するのに特に有
用である。更に、本発明の実施例は、含金属誘電（ＰＭ
Ｄ）層、金属間誘電（ＩＭＤ）層又は他の誘電層として
用いられるドープ誘電膜を堆積させるために用いられ
る。本発明の他の実施例は、浅いトレンチ分離充填酸化
物として用いられる非ドープケイ酸塩ガラス（ＵＳＧ）
膜、絶縁層、キャッピング層又は他の層の非ドープ誘電
膜を堆積するために用いられる。
【０００３】最新の半導体デバイスを製造するのに主要
なステップの１つは、半導体基板上に誘電層を形成する
ステップである。周知のように、かかる誘電層は化学気
相成長（ＣＶＤ）によって堆積される。従来のＣＶＤ熱
処理においては、反応性ガスが基板表面に供給され、熱
誘導化学反応（均一又は不均一）が起こって所望の膜を
生成する。従来のプラズマ処理においては、所望の膜を
生成する反応性物質を分解及び／又はエネルギーを与え
るために制御されたプラズマが生成される。通常、熱及
びプラズマ処理における反応速度は次の温度、圧力及び
反応ガスの流速の１種以上を制御することにより制御さ
れる。
【０００４】半導体デバイスの形は、かかるデバイスが
数十年前に始めて導入されて以来サイズが劇的に小さく
なった。それ以来、集積回路は、一般的には、チップに
取り付けるデバイスの数が２年毎に２倍になることを意
味する２年／半サイズ方式（たいていムーアの法則と呼
ばれる）に従ってきた。今日のウェハ製造プラントは、
通常、０.５μm 及び０.３５μm さえの特徴サイズデバ
イスを製造しており、明日のプラントは、まもなく、更
に小さな特徴サイズをもつデバイスを製造するであろ
う。デバイスの特徴サイズが小さくなり集積密度が高く
なるにつれて、以前には製造業で重要と見なされなかっ
た問題点が関係するようになっている。特に、集積密度
が著しく高いデバイスは高（例えば、約３：１又は４：
１より大きい）アスペクト比をもつ特徴がある。（アス
ペクト比は２つの段差部の間隔に対する高さの比として
定義される。） 質の高いデバイスを製造するためにそれらの高集積デバ
イスを製造するのにますます厳重な処理が要求され、従
来の基板処理システムはそれらの要求を満たすのに不十
分になっている。１つは、かかるデバイスの製造方法に
おいて形成された誘電膜が実質的にギャップ又はボイド
を残さずにそれらの高アスペクト比の特徴にわたって均
一に堆積されなければならないことが要求される。もう
１つは、続いての加熱及び／又はウェットエッチングス
テップの堆積膜にボイドが見えてこないようにそれらの
膜の縮みを小さくしなければならないことが要求され
る。しかしながら、典型的には約４５０℃未満の温度で
誘電膜を堆積する従来の基板処理システムは、後続の加
熱及び／又はウェットエッチングステップにおいて実質
的にボイドを開けずにギャップ充填能力の良好な低水分
膜を製造することが不可能である。周知のように、それ
らのギャップ又はボイドはデバイス性能の信頼性がない
こと及び他の問題の原因になるものである。かかるデバ
イスにおいて、例えば、ＰＭＤ又はＩＭＤ層として用い
られる誘電膜は、それらのギャップ又はボイドによる問
題を避けるために良好な高アスペクトギャップ充填能力
を必要とする。更に、デバイスにおける短絡及び他の問
題を避けるために処理ステップでのウェハへの金属混入
を最少にすることが要求される。周知のように、処理中
にその場プラズマを用いる従来の基板処理システムは、
アルミニウム壁のようなチャンバ表面を攻撃するイオン
の物理的スパッタリングを経験し、基板の金属混入を生
じる。従って、その場プラズマの使用は望ましくない。
含水量が少ない、密度が高い、収縮が小さい、高アスペ
クト比ギャップ充填能力が良好な望ましい特性をもつ誘
電膜を得るためにその場プラズマを使用しない改良され
た基板処理システムが求められている。
【０００５】それらの厳重な要求を満たすほかに、基板
処理システムは、デバイスの形を縮めつつ高集積デバイ
スに必要である超薄ドープ領域を形成する高い要求を満
たすことができなければならない。小さな形のデバイス
の出現で、半導体の超薄ドープ領域は、ソース／ドレー
ン接合部分、浅いトレンチ分離のチャネルストップ拡散
部分等を含む種々の用途に求められている。例えば、長
さが0.８μm 未満のチャネルを含むＭＯＳデバイスは、
たいてい、十分なデバイス性能に対して深さが約２５０
ナノメートル（nm）のソース／ドレーン接合部分が必要
である。深さ約0.３５μm のトレンチ分離構造によって
分けられるトランジスタについては、深さが数百nm程度
の超薄チャネルストップ領域が常に必要とされる。超薄
ドープ領域が必要である用途については、ドープ領域の
ドーパント分布が均一であり接合部分の深さの制御が良
好であることが重要である。
【０００６】イオン注入及びガス拡散のような超薄ドー
プ領域を形成する現在の方法は、ある用途には不十分で
ある。それらの現在の方法において、ドーパント分布及
び接合の深さを制御する能力は、特にドープ領域が薄く
なるにつれて制限される。イオン注入のような方法にお
いては、ドーパン分布を制御することは半導体材料の表
面の密集濃度のイオンのために困難である。また、イオ
ン注入は半導体表面に損傷を引き起し、その基板損傷を
修復する方法はたいていドーパント分布及び超薄ドープ
領域の接合の深さを制御することを困難にする。例え
ば、相対的に高エネルギーレベルで衝撃したイオンは半
導体材料にトンネル又はチャネルを掘る傾向があり、点
欠陥のような損傷を引き起こす。不規則な及び不均一な
接合の深さをまねくそれらの点欠陥は、注入した半導体
材料を高温（約９００℃より高い温度）でアニールを行
うことにより固定される。しかしながら、注入した半導
体材料のアニールを行うと接合の深さが所望のものを超
えることがある。ガス拡散のような方法においては、ド
ーパント分布及び接合の深さを制御すると超薄ドープ領
域を形成する点での制御が困難になる。技術がより小さ
な形のデバイスに進行するにつれて、ドーパントの均一
性及び超薄ドープ領域の接合の深さを制御することがで
きる代替的方法が求められている。
【０００７】超薄ドープ領域を形成するにあたり、イオ
ン注入及びガス拡散の現在の方法の代替的方法はドーパ
ント拡散源としてドープ誘電膜の使用がある。その代替
的方法では、ドープ誘電膜は基板上に堆積し、超薄ドー
プ領域を形成するために基板に拡散されるドーパント源
として用いられる。例えば、ドープ誘電膜は成長チャン
バ内で５００℃未満の温度で堆積し、引き続き、ドーパ
ント拡散を行うアニール電気炉のような別のチャンバ内
で５００℃を超える温度で加熱されてドープ領域を形成
する。ドープ誘電膜の厚さ、均一性及び含水量の制御
は、半導体材料で超薄ドープ接合部分を効率よく形成す
るのに重要である。特に、堆積したドープ誘電膜の厚さ
及び均一性を制御すると拡散に利用できるドーパントの
量について制御される。拡散源として用いられるドープ
誘電膜の厚さを制限すると堆積（及び後続のエッチン
グ）時間を節約することによりウェハのスループットを
高めるのに役立つ。更に、ドーパントの均一性さえある
均一に堆積した膜は膜から基板へのドーパントの制御さ
れた拡散を与えることができる。周知のように、ドープ
誘電膜中の含水量は結晶構造で結合するドーパントと反
応し、ドープ領域を形成する基板への拡散に利用できる
ドーパントがわずかになる。それらの膜は拡散での使用
に利用できるドーパントが多いので含水量の少ないドー
プ誘電膜を用いることが望ましい。
【０００８】ドーパント拡散源としてドープ誘電膜を用
いる場合、従来の基板処理システムはいくつかの問題に
直面する。１つの問題は、従来のシステムを用いてドー
プ誘電膜を堆積させる場合に膜の厚さ及び均一性につい
て高程度の制御を得ることが困難であることである。他
の問題は、ドープ誘電膜中のドーパントの十分な量が超
薄ドープ領域を形成する基板への拡散に利用できること
を行わせることがたいてい困難であることである。更
に、問題は未変性酸化物の存在であり、超薄ドープ領域
が形成される基板表面上でドーパントがドープ誘電膜か
ら基板へ拡散することを防止するバリヤ層として作用す
る。それらの問題は、下記に詳細に述べられる。
【０００９】超薄ドープ領域を形成するドーパント拡散
源としてドープ誘電膜を使用するという利点にもかかわ
らず、従来の堆積システムを用いる場合に堆積ドープ誘
電膜の厚さ及び均一性を制御することが不可能であると
いう問題は、特に２つの主要な理由にかかわるものであ
る。第１に、従来の方法及び装置を用いて堆積ドープ誘
電膜の厚さ及び均一性を十分に制御できないと形成され
る超薄ドープ領域のドーパントの均一性及び接合の深さ
の制御能力が減少することになる。例えば、従来の連続
ＣＶＤチャンバでは、基板がベルト上に残り、チャンバ
の各部分を通って進む。チャンバの各部分ではある種の
厚さを有する層が堆積される。堆積膜の厚さはベルト速
度を変えることにより制御され、制御が限定される。更
に、異なるウェハ上に堆積した膜の厚さ及びドーパント
均一性についての制御は、ベルト速度を用いて膜の厚さ
及びドーパント濃度を制御することを試みる場合に困難
である。即ち、異なるウェハ上に堆積した膜の厚さが異
なりかつ予想できず、ウェハ間の信頼性がなくなる。第
２に、非常に薄い膜に対してさえ堆積ドーパント誘電膜
の厚さを制御することは全体の効率及び高ウェハスルー
プットに望ましいことである。しかしながら、従来の方
法は、数千オングストロームの程度の厚さでドープ誘電
膜を形成できるにすぎなかった。また、堆積膜の厚さを
制御するベルト速度による系を用いてできるだけ薄い堆
積膜の厚さを維持することは困難である。慣用的に堆積
した厚い膜においては、半導体材料に達する前に移る距
離が大きいのでいくらかのドーパントはもはや基板に拡
散するのに用いられない。また、エッチング又は他の手
法でドーパント拡散源として用いられたそのような厚い
膜を除去するとウェハを処理する合計時間がたいてい増
加する。効率を改善する製造業者の圧力を成長させつ
つ、堆積して除去するのに要する時間を短縮するために
できる限り薄いドープ誘電膜を形成することが望まし
い。ドーパント拡散源として用いられるドープ誘電膜の
厚さ及びドーパント均一性（ウェハ前後のドーパント変
化±0.２重量％で厚さ約５００オングストローム未満）
を容易に制御できる方法及び装置があることが望まし
い。
【００１０】超薄ドープ領域のドーパント拡散源として
ドープ誘電膜を用いることに伴う他の問題は、十分な量
のドーパントが基板への拡散に利用できなければならな
いことである。膜及び高濃度ドーパントは、たいてい、
超薄接合部分を形成する基板への均一な拡散に十分な量
のドーパントを与えることが求められる。しかしなが
ら、水分吸収及びガス抜きが十分なドーパント利用可能
性に関して２つの問題がある。ドープ誘電膜、特にドー
パント濃度の高いものは、ウェハがクリーンルームで周
囲水分に曝露されたすぐ後に水分を吸収する傾向がある
（例えば、多段プロセスにおいてドープ誘電膜の堆積後
の成長チャンバから次の処理ステップの異なる処理チャ
ンバへウェハが移される場合）。次に、吸収した水分は
誘電膜中のドーパントと反応し、膜を結晶化させる。膜
内にドーパントを結合する結晶構造のために、それらの
ドーパントは他のチャンバ内で急速熱処理又はアニール
を行うことによるウェハを続いて加熱した後でさえ基板
への拡散に利用できなくなる。従って、水分吸収は基板
への拡散に対するドーパントの量を減少する。水分吸収
の問題のほかに、ドープ誘電膜からのドーパントのガス
抜きも後続の加熱ステップで起こることがある。それら
のドーパントは、基板から離れて膜の外へ拡散し、超薄
ドープ領域を形成する基板へ拡散されるのに利用できる
ドーパントがわずかになる。
【００１１】十分なドーパントが拡散に利用できる場合
でさえ、拡散源としてドープ誘電膜を用いる場合に未変
性酸化物が依然として重要な問題である。超薄ドープ領
域が形成される基板表面上に存在する未変性酸化物は、
シリコンへの有効な及び均一なドーパント拡散を妨げ
る。従って、ドーパントに対する拡散バリヤ層として作
用する未変性酸化物は除去されなければならない。未変
性酸化物の除去は、液体エッチング剤を用いるウェット
エッチング及びその場プラズマを用いるドライエッチン
グのような従来の手法を用いて行われてきた。しかしな
がら、液体エッチング剤を用いると、たいてい、制御が
困難でありかつ基板をオーバーエッチングすることがあ
る。ウェットエッチングのような従来の方法で未変性酸
化物が洗浄された基板は未変性酸化物が再び形成し始め
る約約１週間前未満の自己寿命があり、未変性酸化物が
除去されたすぐ後にウェハを処理することが望ましい。
ドライエッチングを用いて未変性酸化物をその場プラズ
マで除去すると基板の表面にプラズマ損傷が生じる。表
面プラズマ損傷を引き起こすほかに、その場プラズマド
ライエッチングは前に述べたように望ましくないことに
金属混入を生じることがある。従って、ドーパントが超
薄ドープ領域に対して均一に基板へ拡散することができ
るように基板表面を損傷せずに未変性酸化物を効率よく
除去することが重要である。
【００１２】均一な厚さ及び金属混入の少ない高アスペ
クト比ギャップ充填能力をもつ密度の高い低水分誘電膜
のほかに、集積回路デバイスを製造するのに品質及び総
合効率の改善が重要である。デバイスを製造するのに品
質及び総合効率を改善する重要な方法は、効果的に及び
経済的にチャンバを洗浄することである。処理品質及び
総合効率を改善する製造業者の圧力を成長させつつ、ウ
ェハの品質を妥協することなく多段プロセスにおける全
ダウン時間を削除することは時間及び記憶双方を節約す
るのにますます重要になってきた。ＣＶＤ処理中、処理
チャンバ内部に遊離した反応性ガスは、処理される基板
の表面上に酸化シリコン又は窒化シリコンのような層を
形成する。望ましくない酸化物の堆積は、ガス混合ボッ
クスとガス分配マニホールド間の領域のようなＣＶＤ装
置にも生じる。望まれていない酸化物残留物もかかるＣ
ＶＤプロセス中に排気チャネル及び処理チャンバの壁の
中又は周りに堆積される。時間がたつにつれて、ＣＶＤ
装置から残留物を洗浄することができなくなると、たい
てい、分解した信頼性のないプロセス及び欠陥基板が得
られる。ＣＶＤ装置に蓄積した残留物からの不純物は、
基板上を移動することができる。基板上のデバイスに対
して損傷を引き起こす不純物の問題は、今日のますます
小さくなるデバイス寸法については特にかかわりがあ
る。従って、ＣＶＤシステムの保守は、処理する基板の
滑らかな操作に重要であり、デバイス歩留りの改良及び
良好な製品の性能を生じる。
【００１３】高品質デバイスを生産するのにＣＶＤ系の
性能を改善するためにあらゆるＮウェハの処理の間に定
期的なチャンバ洗浄がしばしば求められている。チャン
バ及び／又は基板を効率よく損傷させずに洗浄すると、
たいてい、生産されたデバイスの性能及び品質を高める
ことができる。上記のチャンバ洗浄の品質を改善するほ
かに（真空密閉を破壊することなく行われる）、予防保
守チャンバ洗浄（真空密閉はチャンバリッドを開けてチ
ャンバを物理的に拭き取ることにより破壊される）は多
数の定期的チャンバ洗浄の間に行われる。たいてい、必
要な予防保守チャンバ洗浄を行うには、チャンバリッド
及びリッドを塞ぐことができる他のチャンバ部分を開放
することが必要であり、これは通常の生産処理を妨害す
る時間を要する手順である。
【００１４】上記の観点から、改良された方法、システ
ム及び装置は、均一な厚さ及び高アスペクト比ギャップ
充填能力を有する密度の高い低水分誘電膜を堆積するこ
とが求められている。最適には、それらの改良された方
法及び装置は金属混入の少ないチャンバ清浄を備えてい
る。改良された方法及び装置は、また、超薄接合部分の
ドーパント拡散源としてドープ誘電膜を形成することが
求められている。それらの方法及び装置は、シリコンウ
ェハに有意な表面損傷を引き起こすことなくドープ誘電
層から有効な及び均一なドーパント拡散を行わせるため
に未変性酸化物を効率よく除去することができなければ
ならない。更に、ある用途については、異なる種類の洗
浄に要する時間を最少にするために簡便化した設計によ
る単一チャンバにおいて多段の堆積及び洗浄能力を備え
ることが望ましい。従って、求められることは、質の高
い効率のよい高温堆積及び効率のよい穏やかな洗浄が可
能なシステム及び方法である。特に、それらのシステム
及び方法は、高アスペクト比の特徴をもつデバイスを形
成するために要求される処理及び超薄ドープ領域を形成
するために要求される処理と適合するように設計されな
ければならない。
【００１５】発明の要約 本発明は、半導体ウェハの高温（少なくとも約５００〜
８００℃）処理用システム、方法及び装置を提供する。
本発明の実施例としては、総合処理時間を短縮しかつ高
アスペクト比の特徴をもつ高集積デバイスを生産する高
品質処理を行わせるために多段処理ステップを同一チャ
ンバ内でその場で行うことを可能にするシステム、方法
及び装置が含まれる。多段処理ステップを同一チャンバ
内で行うと、処理パラメーターについての制御が高めら
れ、堆積膜中の含水量がかなり減少し、金属混入又は処
理残留物混入のためにデバイス損傷が最小になる。
【００１６】特に、本発明は相対的に薄い膜厚を有する
誘電膜を形成する高温堆積、加熱及び効率のよい洗浄を
提供する。本発明の実施例は、ホウリンケイ酸塩ガラス
（ＢＰＳＧ）膜、ホウケイ酸塩ガラス（ＢＳＧ）膜又は
リンケイ酸塩ガラス（ＰＳＧ）膜のようなドープ誘電膜
を堆積しかつ、例えば、ソース／ドレーン接合部分又は
浅いトレンチ分離のチャネルストップ拡散部分として用
いられる超薄ドープ領域を形成するのに特に有効であ
る。更に、本発明の実施例は、含金属誘電（ＰＭＤ）
層、金属間誘電（ＩＭＤ）層又は他の誘電層として用い
られるドープ誘電膜を堆積するために用いられる。本発
明の他の実施例は、更に、浅いトレンチ分離充填酸化
物、絶縁層、キャッピング層又は他の層として用いられ
る非ドープ誘電膜を堆積するために用いられる。
【００１７】本発明の方法は、圧力が約１０torr〜７６
０torrの真空チャンバ内で基板上にＣＶＤによる誘電膜
を堆積させる工程、及び該基板を約５００℃より高い温
度まで加熱する工程が含まれる。基板は、平坦化のため
に堆積誘電層のリフローを行うか又は堆積ドープ誘電層
からドーパントを入れるような種々の目的のために加熱
される。プロセスは、一段ステップ（例えば、５００℃
より高い温度でウェハ上に膜を堆積及びリフローする）
又は多段ステップ（５００℃未満の温度でウェハ上に膜
を堆積し、膜が堆積した後にウェハ上の膜を加熱する）
で行われる。いずれの場合も、高温処理が真空チャンバ
からウェハを除去することなく行われ、誘電膜中の水分
吸収を減少させることが有利である。高温処理は、ま
た、キャッピング層を有するドープ誘電膜のその場堆積
を可能にしてドープ膜からドーパントのガス抜きを減少
しかつ含水量を低下させることが有利である。個々の実
施例においては、反応性ガスが基板表面に送られ、熱誘
導化学反応が起こり誘電膜を生成する。更に又はもしく
は、反応性ガスの分解を促進するために制御されたプラ
ズマが生成される。
【００１８】具体的な実施例においては、誘電膜は超薄
接合部分のドーパント拡散源として用いられるドープ薄
膜である。該膜は、基板上に約５００℃より高い温度で
堆積し、更に高温、通常６００℃より高い温度、好まし
くは約７００℃より高い温度まで加熱されて誘電層から
下にある基板へ拡散する。同一チャンバ内で堆積及び加
熱ステップを行うとドープ誘電膜の厚さ、均一性及び含
水量の良好な制御が得られる。膜の含水量を改善すると
膜中の有効ドーパントの量が増加し、高集積デバイスの
超薄接合部分を形成するのに特に有利である。
【００１９】本発明の他の態様においては、リモートプ
ラズマ系は真空チャンバ及び装置の構成成分の内壁の望
まれていない堆積物をエッチングし、処理前の半導体ウ
ェハから未変性酸化物及び他の残留物を洗浄する。リモ
ートエネルギー源を用いる穏やかな洗浄法は、金属混入
を低下させるために従来のその場プラズマ工程の代わり
に用いられることが好ましい。例えば、リモートプラズ
マ系はリモートプラズマを供給し、好ましくはプラズマ
からのフッ素基が高温のチャンバに入ることができ、チ
ャンバを穏やかに熱洗浄する。リモートプラズマ系にお
いては、化学反応のみ用いられ、物理的スパッタリング
作用の問題は排除される。対照的に、その場プラズマ系
の使用においては、スパッタリング作用はアルミニウム
チャンバ壁を攻撃し、処理したウェハ中の金属混入をま
ねく。リモートプラズマ系を用いる熱洗浄工程において
は、チャンバ内に送られる遊離基はプラズマがチャンバ
と離れたままチャンバ内の表面からの望ましくない堆積
物及び残留物を効果的に清浄することができる。リモー
トプラズマ系の他の利点は、シリコンウェハに有意な表
面損傷を起こさずにドープ誘電層から有効かつ均一なド
ーパント拡散を効果的に行わせるために未変性酸化物が
ウェハから効率よく除去されることである。リモートプ
ラズマ系の利点は、更に、必要とされる異なる導入ガス
を用いることにより膜を堆積させるための使用に系が配
置されることである。
【００２０】好適実施例においては、リモートプラズマ
洗浄系は選定化学種（例えば、フッ素、塩素又は他の
基）を生成し処理チャンバに送るために配置されたマイ
クロ波プラズマ系である。リモートプラズマ系は、マイ
クロ波放射によってガスにエネルギーを与えてエッチン
グ基を有するプラズマを発生させる。詳しくは、マイク
ロ波はマグネトロン又は他の適切なエネルギー源によっ
て生じ、プラズマが生成されるアプリケータ管へ導波管
を介して送られる。次に、反応性ガスがアプリケータ管
に送り込まれ、マイクロ波エネルギーによってエネルギ
ーを与え、処理チャンバへの遊離基の流れをつくるため
に発火プラズマのイオン化を維持する。例えば、遊離基
はチャンバ壁上につくられた残留物と相互作用して排気
系によってチャンバから適切に排出される反応ガスを形
成する。マイクロ波プラズマ系は、また、堆積反応性ガ
スを処理チャンバへ送ることによりプラズマ強化ＣＶＤ
膜を堆積させるために用いられる。
【００２１】本発明の他の態様においては、リモートプ
ラズマ系は、チャンバ洗浄が終了したときを示す終点検
出系が含まれる。チャンバ内にプラズマがないと従来の
終点検出系を用いて洗浄が完了したとき（即ち、チャン
バ内の最後のプロセスガスが洗浄エッチング剤と反応し
てチャンバから排出されるとき）を正確に示すことは困
難である。これは、従来の終点検出系が典型的にはその
場プラズマからの放射をチェックして洗浄工程の終わり
を求めるためにチャンバ内のプラズマの使用によるため
である。本発明では、終点検出アセンブリは、ＳｉＦ4
のような排気清浄ガス反応成分による光の吸光度のため
に生じる光の強さの変化を検出することにより洗浄工程
の終点を求めるために処理チャンバのガス排出口に連結
される。
【００２２】本発明の他の態様においては、チャンバ壁
の表面からフッ素のような吸着した清浄ガスをゲッタリ
ングする方法が示される。本発明によれば、フッ素を含
む第１洗浄ガスは堆積残留物の処理チャンバを清浄する
ために処理チャンバに導入される。次に、残留物が第１
洗浄ガスで除去された後に第２洗浄ガスが処理チャンバ
に導入される。第２洗浄ガスは、第１洗浄ガスと処理チ
ャンバの内部表面間の反応により生成された洗浄残留物
を除去する。洗浄残留物をチャンバから除去又はゲッタ
リングすると多数の利点が生じる。例えば、本発明の好
適実施例においては、フッ素基が処理チャンバに送ら
れ、チャンバから排気されるシリコン−フッ素ガス生成
物を形成することにより酸化シリコンのような残留物を
除去する。フッ素によるチャンバ洗浄手順であるチャン
バ壁の表面上の吸着フッ素が相互作用されるか又は取込
まれた後、処理されるべき次のウェハ上の堆積膜がゲッ
タリングされる。別の実施例においては、ゲッタリング
はマイクロ波生成原子酸素とシリコン源を用いてチャン
バをシーズニングすることにより行われ、チャンバに酸
化物の薄膜を堆積して吸着フッ素を捕捉しかつ続いて堆
積した膜の汚染を防止する。
【００２３】本発明は、また、高温処理用の種々の耐熱
性及びプロセス適合性成分を提供する。本発明の系は処
理チャンバを収容する封入アセンブリを有する蒸着装置
が含まれる。装置は、ウェハを約５００℃〜８００℃ま
での温度に加熱するペデスタル／ヒータを有する加熱ア
センブリが含まれる。ペデスタルは、プロセスガスとの
反応及び少なくとも約４００℃、好ましくは約５００℃
〜８００℃までの温度のプロセスガスによる堆積にかな
り耐性のある材料を含んでいることが好ましい。更に、
ペデスタルは、洗浄中にチャンバに導入されたフッ素基
による高温（即ち、５００℃〜８００℃）でのエッチン
グにかなり耐性のある材料を含むことが好ましい。具体
的な実施例においては、ペデスタル／ヒータは、酸化ア
ルミニウム又は好ましくは窒化アルミニウムのようなセ
ラミック材料に埋込まれた抵抗加熱要素を含む。
【００２４】本発明の加熱アセンブリは、更に、チャン
バ内のペデスタル／ヒータを支持しかつ必要な電気接続
部分を収容する支持シャフトが含まれる。支持シャフト
は、ペデスタル／ヒータに拡散結合されるセラミック材
料を含みシャフト内を真空密閉することが好ましい。そ
の真空密閉は高温処理中に周囲温度及び周囲圧力でシャ
フトの中空内部を維持することを可能にし、チャンバ内
のプロセスガス及びクリーンガスからの腐食から電極及
び他の電気接続部分を保護する。更に、シャフト内の周
囲圧力は、電源からシャフトの中空コアを介して電力リ
ード又はシャフトの外壁へのアークを最少にする。
【００２５】本発明の他の態様においては、チャンバ壁
をヒータから絶縁するためにペデスタル／ヒータの周り
にチャンバライナーが設けられる。好ましくは、チャン
バライナーは、高温及び堆積／清浄反応に耐性のあるセ
ラミックのような材料を含む内部及びクラッキングに耐
性のある材料を含む外部が含まれる。ライナーの内部
は、チャンバ壁を絶縁して堆積膜の均一性に悪影響を及
ぼすウェハ端部冷却作用を減じる。チャンバライナーの
外部は、内部よりかなり厚くてウェハと壁間のギャップ
を塞ぎ、単一の相対的に厚いセラミックライナーで生じ
るクラッキングを最少にする。具体的な実施例において
は、ライナーの外部はライナーによって設けられた絶縁
を高めるエアギャップが含まれる。
【００２６】本発明の更なる態様においては、封入アセ
ンブリとしてリッドアセンブリが設けられる。リッドア
センブリは、プロセスガス及びクリーンガスを入れかつ
それらのガスをチャンバへ送る１以上のクリーンガス通
路及び１以上のプロセスガス通路に連結されたガス混合
ブロック（又はボックス）が含まれる。ガスをガス混合
ブロックまで選択的に流動させるためにクリーンガス通
路にもプロセスガス通路にも１以上のバルブが設けられ
る。その実施例は、装置の処理と洗浄間を速やかに及び
効率よくスイッチすることができることにより本発明の
その場洗浄法を促進し、系のスループットが高められ
る。
【００２７】具体的な実施例においては、リッドアセン
ブリは、１種以上のガスを入れるガス導入口を有するベ
ースプレート及びガスを処理チャンバへ分散させる複数
の孔を含むガス分配プレートが含まれる。リッドアセン
ブリは、ガス分配孔より流体フローに抵抗の少ないベー
スプレートに１以上のバイパス通路が含まれる。洗浄
中、例えば、洗浄ガスの少なくとも一部はバイパス通路
を介して直接チャンバへ通過して洗浄プロセスの速度を
上げ、チャンバのダウン時間を短縮する。装置は、ガス
分配孔を介してガスフローを制御するためにバイパス通
路を部分的に又は完全に密閉するバルブ及びコントロー
ラのような制御系が含まれる。
【００２８】本発明のこれらの及び他の実施例及びその
利点及び特徴は、下記の本文及び添付の図面と共に詳細
に述べられる。
【００２９】個々の実施例の詳細な説明 Ｉ．ＣＶＤリアクタ系 Ａ．ＣＶＤリアクタの概要 本発明の実施例は、約５００℃より高い温度で誘電膜を
堆積するために用いられるシステム、方法及び装置であ
る。特に、かかるシステム、方法及び装置は、非ドープ
誘電膜及びドープ誘電膜を堆積するために用いられる。
かかる膜は、超薄ドープ領域、含金属誘電層、金属間誘
電層、キャッピング層、酸化物充填層又は他の層を形成
するために用いられる。図１は、個々の実施例のＣＶＤ
装置１０の１実施例の縦断面図である。誘電層を堆積す
ることができるほかに、本発明の装置は、平坦化のため
に堆積ドープ誘電層のリフローを行うか又は超薄ドープ
領域を形成する場合に堆積ドープ誘電層からのドーパン
トを入れるのに有用な高温加熱能力を有する。更に、該
装置は種々のＣＶＤチャンバ成分を効率のよく洗浄しか
つウェハ表面を洗浄することができる。ＣＶＤ装置１０
は、単一真空チャンバ１５において多数の能力をその場
で備えている。従って、多段工程は、そのチャンバから
他の外部のチャンバへ移すことなく単一チャンバで行わ
れる。これにより、周囲空気から水分を吸収する機会を
排除してウェハ上の低含水量が得られ、有利には堆積誘
電層でのドーパント保持が高められる。更に、単一チャ
ンバ内で多段工程を行うと時間が節約され、工程のスル
ープット全体が高められる。
【００３０】図１に関して、ＣＶＤ装置１０は、ガス反
応領域１６を有する真空チャンバ１５を収容する封入ア
センブリ２００が含まれる。ガス分配プレート２０は、
縦可動ヒータ２５（ウェハ支持ペデスタル又はサスセプ
タとも呼ばれる）に載っているプレート２０を貫通した
孔を通ってウェハ（図示されていない）に反応性ガスを
分散するガス反応領域１６の上に設けられる。ＣＶＤ装
置１０は、ヒータ２５に支持されたウェハを加熱するヒ
ータ／リフトアセンブリ３０が含まれる。ヒータ／リフ
トアセンブリ３０は、図１に示されるように下のローデ
ィング／オフローディング位置とプレート２０に密接に
隣接する点線１３によって示された上の処理位置間で制
御可能に移動させることができる。センタボード（図示
されていない）は、ウェハの位置の情報を与えるセンサ
が含まれる。下で詳細に述べられるヒータ２５は、セラ
ミック、好ましくは窒化アルミニウムに封入された抵抗
加熱成分が含まれる。具体的な実施例においては、真空
チャンバに曝露されるヒータ２５の全表面が酸化アルミ
ニウム（Ａｌ2 Ｏ3 又はアルミナ) 又は窒化アルミニウ
ムのようなセラミック材料でできている。ヒータ２５と
ウェハが処理位置１３にある場合には、装置１０の内壁
１７に沿ったチャンバライナー３５、及びチャンバライ
ナー３５とチャンバ１５の上部によって形成される環状
ポンプチャネル４０によって囲まれている。下で詳細に
述べられるチャンバライナー３５の表面は、アルミナ又
は窒化アルミニウムのようなセラミック材料を含み、抵
抗加熱ヒータ２５（高温）と、ヒータ２５に対して非常
に低い温度であるチャンバ壁１７間の温度勾配を低くす
るために働く。
【００３１】反応性及びキャリヤガスは、供給ライン４
３を介してガス混合ボックス（又はガス混合ブロック）
２７３（図９）に供給され、好ましくは一緒に混合され
てプレート２０に送られる。ガス混合ボックス２７３
は、プロセスガス供給ライン４３及び洗浄ガス導管４７
に連結されたデュアルインプット混合ブロックであるこ
とが好ましい。下で詳細に述べられるように、プロセッ
サ５０は、ゲートバルブ２８０（図９）を制御可能に操
作して２つの交互ガス源のどちらをチャンバ１５へ分散
するプレート２０に送るかを選ぶことが好ましい。導管
４７は、入力ガスが入る入口５７を有する積分リモート
マイクロ波プラズマ系５５からのガスが入る。堆積処理
中、プレート２０に供給されたガスはウェハ表面（矢印
２１で示されている）に送られ、ウェハ表面に放射状
に、典型的には層流で均一に分配される。パージガス
は、封入アセンブリ２００の下壁を介して入口又は管
（図示されていない）からチャンバ１５へ送られる。パ
ージガスは、ヒータ２５を通って上方に及び環状ポンプ
チャネル４０へ流れる。次に、排気系は、ガス（矢印２
２で示されている）を環状ポンプチャネル４０へ真空ポ
ンプ系（図示されていない）により排気ライン６０まで
排気する。排気ガス及び残留物は、環状ポンプチャネル
４０から排気ライン６０までスロットルバルブ系６３に
より制御された速度で放出されることが好ましい。
【００３２】代表的な実施例においては、ＣＶＤ装置１
０で行われる化学気相成長プロセスは、たいてい大気圧
未満ＣＶＤ（ＳＡＣＶＤ）とも言われる大気圧未満の熱
プロセスである。前に述べたように、熱ＣＶＤプロセス
は基板表面に反応性ガスを供給し、そこで熱誘導化学反
応（均一又は不均一）が起こって所望の膜を製造する。
ＣＶＤ装置１０では、熱は下で詳細に述べられる抵抗加
熱ヒータ２５によって分配され、約４００〜８００℃程
度の温度に達することができる。かかる熱分配は、チャ
ンバ１５内でのその場多段工程の堆積、リフロー及び又
はドライブイン、洗浄、及び／又はシーズニング／ゲッ
タリングステップを行うウェハの均一な急速熱加熱を与
える。また、制御プラズマは、ＲＦ電源（図示されてい
ない）からガス分配プレート２０に印加されたＲＦエネ
ルギーによってウェハに隣接して生成される。低ＲＦ電
極の実施例においては、ＲＦ電源は、プロセスチャンバ
１５に導入された反応性化学種の分解を高めるために単
一周波数のＲＦ電力をプレート２０に供給するか或いは
混合周波数のＲＦ電力をプレート２０と低ＲＦ電極に供
給することができる。プラズマ処理では、蒸着装置１０
の成分は後述されるようにＲＦエネルギーを収容するた
めに修正されなければならないものがある。
【００３３】ＣＶＤ装置１０に積分して供給されるリモ
ートマイクロ波プラズマ系５５は、壁１７及び他の成分
を含むチャンバ１５の種々の成分から望まれていない堆
積残留物の定期的洗浄を行うために用いられることが好
ましい。更に、リモートマイクロ波プラズマ系は、所望
の用途に基づいてウェハの表面から未変性酸化物又は残
留物を洗浄又はエッチングすることができる。ライン５
７を介してプラズマ系５５へ導入するガスはフッ素、塩
素又は他の基を供給するためにプラズマを生成する洗浄
反応性ガスであるが、リモートマイクロ波プラズマ系５
５は堆積反応性ガスを入力ライン５７を介して系５５に
導入することによりプラズマ強化ＣＶＤ膜を堆積するた
めに用いられる。通常、リモートマイクロ波プラズマ系
５５は入力ライン５７を介してガスを入れ、マイクロ波
放射によりエネルギーを与えてエッチング基を含むプラ
ズマを生成し、プレート２０を通って分散する導管４７
を介してチャンバ１５に送られる。プラズマ系５５の個
々の詳細は後述される。装置１０のある実施例は、その
場プラズマ能力を与える無線周波数（ＲＦ）プラズマ系
が含まれる。
【００３４】スロットルバルブ系６３及びヒータ２５の
ような機械的可動アセンブリの位置を移動及び決定する
ためにモータ及び光学センサ（図示されていない）が用
いられる。ヒータ／リフトアセンブリ３０、モータ、ゲ
ートバルブ２８０、スロットルバルブ系６３、リモート
マイクロ波プラズマ系５５及び他のシステム成分は、制
御ライン６５の上のプロセッサ５０により制御され、少
しだけ図示されている。
【００３５】プロセッサ５０は、ＣＶＤマシンのアクテ
ィビティの全てを制御する。システムコントローラとし
て作用するとプロセッサ５０が、プロセッサ５０に連結
されたメモリ７０に記憶されたコンピュータプログラム
であるシステムコントローラソフトウェアを実行する。
好ましくは、メモリ７０はハードディスクドライブであ
るが他の種類のメモリであってもよいことは当然のこと
である。ハードディスクドライブ（例えば、メモリ７
０）のほかに、好適実施例におけるＣＶＤ装置はフロッ
ピーディスクドライブ及びカードラックが含まれる。プ
ロセッサ５０は、システム制御ソフトウェアの制御下で
作動させ、時間、ガスの混合、チャンバ圧、チャンバ温
度、マイクロ波電力レベル、サスセプタ配置及び個々の
プロセスの他のパラメーターを指示する命令セットが含
まれる。フロッピーディスク又はディスクドライブ又は
他の適切なドライブに挿入された他のコンピュータプロ
グラム製品等を含む他のメモリに記憶されたもののよう
な他のコンピュータプログラムもプロセッサ５０を作動
させるために用いられる。システム制御ソフトウェア
は、下で詳細に述べられる。カードラックは、シングル
ボードコンピュータ、アナログ及びデジタル入力／出力
ボード、インターフェースボード及びステッパモータコ
ントローラボードを含む。ＣＶＤ装置１０の種々の部分
は、 Versa Modular European(ＶＭＥ）標準に適合し、
ボード、カードケージ、及びコネクタディメンション及
びタイプが規格されている。ＶＭＥ標準は、また、１６
ビットデータバス及び２４ビットアドレスバスを有する
バス構造を規格している。
【００３６】ユーザとプロセッサ５０間のインターフェ
ースは、マルチチャンバ系のチャンバの１つとして示さ
れるシステムモニタ及びＣＶＤ装置１０の簡易線図であ
る図２に示されるＣＲＴモニタ７３ａ及びライトペン７
３ｂを経由する。ＣＶＤ装置１０は、装置１０の電気的
配管及び他の支持機能を含み備えるメーンフレームユニ
ット７５に取り付けられることが好ましい。ＣＶＤ装置
１０の例示実施例と適合する具体的なメーンフレームユ
ニットは、カリフォルニア州サンタクララの Applied M
aterials社から Precision 5000(登録商標) 及び Centu
ra 5200(登録商標) 系として現在市販されている。マル
チチャンバ系は、真空を破壊することなく及びウェハを
マルチチャンバ系の外部で水分又は他の不純物に曝露し
なければならないことなくチャンバ間のウェハを移す能
力がある。マルチチャンバ系の利点は、マルチチャンバ
系の異なるチャンバが全プロセスにおいて異なる目的に
用いられることである。例えば、１つのチャンバは酸化
物の堆積に用いられ、他のものは急速熱処理に用いら
れ、別のものは酸化物洗浄に用いられる。プロセスは、
マルチチャンバ系内を中断せずに進行することができ、
プロセスの異なる部分について種々の別個のチャンバ
（マルチチャンバ系でない）間でウェハを移す場合にた
いてい生じるウェハの汚染を防止する。
【００３７】好適実施例においては、２つのモニタ７３
ａが用いられ、１つはオペレータのクリーンルーム壁に
取り付けられ、もう１つは修理技術者の壁の後ろに取り
付けられる。両モニタ７３ａは、同時に同じ情報を示す
が、ライトペンは１本のみ可能である。ライトペン７３
ａは、ペンの先端の光センサでＣＲＴディスプレイによ
って放出された光を検出する。個々のスクリーン又は機
能を選定するために、オペレータはディスプレイスクリ
ーンの指定区域に触れ、ペン７３ｂでボタンを押す。触
れた区域は、強調した色を変えるか又は新しいメニュー
又はスクリーンが表示され、ライトペンとディスプレイ
スクリーン間の通信を確認する。ユーザがプロセッサ５
０と通信することを可能にするためにライトペン７３ｂ
の代わりに又は加えてキーボード、マウス又は他の指定
又は通信デバイスのような他のデバイスがを用いられる
ことは当然のことである。
【００３８】図３は、クリーンルームに位置するガス供
給パネル８０に関するＣＶＤ装置１０の概略図である。
上述したＣＶＤ装置１０は、ヒータ２５を有するチャン
バ１５、供給ライン４３からの入力及び導管４７を有す
るガス混合ボックス２７３、及び入力ライン５７を有す
るリモートマイクロ波プラズマ系５５が含まれる。上述
したガス混合ボックス２７３は、堆積ガスとクリーンガ
ス又は他のガスを導入管４３を介して処理チャンバ１５
に混合及び注入するためである。図３に見られるよう
に、リモートマイクロ波プラズマ系５５はチャンバ１５
の下に積分して位置し、導管４７がチャンバ１５の上に
位置するゲートバルブ２８０とガス混合ボックス２７３
までチャンバ１５の横側を上がる。同様に、チャンバ１
５の横側をガス混合ボックス２７３まで上がるガス供給
ライン４３は、反応性ガスをガス供給パネル８０からラ
イン８３及び８５を介して供給する。ガス供給パネル８
０は、個々の用途に用いられる所望プロセスによって異
なってもよいガス又は液体を含むガス又は液体供給源９
０へのラインが含まれる。ガス供給パネル８０は混合系
９３を有し、供給ライン４３へのライン８５を介してガ
ス混合ボックス２７３へ混合及び輸送するための供給源
９０からの堆積プロセスガス及びキャリヤガス（又は気
化液体）を入れる。通常、プロセスガスの各々の供給ラ
インは、（ｉ）ライン８５又はライン５７へのプロセス
ガス流を自動又は手動で止めるために用いられるシャッ
トオフバルブ９５、及び（ｉｉ）供給ラインを介してガ
ス又は液体流を測定するマスフローコントローラ１００
が含まれる。毒性ガス（例えば、オゾン及びクリーンガ
ス）がプロセスに用いられる場合、数個のシャットアウ
トバルブ９５が従来の配置で各ガス供給ラインに配置さ
れる。テトラエチルオルトシラン（ＴＥＯＳ）、ヘリウ
ム（Ｈｅ）及び窒素（Ｎ2)及び場合によってはリン酸ト
リエチル（ＴＥＰＯ）、ホウ酸トリエチル（ＴＥＢ）及
び／又は他のドーパント源を含む堆積ガス及びキャリヤ
ガスがガス混合系９３に供給される速度は、液体又はガ
スマスフローコントローラ（ＭＦＣ)(図示されていな
い）及び／又はバルブ（図示されていない）によって制
御される。ある実施例においては、ガス混合系９３はＴ
ＥＯＳ及びＴＥＰＯのような反応成分液を気化させる液
体注入系が含まれる。それらの実施例によれば、リン源
としてＴＥＰＯ、シリコン源としてＴＥＯＳ及び酸素
（Ｏ2)又はオゾン（Ｏ3)のような１種以上のガス酸素源
を含む混合物がガス混合系９３で生成される。ＴＥＰＯ
及びＴＥＯＳは全て液体源であり、他の実施例において
は従来のボイラ型又はバブラ型ホットボックスにより気
化される。液体注入系は、ガス混合系に導入される反応
成分液の容量をかなり制御するので好ましい。次に、気
化させたガスをヘリウムのようなキャリヤガスとガス混
合系で混合した後、加熱ライン８５に供給する。ドーパ
ント、シリコン及び酸素の他の供給源も用いられること
が認識されることは当然のことである。
【００３９】更に、ガス供給パネル８０は、スイッチン
グバルブ９５が含まれ、プロセッサ５０の制御下でクリ
ーンガスをＮ2 と共にプロセスガスライン８３に沿って
ガス供給ライン４３へ又はクリーンガスライン５７に沿
ってリモートマイクロ波プラズマ系５５に選択的に輸送
することができる。プロセッサ５０がスイッチングバル
ブ９５にクリーンガスをＮ2 と共に入力ライン５７を介
してプラズマ系５５に輸送させる場合、マイクロ波エネ
ルギーを加えるためにチャンバ１５からのプラズマリモ
ートが生じ、ガス導管４７に移すために洗浄遊離基が生
じる。プロセッサ５０は、また、他のバルブ９６にライ
ン８３を介してガス供給ライン４３に輸送させかつ堆積
ガス及びキャリヤガスをガス混合系９３から加熱ライン
８５を介してガス供給ライン４３へ輸送させることがで
きる。他の実施例においては、バルブ９５はライン９７
へのみの出力で接続され、クリーンガス及びＮ2 をライ
ン９７を通ってスイッチングバルブ１０５（図示されて
いない）へ選択的に通過させる。入口５７とリモート系
５５に近い点に位置するので、それらの実施例における
スイッチングバルブ１０５はリモートマイクロ波系５５
への入口５７及び入口４３に至るライン８３に接続され
る。個々の実施例においては、ゲートバルブ２８０はシ
ステムソフトウェアコンピュータプログラムからの命令
でプロセッサ５０により制御されてクリーンガスか或い
はチャンバ１５へ流れる堆積ガスか選定する。
【００４０】マイクロ波電源１１０とオゾン発生器１１
５は、装置１０のチャンバ１５が位置するクリーンルー
ムから離れて位置する。電源１１０は、リモートプラズ
マ系５５のマグネトロンに電力を与える。オゾン発生器
１１５は入力として用いられる酸素（Ｏ2)に電力を加え
て供給源の少なくとも１つとして有用な出力としてオゾ
ン（Ｏ3)を生じる。他の実施例においては、電源１１０
及びオゾン発生器１１５は遠くに位置するよりクリーン
ルームに位置することができる。更に、複数のオゾン源
及び／又は複数のリモートマイクロ波プラズマ系５５を
必要とするマルチチャンバ系では、複数のオゾン発生器
１１５及び複数の電源１１０が設けられる。
【００４１】膜を堆積し、清浄を行いかつリフロー又は
ドライブインステップを行うプロセスは、プロセッサ５
０によって実行されるコンピュータプログラム製品を用
いて実施される。コンピュータプログラムコードは、６
８０００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォ
ートラン又は他の言語のような従来のコンピュータ判読
プログラミング言語に書かれている。適切なプログラム
コードは、従来のテキスト編集プログラムを用いてシン
グルファイル又はマルチファイルに記入され、コンピュ
ータのメモリシステムのようなコンピュータ用の媒体に
記憶又は収録される。記入コードテキストが高水準言語
である場合には、コードはコンパイルされ、得られたコ
ンパイラーコードは、次に、予めコンパイルされたウィ
ンドーズライブラリールーチンのオブジェクトコードと
リンクされる。リンクコンパイルブジェクトコードを実
行するために、システムユーザはオブジェクトコードを
呼び出し、コンピュータシステムにメモリ内のコードを
ロードさせ、ＣＵＰがコードを読み取り実行してプログ
ラムに一致したタスクが行われる。
【００４２】図４は、個々の実施例によるシステム制御
ソフトウェア、コンピュータプログラム１５０の階層制
御構造の説明的ブロック図である。ライトペンインター
フェースを用いて、ユーザはプロセスセットナンバとプ
ロセスチャンバナンバをプロセスセレクタサブルーチン
１５３にＣＲＴモニタに表示されるメニュー又はスクリ
ーンに応答して記入する。指定されたプロセスを行うの
に必要な所定のプロセスパタラメーターセットであるプ
ロセスセットは、定義済みセットナンバによって確認さ
れる。プロセスセレクタサブルーチン１５３は、（ｉ）
所望のプロセスチャンバ及び（ｉｉ）所望のプロセスを
行うプロセスチャンバを作動させるのに必要とされる所
望のプロセスパラメーターセットを識別する。個々のプ
ロセスを行うプロセスパラメーターは、プロセスガス組
成及び流速のようなプロセス条件、温度、圧力、マグネ
トロン電力レベル（及びＲＦプラズ系を備えた実施例に
ついては高周波数及び低周波数ＲＦ電力レベルに代わる
か又は加える）のようなプラズマ条件、冷却ガス圧、及
びチャンバ壁温度に関する。プロセスセレクタサブルー
チン１５３は、チャンバ１５内で特定の時間で行われる
プロセスの種類（堆積、ウェハ洗浄、チャンバ洗浄、チ
ャンバゲッタリング、リフローイング）を制御する。あ
る実施例においては、１以上のプロセスセレクタサブル
ーチンとすることができる。プロセスパラメーターは、
レシピの形でユーザに示され、ライトペン／ＣＲＴモニ
タインターフェースを用いて記入される。
【００４３】プロセスをモニタする信号は、システムコ
ントローラのアナログ入力ボード及びデジタル入力ボー
ドによって与えられ、プロセスを制御する信号は、ＣＶ
Ｄ系１０のアナログ出力ボード及びデジタル出力ボード
で出力される。
【００４４】プロセスシーケンササブルーチン１５５
は、同定したプロセスチャンバ及びプロセスセレクタサ
ブルーチン１５３からのプロセスパラメーターセットを
受け入れかつ種々のプロセスチャンバの作動を制御する
プログラムコードを含んでいる。複数のユーザがプロセ
スセットナンバ及びプロセスチャンバナンバを記入する
ことができ或いは一人のユーザが複数のプロセスセット
ナンバ及びプロセスチャンバナンバを記入することがで
きるので、シーケンササブルーチン１５５は所望の配列
で選定されたプロセスをスケジュールするように作動さ
せる。好ましくは、シーケンササブルーチン１５５は、
（ｉ）チャンバが用いられる場合には決定するためにプ
ロセスチャンバの操作をモニタするステップ、（ｉｉ）
用いられるチャンバ内で行われるプロセスを決定するス
テップ、及び（ｉｉｉ）プロセスチャンバの利用可能性
及び行われるプロセスの種類に基づいて所望プロセスを
実行するステップを行うプログラムコードが含まれる。
ポーリングのようなプロセスチャンバをモニタする従来
の方法が用いられる。実行されるべきプロセスをスケジ
ュールする場合、シーケンササブルーチン１５５は選定
プロセスの所望のプロセス条件と比べて用いられるプロ
セスチャンバの現在の条件、又は各々のユーザが記入し
たリクエストの『年齢』、又はシステムプログラマーが
スケジュールプライオリティを決定することを含むこと
を所望する他の適切な要因を考慮するように設計され
る。
【００４５】シーケンササブルーチン１５５が、プロセ
スチャンバとプロセスセットの組合わせが次に実行しよ
うとすることを一旦決定すると、シーケンササブルーチ
ン１５５は、個々のプロセスセットパラメーターをシー
ケンササブルーチン１５５によって決定されたプロセス
セットに従ってプロセスチャンバ１５での複数の処理タ
スクを制御するチャンバマネージャーサブルーチン１５
７ａ〜ｃに移ることによりプロセスセットの実行を開始
する。例えば、チャンバマネージャー１５７ａはプロセ
スチャンバ１５内でのＣＶＤ及び洗浄プロセス操作を制
御するプログラムコードを含んでいる。チャンバマネー
ジャーサブルーチン１５７は、また、選定プロセスセッ
トを実施するのに必要なチャンバ成分の操作を制御する
種々のチャンバ成分サブルーチンの実行を制御する。チ
ャンバ成分サブルーチンの例は、基板配置サブルーチン
１６０、プロセスガス制御サブルーチン１６３、圧力制
御サブルーチン１６５、ヒータ制御サブルーチン１６
７、プラズマ制御サブルーチン１７０、終点検出制御サ
ブルーチン１５９及びゲッタリング制御サブルーチン１
６９である。ＣＶＤチャンバの個々の配置に基づいて、
ある実施例は上記サブルーチンを全部含み、他の実施例
はいくつかのサブルーチンのみ含まれる。当業者は、プ
ロセスチャンバ１５内で行われるプロセスに基づいて他
のチャンバ制御サブルーチンが含まれることを容易に認
識する。操作上、チャンバマネージャーサブルーチン１
５７ａは実行される個々のプロセスに従ってプロセス成
分サブルーチンを選択的にスケジュールするか又は呼び
出す。チャンバマネージャーサブルーチン１５７ａは、
シーケンササブルーチン１５５がプロセスチャンバ１５
及びプロセスセットが次に実行することをスケジュール
するようにプロセス成分サブルーチンをスケジュールす
る。典型的には、チャンバマネージャーサブルーチン１
５７ａは、種々のチャンバ成分をモニタするステップ、
実行されるプロセスセットのプロセスパラメーターに基
づいて成分が作動するのに必要とすることを決定するス
テップ、及びモニタステップ及び決定ステップに応答す
るチャンバ成分サブルーチンの実行を開始するステップ
が含まれる。
【００４６】ここで、個々のチャンバ成分サブルーチン
の操作を図４について記載する。基板配置サブルーチン
１６０は、基板をヒータ２５に装填するために及び場合
によっては基板をチャンバ１５内で所望の高さに上げて
基板とガス分配マニホールド２０間の間隔を制御するた
めに用いられるチャンバ成分を制御するプログラムコー
ドを含む。基板がプロセスチャンバ１５に装填される場
合、ヒータ２５は基板を入れるために低下し、次に、所
望の高さに上昇する。操作上、基板配置サブルーチン１
６０は、チャンバマネージャーサブルーチン１５７ａか
ら移される支持体の高さに関係したプロセスセットパラ
メーターに応答してヒータ２５の運動を制御する。
【００４７】プロセスガス制御サブルーチン１６３は、
プロセスガス組成及び流速を制御するプログラムコード
を有する。プロセスガス制御サブルーチン１６３は、シ
ャットオフ安全バルブの開／閉位置を制御し、マスフロ
ーコントローラを上／下に傾斜して所望のガスフロー速
度を得る。プロセスガス制御サブルーチン１６３は、全
てのチャンバ成分サブルーチンであるチャンバマネージ
ャーサブルーチン１５７ａによって呼びかけられ、チャ
ンバマネージャーからの所望のガスフロー速度に関係し
たサブルーチンプロセスパラメーターを取り返す。典型
的には、プロセスガス制御サブルーチン１６３は、ガス
供給ラインを開放し、（ｉ）必要なマスフローコントロ
ーラを読み取る、（ｉｉ）読み取りをチャンバマネージ
ャーサブルーチン１５７ａから受信した所望の流速と比
較する、及び（ｉｉｉ）必要なガス供給ラインの流速を
調整することを繰り返すことにより作動させる。更に、
プロセスガス制御サブルーチン１６３は、安全でない速
度のガスフロー速度をモニタするステップ、及び安全で
ない条件が検出される場合にシャットアウト安全バルブ
を活性化するステップが含まれる。プロセスガス制御サ
ブルーチン１６３は、また、選定される所望プロセス
（清浄又は堆積等）に基づいてクリーンガス及び堆積ガ
スのガス組成及び流速を制御する。代替的実施例は、１
を超えるプロセスガス制御サブルーチン６１３を有し、
各サブルーチン６１３は個々のプロセスタイプ又は個々
のガスラインセットを制御する。
【００４８】あるプロセスでは、反応性プロセスガスが
導入される前にチャンバ内の圧力を安定化するために窒
素又はアルゴンのような不活性ガスをチャンバ１５に流
し込む。そのプロセスの場合、プロセスガス制御サブル
ーチン１６３は、チャンバ内の圧力を安定化するのに必
要な時間不活性ガスをチャンバ１５へ流し込むステップ
が含まれ、次に、上記ステップが行われる。更に、プロ
セスガスが液体前駆物質、ＴＥＯＳから気化される場
合、プロセスガス制御サブルーチン１６３はバブラアセ
ンブリ内で液体前駆物質にヘリウムのような供給ガスを
泡立てるステップ、又は液体注入系にヘリウムのような
キャリヤガスを導入するステップを含むように書き込ま
れる。この種のプロセスにバブラが用いられる場合、所
望のプロセスガスフロー速度を得るためにプロセスガス
制御サブルーチン１６３は供給ガス流、バブラ内の圧力
及びバブラ温度を調整する。上述したように、所望のプ
ロセスガスフロー速度はプロセスパラメーターとしてプ
ロセスガス制御サブルーチン１６３に移される。更に、
プロセスガス制御サブルーチン１６３は、一定のプロセ
スガスフロー速度の必要値を含む蓄積表をアクセスする
ことにより所望のプロセスガスフロー速度に必要な供給
ガス流速、バブラ圧力及びバブラ温度が含まれる。必要
値が一旦得られると、供給ガスフロー速度、バブラ圧力
及びバブラ温度が必要値と比べてモニタされ、それに応
じて調整される。
【００４９】圧力制御サブルーチン１６５は、チャンバ
の排気系のスロットルバルブのアパーチャサイズを調整
することによりチャンバ１５内の圧力を制御するプログ
ラムコードを含む。スロットルバルブのアパーチャサイ
ズは、全プロセスガスフロー、プロセスチャンバのサイ
ズ及び排気系のポンプの設定値圧力に関して所望レベル
でチャンバ圧力を制御するように設定される。圧力制御
サブルーチン１６５が呼びかけられる場合、所望の又は
目標圧力レベルがチャンバマネージャーサブルーチン１
５７ａからパラメーターとして取り返される。圧力制御
サブルーチン１６５は、チャンバに接続された１以上の
慣用の圧力ナノメータを読み取ることによりチャンバ１
５内の圧力を測定し、測定圧力を目標圧力と比較し、蓄
積圧力表から目標圧力に対応するＰＩＤ（比例、積分及
び微分）値を得、圧力表から得られたＰＩＤ値に従って
スロットルバルブを調整する。また、圧力制御サブルー
チン１６５は、チャンバ１５内の圧力を所望レベルに調
整するためにスロットルバルブを個々のアパーチャサイ
ズに開放又は閉鎖するように書き込まれる。
【００５０】ヒータ制御サブルーチン１６７は、ヒータ
２５（及び基板）を耐熱するために用いられるヒータ要
素４７３の温度を制御するプログラムコードを含む。図
５に関して、チャンバマネージャーサブルーチン１５７
ａによって呼びかけられるヒータ制御サブルーチン１６
７は、入力として所望の目標／設定点温度パタメータ
ー、Ｔdes を取り返す（ステップ５８０）。ステップ５
８２では、ヒータ制御サブルーチン１６７は、ヒータ２
５に位置する熱電対の電圧出力を測定することによりヒ
ータ２５の現在の温度を測定する。現在の温度はＴ
（ｋ）を示し、ｋはヒータ制御サブルーチン１６７の現
在の時間ステップである。コントローラは、蓄積変換表
の対応温度を捜すか又は４次多項式を用いて温度を算出
することにより熱電対電圧から温度Ｔ（ｋ）を得る。具
体的な実施例においては、ステップ５８４のヒータ制御
サブルーチン１６７は温度誤差を算出する。Ｅｒｒtemp
と示される温度誤差は、式Ｅｒｒtemp（ｋ）＝Ｔdes −
Ｔ（ｋ）で求められる。
【００５１】ステップ５８４では、ヒータ制御サブルー
チン１６７はＥｒｒtemp（ｋ）の絶対値に基づいて２つ
の制御アルゴリズムの１つを選定する。温度誤差の絶対
値が所定のバウンダリ誤差より小さい場合には、ヒータ
制御サブルーチンは、温度調整アルゴリズムを選定する
（ステップ５８６及び５８８）。そのアルゴリズムは、
温度を所望温度、Ｔdes に正確に制御する。温度誤差の
絶対値がバウンダリ誤差より大きい場合には、ヒータ制
御サブルーチン１６７は温度ランプ制御アルゴリズムを
選定する（ステップ５９０）。そのアルゴリズムは、ヒ
ータ温度が所望温度、Ｔdes に近づく速度を制御する。
即ち、温度が変化する速度を制御する。
【００５２】温度調整アルゴリズム（ステップ５８６及
び５８８）は、できるだけＴdes に近い現在の温度、Ｔ
（ｋ）を維持するようにヒータ２５に埋め込まれた加熱
要素に供給される電力を新しくするためにフィードバッ
ク及びフィードフォワード制御を用いる。そのアルゴリ
ズムでのフィードフォワード制御は、チャンバに供給さ
れたガスフロー及びＲＦ電力の量と種類を与える所望温
度を維持するのに必要な電力量を算定する。フィードバ
ック制御は、温度誤差Ｅｒｒtemp（ｋ）の動的挙動に基
づいて算出したフィードフォワードを調整するために標
準比例−積分−微分（ＰＩＤ）対照項を用いる。ＰＩＤ
対照は、温度誤差の値に関係なく従来のヒータ制御系で
用いられる種類のアルゴリズムである。それらのルーチ
ンが温度ランプレートを制御することを求める場合に
は、時間の異なるＴdes ( ｋ）を定義し、上記ＰＩＤコ
ントローラを用いてその所望の温度飛翔経路を追跡す
る。
【００５３】本発明では、温度誤差の絶対値がバウンダ
リ誤差より大きい場合にヒータ２５への電力を制御する
ために温度ランプ制御アルゴリズム（ステップ５９０）
を用いることが好ましい。そのアルゴリズムは、時間ス
テップｋにおける温度の変化速度であるＴ’（ｋ）を制
御する。ヒータ２５がセラミック材料でできていること
から温度変化速度は制御されなければならず、温度が急
速に変化しすぎる場合には熱ショックから破壊すること
がある。ランプ制御アルゴリズムは、Ｔ’（ｋ）を所定
の所望ランプレート関数、Ｔ’des ( Ｔ）に制御するた
めにフィードフォワード及び比例フィードバック対照を
用いる。所望のランプレートは、主にヒータの温度関数
であり、さまざまな温度におけるヒータ２５の熱ショッ
ク耐性に基づく。従って、所望のランプレートはヒータ
の現在の測定温度に基づいて連続して変化することがで
き、個々のプロセスの温度の範囲内で熱ショックを避け
るのに十分に低い最低速度に基づいて一定に設定される
こともある。対照アルゴリズムは、系応答を弱めるため
にヒータに供給される電力変化速度に関する飽和関数を
用いる。
【００５４】時限温度飛しょうを最もよい状態で追跡す
ることによりランプレートを調節することを試みるコン
トローラは、所望温度、Ｔ’des （Ｋ）が将来のある時
間Ｋで達成されることを保証するだけである。長さＫの
時間にわたる平均ランプレートはＴ’des である。しか
しながら、温度Ｔ’（ｋ）の瞬間変化速度はその間隔で
は広く異なる。Ｋ未満のある間隔で温度を安定なままに
する妨害を考慮されたい。次に、コントローラは所望の
飛しょうＴ’des （ｋ）にできる限り『追いつく』こと
を試みる。コントローラが追いつく時間のランプレート
は、Ｔ’des より大きくなる。そのシナリオにより熱シ
ョック破壊が生じる。直接ランプレートを制御すること
により、本発明はその潜在的シナリオを避けるものであ
る。
【００５５】図５に関して、具体的なランプ制御アルゴ
リズムをここに述べる。所望温度、Ｔdes を入力した後
（ステップ５８０）、現在温度Ｔ（ｋ）を測定し（ステ
ップ５８２）、温度誤差を求め（ステップ５８４）、数
値微分法を用いてランプ制御アルゴリズムが実際のラン
プレートＴ’（ｋ）を算出する。また、Ｔ（ｋ）の現在
値に基づいて所望ランプレートＴ’des （Ｔ（ｋ))及び
ランプレートの誤差Ｅｒｒrrate ＝Ｔ’des （Ｔ（ｋ))
−Ｔ’（ｋ）を求める（ステップ５９２及び５９４）。
実際のランプレートＴ’（ｋ）は温度測定試料の範囲に
わたる測定温度Ｔ（ｋ）から算出される。通常、Ｔ’de
s （Ｔ（ｋ))は種々の実施例において温度の連続関数で
あることができる。個々の実施例においては、Ｔ’des
（Ｔ（ｋ))は所定の一定値であるように設定される。算
出ランプレートＴ’（ｋ）は、所定の試料速度（例え
ば、個々の実施例においては新しい電力時間の１０倍、
１秒）で温度を取る（即ち、測定する）ことにより求め
られる。次に、１０試料の平均を算出し、前の１０試料
の平均と比較する。次に、最初の１０測定温度と前の１
０測定温度間の差を新しい電力時間で割り平均測定温度
を得る。次に、平均測定温度の微分を算出して算出ラン
プレートＴ’（ｋ）に達する。次に、ランプレート誤差
ＥｒｒRRate を、個々の実施例における一定値Ｔ’des
（Ｔ（ｋ))と算出ランプレートＴ’（ｋ）間の差を取る
ことにより求められる。上記実施例は、用いられる数値
微分法の例であるが、より複雑にする他の手法も他の実
施例において用いられる。他の実施例においては、他の
試料速度が用いられる。
【００５６】ステップ５９６を詳しく述べるために、個
々の実施例に用いられる具体的な制御関数は次式で示さ
れる。
【００５７】P(k+1) = Pmodel [T(k),T'des (T(k))] +
K p * [T' des (T(k))-T'(k)] 式中、ｋは現在の時間ステップでありｋ＋１は次の時間
ステップである。Ｐ（ｋ＋１）は次の時間ステップでヒ
ータに供給される電力である。所望ランプレートと測定
温度の関数であるＰmodel [ Ｔ（ｋ），Ｔ’des （Ｔ
（ｋ))] はＴ（ｋ）においてＴ’des （Ｔ（ｋ）のラン
プレートを与えるのに必要なモデル近似値である。Ｋp
は、ユーザが定義しランプレート誤差ＥｒｒRRate で乗
じる制御ゲイン定数（ワット／（℃／秒))である。個々
の実施例においては、Ｐmodel [ Ｔ（ｋ），Ｔ’des
（Ｔ（ｋ))] はＰ（ｋ）に近似することができる。その
近似は、本発明の熱量の大きい抵抗ヒータのようなスロ
ー系について特に言えることである。次に、制御関数は
次式で近似する。
【００５８】 P(k+1) = P(k) + Kp * [T' des (T(k))-T'(k)] P(k+1) - P(k) = Kp * [T' des (T(k))-T'(k)] ヒータの応答が緩慢であるために、電力が調整される時
間と調整が所望の結果を生じる時間の間にずれがある。
例えば、ヒータの温度が安定でありかつ所望のランプレ
ートが正である場合には制御はヒータへの電力を増加さ
せる。しかしながら、温度は所望ランプレートに従って
すぐに上がらない。制御は、次に時間ステップで電力を
増加させる。所望ランプレートが満たされるまで電力を
増加させ続ける。しかしながら、その時間によって、供
給電力は所望ランプレートを維持するのに必要とされる
電力より非常に大きくなる。ランプレートは所望値を超
えて増加し続ける。それがオーバーシュートを呼ぶ。コ
ントローラは電力を低下させることにより反応し、徐々
にランプレートが低下する。コントローラは、また、ヒ
ータより速く作用するので、電力を低下させすぎ、ラン
プレートは所望値を超えて低下する。それは振幅であ
る。時間がたつにつれて振幅の程度が減少し、ランプレ
ートは一定の定常値に達する。実在の系は全て小さな妨
害を受けるために小さな定常誤差がある。
【００５９】Ｋp 値は、オーバーシュート及び定常誤差
の大きさを決定する。Ｋp が大きい場合には、系は振幅
するが定常誤差は小さい。Ｋp が小さい場合には、反対
が言える。典型的には、Ｋp は微分制御が系の応答を弱
めるために、即ち、オーバーシュート及び振幅を減少さ
せるために用いられるために大きくすることができる。
定常誤差は積分制御を用いることにより減少するが、こ
れによりオーバーシュートと振幅を高める傾向にし、好
ましくはその制御アルゴリズムで避けられる。その場
合、微分制御は利用できない。温度の第２微分を数字で
計算することが必要である。熱電対信号のＳＮ比が小さ
いために、第２微分は信頼して算出されない。従って、
本発明は、系の応答を弱める微分制御の代わりに定常誤
差及び飽和関数を減少させるために大きなＫp を用い
る。飽和関数は、Ｋp がランプレート誤差、ＥｒｒRRat
e に逆比例するようにゲインＫp を効果的にスケジュー
ルする。系応答の過渡部分で誤差が大きくかつオーバー
シュートが生じる場合、有効ゲインは小さい。定常状態
では、誤差は小さいので有効Ｋp は大きい。
【００６０】系応答を弱めるために用いられる具体的な
飽和関数は、次の等式で示される（ステップ５９８）。
それらの等式についてＰ（ｋ＋１）は上で示した制御式
によって定義された電力を意味する。Ｐ1(ｋ＋１）はヒ
ータに供給された実際の電力である。Ｐ’max は、１つ
の時間ステップから次への供給電力の所定の最大許容変
化である。具体的な飽和関数は次の通りである。
【００６１】｜ P(k+1)-P(k)｜ > P'max ならば、 P(k+1) > P(k)の場合 P1(k+1) = P(k)- P'max 及び P(k+1) < P(k)の場合 P1(k+1) = P(k)- P' max または P1(k+1) = P(k+1) 新しい用語Ｋpeff（ｋ）はここでは時間ステップｋにお
けるコントローラの有効ゲインと定義される。Ｐ1(ｋ＋
１）＝Ｐ (ｋ＋１）ならば時間ｋの有効ゲインはゲイン
Ｋp に等しい。しかし、飽和関数が適用される場合には
上記式のＰ1(ｋ＋１）をＰ (ｋ＋１）に置き換えかつ次
式と組合わせることにより定義される。 P(k+1) = Pmodel [T(k),T'des (T(k))] + K p * [T' de
s (T(k))-T'(k)] 用語Ｋpeff（ｋ）は次の通りである。
【００６２】P'max = Kpeff(k) * Err RRate (K); K peff(k) = P'max /ErrRRate (K) ランプレート誤差が大きい場合に有効ゲインを小さくす
ることにより、その飽和関数によりオーバーシュート及
び応答の振幅を最小にする。これにより、悪いランプレ
ート制御からヒータに対する損傷確度が減少する。従っ
て、ヒータ制御サブルーチン１６７のランプ制御アルゴ
リズムは、大きなランプレート誤差が生じる場合の系の
応答を弱め、効率のよい温度制御を生じる。
【００６３】プラズマ制御サブルーチン１７０は、マグ
ネトロン電力レベル及びモード（ＣＷ又はパルス）を設
定するプログラムコードを含む。ＲＦプラズマ系を有す
る代替的実施例においては、プラズマ制御サブルーチン
１７０は、チャンバ１５内のプロセス電極に印加された
低及び高周波数ＲＦ電力レベルを設定しかつ使用低周波
数ＲＦ周波数を設定するプログラムコードが含まれる。
ある実施例がマイクロ波電力レベルに用いられる１つの
プラズマ制御サブルーチン１７０及びＲＦ電力レベルに
用いられる他のプラズマ制御サブルーチン１７０を有す
ることは当然のことである。前述のようにチャンバ成分
サブルーチン、プラズマ制御サブルーチン１７０は、チ
ャンバマネージャーサブルーチン１５７によって呼びか
けられる。
【００６４】プラズマ制御サブルーチン１７０は、マグ
ネトロン電力レベル及びモード（ＣＷ又はパルス）を設
定及び調整するプログラムコードを含む。ＲＦプラズマ
系を有する代替的実施例においては、プラズマ制御サブ
ルーチン１７０はチャンバ１５内のプロセス電極に印加
した低及び高周波数ＲＦ電力レベルを設定しかつ使用低
周波数ＲＦ周波数を設定するプログラムコードが含まれ
る。ある実施例がマイクロ波電力レベルに用いられる１
つのプラズマ制御サブルーチン１７０及びＲＦ電力レベ
ルに用いられる他のプラズマ制御サブルーチン１７０を
有することは当然のことである。前述のチャンバ成分サ
ブルーチンのように、プラズマ制御サブルーチン１７０
はチャンバマネージャーサブルーチン１５７ａによって
呼びかけられる。ゲートバルブ２８０を有する実施例に
おいては、プラズマ制御サブルーチン１７０はマイクロ
波電力レベルの設定／調整を調整スルゲートバルブ２８
０の開閉のプログラムコードが含まれる。また、システ
ムソフトウェアはゲートバルブ２８０を有する実施例に
おいて別個のゲートバルブ制御サブルーチンを有するこ
とができる。
【００６５】終点検出サブルーチン１５９は、光源及び
光検出器を制御し、吸光度からの光の強さの変化を比較
するのに有用な光検出器からのデータを取り返し、場合
によっては所定の光の強さレベルを検出するか又は洗浄
プロセスの終点を示すフラグを上げる際に洗浄プロセス
を停止することによる終点検出を扱うプログラムコード
が含まれる。終点検出制御サブルーチン１５９は、ま
た、チャンバマネージャーサブルーチン１５７ａによっ
て呼びかけられる。終点検出制御サブルーチン１５９
は、下記の終点検出系を用いる実施例に含まれる。終点
検出系のない実施例は終点検出制御サブルーチン１５９
を使用又は設置する必要がないことは認識される。
【００６６】場合によっては、チャンバマネージャーサ
ブルーチン１５７ａによって呼びかけられるゲッタリン
グ制御サブルーチン１６９が含まれる。ゲッタリング制
御サブルーチン１６９は、チャンバシーズニング、後清
浄フッ素ゲッタリング等に用いられるゲッタリングプロ
セスを制御するプログラムコードが含まれる。ある実施
例においては、ゲッタリング制御サブルーチン１６９
は、使用クリーンレシピと組合わせてゲッタリング制御
を促進するためにクリーンレシピに蓄積された指定ソフ
トウェアを呼びかけることができる。
【００６７】上記に示されたＣＶＤ系の説明は、主に一
般的説明のためのものであり、本発明の範囲を限定する
ものとしてみなされるべきではない。具体的なＣＶＤ系
１０は枚葉式真空チャンバ系である、しかしながら、マ
ルチウェハチャンバ系である他のＣＶＤ系も本発明の他
の実施態様で用いられる。しかしながら、本発明のある
種の特徴はマルチチャンバ処理系におけるＣＶＤチャン
バの一部として図示及び記載されているが、本発明が必
ずしもその方法に限定されるものでないことは理解され
るべきである。即ち、本発明は、エッチングチャンバ、
拡散チャンバ等の種々の処理チャンバい用いられる。設
計の変化、ヒータ設計、ＲＦ電力接続部分の位置、ソフ
トウェア操作及び構造、ソフトウェアサブルーチンに用
いられる個々のアルゴリズム、ガス導入ライン及びバル
ブの配置、及び他の修正のような上記系の変更も可能で
ある。更に、電子サイクロトロン共鳴（ＥＣＲ）プラズ
マＣＶＤデバイス、誘導結合型高密度プラズマＣＶＤデ
バイス等の他のプラズマＣＶＤ装置も用いられる。本発
明に有用な誘電層及びその層を形成する方法は、必ずし
も特定の装置又は特定のプラズマ励起法に限定されるべ
きではない。
【００６８】図６及び図７に示されるように、ＣＶＤ装
置１０は、通常、真空チャンバ１５内で半導体ウェハを
支持する縦に可動するヒータ（ウェハ支持ペデスタル又
はサスセプタ）２５を有する封入アセンブリ２００が含
まれる。プロセスガスは、ウェハ上でさまざまな堆積及
びエッチングステップを行うためにチャンバ１５に送ら
れる。ガス分配系２０５（図６〜図１２）はガス供給源
９０（図３）からウェハ上にプロセスガスを分配し、排
気系２１０（図６〜図８）はプロセスガス及び他の残留
物をチャンバ１５から排出する。ＣＶＤ装置は、更に、
ウェハを加熱しかつウェハをチャンバ１５内の処理位置
へ上向きに上げるヒータ２５を含むヒータ／リフトアセ
ンブリ３０（図１、図１６ー２３）が含まれる。完全な
リモートマイクロ波プロセス系５５（図１及び図２４）
は定期的チャンバ洗浄、ウェハ洗浄又は堆積ステップ用
ＣＶＤ装置１０内に設置される。
【００６９】図６に示されるように、ＣＶＤ装置１０は
高温処理中にそれらの成分を冷却するために冷却剤をチ
ャンバ１５の種々の成分に送る液体冷却系２１５が含ま
れる。液体冷却系２１５は、高温プロセスのためにそれ
らの成分上に望まていない堆積を最小にするためにそれ
らのチャンバ成分の温度を下げるように作用する。液体
冷却系２１５は、ヒータ／リフトアセンブリ３０を介し
て冷却水を供給する１対の水接続部分２１７、２１９及
び冷却剤をガス分配系２０５（後述）に送る冷却剤マニ
ホールド（図示せず）が含まれる。水流検出器２２０
は、熱交換体（図示せず）から封入アセンブリ２００へ
の水流を検出する。装置１０の個々の系の好適実施態様
を下記に詳述する。
【００７０】Ａ．封入アセンブリ 図６及び図１０ー１２に関して、封入アセンブリ２００
は、アルミニウム又は陽極酸化アルミニウムのようなプ
ロセス適合性材料からつくられた完全なハウジングであ
ることが好ましい。封入アセンブリ２００は、プロセス
ガス及びクリーンガスを導入管４３を介してアセンブリ
２００内の内部リッドアセンブリ２３０へ送る外部リッ
ドアセンブリ２２５が含まれる。内部リッドアセンブリ
２３０は、ヒータ２５に支持されたウェハ（図示せず）
上のチャンバ１５全体にガスを分散させるように機能す
る。図６に示されるように、リッドカバー２３３は、封
入アセンブリ２００の上部の成分に接近しており（即
ち、外部リッドアセンブリ３２）、システム操作中高温
の曝露からオペレータを保護する。ＳＡＣＶＤプロセス
については、カバー２３３はリッドクランプ２３７のす
きまがチャンバ１６のガスを完全な状態に行わせる切り
抜き２３５が含まれる。リッドカバー２３３は、通常、
チャンバが、例えば、予防保守チャンバ洗浄を行うため
に開放されて真空を破壊しかつチャンバを大気圧に上げ
なければほとんどのプロセスステップで閉じられたまま
である。リッドヒンジ２３９は、リッドカバーを閉じて
落ちることを防止するようにロッキングラチェット機構
２４１が含まれる。
【００７１】図６に示されるように、封入アセンブリ２
００は、真空ロックドア（図示せず）及びスリットバル
ブ開口２４３が含まれ、ウェハ装填アセンブリ（図示せ
ず）がウェハＷをプロセスチャンバ１６に輸送し、ウェ
ハＷをヒータ２５に載せる。ウェハ装填アセンブリは、
マルチチャンバ処理系の移動チャンバ（図示せず）内に
配置された従来のロボット機構であることが好ましい。
適切なロボット移動アセンブリは、Maydanの共同譲渡さ
れた米国特許第 4,951,601号に記載されており、その明
細書の記載は本願明細書に含まれるものとする。
【００７２】図７、図８、図１３及び図１４に関して、
チャンバ１５の周囲の封入アセンブリ２００の内壁２４
５は、封入アセンブリ２００のシェルフ２５２上に載置
されているチャンバライナー２５０で覆われている。チ
ャンバライナー２５０はプロセスガスをウェハの裏面に
流れることから阻止するように働く。更に、ヒータ２５
は封入アセンブリ２００より直径が小さいので、ライナ
ー２５０はヒータ２５の下にチャンバ１５の下の部分へ
のプロセスガス流を阻止する。従って、ヒータ２５の底
及びチャンバ１５の下の部分での望まれていない堆積が
最少になる。更に、高温処理でウェハ縁の冷却を防止す
るために封入アセンブリ２００のアルミニウム壁とヒー
タ２５上のウェハの縁間を熱絶縁する。高温処理中、ラ
イナー２５０はヒータ２５上のウェハの熱い縁（例え
ば、５５０℃〜６００℃）から冷たい周囲のチャンバ壁
（例えば、約６０℃）への過度の熱損失を防止する。ラ
イナー２５０がないと、ウェハの縁の加熱作用がウェハ
中の温度の均一性に悪影響し、均一でない堆積をまね
く。ライナー２５０は、高温プロセス（例えば、約５０
０℃より高い）に十分適するプロセス適合性材料でつく
られた内部２５３を含むことが好ましい。好ましくは、
ライナー２５０の内部２５３は窒化アルミニウム、アル
ミナ等のセラミック材料を含み、アルミナが好ましい材
料である。内部２５３の厚さは、通常、約３mm〜２５mm
（約0.１インチ〜１インチ）、好ましくは約５mm〜８mm
（約0.２インチ〜0.３インチ）である。
【００７３】ライナー２５０は、アルミニウムのような
セラミックより分解に感受性の低い材料を含む外部２５
５を含むことが好ましい。外部２５５は、封入アセンブ
リのシェルフ２５２上に載置されており、ライナー２５
０の内部２５３を支持する環状リッド２５４を含む。特
に好適実施例においては、外部２５５は、図１３及び図
１４に示される内部エアギャップ２５９を画成する複数
の周辺に隔置された垂直支柱が含まれる。エアギャップ
２５９は、外部チャンバ壁からライナー２５０の内部２
５３の絶縁を容易にしてウェハ温度の均一性を高める
（ウェハの外縁は周囲のチャンバ壁温度のために冷やさ
れ、ヒータ及びウェハ温度に相対して低い）。更に、エ
アギャップ２５９は、ライナー２５０に厚みを与えるの
でチャンバ外壁とヒータ２５間のギャップを塞ぐことが
でき、厚いライナー２５０で生じる分解又は他の熱損傷
を最少にする。ライナー２５０の外部２５５の厚さは、
通常約１３mm〜５１mm（約0.５インチ〜２インチ）、好
ましくは約２３mm〜２８mm（約0.９インチ〜1.１イン
チ）であり、エアギャップの厚さは、通常約５mm〜３８
mm（約0.２インチ〜1.５インチ）、好ましくは約１５mm
〜２３mm（約0.６インチ〜0.９インチ）である。環状カ
バー２６１は、外部ライナー２５５の上面に配置されて
ポンプチャネル４０の下壁を形成する（後述）。環状カ
バー２６２は、酸化アルミニウム又は窒化アルミニウム
のようなセラミック材料を含むことが好ましく、ライナ
ー２５０のアルミニウム外部２５５をプロセスガス及び
ポンプチャネル４０内の熱から保護する。
【００７４】代替的実施例においては（図示せず）、ラ
イナー２５０は封入アセンブリのシェルフ２５２に載置
されている内部セラミック部分２５５及びポンプチャネ
ル４０の底を形成する環状カバー２６１を含むのみであ
る。その実施例においては、外部２５５はセラミック部
分２５５と封入アセンブリの内壁間のエアギャップ（図
示せず）で置き換えられる。エアギャップは高温ウェハ
を封入アセンブリの冷却壁から絶縁し、チャンバ壁とヒ
ータ２５間のギャップを塞ぐためにライナー２５０に厚
さを与える。
【００７５】Ｂ．ガス分配系 図６及び図１０ー１２に関して、外部リッドアセンブリ
２２５は、通常、リッド又はベースプレート２６５、冷
却剤マニホールド（図示せず）、導管４７を含むクリー
ンガスマニホールド２７０、プロセスガス及び洗浄ガス
を導入管４３を介してプロセスチャンバ１５へ混合及び
注入するガス混合ボックス２７３、及び洗浄及び／又は
プロセスガスをガス混合ボックス２７３へ選択的に分配
するゲートバルブ２８０が含まれる。ゲートバルブ２８
０が任意でありかつ外部リッドアセンブリ２２５が洗浄
及び／又はプロセスガスをボックス２７３へゲートバル
ブをもたずに選択的に分配されるように変更されること
が明らかに理解されなければならないことは当然のこと
である。図８に示されるように、ガス混合ボックス２７
３、クリーンガスマニホールド２７７及びゲートバルブ
２８０は、ベースプレート２６５の上面に留められる、
例えば、ボルトで閉められることが好ましい。第１及び
第２ガス通路８３、８５はプレート２６５の外部に取り
付けられ、ガス混合ボックス２７３へ伸びる。ガス通路
８３、８５は各々、オゾン、ＴＥＯＳ、ＴＥＰＯ、ヘリ
ウム、窒素、クリーンガス等のガス供給源（図３参照）
に適切に連結された入口、及び導入管４３を介して内部
リッドアセンブリ２３０へ送る前にガスを混合するボッ
クス２７３内の混合領域９３と通じている出口（図示せ
ず）がある。
【００７６】プラズマ処理について、ＣＶＤ装置１０が
ガス分解せず及びガス分配系でガス堆積せずに高電圧Ｒ
Ｆ電力をガスボックスへ印加することを可能にするガス
通路８３、８５を収容するガスフィードスルーボックス
（図示せず）を含むことは留意すべきである。具体的な
ガスフィードボックスの記載は、Wangの米国特許第 4,8
72,947号に見られ、その明細書の記載は本願明細書に含
まれるものとする。
【００７７】図１０に示されるように、クリーンガスマ
ニホールド７０は、ガスを入口２９０から入れかつその
ガスを流体通路２９３を介してガス混合ボックス２７３
へ送る導管４７が含まれる。ゲートバルブ２８０は、ガ
ス混合ボックス２７３へ導管を通過させることを選択的
に可能にするか又は防止する通路２９３内に固定された
バルブプラグ（図示せず）が含まれる。ゲートバルブ２
８０は、作動ハンドル２８１によって手動されるか又は
ゲートバルブ２８０がプロセッサ５０で制御される。洗
浄（後述）中、ゲートバルブ２８０はプラズマ系５５か
らのクリーンガスをボックス２７３へ通過させるように
配置され、導入管４３を介してチャンバ１５へ送られ装
置１０のウェハ又はチャンバ壁及び他の成分をエッチン
グする。
【００７８】図７に示されるように、クリーンガスマニ
ホールド２７０は、装置１０の封入アセンブリ２００の
上の部分に積分してつくられ、導管４７はチャンバ１５
の上部から側面に向かって適当な曲がり又はカーブがあ
る。マニホールド２７０の導管４７は装置１０の封入ア
センブリ２００の側壁内に積分して形成された通路への
開口を有し、ヒータ２５が作動させる高温のために加熱
される。その通路は、内部ライナー２９１を備え、封入
アセンブリ２００内の通路の内面をアプリケータ管２９
２から入るクリーンガス遊離基からの腐食及びエッチン
グから保護するように働く。ライナー２９１は、クリー
ンガス中の遊離基の結合を防止する。クリーンガスは、
入口５７からアプリケータ管２９２へ導入される。遊離
基は、封入アセンブリ２００内のチャンバ１５の下の方
にあることが有利であるプラズマ系５５のマグネトロン
から放射されたマイクロ波エネルギーによってアプリケ
ータ管２９２中のクリーンガスから生成される。装置１
０の下の系５５の位置は、予防保守洗浄、修理等のチャ
ンバ１５の点検を容易にする。特に、底に取り付けられ
たリモートマイクロ波プラズマ系５５が装置１０のリッ
ドの上に位置しないので、予防保守洗浄を行うために装
置１０のリッドの開放は容易に行われる。マイクロ波プ
ラズマ系５５は下で詳細に述べられる。図７及び図８に
示されるように、導入管４３はプロセスガスをチャンバ
１５に送る内部通路２９５及び洗浄ガスをチャンバへ送
る通路２９３と通じている環状外部通路２９７が含まれ
ることが好ましい。
【００７９】ベースプレート２６５の上面又はに留めら
れる冷却剤マニホールドは、熱交換器からの水又はグリ
コール／水混合液のような冷却剤液を入れる。冷却剤
は、冷却剤マニホールドからベースプレート２６５内の
環状冷却剤チャネル９３（図８及び図９）を介して分配
されて処理中のプレート２６５及び内部リッドアセンブ
リ２３０の成分からの熱を還流的及び導電的にリモート
する（下で詳細に述べられる）。
【００８０】図６及び図９に示されるように、内部リッ
ドアセンブリ２３０は、通常、ベースプレート２６５、
プロセスガス及びクリーンガスをチャンバ１５へ分散す
るブロッカー又はガス分散プレート３０１及びシャワヘ
ッド又はガス分散プレート２０が含まれる。プレート３
０１、２０は、高温プロセスに耐えることができるプロ
セス適合性材料から形成されることが好ましい。例え
ば、プレート３０１、２０は、酸化アルミニウム又は窒
化アルミニウム（ＡｌＮ）のようなセラミック材料又は
アルミニウム又は陽極酸化アルミニウムのような金属を
含むことができる。好ましくは、プレート３０１、２０
は、プレート３０１、２０の表面上のガス堆積を最少に
するためにアルミニウム又は陽極酸化アルミニウムのよ
うな金属を含む。特に好適実施例においては、ガス分散
プレート３０１は陽極酸化アルミニウムを含み、ガス分
散プレート２０はアルミニウムを含む。ガス分散及びガ
ス分散プレート３０１、２０は、各々ベースプレート２
６５の下の面に直接留められる。好ましくは、ガス分配
及び分散プレート２０、３０１は、各々ベースプレート
２６５の下の面に複数のねじ山のある取り付けねじ３０
３、３０５で付けられる。取り付けねじ３０３、３０５
は、ガス分配及び分散プレート２０、３０１の各々の接
触面とベースプレート２６５間の比較的しっかりした表
面対表面の接触を与えてその間の導電性熱交換を容易に
する（下で詳細に述べられる）。取り付けねじ３０３、
３０５は、ニッケル、 Hasteloy(登録商標) 、 Haynes
(登録商標) 等を含む。
【００８１】図８及び図９に関して、ガス分配プレート
２０は、プレート２０の接触面とベースプレート２６５
の下の面とをかみ合わせるために取り付けねじ３０５を
入れる複数の孔３１５を有する外部フランジ３１３があ
る実質的に平らなプレート３１１である。ベースプレー
ト２６５は、ガス分配プレート２０を２６５の下面から
隔置しかつプロセスガスを複数のガス分配孔３１５を介
して半導体ウェハへ均一に分散する２つのプレート間に
チャンバ３１７（図８参照）を形成する環状外部スタン
ドオフ３１６が含まれる。また、ガス分配プレート２０
は、側壁及び底壁で画成された中央に配置されたキャビ
ティを有する皿形デバイス（図示せず）を含むことがで
きる。
【００８２】ガス分配孔３１５のサイズ及び配置は、プ
ロセスの特徴によって異なる。例えば、ガスをウェハに
均一に分配するように孔３１５が均一に隔置される。一
方、場合によっては孔３１５は不均一に隔置及び配置さ
れる。孔３１５の直径は、0.１mm〜2.５mm（約５ mil〜
１００mil)、好ましくは0.２mm〜1.３mm（約１０ mil〜
５０mil)の範囲である。好ましくは、ガス分配孔３１５
は、半導体ウェハ上の堆積の均一性を促進するように設
計される。孔（及び上記のマニホールド温度）は、マニ
ホールド外（下）面に堆積物の形成を避けるために、特
に、処理中及び処理後にウェハ上にはげ落ちることがあ
る表面上の柔らかい堆積物の堆積を防止するように設計
される。具体的な実施例においては、孔の配列はほぼ同
心円の環の孔３１５の１つである。隣接環間の距離（環
対環の間隔）は、ほぼ等しく、各環内の孔対孔の間隔は
ほぼ等しい。ガス分配孔に適した配置の完全な説明は
共同譲渡されたWangの米国特許第 4,872,947号に記載さ
れており、その特許の明細書の記載は本願明細書に含ま
れるものとする。
【００８３】ガス分散プレート３０１は、外部スタンド
オフ３１６とガス分配プレート２０間に形成されたチャ
ンバ３１７へガスを分散する複数のガス分散孔３２５を
含むほぼ円形の円板３２１である。ベースプレート２６
５は、分散プレート３０１をベースプレート２６５から
隔置しかつスタンドオフ３１８とプレート３０１間に形
成されたチャンバ３２０（図８参照）へベースプレート
２６５を通過するガスを分散させる第２内部ストンドオ
フ３１８を含むことが好ましい。また、ガス分散プレー
ト３０１は、スタンドオフ３１８よりむしろチャンバ３
２０を形成するみぞ（図示せず）を画成することができ
る。分散孔３２５の直径は、通常約0.０２mm〜0.０４mm
である。分散プレート３０１が本発明の好適実施例に含
まれることは当業者に認識されることは当然のことであ
る。しかしながら、他の実施例においては、プロセスガ
スがベースプレート２６５からガス分配プレート２０の
チャンバ３１７へ直接通過される。
【００８４】図８及び図９に示されるように、ベースプ
レート２６５は、プロセスガスをガス分散プレート３０
１に送りかつ全内部リッドアセンブリ２３０を処理チャ
ンバの本体ユニットに取り付けるように機能する一体成
形積分要素である。ＲＦプラズマプロセスにおいて、内
部リッドアセンブリ２３０は、チャンバリッドを接地か
ら電気絶縁しかつＲＦガスボックス（図示せず）からチ
ャンバを分離するアイソレータ（図示せず）が含まれ
る。ＲＦプラズマプロセスで有用な具体的なリッドアセ
ンブリは、Wangの米国特許第 4,872,947号に記載されて
おり、その明細書の記載は本願明細書に含まれるものと
する。
【００８５】図１５に示されるように、ベースプレート
２６５は、堆積ガスを排気する環状ポンプチャネル４０
を画成する下の表面３２１を有する（下で詳細に述べら
れる）。図８及び図９に示されるように、ベースプレー
ト２６５は、混合ガスボックス２７３からの混合プロセ
スガスを入れる導入管４３と通じている中央孔３２７を
画成する。孔３２７は、また、孔３１５までプレート３
０１両端にガスを分散させるガス分散プレート３０１の
みぞ３１１と通じている。ベースプレート２６５は、更
に、冷却剤液をプレート２１５の部分を通ってプレート
２６５のその部分を還流で冷却する冷却系２１５に連結
された入口３３１と出口３３３を有する冷却剤通路９３
を画成する。好ましくは、冷却剤通路は、取り付けねじ
３０３、３０５に比較的近いベースプレート２６５の一
部に形成される。これにより、分散及び分配プレート３
０１、２０の接触面及びベースプレート２６５の下の表
面３２６を介して導電性冷却が容易になる。冷却剤通路
９３についての具体的な設計の詳細な説明は、1996年４
月16日に出願された共同譲渡された同時係属中の出願番
号第08/631,902号 (代理人整理番号第1034号) 及びWang
の共同譲渡された米国特許第 4,872,947号に見られ、こ
れらの明細書の記載は本願明細書に含まれるものとす
る。
【００８６】図９に関して、ベースプレート２６５は、
冷却剤通路９３の上にベースプレート２６５に留められ
たみぞ３４３に配置された中央孔３２７と環状キャップ
３４５を周設する環状のみぞ３４３を画成する。好まし
くは、環状キャップ３４５は、通路９３の上にしっかり
と密閉するようにベースプレート２６５の上面に溶接さ
れ、通路９３からの冷却剤の漏出を効果的に防止する。
この配置で、通路９３はガス分配及び分散プレート２
０、３０１に相対的に近くに形成される。更に、ベース
プレート２６５の上面にグルーブを形成することにより
通路９３がつくられ、製造プレートのコスト及び複雑さ
が減少する。
【００８７】ここに図１１及び図１２に関して、内部リ
ッドアセンブリ２３０’の代替的実施例を述べる。前の
実施例と同様に、リッドアセンブリ２３０’はベースプ
レート２６５、プロセスガス及びクリーンガスをチャン
バ１５に分散するガス分散プレート３０１及びガス分散
プレート２０が含まれる。更に、ベースプレート２６５
は、ベースプレート２６５及びリッドアセンブリ２３
０’の他の成分を冷却するために水のような冷却剤液を
入れる環状冷却剤チャネル５００が含まれる。この実施
例においては、ベースプレート２６５は、ガス分散及び
ガス分配孔３２５、３５１のすぐ上にベースプレート２
６５の一部と熱を交換するガス分散プレート３０１の上
の中央孔２９５の周りに伸びている環状流体チャネル５
０２が更に含まれる。
【００８８】内部リッドアセンブリ２３０’は、ベース
プレート２６５とガス分散プレート３０１間のチャンバ
から真空１５まで伸びている複数のバイパス通路５１０
が含まれる。バイパス通路５１０は、ガス分散及びガス
分配孔３２５、３１５より流体フローに対する抵抗が小
さい。従って、チャンバ３２０へ流れる大部分のガスは
直接真空チャンバ１５へバイパス通路５２０を通過す
る。具体的な実施例においては、バイパス通路５１０
は、チャンバ１５へガスを均一に送るためにベースプレ
ート２６５の周囲に隔置されることが好ましい（図１
１）。この実施例の好適使用においては、ＮＦ3 のよう
な洗浄ガスがチャンバ３２０及びガス分散及びガス分配
孔３２５、３１５を各々通過する。更に、洗浄ガスの一
部が直接チャンバ１５へバイパス通路５１０を通過して
洗浄ガスのチャンバ１５への供給を容易にする。この実
施例においては、蒸着装置１０はガスがバイパス通路５
１０を通過することを防止（又は少なくとも阻止）する
コントローラ（図示せず）に連結されたバルブのような
制御系を含むことが好ましい。例えば、処理中、典型的
には、プロセスガスがガス分散及びガス分配孔３２５、
３１５を通過してウェハ上に均一に分散することが所望
される。従って、プロセスガスがバイパス通路５１０を
通過することから防止するためにバルブが閉められる。
チャンバが洗浄される場合、バルブが開いて洗浄ガスの
少なくとも一部をチャンバへ素早く送る。これにより、
洗浄プロセスの速度及び効率が高まり、装置１０のダウ
ン時間を短縮する。場合によってはプロセスガスがバイ
パス通路５１０を介して送られることも認識されること
は当然のことである。
【００８９】Ｃ．排気系 図６〜図８に関して、ＣＶＤ装置１０の外部に配置され
たポンプ（図示せず）は、チャンバ１５から環状ポンプ
チャネル４０を通ってプロセスガス及びパージガス並び
に残留物の双方を流すために減圧を与え、放出導管６０
に沿って装置１０から放出する。図１５に示されるよう
に、堆積ガス及びクリーンガスは、チャンバ１５の周囲
の環状スロット形オリフィス３５５を介してポンプチャ
ネル４０へウェハＷ（矢印３５１で示される）の上へ放
射状に排気される。環状スロット形オリフィス３５５と
チャネル４０は、チャンバの円筒状側壁１７の上部（チ
ャンバライナー２５０の内部２５３を含む、図７及び図
８参照）とベースプレート２６５の底部間のギャップに
よって画成されることが好ましい。ポンプチャネル４０
から、ガスはチャネル４０の周囲に及び下に向かって伸
びているガス通路３６１を介して真空シャットオフバル
ブ３６３（その本体は下のチャンバ本体と集積されるこ
とが好ましい）を過ぎて外部真空ポンプ（図示せず）に
接続する放出導管６０へ流れる。
【００９０】また、ＣＶＤ装置１０は、プロセスチャン
バ１５とポンプチャンネル４０と直接通じている複数の
ガス孔を有する別個のポンププレート（図示せず）が含
まれる。この実施例においては、ガス孔は、孔を介して
プロセスガスの均一な放出を容易にするためにチャンバ
の中央の開口の周辺に隔置される。入口及び出口の相対
位置を収容するために、ガス孔は中央の開口に相対する
入口から出口へ放射状に外に向かって伸びることができ
る。この孔の放射状の向きは、プロセスガス及びパージ
ガスのかなり均一な放出に寄与し、処理チャンバ１５か
ら残留物を排気する。このタイプのポンププレートの詳
細な説明は、1996年２月26日に出願された共同譲渡され
た同時係属中の出願番号第08/606,880号 (代理人整理番
号第 978号) に見られ、この明細書の記載は本願明細書
に含まれるものとする。
【００９１】図６及び図７に関して、バルブアセンブリ
（スロットルバルブ系）３６９は、ポンプチャネル４０
を介してガスの流速を制御する放出ライン６０に沿って
配置された分離バルブ３７１とスロットルバルブ３７３
が含まれる。処理チャンバ１５内の圧力は、キャパシタ
ンス３８１、３８３（図６参照）でモニタされ、スロッ
トルバルブ３７３で導管６０のフロー断面積を変えるこ
とにより制御される。好ましくは、プロセッサ５０は、
チャンバ圧力を示す信号をマノメータ３８１、３８３か
ら取り返す。プロセッサ５０は、測定圧力値をオペレー
タ（図示せず）によって入れた設定圧力値と比べ、チャ
ンバ１５内の所望圧力を維持するのに要するスロットル
バルブ３３３の必要な調整を求める。プロセッサ５０
は、調整信号をコントローラ３８５を介して駆動モータ
（図示せず）へリレーし、設定圧力値に対応する正しい
設定にスロットルバルブを調整する。本発明での使用に
適切なスロットルバルブは、『プロセスチャンバ圧力を
制御する改良装置及び方法』と称する1996年６月28日に
出願された共同譲渡された同時係属中の出願番号第08/6
06,880号 (代理人整理番号第8918/DCVD-II/MBE号) に見
られ、この明細書の記載は本願明細書に含まれるものと
する。
【００９２】分離バルブ３７１は、プロセスチャンバ１
５を真空ポンプから分離してポンプのポンプ作用による
チャンバ圧力の低下を最少にするために用いられる。ス
ロットルバルブ３７３と共に分離バルブ３７１はＣＶＤ
装置１０のマスフローコントローラ（図示せず）を検定
するために用いられる。あるプロセスでは、液体ドーパ
ントが気化され、キャリヤガスと一緒にプロセスチャン
バ１５へ送られる。マスフローコントローラは、チャン
バ１５へのガス又は液体ドーパントの流速をモニタする
ために用いられる。ＭＦＣの検定中、分離バルブ３７１
はスロットルバルブへ３７３へのガス流量を制限又は限
定してチャンバ１５内の圧力増加を最大にし、ＭＦＣ検
定を容易にする。
【００９３】Ｄ．ヒータ／リフトアセンブリ 図１６〜図２３に関して、ヒータ／リフトアセンブリ３
０をここで詳細に述べる。ヒータ／リフトアセンブリ３
０は、ウェハを真空チャンバ１５内の処理位置へ上げか
つ処理中にウェハを加熱するために機能する。最初に、
ヒータ／リフトアセンブリ３０が本明細書に記載及び図
示された具体的なＳＡＣＶＤチャンバ以外の種々の処理
チャンバを使用するために又はその中へ直接入れるため
に変更されることは留意されるべきである。例えば、ヒ
ータ／リフトアセンブリ４０は、ＲＦ又はマイクロ波電
力でプラズマを生成する類似のＣＶＤチャンバ、金属Ｃ
ＶＤ（ＭＣＶＤ）チャンバ、又は他の慣用の又は慣用で
ない半導体処理チャンバで用いられる。
【００９４】図１６及び図２０に関して、ヒータ／リフ
トアセンブリ３０は、通常、上下支持シャフト３９１、
３９３に連結した耐熱性ウェハ支持ペデスタル又はヒー
タ２５、ヒータ２５及びヒータ２５を垂直に移動する駆
動アセンブリ４００の下に支持シャフト３９１、３９３
を囲むリフト管３９５、シャフト２００、２０１及びチ
ャンバ１５内のリフト管２０２が含まれる。下で詳細に
述べられるように、ヒータ２５（及びその上に支持され
たウェハ）は下の装填／非装填位置の間を制御可能に移
動することができ、封入アセンブリ２００内のスロット
２４３及びガス分配プレート２０の下の上の処理位置と
実質的に並ぶ（図７及び図８）。図７に示されるよう
に、ヒータ２５は、処理中にウェハが正確に位置するよ
うに周囲のフランジ４０５を上げた環によって囲まれた
ウェハ支持上面４０３が含まれる。ウェハ支持表面４０
３の直径は、堆積温度、例えば、約２００℃〜８００℃
の範囲の温度においてウェハＷの直径にほぼ等しい。こ
の直径は、典型的には、大サイズのウェハの場合約１５
０mm〜２００mm（約６インチ〜８インチ）であり小サイ
ズのウェハの場合約約７５mm〜１３０mm（約３インチ〜
５インチ）である。約３００mm（約１２インチ）径のよ
うな他のウェハサイズがチャンバ、チャンバライニング
２５０及び支持ヒータ２５の適切な変更と共に本発明の
範囲内であることは当然のことである。
【００９５】支持ヒータ２５は、比較的高い処理温度、
即ち、６００℃〜８００℃まで又はそれ以上に耐えるこ
とができる処理適合性材料からつくられた円板を含むこ
とが好ましい。該材料は、高温堆積と関連がある反応性
化学からの堆積に耐性がありかつクリーンガス中の遊離
基によるエッチングに耐性がある。ヒータ２５に適切な
材料は、窒化アルミニウム、酸化アルミニウム等のセラ
ミックである。熱導電性が高く、耐腐食性が優れかつ熱
衝撃の許容限度が優れることからヒータ２５に好適な材
料は窒化アルミニウムである。従って、特に好ましい実
施例においては、ヒータ２５の全体の外面は窒化アルミ
ニウムを含んでいる。窒化アルミニウムは高温性能が高
く、チャンバ１５で用いられるフッ素及びオゾン化学に
対する耐性が高い。ヒータ２５のための窒化アルミニウ
ムの使用はステンレス鋼又はアルミニウム材料い比べて
処理ウェハの背面の金属混入が少なく、信頼性の高いデ
バイスが得られる。更に、アルミニウムは、チャンバ又
はウェハについには蓄積及びはげ落ちるフッ化アルミニ
ウム化合物の層を形成する洗浄ガスに典型的に用いられ
るフッ素含有化合物と反応する傾向があり、混入を生じ
る（下で詳細に述べる）。窒化アルミニウムのヒータ２
５をつくると洗浄中のその問題となる反応が効果的に排
除される。
【００９６】図１３ー１４に関して、駆動アセンブリ４
００は、空気シリンダ、制御可能モータ等を含む種々の
駆動機構が含まれる。好ましくは、適切なギア駆動４０
９を介してヒータに連結されたステッパモータ４０７
は、ヒータ２５、シャフト３９１、３９３及びリフト管
３９５を装填／非装填位置と処理位置管の制御された増
加分で垂直に駆動するように作動させる。駆動アセンブ
リ４００は、ヒータ２５の実質的に自由な垂直移動を可
能にするためにシャフト３９１の端と処理チャンバの底
部間に取り付けられた上下のベローズ４１１、４１３が
含まれる。更に、ベローズ４１１、４１３は、ガス分配
面板２０とヒータ２５が処理中に実質的に平行であるこ
とを行わせるために角移動を可能にする。
【００９７】図８、図１６及び図２０に関して、リフト
管３９５は、上シャフト３９１の下の部分を囲み、上ベ
ローズ４１１をシャフト３９１、ヒータ２５及び処理チ
ャンバ１５の内部から放射する熱エネルギーから絶縁す
るのを援助する。リフト管３９５は、通常、アルミニウ
ムシャフト４１８、シャフト４１８の上面に載っている
環状ストライクプレート４２０及びプレート４２０をシ
ャフト４１８に取り付ける環状フランジ４２２を含む。
フランジ４２２及びストライクプレート４２０は、窒化
アルミニウム又は酸化アルミニウム（セラミック又はア
ルミナの形のＡｌ2 Ｏ3)のような高温に耐えることがで
きる材料からつくられることが好ましい。フランジ４２
２及びストライクプレート４２０は、シャフト４１８の
ヒータシャフト３９１へのそり又は融合を最少にするた
めにアルミニウムシャフト４１８をヒータから絶縁す
る。具体的な実施例においては、リフト管は、ストライ
クプレート４２０がガタガタ鳴るのを防止又は少なくと
も阻止するためにフランジ４２２とストライクプレート
４２０間に装填された波スプリングのようなスプリング
（図示せず）が含まれる。
【００９８】図８及び図２０に示されるように、通常２
個、好ましくは４個の複数のウェハ支持／リフトフィン
ガ４３０は、ヒータ２５の周囲に隔置されたガイドスタ
ッド４３２内に滑らせて取り付けられる。フィンガ４３
０は、ヒータ２５の下に下向きに伸びるのでストライク
プレート４２０はフィンガ４３０をかみ合わせかつ装填
及び非装填ウェハのヒータ２５の上面の上に持ち上げる
ことができる。リフトフィンガ４３０は、酸化アルミニ
ウムのようなセラミック材料でつくられることが好まし
く、通常、切り取られたダブルコーン形ヘッド（図示せ
ず）を有する。４個のリフトフィンガガイドスタッド４
３２は、ヒータ２５の周りに均一に分配されないことが
好ましいが、代わりにロボットブレードの幅より広い少
なくとも１つの側面を有する矩形を形成し、典型的には
薄い平らなバー（図示せず）であり、その周りでリフト
フィンガ４３０がウェハを持ち上げなけれならない。リ
フトフィンガ４３０の底端は丸くなっている。処理中に
ヒータに結合するフィンガを最少にするために、フィン
ガ４３０の直径は相対的に厚い約３mm〜５mm (約１００
mil〜２００mil)、好ましくは約４mm（約１５０mil)で
あり、長さは相対的に短い約２５mm〜７６mm（約１〜３
インチ）、好ましくは５１mm（２インチ）である。
【００９９】使用中、ヒータ２５がスリット２４３と反
対の位置（又は実際にスリット２４３のすぐ下）にある
場合、ロボットブレード（図示せず）がウェハをチャン
バ１５に運ぶ。ウェハははじめはリフトフィンガ４３０
で支持され、ストライクプレート４２０でヒータ２５の
上に持ち上げられる。リフトフィンガ４３０はヒータ２
６と共に上がるので、ストップ（図示せず）とぶつか
る。ヒータ２５はガス分配フェースプレート２０と反対
の処理位置まで上がり続けるので、リフトフィンガ４３
０はヒータ２５内のガイドスタッド４３２に沈み、ウェ
ハは環状フランジ４０５内のウェハ支持表面４０３上で
堆積される。ウェハをチャンバ１５から取り出すため
に、上記ステップが逆に行われる。
【０１００】図１６に関して、抵抗ヒータコイルアセン
ブリ４４０は処理中に熱をウェハに移すヒータ２５内に
収容される。上下の支持シャフト３９１、３９３は、ヒ
ータ２５を支持し、中空コア４４５内のヒータコイルア
センブリ４４０へ必要な電気接続部分を収容する（後
述）。上の支持シャフト３９１は、比較的高い処理温度
に耐えることができるセラミック材料でできている。好
ましくは、シャフト３９１は拡散結合窒化アルミニウム
からつくられ、窒化アルミニウムが存在しない場合には
生じる電極及び電気接続部分への堆積及びそのチャンバ
１５に用いられる化学による攻撃を防止する。シャフト
３９１は、シャフト３９１の中空コア４４５が周囲温度
及び圧力（好ましくは大気圧、即ち、７６０torr又は１
気圧）であるようにヒータ２５とシャフト３９１間を気
密にするためにヒータ２５に拡散結合されることが好ま
しい。他の実施例においては、中空コア４４５は約0.８
気圧〜1.２気圧の圧力及び約１０℃〜２００℃の温度で
あるが、チャンバ１５は少なくとも約４００℃の温度及
び約２０ mtorr〜約６００torrの圧力である。この配置
は、電極及び他の電気接続部分をチャンバ１５内のプロ
セスガス及びクリーンガスからの腐食から保護するのに
役立つ。更に、シャフト３９１の中空コア４４５を周囲
温度で維持すると、ＲＦ電源から中空コア４４５を介し
て電力リード又はルミニウムシャフトへのアークを最少
にする。従って、真空で生じるアークが避けられる。
【０１０１】図１６及び図１７に関して、上の支持シャ
フト３９１は、封入アセンブリ２００の下の面に開口４
５３を通って伸び、シャフト３９１とチャンバ１５間の
ガスシールを与えるベース４５５に連結する。上の支持
シャフトは下の支持シャフト３９３に留められ、例え
ば、ボルトで締められ、アルミニウム又はアルミニウム
合金のような適切なプロセス適合性材料を含む。下の支
持シャフト３９３は、水冷却アルミニウムシャフトであ
ることが好ましい。しかしながら、下の支持シャフト３
９３は酸化アルミニウム又は窒化アルミニウムのような
セラミック材料を含むことができる。１以上のシーリン
グ部材４５７、例えば、Ｏリングはシャフト３９１、３
９３間に配置されてコア４４５とチャンバ１５間のガス
シールを維持する。図１６に示されるように、下の支持
シャフト３９３は、装填位置と処理位置間のシャフト３
９１、３９３とヒータ２５を移動する駆動アセンブリ４
００上の垂直可動支持体４６１に取り付けられる。シャ
フト３９３は、電気接続部分の周りを通過する内部冷却
剤チャネル４６３を画成してその接続部分をシャフトの
高温から絶縁する。冷却剤チャネル４６３は、液体冷却
系２１５の水接続部分２１７、２１９に連結した入口と
出口４６６がある。冷却剤チャネル４６３は、下のチャ
ンバ領域の相対的に低温を維持してシーリング部材４５
７を保護する。代替的実施例においては、ヒータアセン
ブリ３０はヒータ２５を支持する単シャフト（図示せ
ず）を含み、封入アセンブリ２００の下の開口４５３を
通って伸びる。この代替的実施例においては、シーリン
グ部材４５７は用いられない。
【０１０２】ヒータコイルアセンブリ４４０は、約２０
℃／分の速度でチャンバ内での温度少なくとも約２００
〜８００℃となるように配置される。図１８及び図１９
に関して、ヒータコイルアセンブリ４４０はセラミック
ヒータ２５に埋め込まれたヒータコイル４７１が含まれ
る。ヒータベース２５に埋め込まれたヒータコイル４７
１の経路指示は、ヒータ２５の中央付近の電気的接触部
分で開始し、ヒータ２５の片面に沿ってその周囲に向か
って後ろと前に動き、ヒータ２５のもう一方の面に伸
び、第２電気的接触部分４７４へヒータ２５の中央へ向
かって後ろに及び前に動く単コイル４７１を与えること
が好ましい。このループパターンは、プレートの幅両端
でほぼ均一な温度を維持するために加熱するが熱損失を
可能にする。好ましくは、ヒータコイル４７１は、ヒー
タ２５のウェハ指示表面両端に少なくとも約４００℃＋
／−２℃及び少なくとも６００℃＋／−８℃の均一な温
度分配を与える。具体的な実施例においては、ヒータコ
イル４７１は、ヒータシャフト３９１から熱勾配を低下
させるためにヒータ２５の中央付近で電力密度が大き
い。
【０１０３】図２１に示されるように、ヒータコイルア
センブリ４４０は、シャフト３４１を介して適切な電気
的エネルギー源に伸びる複数のコンダクタリード線４７
５に接続された埋込ＲＦ網状接地平面電極４７３を含む
ことが好ましい。網状接地平面要素４７３は、プラズマ
プロセスが用いられる実施例においては接地路及びプロ
セス抵抗を与えるモリブデン網状電極である。リード線
４７５は、ニッケル、銅等の比較的高いプロセス温度に
耐えることができる導電性材料を含むことが好ましい。
具体的な実施例においては、リード線４７５は、セラミ
ックと金属間のろう付けを避けるために電極４７３に共
焼結される金属挿入部分４７７で電極４７３に連結され
た各ニッケル線である。挿入部分４７７は、モリブデン
のような窒化アルミニウムに対する相対的に密接した熱
膨張整合を有する材料を含むことが好ましい。図示され
るように、モリブデン挿入部分４７７はモリブデンプラ
グ４８１に各々留められ、例えば、ろう付けされ、リー
ド線４７５にろう付けされる。主に抵抗線か主に導電線
かのヒータコイルのワイヤは全て、窒化アルミニウムヒ
ータ本体の注型成形に耐えるように高温を許容する連続
絶縁コーティング（上述したようなもの）でシースされ
る。
【０１０４】図１６、図２２及び図２３に関して、ヒー
タ／リフトアセンブリ３０は、加熱コイル４７１の温度
を決定する少なくとも１個の熱電対４９１が含まれる。
熱電対４９１は、ウェハの底から６mm（約0.２５イン
チ）離れたヒータ２５の下面と接触させて挿入及び保持
されたセンサ４９５（図１６）を有するエロンゲート管
４９３が含まれる。それを目的として、ヒータ２５は、
熱電対４９１のセンサ４９５を要素４７３に接続するヒ
ータ要素４７３にろう付けした熱電対ガイド（図２２）
が含まれる。熱電対４９１は圧縮ばね５０３（図２３）
からわずかなばね力で適切に保持され、温度コントロー
ラ（図示せず）に制御信号を与える。センサ４９５は、
大気圧にあるウェル５０５に配置されることが好まし
く、加熱要素４７３と熱電対４９１間の熱移動を高めて
正確に読み取る。温度コントローラは、均一な温度プロ
ファイルを維持するためにヒータの応答特性を起こそう
としかつそれを変えるレシピステップを予想するレシピ
式比例積分微分（ＰＩＤ）コントローラである。下の支
持シャフト３９３の真空シール及び接地接続部分は、シ
ャフト３９３（図示せず）の側面に沿ってつくられ、ヒ
ータワイヤ端５１１及び熱電対管端５１３への接続は大
気圧条件でつくられる。
【０１０５】本発明が使用中である場合、ヒータ２５が
スリット２４３と反対の位置（又は実際にはスリット２
４３のすぐ下）にある場合にはロボットブレード（図示
せず）がウェハをチャンバ１５に移動する。ヒータ２５
とウェハは駆動アセンブリ４００で処理位置に持ち上げ
られ、リフトフィンガ４３０はヒータ２５内のガイドス
タッド４３２に沈むのでウェハはヒータ２５の環状フラ
ンジ４０５内のウェハ支持表面４３０上で堆積される
（図８、図１６及び図１７）。ＴＥＯＳ及びＯ3のよう
なプロセスガスは、ガス通路８３、８５を通り、ガス混
合ボックス２７３の混合領域９３で一緒に混合される
（図７及び図６参照）。次に、混合ガスは導入管４３の
内部通路２９５及びベースプレート２６５の中央孔３２
７を介してガス分散プレート３０１の上のチャンバ３２
０へ送られ、外側に分散し、孔３２５を介してガス分散
プレートの上のチャンバ３１７へ流れる（図８及び図９
参照）。好ましくは、ガスはガス分散孔３１５を介して
半導体ウェハ（図示せず）上に均一に分配される。
【０１０６】ヒータ２５上のウェハの温度は、典型的に
は、ヒータコイルアセンブリ４４０によって最低堆積温
度より高く保持されるのでプロセスガスはウェハ表面で
一緒に反応しかつ層を堆積する。詳しくは、電流はコン
ダクタワイヤ４５７を介して抵抗コイル４７３へ進み、
個々の実施例に従って約２００℃〜８００℃の温度にウ
ェハを加熱する。好適実施例においては、温度は、チャ
ンバ内の現在温度に基づいてランプレートを維持するフ
ィードバック制御系（上記ヒータ制御サブルーチン１６
７に記載）で制御される。その処理中、内部リッドアセ
ンブリ２３０は、通過するガス、加熱した半導体ウェハ
及びウェハ加熱供給源を含む種々の供給源から熱を取り
返す。リッドアセンブリ２３０の成分を最低堆積温度よ
り低く維持するために及びその成分上のガス反応及び堆
積を避けるために、冷却剤液体が冷却剤チャネル９３に
導入されてベースプレート２６５並びにガス分配及び分
散プレート２０、３０１から熱を除去する。
【０１０７】堆積処理中、ポンプチャネル４０内を減圧
にするために真空ポンプを活性化し、プロセスガス及び
プラズマ残留物を処理チャンバ１５からチャネル４０及
び排気口３６１を介して引き抜く（図８及び図１５）。
更に、パージガスは、サスセプタ２５とライナー２５０
の内部２５３間のギャップを介して処理チャンバ１５へ
通常上向きに進むことができる。パージガスは、プロセ
スガスを装置１０の下の部分への漏出を最少にし、排気
口３６１を介してプロセスガスの除去を容易にする。
【０１０８】Ｅ．積分リモートマイクロ波プラズマ系 図２４は、本発明の実施例によるウェハ及び／又はプロ
セスチャンバを洗浄するリモートマイクロ波プラズマ系
５５の簡易線図である。マイクロ波プラズマ系５５は、
チャンバ１５内のウェハ及び／又はチャンバ１５の成分
を効率よくエッチング又は洗浄するのに有用な及びおそ
らくは堆積するのに有用な処理チャンバ１５から離れて
プラズマを生成する。マイクロ波プラズマ系５５は、ア
プリケータ管２９２；プラズマ点火系（後述）；マイク
ロ波導波管系（後述）；自動インピーダンス整合のフィ
ードバックを必要とする実施例のための選択位相検波
器、及び負荷７０７を有するサーキュレータ７０５を含
むことができるインピーダンス整合系７０１を含む最適
化要素；及びマグネトロン７１１が含まれる。
【０１０９】マグネトロン７１１は、連続波（ＣＷ）又
は約2.４５ギガヘルツ (GHz)周波数のマイクロ波のパル
ス出力について約５００ワット〜２５００ワットで操作
することができる典型的なマグネトロン源である。マグ
ネトロン７１１は、マグネトロン７１１からリモートで
位置が示される電源１１０（図３に図示）で供給され
る。他のマグネトロンも同様に用いられることは当然の
ことである。マグネトロン７１１からのマイクロ波は、
ジョイント７１９で一緒に結合される直線及び曲線導波
管区分７１５、７１７の種々の長さを含むマイクロ波導
波管系に伝搬される。反射損を最少化した損失の少ない
最大マイクロ波伝搬を与えかつマグネトロンを反射電力
による損傷から保護するために働く最適化要素が導波管
系内に点在する。次の説明は、マグネトロン７１１から
アプリケータ管２９２に対する所望の方向である。
【０１１０】個々の実施例においては、マイクロ波プラ
ズマ系は、図２４に示されるように負荷７０７を有する
サーキュレータ７０５に接続されたマグネトロン７１１
を有する。サーキュレータ７０５は、マグネトロン７１
１からアプリケータ管２９２に向かって前方へのマイク
ロ波伝搬のみ可能である。負荷７０７は、導波管系から
マグネトロン７１１に向かって逆に反射される電力を吸
収する。もって、サーキュレータ７０５と負荷７０７
は、マイクロ波を前方の向きに進め、マグネトロン７１
１を反射電力からの損傷から保護する。サーキュレータ
７０５は、別の導波管区分７１５に接続された位相検波
器７０３に接続される導波管７１５に接続する。使用す
る場合、位相検波器は同調又は整合系７０１を取り付け
た別の導波管区分７１５に曲線導波管区分７１７を介し
て連結される。スタブチューナ又は他の同調要素を用い
ることができる同調系７０１は、プラズママイクロ波系
５５に導波管区分７２１の負荷を５０Ωまで整合する能
力、導波管の特性インピーダンスを備える。同調系７０
１は、個々の実施態様に従って固定同調、手動同調又は
自動同調を与えることができる。自動同調を用いる実施
態様については、位相検波器は、同調系７０１へフィー
ドバックするために伝搬されたマイクロ波の位相を検出
する３ダイオードアレーであり、適切な負荷を知的に及
び動的に同調させる。個々の実施態様においては、導波
管区分は矩形断面を有するが、他の種類の導波管も用い
られる。
【０１１１】図２４に見られるように、最適化導波管系
を進むマイクロ波は出力導波管区分７２１からアプリケ
ータ管２９２へ伝搬され、プラズマが生成される。アプ
リケータ管２９２はマグネトロン７１１から導波管系及
び他の最適化要素を介してマイクロ波によってエネルギ
ーが与えられる反応性ガスが入る入力供給ライン５７を
有する。アプリケータ管２９２は、個々の実施態様に従
って複合又はセラミック材料、好ましくはアルミナ又は
プラズマの遊離基によるエッチングに耐性のある他の材
料でつくられた円形（又は他の断面）管である。個々の
実施態様においては、アプリケータ管２９２は長さが約
９０cm〜６１cm（１８インチ〜２４インチ）及び断面の
直径が約８cm〜１０cm（約３インチ〜４インチ）であ
る。アプリケータ管２９２は導波管区分７２１によって
配置され、マイクロ波を伝搬するために一端が開放して
おり、もう一端が金属壁で終わっている。次に、マイク
ロ波は、マイクロ波に対して透過的であるアプリケータ
管２９２の内部の反応性ガスに導波管区分７２１の開放
端を介して伝搬されることができる。サファイアのよう
な他の材料もアプリケータ管２９２の内部に用いられる
ことは当然のことである。他の実施態様においては、ア
プリケータ管２９２は複合又はセラミック材料でできた
金属外部及び内部を有し、導波管区分７２１のマイクロ
波がアプリケータ管２９２の外部を介して管２９２の曝
露内部に入り反応性ガスにエネルギーを与える。
【０１１２】個々の実施態様においては、場合によって
は導波管区分７２１の金属壁に取り付けられるプラズマ
は紫外線（ＵＶ）ランプ７３１及びＵＶ電源７２１を含
むプラズマ点火系によって点火される。ＵＶ電源７３３
が金属壁の種々のほかの位置に取り付けられることは当
然のことである。ＵＶ電源７３３によって供給されたＵ
Ｖランプ７３１はアプリケータ管２９２内のプラズマを
はじめにイオン化する。次に、マイクロ波エネルギーが
点火プラズマのイオン化を維持してゲートバルブ２８０
を介してチャンバ１５に至る入口２９０に入る遊離基の
流れを生じる。管２９２内の反応性ガスの導入及びイオ
ン化からのアプリケータ管２９２内の負荷の変化のため
に、整合系７０１の使用が効率に結びつくマイクロ波エ
ネルギーを最適化する。好適実施態様においては、整合
系７０１は、プロセッサ５０の又は自動同調用コントロ
ーラユニットの制御下に少なくとも１個のスタブチュー
ナが含まれる。上記のように、他の慣用の同調要素も整
合系７０１に用いられる。
【０１１３】上述のように、アプリケータ管２９２は、
図７に示されるようにアプリケータ管２９２が封入アセ
ンブリ２００の入口２９０にプラズマ遊離基を出力する
ようにチャンバ１５の本体の底に取り付けられ接続され
る。遊離基は、入口２９０を介して、好ましくはポリテ
トラフルオロエチレン（ＰＴＦＥ）でできたライナー２
９１を備える封入アセンブリ２００内の通路へ入力され
る。 Teflon(登録商標) ＰＴＦＥのような市販のＰＴＦ
Ｅは、入口２９０における反応性化学入力からのエッチ
ング又は堆積に耐性がある。ライナー２９１は、清浄プ
ロセス中通路でのフッ素基再結合を防止する。ＰＴＦＥ
のほかに、ライナー２９１は、ＰＦＡ（ポリテトラフル
オロエチレン樹脂の炭素−フッ素骨格とペルフルオロア
ルコキシ側鎖とを組合わせるポリマーである）のような
フッ素化ポリマー、フッ素化エチレン−プロピレン（Ｔ
ＦＥ）等を含むフッ素化材料で製造される。通路は、断
面が好ましくは円形又は入口２９０とアプリケータ管２
９２の断面が合う他のタイプの断面である。封入アプリ
ケータ管２００のこの裏打ちした通路から、プラズマ遊
離基がゲートバルブ２８０へのクリーンガスマニホール
ド２７０内の導管４７へ流し込まれる。クリーンガスマ
ニホールド２７０もＰＴＦＥでつくられる。ＰＴＦＥが
フッ素基によるエッチングに耐性があるので、ＰＴＦＥ
はフッ素基がプラズマ中に生成される洗浄用に好まし
い。クリーンガスマニホールド２７０とライナー２９１
の双方が、用いられる反応性ガスに基づく個々の化学に
耐性のある他の材料（上記ライナー２９１について述べ
たもの）で製造されることは当然のことである。
【０１１４】ある実施態様においては、上述したように
ゲートバルブ２８０は堆積プロセスからクリーンプロセ
スを分離する。ゲートバルブ２８０は、チャンバ１５が
堆積、リフロー又はドライブインステップい用いられる
間、通常閉じられたままである。閉じた配置では、ゲー
トバルブ２８０は清浄プロセスに用いられる導管４７内
の粒子が堆積処理中にウェハを汚染することから防止
し、堆積中に導管４７及び通路の『あき』容積を減少さ
せる。約２００torr〜７６０torrの圧力における堆積が
開放したゲートバルブ２８０で起こる場合には、堆積は
アプリケータ管２９２内で引き起こされ、洗浄プロセス
の汚染をまねく。ゲートバルブ２８０は、導管４７から
の反応性化学による損傷又はそれによる閉鎖バルブ２８
０上への堆積を最少にするためにＰＴＦＥ（又は上記ラ
イナー及びマニホールド２７０について述べたものと同
様の材料）で製造されることが好ましい。好適実施態様
においては、ゲートバルブ２８０は粒子グレードゲート
バルブである。ゲートバルブ２８０を用いる実施態様に
おいては、チャンバ１５がウェハ洗浄ステップに用いら
れる場合又はチャンバ洗浄が行われる場合のみゲートバ
ルブ２８０が開放され、図７に見られるようにプラズマ
遊離基がガス混合ボックス２７３の流体通路２９３へ流
し込まれる。上述したように、ある実施態様においては
ゲートバルブ２８０は全く用いられない。そのときには
プラズマ遊離基が環状通路２９５を通ってチャンバ１５
にガス分配プレート２０を介して流し込まれる。そのよ
うにして分配プレート２０及びチャンバ１５の各部分が
洗浄される。次に、残留物及び使用洗浄ガスが上記排気
系でチャンバ１５から排気される。チャンバ１５の洗浄
プロセス及びウェハ表面の洗浄は下で詳細に述べられ
る。
【０１１５】Ｆ．終点検出系 図２５〜図２８は、本発明の他の態様によるマイクロ波
プラズマ系５５の洗浄終点検出系８００である。上述し
たように、装置１０は、金属混入を減少させるために従
来のその場プラズマプロセスの代わりにリモートマイク
ロ波技術を用いる熱洗浄法を用いることが好ましい。本
発明では、物理的スパッタリング作用がチャンバ壁内の
アルミニウムと反応すると共に処理ウェハ中にアルミニ
ウム金属の混入をまねくことがあるその場プラズマプロ
セスを用いるのと対照的に、リモートマイクロ波プラズ
マ系５５を用いる穏やかな洗浄法は化学反応のみ用い
る。
【０１１６】リモートプラズマ系５５を用いる洗浄プロ
セスでは、エッチングガス、好ましくはたいていフッ素
基がチャンバ内に進められ穏やかな熱清浄が起こるがプ
ラズマはチャンバと離れたままである（即ち、アプリケ
ータ管２９２内、図２４参照）ようにチャンバ１５から
離れて生成される。このプロセスはチャンバ１５及び／
又はチャンバ１５の成分内のウェハを洗浄するために多
くの利点があるが、チャンバ内にプラズマがないことは
従来の終点検出系を用いて洗浄が完了した時間、即ち、
チャンバ内の最後のプロセスガス残留物が洗浄エッチン
グ剤と反応したのでチャンバから放出される場合を正確
に示すことを困難にする。従来の終点検出系は、典型的
には、チャンバ内のプラズマの使用をあてにし、その場
プラズマからの放出をチェックして清浄プロセスの終わ
りを求めるものである。
【０１１７】しかしながら、本発明の終点検出系は、マ
イクロ波プラズマ系５５によって示されるようにその場
プラズマ或いはリモートプラズマで用いられる。例え
ば、具体的なプロセスにおいて、チャンバ内のＳｉＯ2
粉末残留物と反応させるためにフッ素系ガスが用いられ
てＳｉＦ4 ガスを生成し、これが真空ポンプでチャンバ
から引き抜かれる。チャンバ内のＳｉＯ2 の実質的に全
てが消費された場合、フッ素系ガスはＳｉＦ4 を生成す
るためにＳｉＯ2 と反応することができない。代わり
に、フッ素系ガスはチャンバ１５を汚染し始めるか又
は、例えば、チャンバのアルミニウム壁と反応してフッ
化アルミニウム化合物を生成する。結果として、近似の
終点又は最後のＳｉＯ2 残留物がフッ素ガスと反応した
点を求めることが重要であるのでフッ素基がチャンバ１
５に入ることを防止するためにゲートバルブ２８０が閉
じられる。後述されるように、本発明の終点検出系８０
０は、ＳｉＦ4 のような排気されたクリーンガス反応成
分による光の吸光度に基づいて生じる光の強さの変化を
検出することにより洗浄プロセスの終点を求める。
【０１１８】図２５に示されるように、洗浄終点検出系
８００は、分離バルブ３７１とスロットルバルブ３７３
間の放出導管６０に沿って配置されたガス検出器８０２
が含まれる。ガス検出器８０２が装置１０の排気系内の
他の位置に配置されてよいことは当然のことである。例
えば、検出器８０２は、図２６に示されるようにスロッ
トルバルブ３７３の下流に配置される。他の実施例で
は、検出器８０２は、図２７に示されるように導管６０
からの試料ガス流を入れるバイパスライン８０４に沿っ
て配置される。この実施例においては、バイパスライン
８０４はライン８０４を通過する流量を変えるか又は、
例えば、チャンバ内のウェハのガス処理中のバイパスラ
イン８０４に沿ったガスフローを完全に止める制御バル
ブ８０６が含まれる。
【０１１９】図２８に関して、ガス検出器８０２の好適
実施例をここに述べる。図示されるように、検出器８０
２は、チャンバからのガス及び他の残留物を通過させる
導管６０と通じている通し穴８０６を画成するハウジン
グ８０４が含まれる。１対のフランジ８０８、８１０
は、ハウジング８０４を導管６０に取り付けることが好
ましい。ハウジング８０４の側壁は、遠赤外線を通過さ
せるように配置される１対の赤外線（ＩＲ）の窓８１
２、８１３が含まれる。遠赤外線は、約１０μmで始ま
る波長を有する。ＩＲの窓８１２、８１３は、長さＬで
隔置され、ゼロ又は実質的にほとんどない光線が窓８１
２、８１３によって吸収されるように遠赤外線に実質的
に透過的な材料を含むことが好ましい。更に、ＩＲ窓８
１２、８１３材料は、プロセス適合性でプロセスガス及
びクリーンガス化学に対して不活性でなければならず、
膜を汚染してはならない。フッ素基が洗浄プロセスに用
いられる実施例では、窓８１２及び８１３は、フッ素に
耐性がある。ＩＲ窓８１２、８１３に好適な材料は、ゲ
ルマニウム、フッ化カルシウム等が含まれる。
【０１２０】図２８に概略図で示されるように、検出器
８０２は、遠赤外線を生成しかつその光線を窓８１２、
８１３を通って透過するので光線が通し穴８０６を通過
するハウジング８０４に適切に連結された遠赤外線ラン
プ８１４が含まれる。ＩＲ検出器８１６は、窓８１３を
通過する遠赤外線を受け取り検出する位置でハウジング
８０４に連結される。好ましくは、遠赤外線ランプ８１
４は、光ノッチフィルタを有するタングステンランプで
ある。
【０１２１】本発明が使用中である場合、クリーンガス
反応成分（例えば、ＳｉＦ4 ）は導管６０及び検出器８
０２の通し穴８０６に沿って進められる。遠赤外線ラン
プ８１４は、窓８１２、通し穴８０６及び窓８１３を通
って遠赤外線を透過し、検出器８１６で受け取る。光線
がクリーンガスＳｉＦ4 を通過するので、これらの反応
成分（即ち、シリコン）は遠赤外線の一部を吸収し、検
出器８１６によって受け取られる光の強さを低下させ
る。フッ素は遠赤外線を吸収しない。従って、検出され
た遠赤外線の強さが標準値まで増加する場合、検出器８
１６はコントローラ（図示せず）に信号を送り、導管６
０を通過するＳｉＦ4 の濃度がかなり低下したか又は完
全に停止したことが示され、洗浄終点が到達したことが
示される。この点で、コントローラは適切な信号をプロ
セッサ５０に送り、ゲートバルブ２８０を閉鎖しかつエ
ッチングガスがチャンバい入らないように防止する。上
記の具体的な洗浄プロセスにおいて、終点検出系８８０
は、約１０μm の波長で光線を吸収するクリーンガス反
応成分ＳｉＦ4 及び約５μm 〜６μm の波長で光線を吸
収するフッ素によって吸収される遠赤外線を供給する供
給源８１４及び検出する検出器８１６を使用する。他の
実施例においては、供給源８１４及び検出器８１６は異
なる波長を示すことができ、クリーンガスプロセスで用
いられる個々のクリーンガス反応成分の吸光度特性に左
右される。
【０１２２】一例として、Ｉ0 はＳｉＦ4 が導管６０を
流れてなく検出器８１６がランプ８１４から全部の強さ
を受け取る場合の遠赤外線の強さである。ＳｉＦ4 が洗
浄中通し穴８０６を流れるにつれて、遠赤外線が吸収さ
れかつ検出器８１６で受け取られる強さ（Ｉ）が減少す
る。下記式で示される。
【０１２３】Ｉ／Ｉ0 ＝ｅｘｐ（−Ｘ* Ｌ* Ｃ） 式中、ＸはＩＲ窓８１２、８１３又はフィルタ（図示せ
ず）の吸光係数であり、Ｌは窓８１２、８１３（図２８
参照）の長さであり、Ｃは検出器８０２を通過するＳｉ
Ｆ4 の濃度である。Ｉ／Ｉ0 が１の値に達するとＳｉＦ
4 の濃度は低下し、洗浄終点が近いことを意味する。洗
浄終点が到達したことを意味するこの値が１に近づくま
でコントローラはＩ／Ｉ0 を絶えずてモニタする。
【０１２４】上記の説明はマルチチャンバ処理系のＣＶ
Ｄチャンバに関するものであるが、他のプラズマエッチ
ングチャンバ、物理的堆積チャンバ等について本発明の
ある種の特徴を実施することは可能である。従って、上
記の説明及び例示は前述の特許請求の範囲によって定義
される本発明の範囲を限定するものとして用いられるべ
きではない。本発明は上に記載された及び同封図面に示
された枚葉式ウェハチャンバに限定されないことは留意
されるべきである。例えば、本発明のスロットルバルブ
は、複数のウェハを同時に処理するバッチチャンバへ取
り付けられる。更に、本発明は、各々のウェハについて
個々の処理ステップを連続して行うマルチウェハチャン
バで使用するのに適している。
【０１２５】ＩＩ．ＣＶＤリアクタ系を用いる高温多段
プロセス Ａ．具体的な構造と応用 図２９は、本発明の集積回路９００の簡易断面図であ
る。図示されるように、集積回路９００はＮＭＯＳ及び
ＰＭＯＳトランジスタ９０３及び９０６が含まれ、シリ
コン（ＬＯＣＯＳ）の局部酸化又は他の手法によって形
成された酸化物電界領域９２０によって相互に分けられ
及び電気的に分けられる。また、トランジスタ９０３及
び９０６は、トランジスタ９０３及び９０６が両ＮＭＯ
Ｓ又は両ＰＭＯＳである場合に浅いトレンチ分離（図示
せず）によって相互に分けられ及び電気的に分けられ
る。各トランジスタ９０３及び９０６は、供給源領域９
１２、ドレーン領域９１５及びゲート領域９１８を含
む。
【０１２６】含金属誘電（ＰＭＤ）層は、金属層９４０
と接触部分９２４でつくられたトランジスタ間の接続部
分でトランジスタ９０３と９０６を金属層９４０から分
けられる。金属層９４０は、集積回路９００に含まれた
４つの金属層９４０、９４２、９４４及び９４６の１つ
である。各金属層９４０、９４２、９４４及び９４６は
各金属間誘電層９２７、９２８及び９２９で隣接の金属
層から分けられる。隣接の金属層は、ビア９２６による
選定開口で接続される。金属層９４６上に堆積されると
不活性化層が平坦化される。ＣＶＤ装置１０は、例え
ば、ＰＭＤ層９２１、ＩＭＤ層９２７、９２８及び９２
９又は不活性化層として用いられる膜を堆積させるため
に用いられる。ＣＶＤ装置１０は、また、ＬＯＣＯＳ酸
化物電界領域９２０の代わりに用いられる浅いトレンチ
分離構造の酸化物充填層を堆積させるために用いられ
る。
【０１２７】上記ＣＶＤ装置の使用の他の例は、図２９
の具体的な集積回路９００に示された超薄供給源及びド
レーン領域９１２及び９１５を形成するものである。Ｍ
ＯＳトランジスタのソース／ドレーン領域を形成するの
に超薄ドープ接合部分を形成する本方法の適用を一例と
して図３０〜図３４で述べる。
【０１２８】図３０は、部分的に完全なＭＯＳトランジ
スタの簡易断面図である。単に一例として、ＭＯＳトラ
ンジスタ１０００はＰＭＯＳトランジスタである。ＮＭ
ＯＳトランジスタも形成されることは当然のことであ
る。ＰＭＯＳトランジスタ１０００については、用いら
れるドープ誘電層１００８はＰ形ドーパント源としての
ＢＳＧ膜とすることができる。図３０に見られるよう
に、ゲート酸化物１００３の上にあるゲート電極１００
２は材料１００４上にすでに形成されている。本例で
は、材料１００４はＮ形基板又は基板内に形成されるＮ
ウェルとすることができる。酸化物電界領域１００６
は、シリコン局部酸化（ＬＯＣＯＳ）のような方法で形
成される。超薄ドープ接合部分が所望される領域は、マ
スクを用いて画成される。本例においては、該領域はソ
ース／ドレーン領域１０１０及び１０１２であるが、軽
ドープドレーン（ＬＤＤ）領域を形成するように画成さ
れる。下で詳述されるプロセスレシピと共に上記ＣＶＤ
リアクタ系を用いると、ドープ誘電層１００８は耐熱ヒ
ータ２５上に載っているウェハのソース／ドレーン領域
１０１０及び１０１２上に形成される。
【０１２９】ソース／ドレーン領域１０１０及び１０１
２上にドープ誘電層１００８を形成させる前に、ソース
／ドレーン領域１０１０及び１０１２の表面について、
上記リモートマイクロ波プラズマ系５５からのＮＦ3 の
ような反応性ガスで形成されたプラズマ或いは熱ＮＦ3
蒸気を用いることにより存在することができるゲート酸
化物又は未変性酸化物が洗浄される。洗浄手順で、ソー
ス／ドレーン領域１０１０及び１０１２の表面上に存在
することができる酸化物を洗浄するためにＮＦ3 からの
フッ素基がチャンバ１５に入ることができるようにゲー
トバルブ１５が開放される。これらの酸化物を洗浄する
とソース／ドレーン領域１０１０及び１０１２上に形成
されるドープ誘電層１００８からの一致したドライブイ
ンドーパントを可能にする。リモートプラズマからのフ
ッ素基は、チャンバ１５内のウェハから未変性酸化物を
洗浄するために用いられる。洗浄手順では、ウェハ上の
デバイスを損傷することなくフッ素基が酸化物を最適に
洗浄することができる位置にヒータ２５が調整される。
好ましくは、その未変性酸化物除去／洗浄ステップ及び
ドープ誘電層１００８の堆積がその場方法で同じチャン
バ内で行われる。上記ＣＶＤ装置１０の使用は、チャン
バ１５の真空は破壊されずかつウェハが環境に曝露され
ないのでウェハによる水分吸収を回避する。また、望ま
れていない酸化物はその場でＮＦ3 を熱分解することに
よりウェハから洗浄される。この代替方法においては、
フッ素基は、約２００〜１５００標準立方センチメート
ル／分(sccm)、好ましくは約５００sccmのＮＦ3 及び場
合によっては約０〜１０００sccmのＯ2 をチャンバ１５
に導入することによりチャンバ１５内でその場で生成さ
れる。同時に、チャンバ１５は約５００℃〜６５０℃、
好ましくは６００℃まで加熱され、約６０torr〜７６０
torr、好ましくは４００torrの圧力で維持され、ヒータ
２５は約４mm〜２２mm（約１５０〜９００mil)、好まし
くは約１５mm（約６００mil)でプレート２０から隔置さ
れる。従って、ソース／ドレーン領域１０１０及び１０
１２の表面の未変性酸化物バリヤが洗浄される。
【０１３０】洗浄ステップ後、ある実施例のゲートバル
ブ２８０は、ドープ誘電層堆積プロセスに用いられる反
応性ガスを導管４７の表面に入りかつ堆積することから
締め出すために閉鎖される。ヒータ２５は、適切な処理
位置に移動し、所望のプロセスレシピに従ってチャンバ
１５の真空中指定の温度まで加熱する。次に、ドープ誘
電層１００８は、下記のようにＣＶＤ装置１０内で高温
（約５００℃〜６００℃）において形成される。未変性
酸化物バリヤをもたずに、ウェハ上に形成されたドープ
誘電層１００８からのドーパントは基板内に運ばれて超
薄ソース／ドレーン領域１０１０及び１０１２を形成す
る。
【０１３１】ドープ誘電層１００８の堆積後、ウェハは
チャンバ１５内にある。次に、耐熱ヒータ２５とその上
のウェハは高温（約８００℃）に指定の時間加熱する。
加熱ステップは、ドープ誘電層をＮ形材料１００４へド
ーパントを運ぶ。ドープ誘電層１００８は、図３１に示
されるように得られた超薄接合部分１０２０のＰ形ドー
パント拡散供給源として用いられる。ゲートバルブ２８
０がそのドライブインステップ中閉じられたままである
ことは当然のことである。その場加熱される代わりとし
て、ウェハは、ドーパント拡散源として作用するドープ
誘電層１００８からドーパントをドライブインするため
にアニール電気炉又は急速熱処理リアクタ（好ましくは
マルチチャンバ系）へ移される。拡散は、アニール又は
又は急速熱処理によって行われる。好ましくは、これら
の他の実施例においては、拡散は急速熱処理を用いて
（良好なスループットのために）約９５０℃〜１１００
℃で約１分〜３分間、好ましくは約１００℃で約１分間
行われる。
【０１３２】拡散後、ドープ誘電層１００８はＮ形材料
１００４からドライ又はウェットエッチング法又は他の
除去法によって除去される。ＣＶＤ装置１０は、また、
適切なエッチング化学と共にリモートマイクロ波プラズ
マ系５５を用いることによりドープ誘電層１００８を除
去するために用いられる。その誘電層除去ステップにつ
いては、除去が完了するまで、そのときゲートバルブ２
８０は閉じられているが、リモートプラズマが層１００
８をエッチングすることを可能にするためにゲートバル
ブ２８０は開放される。除去ステップはチャンバ１５内
のヒータ２５からウェハを移すことなくその場で行われ
る。また、除去ステップは、ＣＶＤ装置１０と同じマル
チチャンバ系内で誘電層除去のために離しておいた他の
チャンバ内で行われ、マルチチャンバの真空外部の環境
にウェハを曝露することを回避する。図３２は、ドープ
誘電層１００の除去後の部分的に完全なＰＭＯＳトラン
ジスタ１０００である。ＰＭＯＳトランジスタ１０００
は、ゲート電極１００２及び超薄Ｐ形ドープ接合部分で
ある隣接のソース／ドレーン領域１０２０が含まれる。
その後、デバイスの完了のために残りのプロセスステッ
プがウェハ上で行われる。
【０１３３】全てのウェハ（又は数枚のウェハ）がＣＶ
Ｄ装置１０のチャンバ１５内で処理された後、チャンバ
清浄が行われる。ウェハの処理がチャンバ１５内で完了
した後、ウェハはスロット２４３を通って移され、真空
密閉される。次に、ゲートバルブ２８０が開けられ、チ
ャンバが終点検出系によって示される仕様に洗浄される
までリモートマイクロ波プラズマ系５５を用いてチャン
バ清浄プロセスを行うことを可能にする。
【０１３４】他の実施例においては、図３３〜図３４に
示されるステップが図３０に記載されるステップ後に行
われる。ドープ誘電層１００８が図３０に見られるよう
にソース／ドレーン領域１０１０及び１０１２及びゲー
ト電極１００２上に形成された後、ドープ誘電層１００
８の上にあるＵＳＧのようなキャッピング層１０３０
が、好ましくはチャンバ１５内のその場プロセスで形成
される。層１００８の堆積中、ゲートバルブ２８０は閉
じられたままである。次に、上記図３１について述べら
れたようにドープ誘電層１００８から半導体材料１００
４へ拡散させるために基板が加熱される。また、ウェハ
は、上記図３１について述べられたようにドーパントを
ドープ誘電層１００８から拡散させるアニール電気炉又
は急速熱処理リアクタへ移すためにチャンバ１５から取
り出される。好ましくは、チャンバ１５（ドープ誘電層
１００８及びキャッピング層１０３０が堆積された）が
一部である同じマルチチャンバ系で急速熱処理を行う。
図３４に見られるように、キャップ層１０３０が上にあ
るドープ誘電層１００８からのドーパントが半導体材料
１００４に拡散して超薄ソース／ドレーン接合部分１０
２０を形成する。次に、キャップ層１０３０及びドープ
誘電層１００８が上記のように離れてエッチングされて
残りの処理ステップのために図３２に示されるように部
分的に完全なＰＭＯＳトランジスタ１０００を得る。約
0.２５μm デバイスの形については、ホウ素原子を拡散
させると、約１００オングストローム〜２００オングス
トロームのＵＳＧ膜でキャップされた約１００オングス
トローム〜２００オングストロームのＢＳＧ膜厚が形成
され、ＰＭＯＳトランジスタの好適実施例の約0.０５μ
m〜約0.１μm の範囲の接合部分が得られる。
【０１３５】ＮＭＯＳトランジスタ１０００がゲート電
極１００２及びＮ形超薄接合部分が本発明の他の実施例
に従ってドーパント源としてＰＳＧ膜又はヒ素ドープケ
イ酸塩ガラス膜のようなドープ誘電膜１００８を用いて
Ｐ形半導体材料１００４に形成されるソース／ドレーン
領域１０１０及び１０１２が含まれる。Ｐ形材料１００
４はＰ形基板又は基板内に形成されたＰウェルとするこ
とができる。約0.２５μm デバイス形については、約１
００オングストローム〜２００オングストロームのＰＳ
Ｇ膜厚と約１００オングストローム〜２００オングスト
ロームのＵＳＧ膜により、好適実施例の約0.０５μm 〜
約0.１μm の範囲の深さの半導体材料の中に運ばれたリ
ンが得られる。用途によってＮ形又はＰ形超薄接合部分
を得るために他のドープケイ酸塩ガラス膜が用いられる
ことが認識されることは当然のことである。
【０１３６】本発明の使用の他の例は、デバイス間の浅
いトレンチ分離構造にチャネルストップとして超薄ドー
プ領域を形成するものである。超薄チャネルストップ領
域を形成する本方法の適用を図３５〜図４１について述
べる。
【０１３７】図３５は、半導体材料１１００に形成され
た部分的に完全な浅いトレンチ分離構造の簡易断面図で
ある。図３５に見られるように、トレンチ１１０２は反
応性イオンエッチング、プラズマエッチング又は他の手
法を含む異方性エッチング法を用いて半導体材料１１０
０に形成される。本例においては、半導体材料１１００
はＰ形基板又は基板内に形成されるＰウェルとすること
ができる。マスク１１０４は、浅いトレンチ分離でチャ
ネルストップ領域を画成するために用いられる。下で詳
細に述べられるプロセスレシピを用いて、ドープ誘電層
１１０６がマスク１１０４を用いてトレンチ１１０２上
に形成される。ドープ誘電層１１０６は、導電路を半導
体材料１１００のデバイス間に形成することから防止す
るために用いられるチャネルストップドーピング領域を
拡散及び形成するドーパント原子源を供給する。Ｐ形材
料１１００については、ドープ誘電層１１０６はＰ形ド
ーパント源としてＢＳＧ膜とすることができる。
【０１３８】トレンチ１１０２上にドープ誘電層１１０
６を形成する前に、トレンチ１１０２の表面について、
後述されるＮＦ3 のような反応性ガスを用いて形成され
るリモートプラズマ中のフッ素基を供給するリモートマ
イクロ波プラズマ系５５を用いることにより存在するこ
とができるゲート酸化物又は未変性酸化物が洗浄され
る。洗浄ステップ中、ゲートバルブ２８０は導管４７か
ら環状の外部通路２９７を介して及び分配プレート２０
を介してチャンバ１５へフッ素基が流れるように開放す
る。その上にウェハを有するヒータ２５は洗浄の位置に
下げられるので、フッ素基が基板を損傷することなくト
レンチ１１０２の表面に存在することができる望ましく
ない酸化物のウェハを洗浄することができる。その酸化
物を洗浄すると、トレンチ１１０２上に形成されるドー
プ誘電層１１０６からの一致したドライブインのドーパ
ントを可能にする。洗浄ステップ及びドープ誘電層１１
０６の堆積は、その場プロセスでチャンバ１５内で行わ
れる。代替的実施例においては、洗浄ステップは上記の
ようにＮＦ3 をその場熱分解することにより行われる。
次に、ＮＦ3 プラズマ又は蒸気からのフッ素基が、トレ
ンチ１１０２の表面に存在することができる酸化物を洗
浄する。他の代替的実施例においては、上記のマルチチ
ャンバ系の別個のチャンバがその洗浄ステップに用いら
れる。ウェハによる水分吸収はチャンバ１５（或いはマ
ルチチャンバ系）の真空を破壊しないことにより回避さ
れるので、トレンチ１１０２の表面は未変性酸化物バリ
ヤがない。洗浄ステップが行われた後、ゲートバルブ２
８０は閉じられる。未変性酸化物バリヤをもたずに、ド
ープ誘電層１１０６からのドーパントは基板内に容易に
及び均一に運ばれて浅いトレンチ分離を与えるチャネル
ストップ領域として用いられる超薄接合部分を形成す
る。その上にウェハを有するヒータ２５は、処理位置に
移動され、層１１０６を堆積する高温（約５００℃〜７
００℃）に加熱される。
【０１３９】ドープ誘電層１１０６の堆積後、ウェハは
ドライブインステップのチャンバ１５内のままである。
ゲートバルブ２８０は閉じられたままであり、ヒータ２
５は高温（約８００℃）に加熱される。加熱は、拡散に
必要とされる所望の接合深さに基づく指定の時間生じ
る。また、ウェハはドーパントをドープ誘電層からＰ形
材料１１００へ送るためにアニール電気炉又は急速熱処
理リアクタ（好ましくはマルチチャンバ系内）に移され
る。ドープ誘電層１１０６は、図３６に示されるように
得られた超薄チャネルストップ領域１１０８のＰ形ドー
パント拡散源として用いられる。超薄チャネルストップ
領域１１０８はＰ形材料１１００に形成されたＰ＋形領
域である。
【０１４０】拡散後、ドープ誘電層１１０６はウェット
エッチング法又は他の除去法によりＰ形材料１１００か
ら除去される。好ましくは、ウェハはチャンバ１５内の
ままであるのでゲートバルブ２８０は開放されると共に
リモートマイクロ波プラズマ系５５からの遊離基は層１
１０６からエッチングすることができる。プラズマ系５
５への反応性ガス入力は、ドープ誘電層１１０６の種類
に左右されることは当然のことである。図３７は、ドー
プ誘電層１１０６の除去後の部分的に完全な浅いトレン
チ分離構造である。図３８に見られるように、トレンチ
１１０２は、次に、酸化物１１１０で充填されて浅いト
レンチ分離構造を形成する。好適実施例においては、高
温で堆積した高品質ＵＳＧ膜は高アスペクト比のトレン
チを充填する酸化物１１１０として用いられる。酸化物
１１１０は他の堆積法を用いても形成される。
【０１４１】超薄チャネルストップ領域１１０８を有す
る浅いトレンチ分離構造を完了した後、浅いトレンチ分
離構造で分けられたデバイス１１１２及び１１１４が図
３９に示されるように形成される。デバイス１１１２及
び１１１４は各々、ゲート電極１１１６及び隣接のソー
ス／ドレーン領域１１１８及び１１２０が含まれる。そ
の後、デバイスを完成させる残りのプロセスステップ
が、ウェハを他のチャネルに移すことにより、好ましく
はマルチチャンバ系で行われる。ウェハをチャンバ１５
から移した後、上記図３０〜図３４に関して述べられた
ように、リモートマイクロ波プラズマ系５５を用いてチ
ャンバ清浄が行われ、耐熱ヒータ２５は洗浄位置に調整
され、ゲートバルブは開放する。
【０１４２】代替的実施例においては、図３５に示され
たステップ後に図４０〜図４１に示されるステップが行
われる。ドープ誘電層１１０６が図３５に見られるよう
にトレンチ１１０２及びマスク１１０４上に形成された
後、ドープ誘電層１１０６の上にあるＵＳＧのようなキ
ャッピング層１１１０がその場プロセスでチャンバ１５
内で形成される。キャッピング層１１１０の堆積中、ゲ
ートバルブ２８０は閉じられる。次に、上記図３６につ
いて述べられたように、キャップしたドープ誘電層１１
０６から半導体材料１１００へドーパントを拡散させる
ドーパントドライブインのために基板がチャンバ１５内
でその場加熱される。また、上記図３６について述べら
れたようにキャップされたドープ誘電層１１０６から半
導体材料１１００へドーパントを拡散させるアニール電
気炉アルミニウム急速熱処理リアクタ（好ましくはマル
チチャンバ系内）へ移すためにウェハがチャンバ１５か
ら取り出される。図４１に見られるように、キャップ層
１１１０が上にあるドープ誘電層からのドーパントが半
導体材料１１００内に拡散されて超薄チャネルストップ
領域１１０８を形成する。キャップ層１１１０はドープ
誘電層１１０６から上向きのドーパントのガス抜きを最
少にし、基板材料１１００へ拡散するドーパントが多く
なる。拡散ステップが行われた後、ゲートバルブ２８０
は開放されると共にキャップ層１１００とドープ誘電層
１１０６の双方が適切なエッチング化学によるリモート
マイクロ波プラズマ系５５を用いてエッチングされて図
３８〜図３９の残りの処理ステップのための図３７に示
される部分的に完全な浅いトレンチ分離を得る。ウェハ
がチャンバ１５から移される場合、ゲートバルブ２８０
は閉鎖された位置にある。次に、ゲートバルブ２８０を
開放したプラズマ系５５を作動させることによりチャン
バ１５のチャンバ清浄が行われる。
【０１４３】Ｐ形基板のＮＭＯＳトランジスタ間の浅い
トレンチ分離については、ドープ誘電膜１１０６がＢＳ
Ｇ膜とすることができる。Ｎ形基板（又はＣＭＯＳ回路
のＮウェル）のＰＭＯＳトランジスタ間の浅いトレンチ
分離については、ドープ誘電膜１１０６はＰＳＧ膜又は
ヒ素ドープケイ酸塩ガラス膜とすることができる。深さ
が約0.５μm のトレンチ１１０２を有する0.３５μm 未
満のような小さいデバイス形については、約0.１μm 接
合深さのチャネルストップ領域１１０８が、本発明の好
適実施例の厚さ約２００オングストロームのＢＳＧ膜１
１０６及び厚さ約２００オングストロームのＵＳＧキャ
ッピングを用いて形成される。
【０１４４】簡易集積回路９００が単に説明のためのも
のであることは理解されなければならない。当業者は、
マイクロプロセッサ、応用特定集積回路（ＡＳＩＣ
Ｓ）、メモリデバイス等の他の集積回路の製造に本方法
を実施することができる。更に、本発明はＰＭＯＳ、Ｍ
ＮＯＳ、ＣＭＯＳ、バイポーラ又はＢｉＣＭＯＳデバイ
スに適用される。超薄ソース／ドレーン接合部分及び超
薄トレンチ分離用途が上述されているが、本発明は超薄
ドープ領域が所望される他の用途にも用いられる。本発
明は、また、ＰＭＤ、ＩＭＤ、不活性化及びダマスカス
層を含む集積回路デバイスの種々の層として有用な非ド
ープ酸化物及びドープ酸化物を形成するのに用いられ
る。
【０１４５】本発明の種々の実施例に従ってチャンバ１
５内のその場又は個々に操作する具体的なウェハ洗浄、
堆積及びチャンバ洗浄プロセスを下記に述べる。
【０１４６】Ｂ．堆積前の未変性酸化物の洗浄 本発明の個々の実施例によれば、超薄ドープ接合部分が
所望されるシリコン基板又は領域上に存在することがで
きる未変性酸化物が例えば、ドーパント拡散源又はＰＭ
Ｄ層として用いられるドープ誘電層の堆積前に洗浄され
る。その実施例においては、リモートマイクロ波プラズ
マ系５５によってＮＦ3 のような反応性クリーンガスで
生成されたプラズマからのフッ素基を用いることにより
未変性酸化物が洗浄される。１チャンバ内或いは同じマ
ルチチャンバ系のチャンバ内のその場プロセスを用いる
とその個々の実施例に従って生成された超薄接合部分の
高品質が可能であると共に含水量が少なくかつ縮みの小
さい誘電層を与えることが可能である。
【０１４７】個々の実施例においては、チャンバ１５は
全洗浄プロセスについては堆積温度、約３００℃〜６５
０℃の範囲の温度、好ましくは約５５０℃〜６００℃で
維持される。チャンバ１５は、その温度を維持しつつ約
１torr〜２torrの範囲の圧力、好ましくは約1.５torrで
維持される。ヒータ２５は、ガス分配プレート２０から
１５mm（約６００mil)の位置に移動され、ゲートバルブ
２８０は開放され、クリーンガスＮＦ3 は約６００sccm
の速度でアプリケータ管２９２へ導入される。クリーン
ガスはアプリケータ管２９２へ導入され、圧力が約３秒
間安定化された後にマイクロ波エネルギーがアプリケー
タ管２９２内のＮＦ3 に加えられる。次に、ＣＷモード
で作動させるマグネトロン７１１から約５００〜２５０
０ワット、好ましくは約１０００〜１５００ワットのマ
イクロ波電力が約５〜１０秒間加えられる。マイクロ波
は、上記のようにマグネトロン７１１から導波管及び最
適化系を介して伝搬されて窓を通ってアプリケータ管２
９２に入る。ＵＶランプ７３１はアプリケータ管２９２
内の反応性ガスを点火してプラズマを生成し、イオン化
は窓でアプリケータ管２９２に入るマイクロ波エネルギ
ーによって維持される。アプリケータ管２９２で生成さ
れた上流プラズマからの遊離基は入口２９０に流れ込む
ように出力される。遊離基は、封入アセンブリ２００内
の裏打ちされた通路をクリーンマニホールド２７０の導
管４７へ開放ゲートバルブ２８０を介して及び環状外部
通路２９７へ流れてチャンバ１５を入りかつウェハから
未変性酸化物を洗浄する。次に、使用したクリーンガス
反応成分及び酸化物残留物はチャンバ１５から開放スロ
ットルバルブを介して排気される。本説明は全容量が約
６リットルのチャンバ１５についてのものである。フロ
ー値が他の実施例において用いられるチャンバのサイズ
及び種類によって異なってよいことは認識される。
【０１４８】個々の実施例においては、約１torr〜２to
rrより低い圧力で維持されたチャンバ１５において、フ
ッ素化学種の急速な除去が生じ、悪い洗浄結果となる。
約１torr〜２torrより高い圧力では、衝突損失並びに過
熱を引き起こすこと及びアプリケータ管２９２に対する
損傷のために再結合を起こすことがある。チャンバ１５
は、フッ素化学種が急速に除去されず、再結合が起こら
ずかつアプリケータ管２９２が壊れない圧力レベルで維
持されなければならない。ある実施例においては、マイ
クロ波電力が印加される場合、チャンバ圧力はアプリケ
ータ管２９２の物理的大きさ及び材料によって制限され
る。個々の実施例においては、マイクロ波電力が印加さ
れる場合、アプリケータ管２９２の圧力は最適チャンバ
圧力の約３倍となることができる。異なるアプリケータ
管が異なる流速で用いられる場合、最適チャンバ圧力は
変動する。マイクロ波が加えられることなくアプリケー
タ管２９２が用いられる場合、いかなる圧力も用いられ
ることは当然のことである。
【０１４９】プラズマがウェハの上流に生成されるの
で、プラズマ中の反応性フッ素基のみがウェハに達する
ことができて未変性酸化物をウェハから洗浄する。上記
のように、洗浄ステップは厚さ約９０オングストローム
の典型的な未変性酸化物については約５秒〜１０秒間行
われることが好ましい。上記洗浄ステップは約２μm ／
分の速度で未変性酸化物をエッチングする。洗浄ステッ
プの全時間がウェハから洗浄される個々の酸化物の厚さ
に左右されることは当然のことである。本発明のリモー
トマイクロ波プラズマ系５５において、未変性酸化物又
は他の酸化物がエッチングされ、ウェハに対するプラズ
マ損傷が回避される。
【０１５０】上記ウェハ洗浄プロセス条件は本実施例の
具体例であるが、他の条件も用いられる。上記説明は、
下記の種々の堆積の説明のように単に一例として２００
mmウェハに適合した Applied Materialsから市販されて
いるGiga Fill(登録商標)CenturaシステムにおいてＮＦ
3 を述べている。しかしながら、ＮＦ3 とＮ2 、ＮＦ3
とアルゴン、ＮＦ3 とＯ2 、希釈Ｆ2 、ＣＦ4 、Ｃ2 Ｆ
6 、Ｃ3 Ｆ8 、ＳＦ6又はＣｌ2 等の他のフッ素含有又
は塩素含有ガスも同様に用いられる。
【０１５１】Ｃ．具体的なケイ酸塩ガラス堆積 本発明の方法によれば、ドーパント源として用いられる
誘電層、ＰＭＤ層、ＩＭＤ層、酸化物充填層、キャッピ
ング層又は他の層が数種の異なるプロセスのいずれかを
用いて形成される。ＢＳＧ膜、ＰＳＧ膜、ＢＰＳＧ膜及
びＵＳＧ膜のプロセスレシピが本発明に用いられるドー
プ及び非ドープ誘電層の例として示される。種々の誘電
膜の下記の堆積で、ゲートバルブ２８０は閉じられたま
まである（他の実施例のリモートプラズマ系５５が堆積
に用いられないかぎり）。具体的なプロセスは、ＣＶＤ
装置１０で行われ、好適実施例では密閉された枚葉式ウ
ェハＳＡＣＶＤ系である。
【０１５２】ＣＶＤ装置１０は、また、ＢＰＳＧ、ヒ素
ドープケイ酸塩ガラス（ＡｓＳＧ）又は他の誘電層も同
様に堆積する異なる及び／又は追加の入力ガス供給源と
共に用いられる。当業者はプラズマ増強ＣＶＤ（ＰＥＣ
ＶＤ）のような他のプロセスレシピ及び他の反応系が誘
電膜を堆積するために用いられることを理解することは
当然のことである。ホウ素源の例としては、ＴＥＢ、ホ
ウ酸トリメチル（ＴＭＢ）、ジボラン（Ｂ2 Ｈ6)及び他
の類似化合物が挙げられる。リン源の例としては、リン
酸トリエチル（ＴＥＰＯ）、亜リン酸トリエチル（ＴＥ
Ｐi ) 、リン酸トリメチル（ＴＭＯＰ）、亜リン酸トリ
メチル（ＴＭＰi ) 及び他の類似化合物が挙げられる。
ＢＳＧ又はＰＳＧ膜のほかに、ヒ素ドープ酸化物又はケ
イ酸ヒ素ガラス（ＡｓＳＧ）も、例えば、ヒ素化合物と
の液体源又は、具体例としてアルゴンで希釈されたヒ素
化合物を用いて堆積される。シリコン源の例としてはシ
ラン（ＳｉＨ4)、ＴＥＯＳ又は類似シリコン源が挙げら
れ、酸素としてはＯ2 、Ｏ3 、マイクロ波生成原子酸素
（Ｏ）等が挙げられる。下記の説明では、液体源の流速
はミリグラム／分 (mgm)で示され、ガス流速は標準立方
センチメートル／分(sccm)で示される。その説明では、
液体源は精密液体注入系を用いて気化され、液体流速を
約1.９２３倍することにより液体流速 mgmをガス流速sc
cmに変換されるので流動率が算出される。好ましくは、
安定なドープ誘電膜がＳＡＣＶＤプロセスでＴＥＯＳ／
Ｏ3 化学を用いて形成され、ある実施例においては損傷
のない均一にドープされた超薄接合部分を形成する。他
の実施例においては、低含水量のドープ誘電膜がＳＡＣ
ＶＤプロセスによるＴＥＯＳ／Ｏ3 化学を用いて形成さ
れてアスペクト比ギャップフィルの高い、縮みの少な
い、金属混入の低い及びフッ素取込みの小さい平坦化絶
縁層を得る。
【０１５３】１．具体的なＢＳＧ膜堆積 単に一例として、下記に述べられるＢＳＧ膜堆積はドー
パント拡散源として用いられるドープ誘電層として有用
であるＢＳＧ膜を形成することができる。レシピがＢＳ
Ｇ層の個々の使用及び所望の品質に基づいて異なってよ
いことは当然のことである。ドーパント拡散源として用
いられるドープ誘電層として形成されるＰＳＧ層は、下
記のレシピを用いかつドーパント源を用いられるガスに
置き換えて同様に形成される。
【０１５４】具体的なＢＳＧバルク膜は、ウェハ及びヒ
ータ２５を約２００℃〜６５０℃の温度、好ましくは約
４００℃〜６５０℃の温度、最も好ましくは約５００℃
に加熱し、この温度範囲を堆積の間中維持することによ
り堆積する。閉鎖したゲートバルブ２８０と共に、チャ
ンバ１５は約１０torr〜７６０torrの範囲の圧力で維持
される。好ましくは、圧力は約４００torr〜６００torr
の範囲内で維持され、最も好ましくは約６００torrで維
持される。ヒータ２５は、ガス分配プレート２０から約
３mm〜８mm（約１５０〜３００mil)に配置され、プレー
ト２０から約６mm（約２５０mil)に配置されることが好
ましい。
【０１５５】ホウ素源としてＴＥＢ、シリコン源として
ＴＥＯＳ及び酸素のガス源としてＯ3 を含むプロセスガ
スが生成される。液体であるＴＥＢ及びＴＥＯＳ源は気
化された後に、ヘリウムのような不活性キャリヤガスと
混合される。液体は、ガス混合系９３内の液体注入系に
よっていずれも気化され、導入した反応成分液体の容量
の制御が大きい。ＴＥＢの流速は所望のドーパント濃度
に基づいて約５０〜５５０ mgmであり、ＴＥＯＳ流速は
約３００ mgm〜１０００ mgm、好ましくは約５００ mgm
である。次に、気化したＴＥＯＳ及びＴＥＢガスは、３
０００sccm〜６０００sccmの速度、好ましくは約４００
０sccmの速度で流れているヘリウムガスキャリヤと混合
される。Ｏ3 の形の酸素は、約３０００sccm〜６０００
sccmの流速で導入され、好ましくは約５０００sccmの流
速で導入される。オゾン混合物は、約５重量パーセント
(wt %)〜１６wt％の酸素を含有する。ガス混合物は、分
配プレート２０からチャンバ１５へ導入されて反応性ガ
スを基板表面へ供給し、熱誘導化学反応が起こって所望
の膜を生成する。
【０１５６】上記条件は、５００オングストローム／分
〜１０００オングストローム／分の速度で堆積したＢＳ
Ｇ膜を得ることができる。堆積時間を制御することによ
り、厚さが約５０オングストローム〜５００オングスト
ローム、好ましくは約１００オングストローム〜３００
オングストロームのＢＳＧが上記のプロセス条件で約１
０秒〜６０秒で形成される。従って、堆積したＢＳＧ膜
の厚さは容易に制御される。好ましくは、得られたＢＳ
Ｇ膜範囲のホウ素のwt％は約２wt％〜８wt％の範囲であ
り、好ましくは約６wt％である。
【０１５７】２．具体的なＰＳＧ膜堆積 単に一例として、下記のＰＳＧ膜堆積レシピは、ＰＭＤ
層として有用であるＰＳＧ膜を形成することができる。
レシピがＰＳＧ層の個々の使用及び所望の品質に基づい
て異なってよいことは当然のことである。ＰＳＧ膜のの
ほかに他のドープ誘電層は、下記のレシピと同様のレシ
ピを用いかつ使用ドーパント源ガスに置き換えることに
よりＰＭＤ層として用いられる。
【０１５８】具体的なＰＳＧバルク膜は、ウェハ及びヒ
ータ２５を約２００℃〜６５０℃の温度、好ましくは約
４００℃〜６５０℃の温度、最も好ましくは約５００℃
に加熱し、この温度範囲を堆積の間中維持することによ
り堆積する。閉鎖したゲートバルブ２８０と共に、チャ
ンバ１５は約１０torr〜７６０torrの範囲の圧力で維持
される。好ましくは、圧力は約４００torr〜６００torr
の範囲内で維持され、最も好ましくは約４５０torrで維
持される。ヒータ２５は、ガス分配プレート２０から約
３mm〜８mm（約１５０〜３００mil)に配置され、プレー
ト２０から約６mm（約２５０mil)に配置されることが好
ましい。
【０１５９】リン源としてＴＥＰＯ、シリコン源として
ＴＥＯＳ及び酸素のガス源としてＯ3 を含むプロセスガ
スが生成される。液体であるＴＥＢ及びＴＥＯＳ源は液
体注入系で気化された後に、ヘリウムのような不活性キ
ャリヤガスと混合される。ＴＥＰＯの流速は所望のドー
パント濃度に基づいて約１０〜１００ mgmであり、ＴＥ
ＯＳ流速は約５００ mgm〜１５００ mgm、好ましくは約
１０００ mgmである。次に、気化したＴＥＯＳ及びＴＥ
Ｂガスは、２０００sccm〜６０００sccmの速度、好まし
くは約４０００sccmの速度で流れているヘリウムガスキ
ャリヤと混合される。Ｏ3 の形の酸素（約５〜１６wt％
の酸素を有する）は、約２５００sccm〜６０００sccmの
流速で導入され、好ましくは約４０００sccmの流速で導
入される。ガス混合物は、ガス分配プレート２０からチ
ャンバ１５へ導入されて反応性ガスを基板表面へ供給
し、熱誘導化学反応が起こって所望の膜を生成する。
【０１６０】上記条件により約１７８０オングストロー
ム／分の速度で堆積されたＰＳＧ膜が得られる。堆積時
間を制御することにより、得られたＰＳＧ膜中のリンの
wt％は約２wt％〜８wt％の範囲であり、好ましくは約４
wt％である。
【０１６１】３．具体的なＢＰＳＧ膜堆積 単に一例として、下記に述べられるＢＰＳＧ膜堆積はＰ
ＭＤ層として有用であるＢＰＳＧ膜を形成することがで
きる。レシピがＢＰＳＧ層の個々の使用及び所望の品質
に基づいて異なってよいことは当然のことである。
【０１６２】具体的なＢＰＳＧバルク膜は、ウェハ及び
ヒータ２５を約１００℃〜８００℃の温度、好ましくは
約４００℃〜６５０℃の温度、最も好ましくは約４８０
℃に加熱し、この温度範囲を堆積の間中維持することに
より堆積する。閉鎖したゲートバルブ２８０と共に、チ
ャンバ１５は約１０torr〜７６０torrの範囲の圧力で維
持される。好ましくは、圧力は約１５０torr〜６００to
rrの範囲内で維持され、最も好ましくは約２００torrで
維持される。ヒータ２５は、ガス分配プレート２０から
約３mm〜１０mm（約１５０〜４００mil)に配置され、プ
レート２０から約８mm（約３００mil)に配置されること
が好ましい。
【０１６３】ホウ素源としてＴＥＢ、リン源としてＴＥ
ＰＯ、シリコン源としてＴＥＯＳ及び酸素のガス源とし
てＯ3 を含むプロセスガスが生成される。液体であるＴ
ＥＢ、ＴＥＰＯ及びＴＥＯＳ源は液体注入系で気化され
た後に、ヘリウムのような不活性キャリヤガスと混合さ
れる。ホウ素、リン、シリコン及び酸素の他の供給源も
用いられることが認識されることは当然のことである。
ＴＥＢの流速は、約１５０ mgm〜２００ mgmであること
が好ましい。ＴＥＰＯの流速は、所望のドーパント濃度
に基づいて約１０〜１００ mgm、好ましくは約２４ mgm
であり、ＴＥＯＳ流速は約３００ mgm〜７００ mgmであ
る。次に、気化したＴＥＯ、ＴＥＢ及びＴＥＯＳガス
は、２０００sccm〜８０００sccmの速度、好ましくは約
６０００sccmの速度で流れているヘリウムガスキャリヤ
と混合される。Ｏ3 の形の酸素は、約２０００sccm〜５
０００sccmの流速で導入され、好ましくは約４０００sc
cmの流速で導入される。オゾン混合物は、約５重量パー
セント(wt %)〜１６wt％の酸素を含有する。ガス混合物
は、分配プレート２０からチャンバ１５へ導入されて反
応性ガスを基板表面へ供給し、熱誘導化学反応が起こっ
て所望の膜を生成する。
【０１６４】上記条件により、３５００オングストロー
ム／分〜５５００オングストローム／分の速度で堆積し
たＢＰＳＧ膜が得られる。堆積時間を制御することによ
り、堆積したＢＰＳＧ膜の厚さは容易に制御される。得
られたＢＰＳＧ膜範囲のホウ素の濃度レベルは２wt％〜
６wt％であり、リンの濃度レベルは２wt％〜９wt％であ
る。
【０１６５】上記ＢＳＧ、ＰＳＧ、ＢＰＳＧプロセス及
び下記のＵＳＧプロセスにおけるパラメーターは、特許
請求の範囲を制限するものとしてみなされるべきではな
い。例えば、本発明は、ヒ素のような他のドーパントで
ドープされた酸化シリコン膜に適用できる。他の例とし
て、上記のフロー値は２００mmウェハに準備されたチャ
ンバに適用するが、使用チャンバの種類又はサイズによ
って異なってもよい。当業者は、同様の膜を製造する他
の化学、チャンバパラメーター及び条件を用いることも
できる。
【０１６６】膜安定性は、半導体材料へ拡散するドープ
誘電膜中のドーパント原子の利用可能性の要因であるこ
とができると考えられる。膜安定性を改善しかつドープ
誘電膜から半導体材料へのドーパント拡散を制御する能
力を改善する数種の方法が探究された。記載された各方
法は、上記の具体的な堆積レシピの１種のようなレシピ
を用いて層が堆積した後にドープ誘電層について行われ
る。更に、下記の方法はＢＳＧ（又はＰＳＧ）の処理に
関するが、その方法はドープ酸化シリコン膜にも同様に
適用できる。
【０１６７】４．具体的なＵＳＧ膜堆積 ａ．酸化物充填材料又は絶縁層 本発明の実施態様によれば、非ドープケイ酸塩ガラス
（ＵＳＧ）層は、例えば、浅いトレンチ分離に用いられ
る浅いトレンチを充填する酸化物充填材料として使用す
るためにＣＶＤ装置１０で堆積される。ＫＳＧ膜がＩＭ
Ｄ層、絶縁層又は他の層として用いられることは当然の
ことである。下記に述べられる具体的なＵＳＧレシピ
は、最少の縮みで８００℃より高い温度のアニーリング
を残存することができる非常に密度の高い及び均一な膜
を与える。高アスペクト比のステップカバレージのギャ
ップフィル性能の優れているＵＳＧ膜は、ＵＳＧのボイ
ドを開けることなく非常に均一なエッチング速度で数回
のエッチングプロセスを行わせることができる。ＵＳＧ
膜は、また、ＵＳＧにボイド又はしわを開けることなく
化学機械的ポリシング（ＣＭＰ）平坦化を行わせること
ができる。
【０１６８】ウェハ及びヒータ２５は、約２００℃〜６
５０℃の温度、好ましくは約５５０℃〜６５０℃の温度
に加熱され、この温度範囲を堆積の間中維持される。ヒ
ータ２５は、ガス分配プレート２０から約６mm〜１０mm
（約２５０〜４００mil)に配置され、約９mm（約３５０
mil)が好ましい。閉鎖したゲートバルブ２８０と共に、
チャンバ１５の圧力は約１０torr〜７６０torr、好まし
くは約６００torrのレベルで維持される。
【０１６９】酸素及びシリコン源を含むプロセスガス
は、堆積チャンバへ導入される。好適実施例において
は、シリコン源はＴＥＯＳであり、酸素源はＯ3 である
が、当業者にはＳｉＨ4 、ＴＭＣＴ又は類似の供給源の
ような追加のシリコン供給源及びＯ2 、Ｈ2 Ｏ、Ｎ2
Ｏ、マイクロ波生成原子酸素及び類似の供給源も用いら
れることが認識される。ＴＥＯＳがシリコン源として用
いられる場合、ヘリウム又はＮ2 のようなキャリヤガス
が用いられる。ＴＥＯＳに対するＯ3 の比は、約２〜１
７：１の範囲であるが、好ましくは約２〜６：１であ
る。
【０１７０】ガス反応成分の最適全流量は、堆積チャン
バの形及び設計に応じて異なる。ガスフローも堆積速度
を制御するために変動させることができる。典型的に
は、ＴＥＯＳは約５００ mgm〜２５００ mgmの流速で導
入され、約２０００ mgmの流速で導入されることが好ま
しい。Ｏ3 （約５wt％〜１６wt％の酸素）は約２０００
sccm〜１００００sccm、好ましくは約５０００sccmの流
速で導入される。ヘリウム又は窒素は、２０００sccm〜
１００００sccmの流速、好ましくは約７０００sccmの流
速で導入される。通常、ガスの堆積チャンバへのガスの
全流量は、約５０００sccm〜２００００sccm、好ましく
は約１５０００sccmで変動する。上記の条件下、約１４
５０オングストローム／分以上の堆積速度が得られる。
上記フロー値は２００mmウェハチャンバのためのもので
あり、使用チャンバのサイズ及びウェハのサイズによっ
て異なる。
【０１７１】ｂ．キャッピング層 本発明の他の実施例によれば、堆積ＢＳＧ（又はＰＳ
Ｇ）層は別の薄いＵＳＧ層でキャップされる。ＵＳＧキ
ャッピング層は水分を吸収しにくい安定な膜である。従
って、ＵＳＧキャッピング層は、周囲にある水分がＢＳ
Ｇ（又はＰＳＧ）膜へ吸収されることから防止するＢＳ
Ｇ（又はＰＳＧ）層の上に疎水面を設ける。更に、ＵＳ
Ｇキャッピング層は相対的に密度の高い膜であり、ホウ
素（又はリン）の発生を妨げる。もって、ＵＳＧキャッ
ピング層は半導体材料へ下向きのドープ誘電層中のより
多くのドーパント原子拡散の制御を容易にする。ＵＳＧ
キャッピング層をもたないと、ドーパント原子は後続の
アニール又は急速熱処理中に半導体材料から離れて上向
きに拡散することができるものがある。従って、キャッ
ピング層の使用は拡散及び接合の深さの制御に寄与す
る。ＵＳＧ層はＢＳＧ（又はＰＳＧ）層と別の処理チャ
ンバで堆積されるが、ＢＳＧ（又はＰＳＧ）層の堆積が
生じるチャンバ１５においてその場プロセスとして行わ
れることが好ましい。キャッピング層を形成する多くの
プロセスが可能であることは当然のことである。
【０１７２】ＵＳＧ層を形成する次のプロセスを一例と
いて述べる。非ドープケイ酸塩ガラス層は下記のように
キャッピング層として用いられるばかりでなく下にある
ドープ誘電層を使用することなく絶縁誘電層として用い
られる。
【０１７３】ウェハ及びヒータ２５は、約２００℃〜６
００℃、好ましくは約５００℃の範囲の温度に加熱し、
この温度範囲を堆積の間中維持される。ヒータ２５は、
ガス分配プレート２０から約６mm〜９mm（約２５０〜３
５０mil)に配置され、約８mm（約３００mil)が好まし
い。閉鎖したゲートバルブ２８０と共に、チャンバ１５
の圧力は約５０torr〜７６０torr、好ましくは約２００
torr〜６００torr、最も好ましくは約４００torrのレベ
ルで維持される。
【０１７４】酸素及びシリコン源を含むプロセスガス
は、堆積チャンバへ導入される。好適実施例において
は、シリコン源はＴＥＯＳであり、酸素源はＯ3 である
が、当業者にはＳｉＨ4 、シランのような追加のシリコ
ン供給源及びＯ2 、Ｈ2 Ｏ、Ｎ2Ｏ、及び類似の供給源
及びその混合物のような他の酸素源も用いられることが
認識される。ＴＥＯＳがシリコン源として用いられる場
合、ヘリウム又は窒素のようなキャリヤガスが用いられ
る。ＴＥＯＳに対するＯ3 の比は、約２〜１７：１の範
囲であるが、好ましくは約２〜６：１である。
【０１７５】ガス反応成分の最適全流量は、堆積チャン
バの形及び設計に応じて異なる。ガスフローも堆積速度
を制御するために変動させることができる。典型的に
は、ＴＥＯＳは約５００ mgm〜２５００ mgmの流速で導
入され、約１０００ mgm〜１２５０ mgmの流速で導入さ
れることが好ましい。Ｏ3 （約５wt％〜１６wt％の酸
素）は約２０００sccm〜１００００sccm、好ましくは約
７０００sccmの流速で導入される。ヘリウム又は窒素
は、２０００sccm〜６０００sccmの流速、好ましくは約
４０００sccmの流速で導入される。通常、ガスの堆積チ
ャンバへのガスの全流量は、約５０００sccm〜２０００
０sccm、好ましくは約１５０００sccmで変動する。上記
の条件下、約５００オングストローム／分〜１５００オ
ングストローム／分の堆積速度が得られる。上記フロー
値は２００mmウェハチャンバのためのものであり、使用
チャンバのサイズ及びウェハのサイズによって異なる。
【０１７６】ＵＳＧキャッピング層を形成する次のプロ
セスを例として述べる。好適被覆のＵＳＧキャップ層
は、約５０オングストローム〜５００オングストロー
ム、好ましくは約１００オングストローム〜３００オン
グストロームである。しかしながら、当業者は、個々の
被覆及びデバイス形のサイズによって異なる厚さのキャ
ッピング層が用いられることを理解する。堆積膜が用い
られる被覆及びギャップサイズによっては、必須ではな
いがキャッピング層とドープ誘電層が相対的に薄いこと
が好ましい。薄層については、堆積時間及びエッチング
時間は厚い層に比べて減少する。ＵＳＧキャッピング層
を堆積し、ＵＳＧ層とドープ誘電層の双方がエッチング
される。他の類似した安定な酸化物膜のような異なるキ
ャッピング層がドープ誘電層をキャップするのに用いら
れることも認識される。更に、ＵＳＧキャップ層が、Ｓ
ＡＣＶＤの代わりにＡＰＣＶＤ、ＰＥＣＶＤ又はＬＰＣ
ＶＤによって堆積したドープ誘電膜上に形成される。上
記のように、多段プロセスをその場で行うチャンバ１５
の使用が最も好ましく、マルチチャンバ系内の種々のチ
ャンバ間の基板の移動中に真空が破壊されないマルチチ
ャンバの使用が好ましい。
【０１７７】本発明の他の実施例によれば、ドープ層の
堆積の完了直前にホウ素源又はリン源を止めることによ
りドープ誘電膜上にその場ＵＳＧ又は類似のキャップ層
が形成される。この実施例においては、最初にＢＳＧ
（又はＰＳＧ）のようなドープ誘電層が上記のように形
成される。次に、ドーパント源のチャンバ１５へのフロ
ーが停止され、熱反応が更に１秒〜３０秒間続く。好ま
しくは、熱反応が約３秒〜１０秒続く。この実施例にお
いては、ドーパント源は供給源の供給ラインのバルブを
閉鎖することにより停止されるので熱反応は少なくとも
５秒間ドーパントなしで維持される。
【０１７８】ドーパントガス源を停止することは、ガス
がバルブの点からガス混合系９３へ、次にプレート２０
のフェースプレートを介して進むのにかかる時間を調整
しなければならないことは当然のことである。たいてい
のＣＶＤマシンでは、ガスが注入バルブから堆積チャン
バへ流動するのに数秒が必要であるので、その遅れを許
容するのに十分先立って閉鎖されなければならない。従
って、ＴＥＢがホウ素源である場合、ＢＳＧ層の堆積完
了数秒前にＴＥＢ供給ラインのバルブを閉じると上記の
水分吸収及びガス抜き現象の発生を防止する薄いＵＳＧ
キャップが得られる。
【０１７９】ドープ誘電層に形成されたＵＳＧキャップ
のその場堆積は、安定性の改善及び水分吸収に対する不
活性態をもたらし、超薄ドープ領域を形成する拡散の改
良された制御に寄与する。
【０１８０】ＵＳＧキャッピング層の使用の代わりに又
は加えて、ドープ誘電層の水分吸収を減少させかつ安定
性を改善するためにドープ誘電層のプラズマ処理が用い
られる。ＲＦプラズマ系を備えた実施例においては、デ
バイスに対するプラズマ損傷が有意に関係しないプラズ
マ緻密化処理が用いられる。ある実施例においては、約
５００℃より高い温度での堆積が密度の高い誘電膜を得
るのに十分な温度である。プラズマ処理ドープ誘電層の
安定性の改善は、超薄ドープ領域を形成する拡散の制御
改良に寄与する。チャンバ１５は、プラズマ緻密化処理
中に約１torr〜５torrに維持される。ゲートバルブ２８
０を閉じて、窒素（Ｎ2)、アンモニア（ＮＨ3)又はアル
ゴンのような反応性ガスを用いて生成されたプラズマが
チャンバ１５に導入される。用いられるプラズマ処理の
単に一例として、Ｎ2 のような反応性ガスがガス混合系
９３に１０００sccmでヘリウムと混合された約１０００
sccmの速度で導入される。ＲＦプラズマ系を、例えば、
約３５０メガヘルツ (MHz)のＲＦ周波数の約４５０ワッ
トの電力レベルで作動させてチャンバ１５内にプラズマ
を生成させる。プラズマはドープ誘電層の表面に保護膜
を被せるように働き、その表面上に窒化物形成すること
がある。従って、プラズマ処理はドープ誘電膜を緻密化
する。水分吸収に耐性のある緻密化ドープ誘電膜中のよ
り多くのドーパントは、超薄接合部分を形成するのに利
用できる。
【０１８１】Ｄ．その場堆積及び／又はリフロー用加熱
プロセス ＣＶＤ装置１０は、２段堆積／リフロープロセスの同じ
ウェハについて堆積プロセス後のその場加熱ステップ、
又は１段堆積／リフロープロセスの同じウェハについて
堆積プロセスと同時のその場加熱ステップを可能にする
高温性能を有する。高アスペクト比トランジスタ又は分
離トレンチ上に形成されたＰＭＤ層として使用するため
に、ＰＳＧのような非ドープ又はドープ誘電膜にはたい
てい平坦化が必要であり、集積回路デバイスを形成する
のに重要である。ドープ誘電層の平坦化は、層を高温で
リフローすることにより行われる。リフローを行うこと
は、堆積膜、特にウェハの高アスペクト比の特徴のギャ
ップフィルを改善することに寄与する。他の目的及び被
覆の加熱ステップもＣＶＤ装置１０で行われることは当
然のことである。下記の加熱手順は、リフローに用いら
れる具体的な加熱ステップとして単に役立つものである
が、被覆でのドーパントドライブイン又は他の目的の他
の加熱ステップも行われる。
【０１８２】個々の実施例によって、２段堆積／リフロ
ープロセスを下に述べる。ゲートバルブ２８０が閉鎖さ
れたチャンバ１５は約２００torr〜７６０torrの圧力で
維持される。ガス分配プレート２０から約５mm〜１０mm
（約２００〜４００mil)、好ましくは約８mm〜９mm（約
３３０ mil〜３５０mil)の処理位置のウェハ及びヒータ
２５は、堆積処理のためにチャンバ１５内で約５００℃
〜８００℃、好ましくは約５５０℃〜６５０℃に加熱さ
れる。反応性ガスフローを停止すると、ウェハは個々の
実施例に従って誘電層をリフローするためにウェハは約
７５０℃〜９５０℃、好ましくは約７５０℃〜８５０℃
で約５分〜３０分、好ましくは約１５分〜２０分加熱さ
れる。リフロー温度は、２段プロセスの堆積温度と同じ
か又はそれより高くすることができる。更に、多段堆積
／リフロープロセスについては、リフロー温度に傾斜さ
れる前に堆積温度から中間温度（又は中間温度群）へ傾
斜される。加熱ステップの時間及び温度が、行われる個
々の被覆及び形成される個々の層によって異なってよい
ことは当然のことである。
【０１８３】他の個々の実施例による１段堆積／リフロ
ープロセスを述べる。ゲートバルブ２８０が閉鎖された
チャンバ１５は約２００torr〜７６０torrの圧力で維持
される。分配プレート２０から約５mm〜１０mm（約２０
０〜４００mil)、好ましくは約８mm〜９mm（約３３０ m
il〜３５０mil)の処理位置のウェハ及びヒータ２５は、
堆積及びリフロー同時処理が生じるチャンバ１５内で約
７５０℃〜９５０℃、好ましくは約７５０℃〜８５０℃
の十分高い温度に加熱される。堆積／リフローステップ
の時間及び温度が、行われる個々の層によって異なって
よいことは当然のことである。
【０１８４】上記のように、ウェハをその場マルチプロ
セスの同じチャンバ１５内に保つと水分が吸収される環
境へのウェハの曝露、及び不純物による汚染を防止す
る。更に、約５５０℃より高い温度で誘電膜を堆積する
と加熱した場合にボイドを形成しない密度の高い及び高
品質の膜を得ることができる。堆積膜のその温度での堆
積は縮みも減少させる。
【０１８５】Ｅ．チャンバ洗浄／シーズニング／ゲッタ
リングプロセス 上記の具体的なステップのような処理ステップ又は多段
処理ステップがチャンバ１５内のウェハに行われた後、
必要とされる後続のプロセスステップのチャンバ１５か
らウェハが移される。真空ロックドアがヒータ２５上に
ウェハをもたない閉鎖されたシーリングチャンバ１５で
ある場合、チャンバ１５の下の部分、ヒータ２５の底及
び他のチャンバコンポーネントの裏打ちのないチャンバ
壁を含むチャンバ１５の部分から望まれていない酸化物
及び／又は窒化物のような堆積プロセス残留物を除去す
るためにチャンバ１５はチャンバ洗浄プロセスを受ける
ことができる。信頼できるウェハ間反復性を行わせるた
めに、チャンバ清浄は堆積プロセス中に蓄積した残留物
を除去する。その残留物は、フッ素基を用いることによ
るチャンバ成分から、例えば、リモートマイクロ波プラ
ズマ系５５によって反応性クリーンガスで形成されたプ
ラズマから洗浄される。Ｆ原子との高反応性のために、
チャンバ１５からポンプで送られるＳｉＦ4 ガス生成物
の生成により残留酸化シリコンが除去される。下記のチ
ャンバ洗浄手順は、全てのウェハ又は数枚の全てのウェ
ハの処理後に行われる。
【０１８６】本発明の好適実施例においては、ＮＦ3 は
フッ素基を生成するクリーンガスとして用いられる。本
発明は、ＮＦ3 を分解しかつチャンバ１５へのＦ原子の
フローを生じるようにリモートマイクロ波プラズマ系５
５を使用することが好ましい。本発明のリモートマイク
ロ波プラズマ系５５と共にフッ素化学を用いると、その
場プラズマプロセスと比べて運動エネルギーが小さくか
つ引き続いて堆積した膜中に物理的スパッタリング効果
又は荷電化学種の生成がないことが有利である。更に、
地球温暖化作用を減少させるのに要求される環境問題と
一致して、ＮＦ3 の使用は持続性のペルフルオロカーボ
ン（ＰＦＣ）生成物を発生させない。
【０１８７】最善の清浄効率を行わせるために、Ｆフラ
ックス及びその洗浄均一性が最適化されなければならな
い。あるＮＦ3 ガスフローでは閾のマイクロ波電力設定
がある、それ以上のＦ原子の生成は再結合によって補償
される。図４２は、本発明の個々の実施例による、過度
のハードウェアコストをもたずに最高清浄速度を得るＮ
Ｆ3 フローとマイクロ波飽和電力間の関係を示すグラフ
である。図４２に示されるように、マイクロ波飽和電力
は、個々の実施例によれば約５００sccm〜９５０sccmの
対応するＮＦ3 に対して約１３００ワット〜２１００ワ
ットの範囲である。下記の好適実施例については、マイ
クロ波飽和電力は約９５０sccmのＮＦ3フローに対して
約２１００ワットである。清浄均一性はチャンバ圧力及
びヒータ間隔によって制御され、双方がガス化学種とポ
ンププロファイルの平均自由行程を調整することができ
る。前に述べたように、アプリケータ管２９２の上記実
施例によって許容される最高圧力は約２torrであるの
で、清浄均一性を最適化するために間隔をおいた。アプ
リケータ管２９２の異なる実施例を用いる他の実施例に
おいては、圧力及び間隔双方が清浄均一性の最適化に用
いられる。
【０１８８】具体的なチャンバ洗浄プロセスにおいて
は、チャンバ１５は、好適実施例においては洗浄手順の
間中約３００℃〜６５０℃、更に好ましくは約５５０℃
〜６００℃の範囲の温度に維持される。最も好ましく
は、チャンバ１５は具体的なプロセスがチャンバ１５で
行われる温度と同じ温度で維持される。例えば、上記の
例としてＰＳＧ膜を６００℃で堆積するために用いられ
たチャンバ内では６００℃でチャンバ清浄プロセスが行
われる。スロットルバルブを開けゲートバルブ２８０を
閉めたヒータ２５はガス分配プレート２０から約３mm〜
６mm (約１００〜２５０ mil〜２５０mil)、好ましくは
４mm（約１５０mil)に配置されるのでガス分配プレート
２０が加熱される。ガス分配プレート２０を加熱すると
速い清浄が生じる。この加熱ステップは、約３秒〜１０
秒、好ましくは約５秒間行われる。
【０１８９】次に、清浄が行われる前に圧力及びクリー
ンガスフローが最適に安定化される。予備清浄安定化ス
テップ中、チャンバ１５は、清浄ステップ中も用いられ
る圧力レベルで最適に維持されなければならず、その場
合にはフッ素化学種は急速に除去されず再結合も生じな
い。予備清浄安定化ステップでは、チャンバ１５は約１
torr〜２torr、好ましくは約1.５torrの圧力になり、ゲ
ートバルブ２８０は開放している。約１torr〜２torrよ
り低い圧力に維持されたチャンバ１５においては、急速
なフッ素化学種の除去が生じ、チャンバ洗浄結果が悪く
なる。約１torr〜２torrより高いチャンバ圧力において
は、腐食損失並びにアプリケータ管２９２に対する過熱
及び損傷のために再結合が起こることがある。ヒータ２
５は、ガス分配プレート２０から約１１mm〜１８mm (約
４５０ mil〜７００mil)、好ましくは約１５mm（約６０
０mil)の距離まで移される。クリーンガス、ＮＦ3 は、
約６００〜１１００sccm、好ましくは約９５０sccmの速
度でアプリケータ管２９２へ導入される。この予備清浄
安定化ステップは、マイクロ波電力がチャンバ清浄ステ
ップ中に印加される前に約２秒〜６秒、好ましくは約３
秒続く。
【０１９０】チャンバ清浄ステップにおいては、チャン
バ１５内の予備清浄安定化条件は約１torr〜２torrの範
囲の圧力、好ましくは約２torrで維持される。洗浄手順
が行われる場合、約５００ワット〜２５００ワットのマ
イクロ波電力がアプリケータ管２９２に印加される。好
ましくは、マグネトロン７１１は、約2.５４ GHzマイク
ロ波を生じ、約９５０sccmの好ましいクリーンガスフロ
ーに対して約２１００ワットのＣＷモードで操作され
る。マイクロ波は、上記のようにマグネトロン７１１か
ら導波管及び最適化系を介してアプリケータ管２９２に
窓を通って伝搬される。ＵＶランプ７３１は、アプリケ
ータ管２９２の反応性ガスを点火してプラズマを形成
し、イオン化は窓でアプリケータ管２９２に入るマイク
ロ波エネルギーによって維持される。
【０１９１】チャンバ清浄ステップ中、マイクロ波が印
加されるアプリケータ管２９２で生成されたプラズマか
らのフッ素基は、次に、開放ゲートバルブ２８０を介し
てチャンバ１５へ流れ込み望まれていない酸化残留物を
表面を洗浄する。プラズマがチャンバ１５の上流に生成
されるので、プラズマ中の反応性フッ素基のみチャンバ
１５の残留物蓄積部分に到達及び除去することができ
る。従って、チャンバ１５のさまざまな部分について、
チャンバ１５に対する直接のプラズマ損傷を最少にしつ
つ堆積プロセス残留物が洗浄される。チャンバ清浄は、
約３０秒〜約１０分、好ましくは約６０秒〜２００秒、
最も好ましくは約１６０秒続く。チャンバ清浄時間がチ
ャンバ１５内の酸化残留物の厚さ及び種類によって異な
ってよいことは当然のことである。上記のように、他の
実施例で用いられるチャンバのサイズ及び種類並びにア
プリケータ管の寸法及び材料によって異なってよいこと
は認識される。上記清浄プロセスは、ブロッカー及びガ
ス分配プレート双方の後ろの裏面の望まれていない残留
堆積物を減少させる。
【０１９２】チャンバ清浄後、更に、後清浄ステップ
中、チャンバ１５は、上記堆積及び清浄プロセスについ
て述べた上記温度で維持されることが好ましい。チャン
バ清浄ステップの終わりに、クリーンガスフローが停止
し、マイクロ波電力はもはや供給されない。チャンバ１
５は、Ｆ残留原子のほとんどをポンプ除去する。この後
清浄排気ステップ中、ヒータ２５はガス分配プレート２
０から約３８mm〜５９mm(約１５００ mil〜２２００mi
l)、好ましくは約５１mm (約２０００mil)の位置に移さ
れ、スロットルバルブは開放され、ゲートバルブ２８０
は開放されたままである。排気ステップは約５秒〜２０
秒、好ましくは約１０秒続き、チャンバ１５から排気さ
れるクリーンガス反応成分及び残留物の量に左右され
る。実質的に全ての堆積プロセス残留物がチャンバ１５
から除去されるまで後清浄排気の停止時間を求めるのに
援助するために清浄終点検出系も用いられる。
【０１９３】フッ素系チャンバ洗浄手順後、次の堆積プ
ロセスが起こるときにウェハが位置する場所に近いチャ
ンバ壁の表面に活性フッ素化学種の吸着がある。次の堆
積プロセスでは、フッ素が相互作用するか又は堆積膜に
取込まれ、表面の膜感受性を引き起こす。この膜感受性
は粗い表面として現れ、高集積化デバイスで要求される
許容量で問題となり、デバイスの故障を引き起こす。本
発明は、下記の数種の方法でチャンバ壁の表面から吸着
フッ素をゲッタする能力を提供する。
【０１９４】後清浄排気ステップ後、全ての遊離Ｆ化学
種を化学反応或いは捕捉によりそのＦをチャンバ壁へ酸
化シリコン（ＳｉＯ2)堆積によって再結合するためにシ
ーズニングが行われる。後清浄排気及びシーズニングス
テップは、粒子の形成及び後続の堆積膜内のＦ含量の双
方を減少させるために行われる。
【０１９５】最適には、後清浄排気ステップとシーズニ
ングステップ間に、チャンバ圧力とガスフローを安定化
しかつヒータ２５をシーズニングステップの位置に移動
させる他の安定化ステップがある。この安定化ステップ
では、ゲートバルブ２８０は閉鎖され、チャンバ１５は
約２０torr〜７０torr、好ましくは５０torrの圧力で維
持される。ヒータ２５は、ガス分配プレート２０から約
８mm〜１４mm (約３００ mil〜５５０mil)、好ましくは
約１３mm (約５００mil)の位置に移動される。個々の実
施例においては、現在記載されているシーズニングステ
ップはキャリヤガスとしてヘリウムと共にオゾン及びＴ
ＥＯＳを用いて後続の酸化シリコン堆積のためにチャン
バ１５をシーズニングする。所望の酸化シリコン堆積の
種類によって他のガスがシーズニング及びプレシーズニ
ング安定化ステップに用いられることは当然のことであ
る。プレシーズニング安定化ステップでは、約２００ m
gm〜４００ mgm、好ましくは約３００ mgmの流速の液体
ＴＥＯＳが気化され、約４０００sccm〜８０００sccm、
好ましくは約６０００sccmの速度でチャンバ１５へ流れ
ているヘリウムキャリヤガスと輸送される。ガスフロー
は、堆積に用いられる通常の入口又はマイクロ波の印加
されることなくアプリケータ管２９２を介してチャンバ
１５へ導入される。この安定化ステップは約５秒〜２５
秒、好ましくは約１５秒続き、その後にシーズニング酸
化物をチャンバ１５に堆積し始める酸素源の導入からシ
ーズニングステップが始まる。熱シーズニングステップ
では、オゾンは個々の使用堆積プロセスに用いられる流
速（例えば、上記５５０℃の実験ＵＳＧ堆積プロセスに
ついては約５０００sccm又は上記６００℃の実験ＰＳＧ
堆積プロセスについては約４０００sccm）で約１０秒〜
２０秒、好ましくは約１５秒間導入されてチャンバ１５
内の表面上に酸化シリコンの薄層を堆積する（例えば、
実験ＵＳＧ堆積プロセスの酸素は約１2.５wt％であり、
実験ＰＳＧ堆積プロセスの酸素は約８wt％である）。シ
ーズニングステップ中、オゾンフローは、オゾンフロー
と濃度の変動を最小にするために堆積プロセスと一致す
ることが最適である。もって、シーズニングチャンバ１
５は、チャンバ１５の表面上に吸着されたフッ素原子を
捕捉することができる。
【０１９６】上記熱シーズニングステップ後、最終安定
化及び排気ステップが行われる。最適には、その最終ス
テップは上記堆積温度で行われる。最終安定化ステップ
では、スロットルバルブが定期的に開放されてチャンバ
圧力を大気圧まで調整することを可能にし、ゲートバル
ブ２８０は閉鎖されたままである。ヒータ２５は、ガス
分配プレート２０から約２０mm〜２５mm (約８００ mil
〜１０００mil)、好ましくは約２５mm (約９９９mil)の
位置まで移動する。ＴＥＯＳ流量を停止し、ヘリウム及
びオゾンフローはシーズニングステップと同じままであ
る。最終安定化ステップは、最終排気ステップが始まる
前に約５秒〜２０秒、好ましくは約１０秒間行われる。
最終排気ステップでは、ゲートバルブ２８０は閉じられ
たままであり、ヒータ２５は移動しない。全てのガスフ
ローが停止され、スロットルバルブが開放される。最終
排気ステップは、ここでは次の堆積プロセス、加熱ステ
ップ又はウェハ洗浄ステップのためである他のウェハが
チャンバ１５に導入される前に約５秒〜２０秒、好まし
くは約１０秒続く。最終安定化ステップ及び排気ステッ
プが変更され、選定された具体的なシーズニングステッ
プ又は別のゲッタリングステップ（下記の例）と同様に
用いられることは認識される。
【０１９７】上記実施例に替わる実施例においては、上
記の予備清浄安定化ステップは低マイクロ波電力から最
終クリーン作動レベルのマイクロ波電力へのマイクロ波
電力の傾斜を含むことができ、圧力及びマイクロ波プロ
セス生成の予備清浄安定化を可能にする。代替的好適実
施例においては、上記の予備清浄安定化ステップは次の
予備清浄安定化で置き換えられる。
【０１９８】圧力とマイクロ波電力の同時安定化を可能
にするので、Ｎ2(又は他の不活性ガス、使用クリーンガ
スによる）プラズマを生成するマイクロ波電力を傾斜す
るステップは、個々の実施例によるＮＦ3 プラズマ生成
の際にアプリケータ管２９２について低い圧力衝撃プロ
ファイルを与える。マイクロ波電源１１０からマグネト
ロン７１１に印加されたマイクロ波電力レベルは、プロ
セッサ５０の制御下で調整される。例えば、マイクロ波
電力は、安定化ステップ中ゼロから約３００ワット（又
は０と最終清浄作動電力レベル）、次にクリーンステッ
プでは２１００ワットのレベルまで傾斜されて漸次の最
適安定化ステップを得る。詳しくは、加熱ステップ後、
ヒータ２５はガス分配プレート２０から約１５mm (約６
００mil)に移動し、Ｎ2 は約１００〜４００sccm、好ま
しくは約３００sccmのフローでアプリケータ管２９２に
導入され、スロットルバルブは開いたままでありゲート
バルブ２８０は閉じられたままである。約５秒後、スロ
ットルバルブは閉じられゲートバルブ２８０は開けら
れ、チャンバ１５が清浄プロセス圧力、個々の実施例で
は約1.５torrになるまで次の５秒間圧力を安定化させ
る。次に、約２００ワット〜４００ワットのマイクロ波
電力の中間レベルをアプリケータ管２９２に印加して次
の５秒間Ｎ2 プラズマを生成する。次の５秒間、ＮＦ3
がアプリケータ管２９２に導入され、マイクロ波電力レ
ベルが清浄レベルまで傾斜される。詳しくは、ＮＦ3
は、約６００sccm〜１１００sccm、好ましくは約９５０
sccmの速度でアプリケータ管２９２に導入され、マイク
ロ波電力レベルは約２１００ワットの最終マイクロ波電
力清浄作動レベルまで傾斜される。次に、Ｎ2 フローを
停止し、プラズマをＮＦ3 のみ用いて生成し、ＮＦ3 プ
ラズマ生成安定化の安定化を約５秒間可能にする。この
点から上記のように清浄が進行する。上記の代替的実施
例においては、圧力及びプラズマ生成双方がＮＦ3 洗浄
プラズマで洗浄ステップを行う前に安定化される。この
代替的予備清浄圧力／プラズマ安定化は、全時間、好ま
しくは２０〜３０秒間続くことができ、各電力レベルの
ランプアップはその時間からの適切な部分が配分されて
いる。従って、アプリケータ管２９２について高マイク
ロ波電力（例えば、０〜２１００ワット）の１段の直接
印加からの圧力衝撃を最少にし、アプリケータ管２９２
の寿命が高められることになる。
【０１９９】上記実施例は２段電力レベルランプアップ
であるが、他の実施例は多段ランプアップ（例えば、０
ワット〜３００ワットから１２００ワット〜２１００ワ
ット）であることができる。更に場合によって、マイク
ロ波電力ランプアップステップが上記清浄ステップと後
清浄排気ステップ間で行われる。２段又は多段ランプア
ップも他の実施例に可能である。傾斜が連続、一連の分
離したステップ又はその組合わせであることは当然のこ
とである。ＲＦプラズマ系を有するＣＶＤ系について
は、ＲＦ電力レベルのランプアップ及び／又はランプダ
ウンは予備清浄安定化ステップに行われ、他の実施例に
よればその場プラズマチャンバ清浄が用いられる。上記
の安定化の各部分について特定の時間が述べられている
が、他の実施例ではその特定の時間は異なってもよく、
安定化の部分が合わせられるか又は時間を短縮するため
に削除される。
【０２００】上記の熱チャンバシーズニングの替わりと
してＴＥＯＳ及びＯ2 を使用するチャンバシーズニング
が用いられる。気化ＴＥＯＳは、入口４３及びガス混合
ボックス２７３を介して又はリッド内のバイパス通路を
用いてチャンバ１５へ導入される。Ｏ2 は、マイクロ波
プラズマ系５５のマグネトロン７１１からのマイクロ波
による放射（例えば、約５００ワット〜２１００ワッ
ト、好ましくは２１００ワット）のためにアプリケータ
管２９２を介して送られる。Ｏ2 は約５０sccm〜２００
sccm、好ましくは約１００sccmの流速でアプリケータ管
２９２へ導入され、ゲートバルブ２８０は開放され、チ
ャンバ１５は約１torr〜２torr、好ましくは約1.５torr
の圧力及び約３００℃〜６５０℃、好ましくは約５５０
℃〜６００℃の温度で維持される。原子酸素は、マイク
ロ波増強チャンバシーズニングを得るためにチャンバ１
５内のＴＥＯＳと反応することができる。また、その場
プラズマを得るこができるＲＦプラズマ系を有する実施
例については、気化ＴＥＯＳがチャンバ１５内に導入さ
れ、ＲＦプラズマ系がプラズマを生成することができ、
それと原子酸素がＲＦ増強チャンバシーズニングに対し
て反応することができる。
【０２０１】フッ素原子をチャンバ表面からゲッタリン
グするチャンバシーズニングの他の替わりとして、Ｓｉ
Ｈ4 が約５０sccm〜２００sccm、好ましくは１００sccm
の速度でチャンバ１５へ流し込まれチャンバ１５をパー
ジする。シランは、ゲートバルブ２８０の閉じられたガ
ス混合系９３までの他の供給源９０（図３）の１つから
チャンバ１５へのライン８５を介して、ゲートバルブ２
８０の閉じられたチャンバ１５への他のパージ口を介し
て、又はマイクロ波を印加して又は印加せずに及びゲー
トバルブ２８０の開放されたアプリケータ管２９２を介
してチャンバ１５へ流し込むことができる。シランパー
ジ手順中、チャンバ１５はゲートバルブ２８０の閉じら
れた約１torr〜５torrの圧力及び約３００℃〜６５０
℃、好ましくは約５５０℃〜６００℃の温度で維持され
る。チャンバ１５をパージするとＦ原子を吸収し、Ｓｉ
Ｆ4 ガスの生成をもたらし、排気系によってチャンバ１
５かポンプで送られる。次に、上記で詳細に述べられた
終点検出系は、チャンバ洗浄プロセスが完了したときを
該系が決定することを可能にする。
【０２０２】上記のようにシーズニング又はチャンバ１
５をシランでパージングすることの変法として、更に、
活性水素をチャンバ１５へ供給することによりゲッタリ
ングが達成される。水素（例えば、Ｈ2 又は他の水素
源）は、約５０sccm〜２００sccm、好ましくは約１００
sccmの流速で『クリーンガス』供給源として用いられ、
入口５７を介してアプリケータ管２９２へスイッチング
バルブ１０５を介して送られる（図３）。マグネトロン
７１１は約５００ワット〜２５００ワット、好ましくは
約１０００ワットの電力レベルでＣＷモードで作動して
アプリケータ管２９２へマイクロ波エネルギーを供給
し、プラズマを生成する。アプリケータ管２９２内のプ
ラズマからの活性水素は、次に、チャンバ１５で使用す
るために封入アセンブリ２００内の裏打ちされた通路を
通って導管４７へ流れ込む。ＲＦプラズマ系を含む系に
ついては、水素がチャンバ１５へ導入されかつＲＦエネ
ルギーがチャンバ１５内に印加されて活性水素を供給す
ることは当然のことである。ゲッタリング手順中、チャ
ンバ１５は、ゲートバルブ２８０の開放された約１torr
〜２torrの圧力及び最適には約３００℃〜６５０℃、好
ましくは約５５０℃〜６００℃の堆積温度で維持され
る。活性水素は、吸着フッ素と反応してフッ化水素（Ｈ
Ｆ）気体を生成し、チャンバ１５からポンプで送られ
る。上記の終点系と同様の原理で作動させ、ＨＦによる
吸光度のために光の強さの変化を検出する終点検出系も
用いられる。
【０２０３】シーズニング、チャンバ１５のシランによ
るパージング又は活性水素の使用の変法は、チャンバ１
５へアンモニアを供給するものである。アンモニア（Ｎ
Ｈ3)は、約５０sccm〜２００sccm、好ましくは約１００
sccmの流速でガスパネル８０の『クリーンガス』供給源
として用いられ、入口５７を介してアプリケータ管２９
２へスイッチングバルブ１０５を介して送られる（図
３）。マグネトロン７１１は約５００ワット〜２５００
ワット、好ましくは約１０００ワットの電力レベルでＣ
Ｗモードで作動してアプリケータ管２９２へマイクロ波
エネルギーを供給し、プラズマを生成する。アプリケー
タ管２９２内のプラズマからのアンモニアは、次に、チ
ャンバ１５で使用するために封入アセンブリ２００内の
裏打ちされた通路を通って導管４７へ流れ込む。ゲッタ
リング手順中、チャンバ１５は、ゲートバルブ２８０の
開放された約１torr〜２torrの圧力及び最適には約３０
０℃〜６５０℃、好ましくは約５５０℃〜６００℃の堆
積温度で維持される。アンモニアは、吸着フッ素と反応
してフッ化アンモニウム化合物を生成し、チャンバ１５
からポンプで送られる。ＲＦプラズマ系を含む系につい
ては、アンモニアがチャンバ１５へ導入されかつＲＦエ
ネルギーがチャンバ１５に印加されてフッ化アンモニウ
ム化合物とＨＦを生成することは当然のことである。上
記の終点系と同様の原理で作動させ、フッ化アンモニウ
ムとＨＦによる吸光度のために光の強さの変化を検出す
る終点検出系も用いられる。
【０２０４】上記の洗浄プラズマ条件は本実施態様の具
体例であるが、他の条件も用いられる。上記説明は、下
記の様々な堆積のように、２００mmウェハに適合しかつ
全量６リットルの Applied Materialsから市販されてい
るGiga Fill(登録商標)Centuraチャンバで単に一例とし
てＮＦ3 を述べている。しかしながら、ＮＦ3 とアルゴ
ン、ＮＦ3 とＮ2 、ＮＦ3 とＯ2 、ＮＦ3 とマイクロ波
プラズマ系５５によって生成された原子酸素、希釈Ｆ2
、ＣＦ4 、Ｃ3 Ｆ8 、ＳＦ6 、Ｃ2 Ｆ6 、Ｃｌ2 等の
他のフッ素含有又は塩素含有ガスが同様に用いられる。
上記のもののほかに他のガスもゲッタリング手順に用い
られる。また、プレシーズニング安定化ステップは上記
の熱シーズニングの種々の変法より選ばれたシーズニン
グ／ゲッタリングプロセスの個々の種類によって変動す
る。洗浄、ゲッタリング及びシーズニングの上記説明
は、好適温度（例えば、約５５０℃〜６００℃）で起こ
るように述べられているが、最も好ましくは、個々のプ
ロセスがチャンバ１５内で行われている同じ温度でチャ
ンバ１５が維持されることは留意される。他の実施態様
においては異なる温度が用いられることは当然のことで
ある。更に、ある実施態様は、上記の洗浄、ゲッタリン
グ及びシーズニングのある部分を合わせ又は削除するこ
とができる。
【０２０５】ＩＩＩ．試験結果及び測定 Ａ．超薄ドープ接合部分 本発明の実施例に従って装置及び方法の操作を示すため
に、例としてＵＳＧキャッピング層をもたずに製造され
たＢＳＧ膜及びＵＳＧキャッピング層を有するＢＳＧ膜
を用いて形成された超薄接合部分の面積抵抗率及び接合
の深さの測定を行った。キャップのないＢＳＧ膜は約１
５０オングストローム厚であり、キャップのあるＢＳＧ
膜は約２００オングストロームＵＳＧキャップを有する
約１５０オングストローム厚であった。キャップのある
及びキャップのないＢＳＧ膜の双方は、低抵抗率のＮ形
シリコンウェハ上に堆積した。キャップのない及びキャ
ップのあるＢＳＧ膜を用いて形成された超薄接合部分の
面積抵抗率及び接合の深さを測定した。上で詳述したＣ
ＶＤ装置１０のチャンバ１５内で堆積した膜について
は、ゲートバルブ２８０は個々の実施例の膜堆積ステッ
プ中閉鎖される。実験に用いられる実際のプロセス条件
は次の通りである。詳しくは、ＢＳＧ膜は約５００℃の
温度及び約６００torrの圧力で堆積した。サスセプタと
マニホールド間の間隔は、約８mm (約３００mil)であっ
た。実験中のガスフローは、ＴＥＢをチャンバへ約２０
０ mgmの速度で導入すること、ＴＥＯＳを約５００ mgm
の速度で導入すること、酸素（Ｏ3)を約５０００sccmの
速度で導入すること及びヘリウムキャリヤガスを約８０
００sccmの速度で導入することが含まれる。
【０２０６】上記条件により、７００オングストローム
／分の速度で堆積したＢＳＧ膜が得られた。堆積ＢＳＧ
膜は、約１５秒のプロセス時間に対して約１５０オング
ストロームの厚さがあった。
【０２０７】ＵＳＧキャップを用いた実験では、ＢＳＧ
バルク層が堆積された直後にＵＳＧキャッピング層がそ
の場プロセスで形成された。好適実施例は、ＵＳＧキャ
ッピング膜の堆積前にＢＳＧ膜と反応するために利用で
きる水分を最少にする密閉系であるチャンバを使用す
る。サスセプタは約５００℃の温度まで加熱し、チャン
バを約６００torrの圧力で維持し、サスセプタをガス分
配マニホールドから約８mm (約３００mil)に配置した。
ＴＥＯＳ、オゾン及びヘリウムを約５００ mgmの流速で
各々５００sccm及び５０００sccmを堆積チャンバへ導入
した。上記条件により、約７００オングストローム／分
の速度で堆積されたＵＳＧ膜が得られた。ＵＳＧ膜は、
約１５秒のプロセス時間に対して約２００オングストロ
ームの厚さがあった。
【０２０８】キャップのない及びキャップのあるＢＳＧ
膜からのドーパントの拡散は、アニール又は急速熱処理
を用いて膜を加熱することにより達成される。例えば、
窒素（Ｎ2)周囲中６０秒間の急速熱処理は、温度、時間
及びドーパント濃度によって約５００オングストローム
〜１０００オングストロームの接合の深さが得られる。
【０２０９】ＢＳＧ膜を用いる実験に用いられるパラメ
ーターは、本明細書に記載される特許請求の範囲に限定
されるべきではない。当業者は、他の化学剤、チャンバ
パラメーター、ドーパント及びＰＳＧ、ＡｓＳＧ等のＢ
ＳＧ膜又は他の膜を生成する条件を用いることができ
る。
【０２１０】実験は、ホウ素約６wt％を有する約２００
オングストローム厚のキャップのないＢＳＧ膜を用いて
行われる。その実験から、後続の拡散ステップのドーパ
ント源としてＢＳＧ膜を用いて超薄接合部分を形成する
能力が示される。
【０２１１】６wt％のホウ素を超えるホウ素濃度におい
て、約５００℃未満の温度で堆積されたキャップをもた
ないＢＳＧ膜は、不安定で数時間で結晶化する傾向があ
った。上記のように、結晶化は、シリコン基板への拡散
に利用できるホウ素原子の量を減少する。約５５０℃よ
り高い温度でＢＳＧを堆積させると６wt％を超えるホウ
素濃度を有するキャップのない安定なＢＳＧ膜が生じる
と考えられる。６wt％のホウ素より高いホウ素濃度が必
要とされる被覆については、ＢＳＧ膜は結晶化を防止す
るＵＳＧ膜で適切にキャップされる。ガス抜きを防止す
ることにより、ＵＳＧキャップはシリコン基板へのドー
パント原子の拡散の進入を制御する能力を与える。従っ
て、ＵＳＧキャップは、ホウ素原子が失われることから
防止するのでシリコン基板へ容易に進められる拡散に利
用できる。
【０２１２】ある被覆についてドープ誘電層上にキャッ
ピング層を用いる利点を証明するために、約２００オン
グストロームＵＳＧキャップがＢＳＧ膜上に堆積した厚
さが１５０オングストローム及びホウ素が6.１３１wt％
のＢＳＧ膜を用いて実験を行った。その実験から、後続
の拡散ステップのドーパント源としてキャップのあるＢ
ＳＧ膜を用いて超薄接合部分を形成する能力も示され
る。キャップのない及びキャップのあるＢＳＧ膜を用い
て形成された超薄接合部分の面積抵抗率及び接合の深さ
を測定した。その実験から、ＢＳＧ膜を約１０５０℃で
１分の急速熱処理に供するとＢＳＧ膜単独或いはＵＳＧ
キャップのあるＢＳＧ膜で形成された超薄接合部分の面
積抵抗率及び接合部分を制御する能力が生じることがわ
かる。
【０２１３】図４３〜図４５は、拡散領域の接合の深さ
及びドーパントの均一性に関するＵＳＧキャップの影響
についての情報を示すグラフである。図４３及び図４５
の測定は、当業者に周知である広がり抵抗プロファイル
のソリッドステート測定装置を用いて行った。キャリヤ
濃度は、深さの関数として示される。『ｐ』はシリコン
基板表面から測定された深さにおけるホウ素の測定濃度
を示し、『Ｎ』はシリコン基板表面から測定された深さ
におけるＮ形シリコン基板の測定濃度を示す。接合の深
さは、ドーパント濃度が基板濃度に等しい位置として定
義される。本実験では、使用シリコン基板の基板濃度は
約1.６×１０14キャリヤ／cm3であった。図４３及び２
２Ｃに示された拡散領域の面積抵抗率は、当業者に周知
である４ポイントプローブ（４ｐｐ）法を用いて測定し
た。図４４は、当業者に周知である高濃度又は浅い接合
拡散の精密プロファイル測定を与えるのに有効な二次イ
オン質量分析（ＳＩＭＳ）の緻密な方法で測定された図
４３のウェハの全不純物プロファイルを示すグラフであ
る。
【０２１４】詳しくは、図４３は、ＵＳＧキャッピング
層のある6.１３１wt％ＢＳＧ層を用いて加熱ステップ後
に形成された超薄接合のドーパントプロファイルを示す
グラフである。ＢＳＧ膜は約１５０オングストローム厚
であり、ＢＳＧ膜の上に堆積したＵＳＧキャッピング層
は約２００オングストローム厚であった。加熱ステップ
は約１０５０℃で約６０秒間急速熱処理により行った。
次に、ＢＳＧ及びＵＳＧ膜をエッチングで除去した。図
４３に見られるように、得られた接合部分の深さはシリ
コン基板中約0.０６μm であり、ドーパントプロファイ
ルはかなり均一に見える。ホウ素の最大濃度は、約６×
１０19キャリヤ／cm3 である。得られた接合部分の表面
抵抗率は約６８５Ω／cm2 であることが測定された。４
ｐｐ表面抵抗率は、約２２２Ω／cm2 であることが測定
され、測定したＰ形層のドーズイオンの加算（Σｐ）は
1.６×１０14である。
【０２１５】図４４は、図４３に記載された超薄接合部
分のＳＩＭＳによって測定されたドーパント深さのプロ
ファイルを示すグラフである。シリコン基板の表面から
表面から約１００オングストロームの深さまでのホウ素
濃度は、約２×１０18キャリヤ／cm3 〜約１×１０21キ
ャリヤ／cm3 の範囲である。シリコン基板から約１００
オングストローム〜約３００オングストロームのホウ素
濃度は、１×１０21キャリヤ／cm3 〜約３×１０21キャ
リヤ／cm3 の範囲である。シリコン基板の表面から約３
００オングストロームの下のホウ素、シリコン及び酸素
の濃度は急速に低下し、バルク基板を示す。図４４に示
される急勾配の浅い接合部分は、本発明の実施例に従っ
て可能なドーパント取込みを示す。
【０２１６】図４５は、ＵＳＧキャッピング層を有する
6.１３１wt％ＢＳＧ層を用いて加熱ステップをもたずに
形成された超薄接合部分ののドーパントプロファイルを
示すグラフである。ＢＳＧ膜は、約１５０オングストロ
ーム厚であり、ＢＳＧ膜の上に堆積したＵＳＧキャッピ
ング層は約２００オングストローム厚であった。加熱ス
テップは行われなかった。ＢＳＧ及びＵＳＧ膜はエッチ
ング法によって除去した。図４５に見られるように、約
0.０２５μm の深さを有する接合部分は加熱ステップが
ないにもかかわらず形成したことがわかる。あきらか
に、加熱ドライブインステップがなくてさえシリコン基
板へ拡散するＢＳＧ膜中のホウ素の高ドーパント濃度の
ために接合部分が形成された。ホウ素の最大濃度は、約
７×１０17キャリヤ／cm3 である。得られた接合部分の
表面抵抗率は約５５Ω／cm2 であることが測定され、測
定したＰ形層のドーズイオンの加算（Σｐ）は4.９×１
０11である。
【０２１７】図４６は、ＵＳＧキャッピング層のある8.
０８４wt％ＢＳＧ層を用いて加熱ステップで形成された
接合部分のドーパントプロファイルを示すグラフであ
る。図４７は、接合部分の深さに関するドーパント濃度
の影響を示すために、ＵＳＧキャッピング層のある6.１
３１wt％ＢＳＧ層とＵＳＧキャッピング層のある８.０
８４wt％ＢＳＧ層を用いて同じ加熱ステップで形成され
た接合部分のドーパントプロファイルを比べるグラフで
ある。図４８と図４９は、各々接合部分の深さと面積抵
抗率に関する加熱ステップの温度の影響を示すグラフで
ある。図５０と図５１は、各々接合の深さと面積抵抗率
に関する加熱ステップの時間の影響を示すグラフであ
る。図４６〜図５１の広がり抵抗プロファイル及び面積
抵抗率の測定値は、ソリッドステート装置及び４ポイン
トプローブ測定を用いて行った。
【０２１８】図４６は、ＵＳＧキャッピング層のある8.
０８４wt％ＢＳＧ層を用いて加熱ステップで形成された
接合部分のドーパントプロファイルを示すグラフであ
る。ＢＳＧ膜は約１５０オングストローム厚であり、Ｂ
ＳＧ膜の上に堆積したＵＳＧキャッピング層は約２００
オングストローム厚であった。加熱ステップは約１００
０℃で約６０秒間急速熱処理により行った。ＢＳＧ及び
ＵＳＧ膜をエッチング法で除去した。図４６に見られる
ように、深さが約０.１２μm の超薄接合部分はドーパ
ント均一性が良好に形成された。ホウ素の最大濃度は、
約１×２０30キャリヤ／cm3 である。得られた接合部分
の表面抵抗率は約１４５Ω／cm2 であることが測定さ
れ、ドーズイオンの加算（Σｐ）は7.９×１０14であっ
た。４ｐｐ表面抵抗率は、約９６Ω／cm2 であることが
測定された。
【０２１９】図４７は、ＵＳＧキャッピング層のある異
なるホウ素wt％ＢＳＧ層（特に６.１３１wt％及び８.０
８４wt％）を用いて加熱ステップで形成された接合部分
のドーパントプロファイルを示すグラフである。ＢＳＧ
膜は約１５０オングストローム厚であり、ＢＳＧ膜の上
に堆積したＵＳＧキャッピング層は約２００オングスト
ローム厚であった。加熱ステップは約１０００℃で約６
０秒間急速熱処理により行った。図４７に見られるよう
に、８.０８４wt％ＢＳＧ膜の得られた接合の深さは、
６.１３１wt％のＢＳＧ膜の得られた接合の深さのほぼ
２倍である。
【０２２０】図４８及び図４９は、ＵＳＧキャッピング
層のある6.１３１wt％ＢＳＧ膜の各々ドーパントプロフ
ァイル及び面積抵抗率に関する加熱ステップ温度の影響
を示すグラフである。ＢＳＧ膜は約１５０オングストロ
ーム厚であり、ＢＳＧ膜の上に堆積したＵＳＧキャッピ
ング層は約２００オングストローム厚であった。加熱ス
テップは約９００℃、９５０℃、９７５℃及び１０００
℃の温度で約６０秒間急速熱処理を用いて行った。図４
８でわかるように、１０００℃での加熱ステップ後に形
成された接合部分は、低い温度９７５℃での加熱ステッ
プ後に形成された約0.０６μm の接合部分に比べて約
０.１μm である。６.１３１wt％ＢＳＧ膜の表面抵抗率
は、図４９に見られるように１０００℃での加熱ステッ
プについて約１８０Ω／cm2 及び９７５℃での加熱ステ
ップについて約６００Ω／cm2 であった。高い温度の加
熱ステップ（９５０℃を超える）により、形成された薄
い接合部分の深い拡散深度が得られた。
【０２２１】図５０及び図５１は、ＵＳＧキャッピング
層のある６.１３１wt％ＢＳＧ膜の各々ドーパントプロ
ファイル及び面積抵抗率に関する加熱ステップ時間の影
響を示すグラフである。ＢＳＧ膜は約１５０オングスト
ローム厚であり、ＢＳＧ膜の上に堆積したＵＳＧキャッ
ピング層は約２００オングストローム厚であった。加熱
ステップは約１０００℃で約４０秒間及び約６０秒間急
速熱処理を用いて行った。図５０でわかるように、約４
０秒加熱ステップ後に形成された接合部分は約０.０６
μm であり、６０秒加熱ステップ後に形成された接合部
分は約０.１μmである。６.１３１wt％ＢＳＧ膜の表面
抵抗率は、４０秒加熱ステップ後に約２３０Ω／cm2 及
び６０秒加熱ステップ後に約１５０Ω／cm2 であった。
従って、加熱ステップの時間の長さは超薄接合部分を形
成するのに拡散深度を決定することができることがわか
る。
【０２２２】超薄ドープ接合形成に用いられた上記の実
験は、本発明の態様を具体的に説明するために単に例と
して示され、本発明の範囲を限定するものとしてみなさ
れるべきではない。
【０２２３】Ｂ．ＰＭＤ層のＰＳＧ 本発明の実施例による装置及び方法の操作を証明するた
めに、ＰＳＧ膜、例えば、ＰＭＤ層を堆積するために実
験を行った。ＰＭＤ層としてＰＳＧ膜を堆積させる前
に、ウェハを、典型的には、ゲート電極、酸化物側壁、
分離トレンチ等を形成するために複数の処理ステップに
供した。実験では、Applied Materials 社製の耐熱Giga
Fill(登録商標)Centuraチャンバ (全容量が約６リット
ルで２００mmウェハに準備された閉鎖系）内でＰＳＧ膜
を堆積させた。
【０２２４】実験では、ウェハ上にＰＭＤ層としてＰＳ
Ｇ膜を堆積させる前に、チャンバ１５を所望堆積圧力に
しかつガス／液体フローを安定化するために予備堆積ス
テップを行った。異なる堆積レシピに最適であるように
予備堆積ステップが下記の説明（単に個々の具体的な実
施例である）から変動されてもよいことが認識されるこ
とは当然のことである。予備堆積ステップはチャンバ壁
上に不要な堆積を減少させ、堆積膜の均一な深さのプロ
ファイルを得るのに寄与する。予備堆積ステップが起こ
る前に、ウェハを真空ロックドアを介してヒータ２５上
の真空チャンバ１５に装填し、閉鎖する。ヒータ２５を
約６００℃の処理温度まで加熱し、予備堆積ステップ、
堆積ステップ及び後堆積ステップの間中維持される。
【０２２５】第１予備堆積ステップでは、ヒータ２５は
ガス分配プレート２０から約１５mm(約６００mil)の位
置にある。スロットルバルブを約５秒間開けて、ヘリウ
ムを約４０００sccmの流速で及びＯ2 を約２９００sccm
の流速でチャンバ１５へ導入する。中性ガス、ヘリウム
及びＯ2 は、流速が安定化するためにまずチャンバ１５
へ導入される。ヘリウム及びＯ2 のそれらの流速は、予
備堆積ステップの間中維持される。
【０２２６】第２予備堆積ステップでは、スロットルバ
ルブが閉められ、チャンバ１５内の圧力が堆積圧力まで
上げられる。第２予備堆積ステップは、約３０秒続き、
はじめはいくぶん所望の堆積圧力前後を変動してもよい
圧力をチャンバ１５内で安定化させる。ヒータ２５は、
第２予備堆積ステップではガス分配プレートから約８mm
(約３３０mil)の処理位置へ移動させる。
【０２２７】第３予備堆積ステップでは、チャンバ１５
内圧力が約４５０torrの堆積圧力に安定化されたときに
液体ＴＥＯＳを導入してＴＥＯＳとヘリウムのフローを
安定化させる。約１０００ mgmのＴＥＯＳ流速で、堆積
ステップ前の第３予備堆積ステップ中の約３秒間気化Ｔ
ＥＯＳガスがヘリウムキャリヤガスと混合する。
【０２２８】チャンバ圧力、温度及びＴＥＯＳ／ヘリウ
ムガスフローが安定化しかつヒータ２５の位置を調整し
たので、堆積処理が始められる。堆積ステップの始めに
Ｏ2フローが終わる。液体ＴＥＰＯを約２４ mgmの速度
で導入し、Ｏ3(酸素約８wt％）を約４０００sccmの速度
で導入する。液体であるので、ＴＥＰＯ及びＴＥＯＳ源
を液体注入系で気化させ、次に、不活性キャリヤガスヘ
リウムと混合する。この混合液をガス分配プレート２０
からチャンバ１５へ導入して反応性ガスをウェハ表面に
供給し、そこで熱誘導化学反応が起こって所望のＰＳＧ
膜を生じる。上記の条件により、約１７８０オングスト
ローム／分の速度で堆積したＰＳＧ膜が得られる。堆積
時間を制御することにより、厚さが約５３００オングス
トロームのＰＳＧ膜が上記の処理条件で約４０４秒で形
成される。得られたＰＳＧ膜中のリンのwt％は約４wt％
である。
【０２２９】堆積後、終結ステップが行われ、即ち、水
分及び結晶化耐性を与えるために堆積ＰＳＧ膜の安定性
を最適化する。約３秒間続く終結ステップでは、堆積条
件が維持され、ＴＥＰＯフローが終わる。従って、終結
ステップは、上記のガス終結方法によってチャンバ１５
内のその場方法でＵＳＧキャッピング層を堆積する。Ｕ
ＳＧ層は、ＰＳＧバルク膜の厚さに比べて非常に薄い。
【０２３０】ＰＳＧ堆積及びＵＳＧ堆積ステップ後、チ
ャンバ圧力のランピングダウンを制御するために及びガ
スシャットアウトを制御するために後堆積ステップが用
いられる。圧力及びガスシャットアウトを調整すること
により、後堆積ステップは、ウェハ汚染及び損傷を引き
起こすことがある粒子形成を減じるのを援助する。
【０２３１】個々の実施例においては、３段の後堆積ス
テップを用いた。上記終結ステップ直後の第１後堆積ス
テップでは、ＴＥＯＳフローが終わり、ヒータ２５がガ
ス分配プレート２０から約１５mm（約６００mil)の位置
に移動する。また、スロットルバルブを定期的に開け、
約１５秒続く第１後堆積ステップ中チャンバ圧力を徐々
にランプダウンする。第２後堆積ステップでは、バイパ
スバルブによってポンプで送ることによりチャンバ１５
へのヘリウムフローが終わるように、スロットルバルブ
を定期的に開けて第３後堆積ステップ（排気ステップ）
のチャンバ圧力をランプダウンする。また、約１５秒続
く第２後堆積ステップ中にヒータ２５をプレート２０か
ら約２５mm（約９９９mil)の位置まで下に移動させる。
約３秒続く第３後堆積ステップでは、スロットルバルブ
を開け、最終バルブによってポンプで送ることによりチ
ャンバ１５へのＯ3 フローを終わる。
【０２３２】ＰＭＤ層として用いられるのに適したＰＳ
Ｇ堆積用上記実験条件は、スループットの高い最良の膜
質を与えるのに最適である。表面拡散を高表面温度で高
めることにより、約６００℃の温度でＴＥＯＳ／Ｏ3 化
学を用いて堆積された熱ＰＳＧ膜はステップカバレージ
が優れ、架橋構造が多く、Ｐ及びＳｉの酸化構造が安定
であり、優れた膜質を得た。ＰＳＧ堆積膜は、フロー状
ステップカバレージ、水分耐性が高い、破壊電圧が高
い、表面の平坦、表面損傷がない（即ち、プラズマ損
傷）及び固定電荷がないことによって高品質であった。
ＰＳＧ堆積膜は良好な膜厚均一性を示した。詳しくは、
ＰＳＧ堆積膜の厚さ約1.２μm 厚の膜厚均一性（４９ｐ
ｔ．１σ）は約1.５未満であることが測定された。
【０２３３】図５２は、本発明の個々の実施例に従っ
て、６００℃で堆積したＰＳＧ膜のａｓ堆積ギャップフ
ィル性能を示す顕微鏡写真である。特に、６００℃で堆
積されたＰＳＧ膜は、図５２に見られるようにボイドを
形成せずに高さ（ｈ）と間隔（ｗ）を有する高アスペク
ト比ギャップを充填することができることがわかった。
図５３は、図５２に示された集積回路構造の断面の簡易
線図（縮尺は示されていない）である。図５３に見られ
るように、基板１２００は、形成されたゲート構造、詳
しくはケイ化タングステン（ＷＳｉ）キャップ１２４０
のある電極１２２０をを積み重ねた。図５２〜図５３に
見られるように、積み重ねゲート構造上に酸化物層１２
６０を堆積させて点線で示されたｈが約例３５μm及び
ｗが約0.０８μm の高アスペクト比を形成する。従っ
て、図５２は、ＰＭＤ層として用いられるＰＳＧ膜１２
８０で充填されるアスペクト比の高い（約4.３：１）具
体的構造を示す図である。上記の好適レシピを用いて約
６００℃で堆積されたＰＳＧ膜は、典型的には約７５０
℃〜８００℃で行われるリフローの必要がなく優れた高
アスペクト比のギャップフィル性能を示し、たいてい著
しく強い熱バジェットと一致しない。
【０２３４】高アスペクト比の優れたギャップフィル性
能のほかに、約６００℃で堆積したＰＳＧ膜は水分吸収
に対する耐性の大きい密度の高い膜であることが有利で
ある。堆積したＰＳＧ堆積膜の水分吸収は、当業者に周
知である慣用のフーリエ変換赤外線スペクトル法（ＦＴ
ＩＲ）を用いて測定した。図５４は、次の具体的な処理
条件下で約６００℃で堆積したＰＳＧ膜のＦＴＩＲスペ
クトルを示す写真である。個々の実施例によれば、具体
的な処理条件は、約４００torrの圧力で約１０００ mgm
のＴＥＯＳフロー、約２４ mgmのＴＥＰＯフロー、約６
０００sccmのヘリウムフロー及び約４０００sccmのオゾ
ン（酸素約１２wt％）フロー及びヒータ２５とガス分配
プレート２０間の約８mm（約３３０mil)の間隔が含まれ
る。ＰＳＧ堆積時間は約６００秒であった。図５４に示
されるように、約６００℃で堆積したＰＳＧ膜のＦＴＩ
Ｒスペクトルは水分吸収を示すウォータースパイクを示
さず、堆積後の約１５５時間にわたって水分吸収の測定
可能な変化は見られず、長期間にわたるＰＳＧ膜の安定
性を示した。
【０２３５】図５４に示されるように、ＰＳＧ堆積膜は
密度が高く水分吸収耐性がある。高温、例えば、約６０
０℃でのＰＳＧ膜の堆積は、膜へ吸収される水分を追い
出す傾向があり、密度の高い膜をもたらす。密度の高い
膜として、高温で堆積されたＰＳＧ膜は、膜の緻密化に
更にステップを必要としない利点がある。ＰＳＧ堆積膜
の密度の高い種類は、約１０００℃より高い温度での後
続のアニール或いは好ましくはＣＭＰステップで平坦化
されるＰＭＤ層としての使用に適合する。水分吸収耐性
のほかに、高温で堆積した本ＰＳＧ膜は良好な膜厚均一
性、及び後続のデバイス問題を引き起こすことがあるボ
イド又は弱いシームを形成することなく良好なギャップ
フィルを与えることができる。高温度ＰＳＧ膜は、リン
の取込みが良好である（約２wt％〜８wt％）のでＰＭＤ
層として特に有用であり、デバイス内で移動しかつ短絡
を引き起こすナトリウム（Ｎａ＋）イオンのような移動
イオンをゲッタリング又は捕捉するのに重要である。
【０２３６】ＰＳＧ堆積膜を堆積しかつ特性を測定する
実験の上記の説明は、例えば、ＰＭＤ層としての使用の
ための適合を示すものである。しかしながら、その説明
は本発明の範囲を限定するものとしてみなされるべきで
はない。
【０２３７】Ｃ．浅いトレンチ分離における酸化物充填
層の使用 本発明の実施例による装置及び方法の操作を証明するた
めに、ＵＳＧ膜を、例えば、浅いトレンチ分離のための
高品質酸化物充填層として堆積する実験を行った。高品
質酸化物充填層としてＵＳＧ膜を堆積させる前に、ウェ
ハを、典型的には、ゲート電極、酸化物側壁、分離トレ
ンチ等を形成するために複数の処理ステップに供した。
実験では、Applied Materials 社製の耐熱Giga Fill(登
録商標)Centuraチャンバ (全容量が約６リットルで２０
０mmウェハに準備された閉鎖系）内でＵＳＧ膜を堆積さ
せた。
【０２３８】実験では、ウェハ上に充填層としてＵＳＧ
膜を堆積させる前に、チャンバ１５を所望堆積圧力にし
かつガス／液体フローを安定化するために予備堆積ステ
ップを行った。異なる堆積レシピに最適であるように予
備堆積ステップが下記の説明（単に個々の具体的な実施
例である）から変動されてもよいことが認識されること
は当然のことである。予備堆積ステップはチャンバ壁上
に不要な堆積を減少させ、堆積膜の均一な深さのプロフ
ァイルを得るのに寄与する。予備堆積ステップが起こる
前に、ウェハを真空ロックドアを介してヒータ２５上の
真空チャンバ１５に装填し、閉鎖する。ヒータ２５を約
５５０℃の処理温度まで加熱し、予備堆積ステップ、堆
積ステップ及び後堆積ステップの間中維持される。
【０２３９】第１予備堆積ステップでは、ヒータ２５は
ガス分配プレート２０から約１５mm(約６００mil)の位
置にある。スロットルバルブを約５秒間開けて、ヘリウ
ムを約７０００sccmの流速で及びＯ2 を約２９００sccm
の流速でチャンバ１５へ導入する。中性ガス、ヘリウム
及びＯ2 は、流速が安定化するためにまずチャンバ１５
へ導入される。ヘリウム及びＯ2 のそれらの流速は、予
備堆積ステップの間中維持される。
【０２４０】第２予備堆積ステップでは、スロットルバ
ルブが閉められ、チャンバ１５内の圧力が堆積圧力まで
上げられる。第２予備堆積ステップは、約４０秒未満続
き、はじめはいくぶん所望の堆積圧力前後を変動しても
よい圧力をチャンバ１５内で安定化させる。ヒータ２５
は、第２予備堆積ステップ中にガス分配プレートから約
９mm (約３５０mil)の処理位置へ移動させる。
【０２４１】第３予備堆積ステップでは、チャンバ１５
内圧力が約６００torrの堆積圧力に安定化されたときに
液体ＴＥＯＳを導入してＴＥＯＳとヘリウム（又は窒
素）のフローを安定化させる。約２０００ mgmのＴＥＯ
Ｓ流速で、堆積ステップ前の第３予備堆積ステップ中の
約５秒間気化ＴＥＯＳガスがヘリウム（又は窒素）キャ
リヤガスと混合する。
【０２４２】チャンバ圧力、温度及びＴＥＯＳ／ヘリウ
ムガスフローが安定化しかつヒータ２５の位置を調整し
たので、堆積処理が始められる。堆積ステップの始めに
Ｏ2フローが終わり、Ｏ3(酸素約１2.５wt％）を約５０
００sccmの速度で導入する。液体であるので、ＴＥＯＳ
源を液体注入系で気化させ、次に、不活性キャリヤガス
ヘリウムと混合する。この混合液をガス分配プレート２
０からチャンバ１５へ導入して反応性ガスをウェハ表面
に供給し、そこで熱誘導化学反応が起こって所望のＵＳ
Ｇ膜を生じる。上記の条件により、約１４５０オングス
トローム／分の速度で堆積したＰＳＧ膜が得られる。堆
積時間を制御することにより、厚さが約１００００オン
グストロームのＵＳＧ膜が上記の処理条件で約４１４秒
で形成される。
【０２４３】ＵＳＧ堆積後、パージステップが行われ、
即ち、水分耐性を与えるために堆積ＵＳＧ膜の安定性を
最適化する。約３秒間続くパージステップでは、堆積条
件が維持され、ＴＥＰＯフローが終わる。
【０２４４】ＵＳＧ堆積ステップ及びパージステップ
後、チャンバ圧力のランピングダウンを制御するために
及びガスシャットアウトを制御するために後堆積ステッ
プが用いられる。圧力及びガスシャットアウトを調整す
ることにより、後堆積ステップは、ウェハ汚染及び損傷
を引き起こすことがある粒子形成を減じるのを援助す
る。
【０２４５】個々の実施例においては、３段の後堆積ス
テップを用いた。上記終結ステップ直後の第１後堆積ス
テップでは、バイパスバルブによってポンプで送ること
によりチャンバ１５へのキャリヤガスフローが終わる。
スロットルバルブを定期的に開けて約１５秒続く第１後
堆積ステップ中にチャンバ圧力を徐々にランプダウンす
るように、ヒータ２５をガス分配プレート２０から約１
５mm（約６００mil)の位置に移動させる。第２後堆積ス
テップでは、スロットルバルブを定期的に開けてチャン
バ圧力のランピングダウンを続け、チャンバ１５へのＯ
3 フローを続ける。また、約１５秒続く第２後堆積ステ
ップ中にヒータ２５をプレート２０から約１５mm（約６
００mil)の位置まで下に移動させる。約３秒続く第３後
堆積ステップでは、スロットルバルブを開け、最終バル
ブによってポンプで送ることによりチャンバ１５へのＯ
3 フローを終わる。
【０２４６】高品質酸化物充填層として用いられるのに
適したＵＳＧ堆積用上記実験条件は、スループットの高
い最良の膜質を与えるのに最適である。浅いトレンチ分
離被覆では、堆積ＵＳＧ膜は非常に密度の高いかつ均一
な膜であることに加えてボイドのないギャップフィル
（典型的には約８５°の適度な確度で）が可能でなけれ
ばならない。ＵＳＧ堆積膜は、良好な膜厚均一性を示し
た。詳しくは、ＵＳＧ堆積膜の約５０００オングストロ
ーム厚の膜厚均一性（４９ｐｔ．１σ）は約1.５未満で
あることが測定された。
【０２４７】図５５及び図５６は、本発明の個々の実施
例に従って、約１０５０℃でのリフロー及び６：１緩衝
化酸化物エッチング（ＢＯＥ）後に各々約４００℃及び
約５５０℃で堆積したＴＥＯＳ／Ｏ3 ＵＳＧ膜の相対ギ
ャップフィル性能を示す顕微鏡写真である。特に、図５
５は、約１０５０℃でのリフロー後に約４００℃で堆積
したＵＳＧ膜である充填層を有する幅が約0.３５μm 及
び深さが約0.７０μm（約２：１のアスペクト比のギャ
ップ）のトレンチ構造を示す写真である。図５５は、Ｕ
ＳＧ膜中の大きなボイドを示す写真であり、約４００℃
で堆積したＵＳＧ膜がほとんど密度が高くなくかつ縮み
やすく見えることを示している。ある程度までＵＳＧ膜
を緻密化することができる約１０００℃より高い温度で
のリフロー後でさえ、約４００℃の温度で堆積したＵＳ
Ｇ膜はほとんど密度が高くなくかつボイドを開けずに高
温のアニール又は後続のウェットエッチング処理に耐え
られない。比較として、図５６は、約１０５０℃でのリ
フロー及び後続のウェットエッチング処理後に約５５０
℃で堆積したＵＳＧ膜であるボイドのない充填層を有す
る幅が約0.１８μm 及び深さが約0.４５μm の（約2.
５：１アスペクト比ギャップ）トレンチ構造を示す写真
である。約５５０℃で堆積したＵＳＧ膜は、図５５及び
図５６から見られるように４００℃で堆積したＵＳＧ膜
と異なりリフロー後にボイドを形成せずに高アスペクト
比ギャップを充填することができる。極めて均一なエッ
チング速度でのエッチング処理後、約５５０℃で堆積し
たＵＳＧ膜はボイドを開けずに優れたステップカバレー
ジを保持する。
【０２４８】約５５０℃で堆積したＵＳＧ膜の高アスペ
クト比ギャップ充填性能の証明として、本発明の個々の
実施例による約１０００℃でのアニール及び後続のウェ
ットエッチング処理後の堆積ＵＳＧ膜のギャップフィル
性能を示す顕微鏡写真である。図５７は、約１０００℃
でのリフロー後に約５５０℃で堆積したＵＳＧ膜である
充填層を有する幅が約0.１６μm 及び深さが約0.４８μ
m の（アスペクト比約３：１のギャップ）トレンチ構造
を示す写真である。図５７のトレンチ構造は、図５５及
び図５６に示されたトレンチ構造より小さい間隔及び大
きいアスペクト比を有し、約５５０℃で堆積したＵＳＧ
膜の優れたギャップ充填性能を示す。
【０２４９】高アスペクト比の優れたギャップフィル性
能のほかに、約５５０℃で堆積したＵＳＧ膜は水分吸収
に対する耐性の大きい密度の高い膜であることが有利で
ある。堆積したＰＳＧ堆積膜の水分吸収は、慣用のＦＴ
ＩＲ法を用いて測定した。図５４は、個々の実施例によ
り次の具体的な処理条件下で約５５０℃で堆積したＰＳ
Ｇ膜のＦＴＩＲスペクトルを示す写真である。個々の実
施例によれば、具体的な処理条件は、約６００torrの圧
力で約２０００ mgmのＴＥＯＳフロー、約７０００sccm
のヘリウムフロー及び約５０００sccmのオゾン（酸素約
１2.５wt％）フロー及びヒータ２５とガス分配プレート
２０間の約９mm（約３５０mil)の間隔が含まれる。図５
８に見られるように、約６００℃で堆積したＵＳＧ膜の
ＦＴＩＲスペクトルは低水分吸収を示した（約１wt％未
満の水分）。更に、図５８は、約0.５wt％未満の水分の
増加が堆積後の約１６０時間にわたって見られることを
示し、長期間にわたるＰＳＧ膜の安定性を示した。
【０２５０】従って、図５８によって支持されるよう
に、ＵＳＧ堆積膜は密度が高く水分吸収耐性がある。高
温、例えば、約５５０℃でのＵＳＧ膜の堆積は、膜へ吸
収される水分を追い出す傾向があり、密度の高い膜をも
たらす。密度の高い膜として、高温で堆積したＵＳＧ膜
は、低い温度で堆積されたＵＳＧ膜に比べてアニーリン
グステップ及び後続のウェットエッチング処理後にボイ
ド形成をもたらす縮みやすさが小さい利点がある。ＰＳ
Ｇ堆積膜の密度の高い種類は、浅いトレンチ分離被覆に
用いられるトレンチを充填する高品質酸化物層としての
使用に適合する。高密度のために、高温で堆積しかつ酸
化物充填層として用いられたＵＳＧ膜は、後続のアニー
ル或いはＣＭＰステップによって平坦化され、ボイドを
開ける確度が最少になる。水分吸収耐性及び良好な膜厚
均一性のほかに、高温で堆積した本ＵＳＧ膜は、後続の
デバイス問題を引き起こすことがあるボイド又は弱いシ
ームを形成することなく優れた高アスペクト比を与える
ことができる。
【０２５１】通常、高圧Ｏ3/ＴＥＯＳ ＵＳＧ膜はパタ
ーン又は表面感受性作用を示すことがあり、一様でない
堆積を生じ望ましくない。一様でない堆積による問題は
高いＯ3/ＴＥＯＳ比で悪化することがわかった。有利に
は、少なくとも約５５０℃のような高温でのＵＳＧ膜の
堆積には十分な堆積速度を得るために多くのＴＥＯＳの
使用が必要である。従って、高温で堆積したＵＳＧ膜の
Ｏ3/ＴＥＯＳ比は低く（約５：１未満）、パターン又は
表面感受性作用を除去する。更に、膜質（例えば、密
度、縮み等）は高温で堆積したＵＳＧ膜が高い。高温堆
積ＵＳＧ膜の高密度のために、プラズマ緻密化処理又は
プラズマ酸化物キャップは必要なく、ウェハに対するプ
ラズマ損傷を回避する。従って、チャンバ内のそのよう
な処理からのプラズマの欠徐は金属混入の可能性及びウ
ェハでのデバイスの短絡の可能性を減少させる。たいて
いプラズマ緻密化処理又はプラズマ酸化物キャップが必
要でありかつアニール後にボイドを開けるために縮むこ
とがある低温熱ＵＳＧ膜に比べて、本発明に従って約５
５０℃の温度で堆積した熱ＵＳＧ膜は、ギャップフィル
性能が優れ、縮みが最小であり、膜密度が均一であり、
プラズマ損傷することなく金属混入が少ない。
【０２５２】上記の実験の説明は、例として、浅いトレ
ンチ分離に対して高アスペクト比のトレンチを充填する
高品質酸化物層として使用するための堆積ＵＳＧ膜の適
合を示すものである。ＩＭＤ被覆用に５００℃より低い
温度でＵＳＧ膜を堆積するために同じＣＶＤ装置が用い
られる。上記の説明が本発明の範囲を制限するものとし
てみなされないことは当然のことである。
【０２５３】上記の説明は、例示であり限定されるもの
でないことは理解されるべきである。多くの実施例は、
上記の説明を再検討する際に当業者に明らかになるであ
ろう。例として、本発明は本明細書で主にＵＳＧ、ＢＳ
Ｇ、ＰＳＧ及びＢＰＳＧプロセスレシピに関して示した
がそれに限定されない。例えば、他の実施例に従って形
成された誘電膜はヒ素ドープ酸化シリコン膜又は他のド
ープ膜とすることができる。他の例として、誘電膜の堆
積をヘリウムのようなキャリヤガスを用いて記載してき
たが、アルゴン又は窒素のような他のキャリヤも同様に
用いられる。更に、一例として誘電層をドープ接合形
成、ＰＭＤ層、ＩＭＤ層、酸化物充填層、キャッピング
層等を含む個々の被覆について記載してきた。上記の同
じＣＶＤ装置が約４００℃より低い温度及び５００℃よ
り高い温度で誘電層を堆積させるために用いられること
が認識されることは当然のことである。更に、本発明の
種々の態様が他の被覆にも用いられる。当業者は、本発
明の特許請求の範囲内に保ちつつ誘電層を堆積する他の
装置又は別の方法を認識するであろう。従って、本発明
の範囲は、上記の説明について決定されるべきではな
く、かかる特許請求の範囲が権利を与える等価物の完全
な範囲と共に上記特許請求の範囲について決定されるべ
きである。
【図面の簡単な説明】
【図１】本発明のＣＶＤ装置の縦断面図である。
【図２】マルチチャンバ系におけるシステムモニタ及び
ＣＶＤ及び装置１０の簡易線図である。
【図３】クリーンルームに位置したガス供給パネル８０
に関するＣＶＤ装置１０の概略図である。
【図４】個々の実施例によるシステム制御ソフトウェ
ア、コンピュータプログラム１５０の階層的制御構造の
ブロック図である。
【図５】具体的なヒータ制御サブルーチンのブロック図
である。
【図６】本発明のＣＶＤ装置１０の好適実施例の組立分
解図である。
【図７】図２のライン３−３に沿って取った部分的に概
略の縦断面図である。
【図８】図２の装置の半導体処理チャンバの拡大断面図
である。
【図９】図２の装置のガス分配系の組立分解図である。
【図１０】ガス分配系の一部を示すＣＶＤ装置１０のリ
ッドアセンブリの部分的に切り離した平面図である。
【図１１】洗浄ガスのバイパス導管を組込んでいるＣＶ
Ｄ装置１０の代替的リッドアセンブリの前断面図であ
る。
【図１２】洗浄ガスのバイパス導管を組込んでいるＣＶ
Ｄ装置１０の代替的リッドアセンブリの平面図である。
【図１３】本発明の実施例のチャンバライナーの側面図
である。
【図１４】本発明の実施例のチャンバライナーの底面図
である。
【図１５】図２のＣＶＤ装置１０の排気系のポンプチャ
ネル及びガスフローパターンを示すライン８−８に沿っ
て取った図３の部分的略断面図である。
【図１６】本発明の実施例のヒータ／リフトアセンブリ
の部分的略縦断面図である。
【図１７】図１６のヒータ／リフトアセンブリの底面部
分の拡大断面図である。
【図１８】本発明の実施例の図１６のペデスタル／ヒー
タアセンブリの側断面図である。
【図１９】ヒータコイルを示すペデスタル／ヒータの底
面図である。
【図２０】図１６のヒータ／リフトアセンブリの組立分
解図である。
【図２１】図１７のペデスタル／ヒータ内の電気接続部
分の１つの拡大図である。
【図２２】熱電対を入れるペデスタル／ヒータ内の孔を
示す拡大断面図である。
【図２３】熱電対を入れるペデスタル／ヒータ内の熱電
対を示す断面図である。
【図２４】本発明の実施例のウェハ及び／又はプロセス
チャンバを洗浄するリモートマイクロ波プラズマ系の簡
易線図である。
【図２５】本発明の実施例の洗浄終点検出系の概略図で
ある。
【図２６】本発明の実施例の洗浄終点検出系の概略図で
ある。
【図２７】本発明の実施例の洗浄終点検出系の概略図で
ある。
【図２８】本発明の実施例の洗浄終点検出系の概略図で
ある。
【図２９】本発明の実施例に従って製造された半導体デ
バイスの簡易断面図である。
【図３０】超薄ソース／ドレーン接合部分についての本
発明の方法及び装置の具体的適用の簡易断面図である。
【図３１】超薄ソース／ドレーン接合部分についての本
発明の方法及び装置の具体的適用の簡易断面図である。
【図３２】超薄ソース／ドレーン接合部分についての本
発明の方法及び装置の具体的適用の簡易断面図である。
【図３３】超薄ソース／ドレーン接合部分についての本
発明の方法及び装置の具体的適用の簡易断面図である。
【図３４】超薄ソース／ドレーン接合部分についての本
発明の方法及び装置の具体的適用の簡易断面図である。
【図３５】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図３６】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図３７】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図３８】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図３９】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図４０】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図４１】超薄トレンチ分離についての本発明の方法及
び装置の他の具体的適用の簡易断面図である。
【図４２】本発明の個々の実施例のリモートマイクロ波
プラズマ系５５を備えた最適洗浄速度を与えるＮＦ3 流
速とマイクロ波飽和電力間の関係を示すグラフである。
【図４３】本発明の実施例に従って製造されたキャップ
したＢＳＧ膜を用いて生成された超薄接合部分のドーパ
ントプロファイルを示す実験結果を示すグラフである。
【図４４】本発明の実施例に従って製造されたキャップ
したＢＳＧ膜を用いて生成された超薄接合部分のドーパ
ントプロファイルを示す実験結果を示すグラフである。
【図４５】本発明の実施例に従って製造されたキャップ
したＢＳＧ膜を用いて生成された超薄接合部分のドーパ
ントプロファイルを示す実験結果を示すグラフである。
【図４６】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分のドーパントプロ
ファイルを示す実験結果を示す図である。
【図４７】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分のドーパントプロ
ファイルを示す実験結果を示す図である。
【図４８】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分のドーパントプロ
ファイルを示す実験結果を示す図である。
【図４９】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分の面積抵抗を示す
実験結果を示す図である。
【図５０】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分のドーパントプロ
ファイルを示す実験結果を示す図である。
【図５１】本発明の他の実施例の別のキャップしたＢＳ
Ｇ膜を用いて生成された超薄接合部分の面積抵抗を示す
実験結果を示す図である。
【図５２】本発明の個々の実施例に従って６００℃で堆
積したＰＳＧ膜のアズ堆積ギャップ充填能力を示す顕微
鏡写真である。
【図５３】図５２に示された構造部分の簡易線図であ
る。
【図５４】個々の実施例の具体的なプロセス条件下で約
６００℃で堆積したＰＳＧ膜のＦＴＩＲスペクトルを示
す図である。
【図５５】本発明の個々の実施例の約１０５０℃で加熱
し引き続きウェットエッチング処理した後の約４００℃
で堆積したＴＥＯＳ／Ｏ3 ＵＳＧ膜の相対ギャップ充填
能力を示す顕微鏡写真である。
【図５６】本発明の個々の実施例の約１０５０℃で加熱
し引き続きウェットエッチング処理した後の約５５０℃
で堆積したＴＥＯＳ／Ｏ3 ＵＳＧ膜の相対ギャップ充填
能力を示す顕微鏡写真である。
【図５７】本発明の個々の実施例の約１０００℃で加熱
し引き続きウェッエッチング処理した後に約５５０℃で
堆積したＵＳＧ膜のギャップ充填能力を示す顕微鏡写真
である。
【図５８】個々の実施例の具体的なプロセス条件下約５
５０℃で堆積したＵＳＧ膜のＦＴＩＲスペクトルを示す
図である。
【符号の説明】
１０…ＣＶＤ装置、１３…処理位置、１５…チャンバ、
１６…プロセスチャンバ、１７…チャンバ壁、２０…プ
レート、２１…ウェハ表面、２５…ヒータ、３０…ヒー
タ／リフトアセンブリ、３２…外部リッドアセンブリ、
３５…チャンバライナー、４０…ポンプチャネル、４３
…供給ライン、導入管、４７…導管、５０…プロセッ
サ、５５…リモートマイクロ波プラズマ系、５７…ライ
ン、６０…排気ライン、６３…スロットルバルブ系、７
０…メモリ、７３ａ…モニタ、７３ｂ…ライトペン、７
５…メーンフレームユニック、８０…ガス供給パネル、
８３…ライン、８５…ライン、９０…供給源、９３…混
合系、９５…バルブ、１００…マスフローコントロー
ラ、１５７ａ〜ｃ…チャンバマネージャーサブルーチ
ン、１５９…終点検出制御サブルーチン、１６０…基板
配置サブルーチン、１６３…プロセスガスサブルーチ
ン、１６５…圧力制御サブルーチン、１６７…ヒータ制
御サブルーチン、１６９…ゲッタリング制御サブルーチ
ン、１７０…プラズマ制御サブルーチン、２００〜２０
２…シャフト、２０５…ガス分配系、２１０…排気系、
２１５…液体冷却系、２１７、２１９…水接続部分、２
２０…水流検出器、２２５…外部リッドアセンブリ、２
３０…内部リッドアセンブリ、２３０′…リッドアセン
ブリ、２３３…カバー、２３５…切り抜き、２３７…リ
ッドクランプ、２３９…リッドヒンジ、２４１…ロッキ
ングラチェット機構、２４３…スリット、２４５…内
壁、２５０…ライナー、２５２…シェルフ、２５３…内
部、２５４…環状リッド、２５５…外部ライナー、２５
９…エアギャップ、２６１、２６１…環状カバー、２６
５…ベースプレート、２７０、２７７…クリーンガスマ
ニホールド、２８１…作動ハンドル、２９０…入口、２
９１…内部ライナー、２９２…アプリケータ管、２９３
…通路、２９５…内部通路、２９７…外部通路、３０１
…ガス分散プレート、３０３、３０５…取り付けねじ、
３１１…みぞ、３１３…外部フランジ、３１５…孔、３
１６…外部スタンドオフ、３１７…チャンバ、３１８…
スタンドオフ、３２０…チャンバ、３２１…円板、３２
５…ガス分散孔、３２７…中央孔、３３３…スロットル
バルブ、３４３…みぞ、３４５…環状キャップ、３５１
…矢印、３５５…スロット形オリフィス、３６１…ガス
通路、排気口、３６３…真空シャットオフバルブ、３７
１…分離バルブ、３７３…スロットルバルブ、３８１、
３８３…キャパシタンス、マノメータ、３８５…コント
ローラ、３９１…上支持シャフト、３９３…下支持シャ
フト、３９５…リフト管、４００…駆動アセンブリ、４
０３…ウェハ支持表面、４０５…フランジ、４０７…ス
テッパモータ、４１１、４１３…ベローズ、４２０…ス
トライクプレート、４３０…ウェハ支持／リフトフィン
ガ、４３２…ガイドスタッド、４４０…ヒータコイルア
センブリ、４４５…中空コア、４５３…開口、４５７…
シーリング部材、コンダクタワイヤ、４６１…垂直可動
支持体、４６６…入口、出口、４７１…ヒータコイル、
４７３…ヒータ要素、４７４…第２電気的接触部分、４
７５…リード線、４７７…挿入部分、４９１…熱電対、
４９３…エロンゲード管、４９５…センサ、５００…環
状冷却剤チャネル、５０２…環状流体チャネル、５１１
…ヒータワイヤ端、５１３…熱電対管端、７０１…整合
系、７０５…サーキュレータ、７０７…負荷、７１１…
マグネトロン、７２１…導波管区分、７３３…ＵＶ電
源、８００…終点検出系、８０２…検出器、８０４…ハ
ウジング、８０６…通し穴、８０８、８１０…フラン
ジ、８１２、８１３…窓、８１４…供給源、８１６…検
出器、８８０…終点検出系、９００…集積回路、９０
３、９０６…トランジスタ、９１５…ドレーン領域、９
２０…電界酸化物領域、９２１…含金属誘電層、９２４
…コンタクト、９２６…ビア、９２７〜９２９…内部誘
電層、９３０…平坦化活性化層、９４２、９４４、９４
６…金属層、１０００…トランジスタ、１００２…ゲー
ト電極、１００４…半導体材料、１００６…電界酸化物
領域、１００８…ドープ誘電層、１０１０、１０１２…
ソース／ドレーン領域、１０２０…超薄接合部分、１０
３０…キャッピング層、１１００…半導体材料、１１０
２…トレンチ、１１０４…マスク、１１０６…ドープ誘
電層、１１０８…超薄チャネルストップ領域、１１１０
…キャップ層、１１１２、１１１４…デバイス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リ−チュン シア アメリカ合衆国， カリフォルニア州， サンタ クララ， ホームステッド ロー ド 3131， 13ディー (72)発明者 ポール ジー アメリカ合衆国， カリフォルニア州， サン ノゼ， シータ コート 471 (72)発明者 バング ニューエン アメリカ合衆国， カリフォルニア州， フリーモント， ブッシュ サークル 4456

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 チャンバ内で基板に超薄ドープ領域を形
    成する方法であって、 圧力が約１００torr〜７６０torrの前記チャンバ内でシ
    リコン、酸素及びドーパントの反応から少なくとも５０
    ０℃の温度のヒータ上の前記基板上にドーパント原子を
    含むドープ酸化シリコン膜を堆積させるステップ；及び
    前記ドーパント原子を前記基板へ拡散させるために前記
    ドープ酸化シリコン膜を加熱して前記超薄ドープ領域を
    形成するステップ：を含む方法。
  2. 【請求項２】 前記加熱ステップが前記ドーパント原子
    を前記基板へ拡散させて深さが約０.３５μm 未満の前
    記超薄領域を形成する請求項１記載の方法。
  3. 【請求項３】 前記加熱ステップが約９５０℃〜１０５
    ０℃で約１分〜２分間である請求項１記載の方法。
  4. 【請求項４】 前記加熱ステップが前記チャンバ内で前
    記ヒータを加熱することによりその場で (in situ) 行
    われる請求項１記載の方法。
  5. 【請求項５】 前記シリコンがＴＥＯＳであり、前記酸
    素がオゾンである請求項１記載の方法。
  6. 【請求項６】 前記方法が前記加熱ステップ後に前記基
    板から前記ドープ酸化シリコン膜を除去するステップを
    更に含む請求項１記載の方法。
  7. 【請求項７】 前記ドープ酸化シリコン膜が、ホウケイ
    酸塩ガラス（ＢＳＧ）膜及びリンケイ酸塩ガラス（ＰＳ
    Ｇ）膜からなる群より選ばれた膜を含む請求項５記載の
    方法。
  8. 【請求項８】 前記方法が前記ドープ酸化シリコン膜堆
    積ステップ後に行われる、前記チャンバ内でシリコンと
    酸素との反応から前記ドープ酸化シリコン膜上に非ドー
    プケイ酸塩ガラス（ＵＳＧ）を堆積させるステップ；及
    び前記加熱ステップ後に前記ＵＳＧ膜と前記ドープ酸化
    シリコン膜を除去するステップ：を更に含む方法。
  9. 【請求項９】 前記ＵＳＧ膜堆積ステップが前記チャン
    バ内で約５０torr〜７６０torrの圧力で行われ、前記ヒ
    ータの温度が約２００℃〜６００℃である請求項８記載
    の方法。
  10. 【請求項１０】 前記ＵＳＧ膜の堆積が、前記チャンバ
    内でその場 (in situ) 工程の前記ドープ酸化シリコン
    膜の堆積直後に行われる請求項８記載の方法。
  11. 【請求項１１】 前記チャンバ内でその場 (in situ)
    工程の未変性酸化物の該基板を洗浄するステップを更に
    含む請求項１記載の方法。
  12. 【請求項１２】 前記ＵＳＧ膜が、前記シリコンと酸素
    の導入を約１秒〜３０秒間維持しつつ前記ドープ酸化シ
    リコン膜の形成の完了間近で前記ドーパントの導入を停
    止することにより堆積する請求項８記載の方法。
  13. 【請求項１３】 前記除去ステップが前記チャンバ内で
    その場で (in situ)行われる請求項８記載の方法。
  14. 【請求項１４】 下記の成分を含む基板処理系。処理チ
    ャンバ；第１プロセスガスを前記処理チャンバに送るた
    めに配置されたガス供給系；ウェハを保持することがで
    きかつ選定温度まで加熱することができるヒータを含む
    加熱系；前記処理チャンバ内で選定圧力を維持するため
    に配置された真空系；前記ガス供給系、前記加熱系及び
    前記真空系を制御するために配置されたコントローラ；
    及び前記基板処理系を操作するために具体化された、下
    記のセットを含むコンピュータ判読プログラムをもつコ
    ンピュータ判読メディアムを含む、前記コントローラに
    連結されたメモリ：ドープ酸化シリコンガラス層を形成
    するために前記処理チャンバに酸素、シリコン及びドー
    パントを含む第１プロセスガスを第１時間中に導入する
    前記ガス供給系を制御する、下記のサブセットを含むコ
    ンピュータ命令の第１セット：前記第１時間中に前記処
    理チャンバ内の圧力を約１００torr〜７６０torrに維持
    する前記真空系を制御するコンピュータ命令の第１サブ
    セット；及び第２時間中に前記ドープ酸化シリコン層上
    で約９００℃〜１０５０℃の温度で加熱ステップを行う
    ために前記加熱系を制御し、前記ドープ酸化シリコンが
    前記第２時間後に除去されるコンピュータ命令の第２セ
    ット。
  15. 【請求項１５】 前記コンピュータ命令の第１セット
    が、前記処理チャンバを前記第１時間中に約２００℃〜
    ７００℃の温度まで加熱するために前記加熱系を制御す
    るコンピュータ命令の第３サブセットを含む請求項１４
    記載の装置。
  16. 【請求項１６】 前記ガス供給系が第２プロセスガスを
    前記処理チャンバに送るように配置され；前記コンピュ
    ータ判読プログラムが下記のセット：シリコン及び酸素
    を含む前記第２プロセスガスを前記第３時間中に前記処
    理チャンバに導入して該ドープ酸化シリコンガラス層上
    に非ドープ酸化シリコンガラス層を形成する前記ガス供
    給系を制御する、第３時間が第１時間後であるコンピュ
    ータ命令の第３セット；を含み、前記コンピュータ命令
    の前記第３セットが下記のサブセット：前記第３時間中
    に前記処理チャンバ内の圧力を約５０torr〜７６０torr
    に維持するために前記真空系を制御するコンピュータ命
    令の第４サブセット；を含み、 第２時間が第３時間後である請求項１４記載の装置。
  17. 【請求項１７】 第３プロセスガスからプラズマを生成
    するように配置されたプラズマ生成系を更に含み、前記
    コントローラが前記プラズマ生成系を制御するように配
    置された請求項１４記載の装置。
  18. 【請求項１８】 前記プラズマが第４時間中に前記装置
    内の前記基板から未変性酸化物をエッチングするために
    用いられ、前記第４時間が第３時間の前であり、前記プ
    ラズマ生成系がリモートマイクロ波プラズマ系である請
    求項１７記載の装置。
  19. 【請求項１９】 前記第３プロセスガスがＮＦ3 を含む
    請求項１８記載の装置。
  20. 【請求項２０】 前記ガス供給系が第４プロセスガスを
    前記処理チャンバに送るように配置され；前記コンピュ
    ータ判読プログラムが、 第６時間中にフッ素又は塩素を含む第４プロセスガスを
    導入するために前記ガス供給系を制御する、下記のサブ
    セットを含むコンピュータ命令の第４セット；前記第６
    時間中に約５００℃〜６５０℃の温度まで加熱するため
    に前記ヒータを制御する命令の第６サブセット；を含む
    請求項１４記載の装置。
  21. 【請求項２１】 前記第４プロセスガスがＮＦ3 を含む
    請求項２０記載の装置。
JP32549697A 1996-11-13 1997-11-11 ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法 Expired - Fee Related JP4365459B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/748,094 US5994209A (en) 1996-11-13 1996-11-13 Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US08/748094 1996-11-13

Publications (2)

Publication Number Publication Date
JPH10189467A true JPH10189467A (ja) 1998-07-21
JP4365459B2 JP4365459B2 (ja) 2009-11-18

Family

ID=25007991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32549697A Expired - Fee Related JP4365459B2 (ja) 1996-11-13 1997-11-11 ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法

Country Status (5)

Country Link
US (2) US5994209A (ja)
JP (1) JP4365459B2 (ja)
KR (1) KR100550422B1 (ja)
SG (1) SG70612A1 (ja)
TW (1) TW358971B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
JP2008252079A (ja) * 2007-03-07 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体製造装置
JP2012195493A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 半導体基板及び半導体基板の製造方法
WO2013088932A1 (ja) 2011-12-16 2013-06-20 三菱瓦斯化学株式会社 成形品
JP2018011067A (ja) * 2011-09-23 2018-01-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US5963840A (en) * 1996-11-13 1999-10-05 Applied Materials, Inc. Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
EP0904562A1 (en) * 1997-03-17 1999-03-31 Koninklijke Philips Electronics N.V. Optical switching device
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US6220091B1 (en) * 1997-11-24 2001-04-24 Applied Materials, Inc. Liquid level pressure sensor and method
US6098568A (en) * 1997-12-01 2000-08-08 Applied Materials, Inc. Mixed frequency CVD apparatus
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US6251800B1 (en) * 1999-01-06 2001-06-26 Advanced Micro Devices, Inc. Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance
US6156122A (en) * 1999-06-30 2000-12-05 Winbond Electronics Corp. Depositor for depositing a dielectric layer with fewer metallic impurities and a method for reducing the content of the metallic impurities in the dielectric layer by using this depositor
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6258729B1 (en) 1999-09-02 2001-07-10 Micron Technology, Inc. Oxide etching method and structures resulting from same
DE10010286A1 (de) * 2000-02-25 2001-09-13 Infineon Technologies Ag Verfahren zum Auffüllen von Vertiefungen in einer Oberfläche einer Halbleiterstruktur und eine auf diese Weise aufgefüllte Halbleiterstruktur
US6258735B1 (en) 2000-10-05 2001-07-10 Applied Materials, Inc. Method for using bypass lines to stabilize gas flow and maintain plasma inside a deposition chamber
TW478099B (en) * 2000-11-03 2002-03-01 Applied Materials Inc Shallow trench isolation manufacture method
US6777347B1 (en) 2001-01-19 2004-08-17 Taiwan Semiconductor Manufacturing Company Method to produce porous oxide including forming a precoating oxide and a thermal oxide
US6436194B1 (en) * 2001-02-16 2002-08-20 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate
KR100687531B1 (ko) * 2001-05-09 2007-02-27 에이에스엠 저펜 가부시기가이샤 반도체 장치용 저유전상수 절연막의 형성방법
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
JP4068327B2 (ja) * 2001-10-11 2008-03-26 株式会社東芝 半導体製造装置と半導体装置の製造方法
KR100826792B1 (ko) * 2001-11-12 2008-04-30 동부일렉트로닉스 주식회사 트렌치 격리 구조의 반도체 소자 제조 방법
US7015568B2 (en) * 2003-08-21 2006-03-21 Texas Instruments Incorporated System for ultraviolet atmospheric seed layer remediation
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
KR100480897B1 (ko) 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
US7062141B2 (en) * 2002-12-12 2006-06-13 Applied Materials, Inc. Deposition of thick BPSG layers as upper and lower cladding for optoelectronics applications
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
US20050120958A1 (en) * 2003-12-07 2005-06-09 Frank Lin Reactor
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
JP4721235B2 (ja) * 2004-12-17 2011-07-13 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス 真空ポンプの故障保護と予知保全のための精密診断方法及びそのための精密診断システム
US20100151677A1 (en) * 2007-04-12 2010-06-17 Freescale Semiconductor, Inc. Etch method in the manufacture of a semiconductor device
US20090239363A1 (en) * 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
JP2009260151A (ja) * 2008-04-18 2009-11-05 Tokyo Electron Ltd 金属ドープ層の形成方法、成膜装置及び記憶媒体
US20100035422A1 (en) * 2008-08-06 2010-02-11 Honeywell International, Inc. Methods for forming doped regions in a semiconductor material
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US9155134B2 (en) 2008-10-17 2015-10-06 Applied Materials, Inc. Methods and apparatus for rapidly responsive heat control in plasma processing devices
US8518170B2 (en) * 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US20100190098A1 (en) * 2009-01-27 2010-07-29 Applied Materials, Inc. Infrared endpoint detection for photoresist strip processes
JP5710591B2 (ja) * 2009-04-20 2015-04-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プロセスチャンバ壁上にシリコンコーティングを使用した残留フッ素ラジカルの除去の促進
US8324089B2 (en) * 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8951895B2 (en) * 2009-11-30 2015-02-10 Georgia Tech Research Corporation Complementary doping methods and devices fabricated therefrom
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8569158B2 (en) 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
WO2012135599A1 (en) * 2011-03-31 2012-10-04 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
US9087872B2 (en) * 2011-07-27 2015-07-21 Stmicroelectronics (Crolles 2) Sas Method for forming an insulating trench in a semiconductor substrate and structure, especially CMOS image sensor, obtained by said method
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
US8826857B2 (en) * 2011-11-21 2014-09-09 Lam Research Corporation Plasma processing assemblies including hinge assemblies
US8440552B1 (en) 2012-01-09 2013-05-14 International Business Machines Corporation Method to form low series resistance transistor devices on silicon on insulator layer
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9899224B2 (en) 2015-03-03 2018-02-20 Tokyo Electron Limited Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US11011371B2 (en) * 2016-12-22 2021-05-18 Applied Materials, Inc. SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
JP6913060B2 (ja) * 2018-07-24 2021-08-04 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619719A (en) * 1982-01-28 1986-10-28 Owens-Illinois, Inc. Process for forming a doped oxide film and composite article
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
EP0441635B1 (en) * 1990-02-09 1995-05-24 Canon Kabushiki Kaisha Ink jet recording system
JPH03273630A (ja) * 1990-03-23 1991-12-04 Matsushita Electron Corp 半導体装置の製造方法および製造装置
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
US5340752A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method for forming a bipolar transistor using doped SOG
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
JP2008252079A (ja) * 2007-03-07 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体製造装置
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8986464B2 (en) 2011-03-17 2015-03-24 Seiko Epson Corporation Semiconductor substrate and method for producing semiconductor substrate
JP2012195493A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 半導体基板及び半導体基板の製造方法
JP2018011067A (ja) * 2011-09-23 2018-01-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
WO2013088932A1 (ja) 2011-12-16 2013-06-20 三菱瓦斯化学株式会社 成形品
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer

Also Published As

Publication number Publication date
US6099647A (en) 2000-08-08
TW358971B (en) 1999-05-21
KR100550422B1 (ko) 2006-04-21
KR19980042363A (ko) 1998-08-17
SG70612A1 (en) 2000-02-22
US5994209A (en) 1999-11-30
JP4365459B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
JP4365459B2 (ja) ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法
JP4159126B2 (ja) 高温処理チャンバ用リッドアセンブリ
US6348099B1 (en) Methods and apparatus for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
US5812403A (en) Methods and apparatus for cleaning surfaces in a substrate processing system
US5935340A (en) Method and apparatus for gettering fluorine from chamber material surfaces
US5935334A (en) Substrate processing apparatus with bottom-mounted remote plasma system
US6114216A (en) Methods for shallow trench isolation
US5968587A (en) Systems and methods for controlling the temperature of a vapor deposition apparatus
US5939831A (en) Methods and apparatus for pre-stabilized plasma generation for microwave clean applications
US5879574A (en) Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process
US6444037B1 (en) Chamber liner for high temperature processing chamber
US6347636B1 (en) Methods and apparatus for gettering fluorine from chamber material surfaces
US6645303B2 (en) Heater/lift assembly for high temperature processing chamber
JPH10154703A (ja) 半導体ウェハの高温処理系及び方法
US6217658B1 (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD Processing
US20010033900A1 (en) Nitrogen treatment of polished halogen-doped silicon glass

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees