JPH10178100A - 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法 - Google Patents

配線レイアウト設計方法及び設計装置並びにバスのドライブ方法

Info

Publication number
JPH10178100A
JPH10178100A JP9180940A JP18094097A JPH10178100A JP H10178100 A JPH10178100 A JP H10178100A JP 9180940 A JP9180940 A JP 9180940A JP 18094097 A JP18094097 A JP 18094097A JP H10178100 A JPH10178100 A JP H10178100A
Authority
JP
Japan
Prior art keywords
signal
wiring
layout
wirings
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9180940A
Other languages
English (en)
Inventor
Toshiyuki Moriwaki
俊幸 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9180940A priority Critical patent/JPH10178100A/ja
Publication of JPH10178100A publication Critical patent/JPH10178100A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 隣接する信号配線間のカップリング容量を削
減することにより、集積回路を低消費電力化、かつ高速
化する。 【解決手段】 集積回路の配線レイアウト設計方法であ
って、論理回路101の各ノードにおける論理値を状態
毎に解析する論理値解析工程102と、互いに逆相の信
号が同一タイミングで各々別のレベルへ変化する確率が
高い信号配線対を選択する配線選択工程103と、該選
択された信号配線対において、配線間の間隔を拡げ、該
間隔に他の配線を挿入し、又は一方の信号配線にデータ
反転素子若しくは遅延素子を挿入することによってレイ
アウトを変更するレイアウト補正工程104とを備え
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路を低消費
電力化かつ高速化する、集積回路の配線レイアウト設計
方法及び設計装置並びにバスのドライブ方法に関するも
のである。
【0002】
【従来の技術】従来の半導体製造プロセスにおいては、
それぞれ配線容量によって発生する、信号の立上り時間
及び立下り時間よりなる遷移時間と消費電力とは、それ
ぞれトランジスタのゲート容量による遷移時間と消費電
力とに比較して比率的にごく小さく、かつ影響も少なか
った。このために、レイアウト設計の際に配線容量につ
いて注意する必要性は少なかった。したがって、配線レ
イアウトとしては、チップ面積を小さくするために最密
に配線する方法と、同層の配線間に存在するカップリン
グ容量を減らす目的で回路面積に影響しない範囲におい
て間隔を拡げて配線する方法とが使用されていた。
【0003】
【発明が解決しようとする課題】しかしながら、プロセ
ス技術において微細化が進むことにより、ゲート容量に
対する配線容量の比率は急激に増加している。該配線容
量は、回路の動作速度を低下させ、かつ充放電によって
消費電力を増大させる。配線容量のうちでも、配線ピッ
チの縮小、配線の断面形状の変化等に起因する、同層の
配線間に存在するカップリング容量の比率が大きい。該
カップリング容量の値は、配線間の距離が近いほど大き
くなる。また、回路におけるドライバからみた、信号配
線と該信号配線に隣接する隣接信号配線との間の見かけ
上のカップリング容量は、該信号配線と隣接信号配線と
によって伝送される信号が互いに逆相である場合におい
て、同一タイミングでそれぞれの信号が他のレベルへ変
化する時に最大になる。
【0004】例えば、ある信号と該信号の反転信号とを
同時に出力する回路において、これら2つの信号を伝送
するための互いに隣接した信号配線の配線レイアウト
を、従来と同様最密に行なった場合を考える。該信号と
反転信号とは常に逆相になっているため、該信号配線間
における見かけ上のカップリング容量は、これらの信号
が同時に変化するたびに最大になり、かつ充電又は放電
される。充放電されることによって、該見かけ上のカッ
プリング容量は回路の動作速度を低下させる。また、充
放電は直接消費電力を必要とするうえに、各信号配線上
の信号の変化をなまらせるので次段のゲートにおける貫
通電流を増大させ、併せて全体の消費電力を増大させ
る。従来の別の方法である、回路面積に影響しない範囲
で間隔を拡げて配線レイアウトを行なった場合には、最
密に配線した場合と比較して、回路面積が増加すること
はあっても減少することはない。また、消費電力の増大
及び動作速度の低下を防ぐ効果を予測できない。
【0005】本発明は、上記従来の問題に鑑み、回路面
積の増加を抑制しつつ、消費電力を削減し、かつ高速動
作を可能にする配線レイアウト設計方法及び設計装置並
びにバスのドライブ方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記の課題を解決するた
めに本発明が講じた解決手段は、集積回路の回路設計に
おける配線レイアウト設計方法を、各ノードの論理値を
各状態毎に解析する論理値解析工程と、解析結果に基づ
いて、信号を伝送するための第1の信号配線と該信号の
反転信号を伝送する確率が高い第2の信号配線とを選択
する配線選択工程とを備え、更に、第1及び第2の信号
配線間の間隔を拡げて配置する配線配置工程、第1及び
第2の信号配線間に少なくとも1つの他の信号配線を配
置する配線配置工程、又は第1もしくは第2の信号配線
のいずれかに信号反転素子を挿入したうえで該第1及び
第2の信号配線を隣接して配置する配線配置工程のうち
のいずれか1つの配線配置工程とを備えた構成としたも
のである。
【0007】上記の構成により、互いに逆相である信号
が伝送される確率が高い2本の信号配線に対して、該信
号配線間のカップリング容量が低減された、又は互いに
同相である信号が伝送される確率が高い、2本の信号配
線が実現される。
【0008】
【発明の実施の形態】隣接する2本の信号配線a、b間
の配線間容量について説明する。該信号配線a、b間の
実際の配線間容量Cは、平行平板間の容量と同様に、配
線間の間隔が広ければ小さく、狭ければ大きい。一方、
信号配線a、bを有するドライバからみた見かけ上のカ
ップリング容量は、片方の信号配線(例えば信号配線
a)に対する隣接信号配線(例えば信号配線b)を流れ
る信号の変化に応じて変わる。信号の変化と見かけ上の
カップリング容量との関係を、図1を参照して説明す
る。図1は、同一タイミングにおける信号の変化と見か
け上のカップリング容量との関係を示す説明図である。
互いに同相である2つの信号があるタイミング後も互い
に同相であるモードM1(例えば信号配線a及びbの信
号がいずれも“0”から“1”へ変化する場合)、及び
逆相である2つの信号があるタイミング後も同一の逆相
を維持するモードM2(例えば信号配線a及びbの信号
がそれぞれ“0”及び“1”からその状態を維持する場
合)を考える。該モードM1及びM2において、信号配
線aからみた信号配線bとの間の見かけ上のカップリン
グ容量Ca-b と、信号配線bからみた信号配線aとの間
の見かけ上のカップリング容量Cb-a とは、いずれも0
となる。2つの信号が互いに同相からあるタイミング後
に逆相へ、又は互いに逆相からあるタイミング後に同相
へ変化するモードM3(例えば信号配線aの信号が
“0”のまま変化せず、かつ信号配線bの信号が“0”
から“1”ヘ変化する場合)においては、見かけ上のカ
ップリング容量Ca-b 及びCb-a はいずれもCとなる。
2つの信号の組合せが第1の逆相から第2の逆相へ、又
は第2の逆相から第1の逆相へ変化するモードM4(例
えば信号配線aの信号が“0”から“1”ヘ、かつ信号
配線bの信号が“1”から“0”ヘ変化する場合)にお
いては、見かけ上のカップリング容量Ca-b 及びCb-a
は、いずれも2Cとなる。したがって、隣接する信号配
線同士における、それぞれが有する信号である互いに逆
相の信号が同一タイミングでそれぞれ別のレベルへ変化
する場合において、見かけ上のカップリング容量が最大
になる。
【0009】(第1の実施形態)本発明の第1の実施形
態に係る配線レイアウト設計方法及び設計装置につい
て、図面を参照して説明する。図2は、本発明に係る配
線レイアウト設計方法の概略を示すフローチャート図で
ある。図2において、論理回路101は、設計対象とな
る回路である。論理値解析工程102は、該論理回路1
01の各ノードにおける論理値を状態毎に解析する解析
工程である。配線選択工程103は、該解析結果に基づ
いて、それぞれが有する信号である互いに逆相の信号が
同一タイミングでそれぞれ別のレベルへ変化する確率が
高い信号配線対を選択する選択工程である。レイアウト
補正工程104は、該選択された信号配線対の少なくと
も一方のレイアウトを補正する補正工程である。
【0010】図2の配線レイアウト設計方法を、図3を
参照して具体的に説明する。図3は、論理値を解析した
結果である、各ノードにおける状態毎の信号を示すタイ
ミングチャート図である。以下、タイミングt1からt
3への変化を対象に説明する。論理値解析工程102
は、論理回路101の各ノードにおける、状態毎の論理
値を解析し、かつタイミング毎の信号変化を抽出する。
配線選択工程103は、それぞれが有する信号である互
いに逆相の信号が同一タイミングでそれぞれ別のレベル
へ変化する確率が高い信号配線対を選択する。ノード番
号2及び5の場合には、タイミングt1,t2,t3よ
りなる3回のタイミングのうち3回とも、互いに逆相で
ある2つの信号がそれぞれ別のレベルへ変化しており、
変化する確率は100%である。ノード番号1及び3の
場合には、3回のうちタイミングt1とt3との2回に
おいて、互いに逆相である2つの信号がそれぞれ別のレ
ベルへ変化しており、確率は67%である。ここで、そ
れぞれが有する互いに逆相の信号が同一タイミングでそ
れぞれ別のレベルへ変化する確率が50%以上の信号配
線対を、レイアウト補正対象とする。この場合には、ノ
ード番号2と5との信号配線対、及びノード番号1と3
との信号配線対が選択される。レイアウト補正工程10
4は、該選択された信号配線対に対して、配線間の間隔
を拡げてレイアウトを補正する。
【0011】以上の説明において、レイアウト補正対象
となる信号配線対を選択する際の基準となる確率は、回
路の動作速度及び消費電力と、回路面積との関係によっ
て決定される。すなわち、該関係はトレードオフの関係
にあって、確率が低い信号配線対までもレイアウト補正
対象にすれば、信号の遷移時間及び消費電力を削減でき
るが回路面積は増大する。したがって、該トレードオフ
の関係を考慮して、基準となる確率を予め設定する。ま
た、選択した信号配線対の拡げられた間隔の値も、回路
の動作速度及び消費電力と、回路面積とのトレードオフ
の関係によって同様に決定される。
【0012】図4は、本発明に係る配線レイアウト設計
装置の概略を示す構成図である。図4において、レイア
ウト合成手段201は、受け取ったネットリストNLI
STに基づいてレイアウトを合成し、かつ、仮レイアウ
トデータLTEMPを供給するための仮レイアウト手段
である。レイアウト解析手段202は、受け取った仮レ
イアウトデータLTEMPに基づいて、レイアウト上に
おけるノードについて解析するための解析手段である。
論理値解析手段203は、それぞれ受け取ったネットリ
ストNLISTとテストベクタTVCTRとに基づい
て、該テストベクタTVCTRを用いてネットリストN
LIST中の各ノードの論理値を解析するための解析手
段である。配線選択手段204は、レイアウト解析手段
202と論理値解析手段203とからそれぞれ受け取っ
た解析結果に基づいて、信号配線対を選択するための選
択手段である。該配線選択手段204は、更に、該選択
された信号配線対に基づいてレイアウト補正情報LCR
CTを供給する。レイアウト補正手段205は、それぞ
れ受け取った仮レイアウトデータLTEMPとレイアウ
ト補正情報LCRCTとに基づいて、該選択された信号
配線対の間隔を拡げることによって配線レイアウトを部
分的に変更するためのレイアウト補正手段である。ま
た、レイアウト補正手段205は、該変更された配線レ
イアウトを表わすための最終レイアウトデータLOUT
Dを供給する。
【0013】図4の配線レイアウト設計装置の動作を説
明する。レイアウト合成手段201は、設計対象となる
論理回路の接続情報を記述したネットリストNLIST
を受け取り、該ネットリストNLISTに基づき自動配
置配線によってレイアウトを合成し、かつ仮レイアウト
データLTEMPを供給する。レイアウト解析手段20
2は、仮レイアウトデータLTEMPに基づいて、隣接
して配線されているノード同士を見出す解析を行なう。
この場合には、隣接する部分が短い配線についてはその
影響が少ないことから、該配線の処理を省く目的で、隣
接する部分の長さが所定の値以上の配線についてのみ解
析する。論理値解析手段203は、テストベクタTVC
TRを用いて、ネットリストNLIST中の各ノードの
論理値を状態毎に解析する。更に、ある状態から別の状
態へ変わった場合にそれぞれのノードがどう変化したか
について、図3に示されたような、各ノードにおけるタ
イミング毎の信号変化の情報を抽出する。配線選択手段
204は、レイアウト解析手段202と論理値解析手段
203とからそれぞれ解析結果を受け取り、該解析結果
に基づき、隣接する配線同士であって、それぞれが有す
る信号である互いに逆相の信号が同一タイミングでそれ
ぞれ別のレベルへ変化する確率が高い信号配線対を選択
する。該選択を行なう基準として、確率の下限値が予め
設定されている。該下限値が50%に設定された場合に
は、図3に示された論理値解析結果を例にとると、ノー
ド番号2と5との信号配線対(確率100%)、及びノ
ード番号1と3との信号配線対(確率67%)を選択す
る。更に、配線選択手段204は、該選択されたノード
の情報よりなるレイアウト補正情報LCRCTを供給す
る。レイアウト補正手段205は、受け取ったレイアウ
ト補正情報LCRCTに基づいて、受け取った仮レイア
ウトデータLTEMPにおいて対応するレイアウト個所
を検索する。更に、該検索された個所のレイアウトを信
号配線対の間隔を拡げて修正したうえで、対応する最終
レイアウトデータLOUTDを供給する。拡げる間隔の
値は、予めレイアウト補正情報LCRCTとして与えら
れる。該間隔の値は、その拡げられた部分に少なくとも
1本の他の信号配線を配置できる値に設定してもよい。
この場合には、配線間隔は最密にレイアウトしたときの
2倍になる。
【0014】以上説明したように、本実施形態によれ
ば、回路の動作速度及び消費電力に大きく影響する信号
配線対を選択して、該信号配線間の間隔を拡げる。この
ことにより、回路面積の増大を抑制しつつ信号配線間の
カップリング容量を削減するので、回路の高速化及び低
消費電力化ができる。
【0015】なお、上述の説明においては、信号配線対
の選択においてテストベクタを用いたが、これに代えて
ネットリストを用いることもできる。すなわち、ネット
リストから、論理値が“1”になる確率が高い信号配線
と“0”になる確率が高い信号配線とを論理的に選択
し、該選択された信号配線がそれぞれ論理的な関連を有
する信号配線の中から信号配線対を選択する。例えばN
OR回路においては、各入力のレベルがそれぞれ変化し
た場合において、同一タイミングで出力が該変化の逆の
変化をする確率が高い。このことから、レベルが変化し
た入力と該入力に対応する出力とがそれぞれ論理的な関
連を有する信号配線の中から、信号配線対を選択する。
【0016】(第2の実施形態)本発明の第2の実施形
態に係る配線レイアウト設計方法及び設計装置につい
て、図面を参照して説明する。図2は、本発明に係る配
線レイアウト設計方法の概略を示すフローチャート図で
ある。図2において、論理回路101、論理値解析工程
102及び配線選択工程103は、第1の実施形態と同
一なので説明を省略する。レイアウト補正工程104
は、該選択された信号配線対の間に少なくとも1本の他
の信号配線を配置する補正工程である。図3の例におけ
る信号配線対の選択と、該選択の基準となる確率の決定
とについては、第1の実施形態と同様である。
【0017】図4は、本発明に係る配線レイアウト設計
装置の概略を示す構成図である。図4において、レイア
ウト補正手段205以外の手段は、第1の実施形態と同
一なので説明を省略する。レイアウト補正手段205
は、それぞれ受け取った仮レイアウトデータLTEMP
とレイアウト補正情報LCRCTとに基づいて、選択さ
れた信号配線対の間隔を拡げ、かつその間に他の配線を
配置することによって配線レイアウトを部分的に変更す
るためのレイアウト補正手段である。また、レイアウト
補正手段205は、該変更された配線レイアウトを表わ
すための最終レイアウトデータLOUTDを供給する。
【0018】図4の配線レイアウト設計装置の、本実施
形態に特有の動作を説明する。配線選択手段204は、
第1の実施形態と同様の動作に加えて、選択された信号
配線対によってそれぞれ伝送される信号が逆相へ変化す
るタイミングにおいて、別のレベルへ変化する確率が低
い信号を有する他の信号配線を選択する。レイアウト補
正手段205は、受け取ったレイアウト補正情報LCR
CTに基づいて、受け取った仮レイアウトデータLTE
MPにおいて対応するレイアウト個所を検索する。更
に、該検索された個所において信号配線対の間隔を拡
げ、かつ、該拡げられた領域に配線選択手段204によ
って選択された他の信号配線を配置する。更にレイアウ
ト補正手段205は、該他の信号配線が配置された後の
配線レイアウトに対応する最終レイアウトデータLOU
TDを供給する。
【0019】最終レイアウトの例として、図3に示され
た各ノードに対する最終レイアウトを説明する。ノード
番号2と5とをそれぞれ有する信号配線間の配線間隔を
拡げて、該拡げられた領域にノード番号1を有する信号
配線を配置する。この場合には、ノード番号1と3とを
それぞれ有する信号配線対の間に他の信号配線が配置さ
れるので、該信号配線対についての補正も同時になされ
たことになる。その結果、配線選択手段204によって
選択された2つの信号配線対が、同時に補正される。
【0020】本実施形態の効果を、図5(a)及び
(b)を参照して説明する。図5(a)及び(b)は、
それぞれレイアウト補正前及び補正後のレイアウトを示
すレイアウト図である。図5(a)及び(b)におい
て、論理ゲート301は、信号配線303と304とを
介して、信号xと該信号xの反転信号nxとをそれぞれ
出力するための論理回路である。論理ゲート302は、
信号配線305を介して信号yを出力するための論理回
路である。信号yは、信号x及びnxとはそれぞれ独立
している。図5(a)において、カップリング容量Cx-
nx及びCnx-yは、それぞれ信号配線303と304との
間及び信号配線304と305との間の見かけ上のカッ
プリング容量である。図5(b)において、カップリン
グ容量Cx-y 及びCy-nxは、それぞれ信号配線303と
305との間及び信号配線305と304との間の見か
け上のカップリング容量である。信号xが変化する場合
には、ほぼ同時に信号nxも変化する。このため、図5
(a)に示される補正前のレイアウトによれば、隣接す
る配線303と304との間において、信号xが変化す
るタイミングに常に対応して、互いに逆相である信号が
それぞれ別のレベルへ変化する。この変化は、図1のモ
ードM4に相当し、配線のドライバ、すなわち論理ゲー
ト301からみた配線間のカップリング容量が最大にな
る信号変化のモードである。一方、図5(b)に示され
る補正後のレイアウトにおいては、信号x及びnxとは
それぞれ独立している信号yを伝送するための配線30
5が、配線303と304との間に配置される。このこ
とにより信号xとnxとが隣接しないので、隣接する配
線によって伝送される2つの信号が、互いに逆相であっ
てかつ同一タイミングにおいてそれぞれ別のレベルへ変
化する2つの信号である確率が低くなる。
【0021】本実施形態の効果を、カップリング容量を
比較する観点から、図6を参照して説明する。図6は、
図5(a)のレイアウトを図5(b)に補正した場合
の、信号の変化と見かけ上のカップリング容量との関係
を示す説明図である。図6において、信号x、nx及び
yの組合せは、「信号の変化」の欄に示された4種類で
ある。それぞれの組合せについて、隣接する配線同士に
おける変化のモードと、該モードに対応する見かけ上の
カップリング容量を示す。例えば、図6の1番上に示さ
れた信号の変化の組合せである、信号xが“0”から
“1”へ、信号nxが“1”から“0”へ、信号yが
“0”から“1”へそれぞれ変化する場合を考える。図
1を用いて説明したように、信号xと信号nxとの間及
び信号nxと信号yとの間の変化のモードはいずれもモ
ードM4であり、カップリング容量Cx-nx及びCnx-yは
いずれも2Cになる。したがって、信号配線304に関
するカップリング容量は、それぞれを加算した値である
4Cになる。一方、補正後のレイアウトにおいては、隣
接する信号である信号xとyとの間及び信号yとnxと
の間の変化のモードは、それぞれモードM2及びM4で
あり、カップリング容量Cx-y は0、Cy-nxは2Cにな
る。したがって、信号配線305に関するカップリング
容量は、それぞれを加算した値である2Cになる。以
下、同様に考えると、図6に示されたレイアウト補正前
及び補正後における見かけ上のカップリング容量が得ら
れる。
【0022】回路の動作速度についての、本実施形態に
よる効果を説明する。図6において、レイアウト補正前
の信号配線303及び305に関するカップリング容量
の最大値はいずれも2Cであり、信号配線304に関す
るカップリング容量の最大値は4Cである。一方、レイ
アウト補正後においては、信号配線303、304及び
305に関するカップリング容量の最大値はいずれも2
Cである。したがって、信号nxを伝送している信号配
線304について、レイアウト補正前後のカップリング
容量の最大値を比較した場合、該最大値は4Cから2C
へと1/2に削減される。また、補正後の他の信号配線
についても、カップリング容量の最大値が2Cに抑えら
れる。これらのことから、レイアウト補正によってカッ
プリング容量を減少させて、回路の動作速度を向上させ
る。
【0023】回路の消費電力についての、本実施形態に
よる効果を説明する。図6において、レイアウト補正前
における各変化のモードに対応するカップリング容量の
合計値は、10Cである。一方、レイアウト補正後にお
ける該合計値は、8Cである。各変化のモードの発生率
が同じと考えると、カップリング容量は全体として20
%削減されたことになる。したがって、レイアウト補正
によって、充放電されるべき電荷量を平均的に減少させ
て、このことにより回路動作時の消費電力を削減する。
【0024】以上説明したように、本実施形態によれ
ば、回路の動作速度及び消費電力に対する影響が大きい
信号配線対を選択して、該信号配線間の間に該影響が小
さい他の信号配線を配置する。このことにより、回路面
積を増大させずに信号配線間のカップリング容量を削減
するので、回路の高速化及び低消費電力化ができる。
【0025】また、これまでの説明においては、回路の
動作速度及び消費電力に対する影響が大きい信号配線対
の間に、該影響が小さい他の信号配線を配置した。該信
号配線対に代えて、いずれも信号及び該信号の反転信号
よりなる信号配線対である、2組の信号配線対を対象と
してもよい。この場合の効果を、図7(a)及び(b)
を参照して説明する。図7(a)及び(b)は、それぞ
れレイアウト補正前及び補正後のレイアウトを示すレイ
アウト図である。論理ゲート401は信号xと該信号x
の反転信号nxとを、論理ゲート402は信号yと該信
号yの反転信号nyとをそれぞれ出力するための論理回
路である。信号y及びnyと、信号x及びnxとは互い
に独立している。図7(a)に示された配線レイアウト
を図7(b)へ変更することによって、図1のモードM
4に相当するカップリング容量Cx-nx及びCy-nyを、よ
り小さいカップリング容量であるCx-y 及びCnx-ny へ
削減できる。
【0026】なお、上述の第1及び第2の実施形態にお
いては、カップリング容量に対して最も大きい影響を有
する信号配線対である、隣接する配線同士であって、そ
れぞれが有する信号である互いに逆相の信号が同一タイ
ミングにおいてそれぞれ別のレベルへ変化する確率が高
い信号配線対を選択した。これに限らず、見かけ上のカ
ップリング容量が0である場合以外、すなわち図1にお
けるモードM1及びM2以外については全てレイアウト
補正対象とすることによって、より回路を高速化かつ低
消費電力化できるレイアウトを設計できる。
【0027】また、消費電力の削減には重点を置かず
に、回路面積をできるだけ小さく維持し、かつ動作速度
を向上させたい場合には、動作速度にとってクリティカ
ルパスとなる信号配線のノードのみをレイアウト補正情
報として与えてもよい。該信号配線とその隣接信号配線
との間隔のみを拡げて配置することによって、又は該信
号配線に隣接させてカップリング容量への影響が少ない
他の配線を配置することによって、回路面積をできるだ
け小さく維持して回路を高速化できる。
【0028】(第3の実施形態)本発明の第3の実施形
態に係る配線レイアウト設計方法及び設計装置につい
て、図面を参照して説明する。図2は、本発明に係る配
線レイアウト設計方法の概略を示すフローチャート図で
ある。図2において、論理回路101、論理値解析工程
102及び配線選択工程103は、第1の実施形態と同
一なので説明を省略する。レイアウト補正工程104
は、該選択された信号配線対の一方にデータ反転素子を
追加して配置する補正工程である。図3に示された例に
おける信号配線対の選択と、該選択の基準となる確率の
決定については、第1の実施形態と同様である。
【0029】図4は、本発明に係る配線レイアウト設計
装置の概略を示す構成図である。図4において、レイア
ウト補正手段205以外の手段は、第1の実施形態と同
一なので説明を省略する。レイアウト補正手段205
は、それぞれ受け取った仮レイアウトデータLTEMP
とレイアウト補正情報LCRCTとに基づいて、選択さ
れた信号配線対の一方にデータ反転素子を追加して配置
することによって配線レイアウトを部分的に変更するた
めのレイアウト補正手段である。また、レイアウト補正
手段205は、該変更された配線レイアウトを表わすた
めの最終レイアウトデータLOUTDを供給する。
【0030】図4の配線レイアウト設計装置の、本実施
形態に特有の動作を説明する。レイアウト補正手段20
5は、受け取ったレイアウト補正情報LCRCTに基づ
いて、受け取った仮レイアウトデータLTEMPにおい
て対応するレイアウト個所を検索し、該検索された個所
において、選択された信号配線対の一方のドライバであ
る論理ゲートの直後にデータ反転素子を挿入する。更に
レイアウト補正手段205は、該データ反転素子が挿入
された後の配線レイアウトに対応する最終レイアウトデ
ータLOUTDを供給する。
【0031】最終レイアウトの例として、図3に示され
た各ノードに対する最終レイアウトを説明する。ノード
番号5と1とをそれぞれ有する信号配線において、それ
ぞれのドライバの出力の直後にデータ反転素子を挿入す
る。このことにより、ノード番号2と5とを有する信号
配線対、及びノード番号1と3とを有する信号配線対に
おいては、いずれも信号は常に同相になるので、逆相で
あるそれぞれの信号がタイミングt1,t2,t3にお
いてそれぞれ別のレベルへ変化する確率が0%になる。
【0032】本実施形態の効果を、図8(a)を参照し
て説明する。図8(a)は、それぞれレイアウト補正前
及び補正後の信号を示すタイミングチャート図である。
図8(a)において、信号xとyとは、互いに逆相であ
って同一タイミングでそれぞれ別のレベルへ変化する信
号であり、それぞれドライバである論理ゲートから出力
され、かつ隣接する信号配線によって伝送される信号で
ある。信号nyは、データ反転素子によって信号yが反
転された信号である。信号x及びyの組合せは、図1の
モードM4に相当するので、配線間に存在する見かけ上
のカップリング容量が最も大きな信号の組合せである。
該カップリング容量が存在する場合における、信号yの
立下り時間tf1について考える。データ反転素子を挿入
した後において、信号x及びnyの組合せは図1のモー
ドM1に相当するので、該データ反転素子の出力以降の
配線間に存在する見かけ上のカップリング容量は0であ
る。したがって、隣接する信号配線間全体において見か
け上のカップリング容量が減少するので、信号nyの立
上り時間は信号yの立下り時間tf1よりも小さくなる。
上述の信号yの立下り時間tf1についての説明は、信号
yの立上り時間に対しても同様に適用できることはいう
までもない。
【0033】本実施形態の効果を、回路図においてカッ
プリング容量を比較する観点から、図9(a)及び
(b)を参照して説明する。図9(a)及び(b)は、
それぞれレイアウト補正前及び補正後の、信号x及びy
を伝送するための回路を示す回路図である。図9(a)
においては、隣接する配線間のすべての部分で、破線で
示された見かけ上のカップリング容量が存在する。図9
(b)において、データ反転素子501は、論理ゲート
の直後に挿入された、受け取った信号を反転して出力す
るための回路素子である。上述のように、該データ反転
素子501の出力以降の配線間に存在する見かけ上のカ
ップリング容量は0になるので、図9(a)においてカ
ッコ内に示されたカップリング容量が除去されたことに
なる。したがって、信号x及びyを伝送するための配線
間のカップリング容量は、データ反転素子501の入力
までの部分にのみ存在するので、該データ反転素子50
1の挿入によってカップリング容量は大幅に削減され
る。
【0034】以上説明したように、本実施形態によれ
ば、回路の動作速度及び消費電力に対する影響が大きい
信号配線対を選択して、該選択された信号配線の一方に
データ反転素子を挿入する。このことにより、隣接する
信号配線間の信号が同相になる確率を高くしてカップリ
ング容量を削減するので、回路の高速化及び低消費電力
化ができる。
【0035】(第4の実施形態)集積回路におけるバス
に代表される信号配線においては、例えばクロックの立
上りのような同一のタイミングに合わせて、レイアウト
において隣接する数本から数十本の信号配線が同時にド
ライブされることが多い。本発明の第4の実施形態に係
るバスのドライブ方法は、このようなバスをドライブす
る方法である。
【0036】本発明の第4の実施形態に係るバスのドラ
イブ方法について、図8(b)を参照して説明する。図
8(b)は、それぞれドライブ方法変更前及び変更後の
信号を示すタイミングチャート図である。図8(b)に
おいて、信号xとyとは、互いに逆相であって同一タイ
ミングでそれぞれ別のレベルへ変化する信号であり、そ
れぞれドライバである論理ゲートから出力され、かつ隣
接する信号配線によって伝送される信号である。本実施
形態に係るバスのドライブ方法は、まず、信号xと同一
タイミングで出力されるべき信号yを遅延時間Tだけ遅
延させて、遅延された信号dyを出力する。次に、信号
xと該遅延された信号dyとを使用して、バスをドライ
ブする。本実施形態のバスのドライブ方法の効果を、図
8(b)を参照して説明する。信号x及びyの組合せ
は、カップリング容量がピーク値をとるタイミングであ
る信号xの立上りにおいては図1のモードM4に相当す
るので、配線間に存在する見かけ上のカップリング容量
は2C、すなわち最も大きな値をとる信号の組合せであ
る。該カップリング容量が最も大きな値をとる場合にお
ける、信号yの立下り時間tf1について考える。バスの
ドライブ方法を変更後、すなわち信号yが遅延された後
における、信号x及びdyの組合せは、カップリング容
量がピーク値をとるタイミングである信号xの立上りに
おいては図1のモードM3に相当するので、配線間に存
在する見かけ上のカップリング容量がCをとる信号の組
合せとなる。したがって、ピーク値をとるタイミングに
おける見かけ上のカップリング容量が減少するので、信
号dyの立下り時間tf2は信号yの立下り時間tf1より
も小さくなる。上述の信号yの立下り時間tf1について
の説明は、信号yの立上り時間に対しても同様に適用で
きることはいうまでもない。
【0037】本実施形態のバスのドライブ方法の効果
を、回路図においてカップリング容量を比較する観点か
ら、図9(a)及び(c)を参照して説明する。図9
(a)及び(c)は、それぞれドライブ方法変更前及び
変更後の、信号x及びyを伝送するための回路を示す回
路図である。図9(a)においては、隣接する配線間の
すべての部分で、破線で示された見かけ上のカップリン
グ容量が存在する。図9(c)において、遅延素子50
2は、論理ゲートの直後に挿入された、受け取った信号
を遅延して出力するための回路素子である。上述のよう
に、カップリング容量がピーク値をとるタイミングであ
る信号xの立上りにおいては、遅延素子502の出力以
降の配線間に存在する見かけ上のカップリング容量は、
該遅延素子502を挿入しない場合、すなわち図9
(a)においてカッコ内に示されたカップリング容量に
比較して、1/2に削減される。
【0038】以上説明したように、本実施形態によれ
ば、同一のタイミングでドライブできるバスを、遅延素
子502によってそれぞれタイミングをずらせてドライ
ブする。このことにより、信号配線間のカップリング容
量のピーク値を削減するので、充放電及び貫通電流を削
減して回路を低消費電力化できる。
【0039】なお、上述の説明においては2本の信号配
線について説明したが、信号配線の数は3以上でもよい
ことはいうまでもない。また、3本以上の信号配線が隣
接して配置されている場合には、すべての信号を遅延さ
せるのではなく、1本おきに遅延させてもよい。このこ
とによって、すべての隣接する信号配線同士を異なるタ
イミングでドライブできるので、使用する遅延素子の数
を削減できる。
【0040】(第5の実施形態)本発明の第5の実施形
態に係る配線レイアウト設計装置について、図10を参
照して説明する。図10は、本発明に係る配線レイアウ
ト設計装置の概略を示す構成図である。図10におい
て、レイアウト合成手段601は、受け取ったネットリ
ストNLISTに基づいてレイアウトを合成し、かつ、
仮レイアウトデータLTEMPを供給するための仮レイ
アウト手段である。レイアウト解析手段602は、受け
取った仮レイアウトデータLTEMPに基づいて、レイ
アウト上におけるノードについて解析し、かつ信号配線
と隣接信号配線との間にカップリング容量を生じる部分
を抽出するための解析手段である。遷移時間計算手段6
03は、レイアウト解析手段602から受け取った抽出
結果に基づいて、配線間のカップリング容量に起因する
信号の遷移時間を計算し、かつ、該計算された遷移時間
に基づいて得られたレイアウト補正情報LCRCTを供
給するための計算手段である。レイアウト補正手段60
4は、それぞれ受け取った仮レイアウトデータLTEM
Pとレイアウト補正情報LCRCTとに基づいて、配線
レイアウトを部分的に変更するためのレイアウト補正手
段である。また、レイアウト補正手段604は、該変更
された配線レイアウトを表わすための最終レイアウトデ
ータLOUTDを供給する。
【0041】図10の配線レイアウト装置の動作を、図
8(b)を参照して説明する。図8(b)は、それぞれ
レイアウト補正前及び補正後の信号を示すタイミングチ
ャート図である。レイアウト合成手段601は、設計対
象となる論理回路の接続情報を記述したネットリストN
LISTを受け取り、該ネットリストNLISTに基づ
き自動配置配線によってレイアウトを合成し、かつ仮レ
イアウトデータLTEMPを供給する。レイアウト解析
手段602は、仮レイアウトデータLTEMPに基づい
て、各ノードを有する信号配線について、それぞれ隣接
信号配線との間のカップリング容量を抽出する。
【0042】以下、遷移時間計算手段603の動作を説
明する。まず、該抽出結果に基づいて、各ノードについ
て配線間のカップリング容量に起因する、信号の立下り
時間tf1をそれぞれ計算する。次に、対象となるノード
を持つ信号配線が有する隣接信号配線へ、ある一定の遅
延時間Tを有する遅延素子が挿入された場合の信号の立
下り時間tf2を計算する。この場合には、遅延素子の挿
入によって信号の立下り時間は減少するので、tf2<t
f1となる。更に、該計算された立下り時間同士の差(t
f1−tf2)を算出して遅延時間Tとの大小を比較する。
tf1−tf2>T、すなわちtf1>T+tf2の場合には、
遅延素子の挿入によって回路全体の応答時間を減少でき
ると判断する。かつ、遅延素子を挿入するための情報と
して、該遅延素子を挿入すべき信号配線が有するノード
番号よりなるレイアウト補正情報LCRCTを供給す
る。一方、tf1−tf2≦T、すなわちtf1≦T+tf2の
場合には、遅延素子を挿入しても回路全体の応答時間を
減少できないと判断して、レイアウト補正情報LCRC
Tを供給しない。
【0043】レイアウト補正手段604は、受け取った
レイアウト補正情報LCRCTから得られるノード番号
に基づいて、仮レイアウトデータLTEMPの該ノード
を有する信号配線を検索する。更に、レイアウト補正手
段604は、該検索された信号配線へ遅延素子を挿入す
るようにレイアウトを補正し、該遅延素子が挿入された
後の配線レイアウトに対応する最終レイアウトLOUT
Dを供給する。
【0044】また、回路の高速化できるかどうかに関係
なく低消費電力化したい場合には、遷移時間計算手段6
03によって立下り時間同士の差(tf1−tf2)と遅延
時間Tとの大小を比較して判断する処理を省略して、遅
延素子を挿入するようにレイアウト補正手段604によ
ってレイアウトを補正すればよい。
【0045】以上説明したように、本実施形態によれ
ば、カップリング容量に起因する信号の遷移時間と、遅
延素子が挿入された後の回路全体の応答時間とを比較し
て、その小さい方を選択する。この場合には、回路を高
速化できる。また、該遷移時間と応答時間とを比較せず
に、挿入された遅延素子によって信号配線間のタイミン
グをそれぞれずらせてドライブする。この場合には、信
号配線間のカップリング容量のピーク値を削減するの
で、充放電及び貫通電流を削減して回路を低消費電力化
できる。
【0046】なお、これまで説明した各実施形態におい
て、信号配線を出力する回路は論理ゲートに限らず、フ
リップフロップ、パストランジスタゲート等でもよく、
論理セル、フリップフロップセル、パストランジスタゲ
ートセル等でもよい。
【0047】
【発明の効果】以上説明してきたように、本発明によれ
ば、回路の動作速度及び消費電力に対して影響を有する
信号配線対について、間隔又は配置を変更することによ
って該影響を有する信号配線間のカップリング容量を削
減するので、回路面積の増加を抑制しつつ回路を高速化
かつ低消費電力化できる。また、回路の動作速度及び消
費電力に対して影響を有する信号配線対の一方にデータ
反転素子を挿入することによって、該影響を有する信号
配線間のカップリング容量を削減するので、回路を高速
化かつ低消費電力化できる。また、同時にドライブでき
る信号配線をずらせたタイミングでドライブすることに
よって、該信号配線間のカップリング容量のピーク値を
削減するので、回路を低消費電力化できる。また、信号
配線と隣接信号配線との間のカップリング容量に起因す
る信号の遷移時間を算出して、該算出した遷移時間に基
づき該信号配線と隣接信号配線とがそれぞれ伝送する信
号を異なるタイミングでドライブすることによって、該
カップリング容量のピーク値を削減するので、回路を低
消費電力化できる。
【図面の簡単な説明】
【図1】信号の変化と見かけ上のカップリング容量との
関係を示す説明図である。
【図2】本発明の第1、第2又は第3の実施形態に係る
配線レイアウト設計方法の概略を示すフローチャート図
である。
【図3】配線の各ノードにおける状態毎の信号を示すタ
イミングチャート図である。
【図4】本発明の第1、第2又は第3の実施形態に係る
配線レイアウト設計装置の概略を示す構成図である。
【図5】(a)及び(b)は、本発明の第2の実施形態
に係る配線レイアウト設計方法又は設計装置による、補
正前及び補正後のレイアウトを各々示すレイアウト図で
ある。
【図6】図5(a)のレイアウトを(b)に補正した際
の、補正前及び補正後における信号の変化と見かけ上の
カップリング容量との関係を各々示す説明図である。
【図7】(a)及び(b)は、本発明の第2の実施形態
に係る配線レイアウト設計方法又は設計装置の変形例に
よる、補正前及び補正後のレイアウトを各々示すレイア
ウト図である。
【図8】(a)は、本発明の第3の実施形態に係る配線
レイアウト設計方法又は設計装置によるレイアウト補正
前及び補正後の信号を示すタイミングチャート図であ
る。(b)は、本発明の第4の実施形態に係るバスのド
ライブ方法によるドライブ方法変更前及び変更後の信
号、並びに第5の実施形態に係る配線レイアウト設計装
置によるレイアウト補正前及び補正後の信号を各々示す
タイミングチャート図である。
【図9】(a)はレイアウト補正前の回路及びバスのド
ライブ方法変更前に使用する回路を、(b)は本発明の
第3の実施形態に係る配線レイアウト設計方法又は設計
装置によるレイアウト補正後の回路を、(c)は本発明
の第4の実施形態に係るバスのドライブ方法において使
用する回路を各々示す回路図である。
【図10】本発明の第5の実施形態に係る配線レイアウ
ト設計装置の概略を示す構成図である。
【符号の説明】 101 論理回路 102 論理値解析工程 103 配線選択工程 104 レイアウト補正工程(配線配置工程、素子追加
工程) 201 レイアウト合成手段(配線仮配置手段) 202 レイアウト解析手段 203 論理値解析手段 204 配線選択手段 205 レイアウト補正手段(配線配置手段) LCRCT レイアウト補正情報 LOUTD 最終レイアウトデータ LTEMP 仮レイアウトデータ NLIST ネットリスト TVCTR テストベクタ

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の回路設計における配線レイア
    ウト設計方法であって、 各ノードの論理値を各状態毎に解析する論理値解析工程
    と、 前記解析の結果に基づいて、信号を伝送するための第1
    の信号配線と該信号が反転された信号すなわち反転信号
    を伝送する確率が高い第2の信号配線とを選択する配線
    選択工程と、 前記第1及び第2の信号配線間の間隔を拡げて配置する
    配線配置工程とを備えたことを特徴とする配線レイアウ
    ト設計方法。
  2. 【請求項2】 集積回路の回路設計における配線レイア
    ウト設計方法であって、 各ノードの論理値を各状態毎に解析する論理値解析工程
    と、 前記解析の結果に基づいて、信号を伝送するための第1
    の信号配線と該信号が反転された信号すなわち反転信号
    を伝送する確率が高い第2の信号配線とを選択する配線
    選択工程と、 前記第1及び第2の信号配線間に少なくとも1つの他の
    信号配線を配置する配線配置工程とを備えたことを特徴
    とする配線レイアウト設計方法。
  3. 【請求項3】 集積回路の回路設計における配線レイア
    ウト設計方法であって、 各ノードの論理値を各状態毎に解析する論理値解析工程
    と、 前記解析の結果に基づいて、信号を伝送するための第1
    の信号配線と該信号が反転された信号すなわち反転信号
    を伝送する確率が高い第2の信号配線とを選択する配線
    選択工程と、 前記第1又は第2の信号配線のいずれかに信号反転素子
    を挿入する素子追加工程と、 そのいずれかに前記信号反転素子が挿入された第1及び
    第2の信号配線を、隣接して配置する配線配置工程とを
    備えたことを特徴とする配線レイアウト設計方法。
  4. 【請求項4】 請求項1、2又は3のいずれかに記載さ
    れた配線レイアウト設計方法において、 前記配線選択工程は、ネットリストに基づいて論理値が
    “1”になる確率が高い信号配線と“0”になる確率が
    高い信号配線とを選択し、かつ、該選択された信号配線
    が各々論理的な関連を有する信号配線の中から前記第1
    及び第2の信号配線を選択することを特徴とする配線レ
    イアウト設計方法。
  5. 【請求項5】 集積回路におけるバスのドライブ方法で
    あって、 前記バスを構成する信号配線のうち、レイアウトにおい
    て隣接しかつ同一のタイミングで各々ドライブできる信
    号配線を、各々異なるタイミングでドライブすることを
    特徴とするバスのドライブ方法。
  6. 【請求項6】 集積回路の回路設計における自動配置配
    線のための配線レイアウト設計装置であって、 受け取ったネットリストに基づいて各ノードの論理値を
    各状態毎に解析するための論理値解析手段と、 各ノードの信号を伝送するための信号配線を仮配置する
    ための配線仮配置手段と、 前記解析と仮配置との結果に基づいて、第1の信号配線
    と、該信号が反転された信号すなわち反転信号を伝送す
    る確率が高くかつ前記第1の信号配線に隣接する第2の
    信号配線とを選択するための配線選択手段と、 前記第1及び第2の信号配線間の間隔を拡げて配置する
    ための配線配置手段とを備えたことを特徴とする配線レ
    イアウト設計装置。
  7. 【請求項7】 集積回路の回路設計における自動配置配
    線のための配線レイアウト設計装置であって、 受け取ったネットリストに基づいて各ノードの論理値を
    各状態毎に解析するための論理値解析手段と、 各ノードの信号を伝送するための信号配線を仮配置する
    ための配線仮配置手段と、 前記解析と仮配置との結果に基づいて、第1の信号配線
    と、該信号が反転された信号すなわち反転信号を伝送す
    る確率が高くかつ前記第1の信号配線に隣接する第2の
    信号配線とを選択するための配線選択手段と、 前記第1及び第2の信号配線間に少なくとも1つの他の
    信号配線を配置するための配線配置手段とを備えたこと
    を特徴とする配線レイアウト設計装置。
  8. 【請求項8】 集積回路の回路設計における自動配置配
    線のための配線レイアウト設計装置であって、 受け取ったネットリストに基づいて各ノードの論理値を
    各状態毎に解析するための論理値解析手段と、 各ノードの信号を伝送するための信号配線を仮配置する
    ための配線仮配置手段と、 前記解析と仮配置との結果に基づいて、第1の信号配線
    と、該信号が反転された信号すなわち反転信号を伝送す
    る確率が高くかつ前記第1の信号配線に隣接する第2の
    信号配線とを選択するための配線選択手段と、 前記第1又は第2の信号配線の一方に信号反転素子を挿
    入するための素子追加手段と、 その一方に前記信号反転素子が挿入された第1及び第2
    の信号配線を配置するための配線配置手段とを備えたこ
    とを特徴とする配線レイアウト設計装置。
  9. 【請求項9】 請求項6、7又は8のいずれかに記載さ
    れた配線レイアウト設計装置において、 前記配線選択手段は、ネットリストに基づいて論理値が
    “1”になる確率が高い信号配線と論理値が“0”にな
    る確率が高い信号配線とを選択し、かつ、該選択された
    信号配線が各々論理的な関連を有する信号配線の中から
    前記第1及び第2の信号配線を選択するための機能を備
    えたことを特徴とする配線レイアウト設計装置。
  10. 【請求項10】 集積回路の回路設計における配線レイ
    アウト設計装置であって、 信号配線と該信号配線に隣接する隣接信号配線との間の
    カップリング容量による信号の遷移時間を計算するため
    の遷移時間計算手段と、 計算された遷移時間に基づいて、前記信号配線と隣接信
    号配線とを各々ドライブするタイミングを異ならせるた
    めのタイミング変更手段とを備えたことを特徴とする配
    線レイアウト設計装置。
JP9180940A 1996-10-17 1997-07-07 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法 Withdrawn JPH10178100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9180940A JPH10178100A (ja) 1996-10-17 1997-07-07 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27441296 1996-10-17
JP8-274412 1996-10-17
JP9180940A JPH10178100A (ja) 1996-10-17 1997-07-07 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法

Publications (1)

Publication Number Publication Date
JPH10178100A true JPH10178100A (ja) 1998-06-30

Family

ID=26500291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9180940A Withdrawn JPH10178100A (ja) 1996-10-17 1997-07-07 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法

Country Status (1)

Country Link
JP (1) JPH10178100A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405350B1 (en) 1997-07-18 2002-06-11 Nec Corporation System and method for improving crosstalk errors via the insertion of delay gates
US6523158B1 (en) 1999-10-12 2003-02-18 Nec Corporation Wiring designing method for semiconductor integrated circuit
US6868001B2 (en) 2001-08-16 2005-03-15 Renesas Technology Corp. Semiconductor memory device
US6985004B2 (en) 2001-02-12 2006-01-10 International Business Machines Corporation Wiring optimizations for power

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405350B1 (en) 1997-07-18 2002-06-11 Nec Corporation System and method for improving crosstalk errors via the insertion of delay gates
US6523158B1 (en) 1999-10-12 2003-02-18 Nec Corporation Wiring designing method for semiconductor integrated circuit
US6985004B2 (en) 2001-02-12 2006-01-10 International Business Machines Corporation Wiring optimizations for power
US7346875B2 (en) 2001-02-12 2008-03-18 International Business Machines Corporation Wiring optimizations for power
US7469395B2 (en) 2001-02-12 2008-12-23 International Business Machines Corporation Wiring optimizations for power
US6868001B2 (en) 2001-08-16 2005-03-15 Renesas Technology Corp. Semiconductor memory device

Similar Documents

Publication Publication Date Title
US5883808A (en) Logic circuit optimization apparatus and its method
US6505322B2 (en) Logic circuit design method and cell library for use therewith
US7207022B2 (en) Layout design method for semiconductor integrated circuits
US7352212B2 (en) Opposite-phase scheme for peak current reduction
US20020129325A1 (en) Engineering-change method of semiconductor circuit
US6510542B1 (en) Method of placing a repeater cell in an electricalcircuit
JPH10178100A (ja) 配線レイアウト設計方法及び設計装置並びにバスのドライブ方法
US6873178B2 (en) Skewed bus driving method and circuit
US6128347A (en) Signal transmission circuit with protection line driven with signal having same phase as transmission signal
JP2002158286A (ja) 半導体集積回路とそのクロック分配方法
JPH10133768A (ja) クロックシステム、半導体装置、半導体装置のテスト方法、及びcad装置
US20080079468A1 (en) Layout method for semiconductor integrated circuit
JP3320469B2 (ja) データ処理回路配置
US20050068080A1 (en) Timing-flexible flip-flop element
US20030117185A1 (en) Circuit device
JP2828041B2 (ja) クロック分配方法及びクロック分配回路
JP2000276504A (ja) 論理接続情報変換装置
JP2004048313A (ja) ダイナミック回路
JP2000029923A (ja) 自動配置配線装置及び半導体集積回路
US5856746A (en) Logic speed-up by selecting true/false combinations with the slowest logic signal
JP2000029563A (ja) 動作タイミング制御機能を有するシステム
US7519926B2 (en) Semiconductor device and method for designing the same
JPH07253825A (ja) 半導体集積回路のクロック信号分配方法およびこの方法に用いられる周波数逓倍器
US8078900B2 (en) Asynchronous absorption circuit with transfer performance optimizing function
US6701423B2 (en) High speed address sequencer

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907