JPH10175070A - アーク加工用電源装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】出力零の近くでも出力に跳躍が生じない安定し
た動作を実現させ、また装置を小形化し安価にする。 【解決手段】出力の調整を、ブリッジ接続されたスイッ
チング素子のＯＮ−ＯＦＦ制御を出力設定に基づき位相
差で行うことにより行うようにする。基準信号発生器２
１、電圧制御発振器２５、位相比較器２２、ローパスフ
ィルタ２３を中心とする構成により、素子の駆動信号Ｐ
１、Ｐ２とＰ３、Ｐ４には、同一の周波数でかつ差信号
ΔＳに相当する分だけ位相がずれている信号が与えられ
る。ΔＳは、出力設定器１８の信号Ｓｒと出力検出器１
６の信号Ｓｆとの差である。動作がスイッチング素子の
導通・遮断遅れ時間に影響されないため大容量の遅い素
子を用いても出力を０〜１００％に連続的に変化させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は直流電源をインバー
タ回路によって高周波交流に変換した後に再度整流して
直流とする方式のアーク溶接、切断、プラズマアーク加
工等に用いるアーク加工用電源装置の改良に関するもの
である。

【０００２】

【従来の技術】従来、アーク加工用電源として直流電源
をインバータ回路により数KHz ないし数１０KHz の高周
波交流に変換した後に再度整流して直流出力を得る方式
のものが小形、軽量化および高精度の出力制御を目的と
して製作されている。

【０００３】図８は上記のようにした直流出力のアーク
加工用電源装置の例を示す接続図である。同図におい
て、１は交流電源であり、単相商用交流または３相商用
交流の電源が用いられる。２は交流電源１からの電力を
整流して直流に変換する一次整流回路であり、簡単な平
滑回路を含むこともある。３ないし６はブリッジ接続さ
れたスイッチング素子であり、後述するＰＷＭ制御回路
１９からの駆動信号によって、ブリッジ回路の相対向す
る辺を構成するスイッチング素子３と６、またはスイッ
チング素子４と５がそれぞれ１対となり、これらの各対
をなす２個のスイッチング素子が交互に導通と遮断とを
くりかえして一次整流回路２の出力を高周波の交流に変
換するインバータ回路を構成している。７ないし１０は
スイッチング素子３ないし６にそれぞれ逆極性で並列に
接続されたダイオードであり、スイッチング素子３ない
し６に逆方向の電圧が印加されるのを防止するために設
けられている。１１は出力変圧器であり、スイッチング
素子３ないし６にて構成されるインバータ回路の出力電
圧をアーク加工に適した電圧に変換する。１２は出力変
圧器１１の出力を再度整流して直流とする二次整流回
路、１３は二次整流回路１２と出力端子（ａ）との間に
直列に接続された直流リアクトル、１４は出力端子
（ａ）に接続されたアーク加工用電極、１５は出力端子
（ｂ）に接続された被加工物である。１６は出力検出
器、１７は出力設定器１８の出力信号Ｓr と出力検出器
１６の出力信号Ｓf とを比較して差信号ΔＳ＝Ｓr −Ｓ
f を出力する比較器、１９は比較器１７の出力信号ΔＳ
に応じてデューティサイクルが決定されるＰＷＭ制御回
路であり、スイッチング素子３、６およびスイッチング
素子４、５を交互に所定の時間幅で導通させる駆動信号
を出力する。

【０００４】図８の従来装置においては、交流電源１か
らの電力は一次整流回路２にて整流・平滑されて直流と
なり、スイッチング素子３ないし６にて構成されるイン
バータ回路にて高周波交流に変換された後に出力変圧器
１１にて所定の電圧となる。出力変圧器１１の出力電圧
は二次整流回路１２にて再び直流に変換されて直流リア
クトル１３を経て出力端子（ａ）（ｂ）からアーク加工
用電極１４および被加工物１５に供給され、これによっ
て両者間に加工用アークが発生する。この出力は出力検
出器１６にて検出されて出力設定器１８の設定値と比較
され、差信号ΔＳが演算される。ＰＷＭ制御回路１９は
この差信号ΔＳを入力として入力信号が減少する方向に
出力パルスの導通時間率即ちデューティサイクルを調整
してインバータ回路を駆動する。この結果、出力は設定
値に対応した一定値に保たれる。

【０００５】

【発明が解決しようとする課題】上記の従来装置におい
ては、出力設定器の設定値を変化させることによって出
力電流または出力電圧を変化させるものであるが、その
構造上出力設定値を小さくしてゆくときに小出力域にお
いて出力変化に跳躍点が生じ、スムーズに変化しない部
分が現われる。

【０００６】図９はこの現象を説明するための線図であ
り、同図（ａ）、（ｃ）および（ｅ）はＰＷＭ制御回路
１９からの出力信号を示し、同図（ｂ）、（ｄ）および
（ｆ）はこれによって導通するスイッチング素子を流れ
る電流の時間的変化の様子を示す。

【０００７】図９に示すように、スイッチング素子は駆
動信号が供給されると導通遅延時間ｔ_d の後に電流が流
れ始め次第に増加して上昇時間ｔ_r の後に最大電流に達
する。次に駆動信号が遮断されると蓄積時間ｔ_stg の後
に電流が減少を始め、さらに下降時間ｔ_f の後に完全遮
断となる。これらの遅れ時間ｔ_d 、ｔ_r 、ｔ_stg 、ｔ_f
はスイッチング素子に対する駆動信号の波形を工夫する
ことによりある程度は改善することができるが完全には
零にはできない。このために出力電流設定器１８の設定
値が大きく駆動信号の幅が図９（ａ）に示すようにこれ
らの遅れ時間に較べて広いときはあまり影響しないが、
出力電流設定器の設定値を小さくしていったときに図９
（ｃ）に示すように駆動信号の幅がこれらの遅れ時間の
幅に近くなると無視できなくなる。

【０００８】即ち、この駆動信号の幅が図９（ｃ）のよ
うな（ｔ_d ＋ｔ_r ）よりも若干大となるときには同図
（ｄ）に示すようにスイッチング素子の導通期間が（ｔ
_r ＋ｔ_stg ＋ｔ_f ）であるが図９（ｅ）に示すように駆
動信号の幅が（ｔ_d ＋ｔ_r ）よりも狭くなると図９
（ｆ）に示すように零へと急変することになる。図１０
に出力設定の最小値近辺における設定値と出力との関係
を示す。同図に示すように出力設定値が零から（ｔ_d ＋
ｔ_r ）までは出力も零であり、（ｔ_d ＋ｔ_r ）を越える
と急に（ｔ_r ＋ｔ_stg ＋ｔ_f ）に相当する出力となる。

【０００９】ここで、インバータ回路の出力波形の半周
期を考えてみると、この半周期の長さはインバータ回路
の動作周波数が１０KHz のときには５０μｓ、２０KHz
では２５μｓ、４０KHz では１２．５μｓである。これ
に対して、スイッチング素子としてスイッチング用パワ
ートランジスタを用いるときには、例えば定格容量が３
００Ａ、１２００Ｖのもので遮断時にベース電流を逆方
向に流して高速化を図ったとしてもｔ_d ＋ｔ_r ＝３μ
ｓ、ｔ_stg ＝１５μｓ、ｔ_f ＝３μｓ程度の値となって
おり、ｔ_r を無視してもｔ_stg ＋ｔ_f ＝１８μｓとな
る。

【００１０】したがって、このようなパワートランジス
タを用いるときはインバータ回路の周波数が１０KHz で
あっても１８／５０＝０．３６、即ち最大出力の３６％
が最小出力となり、それよりも出力電流を低下させよう
とすると図１０に示すように出力は急速に零となってし
まう。このために出力調整範囲は１００％〜３６％の範
囲となり、ほとんど実用にならない範囲となる。

【００１１】この出力調整範囲は、蓄積時間ｔ_stg の短
いものを採用すれば広くすることが可能であるが、一般
に電流容量の大きな素子ほどこのｔ_stg は長くなる傾向
にある。このためにｔ_stg の短い小容量の素子を並列に
して使用することが必要となるが、並列接続のための多
くの製作工数が必要となるばかりでなく、素子の合計価
格も合計容量と同容量の１個の素子を使用するときに比
べて高くなり、また装置も大型化してしまうことにな
る。

【００１２】さらに、インバータ回路の動作周波数が人
間の可聴周波数内（２０KHz 以下）であるとインバータ
回路の動作音が強烈な雑音となって作業環境を悪化させ
ることから、インバータ回路の動作周波数は２０KHz 以
上、望ましくは４０KHz 程度にまで高くすることが要求
されている。このためにインバータ回路に用いるスイッ
チング素子としては蓄積時間ｔ_stg が数桁小さいＭＯＳ
・ＦＥＴの比較的小容量のものを複数個並列に接続して
用いなければならず、高価な高速ＭＯＳ・ＦＥＴが必要
となるばかりでなく、並列接続のために大形化がさけら
れないものであった。

【００１３】

【課題を解決するための手段】本発明は上記従来装置の
課題を解決するために、インバータ回路を構成する４個
のスイッチング素子のうち相対向する辺を構成して各１
対となって駆動されるスイッチング素子の片方を他方に
対して出力設定値に対応した位相差を持って導通させる
ようにして、インバータ回路の出力を出力変圧器にて取
り出し、スイッチング素子そのものは一定のデューティ
サイクルと周波数で動作させたまま、位相差を変化させ
ることによって出力を零から１００％まで跳躍点なく連
続的に変化させ得るようにしたアーク加工用電源装置を
提案したものである。

【００１４】

【作用】本発明の装置においては、導通位相が異なるブ
リッジ回路の相対向する辺を構成する２個のスイッチン
グ素子が共に導通状態にあるときのみ出力が二次整流回
路に現われるので、インバータ回路の動作周期をスイッ
チング素子の各動作遅れ時間の和に等しい長さ近くまで
短かく設定しても出力を１００％から０％まで連続的に
調整可能となる。このために比較的遅いスイッチング素
子を用いても高い周波数で動作させることが可能とな
る。

【００１５】

【発明の実施の形態】図１は本発明の実施の形態の例を
示す接続図である。同図において、２１は基準信号発振
器であり、導通時間率（ＯＮデューティ）が約５０％の
矩形波を出力し、スイッチング素子３ないし６からなる
インバータ回路の動作周波数を決定する。２２は位相比
較器であり２つの入力信号の位相差に応じた電圧信号を
出力する公知の乗算器形、ディジィタル形、位相周波数
比較器などの位相比較器が用いられる。２３はローパス
フィルタであり、位相比較器２２の出力のうち高周波成
分を除去する。２４は加算器、２５は電圧制御発振器、
２６，２７は入力信号のローレベルをハイレベルにまた
ハイレベルをローレベルにそれぞれ反転する極性反転回
路、２８ないし３１は入力信号を必要に応じて増幅して
各スイッチング素子を駆動する増幅器である。その他は
図９に示した従来装置と同機能のものに同符号を付して
ある。

【００１６】基準信号発振器２１の出力は直接増幅器２
８に入力されてブリッジ回路の相対向する辺を構成する
一方の対となるスイッチング素子３と６とのうち一方の
素子３を駆動し、同時に極性反転回路２６にて極性反転
されて増幅器２９に入力されてブリッジ回路の相対向す
る辺を構成する他方の対となるスイッチング素子４と５
とのうちの一方の素子４を駆動する。さらに基準信号発
振器２１の出力はまた電圧制御発振器２５の出力信号と
位相比較器２２にて比較されて両入力信号の位相差に相
当する電圧が演算される。この位相比較器２２の出力は
ローパスフィルタ２３にて高周波成分が除去されて加算
器２４の一方の入力となる。一方、出力設定器１８の設
定値Ｓr は出力検出器１６の出力信号Ｓf と比較器１７
にて比較されて差信号ΔＳ＝Ｓr −Ｓf となり、加算器
２４の他方の入力となる。加算器２４において、ローパ
スフィルタ２３の出力と比較器１７の出力とが加算され
て電圧制御発振器２５に入力され、電圧制御発振器２５
は入力電圧に対応した周波数でかつＯＮデューティが約
５０％の矩形波状のパルス信号を出力する。この電圧制
御発振器２５の出力信号は直接増幅器３１に入力されて
スイッチング素子４に対向する辺をなす他方のスイッチ
ング素子５を駆動すると同時に極性反転回路２７にて極
性が反転された後に増幅器３０に入力されてスイッチン
グ素子３に対向する辺をなす他方のスイッチング素子６
を駆動する。また電圧制御発振器２５の出力は位相比較
器２２にフィードバックされる。

【００１７】上記において、出力検出器１６、比較器１
７、出力設定器１８、基準信号発振器２１、位相比較器
２２、ローパスフイルタ２３、加算器２４、電圧制御発
振器２５、極性反転回路２６および２７は位相制御回路
を構成している。

【００１８】次に図１の位相制御回路の動作について説
明する。図１において、電圧制御発振器２５の発振周波
数ｆ_o が基準信号発信器２１の出力信号と比較されて両
信号の位相の差に応じた電圧が位相比較器２２とローパ
スフイルタ２３とによって算出される。いま仮に電圧制
御発信器２５がある周波数で発信していたとしてこの発
信周波数ｆ_o が基準信号発信器２１の出力信号ｆ^ref よ
りも低いかまたは位相が遅れていたときは、この差に相
当するだけローパスフイルタ２３の出力信号Ｓi が増加
する。この信号Ｓi は誤差信号ΔＳと加算器２４で加算
されて和の信号ΔＳ＋Ｓi となりこの信号の増加分に相
当するだけ電圧制御発信器２５の発信周波数が高くな
る。この高くなった電圧制御発信器２５の出力信号が基
準信号発信器２１の発信周波数よりもまだ低いか位相が
遅れているときは、同様の経過により電圧制御発信器２
５の発信周波数をより高くするように動作を続ける。一
方、逆に電圧制御発信器２５の発信周波数が基準信号発
信器２１の発信周波数よりも高いかまたは位相が進んで
いるときは、その差が位相差検出器２２にて算出され
て、その差に相当する電圧がローパスフイルタ２３を介
して信号Ｓi となり、加算器２４にて誤差信号ΔＳと加
算される結果、電圧制御発信器２５に入力される信号Δ
Ｓ＋Ｓi は低くなり、電圧制御発信器２５の発信周波数
はその分だけ低下する。このようにして、電圧制御発信
器２５の出力信号が基準信号発信器２１の出力信号ｆ_o
に対してΔＳだけ変化した位相となった時に安定し、２
３の出力はその時点の出力状態に落ち着くことになる。

【００１９】上記の結果、電圧制御発振器２５は基準信
号発振器２１の出力周波数と同一の周波数でかつ差信号
ΔＳに相当する分だけ位相がずれた信号を出力すること
になり、この差信号ΔＳは基準信号発振器２１の出力信
号Ｓr と出力検出器１６の出力信号Ｓf 都の差であるか
ら、結局この信号と基準信号発振器２１の出力信号とに
よって増幅器２８ないし３１を介してスイッチング素子
３ないし６を駆動すると出力変圧器１１には出力設定器
２１の設定値Ｓr に対応した出力が現われることにな
る。

【００２０】図２は図１の装置の動作を説明するための
線図である。同図において（ａ）は基準信号発振器２１
の出力、（ｂ）はこれを極性反転回路２６によって反転
した出力、（ｃ）は電圧制御発振器２５の出力信号、
（ｄ）はこれを極性反転回路２７によって反転した出
力、（ｅ）は増幅器２８の出力、（ｆ）は増幅器２９の
出力、（ｇ）は増幅器３０の出力、（ｈ）は増幅器３１
の出力、（ｉ）は出力変圧器１１の出力をそれぞれ時間
の経過とともに示したものである。

【００２１】図１および図２に示すように、スイッチン
グ素子駆動信号Ｐ₁ ，Ｐ₂ とＰ₃ ，Ｐ₄ とは出力設定器
１８の設定値Ｓr に対応した位相Φだけずれた信号とな
る。この信号Ｐ₁ ないしＰ₄ にて導通期間が制御される
ブリッジ接続されたスイッチング素子３ないし６はブリ
ッジ回路を構成する相対向する辺を構成する各１対のス
イッチング素子３と６または４と５とがそれぞれ共に導
通している期間のみ出力変圧器に電力が供給されて、２
次整流回路１２に出力が現われ、これが整流されて直流
リアクトル１３にて平滑されて出力端子（ａ）、（ｂ）
間に現われることになる。また図１の装置の場合、２次
整流回路１２がブリッジ接続されたダイオードからなる
両波整流回路であるのでこのブリッジ接続されたダイオ
ードがフライホイールダイオードを兼ねて、リアクトル
１３とともに断続する出力変圧器の出力を平滑する役割
を果している。

【００２２】また上記から判るようにインバータ回路を
構成するスイッチング素子３ないし６それぞれのＯＮデ
ューティと総合出力とは無関係であり、総合出力はブリ
ッジ回路の相対向する辺を構成するスイッチング素子の
導通する位相差のみによって決定される。それ故、各ス
イッチング素子のＯＮデューティは常に最大となるよう
に基準信号発振器２１の出力波形もＯＮデューティを約
５０％にしてある。このためにスイッチング素子３と６
および４と６に供給する駆動信号も単に極性反転回路２
６，２７によって極性反転させるだけでよいので、従来
のような２相分離回路が不要となり、回路が簡単とな
る。この結果、総合出力として最大出力を指定したとき
には各スイッチング素子に実際に電流が流れる期間も５
０％（即ち、導通期間の全域に等しい期間）に達し、ス
イッチング素子の電流容量を有効に利用できる。

【００２３】また、図１に示した実施の形態の例におい
て、出力検出器として出力電流を検出してこれを設定値
と比較するときは、出力電流を設定値に保つ定電流特性
のアーク加工用電源装置が得られ、また出力検出器とし
て出力電圧を検出するものを用いてこれを設定値と比較
すれば、出力電圧を設定値に保つ定電圧特性のアーク加
工用電源装置が得られる。さらには出力電流、出力電圧
ともに検出してそれぞれ設定値と比較し、両方の差信号
に所定の係数を乗じて加算した信号によってスイッチン
グ素子を導通する位相差を制御するときは所定の出力電
圧・電流特性を有するアーク加工用電源装置が得られ
る。

【００２４】図３は本発明の別の実施の形態の例を示す
接続図である。同図の実施例においては図１に示した実
施例に加えて、直流リアクトルと出力端子との間に出力
極性を切りかえるためのブリッジ接続されたスイッチン
グ素子からなる極性切替回路３２および極性切替制御回
路３３を設けたものである。ここで極性切替回路３２は
極性切替制御回路３３が信号Ｐ₅ のみを出力するときは
スイッチング素子３２ａ、３２ｂのみが導通し、出力端
子（ａ）側が正の極性の直流出力となり、信号Ｐ₆ のみ
を出力するときはスイッチング素子３２ｃ、３２ｄのみ
が導通して、出力端子（ｂ）側が正の極性の直流出力と
なる。さらに信号Ｐ₅ とＰ₆ とを所定のくりかえし周期
とデューティサイクルとによって交互に出力するときは
スイッチング素子３２ａ、３２ｂまたはスイッチング素
子３２ｃ、３２ｄが交互に導通・遮断をくりかえし、所
定の正・負比率の交流出力が得られることになる。この
場合、直流出力、交流出力にかかわらず、導通期間の一
部にスイッチング素子が不完全飽和となる期間を設けれ
ば、その期間を低電流または低電圧出力期間とし、完全
飽和期間を高電流または高電圧出力期間としたパルス波
形を得ることができる。

【００２５】図４は図３に示した装置の変形例に相当す
る実施の形態の例であり、出力変圧器１１ａとしてセン
タータップ付の２次巻線を用意し、このセンタータップ
を出力端子（ｂ）に接続してある。３４は二次整流回路
であり、直列接続された出力変圧器の両端にそれぞれ正
・負両出力を得るためのセンタータップ式両波整流回路
である。３５は直流リアクトルであり、２つの巻線３５
ａ、３５ｂが共通の鉄心に巻かれており、かつ両巻線は
図中に・印で示すようにそれぞれに流れる２次整流回路
３４の出力電流によって共有する鉄心に同一方向の磁束
を生ずる極性にその巻方向が定められている。３６は極
性切替回路であり、互いに逆方向に電流を流す極性に定
められたスイッチング素子３６ａと３６ｂとからなる。
３７は極性切替制御回路であり、図３に示した実施例の
極性切替制御回路３３と同機能のものである。

【００２６】図４の装置においては、出力変圧器１１ａ
の出力は二次整流回路３４にて両波整流されてかつ正・
負両極性の直流出力となってリアクトル巻線３５ａ、３
５ｂを経て極性切替回路３６のスイッチング素子３６
ａ、３６ｂに供給される。いま極性切替回路３６のスイ
ッチング素子３６ａが導通していると出力端子（ａ）
側、即ち電極１４が正となる極性の出力が発生し、電流
はリアクトル３５の巻線３５ａ、極性切替回路３６のス
イッチング素子３６ａ、出力端子（ａ）、電極１４、加
工アーク、被加工物１５、出力端子（ｂ）、出力変圧器
１１ａの２次巻線のセンタータップの経路を流れる。次
にスイッチング素子３６ａが遮断すると同時にスイッチ
ング素子３６ｂを導通させると、それまでリアクトル巻
線３５ａに流れていた電流は急減しようとするが電磁誘
導により共通鉄心に巻かれているリアクトル巻線３５ｂ
はこの電流の急減を防げる方向の電圧を図中に矢印で示
す極性に発生する。この誘起電圧の極性は新たに導通し
始めるスイッチング素子３６ｂの導通によって流れ始め
る電流の極性と同じ極性である。このために、スイッチ
ング素子３６ａを遮断し同時にスイッチング素子３６ｂ
を導通させると、回路にはこの切替の直前に流れていた
電流と同じ値の電流が先とは逆の極性の被加工物１５か
ら電極１４に向う方向に流れ始める。この結果電極１４
から被加工物１５に向って流れていた電流は急峻にその
極性が反転して被加工物１５から電極１４に向って流れ
ることになる。スイッチング素子３６ｂが導通している
状態から遮断し、スイッチング素子３６ａが導通すると
きも同様に出力電流はその絶対値が同じで極性のみ反転
した電流に急峻に変化することになる。この結果、出力
電流の極性反転に際してアークが一旦消滅した後の再点
弧が容易となり、交流アーク加工が安定に継続できるも
のである。

【００２７】なお、上記説明においては電極と被加工物
のみを対象として出力するアーク加工用電源装置に本発
明を適用する場合についてのみ説明したが、出力電圧の
一部をパイロットアーク用電極に導いて加工用アークの
起動に先立ち電極との間にパイロットアークを発生さ
せ、このパイロットアークを被加工物に移行させて加工
を行うプラズマアーク加工用電源にも本発明が適用でき
るのはもちろんである。

【００２８】図５は、プラズマアーク加工用電源装置に
本発明を適用したときの実施の形態の例を示す接続図で
ある。同図において３９はパイロットアーク電流制限用
抵抗器であり、二次整流回路１２の正出力端子とパイロ
ットアーク出力用端子（ｃ）との間に接続されている。
３８はパイロットアーク用電極であり、加工用電極１４
の周囲にプラズマ生成ガスを供給し、先端の狭い開口部
からアークによってプラズマ化されたガスを高速で噴出
させるためのノズルを共用しているので一般にノズル電
極と呼ばれている。その他の構成要素は図１に示した装
置と同機能のものに同符号を付してあるので説明は省略
する。

【００２９】図５の装置において、図示を省略した高周
波点弧手段により加工用電極１４とパイロットアーク用
電極（ノズル電極）３８との間に抵抗器３９によって制
限された小電流のアーク（パイロットアーク）を点弧
し、同時にノズル内にプラズマ生成ガスを供給すると、
このプラズマ生成ガスがパイロットアークによって電離
してイオン化され、このイオン化されたガスが加工用電
極１４とノズル電極３８とを被加工物１５に接近させる
ことによって被加工物に接触すると加工用電極１４と被
加工物１５との間の絶縁が低下するためにアークが発生
する。このアークは出力電流設定器１８にて設定された
値にまで増加し、プラズマアーク加工が行なわれる。

【００３０】上記各実施例においては、各スイッチング
素子３ないし６には各増幅器２８ないし３１が入力信号
を全く遅れなく伝達するものとして説明した。しかし、
通常スイッチング素子は導通遅れ時間よりも遮断遅れ時
間の方が長い。このために、例えばスイッチング素子３
に対する導通駆動信号を遮断すると同時にスイッチング
素子４に導通駆動信号を与えると、遮断遅れ時間が長い
分だけ両スイッチング素子が共に導通する期間が発生す
る可能性があり、もしこのような事態が発生すると直流
電源の出力がこれらによって完全短絡されることにな
り、スイッチング素子が破壊されるのみならず、直流電
源にも大きな負担をかけて、障害発生の原因となる。こ
れを防止するためには、直流電源２とブリッジ回路との
間に直流リアクトルを追加挿入することにより短絡電流
を抑制する方法を採用するか、またはスイッチング素子
の遮断遅れ時間だけ次のスイッチング素子に対する導通
駆動信号の立上りを遅らせる方法を採用すればよい。こ
のうち、直流リアクトルを挿入する方法は例をあげるま
でもなく、容易に理解できるので説明を省略し、駆動信
号の立上りを遅らせるものについて説明する。

【００３１】図６は、増幅器２８ないし３１の入力側ま
たは出力側に直列に入れて、伝達する信号の立上り時間
のみを遅らせる遅延回路の例を示す接続図である。同図
においてＡは入力端子、Ｄは出力端子であり、Ｒ１は抵
抗器、Ｃ１はコンデンサ、ＮＡＮＤ１，ＮＡＮＤ２はそ
れぞれＮＡＮＤゲートである。同図の遅延回路の動作を
図７の線図と共に説明する。図７において（Ａ）は図６
の入力端子（Ａ）の信号変化を示し、（Ｂ）は図６の
（Ｂ）点の、（Ｃ）は（Ｃ）点の、（Ｄ）は出力信号の
それぞれ変化を示す。

【００３２】図６および図７において、矩形状の入力信
号が立上ると、ＮＡＮＤゲートＮＡＮＤ１の一方の入力
端子の信号レベルは直ちに立ちあがるが他方の入力端子
の信号レベルは抵抗器Ｒ１およびコンデンサＣ１によっ
て定まる時定数に従って図７（Ｂ）のように上昇してゆ
く。この（Ｂ）点の信号レベルがＮＡＮＤゲートＮＡＮ
Ｄ１のしきい値に達するまではＮＡＮＤゲートＮＡＮＤ
１の出力はハイレベルのままであり、これを入力とする
ＮＡＮＤゲートＮＡＮＤ２の出力はローレベルを保って
いる。コンデンサＣ１の充電が進行して（Ｂ）点の信号
レベルがＮＡＮＤゲートＮＡＮＤ１のしきい値を超える
とＮＡＮＤゲートＮＡＮＤ１の出力は反転してローレベ
ルとなり、これに伴ってＮＡＮＤゲートＮＡＮＤ２の出
力はハイレベルとなる。一方、入力端子の信号レベルが
立下ったときはＮＡＮＤゲートＮＡＮＤ１の一方の入力
信号が直ちに立下るので（Ｂ）点のレベルにかかわらず
ＮＡＮＤゲートＮＡＮＤ１の出力は直ちにハイレベルと
なり、出力端子Ｄの出力レベルも直ちにローレベルとな
る。この結果、入力信号の立上りから抵抗器Ｒ１とコン
デンサＣ１とによって定まる一定時間だけ遅れて立上り
かつ入力信号の立下りと同時に立下る出力信号が得られ
る。この立上り遅れ時間を各実施例に示したスイッチン
グ素子３ないし６の遮断遅れ時間と導通遅れ時間の差の
時間より若干長く設定しておけば、スイッチング素子３
と４またはスイッチング素子５と６とが同時に導通して
しまうことが防止できる。

【００３３】

【発明の効果】上記の通り、本発明のアーク加工用電源
装置は、ブリッジ接続された４個のスイッチング素子の
うち対をなす２個の各スイッチング素子をお互いに出力
設定値に対応した位相差をもってＯＮ−ＯＦＦ制御する
ことによって出力調整を実現するものであり、スイッチ
ング素子の導通遮断遅れ時間に無関係に出力が決定され
るので、比較的動作速度の遅い大容量のスイッチング素
子を用いても出力調整の範囲を０〜１００％まで連続的
に変化させることが可能となる。しかも各スイッチング
素子のＯＮデューティは常に一定の約５０％であるので
スイッチング素子の電流容量を最大限に利用できるもの
である。さらにまた動作速度の遅いスイッチング素子は
大容量のものでも安価であるので多数を並列運転する必
要がなく、安価でかつ小形の装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の装置の実施の形態の例を示す接続図で
ある。

【図２】図１の装置の動作を説明するための線図であ
る。

【図３】本発明の装置の別の実施の形態の例を示す接続
図である。

【図４】本発明の装置の別の実施の形態の例を示す接続
図である。

【図５】本発明の装置の別の実施の形態の例を示す接続
図である。

【図６】本発明の装置に用いるスイッチング素子駆動パ
ルスの立上り遅延回路の例を示す接続図である。

【図７】図６の遅延回路の動作を説明するための線図で
ある。

【図８】従来の装置の例を示す接続図である。

【図９】図８の従来装置における現象を説明するための
線図である。

【図１０】図８の従来装置の出力設定を０から１００％
の間で変化させたときの設定値と出力との関係を示す線
図である。

【符号の説明】

１ 交流電源 ２ 一次整流回路 ３ スイッチング素子 ４ スイッチング素子 ５ スイッチング素子 ６ スイッチング素子 ７ないし１０ ダイオード ３２ｅないし３２ｈ ダイオード １１、１１ａ 出力変圧器 １２、３４ 二次整流回路 １３、３５ 直流リアクトル １４ 加工用電極 １５ 被加工物 １６ 出力検出器 １７ 比較器 １８ 出力設定器 １９ ＰＷＭ制御回路 ２０ インバータ制御回路 ２１ 基準信号発振器 ２２ 位相比較器 ２３ ローパスフィルタ ２４ 加算器 ２５ 電圧制御発振器 ２６、２７ 極性反転回路 ２８ないし３１ 増幅器 ３２、３６ 極性切替回路 ３２ａないし３２ｄ 極性切替用スイッチング素子 ３６ａ、３６ｂ 極性切替用スイッチング素子 ３３、３７ 極性切替制御回路 ３８ パイロットアーク用電極（ノズル電極） ３９ 電流制限用抵抗器 ＮＡＮＤ１、ＮＡＮＤ２ ＮＡＮＤゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ブリッジ回路を構成するように接続され
   た４個のスイッチング素子の直流端子側に直流電源の出
   力がまた交流端子側に出力変圧器の一次巻線がそれぞれ
   接続され、前記出力変圧器の二次巻線の出力を整流して
   直流を得るようにしたアーク加工用電源装置において、
   基準信号発振器と、前記基準信号発振器の出力を反転す
   る第１の極性反転回路と、前記基準信号発振器の出力と
   後述する電圧制御発振器の出力信号とを入力とし両入力
   信号の位相差に相当する電圧を出力する位相比較器と、
   前記位相比較器の出力を平滑するローパスフィルタと、
   出力設定器と、出力検出器と、前記出力設定器の出力信
   号Ｓr と前記出力検出器の出力信号Ｓf とを入力とし両
   入力信号の差ΔＳ＝Ｓr −Ｓf を得る比較器と、前記ロ
   ーパスフィルタの出力信号Ｓi と前記比較器の出力信号
   ΔＳとの和の信号Ｓ＝Ｓi ＋ΔＳを得る加算器と、前記
   加算器の出力電圧に対応した周波数の信号を発生する電
   圧制御発振器と、前記電圧制御発振器の出力を反転する
   第２の極性反転回路とからなり、前記電圧制御発振器の
   出力を前記位相比較器の入力とするとともに前記ブリッ
   ジ回路の相対向する辺を構成する一方の対をなす２個の
   スイッチング素子の片方にまた前記第１の極性反転回路
   の出力を他方のスイッチング素子に供給し、前記基準信
   号発振器の出力を前記ブリッジ回路の相対向する辺を構
   成する他方の対をなす２個のスイッチング素子の片方に
   また前記第２の極性反転回路の出力を他方のスイッチン
   グ素子にそれぞれ供給して導通させる位相制御回路とを
   具備したアーク加工用電源装置。
2. 【請求項２】 前記各スイッチング素子の導通信号入力
   側には、前記位相制御回路からの導通指令信号の立上り
   のみを一定時間遅らせる遅延回路をそれぞれ設けた請求
   項１に記載のアーク加工用電源装置。
3. 【請求項３】 前記出力変圧器の二次巻線の出力を整流
   した直流出力はさらに４個のスイッチング素子からなる
   第２のブリッジ回路の直流入力側に供給し、前記第２の
   ブリッジ回路を構成する４個のスイッチング素子の相対
   向する辺を構成する１対となる各２個のスイッチング素
   子を同時にかつアーク加工に適した周波数で交互にＯＮ
   −ＯＦＦするかまたはいずれか一方の対のスイッチング
   素子２個のみを導通させて、交流出力，正極性または逆
   極性の直流出力または交流出力と直流出力との混合出力
   を得る請求項１に記載のアーク加工用電源装置。