JPH10173140A - Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device - Google Patents

Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device

Info

Publication number
JPH10173140A
JPH10173140A JP8351916A JP35191696A JPH10173140A JP H10173140 A JPH10173140 A JP H10173140A JP 8351916 A JP8351916 A JP 8351916A JP 35191696 A JP35191696 A JP 35191696A JP H10173140 A JPH10173140 A JP H10173140A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
thin film
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8351916A
Other languages
Japanese (ja)
Inventor
Katsuhiro Aoki
克裕 青木
Ikuko Murayama
育子 村山
Yukio Fukuda
幸夫 福田
Ken Numata
乾 沼田
Akitoshi Nishimura
明俊 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8351916A priority Critical patent/JPH10173140A/en
Publication of JPH10173140A publication Critical patent/JPH10173140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a high-quality ferroelectric thin film by forming excellent crystal nuclei by depositing a metallic or metal oxide thin film, a metal oxide material, and a ferroelectric material by sputtering, etc. SOLUTION: After an Ir thin film 6 is formed on a silicon oxide film 10 formed on an Si substrate 1, a Ti film 31 is deposited on the Ir thin film 6 at a room temperature. Then a PbTiO3 film 33 is formed as crystal nuclei by depositing PbO 32 on the Ti film 31 by sputtering using a PbO ceramic target at a temperature higher than the crystallization temperature of PbTiO3 and a Pb(Ti, Zr)O3 thin film 17 is deposited on the film 33 by sputtering Pb(Ti, Zr)O3 34. Since the formed PbTiO3 film 33 becomes perovskite crystal nuclei, the particles 17A of the deposited Pb(Ti, Zr)O3 thin film 17 grow in columnar shapes and excellently deposit due to the crystal nuclei of the base film 33.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電体キャパシ
タ(特に、チタン酸ジルコン酸鉛(PZT)膜を有する
半導体メモリセルのキャパシタ)の製造方法及び強誘電
体メモリ装置の製造方法に関するものである。
The present invention relates to a method of manufacturing a ferroelectric capacitor (particularly, a capacitor of a semiconductor memory cell having a lead zirconate titanate (PZT) film) and a method of manufacturing a ferroelectric memory device. is there.

【0002】[0002]

【従来の技術】例えば、ダイナミックRAMのメモリセ
ルのキャパシタを構成する絶縁膜(誘電体膜)として
は、例えばSiO2 とSi3 4 とSiO2 とが順次積
層された構造のONO膜が使われている。
2. Description of the Related Art For example, an ONO film having a structure in which SiO 2 , Si 3 N 4 and SiO 2 are sequentially laminated is used as an insulating film (dielectric film) constituting a capacitor of a memory cell of a dynamic RAM. Have been done.

【0003】しかし、このONO膜の実効的な比誘電率
は約5程度と小さいため、256Mb以降の大容量メモ
リに適用した場合、面積的な制約下でキャパシタ誘電体
膜の膜厚を薄くしたり、面積を拡張するために複雑な形
状が要求される等、プロセス的に大きな困難を伴う。
However, since the effective relative dielectric constant of this ONO film is as small as about 5, when applied to a large-capacity memory of 256 Mb or more, the thickness of the capacitor dielectric film is reduced under the area limitation. In addition, there is a great difficulty in the process, for example, a complicated shape is required to expand the area.

【0004】これに対して、ペロブスカイト結晶構造型
の強誘電体材料は、比誘電率が数100から数1000
と極めて大きいことから、将来のダイナミックRAM用
のキャパシタの絶縁膜材料として注目されている。
On the other hand, a ferroelectric material having a perovskite crystal structure has a relative dielectric constant of several hundreds to several thousands.
Therefore, it is attracting attention as an insulating film material of a capacitor for a dynamic RAM in the future.

【0005】強誘電体材料のうちPb(Zr,Ti)O
3 で示されるPZT膜を形成するには、薄膜形成法とし
てゾルーゲル法、CVD(化学的気相成長法)、スパッ
タリング法等が採用可能であるが、そのなかでもスパッ
タリング法は、下地の表面粗さに影響されずに広い面積
の平坦部に均一に薄膜を形成する手法として、量産工程
に最も適している。
[0005] Among ferroelectric materials, Pb (Zr, Ti) O
In order to form the PZT film shown in 3 above, a sol-gel method, a CVD (chemical vapor deposition) method, a sputtering method, or the like can be adopted as a thin film forming method. This method is most suitable for a mass production process as a method for uniformly forming a thin film on a flat portion having a large area without being affected by the size.

【0006】しかし、スパッタリング法によるPZT薄
膜の形成においては、基板上のPZT結晶化核の形成密
度が低く、また、その低結晶性によってPbOが成膜中
に蒸発するなどの理由から、良好な電気特性を示すPZ
Tキャパシタの製造が比較的困難である。
However, in the formation of a PZT thin film by a sputtering method, a favorable density is formed because the formation density of PZT crystallization nuclei on a substrate is low and PbO is evaporated during film formation due to its low crystallinity. PZ showing electrical characteristics
The manufacture of T-capacitors is relatively difficult.

【0007】PZTキャパシタの電極物質には、一般に
白金(Pt)が用いられている。ところが、Ptはシリ
コン酸化膜に対する還元能力がないので、直接密着させ
ることができない。そこで、50nm程度のTi接着層
をシリコン酸化膜上に形成した後に、スパッタリング法
や電子線加熱方式の蒸着法によってPtを堆積させてい
る。
[0007] Platinum (Pt) is generally used as an electrode material of a PZT capacitor. However, since Pt has no reducing ability to the silicon oxide film, it cannot be directly adhered. Therefore, after forming a Ti adhesive layer of about 50 nm on a silicon oxide film, Pt is deposited by a sputtering method or an evaporation method using an electron beam heating method.

【0008】このようなPt上にPZT薄膜を形成する
場合、ゾル−ゲル法による成膜においては、熱処理の際
にTiがPt粒界を拡散してPt−PZT界面にTiO
2 を形成し、PZT成膜時にこれが結晶核として働く。
しかし、スパッタリング法においてはPbOの蒸発が激
しく、ゾル−ゲル法よりも良質のPZT薄膜を形成する
ことが困難である。
In the case of forming a PZT thin film on such Pt, in the film formation by the sol-gel method, Ti diffuses at the Pt grain boundary during heat treatment, and TiO is formed on the Pt-PZT interface.
2 is formed, which acts as a crystal nucleus during PZT film formation.
However, in the sputtering method, the evaporation of PbO is intense, and it is more difficult to form a PZT thin film of higher quality than in the sol-gel method.

【0009】一方、PZTキャパシタの分極疲労特性を
向上させるには、イリジウム(Ir)などの酸化性金属
又は酸化イリジウム(IrO2 )などの導電性酸化物か
らなる電極を用いることが知られている。しかし、これ
らの物質を基板にするときには、接着層としてTi層を
形成しても、Tiの拡散による核形成効果は得られな
い。
On the other hand, it is known to use an electrode made of an oxidizing metal such as iridium (Ir) or a conductive oxide such as iridium oxide (IrO 2 ) to improve the polarization fatigue characteristics of the PZT capacitor. . However, when these substances are used as a substrate, even if a Ti layer is formed as an adhesive layer, a nucleation effect due to the diffusion of Ti cannot be obtained.

【0010】[0010]

【発明が解決しようとする課題】本発明の目的は、Pt
以外のIr等の電極物質を電極に用いるPZTキャパシ
タ等の強誘電体キャパシタをスパッタリング法によって
製造する際、良好な核形成によって良質な強誘電体薄膜
を形成できる方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide Pt
It is an object of the present invention to provide a method capable of forming a high-quality ferroelectric thin film by good nucleation when manufacturing a ferroelectric capacitor such as a PZT capacitor using an electrode material such as Ir as an electrode other than Ir.

【0011】[0011]

【課題を解決するための手段】即ち、本発明は、イリジ
ウム等からなる第1の電極と、この第1の電極上のチタ
ン酸ジルコン酸鉛等からなる強誘電体膜と、この強誘電
体膜上のイリジウム等からなる第2の電極とによって構
成した強誘電体キャパシタを製造するに際し、前記強誘
電体膜の構成金属元素の少なくとも1種の金属元素又は
その酸化物(例えばチタン)を前記第1の電極上に堆積
させて、金属又は金属酸化物薄膜(例えばチタン薄膜)
を形成する工程と、前記強誘電体膜の構成金属元素の少
なくとも1種の金属元素であって前記金属又は金属酸化
物薄膜とは異なる金属元素の酸化物(例えば鉛の酸化
物:PbO)を前記金属又は金属酸化物薄膜上に堆積さ
せる工程と、この堆積させた金属酸化物(例えば鉛酸化
物)と前記金属又は金属酸化物薄膜の金属元素(例えば
チタン)とからなる酸化物膜(例えばチタン酸鉛:Pb
TiO3 )を前記第1の電極上に生成させる工程と、こ
の生成させた酸化物膜を特に結晶核としてこの酸化物膜
上に前記強誘電体膜の構成材料(例えばチタン酸ジルコ
ン酸鉛:Pb(Ti,Zr)O3 )を堆積させて前記強
誘電体膜を形成する工程と、この強誘電体膜上に前記第
2の電極を形成する工程とを有する、強誘電体キャパシ
タの製造方法に係るものであり、またこの製造方法によ
って、メモリセルに強誘電体キャパシタを作製する工程
を含む、強誘電体メモリ装置の製造方法にも係るもので
ある。
That is, the present invention provides a first electrode made of iridium or the like, a ferroelectric film made of lead zirconate titanate or the like on the first electrode, When manufacturing a ferroelectric capacitor composed of a second electrode made of iridium or the like on a film, at least one metal element or an oxide thereof (for example, titanium) of a metal element constituting the ferroelectric film is converted into the ferroelectric capacitor. Metal or metal oxide thin film (eg, titanium thin film) deposited on the first electrode
Forming an oxide of a metal element (for example, lead oxide: PbO) which is at least one kind of metal element constituting the ferroelectric film and which is different from the metal or metal oxide thin film. A step of depositing on the metal or metal oxide thin film, and an oxide film (eg, titanium) of the deposited metal oxide (eg, lead oxide) and a metal element (eg, titanium) of the metal or metal oxide thin film Lead titanate: Pb
Forming TiO 3 ) on the first electrode, and forming the ferroelectric film as a constituent material (for example, lead zirconate titanate: Manufacturing a ferroelectric capacitor, comprising: depositing Pb (Ti, Zr) O 3 ) to form the ferroelectric film; and forming the second electrode on the ferroelectric film. The present invention also relates to a method of manufacturing a ferroelectric memory device, including a step of manufacturing a ferroelectric capacitor in a memory cell by this manufacturing method.

【0012】[0012]

【発明の実施の形態】本発明の強誘電体キャパシタの製
造方法及び強誘電体メモリ装置の製造方法においては、
前記金属又は金属酸化物薄膜(又は例えば前記チタン薄
膜)、前記金属酸化物(又は例えば前記鉛酸化物)、前
記強誘電体の構成材料(又は例えば前記チタン酸ジルコ
ン酸鉛)をそれぞれ、スパッタリング法、化学的気相成
長法又は真空蒸着法によって堆積させることが望まし
い。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a method for manufacturing a ferroelectric capacitor and a method for manufacturing a ferroelectric memory device according to the present invention,
The metal or metal oxide thin film (or, for example, the titanium thin film), the metal oxide (or, for example, the lead oxide), and the constituent material of the ferroelectric (or, for example, the lead zirconate titanate) are each subjected to a sputtering method. It is desirable to deposit by a chemical vapor deposition method or a vacuum evaporation method.

【0013】特に、前記金属又は金属酸化物(例えば前
記チタン薄膜)を堆積させた後、前記強誘電体膜の構成
材料(例えばチタン酸鉛)の結晶化温度以上の基板温度
において前記金属酸化物(例えば前記鉛酸化物)をスパ
ッタリング法によって堆積させ、更に、前記基板温度以
上の基板温度において前記強誘電体膜の構成材料(例え
ば前記チタン酸ジルコン酸鉛)をスパッタリング法によ
って堆積させ、この堆積膜を熱処理することが望まし
い。
In particular, after depositing the metal or metal oxide (eg, the titanium thin film), the metal oxide is deposited at a substrate temperature equal to or higher than the crystallization temperature of the constituent material of the ferroelectric film (eg, lead titanate). (For example, the lead oxide) is deposited by a sputtering method, and further, a constituent material (for example, the lead zirconate titanate) of the ferroelectric film is deposited by a sputtering method at a substrate temperature equal to or higher than the substrate temperature. It is desirable to heat treat the film.

【0014】本発明の強誘電体キャパシタの製造方法及
び強誘電体メモリ装置の製造方法において、前記第1の
電極(更には第2の電極)が常温で酸化されにくく、キ
ャパシタの分極疲労特性を向上させるIr等の導体から
なり、前記第1の電極上にスパッタリング法又は真空蒸
着法で堆積させる金属又は金属酸化物が特に膜厚0.5
〜5.0nmと薄いチタン等の薄膜からなり、また、こ
の薄膜上に400℃以上の基板温度でPbO等の金属酸
化物を特に0.5〜5.0nmの厚みにスパッタリング
法等で堆積させて、結晶核としての酸化物膜(例えばP
bTiO3 膜)を形成するのがよい。また、この酸化物
膜上に前記強誘電体膜の構成材料であるチタン酸ジルコ
ン酸鉛等は、600〜700℃の基板温度でスパッタリ
ング法等で堆積させるのがよい。なお、上記の第1の電
極下には、キャパシタ構成元素の拡散を防止するための
TiN等のバリア層を設けておくのがよい。
In the method of manufacturing a ferroelectric capacitor and the method of manufacturing a ferroelectric memory device according to the present invention, the first electrode (and further the second electrode) is hardly oxidized at room temperature, and the polarization fatigue characteristic of the capacitor is reduced. A metal or metal oxide formed of a conductor such as Ir to be improved and deposited on the first electrode by a sputtering method or a vacuum evaporation method has a film thickness of 0.5 or more.
A thin film of titanium or the like as thin as 5.0 to 5.0 nm, and a metal oxide such as PbO is deposited on the thin film at a substrate temperature of 400 ° C. or more, particularly to a thickness of 0.5 to 5.0 nm by a sputtering method or the like. And an oxide film (for example, P
(bTiO 3 film) is preferably formed. Further, lead zirconate titanate, which is a constituent material of the ferroelectric film, is preferably deposited on the oxide film by a sputtering method or the like at a substrate temperature of 600 to 700 ° C. Note that a barrier layer such as TiN is preferably provided below the first electrode to prevent diffusion of the constituent elements of the capacitor.

【0015】[0015]

【実施例】以下、本発明を実施例について説明する。The present invention will be described below with reference to examples.

【0016】まず、図3について、本発明に基づく方法
で形成されたPZT薄膜17を有する強誘電体キャパシ
タCAPと、これを組み込んだ半導体デバイス、例えば
揮発性記憶素子であるダイナミックRAMのメモリセル
M−CELの構成を概略的に説明する。但し、図3にお
いては、SiO2 等からなる絶縁膜は図示省略されてい
る。
First, referring to FIG. 3, a ferroelectric capacitor CAP having a PZT thin film 17 formed by a method according to the present invention, and a semiconductor device incorporating the same, for example, a memory cell M of a dynamic RAM as a volatile storage element. -The configuration of the CEL will be schematically described. However, in FIG. 3, the insulating film made of SiO 2 or the like is not shown.

【0017】このデバイスにおいては、例えば、P-
シリコン基板1にN+ 型ソース領域3とN+ 型ドレイン
領域4が不純物拡散でそれぞれ形成され、これら両領域
間にはゲート酸化膜5を介してワードラインWLが設け
られ、トランスファゲートTRが構成されている。ドレ
イン領域4にはビットラインBLが接続されている。
In this device, for example, an N + -type source region 3 and an N + -type drain region 4 are formed on a P -type silicon substrate 1 by impurity diffusion, and a gate oxide film 5 is interposed between these two regions. To provide a transfer gate TR. The bit line BL is connected to the drain region 4.

【0018】キャパシタCAPはスタック型と称される
ものであって、ソース領域3−絶縁膜に形成されたコン
タクトホール内に埋め込まれたポリシリコン層30−T
iN、TaN、RuO2 等からなるバリア層20−Ir
層からなる下部電極6が接続され、この下部電極6上に
PZT強誘電体膜17及びIr層からなる上部電極18
が順次積層されている。このような構造において、Ir
層からなる下部電極6上に結晶核としてのPbTiO3
をスパッタリング法で核付けし、この上にPZTをスパ
ッタしてペロブスカイト構造にPZT膜17を結晶成長
させていることが特徴的である。
The capacitor CAP is of a so-called stack type, and has a polysilicon layer 30-T buried in a contact hole formed in a source region 3 and an insulating film.
Barrier layer 20-Ir made of iN, TaN, RuO 2 or the like
The lower electrode 6 composed of a PZT ferroelectric film 17 and the upper electrode 18 composed of an Ir layer are connected on the lower electrode 6.
Are sequentially laminated. In such a structure, Ir
PbTiO 3 as a crystal nucleus on the lower electrode 6 composed of a layer
Is characterized in that the PZT film 17 is crystallized in a perovskite structure by sputtering PZT thereon.

【0019】次に、図3の強誘電体キャパシタCAPの
製造方法を図1及び図2について説明する。この製造方
法は、基本的には、例えばIr等の下部電極を設けた基
板上に換算膜厚2nm程度のTiをスパッタリング法又
は蒸着法によって堆積させ、スパッタ初期にPbOのみ
を堆積させ、PbTiO3 を初期核として基板表面に形
成した後に、結晶性PZTを堆積させる工程からなるも
のである。
Next, a method of manufacturing the ferroelectric capacitor CAP of FIG. 3 will be described with reference to FIGS. In this manufacturing method, basically, Ti having a reduced film thickness of about 2 nm is deposited on a substrate provided with a lower electrode such as Ir by a sputtering method or a vapor deposition method, and only PbO is deposited at an initial stage of sputtering to form PbTiO 3. Is formed on the substrate surface as an initial nucleus, and then a step of depositing crystalline PZT is performed.

【0020】まず、工程1において、熱酸化処理により
Si基板1上に膜厚200nmのシリコン酸化膜10を
形成する。このシリコン酸化膜10は層間絶縁膜を形成
するものである。なお、図3に示したトランスファゲー
トTRやポリSi層30等のメモリセルを構成する他の
要素は図面上省略し、キャパシタCAPの形成工程のみ
を示す。
First, in step 1, a 200 nm-thick silicon oxide film 10 is formed on a Si substrate 1 by thermal oxidation. This silicon oxide film 10 forms an interlayer insulating film. Note that other elements constituting the memory cell such as the transfer gate TR and the poly-Si layer 30 shown in FIG. 3 are omitted in the drawing, and only the process of forming the capacitor CAP is shown.

【0021】次に、工程2において、工程1で形成した
シリコン酸化膜10上に膜厚100nmのIr薄膜6を
電子線加熱方式の蒸着法又はスパッタリング法によって
形成する。この場合、予め下地層として、図3に示した
如きポリSi層30上にTiN、TaN、RuO2 等か
らなるバリア層20を形成しておいてもよい。
Next, in step 2, an Ir thin film 6 having a thickness of 100 nm is formed on the silicon oxide film 10 formed in step 1 by an electron beam heating evaporation method or a sputtering method. In this case, a barrier layer 20 made of TiN, TaN, RuO 2 or the like may be formed on the poly-Si layer 30 as shown in FIG. 3 as a base layer in advance.

【0022】次に、工程3において、工程2で形成した
Ir薄膜6上に真空中における電子線加熱方式の蒸着法
により膜厚2nmのTi31を室温において堆積させ
る。
Next, in step 3, a 2 nm-thick Ti31 film is deposited on the Ir thin film 6 formed in step 2 at room temperature by an electron beam heating evaporation method in a vacuum.

【0023】これらの工程1から工程3において形成し
たTi/Ir/SiO2 /Si構造を基板とする。
The Ti / Ir / SiO 2 / Si structure formed in these steps 1 to 3 is used as a substrate.

【0024】次に、工程4において、PbOセラミック
スターゲットを用いたスパッタリング法、又はPbター
ゲットを用いた反応性スパッタリングによって、Ti薄
膜31上にPbO32を2nmの膜厚に堆積させる。こ
の堆積温度はPbTiO3 の結晶化温度以上である46
0℃以上にする。このPbTiO3 からなる結晶化核の
形成温度は、図4に示すように、X線回折スペクトル
(XRD)による観察で求められており、堆積温度46
0℃以上、特に500℃以上でPbTiO3 の形成が顕
著に観察されている(但し、図4は電極材料としてPt
を用いたが、Irでも同様)。こうして、工程5のよう
に、Ir薄膜6上に結晶核としてのPbTiO3 膜33
を形成する。
Next, in step 4, PbO 32 is deposited to a thickness of 2 nm on the Ti thin film 31 by a sputtering method using a PbO ceramic target or a reactive sputtering method using a Pb target. This deposition temperature is equal to or higher than the crystallization temperature of PbTiO 3.
Increase to 0 ° C or higher. As shown in FIG. 4, the formation temperature of the crystallization nucleus composed of PbTiO 3 is determined by observation using an X-ray diffraction spectrum (XRD).
At 0 ° C. or more, particularly at 500 ° C. or more, the formation of PbTiO 3 is remarkably observed (however, FIG.
Was used, but the same applies to Ir). Thus, as in step 5, the PbTiO 3 film 33 as a crystal nucleus is formed on the Ir thin film 6.
To form

【0025】次に、工程5で形成したPbTiO3 33
上に、工程6において、Pb(Ti,Zr)O3 ターゲ
ットを用いた反応性スパッタリング法によってPb(T
i,Zr)O3 34をスパッタし、Pb(Ti,Zr)
3 薄膜17を堆積させる。基板の実際の温度は600
℃〜700℃とする。本工程では、工程4及び工程5で
形成したPbTiO3 33がペロブスカイト結晶核にな
るので、堆積するPb(Ti,Zr)O3 薄膜17の粒
子17Aは柱状に成長する。この場合、スパッタリング
法であってもPb(Ti,Zr)O3 からPbOは蒸発
することなく、下地の結晶核によって良好に堆積するこ
とになる。
Next, the PbTiO 3 33 formed in step 5
Above, in step 6, Pb (T, Zr) O 3 target is formed by reactive sputtering using Pb (T, Zr) O 3 target.
(i, Zr) O 3 34 is sputtered, and Pb (Ti, Zr)
An O 3 thin film 17 is deposited. The actual temperature of the substrate is 600
C. to 700.degree. In this step, since the PbTiO 3 33 formed in Steps 4 and 5 becomes a perovskite crystal nucleus, the deposited particles 17A of the Pb (Ti, Zr) O 3 thin film 17 grow in a columnar shape. In this case, even if the sputtering method is used, PbO does not evaporate from Pb (Ti, Zr) O 3 and is well deposited by the underlying crystal nuclei.

【0026】工程6において、Pb(Ti,Zr)O3
薄膜17の成長に伴って、PbTiO3 33はPb(T
i,Zr)O3 34と反応して消失し、工程7のように
Pb(Ti,Zr)O3 薄膜17が単層として形成され
る。
In step 6, Pb (Ti, Zr) O 3
With the growth of the thin film 17, PbTiO 3 33 becomes Pb (T
It disappears by reacting with i, Zr) O 3 34, and the Pb (Ti, Zr) O 3 thin film 17 is formed as a single layer as in Step 7.

【0027】次に、工程8において、Pb(Ti,Z
r)O3 薄膜17に酸素中において650℃×1時間の
熱処理を加える。この処理によって、スパッタリング時
の酸素欠陥が補償される。
Next, in step 8, Pb (Ti, Z
r) The O 3 thin film 17 is subjected to a heat treatment in oxygen at 650 ° C. × 1 hour. This process compensates for oxygen defects during sputtering.

【0028】次に、工程9において、スパッタリング法
や真空中の電子線加熱方式の蒸着法により、例えばIr
上部電極18を形成する。
Next, in step 9, for example, Ir is deposited by sputtering or electron beam heating in vacuum.
An upper electrode 18 is formed.

【0029】次に、工程10において、ドライエッチン
グによって、キャパシタ構成層のパターニングを行う。
Next, in step 10, the capacitor constituting layer is patterned by dry etching.

【0030】そして、500℃で酸素中の熱処理を施
し、Pb(Ti,Zr)O3 層17の側壁17Bのスパ
ッタリングダメージを回復させる。
Then, a heat treatment in oxygen at 500 ° C. is performed to recover the sputtering damage of the side wall 17 B of the Pb (Ti, Zr) O 3 layer 17.

【0031】以上に説明したように、本実施例によれ
ば、PZT強誘電体キャパシタCAPを作製するに際
し、スパッタリング法によって結晶性の良いPZT薄膜
を形成するために、電極上へのTi堆積−PbO堆積−
Pb(Ti,Zr)O3 堆積の工程フローとその条件を
特定し、極めて薄いTi33を電極6の表面に堆積させ
た後、その上にPbTiO3 の結晶化温度以上の基板温
度においてPbO32を堆積させ、そこにPbTiO3
33を形成させ、引き続いて形成されるPb(Ti,Z
r)O3 17のペロブスカイト相の結晶核として用いる
ことが特徴的である。
As described above, according to the present embodiment, when manufacturing a PZT ferroelectric capacitor CAP, in order to form a PZT thin film having good crystallinity by sputtering, Ti deposition on an electrode is performed. PbO deposition-
After specifying the process flow of Pb (Ti, Zr) O 3 deposition and its conditions, depositing extremely thin Ti33 on the surface of the electrode 6, PbO32 is deposited thereon at a substrate temperature higher than the crystallization temperature of PbTiO 3. Let there be PbTiO 3
33, and subsequently formed Pb (Ti, Z
r) It is characteristically used as a crystal nucleus of the perovskite phase of O 3 17.

【0032】従って、PZT薄膜17のスパッタ形成時
に、Ti膜31へのPbOスパッタによるPbTiO3
33を結晶核として予め形成し、このPbTiO3 上に
PZTを柱状構造のペロブスカイト結晶に堆積、成長さ
せることができるから、Pt以外の物質で電極6を形成
しても、その上に目的とする結晶構造のPZT薄膜17
を確実に成膜することができ、しかも、スパッタリング
法を適用できるために、下地の表面の影響を受けること
なく均一な薄膜を得ることができ、量産性も向上する。
そして、下部電極にIrを使用すると、分極疲労し難く
なり、疲労特性が向上することになる。
Therefore, when forming the PZT thin film 17 by sputtering, the PbTiO 3 by PbO sputtering on the Ti film 31 is used.
Since 33 is formed in advance as a crystal nucleus and PZT can be deposited and grown on the perovskite crystal having a columnar structure on this PbTiO 3 , even if the electrode 6 is formed of a substance other than Pt, the target is formed thereon. PZT thin film 17 with crystal structure
Can be reliably formed, and a sputtering method can be applied. Therefore, a uniform thin film can be obtained without being affected by the surface of the base, and mass productivity can be improved.
When Ir is used for the lower electrode, polarization fatigue becomes difficult, and the fatigue characteristics are improved.

【0033】次に、上記のように、PbTiO3 膜33
を核付けしたIr電極6上に形成したPZT薄膜と、核
付けしないIr電極上に形成したPZT薄膜とについ
て、電気特性を比較する。
Next, as described above, the PbTiO 3 film 33
The electrical characteristics of the PZT thin film formed on the Ir electrode 6 with nuclei and the PZT thin film formed on the Ir electrode without nuclei are compared.

【0034】まず、図5にI−V特性を示す。このデー
タによれば、Ir電極上に形成したPZT薄膜の漏れ電
流値は印加電圧の増加に伴って増加を示すが、PbTi
3核付けしたIr電極上に形成したPZT薄膜の漏れ
電流値は印加電圧に依存せず、ほぼ一定である。4Vを
印加したときの漏れ電流値は、PbTiO3 核付けした
Ir電極においては3×10-8A/cm2 程度である
が、核付けしないIr電極においては約1×10-4A/
cm2 以上である。核付けによってI−V特性が著しく
向上したことが明らかである。なお、Pt電極を用いた
場合の漏れ電流値は、4Vを印加したときに約1×10
-5A/cm2 であり、大きい漏れ電流が存在することが
分かる。
First, FIG. 5 shows IV characteristics. According to this data, the leakage current value of the PZT thin film formed on the Ir electrode increases as the applied voltage increases.
The leakage current value of the PZT thin film formed on the Ir electrode with the O 3 nucleus does not depend on the applied voltage and is almost constant. The leakage current value when 4 V is applied is about 3 × 10 −8 A / cm 2 for the Ir electrode with PbTiO 3 nucleation, but about 1 × 10 −4 A / cm 2 for the Ir electrode without nucleation.
cm 2 or more. It is clear that the nucleation significantly improved the IV characteristics. When a Pt electrode is used, the leakage current value is about 1 × 10 when 4 V is applied.
-5 A / cm 2 , indicating that a large leakage current exists.

【0035】図6には、核付けしたIr電極上に形成し
たPZT薄膜について、最大電圧5Vにおいて測定した
ヒステリシス曲線を示す。このデータから明らかなよう
に、平均200fC/μm2 以上の残留分極密度が得ら
れた。一方、核付けしないIr電極上に形成したPZT
薄膜では、漏れ電流によって分極特性が劣化し、測定で
きないこともあった。
FIG. 6 shows a hysteresis curve measured at a maximum voltage of 5 V for a PZT thin film formed on a nucleated Ir electrode. As is clear from this data, a remanent polarization density of 200 fC / μm 2 or more was obtained on average. On the other hand, PZT formed on Ir electrode without nucleation
In the case of a thin film, the polarization characteristics deteriorated due to the leakage current, and sometimes the measurement was impossible.

【0036】上記したPbTiO3 膜33を核付けした
Ir電極6上にPZT薄膜17を形成するキャパシタC
APの製造は、次の如き条件で行うことが望ましい。
A capacitor C for forming a PZT thin film 17 on the Ir electrode 6 on which the PbTiO 3 film 33 is nucleated.
It is desirable to manufacture the AP under the following conditions.

【0037】 工程フロー 条 件 (1) 基板上へのTi31の堆積 ・真空蒸着法、又はArによるスパッタリン グ法 ・Tiの厚み:0.5〜5.0nm(更に好 ましくは1.5〜2.5nm)、これは薄 すぎると核付けし難くなり、厚すぎるとT iの凝集(偏析)が生じ易くなる。 ・堆積温度:200℃以下 (2) PbO32の堆積 ・(Ar+O2 )による反応性スパッタリン グ法 ・基板温度:400℃以上(PbTiO3 の 結晶化温度以上)(好ましくは400〜5 00℃) ・PbOの厚み:0.5〜5.0nm(更に 好ましくは1.5〜2.5nm)、これは 薄すぎると核付けし難くなり、厚すぎると 凝集(偏析)が生じ易くなる。 (3) Pb(Ti,Zr)O3 ・(Ar+O2 )による反応性スパッタリン 17の堆積 グ法 ・基板温度:600〜700℃(ペロブスカ イト結晶成長温度) ・ターゲット:Pb(Ti,Zr)O3 、或 いはLa、Nb、Fe、Erなどの添加物 質を含むPb(Ti,Zr)O3 *上記の「温度」は基板の温度とする。The process flow conditions (1) deposited and vacuum deposition of Ti31 onto the substrate, or Ar by sputtering-ring method, Ti thickness: 0.5~5.0Nm (more favorable Mashiku 1.5 If it is too thin, nucleation becomes difficult, and if it is too thick, aggregation (segregation) of Ti tends to occur. · Deposition temperature: 200 ° C. or less (2) PbO32 deposition-(Ar + O 2) by reactive sputtering-ring method Substrate temperature: 400 ° C. or higher (the crystallization temperature or more PbTiO 3) (preferably four hundred to five 00 ° C.) -PbO thickness: 0.5 to 5.0 nm (more preferably 1.5 to 2.5 nm). If it is too thin, nucleation becomes difficult, and if it is too thick, aggregation (segregation) tends to occur. (3) Pb (Ti, Zr) O 3 · (Ar + O 2 ) deposition of reactive sputtering 17 ・ Substrate temperature: 600 to 700 ° C. (perovskite crystal growth temperature) ・ Target: Pb (Ti, Zr) O 3 or Pb (Ti, Zr) O 3 containing additives such as La, Nb, Fe, Er, etc. * The above “temperature” is the temperature of the substrate.

【0038】図7には、Ir/PZT/PbO/Ti/
Ir、Ir/PZT/Ir及びPt/PZT/Pt構造
の各PZTキャパシタの分極疲労特性の比較を示す。
FIG. 7 shows that Ir / PZT / PbO / Ti /
7 shows a comparison of polarization fatigue characteristics of each of the PZT capacitors having Ir, Ir / PZT / Ir, and Pt / PZT / Pt structures.

【0039】図7から、下部及び上部電極にPtを用い
たPt/PZT/Pt構造のキャパシタにおいては、2
×105 回以上の反転において急激な分極特性の低下が
観測される。また、下部及び上部電極にIrを用いた場
合であっても、本発明を適用せずに、Ir電極上にスパ
ッタ法でPZTを形成したIr/PZT/Ir構造のキ
ャパシタの場合も、同様に2×105 回以上の反転にお
いて急激な分極特性の低下が観測される。しかし、Ir
/PZT/PbO/Ti/Ir構造からなる本実施例の
キャパシタでは、2×109 回まで分極特性の低下が見
られない。
FIG. 7 shows that in a capacitor having a Pt / PZT / Pt structure using Pt for the lower and upper electrodes, 2
A sharp decrease in polarization characteristics is observed in the inversion of × 10 5 times or more. Further, even when Ir is used for the lower and upper electrodes, the present invention is not applied, and in the case of a capacitor having an Ir / PZT / Ir structure in which PZT is formed on the Ir electrode by a sputtering method, similarly. A sharp decrease in polarization characteristics is observed at 2 × 10 5 or more inversions. However, Ir
In the capacitor of the present embodiment having the / PZT / PbO / Ti / Ir structure, no decrease in polarization characteristics is observed up to 2 × 10 9 times.

【0040】このように、核付けしたIr電極を用いた
本実施例のキャパシタは、他のものに比べて分極反転時
の残留分極密度(Pr)が安定し、非常に優れているこ
とが明らかである。これは、Ir金属の耐酸化性等に寄
因するものと思われる。
As described above, it is apparent that the capacitor of this embodiment using the nucleated Ir electrode has a stable remanent polarization density (Pr) at the time of polarization reversal and is very superior to other capacitors. It is. This is considered to be attributed to the oxidation resistance of Ir metal and the like.

【0041】次に、本実施例により得られたキャパシタ
を組み込む半導体デバイス、例えば揮発性メモリである
ダイナミックRAMのメモリセルM−CEL(例えばス
タック型のもの)の製造方法を説明する。
Next, a method of manufacturing a semiconductor device incorporating the capacitor obtained by this embodiment, for example, a memory cell M-CEL (for example, a stack type) of a dynamic RAM which is a volatile memory will be described.

【0042】まず、図8のように、P- 型シリコン基板
(ウエハ)1上に選択酸化法によりフィールド酸化膜2
を形成し、熱酸化法によるゲート酸化膜5及び化学的気
相成長法によるポリシリコンワードラインWLをそれぞ
れ形成し、更にAs等のN型不純物の熱拡散でN+ 型ソ
ース領域3及びドレイン領域4をそれぞれ形成する。
First, as shown in FIG. 8, a field oxide film 2 is formed on a P - type silicon substrate (wafer) 1 by selective oxidation.
To form a gate oxide film 5 by a thermal oxidation method and a polysilicon word line WL by a chemical vapor deposition method, respectively, and further, an N + -type source region 3 and a drain region by thermal diffusion of an N-type impurity such as As. 4 are formed.

【0043】そして、全面に化学的気相成長法で堆積さ
せたSiO2 絶縁層40に対し、ソース領域3上にフォ
トリソグラフィでコンタクトホール12を形成する。
Then, a contact hole 12 is formed on the source region 3 by photolithography with respect to the SiO 2 insulating layer 40 deposited on the entire surface by the chemical vapor deposition method.

【0044】次いで、図9のように、コンタクトホール
12においてソース領域3に接合するように、TiN薄
膜からなるバリア層20を形成する。なお、バリア層2
0の下のコンタクトホール内にポリSiを埋め込んでも
よい。
Next, as shown in FIG. 9, a barrier layer 20 made of a TiN thin film is formed so as to be joined to the source region 3 in the contact hole 12. In addition, the barrier layer 2
Poly Si may be buried in the contact hole below 0.

【0045】次いで、図10のように、バリア層20上
にスパッタリング法又は真空蒸着法でIr層6を有する
下部電極を膜厚100nmに形成する。
Next, as shown in FIG. 10, a lower electrode having the Ir layer 6 is formed to a thickness of 100 nm on the barrier layer 20 by sputtering or vacuum evaporation.

【0046】次いで、図11のように、真空蒸着法でT
i層31を2nmの膜厚に堆積させる。
Next, as shown in FIG.
An i-layer 31 is deposited to a thickness of 2 nm.

【0047】次いで、図12のように、Ti層31上か
らPbO32を反応性スパッタリングによって460℃
以上の堆積温度で堆積させ、図13のように、PbTi
3層33からなる結晶核を形成する。
Next, as shown in FIG. 12, PbO 32 was deposited on the Ti layer 31 at 460 ° C. by reactive sputtering.
The PbTi is deposited at the above deposition temperature, and as shown in FIG.
A crystal nucleus composed of the O 3 layer 33 is formed.

【0048】次いで、図14のように、PbTiO3
3上に、Pb(Ti,Zr)O3 ターゲットを用いた反
応性スパッタリング法によってPb(Ti,Zr)O3
34をスパッタし、Pb(Ti,Zr)O3 薄膜17を
堆積させる。基板の実際の温度は600℃〜700℃と
する。堆積するPb(Ti,Zr)O3 薄膜17の粒子
17Aは柱状に成長する。
Next, as shown in FIG. 14, PbTiO 3 3
On the 3, Pb (Ti, Zr) O 3 Pb by a reactive sputtering method using a target (Ti, Zr) O 3
34, and a Pb (Ti, Zr) O 3 thin film 17 is deposited. The actual temperature of the substrate is between 600C and 700C. The particles 17A of the deposited Pb (Ti, Zr) O 3 thin film 17 grow in a columnar shape.

【0049】この場合、Pb(Ti,Zr)O3 薄膜1
7の成長に伴って、PbTiO3 はPb(Ti,Zr)
3 34と反応して消失し、図15のようにPb(T
i,Zr)O3 薄膜17が単層として形成される。
In this case, the Pb (Ti, Zr) O 3 thin film 1
With the growth of 7, PbTiO 3 becomes Pb (Ti, Zr)
It disappears by reacting with O 3 34, and as shown in FIG.
The i, Zr) O 3 thin film 17 is formed as a single layer.

【0050】そして、Pb(Ti,Zr)O3 薄膜17
に酸素中において650℃×1時間の熱処理を加える。
この処理によって、スパッタリング時の酸素欠陥が補償
される。
The Pb (Ti, Zr) O 3 thin film 17
650 ° C. × 1 hour heat treatment in oxygen.
This process compensates for oxygen defects during sputtering.

【0051】次いで、図16のように、スパッタリング
法や真空中の電子線加熱方式の蒸着法により、例えばI
r上部電極18を形成する。
Next, as shown in FIG. 16, for example, I sputtering is performed by a vapor deposition method using an electron beam heating method in a vacuum.
An upper electrode 18 is formed.

【0052】次いで、図17のように、ドライエッチン
グによって、キャパシタ構成層18、17及び6のパタ
ーニングを行う。
Next, as shown in FIG. 17, the capacitor constituting layers 18, 17 and 6 are patterned by dry etching.

【0053】そして、500℃で酸素中の熱処理を施
し、Pb(Ti,Zr)O3 層17の側壁17Bのスパ
ッタリングダメージを回復させる。
Then, a heat treatment in oxygen at 500 ° C. is performed to recover the sputtering damage of the side wall 17 B of the Pb (Ti, Zr) O 3 layer 17.

【0054】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
Although the embodiment of the present invention has been described above, the above-described embodiment can be further modified based on the technical idea of the present invention.

【0055】例えば、電極材料と核付け物質について、
まず、電極材料としては、PZTの結晶化温度に耐え、
酸化しにくく、常温で導体であり、Tiを含まないメタ
ル又は酸化物であれば、Ir以外にも、Pt、Pd、P
t−Pd合金、Cr、Ni、Ni−Cu合金、Ru、R
uO2 、TiN、TaN、IrO2 、SrRuO3 等で
あってよい。
For example, regarding the electrode material and the nucleating substance,
First, as an electrode material, it withstands the crystallization temperature of PZT,
Pt, Pd, Pd, as well as Ir, as long as they are hardly oxidized, are conductors at room temperature, and do not contain Ti.
t-Pd alloy, Cr, Ni, Ni-Cu alloy, Ru, R
It may be uO 2 , TiN, TaN, IrO 2 , SrRuO 3 or the like.

【0056】そして、この電極の表面に堆積させる核付
け物質としては、Tiを用いたが、常温下で酸化物とな
り易い金属であれば、Ti以外のZr、Pb、Sr、B
a、La、Zn、Nb、Feの元素のうちの1種又は1
種以上或いはその酸化物を電極上に堆積させることがで
きる。例えば、金属Ti以外にTiOX 、金属Pb又は
PbOを用いると、この上に、Tiに対してはPbO
を、PbとPbOに対してはTiOX を堆積させること
が可能である。
Although Ti was used as a nucleating substance deposited on the surface of this electrode, Zr, Pb, Sr, B
one or one of the elements a, La, Zn, Nb and Fe
One or more species or oxides thereof can be deposited on the electrode. For example, TiO X other than metal Ti, the use of metal Pb or PbO, on this, with respect to Ti is PbO
It is possible to deposit TiO x on Pb and PbO.

【0057】上述の実施例では、スパッタリング法によ
る薄膜形成を例として挙げたが、CVD法、またはスパ
ッタリング法とCVD法の組み合わせによって、同様に
成膜を行うことも可能である。
In the above-described embodiment, the formation of a thin film by a sputtering method has been described as an example. However, a film can be similarly formed by a CVD method or a combination of a sputtering method and a CVD method.

【0058】使用可能な上記金属のうち、La、Zn、
Nb及びFeは強誘電体膜に添加可能な元素である。T
i、Zr及びPbはPZTの主成分であり、Sr及びB
aはBSTO((Ba,Sr)TiO3 )の主成分であ
る。
Among the usable metals, La, Zn,
Nb and Fe are elements that can be added to the ferroelectric film. T
i, Zr and Pb are the main components of PZT, and Sr and B
a is the main component of BSTO ((Ba, Sr) TiO 3 ).

【0059】上記金属又はその酸化物を堆積させるに
は、スパッタリング法だけでなく、高真空中での電子線
加熱方式の蒸着法などにより、Ti、Zr、Pb、S
r、Ba、La、Zn、Nb又はFeを堆積させるか、
或いは堆積させた後に含酸素環境(例えば、大気中)で
自然酸化させる方法も可能である。
In order to deposit the metal or its oxide, Ti, Zr, Pb, Sb may be deposited not only by the sputtering method but also by an electron beam heating type deposition method in a high vacuum.
depositing r, Ba, La, Zn, Nb or Fe;
Alternatively, a method of naturally oxidizing in an oxygen-containing environment (for example, in the air) after the deposition is also possible.

【0060】この場合、中でもTiは極めて活性な物質
であるため、電子線加熱方式の蒸着法により形成される
堆積物は蒸着室中の残留酸素により酸化されるので、強
いて酸化処理を行う必要がない。
In this case, among them, Ti is an extremely active substance, and the deposit formed by the evaporation method of the electron beam heating method is oxidized by the residual oxygen in the evaporation chamber. Absent.

【0061】上述した核付けによる効果は電極層の厚み
に係わらず期待できることから、電極層の厚みは5nm
以上としてよい。
Since the effect of the nucleation described above can be expected regardless of the thickness of the electrode layer, the thickness of the electrode layer is 5 nm.
It is good as above.

【0062】電極構造としては、核付け物質層/電極層
/バリア層であり、電極下部のバリア層は、その下層の
例えばSiO2 層からなる絶縁層に設けられたコンタク
トホール内のポリSi導電層に接合される構造が考えら
れる。適用可能な核付け物質層/電極層/バリア層の電
極構造は例えばTiOX /Ir/TiNであるが、上記
した材料の組み合わせから他の代表的な構造として、T
i又はTiOX /Ir/TiN、Ti又はTiOX /P
t/RuO2 、Ti又はTiOX /Pt/IrO2 、T
i又はTiOX /Ni/TiN、Zr又はZrOX /P
t/RuO2 等が挙げられる。また、必ずしも電極とは
別にバリア層を設ける必要はなく、その場合はTi又は
TiOX /IrO2 、Ti又はTiOX /RuO2 、T
i又はTiOX /TiN、Ti又はTiOX /ITO
(Indium tin oxide)等が挙げられる。
The electrode structure is a nucleation material layer / electrode layer / barrier layer, and the barrier layer below the electrode is a poly-Si conductive layer in a contact hole provided in an insulating layer made of, for example, an SiO 2 layer thereunder. A structure to be joined to the layers is conceivable. The electrode structure of the nucleating substance layer / electrode layer / barrier layer that can be applied is, for example, TiO x / Ir / TiN.
i or TiO x / Ir / TiN, Ti or TiO x / P
t / RuO 2 , Ti or TiO x / Pt / IrO 2 , T
i or TiO x / Ni / TiN, Zr or ZrO x / P
t / RuO 2 and the like. Further, it is not always necessary to provide a barrier layer separately from the electrode, in which case, Ti or TiO x / IrO 2 , Ti or TiO x / RuO 2 , T
i or TiO x / TiN, Ti or TiO x / ITO
(Indium tin oxide).

【0063】使用可能な強誘電体膜の材質は、上記のP
ZT以外にも、PZTにNb、Zr、Fe等を添加した
PZT、BSTO((Ba,Sr)TiO3 )、PLT
((Pb,La)X (Ti,Zr)1-X 3 )等であっ
てよい。
The material of the ferroelectric film that can be used is P
In addition to ZT, PZT, BSTO ((Ba, Sr) TiO 3 ), which is obtained by adding Nb, Zr, Fe, etc. to PZT, PLT
((Pb, La) x (Ti, Zr) 1-x O 3 ) or the like.

【0064】本発明に基づく強誘電体膜は、例えば図3
に示したIr/PZT/Ir/バリア層/ポリ−Si構
造のキャパシタ(スタック型キャパシタ)を有するデバ
イスに適用可能であるが、これに限らず、SiO2 膜上
に上述のスタック型キャパシタを設けてこのキャパシタ
の下部電極を延設してトランスファゲートのソース領域
と接続する構造としてよいし、或いはスタック型ではな
く、いわゆるトレンチ(溝)内にキャパシタを組み込ん
だ構造のキャパシタにも適用可能である。
The ferroelectric film according to the present invention is, for example, shown in FIG.
Can be applied to the device having the Ir / PZT / Ir / barrier layer / poly-Si structure capacitor (stacked capacitor), but is not limited thereto, and the above-mentioned stacked capacitor is provided on the SiO 2 film. A structure in which the lower electrode of the lever is extended to connect to the source region of the transfer gate may be used, or the present invention is applicable to a capacitor having a structure in which a capacitor is incorporated in a so-called trench instead of a stack type. .

【0065】[0065]

【発明の作用効果】本発明は、上述した如く、強誘電体
膜の構成金属元素の少なくとも1種の金属元素又はその
酸化物(例えばチタン)を第1の電極上に堆積させて、
金属又は金属酸化物薄膜(例えばチタン薄膜)を形成す
る工程と、前記強誘電体膜の構成金属元素の少なくとも
1種の金属元素であって前記金属又は金属酸化物薄膜と
は異なる金属元素の酸化物(例えば鉛の酸化物:Pb
O)を前記金属又は金属酸化物薄膜上に堆積させる工程
と、この堆積させた金属酸化物(例えば鉛酸化物)と前
記金属又は金属酸化物薄膜の金属元素(例えばチタン)
とからなる酸化物膜(例えばチタン酸鉛:PbTi
3 )を前記第1の電極上に生成させる工程と、この生
成させた酸化物膜を特に結晶核としてこの酸化物膜上に
前記強誘電体膜の構成材料(例えはチタン酸ジルコン酸
鉛:Pb(Ti,Zr)O3 )を堆積させて前記強誘電
体膜を形成する工程と、この強誘電体膜上に前記第2の
電極を形成する工程とを有しているので、前記強誘電体
膜のスパッタリング等による成膜時に、前記結晶核上に
強誘電体結晶を所望の構造に堆積、成長させることがで
き、前記第1の電極の材質に拘らず、その上に目的とす
る結晶構造の強誘電体膜を確実に成膜することができ、
しかも、スパッタリング法を適用できるために、下地の
表面の影響を受けることなく均一な薄膜を得ることがで
き、量産性も向上する。そして、前記第1及び第2の電
極にIrを使用すると、分極疲労し難くなり、疲労特性
が向上することになる。
According to the present invention, as described above, at least one kind of metal element constituting the ferroelectric film or its oxide (for example, titanium) is deposited on the first electrode.
Forming a metal or metal oxide thin film (for example, a titanium thin film); and oxidizing at least one metal element constituting the ferroelectric film, the metal element being different from the metal or metal oxide thin film. (Eg, lead oxide: Pb
Depositing O) on the metal or metal oxide thin film, and the deposited metal oxide (eg, lead oxide) and a metal element (eg, titanium) of the metal or metal oxide thin film.
(For example, lead titanate: PbTi)
Generating O 3 ) on the first electrode, and forming the ferroelectric film (eg, lead zirconate titanate) on the oxide film using the generated oxide film as a crystal nucleus. : Depositing Pb (Ti, Zr) O 3 ) to form the ferroelectric film, and forming the second electrode on the ferroelectric film. At the time of forming a ferroelectric film by sputtering or the like, a ferroelectric crystal can be deposited and grown in a desired structure on the crystal nucleus, regardless of the material of the first electrode. Can reliably form a ferroelectric film having a crystalline structure,
In addition, since the sputtering method can be applied, a uniform thin film can be obtained without being affected by the surface of the base, and the mass productivity is improved. When Ir is used for the first and second electrodes, polarization fatigue is less likely to occur, and fatigue characteristics are improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に基づく強誘電体キャパシタの作製フロ
ーを示す各概略断面図である。
FIG. 1 is a schematic sectional view showing a flow of manufacturing a ferroelectric capacitor according to the present invention.

【図2】同キャパシタの作製フローを図1に続いて示す
各概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a manufacturing flow of the capacitor following FIG. 1;

【図3】同キャパシタを組み込んだ半導体デバイスの概
略断面図である。
FIG. 3 is a schematic sectional view of a semiconductor device incorporating the capacitor.

【図4】同キャパシタのPZT薄膜形成時の基板温度に
よる膜のX線回折スペクトル図である。
FIG. 4 is an X-ray diffraction spectrum diagram of a film according to a substrate temperature when a PZT thin film of the capacitor is formed.

【図5】各電極上に形成したPZT薄膜のI−V特性図
である。
FIG. 5 is an IV characteristic diagram of a PZT thin film formed on each electrode.

【図6】本発明に基づく強誘電体キャパシタのPZT薄
膜の分極値のヒステリシス曲線図である。
FIG. 6 is a hysteresis curve diagram of a polarization value of a PZT thin film of a ferroelectric capacitor according to the present invention.

【図7】各種電極材料によるPZTキャパシタの残留分
極密度と分極反転回数との関係を示すグラフである。
FIG. 7 is a graph showing the relationship between the remanent polarization density and the number of times of polarization reversal of a PZT capacitor using various electrode materials.

【図8】本発明に基づく強誘電体キャパシタを組み込ん
だダイナミックRAMのメモリセルの製造方法の一工程
段階を示す拡大断面図である。
FIG. 8 is an enlarged sectional view showing one process step of a method for manufacturing a memory cell of a dynamic RAM incorporating a ferroelectric capacitor according to the present invention.

【図9】同メモリセルの製造方法の他の一工程段階を示
す拡大断面図である。
FIG. 9 is an enlarged cross-sectional view showing another process step of the memory cell manufacturing method.

【図10】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 10 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図11】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 11 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図12】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 12 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図13】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 13 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図14】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 14 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図15】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 15 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図16】同メモリセルの製造方法の他の一工程段階を
示す拡大断面図である。
FIG. 16 is an enlarged cross-sectional view showing another process step of the manufacturing method of the memory cell.

【図17】同メモリセルの製造方法の更に他の一工程段
階を示す拡大断面図である。
FIG. 17 is an enlarged cross-sectional view showing yet another process step of the memory cell manufacturing method.

【符号の説明】[Explanation of symbols]

1・・・シリコン基板 3・・・N+ 型ソース領域 4・・・N+ 型ドレイン領域 6、18・・・Ir電極 10・・・SiO2 膜 17・・・強誘電体膜(PZT薄膜) 17A・・・粒子(柱状構造) 20・・・バリア層 30・・・ポリSi層 31・・・Ti層 32・・・PbO 33・・・PbTiO3 34・・・Pb(Ti,Zr)O3 CAP・・・強誘電体キャパシタ TR・・・トランスファゲート M−CEL・・・メモリセル WL・・・ワードライン(ゲート電極) BL・・・ビットライン1 ... silicon substrate 3 ... N + -type source region 4 ... N + -type drain region 6, 18 ... Ir electrodes 10 ... SiO 2 film 17 ... ferroelectric film (PZT thin film ) 17A ... particles (columnar structure) 20 ... barrier layer 30 ... poly-Si layer 31 ... Ti layer 32 ··· PbO 33 ··· PbTiO 3 34 ··· Pb (Ti, Zr) O 3 CAP: Ferroelectric capacitor TR: Transfer gate M-CEL: Memory cell WL: Word line (gate electrode) BL: Bit line

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 29/788 29/792 (72)発明者 福田 幸夫 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 沼田 乾 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 西村 明俊 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/8247 29/788 29/792 (72) Inventor Yukio Fukuda 2355 Kihara, Miura-mura, Inashiki-gun, Ibaraki Japan Shares of Texas Instruments Japan Limited In-house (72) Inventor Numata Inui 2355 Kihara, Miura-mura, Inashiki-gun, Ibaraki Prefecture Within Texas Instruments Instruments Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1の電極と、この第1の電極上の強誘
電体膜と、この強誘電体膜上の第2の電極とによって構
成された強誘電体キャパシタを製造するに際し、 前記強誘電体膜の構成金属元素の少なくとも1種の金属
元素又はその酸化物を前記第1の電極上に堆積させて、
金属又は金属酸化物薄膜を形成する工程と、 前記強誘電体膜の構成金属元素の少なくとも1種の金属
元素であって前記金属又は金属酸化物薄膜とは異なる金
属元素の酸化物を前記金属又は金属酸化物薄膜上に堆積
させる工程と、 この堆積させた金属酸化物と前記金属又は金属酸化物薄
膜の金属元素とからなる酸化物膜を前記第1の電極上に
生成させる工程と、 この生成させた酸化物膜上に前記強誘電体膜の構成材料
を堆積させて前記強誘電体膜を形成する工程と、 この強誘電体膜上に前記第2の電極を形成する工程とを
有する、強誘電体キャパシタの製造方法。
When manufacturing a ferroelectric capacitor including a first electrode, a ferroelectric film on the first electrode, and a second electrode on the ferroelectric film, Depositing at least one kind of metal element of the constituent metal element of the ferroelectric film or an oxide thereof on the first electrode;
Forming a metal or metal oxide thin film; and forming an oxide of a metal element that is at least one metal element of the metal elements constituting the ferroelectric film and is different from the metal or metal oxide thin film. Depositing the deposited metal oxide and a metal element of the metal or the metal oxide thin film on the first electrode; and forming the oxide film on the first electrode. A step of depositing a constituent material of the ferroelectric film on the oxide film thus formed to form the ferroelectric film; and a step of forming the second electrode on the ferroelectric film. A method for manufacturing a ferroelectric capacitor.
【請求項2】 イリジウムからなる前記第1の電極と、
この第1の電極上のチタン酸ジルコン酸鉛からなる前記
強誘電体膜と、この強誘電体膜上のイリジウムからなる
前記第2の電極とによって構成された前記強誘電体キャ
パシタを製造するに際し、 前記強誘電体膜の構成金属元素であるチタンを前記第1
の電極上に堆積させて、チタン薄膜を形成する工程と、 前記強誘電体膜の構成金属元素である鉛の酸化物を前記
チタン薄膜上に堆積させる工程と、 この堆積させた鉛酸化物と前記チタン薄膜のチタンとか
らなるチタン酸鉛膜を前記第1の電極上に生成させる工
程と、 この生成させたチタン酸鉛膜を結晶核として、このチタ
ン酸鉛膜上にチタン酸ジルコン酸鉛を堆積させ、前記強
誘電体膜を形成する工程と、 この強誘電体膜上に前記第2の電極を形成する工程とを
有する、請求項1に記載した製造方法。
2. The first electrode made of iridium,
In manufacturing the ferroelectric capacitor constituted by the ferroelectric film made of lead zirconate titanate on the first electrode and the second electrode made of iridium on the ferroelectric film, The titanium, which is a metal element constituting the ferroelectric film, is used as the first metal.
Forming a titanium thin film by depositing on the electrode of the above, a step of depositing an oxide of lead, which is a metal element constituting the ferroelectric film, on the titanium thin film, Forming a lead titanate film comprising titanium of the titanium thin film on the first electrode; and using the generated lead titanate film as a crystal nucleus, lead zirconate titanate on the lead titanate film. 2. The method according to claim 1, further comprising: depositing the ferroelectric film to form the ferroelectric film; and forming the second electrode on the ferroelectric film. 3.
【請求項3】 前記金属又は金属酸化物薄膜又は前記チ
タン薄膜、前記金属酸化物又は前記鉛酸化物、前記強誘
電体膜の構成材料又は前記チタン酸ジルコン酸鉛をそれ
ぞれ、スパッタリング法、化学的気相成長法又は真空蒸
着法によって堆積させる、請求項1又は2に記載した製
造方法。
3. The sputtering method, wherein the metal or the metal oxide thin film or the titanium thin film, the metal oxide or the lead oxide, the constituent material of the ferroelectric film, or the lead zirconate titanate are respectively used. The manufacturing method according to claim 1, wherein the deposition is performed by a vapor deposition method or a vacuum evaporation method.
【請求項4】 前記金属又は金属酸化物薄膜又は前記チ
タン薄膜を堆積させた後、前記金属又は金属酸化物薄膜
又は前記チタン薄膜とは異なる金属元素の酸化物を得ら
れる前記酸化物膜又は前記チタン酸鉛膜の結晶化温度以
上の基板温度においてスパッタリング法によって堆積さ
せ、更に、前記基板温度以上の基板温度において前記強
誘電体膜の構成材料又は前記チタン酸ジルコン酸鉛をス
パッタリング法によって堆積させ、この堆積膜を熱処理
する、請求項3に記載した製造方法。
4. The oxide film or the oxide film obtained by depositing the metal or metal oxide thin film or the titanium thin film and then obtaining an oxide of a metal element different from the metal or metal oxide thin film or the titanium thin film. The substrate is deposited by a sputtering method at a substrate temperature equal to or higher than the crystallization temperature of the lead titanate film, and further, the constituent material of the ferroelectric film or the lead zirconate titanate is deposited by a sputtering method at a substrate temperature equal to or higher than the substrate temperature. 4. The method according to claim 3, wherein said deposited film is heat-treated.
【請求項5】 請求項1〜4のいずれか1項に記載した
製造方法によって、メモリセルに前記強誘電体キャパシ
タを作製する工程を含む、強誘電体メモリ装置の製造方
法。
5. A method for manufacturing a ferroelectric memory device, comprising a step of manufacturing the ferroelectric capacitor in a memory cell by the manufacturing method according to claim 1.
JP8351916A 1996-12-11 1996-12-11 Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device Pending JPH10173140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8351916A JPH10173140A (en) 1996-12-11 1996-12-11 Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8351916A JPH10173140A (en) 1996-12-11 1996-12-11 Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device

Publications (1)

Publication Number Publication Date
JPH10173140A true JPH10173140A (en) 1998-06-26

Family

ID=18420498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8351916A Pending JPH10173140A (en) 1996-12-11 1996-12-11 Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device

Country Status (1)

Country Link
JP (1) JPH10173140A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184044B1 (en) 1997-12-10 2001-02-06 Nec Corporation Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure
KR100292819B1 (en) * 1998-07-07 2001-09-17 윤종용 Capacitor and manufacturing method thereof
WO2002013251A1 (en) * 2000-08-09 2002-02-14 Nec Corporation Vapor phase deposition method for metal oxide dielectric film
US6887716B2 (en) 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
JP2008004782A (en) * 2006-06-23 2008-01-10 Fujifilm Corp Ferroelectric element, its manufacturing method, ferroelectric memory, and ink-jet recording head
KR100813517B1 (en) 2006-10-27 2008-03-17 삼성전자주식회사 Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording media using the same method
KR100858093B1 (en) * 2007-12-20 2008-09-10 삼성전자주식회사 Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording media using the same method
US8227893B2 (en) 2004-06-23 2012-07-24 Nec Corporation Semiconductor device with capacitor element
US8593784B2 (en) * 1999-03-01 2013-11-26 Round Rock Research, Llc Thin film structure that may be used with an adhesion layer
US9293257B2 (en) 2011-11-09 2016-03-22 Japan Science And Technology Agency Solid-state electronic device including dielectric bismuth niobate film formed from solution
CN115274298A (en) * 2022-05-20 2022-11-01 沈阳工业大学 Lead zirconate nano composite dielectric film and preparation method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184044B1 (en) 1997-12-10 2001-02-06 Nec Corporation Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure
KR100292819B1 (en) * 1998-07-07 2001-09-17 윤종용 Capacitor and manufacturing method thereof
US8593784B2 (en) * 1999-03-01 2013-11-26 Round Rock Research, Llc Thin film structure that may be used with an adhesion layer
WO2002013251A1 (en) * 2000-08-09 2002-02-14 Nec Corporation Vapor phase deposition method for metal oxide dielectric film
JP2002057156A (en) * 2000-08-09 2002-02-22 Nec Corp Vapor growth method of metallic oxide dielectric film
US6887716B2 (en) 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US8227893B2 (en) 2004-06-23 2012-07-24 Nec Corporation Semiconductor device with capacitor element
JP4519810B2 (en) * 2006-06-23 2010-08-04 富士フイルム株式会社 Ferroelectric element and manufacturing method thereof, ferroelectric memory, and ink jet recording head
JP2008004782A (en) * 2006-06-23 2008-01-10 Fujifilm Corp Ferroelectric element, its manufacturing method, ferroelectric memory, and ink-jet recording head
KR100813517B1 (en) 2006-10-27 2008-03-17 삼성전자주식회사 Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording media using the same method
KR100858093B1 (en) * 2007-12-20 2008-09-10 삼성전자주식회사 Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording media using the same method
US9293257B2 (en) 2011-11-09 2016-03-22 Japan Science And Technology Agency Solid-state electronic device including dielectric bismuth niobate film formed from solution
CN115274298A (en) * 2022-05-20 2022-11-01 沈阳工业大学 Lead zirconate nano composite dielectric film and preparation method thereof
CN115274298B (en) * 2022-05-20 2023-10-03 沈阳工业大学 Lead zirconate nano composite dielectric film and preparation method thereof

Similar Documents

Publication Publication Date Title
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
KR100329533B1 (en) Electronic Devices Including Perovskite Oxide Films, Manufacturing Methods And Ferroelectric Capacitors
JP3319994B2 (en) Semiconductor storage element
JP3249496B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JPH1050960A (en) Ferroelectric capacitor, ferroelectric memory and production thereof
JP3832617B2 (en) Lead germanate ferroelectric structure of multilayer electrode and its deposition method
JPH11502376A (en) Barrier layer for ferroelectric capacitors integrated on silicon
JPH10270654A (en) Semiconductor storage device
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JPH10173140A (en) Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device
JPH1012832A (en) Method for manufacturing ferroelectrics capacitor and method for manufacturing ferroelectrics memory device
JPH09246490A (en) Semiconductor device and manufacture thereof
JPH09162372A (en) Electrode material and capacitor element using it
JP3353833B2 (en) Semiconductor device and method of manufacturing the same
JPH08222711A (en) Ferroelectric capacitor and formation of ferroelectric capacitor and ferroelectric film
JP2001326337A (en) Method for manufacturing dielectric film, method for manufacturing capacitor and method for manufacturing semiconductor device
US20030106489A1 (en) Method for epitaxially growing a lead zirconate titanate thin film
JPH09129827A (en) Ferroelectric capacitor
JP2004153006A (en) Method for manufacturing capacitive element
JPH11233734A (en) Semiconductor memory element and its manufacture
JP3294214B2 (en) Thin film capacitors
JP4315676B2 (en) Semiconductor memory device and manufacturing method thereof
JPH10223847A (en) Manufacture of ferroelectric thin film element, ferroelectric thin film element and ferroelectric memory device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815