JP3435633B2 - Thin film laminate, thin film capacitor, and method of manufacturing the same - Google Patents

Thin film laminate, thin film capacitor, and method of manufacturing the same

Info

Publication number
JP3435633B2
JP3435633B2 JP25890199A JP25890199A JP3435633B2 JP 3435633 B2 JP3435633 B2 JP 3435633B2 JP 25890199 A JP25890199 A JP 25890199A JP 25890199 A JP25890199 A JP 25890199A JP 3435633 B2 JP3435633 B2 JP 3435633B2
Authority
JP
Japan
Prior art keywords
thin film
tin
layer
buffer layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25890199A
Other languages
Japanese (ja)
Other versions
JP2001085624A (en
Inventor
効民 李
克彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP25890199A priority Critical patent/JP3435633B2/en
Priority to KR10-2000-0053757A priority patent/KR100390286B1/en
Publication of JP2001085624A publication Critical patent/JP2001085624A/en
Application granted granted Critical
Publication of JP3435633B2 publication Critical patent/JP3435633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン基板上に
バッファ層を介してエピタキシャル形成された導体薄
膜、およびその製造方法に関する。より具体的には、薄
膜キャパシタ等に用いられる導体薄膜であって、誘電体
薄膜の膜質(結晶性)を向上させることのできる機能を
持つエピタキシャル導体薄膜、およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductor thin film epitaxially formed on a silicon substrate via a buffer layer, and a method for manufacturing the same. More specifically, the present invention relates to a conductor thin film used for a thin film capacitor and the like, and an epitaxial conductor thin film having a function of improving the film quality (crystallinity) of a dielectric thin film, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、BaTiO3、SrTiO3、(B
a,Sr)TiO3、PbTiO3、Pb(Zr,Ti)O
3、(Pb,La)(Zr,Ti)O3等の誘電体・強誘電
体をシリコン基板上に薄膜形成する技術が盛んに研究さ
れている。とりわけ、残留分極の大きいPZT、PLZ
T等のPb系ペロブスカイト型強誘電体をエピタキシャ
ル成長させることができれば、自発分極を1方向に揃え
ることができ、より大きな分極値と良好なスイッチング
特性を実現することができる。これにより高密度記録媒
体への応用可能性が飛躍的に高まるため、シリコン基板
上に結晶性の良好な強誘電体薄膜を形成する手法の確立
が強く望まれている。
2. Description of the Related Art Recently, BaTiO 3 , SrTiO 3 , (B
a, Sr) TiO 3 , PbTiO 3 , Pb (Zr, Ti) O
A technique for forming a thin film of a dielectric / ferroelectric material such as 3 , (Pb, La) (Zr, Ti) O 3 on a silicon substrate has been actively researched. Especially, PZT and PLZ with large remanent polarization
If a Pb-based perovskite ferroelectric material such as T can be epitaxially grown, spontaneous polarization can be aligned in one direction, and a larger polarization value and good switching characteristics can be realized. As a result, the applicability to a high density recording medium is dramatically increased, and therefore, it is strongly desired to establish a method for forming a ferroelectric thin film having good crystallinity on a silicon substrate.

【0003】ところで、PZT、PLZT等の誘電体薄
膜を用いて薄膜キャパシタ等を形成するためには、誘電
体薄膜を上下から導体薄膜で挟み込んだいわゆるMIM
(Metal-Insulater-Metal)構造が一般的に用いられて
いる。しかしながら、この構造においては以下に述べる
理由から強誘電体薄膜の結晶性を向上させることが難し
く、いまだ充分に満足のゆく結晶性を有する強誘電体薄
膜が得られていない。
By the way, in order to form a thin film capacitor or the like using a dielectric thin film such as PZT or PLZT, a so-called MIM in which a dielectric thin film is sandwiched between conductor thin films from above and below.
(Metal-Insulater-Metal) structure is commonly used. However, in this structure, it is difficult to improve the crystallinity of the ferroelectric thin film for the reason described below, and a ferroelectric thin film having sufficiently satisfactory crystallinity has not yet been obtained.

【0004】すなわち、シリコン基板上に形成する導体
薄膜(下部電極)としてAl、Cu、Ag、Au等の金
属材料を用いると、該下部電極上に強誘電体薄膜を形成
する際に導体薄膜と誘電体薄膜との界面に金属酸化膜が
形成される。この金属酸化膜の存在により、誘電体薄膜
の結晶成長が阻害されてしまう。また、上述の金属材料
はシリコン基板との間で相互拡散が生じやすく、シリコ
ン基板上に半導体素子等が形成されている場合には、そ
の特性を変化させる恐れがある。
That is, when a metal material such as Al, Cu, Ag, and Au is used as the conductor thin film (lower electrode) formed on the silicon substrate, the conductor thin film is formed when the ferroelectric thin film is formed on the lower electrode. A metal oxide film is formed at the interface with the dielectric thin film. The presence of this metal oxide film hinders the crystal growth of the dielectric thin film. In addition, the above-mentioned metal material is likely to cause mutual diffusion with the silicon substrate, and when a semiconductor element or the like is formed on the silicon substrate, the characteristics thereof may be changed.

【0005】また、導体薄膜としてPtを用いる手法も
考えられる。しかし、PtはMgOやSrTiO3等の
酸化物単結晶基板上にはエピタキシャル成長するが、シ
リコン基板上には直接エピタキシャル成長させることは
できない。従って、シリコン基板上に高い結晶性を有す
る強誘電体薄膜を形成する際には導体薄膜としてとして
Ptを用いることは不適当である(一般に、下層に位置
する導体薄膜の結晶性が良好であるほど、その上に成膜
される強誘電体薄膜の結晶性も良好なものとすることが
できる)。
A method using Pt as the conductor thin film is also conceivable. However, although Pt is epitaxially grown on an oxide single crystal substrate such as MgO or SrTiO 3, it cannot be directly epitaxially grown on a silicon substrate. Therefore, it is inappropriate to use Pt as a conductor thin film when forming a ferroelectric thin film having high crystallinity on a silicon substrate (generally, the conductor thin film located in the lower layer has good crystallinity). The better the crystallinity of the ferroelectric thin film formed thereon can be improved.

【0006】[0006]

【発明が解決しようとする課題】そこで本発明者らは、
先にシリコン基板上にバッファ層としてまずTi1-x
xN薄膜をエピタキシャル成長させ(Ti1-xAlx
はシリコン基板上にはエピ成長しやすい)、次いでTi
1-xAlxN薄膜上に導体薄膜としてPt薄膜をエピタキ
シャル成長させる手法を提案した(PtはTi1-xAlx
N上にはエピ成長しやすい)。これにより、エピタキシ
ャルPt薄膜からなる導体薄膜上に、比較的結晶性の良
好な強誘電体薄膜を形成することが可能になった。
Therefore, the present inventors have found that
First, as a buffer layer on a silicon substrate, first, Ti 1-x A
l x N thin film is grown epitaxially (Ti 1-x Al x N
Easily grows epitaxially on a silicon substrate), then Ti
We proposed a method of epitaxially growing a Pt thin film as a conductor thin film on a 1-x Al x N thin film (Pt is Ti 1-x Al x
Epi growth is easy on N). As a result, it has become possible to form a ferroelectric thin film having relatively good crystallinity on a conductor thin film made of an epitaxial Pt thin film.

【0007】しかしながら、この手法にあっても、特に
CVD法等の高温での成膜手法で強誘電体薄膜を形成す
る場合においては、強誘電体薄膜の組成元素が下部電極
のPt薄膜と反応したり、Pt薄膜の結晶粒界に沿って
拡散する等の現象が生じ、強誘電体薄膜の結晶性を意図
するほどには向上させることができなかった。
However, even in this method, the composition element of the ferroelectric thin film reacts with the Pt thin film of the lower electrode particularly when the ferroelectric thin film is formed by a film forming method such as a CVD method at a high temperature. However, a phenomenon such as diffusion along the crystal grain boundaries of the Pt thin film occurred, and the crystallinity of the ferroelectric thin film could not be improved as intended.

【0008】従って本発明の目的は、シリコン基板上に
結晶性の良好な強誘電体薄膜を形成させうる機能を持つ
エピタキシャル導体薄膜(下部電極)およびその製造方
法を提供することにある。
Therefore, an object of the present invention is to provide an epitaxial conductor thin film (lower electrode) having a function of forming a ferroelectric thin film having good crystallinity on a silicon substrate, and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上述の技術的問題点に鑑
み、本発明者らは鋭意研究を重ねた結果、導体薄膜に用
いる金属材料として面心立方構造を有する白金族元素、
具体的にはIr、Rhを用い、かつIr、Rhをエピタ
キシャル成長させるために、シリコン基板上にバッファ
層としてTiN層またはTi1-xAlxN/TiN層(た
だし0<x≦0.4)を介在して形成することにより、
該導体薄膜上に結晶性の良好な強誘電体薄膜を形成しう
ることを見いだした。
In view of the above technical problems, the inventors of the present invention have conducted extensive studies and as a result, as a metal material used for a conductor thin film, a platinum group element having a face-centered cubic structure,
Specifically, in order to use Ir and Rh and to epitaxially grow Ir and Rh, a TiN layer or a Ti 1-x Al x N / TiN layer (where 0 <x ≦ 0.4) as a buffer layer on a silicon substrate. By interposing
It was found that a ferroelectric thin film having good crystallinity can be formed on the conductor thin film.

【0010】上述の先行技術において導体薄膜の材料と
して用いられていたPtは、大気中でも酸化されにく
く、かつPZTやPLZT、BST等の強誘電体とも格
子整合しやすいと言う利点を有している。しかし、Pt
はシリコンやPb等の元素と化合物を形成しやすい性質
を有しているため、シリコン基板上に形成された半導体
素子の特性を変化させたり、Pbを含有する強誘電体と
界面において化合物を形成し、上に形成される誘電体薄
膜の結晶性を劣化させる恐れがあった。また、Pt薄膜
の粒界を通過して酸素がPt薄膜の下層に拡散する現象
も見られ、Pt自体は酸化されにくいものの、例えば半
導体素子等、Pt薄膜の下層に位置する素子や膜の特性
に悪影響を与える恐れがあった。
Pt used as a material for the conductor thin film in the above-mentioned prior art has advantages that it is not easily oxidized even in the atmosphere and that it is easily lattice-matched with ferroelectrics such as PZT, PLZT and BST. . But Pt
Has a property of easily forming a compound with an element such as silicon or Pb. Therefore, the characteristics of a semiconductor element formed on a silicon substrate are changed, or a compound is formed at the interface with a ferroelectric containing Pb. However, there is a possibility that the crystallinity of the dielectric thin film formed above may deteriorate. In addition, there is also a phenomenon in which oxygen passes through the grain boundaries of the Pt thin film and diffuses to the lower layer of the Pt thin film, and although Pt itself is difficult to oxidize, the characteristics of elements and films located in the lower layer of the Pt thin film, such as semiconductor elements, are not observed. Could have an adverse effect on.

【0011】この点、面心立方構造を有する白金族元素
であるIrやRhは、Ptと同様に導電率が高く、また
Ptに比べて加工が容易である上、酸素の拡散バリア機
能を有しており酸素がIr薄膜を通過して下層に拡散す
る現象は生じない。また、他元素と反応を起こしにくい
ので、Ptを用いたときのような半導体素子の特性の変
化や誘電体薄膜の結晶性の劣化と言った問題を抑制する
ことができる。
In view of this, Ir and Rh, which are platinum group elements having a face-centered cubic structure, have high electric conductivity similarly to Pt, are easier to process than Pt, and have an oxygen diffusion barrier function. Therefore, the phenomenon that oxygen passes through the Ir thin film and diffuses to the lower layer does not occur. Further, since it hardly reacts with other elements, it is possible to suppress the problems such as the change of the characteristics of the semiconductor element and the deterioration of the crystallinity of the dielectric thin film when Pt is used.

【0012】このように、Ir、Rhは結晶性の良好な
強誘電体薄膜を作成するためには、(下部電極の材料と
して)好適な材料であると言える。しかしながら、シリ
コン基板上にIr、Rhを薄膜形成する場合、従来の手
法ではエピタキシャル成長させることが困難であった。
例えば、中村等はSiO2/Si基板上にPZT薄膜キ
ャパシタの下部電極としてIr薄膜をRFマグネトロン
スパッタ法により形成したが(JJAP.Vol34(1995),5
184)、得られたIr薄膜は(111)優先配向膜であ
った。また、堀井等はYSZ/Si基板上にIr薄膜を
スパッタ法により形成したが(第45回応用物理学関係
連合講演会(1998)、講演予稿集29a-Zf-11)、得られた
Ir薄膜は(100)と(111)配向が混在する膜し
か得られていなかった。
Thus, it can be said that Ir and Rh are suitable materials (as materials for the lower electrode) in order to form a ferroelectric thin film having good crystallinity. However, when forming a thin film of Ir and Rh on a silicon substrate, it has been difficult to grow epitaxially by the conventional method.
For example, Nakamura et al. Formed an Ir thin film as a lower electrode of a PZT thin film capacitor on a SiO 2 / Si substrate by an RF magnetron sputtering method (JJAP. Vol 34 (1995), 5).
184), the obtained Ir thin film was a (111) preferential alignment film. In addition, Horii et al. Formed an Ir thin film on a YSZ / Si substrate by a sputtering method (The 45th Joint Lecture on Applied Physics (1998), Lecture Proceedings 29a-Zf-11). Was obtained only with a film having a mixture of (100) and (111) orientations.

【0013】そこで本発明者らは、シリコン基板上にI
r、Rhからなる導体薄膜をエピタキシャル成長させる
ために、シリコン基板上にバッファ層としてTiN層、
あるいはTi1-xAlxN/TiN層(ただし0<x≦
0.4)を介在して形成することにより、IrやRhを
シリコン基板上にエピ成長させうることを見いだし、本
発明を完成させるに到ったものである。
Therefore, the present inventors have found that I on a silicon substrate.
In order to epitaxially grow a conductor thin film composed of r and Rh, a TiN layer as a buffer layer on a silicon substrate,
Alternatively, Ti 1-x Al x N / TiN layer (where 0 <x ≦
The present invention has been completed by discovering that Ir and Rh can be epitaxially grown on a silicon substrate by forming the film with 0.4) interposed therebetween.

【0014】すなわち、シリコン基板の格子長は0.5
43nm、TiNの格子長は0.424nmであり、シ
リコン基板上にTiN薄膜を格子間の長周期マッチング
モードでエピタキシャル成長させることができる。一
方、Irの格子長は0.384nmでありTiNのそれ
と非常に近似しており、TiN薄膜上にエピタキシャル
成長させることが可能である。
That is, the lattice length of the silicon substrate is 0.5.
43 nm, TiN has a lattice length of 0.424 nm, and a TiN thin film can be epitaxially grown on a silicon substrate in a long period matching mode between lattices. On the other hand, the lattice length of Ir is 0.384 nm, which is very similar to that of TiN, and it is possible to epitaxially grow it on a TiN thin film.

【0015】ところで、エピタキシャルIr薄膜の配向
性をさらに高めるために、Ir薄膜を高温酸素雰囲気中
で成膜する場合がある。この場合、バッファ層に要求さ
れる特性としてIrとの格子整合性に加えてさらに耐高
温酸化特性が要求されることになる。この点、TiNに
おいてTiの一部をAlで置換したTi1-xAlxNを介
在させることによって耐高温酸化特性を向上させること
ができる(但し、x値を増やすに従って結晶性は次第に
劣化する)。Ti1-xAlxNはシリコン基板上よりもT
iN上にエピタキシャル成長しやすく、かつTiNはシ
リコン基板上には結晶性良くエピタキシャル成長する。
したがって、シリコン基板上に、まずTiN薄膜を形成
し、ついでTiN膜上にTi1-xAlxN薄膜を形成する
ことにより、高い結晶性を維持しつつ耐高温酸化特性を
実現したTi1-xAlxN/TiNの2層構造のバッファ
層を形成することができる。なお、Ti1-xAlxNの格
子長は、上述の数値範囲内でx値を変更しても、Irの
格子長と十分に近い値となるので、Ir薄膜のエピタキ
シャル成長を劣化させる懸念はない。
Incidentally, in order to further enhance the orientation of the epitaxial Ir thin film, the Ir thin film may be formed in a high temperature oxygen atmosphere. In this case, as a characteristic required for the buffer layer, in addition to the lattice matching with Ir, a high temperature oxidation resistance characteristic is further required. In this respect, the high temperature oxidation resistance can be improved by interposing Ti 1-x Al x N in which Ti is partially replaced by Al in TiN (however, the crystallinity gradually deteriorates as the x value increases. ). Ti 1-x Al x N has a higher T than that on the silicon substrate.
Epitaxial growth easily occurs on iN, and TiN epitaxially grows on the silicon substrate with good crystallinity.
Thus, on a silicon substrate by first forming a TiN thin film, followed by forming a Ti 1-x Al x N thin film on the TiN film was realized high-temperature oxidation resistance while maintaining high crystallinity Ti 1- it is possible to form a buffer layer having a two-layer structure of the x Al x N / TiN. Since the lattice length of Ti 1-x Al x N is sufficiently close to the lattice length of Ir even if the x value is changed within the above numerical range, there is no concern that the epitaxial growth of the Ir thin film is deteriorated. Absent.

【0016】また、TiN薄膜をエピタキシャルIr薄
膜形成のためのバッファ層として用いる場合、TiN薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、1〜10nm/分の成膜速度で50〜3
00nmの膜厚にTiN系バッファ層(TiN層および
Ti1-xAlxN/TiN層)を形成することにより、エ
ピタキシャルIr薄膜を形成するために充分な平坦性
(具体的には、表面平均粗さが0.1〜0.5nm)を
実現しうることを見いだした。
When the TiN thin film is used as a buffer layer for forming the epitaxial Ir thin film, it is desirable that not only the crystallinity of the TiN thin film but also the flatness of the surface thereof has high flatness. As a result of repeated experiments on this point, 50 to 3 at a film forming rate of 1 to 10 nm / min.
By forming a TiN-based buffer layer (TiN layer and Ti 1-x Al x N / TiN layer) with a film thickness of 00 nm, sufficient flatness (specifically, surface average) for forming an epitaxial Ir thin film is obtained. It has been found that a roughness of 0.1 to 0.5 nm can be realized.

【0017】また結晶性の良好な強誘電体薄膜を形成す
るためにIr薄膜を下部電極として用いる場合、Ir薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、1〜10nm/分の成膜速度で50〜5
00nmの膜厚にIr薄膜を形成することにより、結晶
性の良好な強誘電体薄膜を形成するために充分な平坦性
(具体的には、表面平均粗さが0.1〜1.0nm)を
実現しうることを見いだした。
When the Ir thin film is used as the lower electrode to form a ferroelectric thin film having good crystallinity, not only the crystallinity of the Ir thin film but also the flatness of its surface is high. Is desirable. As a result of repeated experiments on this point, a film formation rate of 1 to 10 nm / min was 50 to 5
By forming an Ir thin film with a thickness of 00 nm, the flatness is sufficient to form a ferroelectric thin film with good crystallinity (specifically, the average surface roughness is 0.1 to 1.0 nm). I found that can be realized.

【0018】[0018]

【発明の実施の形態】[第1実施例、図1]以下、本発
明の薄膜積層体を用いて構成した薄膜キャパシタ、およ
びその製造方法について、図を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION [First Embodiment, FIG. 1] A thin film capacitor formed by using the thin film laminate of the present invention and a method for manufacturing the same will be described below with reference to the drawings.

【0019】図1は本実施例の薄膜キャパシタ10の構
造を示す断面図である。図において、1はSi基板、2
はSi基板1上にエピタキシャル成長したTiN薄膜、
3はTiN薄膜2上にエピタキシャル成長したTi0.9
Al0.1N薄膜、4はTi0.9Al0.1N薄膜3上にエピ
タキシャル成長し薄膜キャパシタ10の下部電極となる
Ir薄膜、5はIr薄膜4上にエピタキシャル成長した
PZT薄膜、6はPZT薄膜5上に形成され薄膜キャパ
シタ10の上部電極となるPt薄膜をそれぞれ示してい
る。ここで、TiN薄膜2とTi0.9Al0.1N薄膜3と
で、Ir薄膜4をエピタキシャル成長させるためのバッ
ファ層7を構成している。
FIG. 1 is a sectional view showing the structure of a thin film capacitor 10 of this embodiment. In the figure, 1 is a Si substrate, 2
Is a TiN thin film epitaxially grown on the Si substrate 1,
3 is Ti 0.9 epitaxially grown on the TiN thin film 2.
The Al 0.1 N thin film, 4 is an Ir thin film which is epitaxially grown on the Ti 0.9 Al 0.1 N thin film 3 and serves as a lower electrode of the thin film capacitor 5, 5 is a PZT thin film epitaxially grown on the Ir thin film 4, and 6 is formed on the PZT thin film 5. The Pt thin film used as the upper electrode of the thin film capacitor 10 is shown, respectively. Here, the TiN thin film 2 and the Ti 0.9 Al 0.1 N thin film 3 constitute a buffer layer 7 for epitaxially growing the Ir thin film 4.

【0020】次に、上述の構造の薄膜キャパシタ10の
製造方法について詳細に説明する。
Next, a method of manufacturing the thin film capacitor 10 having the above structure will be described in detail.

【0021】まず、Si基板1として直径2インチのS
i(100)基板を準備する。その後、このSi基板に
アセトン、エタノール等の有機溶媒中で超音波洗浄を施
し、HF:H2O:エタノール=1:1:10の溶液中
に浸漬し、Si基板表面に形成された自然酸化膜を除去
する。
First, as the Si substrate 1, S having a diameter of 2 inches is used.
An i (100) substrate is prepared. Then, this Si substrate is subjected to ultrasonic cleaning in an organic solvent such as acetone or ethanol, and immersed in a solution of HF: H 2 O: ethanol = 1: 1: 10 to oxidize naturally formed on the surface of the Si substrate. Remove the membrane.

【0022】次いで、この表面洗浄を施したSi基板を
レーザアブレーション装置の真空容器内に固定配置し、
Si基板表面に以下の表1にまとめた成膜条件で、膜厚
10nmのTiN薄膜2を成膜する。TiNはSi基板
上にエピタキシャル成長しやすいため、このとき得られ
るTiN薄膜2はエピタキシャル膜となる。
Then, the surface-cleaned Si substrate is fixedly arranged in a vacuum container of a laser ablation device,
A TiN thin film 2 having a film thickness of 10 nm is formed on the surface of the Si substrate under the film forming conditions summarized in Table 1 below. Since TiN easily grows epitaxially on the Si substrate, the TiN thin film 2 obtained at this time becomes an epitaxial film.

【0023】さらに、成膜に使用するターゲットを変更
し、上で得られたTiN薄膜2上に、TiNのTiサイ
トの一部をAl10%で置換したTi0.9Al0.1N薄膜
3を引き続き膜厚90nmに成膜する。このTi0.9
0.1N薄膜3も、TiN薄膜2の結晶性が維持される
ためエピタキシャル膜となる。このとき、真空容器内の
真空度が10-5Torr台でもTi0.9Al0.1N薄膜3がエ
ピタキシャル成長することが確認されているが、より結
晶性の高いエピタキシャル膜を実現するためには10-6
Torr台の真空度を確保することが望ましい。なお、その
他の成膜条件はTiN薄膜2の成膜時と同様である。ま
た、TiN薄膜2、およびTi0.9Al0.1N薄膜3の成
膜に使用するそれぞれのターゲット(TiN焼結体、お
よびTi0. 9Al0.1N焼結体)は、相対密度が90%以
上のもの、より好ましくは95%以上のものを用いるこ
とが望ましい。
Further, by changing the target used for film formation, a Ti 0.9 Al 0.1 N thin film 3 in which a part of Ti site of TiN is replaced with Al 10% is continuously formed on the TiN thin film 2 obtained above. The film is formed to 90 nm. This Ti 0.9 A
The l 0.1 N thin film 3 also becomes an epitaxial film because the crystallinity of the TiN thin film 2 is maintained. At this time, it was confirmed that the Ti 0.9 Al 0.1 N thin film 3 was epitaxially grown even when the degree of vacuum in the vacuum container was in the order of 10 −5 Torr, but in order to realize an epitaxial film having higher crystallinity, it is 10 −6.
It is desirable to secure the vacuum level of the Torr table. The other film forming conditions are the same as those for forming the TiN thin film 2. Further, each target (TiN sintered body, and Ti 0. 9 Al 0.1 N sintered body) to be used for the deposition of TiN film 2, and Ti 0.9 Al 0.1 N film 3, a relative density of 90% or more It is desirable to use one, more preferably 95% or more.

【0024】次いで、成膜に使用するターゲットを変更
し、上述のTi0.9Al0.1N/TiN層をバッファ層7
として、Ir薄膜4を引き続き膜厚100nmに成膜す
る。このとき、TiNおよびTi0.9Al0.1Nの格子長
とIrの格子長とは非常に近い値を有しており、成膜さ
れるIr薄膜4はTi0.9Al0.1N薄膜3上にエピタキ
シャル成長する。なお、Ir薄膜4の成膜にはIr金属
ターゲットを用いるが、その純度は99.9%以上のも
のが望ましい。
Next, the target used for film formation was changed, and the above-mentioned Ti 0.9 Al 0.1 N / TiN layer was replaced with the buffer layer 7.
Then, the Ir thin film 4 is continuously formed to a film thickness of 100 nm. At this time, the lattice lengths of TiN and Ti 0.9 Al 0.1 N and the lattice length of Ir are very close to each other, and the Ir thin film 4 to be deposited is epitaxially grown on the Ti 0.9 Al 0.1 N thin film 3. An Ir metal target is used for forming the Ir thin film 4, and its purity is preferably 99.9% or more.

【0025】なお、上述のTiN薄膜2、Ti0.9Al
0.1N薄膜3、Ir薄膜4は、同一の成膜装置におい
て、形成する薄膜に対応したターゲットを切り換えるこ
とにより連続的に成膜した。ここで、上述の各薄膜の成
膜条件を以下の表1にまとめておく。
The above-mentioned TiN thin film 2 and Ti 0.9 Al
The 0.1 N thin film 3 and the Ir thin film 4 were continuously formed in the same film forming apparatus by switching the target corresponding to the thin film to be formed. Here, the film forming conditions of the above-mentioned thin films are summarized in Table 1 below.

【0026】[0026]

【表1】 [Table 1]

【0027】このようにして得られたエピタキシャルI
r薄膜4上にPZT薄膜を形成することにより、エピタ
キシャル成長したPZT薄膜5を得られる。このPZT
薄膜5上に薄膜キャパシタ10の上部電極として例えば
Pt薄膜6を蒸着等の手法により成膜することにより、
Ir薄膜4、PZT薄膜5、Pt薄膜6とでMIM構造
を構成する薄膜キャパシタ10を実現することができ
る。
Epitaxial I thus obtained
By forming a PZT thin film on the r thin film 4, an epitaxially grown PZT thin film 5 can be obtained. This PZT
By depositing, for example, a Pt thin film 6 as an upper electrode of the thin film capacitor 10 on the thin film 5 by a method such as vapor deposition,
The Ir thin film 4, the PZT thin film 5, and the Pt thin film 6 can realize the thin film capacitor 10 having the MIM structure.

【0028】なお、本実施例においては、Ir薄膜4を
エピタキシャル成長させるためのバッファ層としてTi
0.9Al0.1N/TiNの2層からなるバッファ層を用い
たが、TiN薄膜1層だけからなるバッファ層としても
構わない。この場合においてもバッファ層上に形成され
るIr薄膜が同様にエピタキシャル成長することは、各
薄膜の結晶性に関する分析結果(後述)を示す図2から
も理解することができる。
In this embodiment, Ti is used as a buffer layer for epitaxially growing the Ir thin film 4.
Although the buffer layer composed of two layers of 0.9 Al 0.1 N / TiN is used, the buffer layer may be composed of only one TiN thin film layer. It can be understood from FIG. 2 showing the analysis result (described later) regarding the crystallinity of each thin film that the Ir thin film formed on the buffer layer also grows epitaxially in this case.

【0029】ここで、上述の製造方法によって得られた
薄膜キャパシタ10の各薄膜の結晶性についての分析結
果について説明する。まず、Si基板上に形成したIr
/Ti0.9Al0.1N/TiNおよびIr/TiNの2種
類の薄膜積層体のXRD回折パターンを図2に示す。こ
の図から明らかなように、いずれの薄膜積層体において
も、Si(001)上にTAN(002)(TiNまた
はTi0.9Al0.1N/TiN)およびIr(002)に
起因するピークのみが検出されており、各薄膜が(00
l)に配向して形成されていることがわかる。
Now, the analysis result of the crystallinity of each thin film of the thin film capacitor 10 obtained by the above-described manufacturing method will be described. First, Ir formed on a Si substrate
The XRD diffraction patterns of two kinds of thin film laminates of / Ti 0.9 Al 0.1 N / TiN and Ir / TiN are shown in FIG. As is clear from this figure, only the peaks due to TAN (002) (TiN or Ti 0.9 Al 0.1 N / TiN) and Ir (002) were detected on Si (001) in any of the thin film laminates. And each thin film is (00
It can be seen that the film is oriented in l).

【0030】また、Ir薄膜の膜面内での配向性を確認
するために極点図解析をおこなった。結果を図3に示
す。図から理解できるように、4回対称のピークが得ら
れており、Ir薄膜4がTi0.9Al0.1N/TiN/S
i基板上にきれいにエピタキシャル成長していることが
確認できる。
Further, a pole figure analysis was carried out to confirm the orientation of the Ir thin film in the film plane. The results are shown in Fig. 3. As can be seen from the figure, a four-fold symmetrical peak is obtained, and the Ir thin film 4 has Ti 0.9 Al 0.1 N / TiN / S.
It can be confirmed that the epitaxial growth is fine on the i substrate.

【0031】なお、従来技術との比較のために、本実施
例のIr薄膜4に相当する部分をPtに置き換えた比較
例を作成した。Pt薄膜部分以外の薄膜構成および成膜
条件は、第1実施例のものと同一である。Pt薄膜の作
成は、純度99.9%以上のPt金属ターゲットを用い
たRFスパッタリング法により、RFパワー200W、
ガス組成比Ar/O2=9/1、成膜時の真空度5×1
-5Torr、成膜温度600℃の条件で成膜を行った。こ
の比較例の薄膜積層体と第1実施例の薄膜積層体の結晶
性の分析結果を以下の表2にまとめる。
For comparison with the prior art, a comparative example was prepared in which the portion corresponding to the Ir thin film 4 of this example was replaced with Pt. The thin film structure and film forming conditions other than the Pt thin film portion are the same as those in the first embodiment. The Pt thin film is formed by RF sputtering using a Pt metal target having a purity of 99.9% or more, with an RF power of 200 W,
Gas composition ratio Ar / O 2 = 9/1, vacuum degree during film formation 5 × 1
The film was formed under the conditions of 0 -5 Torr and the film forming temperature of 600 ° C. The results of crystallinity analysis of the thin film laminate of this comparative example and the thin film laminate of the first embodiment are summarized in Table 2 below.

【0032】[0032]

【表2】 [Table 2]

【0033】上述の表2から理解されるように、本実施
例のIr薄膜のほうが比較例のPt薄膜に比べて、結晶
性が良好であり((002)ピークの半値幅が小さい点
から)かつ表面がより平坦で緻密な膜質の導体薄膜が得
られることがわかる。なお、(002)ピークの半値幅
はXRDロッキングカーブから求めた。また表面平均粗
さは、AFMを用いて薄膜表面5μm×5μmの面積に
ついて測定したものである。また、この比較例のPt薄
膜とIr薄膜のそれぞれの表面AFM像を図4に示す。
この図からも確認できるように、比較例のものが網目状
で比較的粗であるのに対し、本実施例のものは表面が平
坦でより緻密であることがわかる。
As can be seen from Table 2 above, the Ir thin film of this example has better crystallinity than the Pt thin film of the comparative example (because the half width of the (002) peak is small). Moreover, it can be seen that a conductor thin film having a more flat surface and a dense film quality can be obtained. The full width at half maximum of the (002) peak was obtained from the XRD rocking curve. The surface average roughness is measured by using an AFM for an area of the thin film surface of 5 μm × 5 μm. Further, FIG. 4 shows the surface AFM images of the Pt thin film and the Ir thin film of this comparative example.
As can be seen from this figure, it can be seen that the comparative example has a mesh-like shape and is relatively rough, whereas the surface of the comparative example is flat and more dense.

【0034】なお、上述の実施例ではSi(100)基
板を使用したが、これに限らずSi(111)、Si
(110)等のシリコン基板を使用しても構わない。
Although the Si (100) substrate is used in the above embodiment, the present invention is not limited to this, and Si (111), Si
A silicon substrate such as (110) may be used.

【0035】また本実施例においては、エピタキシャル
成長させたIr薄膜を薄膜キャパシタ10の下層電極と
して用いた例を説明したが、エピタキシャルIr/Ti
0.9Al0.1N/TiN/Si基板と言う構造を有する薄
膜積層体は、薄膜キャパシタ以外にも適用することが可
能であり、例えば、DRAM等の電極膜等の用途に使用
することも可能である。 [第2実施例]本発明の第2実施例は、第1実施例のI
r薄膜4に相当する部分をRh薄膜に置き換えた点が特
徴である。Rh電極の成膜にあたっては純度99.9%
以上のRh金属ターゲットを使用した。その他の薄膜の
構成および成膜条件については、第1実施例の薄膜キャ
パシタ10のそれと変わるところはないのでその説明を
省略する。
In the present embodiment, an example in which the Ir thin film epitaxially grown is used as the lower electrode of the thin film capacitor 10 has been described.
The thin film laminate having a structure of 0.9 Al 0.1 N / TiN / Si substrate can be applied to other than the thin film capacitor, and can also be used for an electrode film of DRAM or the like. . [Second Embodiment] The second embodiment of the present invention is the same as the first embodiment.
The feature is that the portion corresponding to the r thin film 4 is replaced with the Rh thin film. Purity of 99.9% when forming the Rh electrode
The above Rh metal target was used. The other thin film structures and film forming conditions are the same as those of the thin film capacitor 10 of the first embodiment, and therefore their explanations are omitted.

【0036】Ir電極4をRh電極に置き換えた本実施
例のおいても、XRD回折による分析の結果、Rh薄膜
がエピタキシャル成長していることが確認された。ま
た、本実施例のRh薄膜の表面状態をAFMにより観察
したところ、その表面は平坦でかつ緻密な膜となってい
ることが確認された。
Also in the present example in which the Ir electrode 4 was replaced with the Rh electrode, the analysis by XRD diffraction confirmed that the Rh thin film was epitaxially grown. Further, when the surface condition of the Rh thin film of this example was observed by AFM, it was confirmed that the surface was a flat and dense film.

【0037】[0037]

【発明の効果】上述の説明からも明らかなように、Si
基板上にバッファ層としてエピタキシャル1-xAlx
N/TiN層を介在させ、該バッファ層上に面心立方構
造を有する白金族元素を形成した薄膜積層構造を採用す
ることにより、Si基板上に結晶性の良好な強誘電体薄
膜を形成させ得る機能を有するエピタキシャル導体薄膜
を形成することができる。また、このエピタキシャル導
体薄膜(具体的にはIr、Rh等の白金族元素)上に、
導体薄膜の良好な結晶性を活かして、1軸以上の高い配
向性を有する強誘電体等の機能性薄膜を形成することが
可能になる。
As is apparent from the above description, Si
Epitaxial T i 1-x Al x as a buffer layer on the substrate
By adopting a thin film laminated structure in which a platinum group element having a face-centered cubic structure is formed on the buffer layer with an N / TiN layer interposed, a ferroelectric thin film having good crystallinity can be formed on a Si substrate. An epitaxial conductor thin film having the function of obtaining can be formed. Further, on this epitaxial conductor thin film (specifically, a platinum group element such as Ir or Rh),
By utilizing the good crystallinity of the conductor thin film, it becomes possible to form a functional thin film such as a ferroelectric substance having a high uniaxial or higher orientation.

【0038】また、Ir、Rhは強誘電体薄膜の組成元
素やSi基板との間で拡散や反応を起こしにくい。従っ
て、例えばSi基板上に強誘電体を用いた薄膜キャパシ
タを形成する場合に、エピタキシャルIr薄膜を薄膜キ
ャパシタの下部電極として用いれば、Si基板上に形成
されたFET等の半導体素子の特性には影響を与えず、
かつ結晶性の良好な(すなわち化合物を形成して結晶性
を劣化させることなく)強誘電体薄膜を形成することが
可能になる。
Ir and Rh do not easily diffuse or react with the composition elements of the ferroelectric thin film or the Si substrate. Therefore, for example, when a thin film capacitor using a ferroelectric substance is formed on a Si substrate, if an epitaxial Ir thin film is used as a lower electrode of the thin film capacitor, the characteristics of semiconductor elements such as FETs formed on the Si substrate will be improved. Without affecting
Further, it becomes possible to form a ferroelectric thin film having good crystallinity (that is, without forming a compound and deteriorating the crystallinity).

【0039】これらにより、Si基板上に強誘電体薄膜
等の機能性薄膜をエピタキシャル成長させることが可能
になり、DRAMやFeRAM等のみならず、焦電素
子、マイクロアクチュエータ、薄膜コンデンサや、その
他の小型圧電素子への応用適用が可能となる。
With these, it becomes possible to epitaxially grow a functional thin film such as a ferroelectric thin film on a Si substrate, and not only DRAM and FeRAM but also a pyroelectric element, a microactuator, a thin film capacitor, and other small size It can be applied to piezoelectric elements.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施例の薄膜キャパシタを示す
断面図である。
FIG. 1 is a cross-sectional view showing a thin film capacitor of a first embodiment of the present invention.

【図2】 第1実施例で得られた薄膜積層体のXRD回
折結果である。
FIG. 2 is an XRD diffraction result of the thin film laminate obtained in Example 1.

【図3】 第1実施例のIr薄膜の膜面内での配向性を
示す極点図解析結果である。
FIG. 3 is a pole figure analysis result showing the in-plane orientation of the Ir thin film of the first example.

【図4】 比較例および第1実施例のそれぞれの導体薄
膜の表面を示すAFM像である。
FIG. 4 is an AFM image showing the surface of each of the conductor thin films of the comparative example and the first example.

【符号の説明】[Explanation of symbols]

1 ・・・ Si基板 2 ・・・ TiN薄膜 3 ・・・ Ti0.9Al0.1N薄膜 4 ・・・ Ir薄膜 5 ・・・ PZT薄膜 6 ・・・ Pt薄膜 7 ・・・ バッファ層1 ・ ・ ・ Si substrate 2 ・ ・ ・ TiN thin film 3 ・ ・ ・ Ti 0.9 Al 0.1 N thin film 4 ・ ・ ・ Ir thin film 5 ・ ・ ・ PZT thin film 6 ・ ・ ・ Pt thin film 7 ・ ・ ・ Buffer layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/285 H01L 27/10 451 301 37/02 21/8242 27/04 C 27/04 H01G 4/06 102 27/10 451 H01L 27/10 651 27/108 37/02 (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 C30B 29/02 H01G 4/12 H01G 4/33 H01L 21/285 H01L 21/82 H01L 21/8242 H01L 27/04 H01L 27/10 H01L 27/108 H01L 37/02 ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. 7 Identification Code FI H01L 21/285 H01L 27/10 451 301 37/02 21/8242 27/04 C 27/04 H01G 4/06 102 27/10 451 H01L 27/10 651 27/108 37/02 (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/822 C30B 29/02 H01G 4/12 H01G 4/33 H01L 21/285 H01L 21 / 82 H01L 21/8242 H01L 27/04 H01L 27/10 H01L 27/108 H01L 37/02

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体であって、前記バッファ層は、TiN層と、該TiN層上に形成さ
れたTi 1-x Al x N層(ただし0<x≦0.4)を有
し、 前記導体薄膜は面心立方構造を有する白金族元素からな
ることを特徴とする薄膜積層体。
1. A thin film stack comprising a silicon substrate, a buffer layer epitaxially formed on the silicon substrate, and a conductive thin film epitaxially formed on the buffer layer , wherein the buffer layer is TiN. And a layer formed on the TiN layer.
A Ti 1-x Al x N layer (where 0 <x ≦ 0.4)
The conductive thin film is made of a platinum group element having a face-centered cubic structure.
【請求項2】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜と、導体薄膜上に形成
された誘電体薄膜と、誘電体薄膜上に形成された上部電
極とを有してなる薄膜キャパシタであって、前記バッファ層は、TiN層と、該TiN層上に形成さ
れたTi 1-x Al x N層(ただし0<x≦0.4)を有
し、 前記導体薄膜は面心立方構造を有する白金族元素からな
ることを特徴とする薄膜キャパシタ。
2. A silicon substrate, a buffer layer epitaxially formed on the silicon substrate, a conductor thin film epitaxially formed on the buffer layer, a dielectric thin film formed on the conductor thin film, and a dielectric thin film on the dielectric thin film. A thin film capacitor having a formed upper electrode, wherein the buffer layer is formed on the TiN layer and the TiN layer.
A Ti 1-x Al x N layer (where 0 <x ≦ 0.4)
A thin film capacitor , wherein the conductive thin film is made of a platinum group element having a face-centered cubic structure.
【請求項3】 前記白金族元素は、Ir、Rhのうちの
いずれかであることを特徴とする請求項1に記載の薄膜
積層体、または請求項2に記載の薄膜キャパシタ。
3. The thin film laminated body according to claim 1, wherein the platinum group element is any one of Ir and Rh, or the thin film capacitor according to claim 2.
【請求項4】 シリコン基板上にバッファ層をエピタキ
シャル形成する第1の工程と、バッファ層上に面心立方
構造の白金族導体薄膜をエピタキシャル形成する第2の
工程と、を有し 前記バッファ層は、TiN層と、該TiN層上に形成さ
れたTi 1-x Al x N層(ただし0<x≦0.4)を有す
ことを特徴とする薄膜積層体の製造方法。
Having a first step of wherein epitaxially forming a buffer layer on a silicon substrate, a second step of epitaxially forming a platinum group conductive thin film of a face-centered cubic structure on the buffer layer, wherein the buffer A layer is formed on the TiN layer and on the TiN layer.
Ti 1-x Al x N layer (where 0 <x ≦ 0.4)
A method for manufacturing a thin film laminate, comprising:
【請求項5】 前記バッファ層は、1〜10nm/分の
成長速度で形成され、表面平均粗さが0.1〜0.5n
mであり、かつ膜厚が50〜300nmであることを特
徴とする請求項に記載の薄膜積層体の製造方法。
5. The buffer layer is formed at a growth rate of 1 to 10 nm / min and has a surface average roughness of 0.1 to 0.5 n.
m, and the film thickness is 50-300 nm, The manufacturing method of the thin film laminated body of Claim 4 characterized by the above-mentioned.
【請求項6】 前記白金族導体薄膜は、1〜10nm/
分の成長速度で形成され、表面平均粗さが0.1〜1.
0nmであり、かつ膜厚が50〜500nmであること
を特徴とする請求項4あるいは請求項5に記載の薄膜積
層体の製造方法。
6. The platinum group conductor thin film has a thickness of 1 to 10 nm /
Formed at a growth rate of 10 minutes and a surface average roughness of 0.1 to 1.
The method for producing a thin film laminate according to claim 4 or 5 , wherein the thickness is 0 nm and the film thickness is 50 to 500 nm.
JP25890199A 1999-09-13 1999-09-13 Thin film laminate, thin film capacitor, and method of manufacturing the same Expired - Fee Related JP3435633B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25890199A JP3435633B2 (en) 1999-09-13 1999-09-13 Thin film laminate, thin film capacitor, and method of manufacturing the same
KR10-2000-0053757A KR100390286B1 (en) 1999-09-13 2000-09-09 Thin Film Multilayered Body, Thin Film Capacitor, and Method of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25890199A JP3435633B2 (en) 1999-09-13 1999-09-13 Thin film laminate, thin film capacitor, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001085624A JP2001085624A (en) 2001-03-30
JP3435633B2 true JP3435633B2 (en) 2003-08-11

Family

ID=17326618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25890199A Expired - Fee Related JP3435633B2 (en) 1999-09-13 1999-09-13 Thin film laminate, thin film capacitor, and method of manufacturing the same

Country Status (2)

Country Link
JP (1) JP3435633B2 (en)
KR (1) KR100390286B1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608459B2 (en) * 1999-12-28 2005-01-12 株式会社村田製作所 Thin film laminate, ferroelectric thin film element, and manufacturing method thereof
JP2004095638A (en) 2002-08-29 2004-03-25 Fujitsu Ltd Thin film decoupling capacitor and its manufacturing method
JP4601896B2 (en) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
DE10303316A1 (en) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Fast retentive memory
JP2004273685A (en) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd High frequency module
JP4539844B2 (en) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 Dielectric capacitor, method of manufacturing the same, and semiconductor device
JP2010157748A (en) * 2004-04-15 2010-07-15 Seiko Epson Corp Metal thin film and method for manufacturing the same, dielectric capacitor and method for manufacturing the same, and semiconductor device
KR100748309B1 (en) 2006-02-10 2007-08-09 삼성에스디아이 주식회사 Organic light-emitting display device and method for fabricating the same
JP4797717B2 (en) * 2006-03-14 2011-10-19 セイコーエプソン株式会社 Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4816916B2 (en) * 2006-03-15 2011-11-16 セイコーエプソン株式会社 Ferroelectric memory and manufacturing method thereof
KR100646607B1 (en) * 2006-03-22 2006-11-23 (주)공간에이엔앰건축사사무소 Structure for protecting electric switch equipment of building
JP5007723B2 (en) * 2006-07-06 2012-08-22 富士通セミコンダクター株式会社 Semiconductor device including capacitor and manufacturing method thereof
KR200453505Y1 (en) * 2008-11-18 2011-05-06 세홍산업 주식회사 Pre-cover for using wall surface undergrounding type outlet box
JP6237530B2 (en) * 2014-08-08 2017-11-29 住友電気工業株式会社 Hard material, sintered body, tool using sintered body, method for manufacturing hard material, and method for manufacturing sintered body
CN105448521A (en) * 2015-12-26 2016-03-30 刘磊 Thin-film capacitor welding machine capable of collecting welding tin

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277939B1 (en) * 1997-12-29 2001-02-01 구자홍 bottom electrode of capacitor with ferroelectric

Also Published As

Publication number Publication date
JP2001085624A (en) 2001-03-30
KR100390286B1 (en) 2003-07-04
KR20010030363A (en) 2001-04-16

Similar Documents

Publication Publication Date Title
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
JP3373525B2 (en) Multilayer ferroelectric cell and perovskite electron heterostructure integrated on silicon
KR100671375B1 (en) Thin film multilayer body, electronic device using such thin film multilayer body, actuator, and method for manufacturing actuator
JP3435633B2 (en) Thin film laminate, thin film capacitor, and method of manufacturing the same
US6759250B2 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
US20020006733A1 (en) Multilayer thin film and its fabrication process as well as electron device
JP2002164586A (en) Electronic device substrate, manufacturing method thereof, and thin-film piezoelectric element using it
US20010015448A1 (en) Ferroelectric capacitor and semiconductor device
JP4427925B2 (en) Laminated thin film manufacturing method and electronic device
JP3608459B2 (en) Thin film laminate, ferroelectric thin film element, and manufacturing method thereof
JPH10173140A (en) Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device
JPH09246490A (en) Semiconductor device and manufacture thereof
JP2002524850A (en) Microelectronic structure, method of manufacture thereof and its use in memory cells
JPH11261028A (en) Thin film capacitor
JP3583638B2 (en) Ferroelectric capacitor and method of manufacturing the same
JP4513193B2 (en) Thin film laminate manufacturing method and ferroelectric thin film element manufacturing method
JPH11274419A (en) Thin film capacitor
JPH11297966A (en) Ferroelectric thin film element and manufacture therefor
JP3405050B2 (en) Dielectric thin film and method for forming the same
JP4315676B2 (en) Semiconductor memory device and manufacturing method thereof
JP2001102544A (en) Thin-film capacitor and manufacturing method therefor
JP2000260955A (en) Capacitor
JPH0864780A (en) Si substrate dielectric thin film structure
JPH11103027A (en) Manufacturing ferroelectric film and ferroelectric thin film elements, ferroelectric thin film structure and ferroelectric thin film element
JP2004079691A (en) Blt ferrodielectric thin film capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees