JPH10172416A - 電界電子放出素子及びその製造方法 - Google Patents
電界電子放出素子及びその製造方法Info
- Publication number
- JPH10172416A JPH10172416A JP8332196A JP33219696A JPH10172416A JP H10172416 A JPH10172416 A JP H10172416A JP 8332196 A JP8332196 A JP 8332196A JP 33219696 A JP33219696 A JP 33219696A JP H10172416 A JPH10172416 A JP H10172416A
- Authority
- JP
- Japan
- Prior art keywords
- substance
- grown
- forming
- columnar shape
- emission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】本発明は、エミッタ電極をゲート電極に接近さ
せなくても、アレイの高密度化及び小さな静電容量にす
る。 【解決手段】第１の物質１０上に第２の物質１１を載せ
てＶＬＳ成長により第１の物質１０を析出させて柱状に
成長させ、かつ先端部を尖鋭に形成した針状物質（エミ
ッタ電極）１４と、この針状物質１４の先端部を取り囲
むように孔を配置した薄膜電極（ゲート電極）１６と、
これら針状物質１４と薄膜電極１６との間に形成された
絶縁膜１５とから成る。
せなくても、アレイの高密度化及び小さな静電容量にす
る。 【解決手段】第１の物質１０上に第２の物質１１を載せ
てＶＬＳ成長により第１の物質１０を析出させて柱状に
成長させ、かつ先端部を尖鋭に形成した針状物質（エミ
ッタ電極）１４と、この針状物質１４の先端部を取り囲
むように孔を配置した薄膜電極（ゲート電極）１６と、
これら針状物質１４と薄膜電極１６との間に形成された
絶縁膜１５とから成る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、真空マイ
クロエレクトロニクス技術を利用した電界電子放出素子
及びその製造方法に関する。
クロエレクトロニクス技術を利用した電界電子放出素子
及びその製造方法に関する。
【０００２】
【従来の技術】従来から、真空を電荷輸送媒体とする真
空素子が研究されているが、この真空素子の一つとして
電界電子放出素子（真空マイクロ素子）がある。この電
界電子放出素子の代表的なものとしては、例えば図８に
示すようにエミッタ電極１が基板２から略鉛直方向に四
角錐や円錐の形状を呈しているもの（以下、スピント型
と称する）と、図９(a)(b)に示すようにエミッタ電極３
が面内方向に三角形の飛び込み板形状、すなわち楔形の
形状を呈しているもの（以下、平面型と称する）とがあ
る。
空素子が研究されているが、この真空素子の一つとして
電界電子放出素子（真空マイクロ素子）がある。この電
界電子放出素子の代表的なものとしては、例えば図８に
示すようにエミッタ電極１が基板２から略鉛直方向に四
角錐や円錐の形状を呈しているもの（以下、スピント型
と称する）と、図９(a)(b)に示すようにエミッタ電極３
が面内方向に三角形の飛び込み板形状、すなわち楔形の
形状を呈しているもの（以下、平面型と称する）とがあ
る。
【０００３】このうちスピント型の電界電子放出素子の
作製は、例えば東北大学電気通信研究所の横尾邦義氏が
電気学会誌Vol.112.No.4 (1992) pp257-262 に記してい
るように、スタンフォード研究所のスピント(C.A.Spin
t) 氏らの開発した回転させながら斜め方向から陰極チ
ップを蒸着する技術や、アメリカ海軍研究所のグレイ
(H.F.Gray)氏らの開発したＳi 単結晶を選択的に異方性
エッチングする技術を基本にして行われている。
作製は、例えば東北大学電気通信研究所の横尾邦義氏が
電気学会誌Vol.112.No.4 (1992) pp257-262 に記してい
るように、スタンフォード研究所のスピント(C.A.Spin
t) 氏らの開発した回転させながら斜め方向から陰極チ
ップを蒸着する技術や、アメリカ海軍研究所のグレイ
(H.F.Gray)氏らの開発したＳi 単結晶を選択的に異方性
エッチングする技術を基本にして行われている。
【０００４】さらに、エミッタ電極の他の作製方法は、
例えば工業技術院電子技術総合研究所の伊東順司氏及び
金丸正剛氏によって、「微小冷陰極の応用−真空マイク
ロ素子−」（オプトロニクス誌No.109 (1991) pp193-19
8 ）や、「微小三極真空素子の試作とその応用」（日本
学術振興会荷電粒子ビームの工業への応用第132 委員会
第111 回研究会資料(1990) pp7-13 ）で説明されてい
る。
例えば工業技術院電子技術総合研究所の伊東順司氏及び
金丸正剛氏によって、「微小冷陰極の応用−真空マイク
ロ素子−」（オプトロニクス誌No.109 (1991) pp193-19
8 ）や、「微小三極真空素子の試作とその応用」（日本
学術振興会荷電粒子ビームの工業への応用第132 委員会
第111 回研究会資料(1990) pp7-13 ）で説明されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、以上の
ような電界電子放出素子では、いずれの場合もアレイを
高密度化するためには、円錐や四角錐、楔形状の底辺の
長さで制限されてしまう。
ような電界電子放出素子では、いずれの場合もアレイを
高密度化するためには、円錐や四角錐、楔形状の底辺の
長さで制限されてしまう。
【０００６】又、かかる底辺の長さを極力小さくした場
合には、エミッタ電極に尖っていない部分全体がゲート
電極に接近するため、全体の静電容量が増加してしま
う。その結果、電子の移動度が制限され、高速制御が困
難になる。
合には、エミッタ電極に尖っていない部分全体がゲート
電極に接近するため、全体の静電容量が増加してしま
う。その結果、電子の移動度が制限され、高速制御が困
難になる。
【０００７】そこで本発明は、エミッタ電極をゲート電
極に接近させなくても、アレイの高密度化及び小さな静
電容量にできる電界電子放出素子及びその製造方法を提
供することを目的とする。
極に接近させなくても、アレイの高密度化及び小さな静
電容量にできる電界電子放出素子及びその製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１によれば、第１
の物質上に第２の物質を載せて溶解した第１の物質を析
出させて柱状に成長させ、かつ先端部を尖鋭に形成した
針状物質と、この針状物質の先端部を取り囲むように孔
を配置した薄膜電極と、これら針状物質と薄膜電極との
間に形成された絶縁膜と、から成る電界電子放出素子で
ある。
の物質上に第２の物質を載せて溶解した第１の物質を析
出させて柱状に成長させ、かつ先端部を尖鋭に形成した
針状物質と、この針状物質の先端部を取り囲むように孔
を配置した薄膜電極と、これら針状物質と薄膜電極との
間に形成された絶縁膜と、から成る電界電子放出素子で
ある。
【０００９】請求項２によれば、請求項１記載の電界電
子放出素子において、第１の物質は、Ｓｉ又はＬａＢ6
である。請求項３によれば、請求項１記載の電界電子放
出素子において、第２の物質は、Ａｕ又はＰｔである。
子放出素子において、第１の物質は、Ｓｉ又はＬａＢ6
である。請求項３によれば、請求項１記載の電界電子放
出素子において、第２の物質は、Ａｕ又はＰｔである。
【００１０】請求項４によれば、第１の物質上に第２の
物質を載せて溶解した第１の物質を析出させて柱状に成
長させる第１の工程と、第１の物質上に絶縁膜を形成す
る第２の工程と、絶縁膜上に導電膜を形成する第３の工
程と、柱状に成長した第１の物質の先端部に対応する導
電膜の部分を剥離する第４の工程と、導電膜の剥離され
た部分から柱状に成長した第１の物質の周囲をエッチン
グし、かつ柱状に成長した第１の物質の先端部を尖鋭化
する第５の工程と、を有する電界電子放出素子の製造方
法である。
物質を載せて溶解した第１の物質を析出させて柱状に成
長させる第１の工程と、第１の物質上に絶縁膜を形成す
る第２の工程と、絶縁膜上に導電膜を形成する第３の工
程と、柱状に成長した第１の物質の先端部に対応する導
電膜の部分を剥離する第４の工程と、導電膜の剥離され
た部分から柱状に成長した第１の物質の周囲をエッチン
グし、かつ柱状に成長した第１の物質の先端部を尖鋭化
する第５の工程と、を有する電界電子放出素子の製造方
法である。
【００１１】請求項５によれば、第１の物質上に第２の
物質を載せて溶解した第１の物質を析出させて柱状に成
長させる第１の工程と、第１の物質上に絶縁膜を形成す
る第２の工程と、柱状に成長した第１の物質の先端部を
尖鋭化する第３の工程と、絶縁膜上に導電膜を形成する
第４の工程と、柱状に成長した第１の物質の先端部に対
応する導電膜の部分を剥離する第５の工程と、導電膜の
剥離された部分から柱状に成長した第１の物質の周囲を
エッチングする第５の工程と、を有する電界電子放出素
子の製造方法である。
物質を載せて溶解した第１の物質を析出させて柱状に成
長させる第１の工程と、第１の物質上に絶縁膜を形成す
る第２の工程と、柱状に成長した第１の物質の先端部を
尖鋭化する第３の工程と、絶縁膜上に導電膜を形成する
第４の工程と、柱状に成長した第１の物質の先端部に対
応する導電膜の部分を剥離する第５の工程と、導電膜の
剥離された部分から柱状に成長した第１の物質の周囲を
エッチングする第５の工程と、を有する電界電子放出素
子の製造方法である。
【００１２】請求項６によれば、請求項４又は５記載の
電界電子放出素子の製造方法において、第１の工程は、
第１の物質上に第２の物質を載せ、第１の物質をエッチ
ング処理した後に、溶解した第１の物質を析出させて柱
状に成長させる。
電界電子放出素子の製造方法において、第１の工程は、
第１の物質上に第２の物質を載せ、第１の物質をエッチ
ング処理した後に、溶解した第１の物質を析出させて柱
状に成長させる。
【００１３】請求項７によれば、請求項４、５又は６記
載の電界電子放出素子の製造方法において、第１の物質
上に第２の物質を成膜した後、第２の物質上に所望孔径
のレジストパターンを形成する工程と、このレジストパ
ターンの孔部分に第２の物質を堆積させる工程と、レジ
ストパターンを剥離して第１の物質上に第２の物質を残
す工程と、により溶解して析出する第１の物質の寸法を
決定する。
載の電界電子放出素子の製造方法において、第１の物質
上に第２の物質を成膜した後、第２の物質上に所望孔径
のレジストパターンを形成する工程と、このレジストパ
ターンの孔部分に第２の物質を堆積させる工程と、レジ
ストパターンを剥離して第１の物質上に第２の物質を残
す工程と、により溶解して析出する第１の物質の寸法を
決定する。
【００１４】
(1) 以下、本発明の第１の実施の形態について図面を参
照して説明する。本発明の電界電子放出素子を製造する
工程には、第１の物質上に第２の物質を載せてＶＬＳ
（Vapor Liquid Solid）成長により第１の物質を析出さ
せて柱状に成長させる工程があるが、先ず、この柱状の
細長い物質を形成させる方法とその原理について説明す
る。
照して説明する。本発明の電界電子放出素子を製造する
工程には、第１の物質上に第２の物質を載せてＶＬＳ
（Vapor Liquid Solid）成長により第１の物質を析出さ
せて柱状に成長させる工程があるが、先ず、この柱状の
細長い物質を形成させる方法とその原理について説明す
る。
【００１５】図１はＶＬＳ成長過程を示す図である。先
ず、第１の物質１０を基板とし、この第１の物質の１０
上に第２の物質１１を載せる。
ず、第１の物質１０を基板とし、この第１の物質の１０
上に第２の物質１１を載せる。
【００１６】この後、これら第１の物質の１０と第２の
物質１１とを加熱すると、これら第１の物質の１０と第
２の物質１１との混合融液が得られる。この状態に、第
１の物質１０を供給すると、第１の物質が析出し、これ
が柱状に成長する。
物質１１とを加熱すると、これら第１の物質の１０と第
２の物質１１との混合融液が得られる。この状態に、第
１の物質１０を供給すると、第１の物質が析出し、これ
が柱状に成長する。
【００１７】図２はかかる第１の物質の析出・成長の原
理を示している。この図は、横軸に第１の物質１０と第
２の物質１１の混合融液中に占める第１の物質１０の濃
度（％）を表し、縦軸に加熱温度を表している。
理を示している。この図は、横軸に第１の物質１０と第
２の物質１１の混合融液中に占める第１の物質１０の濃
度（％）を表し、縦軸に加熱温度を表している。
【００１８】図中、実線は、第１の物質１０の濃度変化
に依存して変化する融点の挙動を示している。一般に、
混合物は単一の場合よりも融点が低く、例えばＡｕとＳ
ｉの場合、Ｓｉ濃度５０％（図２中Ｌ1 の位置）でおよ
そ９５０℃（図２中Ｔ1 の温度）である。
に依存して変化する融点の挙動を示している。一般に、
混合物は単一の場合よりも融点が低く、例えばＡｕとＳ
ｉの場合、Ｓｉ濃度５０％（図２中Ｌ1 の位置）でおよ
そ９５０℃（図２中Ｔ1 の温度）である。
【００１９】従って、温度Ｔ1 でＳｉ濃度５０％（図２
中Ｌ1 の位置）の平衡状態から第１の物質１０を供給す
ると、第１の物質１０の濃度の上昇に伴って融点の温度
も高くなり、図２中Ｌ2 の位置のように融点は温度Ｔ2
（＞Ｔ1 ）となる。
中Ｌ1 の位置）の平衡状態から第１の物質１０を供給す
ると、第１の物質１０の濃度の上昇に伴って融点の温度
も高くなり、図２中Ｌ2 の位置のように融点は温度Ｔ2
（＞Ｔ1 ）となる。
【００２０】このとき、温度を常にＴ1 一定に保てば、
余剰な第１の物質１０（濃度５０％以上の第１の物質１
０）は、融解されないため固体として第２の物質１１の
下に析出する。
余剰な第１の物質１０（濃度５０％以上の第１の物質１
０）は、融解されないため固体として第２の物質１１の
下に析出する。
【００２１】この状態を続けると、時間経過とともに第
１の物質１０は析出を続けて成長する。次に本発明の電
界電子放出素子の製造方法について説明する。
１の物質１０は析出を続けて成長する。次に本発明の電
界電子放出素子の製造方法について説明する。
【００２２】この電界電子放出素子の製造方法は、第１
の物質１０上に第２の物質１１を載せてＶＬＳ成長によ
り第１の物質１０を析出させて柱状に成長させる第１の
工程と、第１の物質１０上に絶縁膜を形成する第２の工
程と、絶縁膜上に導電膜を形成する第３の工程と、柱状
に成長した第１の物質１０の先端部に対応する導電膜の
部分を剥離する第４の工程と、導電膜の剥離された部分
から柱状に成長した第１の物質１０の周囲をエッチング
し、かつ柱状に成長した第１の物質１０の先端部を尖鋭
化する第５の工程とを有している。
の物質１０上に第２の物質１１を載せてＶＬＳ成長によ
り第１の物質１０を析出させて柱状に成長させる第１の
工程と、第１の物質１０上に絶縁膜を形成する第２の工
程と、絶縁膜上に導電膜を形成する第３の工程と、柱状
に成長した第１の物質１０の先端部に対応する導電膜の
部分を剥離する第４の工程と、導電膜の剥離された部分
から柱状に成長した第１の物質１０の周囲をエッチング
し、かつ柱状に成長した第１の物質１０の先端部を尖鋭
化する第５の工程とを有している。
【００２３】以下、図３の製造工程図を参照して具体的
に説明する。先ず、第１の物質１０を下地として第２の
物質１１を成膜する。このとき、第１の物質１０は、Ｓ
ｉ又はＬａＢ6 などであり、第２の物質１１は、Ａｕ又
はＰｔなどを用いることが可能である｛同図(a) ｝。
に説明する。先ず、第１の物質１０を下地として第２の
物質１１を成膜する。このとき、第１の物質１０は、Ｓ
ｉ又はＬａＢ6 などであり、第２の物質１１は、Ａｕ又
はＰｔなどを用いることが可能である｛同図(a) ｝。
【００２４】次に、第２の物質１１上に任意の形状のレ
ジスト１２をパターニングし｛同図(b) ｝、この後、レ
ジスト１２をマスクとして第２の物質１１をエッチング
する｛同図(c) ｝。
ジスト１２をパターニングし｛同図(b) ｝、この後、レ
ジスト１２をマスクとして第２の物質１１をエッチング
する｛同図(c) ｝。
【００２５】ここで、第２の物質１１であるＡｕ又はＰ
ｔのエッチングには、例えばＨＣｌとＮＨＯ3 の混合液
が使用される。次に、これら第１の物質１０及び第２の
物質１１を加熱すると、これら第１の物質１０と第２の
物質１１との液相合金１３ができ｛同図(d) ｝、第１の
物質１０を供給すると、この第１の物質１０が析出し、
柱状に成長する｛同図(e) ｝。以下、この柱状に成長し
た第１の物質１０を針状物質１４と称する。
ｔのエッチングには、例えばＨＣｌとＮＨＯ3 の混合液
が使用される。次に、これら第１の物質１０及び第２の
物質１１を加熱すると、これら第１の物質１０と第２の
物質１１との液相合金１３ができ｛同図(d) ｝、第１の
物質１０を供給すると、この第１の物質１０が析出し、
柱状に成長する｛同図(e) ｝。以下、この柱状に成長し
た第１の物質１０を針状物質１４と称する。
【００２６】ここで、液相合金１３は、液体であるので
球状に形成されている。従って、第１の物質１０は、ほ
ぼ円柱状に成長することになる。又、このときの加熱温
度は、ＳｉとＡｕの場合に９５０℃、ＬａＢ6 とＡｕの
場合に１１０℃〜１３００℃の間で、ＳｉやＬａＢ6 を
供給するためのガスは、それぞれＳｉＣｌ4 ＋Ｈ2 、Ｌ
ａＢ2 ＋ＢＢｒ3 ＋Ｈ2 が適当である。
球状に形成されている。従って、第１の物質１０は、ほ
ぼ円柱状に成長することになる。又、このときの加熱温
度は、ＳｉとＡｕの場合に９５０℃、ＬａＢ6 とＡｕの
場合に１１０℃〜１３００℃の間で、ＳｉやＬａＢ6 を
供給するためのガスは、それぞれＳｉＣｌ4 ＋Ｈ2 、Ｌ
ａＢ2 ＋ＢＢｒ3 ＋Ｈ2 が適当である。
【００２７】針状物質１４が成長し、任意の高さが得ら
れると、上記ガスの供給と第１の物質１０及び第２の物
質１１への加熱とを停止する。なお、この工程が終了す
ると、成長した針状物質１４の上部は、液相合金から第
２の物質１１に戻る。
れると、上記ガスの供給と第１の物質１０及び第２の物
質１１への加熱とを停止する。なお、この工程が終了す
ると、成長した針状物質１４の上部は、液相合金から第
２の物質１１に戻る。
【００２８】次に、第１の物質１１上に絶縁膜１５を成
膜する｛同図(f) ｝。この絶縁膜１５の成膜方法は、Ｓ
ＯＧ（Spin on Grass ）を利用したＳｉＯ2の成膜や、
液状のエポキシ系樹脂をスピンコータで塗布した後に加
熱処理して固める方法などがある。
膜する｛同図(f) ｝。この絶縁膜１５の成膜方法は、Ｓ
ＯＧ（Spin on Grass ）を利用したＳｉＯ2の成膜や、
液状のエポキシ系樹脂をスピンコータで塗布した後に加
熱処理して固める方法などがある。
【００２９】次に、絶縁膜１５上に導電膜１６を成膜す
る｛同図(g) ｝。この導電膜１６の成膜方法は、スパッ
タやＣＶＤ、蒸着など様々な方法を用いることができ、
材料としては導電性のものであれば大抵のものは利用で
きる。
る｛同図(g) ｝。この導電膜１６の成膜方法は、スパッ
タやＣＶＤ、蒸着など様々な方法を用いることができ、
材料としては導電性のものであれば大抵のものは利用で
きる。
【００３０】この導電膜１６の材料は、例えばＷＳｉや
Ａｌなどである。この導電膜１６は、最終的にゲート電
極となるので、次の工程でゲート電極の孔開け加工を行
う。
Ａｌなどである。この導電膜１６は、最終的にゲート電
極となるので、次の工程でゲート電極の孔開け加工を行
う。
【００３１】すなわち、針状物質１４の先端部分に対し
て円形の溝のレジストパターン１７を形成し｛同図(h)
｝、このレジストパターン１７をマスクとしてＲＩＥ
にてエッチングを行う｛同図(i) ｝。
て円形の溝のレジストパターン１７を形成し｛同図(h)
｝、このレジストパターン１７をマスクとしてＲＩＥ
にてエッチングを行う｛同図(i) ｝。
【００３２】ここで、導電膜１６の材料が例えばＷＳｉ
やＡｌなどを選択した場合、ＷＳｉは弗素系のガス、Ａ
ｌは塩素系のガスでエッチングが可能である。ところ
で、第２の物質１１であるＡｕやＰｔなどの貴金属類を
除く多くの金属は、ガスを選択することによりエッチン
グができる。
やＡｌなどを選択した場合、ＷＳｉは弗素系のガス、Ａ
ｌは塩素系のガスでエッチングが可能である。ところ
で、第２の物質１１であるＡｕやＰｔなどの貴金属類を
除く多くの金属は、ガスを選択することによりエッチン
グができる。
【００３３】そこで、第２の物質１１としてＡｕやＰｔ
などを用いているので、選択的に導電膜１６、さらにそ
の下地の絶縁膜１５をエッチングできる。しかるに、同
図(i) に示すエッチングの際に、任意の膜厚分だけ絶縁
膜１５もエッチングし、この絶縁膜１５と針状物質１４
の先端部分の第２の物質１１をマスクとして第１の物質
１０を選択的に等方性エッチングを行うと、針状物質１
４の先端部分は尖鋭化される｛同図(j) ｝。
などを用いているので、選択的に導電膜１６、さらにそ
の下地の絶縁膜１５をエッチングできる。しかるに、同
図(i) に示すエッチングの際に、任意の膜厚分だけ絶縁
膜１５もエッチングし、この絶縁膜１５と針状物質１４
の先端部分の第２の物質１１をマスクとして第１の物質
１０を選択的に等方性エッチングを行うと、針状物質１
４の先端部分は尖鋭化される｛同図(j) ｝。
【００３４】ここで、第１の物質１０がＳｉの場合、ヒ
ドラジンなどによるウェットエッチングや、ＨＢｒ、Ｂ
Ｃｌ3 などを用いたＣＤＥなどで容易に選択的に等方性
エッチングが可能である。
ドラジンなどによるウェットエッチングや、ＨＢｒ、Ｂ
Ｃｌ3 などを用いたＣＤＥなどで容易に選択的に等方性
エッチングが可能である。
【００３５】そして、弗素などを利用して絶縁膜１５の
選択的等方性エッチングを行うと、電界電子放出素子の
作製が完了する｛同図(k) ｝。従って、このようにして
製造された電界電子放出素子は、第１の物質１０上に第
２の物質１１を載せてＶＬＳ成長により第１の物質１０
を析出させて柱状に成長させ、かつ先端部を尖鋭に形成
した針状物質（エミッタ電極）１４と、この針状物質１
４の先端部を取り囲むように孔を配置した薄膜電極（ゲ
ート電極）１６と、これら針状物質１４と薄膜電極１６
との間に形成された絶縁膜１５とから成るものである。
選択的等方性エッチングを行うと、電界電子放出素子の
作製が完了する｛同図(k) ｝。従って、このようにして
製造された電界電子放出素子は、第１の物質１０上に第
２の物質１１を載せてＶＬＳ成長により第１の物質１０
を析出させて柱状に成長させ、かつ先端部を尖鋭に形成
した針状物質（エミッタ電極）１４と、この針状物質１
４の先端部を取り囲むように孔を配置した薄膜電極（ゲ
ート電極）１６と、これら針状物質１４と薄膜電極１６
との間に形成された絶縁膜１５とから成るものである。
【００３６】このように上記第１の実施の形態によれ
ば、針状物質（エミッタ電極）１４を柱状の細長い形状
に形成したので、従来のスピント型のように広がりをも
つ底辺部が存在せず、エミッタ電極アレイの高密度化が
容易となる。
ば、針状物質（エミッタ電極）１４を柱状の細長い形状
に形成したので、従来のスピント型のように広がりをも
つ底辺部が存在せず、エミッタ電極アレイの高密度化が
容易となる。
【００３７】又、高いアスペクト比を有する形状である
ので、エミッタ電極１４の先端部以外の領域では、エミ
ッタ電極１４とゲート電極１６とを接近させなくなもよ
い構造にできる。 (2) 次に本発明の第２の実施の形態について説明する。
ので、エミッタ電極１４の先端部以外の領域では、エミ
ッタ電極１４とゲート電極１６とを接近させなくなもよ
い構造にできる。 (2) 次に本発明の第２の実施の形態について説明する。
【００３８】本発明の電界電子放出素子の製造方法は、
第１の物質１０上に第２の物質１１を載せてＶＬＳ成長
により第１の物質１０を析出させて柱状に成長させる第
１の工程と、第１の物質１０上に絶縁膜１５を形成する
第２の工程と、柱状に成長した第１の物質１０の先端部
を尖鋭化する第３の工程と、絶縁膜１５上に導電膜１６
を形成する第４の工程と、柱状に成長した第１の物質１
０の先端部に対応する導電膜１６の部分を剥離する第５
の工程と、導電膜１６の剥離された部分から柱状に成長
した第１の物質１０の周囲をエッチングする第５の工程
とを有している。
第１の物質１０上に第２の物質１１を載せてＶＬＳ成長
により第１の物質１０を析出させて柱状に成長させる第
１の工程と、第１の物質１０上に絶縁膜１５を形成する
第２の工程と、柱状に成長した第１の物質１０の先端部
を尖鋭化する第３の工程と、絶縁膜１５上に導電膜１６
を形成する第４の工程と、柱状に成長した第１の物質１
０の先端部に対応する導電膜１６の部分を剥離する第５
の工程と、導電膜１６の剥離された部分から柱状に成長
した第１の物質１０の周囲をエッチングする第５の工程
とを有している。
【００３９】以下、図４の製造工程図を参照して具体的
に説明する。なお、同図(a) に示す第２の物質１１の成
膜から同図(e) に示す針状物質１４の成長までの工程
は、上記第１の実施の形態と同一なのでその説明は省略
する。
に説明する。なお、同図(a) に示す第２の物質１１の成
膜から同図(e) に示す針状物質１４の成長までの工程
は、上記第１の実施の形態と同一なのでその説明は省略
する。
【００４０】針状物質１４を成長させる工程が終了する
と、第１の物質１０上に絶縁膜１５を成膜する｛同図
(f) ｝。この絶縁膜１５の成膜の段階で、絶縁膜１５の
厚さを針状物質１４の高さ以上にすると、針状物質１４
は反映されずにフラットな表面が得られる。なお、この
表面がフラットでない場合には、ＣＭＰ（Chemical Mec
hanical Polishing ）で平坦化が可能である。
と、第１の物質１０上に絶縁膜１５を成膜する｛同図
(f) ｝。この絶縁膜１５の成膜の段階で、絶縁膜１５の
厚さを針状物質１４の高さ以上にすると、針状物質１４
は反映されずにフラットな表面が得られる。なお、この
表面がフラットでない場合には、ＣＭＰ（Chemical Mec
hanical Polishing ）で平坦化が可能である。
【００４１】次に、絶縁膜１５のバックエッチングを行
い、これを針状物質１４の先端が任意の高さに露出する
まで行う｛同図(g) ｝。次に、針状物質１４の先端部分
の第２の物質１１をマスクとして第１の物質１０を選択
的に等方性エッチングを行い、針状物質１４の先端部分
を尖鋭化する｛同図(h) ｝。
い、これを針状物質１４の先端が任意の高さに露出する
まで行う｛同図(g) ｝。次に、針状物質１４の先端部分
の第２の物質１１をマスクとして第１の物質１０を選択
的に等方性エッチングを行い、針状物質１４の先端部分
を尖鋭化する｛同図(h) ｝。
【００４２】次に、絶縁膜１５上に、例えばＷＳｉやＡ
ｌなど導電膜１６をスパッタやＣＶＤ、蒸着など様々な
方法を用いて成膜する｛同図(i) ｝。この導電膜１６
は、最終的にゲート電極となるので、次の工程でゲート
電極の孔開け加工を行う。すなわち、針状物質１４の先
端部分に対応する導電膜１６上に円形の溝のレジストパ
ターン１７を形成し｛同図(j) ｝、このレジストパター
ン１７をマスクとしてＲＩＥにてエッチングを行う｛同
図(k) ｝。
ｌなど導電膜１６をスパッタやＣＶＤ、蒸着など様々な
方法を用いて成膜する｛同図(i) ｝。この導電膜１６
は、最終的にゲート電極となるので、次の工程でゲート
電極の孔開け加工を行う。すなわち、針状物質１４の先
端部分に対応する導電膜１６上に円形の溝のレジストパ
ターン１７を形成し｛同図(j) ｝、このレジストパター
ン１７をマスクとしてＲＩＥにてエッチングを行う｛同
図(k) ｝。
【００４３】ここで、導電膜１６の材料が例えばＷＳｉ
やＡｌなどを選択した場合、ＷＳｉは弗素系のガス、Ａ
ｌは塩素系のガスでエッチングが可能である。そして、
弗素などを利用して絶縁膜１５の選択的等方性エッチン
グを行うと、電界電子放出素子の作製が完了する｛同図
(l) ｝。
やＡｌなどを選択した場合、ＷＳｉは弗素系のガス、Ａ
ｌは塩素系のガスでエッチングが可能である。そして、
弗素などを利用して絶縁膜１５の選択的等方性エッチン
グを行うと、電界電子放出素子の作製が完了する｛同図
(l) ｝。
【００４４】このように上記第２の実施の形態によれ
ば、第１の物質１０上に第２の物質１１を載せてＶＬＳ
成長により第１の物質１０を析出させて柱状に成長さ
せ、かつ先端部を尖鋭に形成した針状物質（エミッタ電
極）１４と、この針状物質１４の先端部を取り囲むよう
に孔を配置した薄膜電極（ゲート電極）１６と、これら
針状物質１４と薄膜電極１６との間に形成された絶縁膜
１５とから成るので、上記第１の実施の形態と同様に、
針状物質（エミッタ電極）１４を柱状の細長い形状に形
成したので、従来のスピント型のように広がりをもつ底
辺部が存在せず、エミッタ電極アレイの高密度化が容易
となる。
ば、第１の物質１０上に第２の物質１１を載せてＶＬＳ
成長により第１の物質１０を析出させて柱状に成長さ
せ、かつ先端部を尖鋭に形成した針状物質（エミッタ電
極）１４と、この針状物質１４の先端部を取り囲むよう
に孔を配置した薄膜電極（ゲート電極）１６と、これら
針状物質１４と薄膜電極１６との間に形成された絶縁膜
１５とから成るので、上記第１の実施の形態と同様に、
針状物質（エミッタ電極）１４を柱状の細長い形状に形
成したので、従来のスピント型のように広がりをもつ底
辺部が存在せず、エミッタ電極アレイの高密度化が容易
となる。
【００４５】又、高いアスペクト比を有する形状である
ので、エミッタ電極１４の先端部以外の領域では、エミ
ッタ電極１４とゲート電極１６とを接近させなくなもよ
い構造にできる。 (3) 次に本発明の第３の実施の形態について説明する。
ので、エミッタ電極１４の先端部以外の領域では、エミ
ッタ電極１４とゲート電極１６とを接近させなくなもよ
い構造にできる。 (3) 次に本発明の第３の実施の形態について説明する。
【００４６】この本発明は、上記第１及び第２の実施の
形態において、ＶＬＳ成長による針状物質１４のより安
定な製造方法とするものである。図５はかかるＶＬＳ成
長による針状物質１４の製造方法を示す図である。
形態において、ＶＬＳ成長による針状物質１４のより安
定な製造方法とするものである。図５はかかるＶＬＳ成
長による針状物質１４の製造方法を示す図である。
【００４７】第１の物質１０の表面上に第２の物質１１
の薄膜１１を成膜し、その上に所望の大きさの第２の物
質１１ａを載せる｛同図(a) ｝。次に、下地の第１の物
質１０をエッチング処理する｛同図(b) ｝。
の薄膜１１を成膜し、その上に所望の大きさの第２の物
質１１ａを載せる｛同図(a) ｝。次に、下地の第１の物
質１０をエッチング処理する｛同図(b) ｝。
【００４８】この後、第１の物質１０及び第２の物質１
１、１１ａを加熱することにより液相合金１３が得られ
｛同図(c) ｝、ＶＬＳ成長により第１の物質１０を析出
させて柱状に成長させる｛同図(d) ｝。
１、１１ａを加熱することにより液相合金１３が得られ
｛同図(c) ｝、ＶＬＳ成長により第１の物質１０を析出
させて柱状に成長させる｛同図(d) ｝。
【００４９】このように上記第３の実施の形態によれ
ば、下地の第１の物質１０をエッチングしておき、第１
の物質１０を析出させて柱状に成長させることによっ
て、第２の物質１１と反応する対象物がその下方以外で
は接近していないので、加熱処理中に移動することはな
く、任意の位置に柱形状を形成できる。
ば、下地の第１の物質１０をエッチングしておき、第１
の物質１０を析出させて柱状に成長させることによっ
て、第２の物質１１と反応する対象物がその下方以外で
は接近していないので、加熱処理中に移動することはな
く、任意の位置に柱形状を形成できる。
【００５０】なお、図６(a) に示すように、第１の物質
１０上にエッチングで第２の物質１１を任意の厚さ・寸
法に形成し、この後、徐々に加熱を行うと、液相合金に
なるまでの過程では、わずかな融解速度の違いや振動で
平衡状態が崩れて、同図(b)に示すようにくぼみの中に
いくつかの半球面状の液相合金１８が生じる可能性があ
る。 (4) 次に本発明の第４の実施の形態について説明する。
１０上にエッチングで第２の物質１１を任意の厚さ・寸
法に形成し、この後、徐々に加熱を行うと、液相合金に
なるまでの過程では、わずかな融解速度の違いや振動で
平衡状態が崩れて、同図(b)に示すようにくぼみの中に
いくつかの半球面状の液相合金１８が生じる可能性があ
る。 (4) 次に本発明の第４の実施の形態について説明する。
【００５１】この本発明は、上記第１及び第２の実施の
形態において、柱形状の寸法の決定をするものである。
すなわち、柱形状の直径（幅）寸法を決定しているの
は、第２の物質１１の容積であるので、この容積を制御
するものである。
形態において、柱形状の寸法の決定をするものである。
すなわち、柱形状の直径（幅）寸法を決定しているの
は、第２の物質１１の容積であるので、この容積を制御
するものである。
【００５２】図７はかかる柱形状の直径寸法の決定の製
造工程図である。先ず、第１の物質１０上に第２の物質
１１を薄く成膜し｛同図(a) ｝、次に任意の孔径を有す
るレジストパターン１９を第２の物質１１上に形成する
｛同図(b) ｝。
造工程図である。先ず、第１の物質１０上に第２の物質
１１を薄く成膜し｛同図(a) ｝、次に任意の孔径を有す
るレジストパターン１９を第２の物質１１上に形成する
｛同図(b) ｝。
【００５３】次に、第２の物質１１の電解メッキを行
い、第２の物質１１の露出面にのみ第２の物質１１ａが
堆積する｛同図(c) ｝。次に、レジストパターン１９を
剥離し｛同図(d) ｝、この後に第１の物質１０上に薄く
成膜した厚み分だけ、すなわち第２の物質１１のみだけ
エッチングを行い、同図(e) に示すような任意の容積の
第２の物質１１が形成される。
い、第２の物質１１の露出面にのみ第２の物質１１ａが
堆積する｛同図(c) ｝。次に、レジストパターン１９を
剥離し｛同図(d) ｝、この後に第１の物質１０上に薄く
成膜した厚み分だけ、すなわち第２の物質１１のみだけ
エッチングを行い、同図(e) に示すような任意の容積の
第２の物質１１が形成される。
【００５４】この第２の物質１１の形状は、レジストパ
ターン１９の孔径と電解メッキで堆積した第２の物質１
１の厚み分で決定される。特に第２の物質１１の容積を
比較的大きくした場合には、第２の物質１１の厚膜に対
する等方性エッチングによる形状の崩れがないため有効
である。
ターン１９の孔径と電解メッキで堆積した第２の物質１
１の厚み分で決定される。特に第２の物質１１の容積を
比較的大きくした場合には、第２の物質１１の厚膜に対
する等方性エッチングによる形状の崩れがないため有効
である。
【００５５】これは、第２の物質１１がＡｕなどの貴金
属であるため、エッチング工程をウェットエッチングす
ること、すなわち等方性エッチングに頼らざるを得ない
ことに起因する。
属であるため、エッチング工程をウェットエッチングす
ること、すなわち等方性エッチングに頼らざるを得ない
ことに起因する。
【００５６】このように上記第４の実施の形態によれ
ば、任意の孔径を有するレジストパターン１９を第２の
物質１１上に形成し、第２の物質１１の電解メッキを行
って第２の物質１１の露出面にのみ第２の物質１１ａを
堆積し、レジストパターン１９を剥離するので、第１の
物質１０上に任意の容積の第２の物質１１を形成でき
る。これにより、この第２の物質１１の容積を制御する
ことにより、針状物質１４の直径寸法を所望の大きさに
決定できる。
ば、任意の孔径を有するレジストパターン１９を第２の
物質１１上に形成し、第２の物質１１の電解メッキを行
って第２の物質１１の露出面にのみ第２の物質１１ａを
堆積し、レジストパターン１９を剥離するので、第１の
物質１０上に任意の容積の第２の物質１１を形成でき
る。これにより、この第２の物質１１の容積を制御する
ことにより、針状物質１４の直径寸法を所望の大きさに
決定できる。
【００５７】
【発明の効果】以上詳記したように本発明によれば、エ
ミッタ電極をゲート電極に接近させなくても、エミッタ
電極アレイの高密度化を図るとともに小さな静電容量に
できる電界電子放出素子及びその製造方法を提供でき
る。
ミッタ電極をゲート電極に接近させなくても、エミッタ
電極アレイの高密度化を図るとともに小さな静電容量に
できる電界電子放出素子及びその製造方法を提供でき
る。
【図１】本発明の電界電子放出素子の製造方法に用いる
ＶＬＳ成長過程を示す図。
ＶＬＳ成長過程を示す図。
【図２】ＶＬＳ成長過程における第１の物質の析出・成
長の原理を示す図。
長の原理を示す図。
【図３】本発明の電界電子放出素子の製造方法に係わる
第１の実施の形態を示す製造工程図。
第１の実施の形態を示す製造工程図。
【図４】本発明の電界電子放出素子の製造方法に係わる
第２の実施の形態を示す製造工程図。
第２の実施の形態を示す製造工程図。
【図５】本発明の電界電子放出素子の製造方法に係わる
第３の実施の形態を示すＶＬＳ成長による針状物質の製
造工程図。
第３の実施の形態を示すＶＬＳ成長による針状物質の製
造工程図。
【図６】ＶＬＳ成長による第１の物質の析出における問
題を示す図。
題を示す図。
【図７】本発明の電界電子放出素子の製造方法に係わる
第４の実施の形態を示す柱形状の寸法の決定を示す製造
工程図。
第４の実施の形態を示す柱形状の寸法の決定を示す製造
工程図。
【図８】従来の電界電子放出素子の代表的なスピント型
を示す構成図。
を示す構成図。
【図９】従来の電界電子放出素子の代表的な平面型を示
す構成図。
す構成図。
１０…第１の物質、 １１…第２の物質、 １２…レジスト、 １３…液相合金、 １４…針状物質、 １５…絶縁膜、 １６…導電膜、 １７…レジストパターン。
Claims (7)
- 【請求項１】 第１の物質上に第２の物質を載せて溶解
した前記第１の物質を析出させて柱状に成長させ、かつ
先端部を尖鋭に形成した針状物質と、 この針状物質の先端部を取り囲むように孔を配置した薄
膜電極と、 これら針状物質と薄膜電極との間に形成された絶縁膜
と、から成ることを特徴とする電界電子放出素子。 - 【請求項２】 前記第１の物質は、Ｓｉ又はＬａＢ6 で
あることを特徴とする請求項１記載の電界電子放出素
子。 - 【請求項３】 前記第２の物質は、Ａｕ又はＰｔである
ことを特徴とする請求項１記載の電界電子放出素子。 - 【請求項４】 第１の物質上に第２の物質を載せて溶解
した前記第１の物質を析出させて柱状に成長させる第１
の工程と、 前記第１の物質上に絶縁膜を形成する第２の工程と、 前記絶縁膜上に導電膜を形成する第３の工程と、 前記柱状に成長した前記第１の物質の先端部に対応する
前記導電膜の部分を剥離する第４の工程と、 前記導電膜の剥離された部分から前記柱状に成長した前
記第１の物質の周囲をエッチングし、かつ前記柱状に成
長した前記第１の物質の先端部を尖鋭化する第５の工程
と、を有することを特徴とする電界電子放出素子の製造
方法。 - 【請求項５】 第１の物質上に第２の物質を載せて溶解
した前記第１の物質を析出させて柱状に成長させる第１
の工程と、 前記第１の物質上に絶縁膜を形成する第２の工程と、 前記柱状に成長した前記第１の物質の先端部を尖鋭化す
る第３の工程と、 前記絶縁膜上に導電膜を形成する第４の工程と、 前記柱状に成長した前記第１の物質の先端部に対応する
前記導電膜の部分を剥離する第５の工程と、 前記導電膜の剥離された部分から前記柱状に成長した前
記第１の物質の周囲をエッチングする第５の工程と、を
有することを特徴とする電界電子放出素子の製造方法。 - 【請求項６】 前記第１の工程は、前記第１の物質上に
前記第２の物質を載せ、前記第１の物質をエッチング処
理した後に、溶解した前記第１の物質を析出させて柱状
に成長させることを特徴とする請求項４又は５記載の電
界電子放出素子の製造方法。 - 【請求項７】 前記第１の物質上に前記第２の物質を成
膜した後、前記第２の物質上に所望孔径のレジストパタ
ーンを形成する工程と、 このレジストパターンの孔部分に前記第２の物質を堆積
させる工程と、 前記レジストパターンを剥離して前記第１の物質上に前
記第２の物質を残す工程と、により溶解して析出する前
記第１の物質の寸法を決定することを特徴とする請求項
４、５又は６記載の電界電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332196A JPH10172416A (ja) | 1996-12-12 | 1996-12-12 | 電界電子放出素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332196A JPH10172416A (ja) | 1996-12-12 | 1996-12-12 | 電界電子放出素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10172416A true JPH10172416A (ja) | 1998-06-26 |
Family
ID=18252252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8332196A Pending JPH10172416A (ja) | 1996-12-12 | 1996-12-12 | 電界電子放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10172416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110937903A (zh) * | 2019-11-07 | 2020-03-31 | 中国科学院上海硅酸盐研究所 | 一种高强度、高导热性的氮化硅陶瓷材料及其制备方法 |
-
1996
- 1996-12-12 JP JP8332196A patent/JPH10172416A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110937903A (zh) * | 2019-11-07 | 2020-03-31 | 中国科学院上海硅酸盐研究所 | 一种高强度、高导热性的氮化硅陶瓷材料及其制备方法 |
| CN110937903B (zh) * | 2019-11-07 | 2021-06-15 | 中国科学院上海硅酸盐研究所 | 一种高强度、高导热性的氮化硅陶瓷材料及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097138A (en) | Field emission cold-cathode device | |
| CN100463094C (zh) | 一种场发射显示器的制作方法 | |
| US5749762A (en) | Field emission cold cathode and method for production thereof | |
| JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
| KR20000052285A (ko) | 다이아몬드 나노 휘스커 제조방법 | |
| JPH05152640A (ja) | 冷陰極エミツタ素子 | |
| JP4792625B2 (ja) | 電子放出素子の製造方法及び電子デバイス | |
| EP1190206A2 (en) | Tip structures, devices on their basis, and methods for their preparation | |
| JP2006196364A (ja) | 電界電子放出素子、およびその製造方法 | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH10172416A (ja) | 電界電子放出素子及びその製造方法 | |
| US20050255613A1 (en) | Manufacturing of field emission display device using carbon nanotubes | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| JP2000353467A (ja) | 冷陰極装置の製造方法 | |
| US6121066A (en) | Method for fabricating a field emission display | |
| US6579735B1 (en) | Method for fabricating GaN field emitter arrays | |
| US6572425B2 (en) | Methods for forming microtips in a field emission device | |
| US6781159B2 (en) | Field emission display device | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| KR100280880B1 (ko) | 다이아몬드박막 패턴 제조방법 | |
| JP2800706B2 (ja) | 電界放射型冷陰極の製造方法 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20130726 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |