JPH10171980A - ２値画像処理回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 高速のＣＰＵと大容量メモリとを使用するこ
となく、リアルタイムで２値画像処理を行う。 【解決手段】 入力された画像信号を、画素毎に所定ビ
ット数からなるディジタル画像信号に変換した後、２値
画像信号に変換する２値化処理を行う２値画像処理回路
であって、ディジタル画像信号を所定の閾値と比較する
比較回路１２を備え、比較回路１２の出力を２値画像信
号とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョンカメ
ラ、ＣＣＤカメラ等によって撮像され入力された画像信
号に２値化処理を行って出力する２値画像処理回路の改
良に関するものである。

【０００２】

【従来の技術】テレビジョンカメラ、ＣＣＤカメラ等に
よって撮像され入力された画像信号から文字、図形の認
識処理を行う際に、その前処理として、画像信号の２値
化処理を行うことが多い。

【０００３】２値化処理は、２値画像処理回路に入力さ
れた画像信号が、画素毎に所定ビット数からなるディジ
タル画像信号に変換された後、実行される。これにより
生成された２値画像信号は、動画の場合は、そのままモ
ニターへの表示、認識処理等が行われる。静止画の場合
は、画像処理用メモリであるＶＲＡＭに一旦、１画面分
が書込まれた後、画像処理用メモリから読み出されて、
モニターへの表示、認識処理等が行われる。従来は、入
力された画像信号を、画素毎に所定ビット数からなるデ
ィジタル画像信号に変換し画像処理メモリに記憶した
後、ソフトウェアにより２値化処理を行うことが多い。

【０００４】

【発明が解決しようとする課題】ところが、ソフトウェ
アにより２値化処理を行う場合、処理時間が遅く、ま
た、必要とする画像処理用メモリの容量も大きい。その
ため、大容量のＶＲＡＭが必要であり、部品コストの上
昇を招いていた。また、リアルタイムで２値化処理を行
うには、例えば、２５６画素×２５６ラインの画像を２
値化処理する場合、１フレームの所要時間は、１ｓ／３
０フレーム＝３３ｍｓであり、１画素の処理に許容され
る処理時間は、３３ｍｓ／（２５６画素×２５６ライ
ン）≒０．５μｓとなって、高速のＣＰＵが必要であ
り、通常、１画素の２値化処理に数μｓの処理時間がか
かる８ビットＣＰＵでは実現困難であった。

【０００５】本発明は、上述した事情に鑑みてなされた
ものであり、第１発明では、高速のＣＰＵを使用するこ
となく、リアルタイムで２値画像処理を行うことができ
る２値画像処理回路を提供することを目的とする。第２
発明では、高速のＣＰＵを使用することなく、リアルタ
イムで２値画像処理を行うことができ、画像処理用メモ
リの所要容量を削減できる２値画像処理回路を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段】本発明の第１発明に係る
２値画像処理回路は、入力された画像信号を、画素毎に
所定ビット数からなるディジタル画像信号に変換した
後、２値画像信号に変換する２値化処理を行う２値画像
処理回路において、前記ディジタル画像信号を所定の閾
値と比較する比較回路を備え、該比較回路の出力を前記
２値画像信号とすることを特徴とする。

【０００７】第１発明に係る２値画像処理回路では、比
較回路は、入力された画像信号が変換された、画素毎に
所定ビット数からなるディジタル画像信号を所定の閾値
と比較する。そして、この比較回路の出力を２値画像信
号とする。つまり、ハードウェアにより２値化処理を行
う。例えば、２５６画素×２５６ラインの画像をソフト
ウェアにより２値化処理を行う場合、８ビットＣＰＵで
は、１画素の処理に数μｓの時間が掛かり、１画面では
数１００ｍｓ程度の時間が必要であった。しかし、この
２値画像処理回路により２値化処理を行う場合、リアル
タイムで行うことができる。

【０００８】第２発明に係る２値画像処理回路は、入力
された画像信号を、画素毎に所定ビット数からなるディ
ジタル画像信号に変換した後、２値画像信号に変換する
２値化処理を行って画像処理用メモリに書込み、該画像
処理用メモリから読み出して出力する２値画像処理回路
において、前記ディジタル画像信号を所定の閾値と比較
し、その比較結果を画素毎に１ビットからなる前記２値
画像信号として出力する比較回路を備え、前記画像処理
用メモリは前記２値画像信号の複数画素分を１単位とし
て記憶することを特徴とする。

【０００９】この２値画像処理回路では、比較回路は、
入力された画像信号が変換された、画素毎に所定ビット
数からなるディジタル画像信号を所定の閾値と比較す
る。この比較回路の出力である２値画像信号は画素毎に
１ビットからなり、画像処理用メモリはこの２値画像信
号の複数画素分を１単位として記憶する。例えば、２５
６画素×２５６ラインの画像を記憶する場合、画像処理
用メモリの容量は５１２ｋビットが必要であった。しか
し、この２値画像処理回路により２値化処理を行う場
合、リアルタイムに行うことができると共に、画像処理
用メモリの所要容量を６４ｋビットに削減することがで
きる。

【００１０】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。図１は、本発明に係る
２値画像処理回路の実施の形態の構成を示すブロック図
である。この２値画像処理回路１では、ＣＣＤカメラ１
０に撮像され入力された画像信号であるビデオ信号がＡ
／Ｄ変換回路１１に与えられる。Ａ／Ｄ変換回路１１
は、与えられたビデオ信号を画素毎に８ビットのディジ
タル信号に変換し、比較回路１２に与える。また、Ａ／
Ｄ変換回路１１は、与えられたビデオ信号から水平同期
信号及び垂直同期信号を抽出すると共に、水平同期信号
の２５６倍の逓倍周波数のクロック及びフィールドのＯ
ｄｄ／Ｅｖｅｎの識別信号を作成し、これら抽出、作成
した信号をビデオタイミング回路１６に与える。

【００１１】比較回路１２は、与えられたディジタル信
号とルックアップテーブル１７から与えられる８ビット
の所定の２値化の閾値とを比較し、このディジタル信号
が閾値より大きいときは“１”を、閾値より小さいとき
は“０”を出力する。つまり、１画素毎に１ビットの信
号を作成し、シリアル信号として出力する。ルックアッ
プテーブル１７の閾値は、バス２０経由でＣＰＵ２１か
ら与えられる。

【００１２】この１画素毎の１ビットのディジタル信号
は、Ｓ／Ｐ（シリアル／パラレル）変換回路１３に与え
られる。Ｓ／Ｐ変換回路１３は、１画素毎に１ビットの
シリアル信号を８ビット分宛まとめて、８ビットのパラ
レル信号に変換し、ＶＲＡＭ（ビデオＲＡＭ）１４に与
える。ＶＲＡＭ１４は、ビデオタイミング回路１６から
のクロックをカウントして得たタイミングにより、ビデ
オコントローラ１５から与えられるアドレスに従って、
Ｓ／Ｐ変換回路１３から与えられた８ビットのパラレル
信号を書き込む。ビデオコントローラ１５は、ＶＲＡＭ
１４の書込み及び読出しに際して、バス２０経由でＣＰ
Ｕ２１から与えられるコントロール信号と、ビデオタイ
ミング回路１６から与えられる垂直帰線信号とに基づい
て、ＶＲＡＭ１４にアドレスを与えるタイミングを作成
する。

【００１３】ＶＲＡＭ１４は、ビデオタイミング回路１
６からのクロックをカウントし、１画面分の画素の書込
みが終了したと判断したときは、与えられたアドレス信
号に従って、１画素毎に１ビットの画素信号を８画素宛
（８ビットのパラレル信号）読み出し、Ｐ／Ｓ（パラレ
ル／シリアル）変換回路１９に与える。Ｐ／Ｓ変換回路
１９は、８ビットのパラレル信号を１画素毎に１ビット
のシリアル信号に変換し、データセレクタ１８に与え
る。

【００１４】データセレクタ１８には、Ａ／Ｄ変換回路
１１の８ビットの出力信号、比較回路１２のシリアルの
出力信号及びＰ／Ｓ変換回路１９のシリアルの出力信号
が入力され、ビデオコントローラ１５から与えられる動
画／２値動画／２値静止画の切り替え信号に従って、Ａ
／Ｄ変換回路１１の出力信号／比較回路１２の出力信号
／Ｐ／Ｓ変換回路１９の出力信号の何れかを選択して出
力する。ビデオコントローラ１５は、バス２０経由でＣ
ＰＵ２１から与えられるコントロール信号に従って、上
述した動画／２値動画／２値静止画の切り替え信号を出
力する。また、ビデオコントローラ１５は、バス２０経
由でＣＰＵ２１から与えられるコントロール信号に従っ
て、起動／停止の切り替え信号をビデオタイミング回路
１６とＶＲＡＭ１４とに与える。

【００１５】データセレクタ１８は、選択した出力信号
をＤ／Ａ変換回路２３に与える。Ｄ／Ａ変換回路２３
は、１画素毎に８ビットのパラレル信号をアナログ信号
に変換し、ビデオ信号としてモニター２４に与える。モ
ニター２４は、与えられたビデオ信号に基づく画像を表
示する。

【００１６】以下に、このような構成の２値画像処理回
路の動作を説明する。ＣＣＤカメラ１０に撮像され入力
された画像信号であるビデオ信号が、Ａ／Ｄ変換回路１
１に与えられる。Ａ／Ｄ変換回路１１は、与えられたビ
デオ信号を画素毎に８ビットのディジタル信号に変換
し、比較回路１２に与える。比較回路１２は、与えられ
たディジタル信号とルックアップテーブル１７から与え
られる８ビットの所定の閾値とを比較し、このディジタ
ル信号が閾値より大きいときは“１”を、閾値より小さ
いときは“０”を出力する。つまり、１画素毎に１ビッ
トの、シリアル信号を出力する。

【００１７】この１画素毎の１ビットのディジタル信号
は、Ｓ／Ｐ（シリアル／パラレル）変換回路１３に与え
られ、Ｓ／Ｐ変換回路１３は、１画素毎に１ビットのシ
リアル信号を８ビット分宛まとめて、８ビットのパラレ
ル信号に変換し、ＶＲＡＭ（ビデオＲＡＭ）１４に与え
る。ＶＲＡＭ１４は、与えられたアドレス信号に従っ
て、Ｓ／Ｐ変換回路１３から与えられた８ビットのパラ
レル信号を書き込む。

【００１８】ビデオコントローラ１５は、ＶＲＡＭ１４
への１画面分の画素の書込みが終了したと判断したとき
は、コントロール信号をＣＰＵ２１に出力する。ＣＰＵ
２１は、画像処理用メモリの内容をもとにして文字、図
形の認識処理を行う。Ｐ／Ｓ変換回路１９は、８ビット
のパラレル信号を１画素毎に１ビットのシリアル信号に
変換し、データセレクタ１８に与える。

【００１９】データセレクタ１８は、ビデオコントロー
ラ１５から与えられる動画／２値動画／２値静止画の切
り替え信号に従って、Ａ／Ｄ変換回路１１の出力信号／
比較回路１２の出力信号／Ｐ／Ｓ変換回路１９の出力信
号の何れかを選択して出力する。データセレクタ１８
は、選択した出力信号をＤ／Ａ変換回路２３に与える。
Ｄ／Ａ変換回路２３は、１画素毎に８ビットのパラレル
信号をアナログ信号に変換し、ビデオ信号としてモニタ
ー２４に与える。モニター２４は、与えられたビデオ信
号に基づく画像を表示する。

【００２０】つまり、データセレクタ１８は、モニター
２４が表示する画像として、ＣＣＤカメラ１０に撮像さ
れた画像、２値化処理された動画像及び２値化処理され
た静止画像の何れかを選択する。２値化処理された動画
像は、ＶＲＡＭ１４を経由せずに出力され、２値化処理
された静止画像は、ＶＲＡＭ１４を経由して出力され
る。

【００２１】

【発明の効果】本発明の第１発明に係る２値画像処理回
路によれば、高速のＣＰＵを使用することなく、リアル
タイムで２値画像処理を行うことができる。

【００２２】第２発明に係る２値画像処理回路によれ
ば、高速のＣＰＵを使用することなく、リアルタイムで
２値画像処理を行うことができると共に、画像処理用メ
モリの所要容量を削減できる。

【図面の簡単な説明】

【図１】本発明に係る２値画像処理回路の実施の形態の
構成を示すブロック図である。

【符号の説明】

１ ２値画像処理回路 １１ Ａ／Ｄ変換回路 １２ 比較回路 １３ Ｓ／Ｐ変換回路 １４ ＶＲＡＭ（画像処理用メモリ） １５ ビデオコントローラ １６ ビデオタイミング回路 １７ ルックアップテーブル １８ データセレクタ １９ Ｐ／Ｓ変換回路 ２１ ＣＰＵ ２３ Ｄ／Ａ変換回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻田 和一郎 大阪府堺市石津北町64番地 株式会社クボ タ堺製造所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力された画像信号を、画素毎に所定ビ
   ット数からなるディジタル画像信号に変換した後、２値
   画像信号に変換する２値化処理を行う２値画像処理回路
   において、 前記ディジタル画像信号を所定の閾値と比較する比較回
   路を備え、該比較回路の出力を前記２値画像信号とする
   ことを特徴とする２値画像処理回路。
2. 【請求項２】 入力された画像信号を、画素毎に所定ビ
   ット数からなるディジタル画像信号に変換した後、２値
   画像信号に変換する２値化処理を行って画像処理用メモ
   リに書込み、該画像処理用メモリから読み出して出力す
   る２値画像処理回路において、 前記ディジタル画像信号を所定の閾値と比較し、その比
   較結果を画素毎に１ビットからなる前記２値画像信号と
   して出力する比較回路を備え、前記画像処理用メモリは
   前記２値画像信号の複数画素分を１単位として記憶する
   ことを特徴とする２値画像処理回路。