JPH10171420A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH10171420A JPH10171420A JP33566296A JP33566296A JPH10171420A JP H10171420 A JPH10171420 A JP H10171420A JP 33566296 A JP33566296 A JP 33566296A JP 33566296 A JP33566296 A JP 33566296A JP H10171420 A JPH10171420 A JP H10171420A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- signal
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関し、特に表示できる液晶パネル
の画面より小さい表示データを表示する場合に、液晶パ
ネルの１画素に対して映像信号の１データを表示し、か
つ全液晶画素を駆動するアクティブマトリクス型液晶表
示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to a case where display data smaller than a displayable liquid crystal panel screen is displayed. The present invention relates to an active matrix liquid crystal display device for displaying and driving all liquid crystal pixels.
【０００２】[0002]
【従来の技術】液晶表示装置として、従来、ＴＦＴ（Th
in Film Transistor）やＭＩＭ（Metal Insulator Meta
l ）素子などを用いた、いわゆるアクティブマトリクス
方式の液晶表示装置が知られている。2. Description of the Related Art As a liquid crystal display device, a TFT (Th.
in Film Transistor) and MIM (Metal Insulator Meta)
l) A so-called active matrix type liquid crystal display device using an element or the like is known.
【０００３】図１２はアクティブマトリクス型液晶表示
装置の基本構成を示す図であり、図１３はアクティブマ
トリクス型液晶パネルの構成例を示す図であり、図１４
はゲートドライバの構成を示すブロック図である。FIG. 12 is a diagram showing a basic configuration of an active matrix type liquid crystal display device. FIG. 13 is a diagram showing a configuration example of an active matrix type liquid crystal panel.
FIG. 3 is a block diagram showing a configuration of a gate driver.
【０００４】アクティブマトリクス型液晶表示装置は、
図１２に示すようにアクティブマトリクス型液晶パネル
１と、データドライバ２と、ゲートドライバ３とを有す
る。An active matrix type liquid crystal display device is
As shown in FIG. 12, an active matrix type liquid crystal panel 1, a data driver 2, and a gate driver 3 are provided.
【０００５】アクティブマトリクス型液晶パネル１は、
図１３に示すように、マトリクス状に配置された液晶セ
ルＣｍｎ（ｍ＝１〜ｘ、ｎ＝１〜ｙ、Ｃ11、…、Ｃｘ
ｙ）と、データドライバ２から延びるデータラインｄｍ
（ｄ1，ｄ2，…，ｄｘ）と、ゲートドライバ３から延び
るスキャンラインｓｎ（ｓ1，ｓ2，…，ｓｙ）と、各液
晶セルＣｍｎと対応するデータラインｄｍとを接続する
ように配置されかつ対応するゲートがスキャンラインｓ
ｎに接続された薄膜トランジスタＴＦＴｍｎ（ＴＦ
Ｔ11、…、ＴＦＴｘｙ）と、全ての液晶セルＣｍｎと接
続されている共通電極ＶＣＯＭとを有する。[0005] The active matrix type liquid crystal panel 1 comprises:
As shown in FIG. 13, liquid crystal cells Cmn (m = 1 to x, n = 1 to y, C 11 ,..., Cx) arranged in a matrix
y) and a data line dm extending from the data driver 2
(D 1 , d 2 ,..., Dx), a scan line sn (s 1 , s 2 ,..., Sy) extending from the gate driver 3 and a data line dm corresponding to each liquid crystal cell Cmn. The placed and corresponding gate is a scan line s
n connected to a thin film transistor TFTmn (TF
T 11, ..., having a TFTxy), and a common electrode VCOM, which is connected to all the liquid crystal cells Cmn.
【０００６】スキャンラインｓｎにはゲートドライバ３
から走査パルスＰｎ（Ｐ1，Ｐ2，…，Ｐｙ）が順次印加
され、この走査パルスＰｎに応じて各行の薄膜トランジ
スタＴＦＴｍｎがスキャンラインｓｎ毎に順次オン状態
になる。データドライバ２からは、各行の薄膜トランジ
スタＴＦＴｍｎがオン状態になるのに応じて、表示デー
タに対応する電圧がデータラインｄｍに出力される。し
たがって、走査パルスＰｎに応じて表示データに対応す
る電圧がその行の液晶セルＣｍｎに印加される。A gate driver 3 is provided on the scan line sn.
, A scanning pulse Pn (P 1 , P 2 ,..., Py) is sequentially applied, and the thin film transistors TFTmn in each row are sequentially turned on for each scanning line sn according to the scanning pulse Pn. The data driver 2 outputs a voltage corresponding to the display data to the data line dm as the thin film transistor TFTmn in each row is turned on. Therefore, a voltage corresponding to the display data is applied to the liquid crystal cells Cmn in the row according to the scanning pulse Pn.
【０００７】走査パルスＰｎが次の行に印加されると、
その行の薄膜トランジスタＴＦＴｍｎはオフ状態にな
り、すべての行に走査パルスＰｎが印加されて再び走査
パルスＰｎが印加されるまではその行の薄膜トランジス
タＴＦＴｍｎはオフ状態のままであるから、液晶セルＣ
ｍｎに印加された電圧はその時まで維持される。このよ
うにしてすべての行の液晶セルＣｍｎに表示データに対
応した電圧が印加されると１画面の表示が終了する。こ
の１画面の表示サイクルを通常フレームと称する。When the scanning pulse Pn is applied to the next row,
The thin-film transistors TFTmn in that row are turned off, and the thin-film transistors TFTmn in that row remain off until the scanning pulse Pn is applied to all the rows and the scanning pulse Pn is applied again.
The voltage applied to mn is maintained until then. When the voltage corresponding to the display data is applied to the liquid crystal cells Cmn in all rows in this manner, the display of one screen is completed. This display cycle of one screen is called a normal frame.
【０００８】また、垂直方向のすべての行を表示すると
いう意味から、１垂直表示期間と称する場合もある。[0008] Further, in order to display all the rows in the vertical direction, it may be referred to as one vertical display period.
【０００９】ゲートドライバ３は、図１４に示すよう
に、シフトレジスタ３１と、レベルシフタ３２と、出力
バッファ３３とを有する。シフトレジスタ３１には垂直
同期信号ＶＳＹＮＣあるいはそれと同周期の信号ＧＳＰ
と水平同期信号ＨＳＹＮＣあるいはそれと同周期の信号
ＧＣＫとが入力され、垂直同期信号に応じて発生する走
査パルスＰｎが水平同期信号に応じて順次シフトレジス
タ３１内をシフトしていく。シフトレジスタ３１の出力
する順次シフトする走査パルスＰｎはレベルシフタ３２
を介して出力バッファ３３からスキャンラインｓｎに出
力される。The gate driver 3 has a shift register 31, a level shifter 32, and an output buffer 33, as shown in FIG. The shift register 31 has a vertical synchronization signal VSYNC or a signal GSP having the same cycle as the vertical synchronization signal VSYNC.
And a horizontal synchronizing signal HSYNC or a signal GCK having the same period as the horizontal synchronizing signal HSYNC, and the scanning pulse Pn generated according to the vertical synchronizing signal is sequentially shifted in the shift register 31 according to the horizontal synchronizing signal. The sequentially shifted scanning pulse Pn output from the shift register 31 is applied to the level shifter 32.
Is output from the output buffer 33 to the scan line sn.
【００１０】現在、コンピュータ等の表示装置としては
ＣＲＴ（陰極線管）が一般的に使用されているが、薄型
で電力消費が低い表示装置として液晶表示装置、特にア
クティブマトリクス型液晶表示装置の使用が増加してい
る。そこで、映像信号の画素数と表示装置の画素数とが
同じであればＣＲＴ及び液晶表示装置共なんら問題がな
いが、映像信号の画素数が表示装置の画素数よりも小さ
い場合には、液晶表示装置の場合、そのままだと液晶表
示装置として必要な走査期間が１水平同期期間以上ある
いは、１垂直同期期間以上であるため、特開平８―５４
６０１号公報に記述されているような液晶駆動方法を用
いないことには正常に表示できないとされている。At present, a CRT (cathode ray tube) is generally used as a display device of a computer or the like, but a liquid crystal display device, particularly an active matrix type liquid crystal display device, is used as a thin and low power consumption display device. It has increased. Therefore, if the number of pixels of the video signal is the same as the number of pixels of the display device, there is no problem with both the CRT and the liquid crystal display device. However, when the number of pixels of the video signal is smaller than the number of pixels of the display device, In the case of the display device, the scanning period required for the liquid crystal display device is one horizontal synchronization period or more or one vertical synchronization period or more.
It is said that normal display cannot be achieved unless a liquid crystal driving method as described in Japanese Patent Application Laid-Open No. 601 is used.
【００１１】以下に、この公報に記述の液晶駆動方法に
ついて図１５に示される従来の駆動方法の原理説明図を
参照して簡単に説明すると、映像信号の垂直方向の画素
数が表示装置の垂直方向の画素数よりも小さい場合に
は、非映像信号期間のゲートドライバ駆動用クロックを
映像信号期間のゲートドライバ駆動用クロックよりも高
い周波数のものとして１垂直同期期間内に表示装置とし
ての走査を完了しようとするものである。この方法を用
いれば映像信号の画素数が表示装置の画素数よりも小さ
い場合でも液晶表示装置に表示することができる。Hereinafter, the liquid crystal driving method described in this publication will be briefly described with reference to the principle explanatory diagram of the conventional driving method shown in FIG. If the number of pixels is smaller than the number of pixels in the direction, the gate driver driving clock in the non-video signal period is set to have a higher frequency than the gate driver driving clock in the video signal period, and scanning as a display device is performed within one vertical synchronization period. Is about to be completed. By using this method, even when the number of pixels of the video signal is smaller than the number of pixels of the display device, it can be displayed on the liquid crystal display device.
【００１２】[0012]
【発明が解決しようとする課題】従来の液晶駆動方法に
おいて、垂直方向のゲートドライバ駆動用クロックは液
晶に電圧を印加する時間に関係し、その周波数が早けれ
ば早いほど液晶セルに電圧を印加する時間が短くなる。
すなわち、従来の液晶駆動方法において非映像信号期間
におけるゲートドライバ駆動用クロックの周期は映像信
号期間のゲートドライバ駆動用クロックの周期よりも短
くなるため、非映像信号期間のゲートドライバ駆勤用ク
ロックの周期が液晶セルに所望の電圧を充電するのに必
要な時間以上であれば問題ないのだが、画素数や液晶パ
ネルの特性などによってはかなり時間が足りないことに
なりかねない。液晶セルへの充電時間が足りないと、液
晶セルに所望の電圧が印加されていないことになるた
め、結果的には液晶セルにＤＣレベルの電圧が印加さ
れ、液晶セルが焼き付きによる劣化を起こす可能性があ
るという課題があるものとなっていた。また、非映像信
号期間の垂直方向のクロックは従来の垂直方向のクロッ
クと異なるため、何らかの方法で非映像信号期間の垂直
方向のクロックを作成することが必要であり、そのため
の回路が必要となるという課題があるものとなってい
た。In the conventional liquid crystal driving method, the clock for driving the gate driver in the vertical direction is related to the time for applying a voltage to the liquid crystal. The faster the frequency, the more the voltage is applied to the liquid crystal cell. Time is shortened.
That is, in the conventional liquid crystal driving method, the period of the gate driver driving clock in the non-video signal period is shorter than the period of the gate driver driving clock in the video signal period. There is no problem if the period is longer than the time required to charge the liquid crystal cell with a desired voltage. However, depending on the number of pixels and the characteristics of the liquid crystal panel, the time may be considerably short. If the charging time for the liquid crystal cell is not enough, a desired voltage is not applied to the liquid crystal cell. As a result, a DC level voltage is applied to the liquid crystal cell, and the liquid crystal cell is degraded due to burn-in. There was a problem that there was a possibility. Also, since the vertical clock in the non-video signal period is different from the conventional vertical clock, it is necessary to create the vertical clock in the non-video signal period by some method, and a circuit for that is necessary. There was a problem that there was.
【００１３】このため、本発明は映像信号の画素数が液
晶表示装置の画素数よりも小さい場合においても液晶セ
ルの劣化を引き起こすことなくデータを表示させること
のできるアクティブマトリクス型液晶表示装置を実現す
ることを目的としている。Therefore, the present invention realizes an active matrix type liquid crystal display device capable of displaying data without causing deterioration of the liquid crystal cell even when the number of pixels of the video signal is smaller than the number of pixels of the liquid crystal display device. It is intended to be.
【００１４】[0014]
【課題を解決するための手段】本発明においては、上述
した課題を解決するために、アクティブマトリクス型液
晶パネルと、液晶パネルのデータラインを駆動するデー
タドライバと、液晶パネルのスキャンラインを駆動する
ゲートドライバとを備えるアクティブマトリクス型液晶
表示装置において、図１で示すような垂直同期信号と映
像信号とが入力される場合に、その入力される映像信号
の垂直方向の画素数が液晶パネルの垂直方向の画素数と
異なる、例えば小さい、画素数であるために液晶パネル
の表示面に映像の表示されない部分（非表示領域）が生
じる時には、液晶パネルの映像の表示されない部分の画
素を構成する液晶セルにはそれにつながるスイッチ素子
を介して所定期間の間、所定の充電に必要な電圧が選択
的に供給可能にゲートドライバを制御するようにしてい
る。According to the present invention, in order to solve the above-mentioned problems, an active matrix type liquid crystal panel, a data driver for driving a data line of the liquid crystal panel, and a scan line of the liquid crystal panel are driven. In an active matrix type liquid crystal display device including a gate driver, when a vertical synchronizing signal and a video signal as shown in FIG. 1 are input, the number of pixels of the input video signal in the vertical direction is increased by the vertical When a portion where a picture is not displayed (non-display area) is generated on the display surface of the liquid crystal panel because the number of pixels is different from the number of pixels in the direction, for example, the number of pixels is small, a liquid crystal constituting a portion of the liquid crystal panel where a picture is not displayed The cell can be selectively supplied with a voltage required for a predetermined charge for a predetermined period via a switch element connected to the cell. So as to control the door driver.
【００１５】[0015]
【発明の実施の形態】以下に本発明の実施の形態のアク
ティブマトリクス型液晶表示装置について図面を参照し
て詳しく説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix type liquid crystal display device according to an embodiment of the present invention will be described below in detail with reference to the drawings.
【００１６】まず、図２を参照して本発明の各実施の形
態に共通のアクティブマトリクス型液晶表示装置の構成
について説明すると、符号１は水平方向にｘの画素、垂
直方向にｙの画素を有する図１３で示すような構成を有
する液晶パネルであり、２は液晶パネル１のデータライ
ンｄｍ（ｍ＝１〜ｘ）を駆動するデータドライバであ
り、３は液晶パネル１のスキャンラインｓｎ（ｎ＝１〜
ｙ）に走査パルスＰｎを印加するゲートドライバであ
り、４は外部から入力される同期信号ＨＳ、ＶＳ、ＣＫ
入力に加えて制御信号ＳＥＴ入力をもちゲートドライバ
３に必要な信号を供給するためのゲートドライバ制御回
路である。First, the configuration of an active matrix type liquid crystal display device common to the embodiments of the present invention will be described with reference to FIG. 2. Reference numeral 1 denotes an x pixel in the horizontal direction and a y pixel in the vertical direction. 13, a data driver 2 for driving data lines dm (m = 1 to x) of the liquid crystal panel 1, and a scan line sn (n) of the liquid crystal panel 1. = 1
y) is a gate driver for applying a scanning pulse Pn, and 4 is a synchronization signal HS, VS, CK input from the outside.
This is a gate driver control circuit that has a control signal SET input in addition to the input and supplies necessary signals to the gate driver 3.
【００１７】ゲートドライバ３は図３を参照して説明す
るように、基本的には従来のそれと同様にしてシフトレ
ジスタ３１、レベルシフタ３２、出力バッファ３３を有
しているが、さらにシフトレジスタ３１の内部構成が従
来のシフトレジスタに相当するシフトレジスタ部３１２
の他にこのシフトレジスタ部３１２を制御するためのシ
フトレジスタ制御部３１１を持っているとともに、シフ
トレジスタ３１とレベルシフタ３２との間にシフトレジ
スタ３１の出力をレベルシフタ３２に出力する、しない
等を制御するためのセレクタ３４を備えている。ここ
で、シフトレジスタ３１にてゲートドライバ用スタート
パルスＧＳＰ入力を基準としてゲートドライバ用クロッ
クＧＣＫ入力により順次シフトする走査パルスを作成す
るわけであるが、ゲートドライバ３は液晶表示装置に与
えられてくる垂直映像信号の画素数が当該表示装置の液
晶パネルにおける垂直画素数よりも小さいなどの表示モ
ードの違いにより、そのゲートドライバ３の出力ｉ（ｉ
＝１，２，…，ｎ）は通常の走査パルスＰｎを出力する
ものと、非映像表示期間のみパルスを出力するものとを
セレクトするか、あるいはシフトレジスタ３１における
シフト段数を変える必要がある。このため、シフトレジ
スタ３１においても任意のシフト段数が選択できるよう
に、何らかのシフト段数設定ＧＳＥＴｌおよびＧＳＥＴ
２入力によりシフトレジスタ部３１２の制御を行うシフ
トレジスタ制御部３１１を有している。また、セレクタ
３４にて通常の走査パルスを出力するものと、非映像表
示期間のみパルスを出力するものとをセレクトし、非映
像表示期間でのそのパルスの幅は外部からの制御信号Ｏ
Ｅによるものとする。また、本発明の各実施の形態にお
いては液晶パネル１はＳＶＧＡ（水平８００×垂直６Ｏ
Ｏの画素数）対応のものとし、入力される同期信号、映
像信号はＶＧＡ（水平６４０×垂直４８０の画素数）の
場合について説明される。図４はＶＧＡの一般的な入力
信号例である。図４より、ＶＧＡの垂直同期信号の周期
は５２５（ＨＳ）であり、これは液晶パネル１の垂直方
向の画素数である６００画素数よりも小さいから通常そ
のままでは表示できない。The gate driver 3 has a shift register 31, a level shifter 32 and an output buffer 33 basically in the same manner as the conventional one, as will be described with reference to FIG. Shift register section 312 whose internal configuration corresponds to a conventional shift register
And a shift register control unit 311 for controlling the shift register unit 312, and controls whether or not to output the output of the shift register 31 to the level shifter 32 between the shift register 31 and the level shifter 32. And a selector 34 for performing the operation. Here, the shift register 31 creates a scanning pulse that is sequentially shifted by the gate driver clock GCK input with reference to the gate driver start pulse GSP input. The gate driver 3 is provided to the liquid crystal display device. The output i (i) of the gate driver 3 depends on the display mode such as the number of pixels of the vertical video signal is smaller than the number of vertical pixels in the liquid crystal panel of the display device.
= 1, 2,..., N), it is necessary to select between outputting a normal scanning pulse Pn and outputting a pulse only during the non-video display period, or changing the number of shift stages in the shift register 31. Therefore, some shift stage number setting GSET1 and GSET1 and GSET1 are set so that any shift stage number can be selected in shift register 31.
A shift register control unit 311 for controlling the shift register unit 312 by two inputs is provided. Further, the selector 34 selects a signal that outputs a normal scanning pulse and a signal that outputs a pulse only during the non-video display period. The width of the pulse during the non-video display period is controlled by an external control signal O.
E. In each embodiment of the present invention, the liquid crystal panel 1 is a SVGA (800 × horizontal × 60 vertical).
The case where the input synchronization signal and video signal are VGA (the number of pixels of horizontal 640 × vertical 480) will be described. FIG. 4 is an example of a general VGA input signal. According to FIG. 4, the period of the VGA vertical synchronizing signal is 525 (HS), which is smaller than the number of pixels of the liquid crystal panel 1 in the vertical direction, that is, 600 pixels.
【００１８】また、この際に使用するゲートドライバ３
の概略図を図５に示す。図５のゲートドライバ３の出力
数がＧ１〜Ｇ１２０の１２０であることから、実際には
このゲートドライバ３を５個使用して液晶パネル１の垂
直画素数６００に合わせた出力数６００としてこれによ
って液晶パネル１のスキャンラインを駆動する。この場
合の構成を示すブロック図を図６に示す。図６において
各ゲートドライバ３はゲートドライバ制御回路４から前
述のようなゲートドライバ駆動信号を入力し液晶パネル
１のスキャンライン部ＯＧ１〜ＯＧ６００に走査パルス
を出力する。The gate driver 3 used at this time is
Is schematically shown in FIG. Since the number of outputs of the gate driver 3 shown in FIG. 5 is 120 of G1 to G120, the number of outputs is set to 600 in accordance with the number of vertical pixels 600 of the liquid crystal panel 1 by actually using five of the gate drivers 3. The scan lines of the liquid crystal panel 1 are driven. FIG. 6 is a block diagram showing the configuration in this case. 6, each gate driver 3 receives the above-described gate driver drive signal from the gate driver control circuit 4 and outputs a scan pulse to the scan line units OG1 to OG600 of the liquid crystal panel 1.
【００１９】以下、各実施の形態について説明する。Hereinafter, embodiments will be described.
【００２０】第１実施の形態 図７は本発明の第１実施の形態の垂直同期信号、映像信
号、制御信号ＯＥ、スキャンラインに対するパルスの波
形図である。この際の液晶表示装置の構成は図６で示す
通りである。第１実施の形態では５２５（ＨＳ）の垂直
同期信号期間に対し、液晶パネル１のスキャンライン部
のうち、ＯＧ６１〜ＯＧ５４０の合計４８０（ＨＳ）を
映像信号の表示（表示信号期間）に使い、ＯＧ１〜ＯＧ
６０及びＯＧ５４１〜ＯＧ６００の各スキャンライン部
それぞれにつながる液晶パネル１内のスイッチ素子とし
ての薄膜トランジスタＴＦＴそれぞれのすべてを制御信
号ＯＥによって表示信号期間以外の期間（非表示信号期
間）５２５−４８０＝４５（ＨＳ）すべてにおいてその
期間中、同時にオン（ＯＮ）状態にして液晶セルには所
望の電圧を充電するのに十分な時間が与えられるように
しているものである。これは、非表示信号期間として液
晶パネル１のスキャンライン部ＯＧ１〜ＯＧ６０とＯＧ
５４１〜ＯＧ６００とを担当する２つのゲートドライバ
３はそれぞれゲートドライバ制御回路４からのゲートド
ライパ駆動信号によりシフトレジスタ３１のシフト段数
を通常の１２０段から６０段に変更し、かつ、ＯＧ１に
対してゲートドライバ３の出力Ｇ１が接続されている場
合、ＯＧ１〜ＯＧ６０を担当するゲートドライバ３は出
力Ｇ６１から通常シフトを始め、ＯＧ５４１〜ＯＧ６０
０を担当するゲートドライバ３は出力Ｇ６０にて通常シ
フトを終えるようにする。このうえ、ＯＧ１〜ＯＧ６０
を担当するゲートドライバ３の出力Ｇ１〜Ｇ６０、ＯＧ
５４１〜ＯＧ６００を担当するゲートドライバ３の出力
Ｇ６１〜Ｇ１２０を制御信号ＯＥにより同時に薄膜トラ
ンジスタＴＦＴをオン状態にできる出力を行うことによ
って実現できる。FIG. 7 is a waveform diagram of a vertical synchronizing signal, a video signal, a control signal OE, and a pulse for a scan line according to a first embodiment of the present invention. The configuration of the liquid crystal display device at this time is as shown in FIG. In the first embodiment, for a vertical synchronization signal period of 525 (HS), a total of 480 (HS) of OG61 to OG540 in the scan line portion of the liquid crystal panel 1 are used for displaying a video signal (display signal period). OG1-OG
All of the thin film transistors TFT serving as switch elements in the liquid crystal panel 1 connected to the respective scan line units 60 and OG541 to OG600 are controlled by the control signal OE in periods other than the display signal period (non-display signal period) 525 to 480 = 45 ( HS), the liquid crystal cell is simultaneously turned on during this period so that a sufficient time is provided for charging the liquid crystal cell to a desired voltage. This is because the scan line portions OG1 to OG60 of the liquid crystal panel 1 and OG
The two gate drivers 3 in charge of the OGs 541 to OG600 change the number of shift stages of the shift register 31 from the normal 120 stages to 60 stages by the gate driver drive signal from the gate driver control circuit 4, respectively. Thus, when the output G1 of the gate driver 3 is connected, the gate driver 3 in charge of OG1 to OG60 starts normal shift from the output G61 to OG541 to OG60.
The gate driver 3 in charge of 0 ends the normal shift at the output G60. In addition, OG1 to OG60
G1 to G60, OG of the gate driver 3 in charge of
Outputs G61 to G120 of the gate driver 3 in charge of the transistors 541 to OG600 can be realized by simultaneously outputting the thin-film transistors TFT by the control signal OE.
【００２１】このようにして本第１実施の形態において
は、映像信号の垂直方向の画素数が液晶表示装置の画素
数よりも小さい場合において、１垂直同期期間内に液晶
表示装置としての走査を完了させるに当たり、上述公報
のように非映像信号期間のゲートドライバ駆動用クロッ
クを映像信号期間のゲートドライバ駆動用クロックより
も高い周波数にするといったクロック方式とはせずに、
上述のようにして制御信号ＯＥによって薄膜トランジス
タＴＦＴをオン状態とするようにしたから、液晶パネル
１内の液晶セルには十分な充電時間を与えられることで
液晶セルが焼き付けによる劣化を起こすことがないし、
また、従来のように非表示信号期間の垂直方向のクロッ
クを従来の垂直方向のクロックと異なるようにするため
のクロック作成が不要となり構成のシンプル化とコスト
ダウンが可能となるのである。As described above, in the first embodiment, when the number of pixels of the video signal in the vertical direction is smaller than the number of pixels of the liquid crystal display device, scanning as the liquid crystal display device is performed within one vertical synchronization period. To complete, instead of using a clock system in which the gate driver driving clock during the non-video signal period is set to a higher frequency than the gate driver driving clock during the video signal period as described in the above publication,
Since the thin film transistor TFT is turned on by the control signal OE as described above, the liquid crystal cell in the liquid crystal panel 1 is given a sufficient charging time, so that the liquid crystal cell does not deteriorate due to burning. ,
Further, it is not necessary to create a clock for making the vertical clock in the non-display signal period different from the conventional vertical clock during the non-display signal period, which simplifies the configuration and reduces the cost.
【００２２】本発明の第１実施の形態による液晶パネル
１の表示例を図８に示す。図８において液晶パネル１に
おける１１は４８０（ＨＳ）の表示信号による映像表示
領域を示している。第１実施の形態においても図８の映
像表示領域１１のようにＶＧＡ信号（水平６４０×垂直
４８０画素）を液晶パネル１に表示することができる。
第１実施の形態では、液晶パネル１の垂直方向中央に映
像表示領域１１を表示するためにゲートドライバ３等を
設定したが、もちろんこの限りではなく、たとえば液晶
パネル１のスキャンライン部ＯＧ４８１〜ＯＧ６００を
非映像表示領域とすることも可能である。FIG. 8 shows a display example of the liquid crystal panel 1 according to the first embodiment of the present invention. In FIG. 8, reference numeral 11 in the liquid crystal panel 1 denotes an image display area based on a display signal of 480 (HS). Also in the first embodiment, a VGA signal (640 horizontal x 480 vertical pixels) can be displayed on the liquid crystal panel 1 as in the video display area 11 in FIG.
In the first embodiment, the gate driver 3 and the like are set to display the video display area 11 at the center of the liquid crystal panel 1 in the vertical direction. However, the present invention is not limited to this. For example, the scan line units OG481 to OG600 of the liquid crystal panel 1 May be a non-video display area.
【００２３】第２実施の形態 図９は本発明の第２実施の形態の波形図である。この際
の液晶表示装置の構成は図６で示す通りである。第２実
施の形態では液晶パネル１のスキャンラインのうち、Ｏ
Ｇ６１〜ＯＧ５４０までの４８０（ＨＳ）を表示信号と
して映像信号の表示に使い、ＯＧ１〜ＯＧ６０及びＯＧ
５４１〜ＯＧ６００のスキャンライン部につながる液晶
パネル１内の薄膜トランジスタＴＦＴを制御信号ＯＥに
よって非表示信号期間４５（ＨＳ）のうちの３５（Ｈ
Ｓ）において同時にオン状態にするものである。この場
合は第１実施の形態と同じ構成にて制御信号ＯＥのパル
ス幅を変更するだけで実現できる。これはゲートドライ
バ３が制御信号ＯＥによって任意の出力から薄膜トラン
ジスタＴＦＴをオン状態にできる出力を行うことができ
るからである。第２実施の形態においても図８の映像表
示領域１１のようにＶＧＡ信号を液晶パネル１に表示す
ることができる。第２実施の形態では、ＯＧ１〜ＯＧ６
０及びＯＧ５４１〜ＯＧ６００の各スキャンライン部そ
れぞれにつながる薄膜トランジスタＴＦＴそれぞれを制
御信号ＯＥによって非表示信号期間４５（ＨＳ）のうち
の３５（ＨＳ）において同時にオン状態にしているが、
別に薄膜トランジスタＴＦＴをオン状態にする期間は非
表示信号期間よりも小さければよく、例えば３Ｏ（Ｈ
Ｓ）でもよい。Second Embodiment FIG. 9 is a waveform chart of a second embodiment of the present invention. The configuration of the liquid crystal display device at this time is as shown in FIG. In the second embodiment, of the scan lines of the liquid crystal panel 1, O
480 (HS) from G61 to OG540 are used as display signals for displaying video signals, and OG1 to OG60 and OG
The thin film transistor TFT in the liquid crystal panel 1 connected to the scan line portion of 541 to OG 600 is controlled by the control signal OE to 35 (H) in the non-display signal period 45 (HS).
In S), they are simultaneously turned on. This case can be realized only by changing the pulse width of the control signal OE with the same configuration as in the first embodiment. This is because the gate driver 3 can perform an output that can turn on the thin film transistor TFT from an arbitrary output by the control signal OE. Also in the second embodiment, a VGA signal can be displayed on the liquid crystal panel 1 as in the video display area 11 in FIG. In the second embodiment, OG1 to OG6
0 and the thin film transistors TFT connected to the respective scan line portions OG541 to OG600 are simultaneously turned on by the control signal OE in 35 (HS) of the non-display signal period 45 (HS).
The period during which the thin-film transistor TFT is turned on may be shorter than the non-display signal period.
S) may be used.
【００２４】このようにして第２実施の形態においても
液晶パネル１内の液晶セルには所望の電圧を十分に充電
できる時間が与えられるから、それの焼き付けがなく、
また上述のように従来のクロック作成が不要であるから
構成のシンプル化とコストダウンとが可能となる。As described above, also in the second embodiment, the liquid crystal cell in the liquid crystal panel 1 is given a time capable of sufficiently charging a desired voltage.
Further, as described above, since the conventional clock generation is unnecessary, the configuration can be simplified and the cost can be reduced.
【００２５】なお、第２実施の形態では第ｌ実施の形態
と同様に液晶パネル１の垂直方向の中央に映像表示領域
１１を表示するためにゲートドライバ３等を設定した
が、もちろんこの限りではなく、たとえば液晶パネル１
のスキャンライン部ＯＧ４８１〜ＯＧ６００を非映像表
示領域とすることも可能である。In the second embodiment, the gate driver 3 and the like are set in the vertical center of the liquid crystal panel 1 in order to display the video display area 11, as in the first embodiment. No, for example, liquid crystal panel 1
Scan line portions OG481 to OG600 can be used as a non-video display area.
【００２６】第３実施の形態 図１０は本発明の第３実施の形態の波形図である。この
際の液晶表示装置の構成は図６で示す通りである。第３
実施の形態では、第２実施の形態とは異なり、液晶パネ
ル１のスキャンライン部のうち、ＯＧ５６〜ＯＧ５４５
までを映像信号などの表示に使い、ＯＧ１〜ＯＧ５５及
びＯＧ５４６〜ＯＧ６００のスキャンライン部それぞれ
につながる薄膜トランジスタＴＦＴそれぞれを制御信号
ＯＥによって同時にオン状態にするものである。こうし
て第３の実施の形態では３５（ＨＳ）分同時に液晶パネ
ル１内の薄膜トランジスタＴＦＴをオン状態にしてい
る。これは、液晶パネル１のスキャンライン部ＯＧ１〜
ＯＧ５５及びＯＧ５４６〜ＯＧ６００を担当する２つの
ゲートドライバ３はゲートドライバ制御回路４からのゲ
ートドライバ駆動信号によりシフトレジスタ３１のシフ
ト段数を通常の１２０段から６５段に変更し、かつ、Ｏ
Ｇ１に対してゲートドライバ３の出力Ｇ１が接続されて
いる場合、ＯＧ１〜ＯＧ５５を担当するゲートドライバ
３は出力Ｇ５６から通常シフトを始め、ＯＧ５４６〜Ｏ
Ｇ６００を担当するゲートドライバ３は出力Ｇ６５にて
通常シフトを終えるようにする。このうえ、ＯＧ１〜Ｏ
Ｇ５５を担当するゲートドライバ３の出力Ｇ１からＧ５
５、ＯＧ５４１〜ＯＧ６００を担当するゲートドライバ
３の出力Ｇ６６からＧ１２０を制御信号ＯＥにより同時
に薄膜トランジスタＴＦＴをオン状態にする出力を行う
ことによって実現できる。すなわち、非表示信号期間で
も何らかの信号がきているため、表示信号期間のように
通常の走査パルスにて液晶パネル１のスキャンラインを
駆動しても良いが、そのままではスキャンしきれないた
め、スキャンできないスキャンラインにつながる薄膜ト
ランジスタＴＦＴを制御信号ＯＥにより同時にオン状態
にするようにする。Third Embodiment FIG. 10 is a waveform chart of a third embodiment of the present invention. The configuration of the liquid crystal display device at this time is as shown in FIG. Third
In the present embodiment, unlike the second embodiment, OG56 to OG545 in the scan line portion of the liquid crystal panel 1 are different.
Are used for displaying video signals and the like, and the thin film transistors TFT connected to the scan line portions OG1 to OG55 and OG546 to OG600 are simultaneously turned on by the control signal OE. Thus, in the third embodiment, the thin film transistors TFT in the liquid crystal panel 1 are simultaneously turned on for 35 (HS). This is because the scan line portions OG1 to OG1 of the liquid crystal panel 1
The two gate drivers 3 in charge of OG55 and OG546 to OG600 change the number of shift stages of the shift register 31 from the normal 120 stages to 65 stages by the gate driver drive signal from the gate driver control circuit 4, and
When the output G1 of the gate driver 3 is connected to G1, the gate driver 3 in charge of OG1 to OG55 starts normal shift from the output G56, and OG546 to OG546.
The gate driver 3 in charge of G600 ends the normal shift at the output G65. In addition, OG1-O
Outputs G1 to G5 of the gate driver 3 in charge of G55
5, can be realized by simultaneously outputting the outputs G66 to G120 of the gate driver 3 in charge of the OGs 541 to OG600 to turn on the thin film transistors TFT by the control signal OE. That is, since a certain signal is received even in the non-display signal period, the scan line of the liquid crystal panel 1 may be driven by a normal scanning pulse as in the display signal period, but cannot be scanned as it is without scanning. The thin film transistors TFT connected to the scan lines are simultaneously turned on by the control signal OE.
【００２７】第３実施の形態においても図８の映像表示
領域１１のようにＶＧＡ信号を液晶パネル１に表示する
ことができる。第３実施の形態では、ＯＧ１〜ＯＧ５５
及びＯＧ５４６〜ＯＧ６００の各スキャンライン部それ
ぞれにつながる薄膜トランジスタＴＦＴそれぞれを制御
信号ＯＥによって同時にオン状態にしているが、別に同
時に薄膜トランジスタＴＦＴをオン状態にするスキャン
ライン部はこの限りではなく、ＯＧ１〜ＯＧ５０及びＯ
Ｇ５４１〜ＯＧ６００の各スキャンライン部それぞれに
つながる薄膜トランジスタＴＦＴそれぞれを同時にオン
状熊にしてもよい。また、薄膜トランジスタＴＦＴそれ
ぞれをオン状態にする期間は、１垂直同期信号のうち通
常の走査パルスにて液晶パネル１のスキャンライン部を
駆動している期間を除いた期間以下であればよく、例え
ば３０（ＨＳ）でもよい。また、第３実施の形態では上
述の実施の形態と同様に液晶パネル１の垂直方向の中央
に映像表示領域を表示するためにゲートドライバ３等を
設定したが、もちろんこの限りではなく、たとえば液晶
パネル１のスキャンライン部のＯＧ４８１〜ＯＧ６００
を非映像表示領域とすることも可能である。Also in the third embodiment, a VGA signal can be displayed on the liquid crystal panel 1 as in the video display area 11 in FIG. In the third embodiment, OG1 to OG55
And the thin film transistors TFT connected to the respective scan line portions OG546 to OG600 are simultaneously turned on by the control signal OE. However, the scan line portions for simultaneously turning on the thin film transistors TFT are not limited thereto. O
The thin film transistors TFT connected to the scan line portions G541 to OG600 may be simultaneously turned on. The period during which each of the thin film transistors TFT is turned on may be equal to or shorter than the period excluding the period during which the scan line portion of the liquid crystal panel 1 is driven by a normal scan pulse in one vertical synchronization signal. (HS). Further, in the third embodiment, the gate driver 3 and the like are set in the vertical center of the liquid crystal panel 1 in order to display an image display area, as in the above-described embodiment. OG481 to OG600 in the scan line section of panel 1
May be a non-video display area.
【００２８】このようにして第３実施の形態においても
液晶パネル１内の液晶セルには所望の電圧を十分に充電
できる時間が与えられるから、それの焼き付けがなく、
また上述のように従来のクロック作成が不要であるから
構成のシンプル化とコストダウンとが可能となる。As described above, also in the third embodiment, the liquid crystal cell in the liquid crystal panel 1 is given a time capable of sufficiently charging a desired voltage.
Further, as described above, since the conventional clock generation is unnecessary, the configuration can be simplified and the cost can be reduced.
【００２９】第４実施の形態 図１１は本発明の第４実施の形態の波形図である。この
際の液晶表示装置の構成は図６で示す通りである。第４
実施の形態では液晶パネル１のスキャンライン部のう
ち、ＯＧ６１〜ＯＧ５４０までを映像信号の表示に使
い、ＯＧ１〜ＯＧ６０の各スキャンライン部それぞれに
つながる薄膜トランジスタＴＦＴそれぞれを制御信号Ｏ
Ｅ１によって、及びＯＧ５４１〜ＯＧ６００の各スキャ
ンライン部それぞれにつながる薄膜トランジスタＴＦＴ
それぞれを制御信号ＯＥ２によってそれぞれオン状態に
するものである。この場合は第１実施の形態と同じ構成
にて液晶パネル１のスキャンライン部ＯＧ１〜ＯＧ６０
を担当するゲートドライバ３にＯＥ１を入力し、ＯＧ５
４１〜ＯＧ６００を担当するゲートドライバ３にＯＥ２
を入力するだけで実現できる。これは、実施の形態のゲ
ートドライバ３が制御信号ＯＥによって任意の出力を薄
膜トランジスタＴＦＴをオン状態にできる出力が出力で
きるからである。Fourth Embodiment FIG. 11 is a waveform chart of a fourth embodiment of the present invention. The configuration of the liquid crystal display device at this time is as shown in FIG. 4th
In the embodiment, of the scan line portions of the liquid crystal panel 1, OG61 to OG540 are used for displaying video signals, and the thin film transistors TFT connected to the respective scan line portions of OG1 to OG60 are controlled by the control signal O.
Thin film transistor TFT connected to each scan line portion of E1 and OG541 to OG600
Each of them is turned on by the control signal OE2. In this case, the scan line units OG1 to OG60 of the liquid crystal panel 1 have the same configuration as in the first embodiment.
OE1 is input to the gate driver 3 in charge of
OE2 to gate driver 3 in charge of 41 to OG600
Can be realized simply by inputting This is because the gate driver 3 of the embodiment can output any output by the control signal OE so that the thin film transistor TFT can be turned on.
【００３０】第４実施の形態においても図８の映像表示
領域１１のようにＶＧＡ信号を液晶パネル１に表示する
ことができる。第４実施の形態では、制御信号ＯＥ１と
ＯＥ２は非表示信号期間を等分するように見えるが、実
際はそれぞれ独立して考えることができ、別にＯＥ１及
びＯＥ２はそれぞれ非表示信号期間よりも少なければよ
く、例えば３Ｏ（ＨＳ）でもよい。また、各ゲートドラ
イバに制御信号ＯＥが複数入力できるのであれば、例え
ば、ＯＧ１〜ＯＧ３０、ＯＧ１〜ＯＧ３０、ＯＧ５４１
〜ＯＧ５７０、ＯＧ５７１〜ＯＧ６００の各スキャンラ
イン部それぞれにつながる薄膜トランジスタＴＦＴそれ
ぞれを制御信号ＯＥ１、ＯＥ２、ＯＥ３、ＯＥ４によっ
てそれぞれ同時にオン状態にできる出力を行うこともで
きる。また、第４実施の形態では上述の実施の形態と同
様に垂直方向の中央に映像表示領域を表示するためにゲ
ートドライバ３等を設定したが、もちろんこの限りでは
なく、たとえば液晶パネル１のスキャンライン部ＯＧ４
８１〜ＯＧ６００を非映像表示領域とすることも可能で
ある。Also in the fourth embodiment, a VGA signal can be displayed on the liquid crystal panel 1 as in the video display area 11 in FIG. In the fourth embodiment, although the control signals OE1 and OE2 appear to equally divide the non-display signal period, they can actually be considered independently, and if OE1 and OE2 are each less than the non-display signal period, For example, 3O (HS) may be used. If a plurality of control signals OE can be input to each gate driver, for example, OG1 to OG30, OG1 to OG30, OG541
OG570, OG571 to OG600, and the thin film transistors TFT connected to the respective scan line units can be simultaneously turned on by the control signals OE1, OE2, OE3, and OE4. Further, in the fourth embodiment, the gate driver 3 and the like are set to display the video display area at the center in the vertical direction as in the above-described embodiment. Line part OG4
It is also possible to set 81 to OG600 as a non-video display area.
【００３１】このようにして第４実施の形態においても
液晶パネル１内の液晶セルには所望の電圧を十分に充電
できる時間が与えられるから、それの焼き付けがなく、
また上述のように従来のクロック作成が不要であるから
構成のシンプル化とコストダウンとが可能となる。As described above, also in the fourth embodiment, the liquid crystal cell in the liquid crystal panel 1 is given a time capable of sufficiently charging a desired voltage.
Further, as described above, since the conventional clock generation is unnecessary, the configuration can be simplified and the cost can be reduced.
【００３２】以上の各実施の形態では、ＳＶＧＡを表示
できる液晶パネル１にてＶＧＡ信号を表示する方法につ
いて述べているが、もちろんＸＧＡ（水平１０２４×垂
直７６８画素数）を表示できる液晶パネル１にてＶＧＡ
信号やＳＶＧＡ信号を表示しても良く、その他の解像度
の場合においても同様の方法にて液晶パネル１に映像表
示領域を表示することができることは容易に想像でき
る。In each of the above embodiments, a method of displaying a VGA signal on the liquid crystal panel 1 capable of displaying SVGA has been described. However, the liquid crystal panel 1 capable of displaying XGA (1024 horizontal pixels × 768 vertical pixels) is of course described. VGA
A signal or an SVGA signal may be displayed, and it can be easily imagined that the image display area can be displayed on the liquid crystal panel 1 in the same manner even in the case of other resolutions.
【００３３】[0033]
【発明の効果】以上のように本発明によれば、液晶の表
示画素より表示ドット数の小さい映像信号を表示するこ
とが可能になり、１液晶パネルで各表示モードに対応す
ることが可能になり、液晶表示装置をより汎用的に使用
することが可能であるのみならず、液晶パネルの垂直方
向の画素数と異なる画素数の映像信号が入力され、液晶
パネルの表示面に映像の表示されない部分が生じるとき
に、液晶パネルの映像の表示されない部分の画素に対応
する液晶セルには所定期間の間、スイッチ素子を介して
所定の充電に必要な電圧を選択的に供給可能としたか
ら、液晶セルへの充電に必要な時間を与えられ、結果と
して液晶セルが充電時間の不足で焼き付けたりすること
がないうえに、従来では必要であった非表示信号期間の
垂直方向のクロックを作成する必要がなくなり、構成の
シンプル化とコストダウン化とが可能になる。As described above, according to the present invention, it is possible to display a video signal having a smaller number of display dots than the display pixels of the liquid crystal, and one liquid crystal panel can support each display mode. Therefore, not only can the liquid crystal display device be used for general purposes, but also a video signal having a number of pixels different from the number of pixels in the vertical direction of the liquid crystal panel is input, and no image is displayed on the display surface of the liquid crystal panel. When a portion occurs, a liquid crystal cell corresponding to a pixel of a portion of the liquid crystal panel where an image is not displayed can selectively supply a voltage required for a predetermined charge via a switch element for a predetermined period, The time required for charging the liquid crystal cell is given, and as a result, the liquid crystal cell does not burn due to insufficient charging time, and the vertical clock for the non-display signal period which was conventionally required There is no need to create, it is possible to a simple and cost-down of the structure.
【図１】 本発明の液晶表示装置の波形図FIG. 1 is a waveform diagram of a liquid crystal display device of the present invention.
【図２】 図１の波形図を実現するための液晶表示装置
のブロック図FIG. 2 is a block diagram of a liquid crystal display device for realizing the waveform diagram of FIG. 1;
【図３】 図１の波形図を実現するためのゲートドライ
バのブロック図FIG. 3 is a block diagram of a gate driver for realizing the waveform diagram of FIG. 1;
【図４】 本発明の実施例にて使用する液晶表示装置の
入力波形図FIG. 4 is an input waveform diagram of a liquid crystal display device used in an embodiment of the present invention.
【図５】 本発明の実施例にて使用するゲートドライバ
の概略図FIG. 5 is a schematic diagram of a gate driver used in an embodiment of the present invention.
【図６】 本発明の実施例にて使用する液晶表示装置の
ブロック図FIG. 6 is a block diagram of a liquid crystal display device used in an embodiment of the present invention.
【図７】 本発明の第１実施例を示す液晶表示装置の波
形図FIG. 7 is a waveform diagram of the liquid crystal display device according to the first embodiment of the present invention.
【図８】 本発明の実施例にて実現できる液晶パネルの
表示例を示す図FIG. 8 is a diagram showing a display example of a liquid crystal panel which can be realized by the embodiment of the present invention.
【図９】 本発明の第２実施例を示す液晶表示装置の波
形図FIG. 9 is a waveform diagram of a liquid crystal display device according to a second embodiment of the present invention.
【図１０】 本発明の第３実施例を示す液晶表示装鷺の
波形図FIG. 10 is a waveform diagram of a liquid crystal display device according to a third embodiment of the present invention.
【図１１】 本発明の第４実施例を示す液晶表示装置の
波形図FIG. 11 is a waveform diagram of a liquid crystal display device according to a fourth embodiment of the present invention.
【図１２】 従来の液晶表示装置のブロック図FIG. 12 is a block diagram of a conventional liquid crystal display device.
【図１３】 従来の液晶パネルの構成例を示す図FIG. 13 is a diagram showing a configuration example of a conventional liquid crystal panel.
【図１４】 従来のゲートドライバの構成例を示す図FIG. 14 is a diagram showing a configuration example of a conventional gate driver.
【図１５】 従来の液晶表示装置の波形図FIG. 15 is a waveform diagram of a conventional liquid crystal display device.
１ 液晶パネル ２ データドライバ ３ ゲートドライバ ４ ゲートドライバ制御回路 DESCRIPTION OF SYMBOLS 1 Liquid crystal panel 2 Data driver 3 Gate driver 4 Gate driver control circuit
Claims (5)
記液晶パネルのデータラインを駆動するデータドライバ
と、前記液晶パネルのスキャンラインを駆動するゲート
ドライバとを備えるアクティブマトリクス型液晶表示装
置において、 前記液晶パネルの垂直方向の画素数と異なる画素数の映
像信号が入力され、前記液晶パネルの表示面に映像の表
示されない部分が生じる時に、前記液晶パネルの映像の
表示されない部分の画素を構成する液晶セルにはそれに
つながるスイッチ素子を介して所定期間の間、所定の充
電に必要な電圧が選択的に供給可能とされていることを
特徴とするアクティブマトリクス型液晶表示装置。1. An active matrix type liquid crystal display device comprising: an active matrix type liquid crystal panel; a data driver for driving a data line of the liquid crystal panel; and a gate driver for driving a scan line of the liquid crystal panel. When a video signal having a number of pixels different from the number of pixels in the vertical direction is input and a portion where no image is displayed on the display surface of the liquid crystal panel occurs, a liquid crystal cell forming a pixel of a portion where the image is not displayed on the liquid crystal panel is formed. An active matrix type liquid crystal display device characterized in that a voltage required for a predetermined charge can be selectively supplied for a predetermined period via a switch element connected to the active matrix liquid crystal display device.
同期信号もしくはそれに類する信号に応じてシフトする
シフトレジスタを備え、前記映像信号の垂直走査期間内
の水平同期信号数が前記液晶パネルの垂直方向の画素数
より小さい場合に、非表示信号期間を表示するスイッチ
素子につながる前記スキャンラインのみを全部同時にオ
ン状態にすることができる機能を有することを特徴とす
る請求項１記載のアクティブマトリクス型液晶表示装
置。2. The liquid crystal panel according to claim 2, wherein the gate driver includes a shift register that shifts according to a horizontal synchronizing signal of the video signal or a signal similar to the horizontal synchronizing signal. 2. The active matrix type liquid crystal according to claim 1, wherein when the number of pixels is smaller than the number of pixels, only the scan lines connected to the switch elements for displaying the non-display signal period can be simultaneously turned on. Display device.
同期信号もしくはそれに類する信号に応じてシフトする
シフトレジスタを備え、前記映像信号の垂直走査期間内
の水平同期信号数が前記液晶パネルの垂直方向の画素数
より小さい場合に、非映像信号期間を表示するスイッチ
素子につながる前記スキャンラインのうち、複数のスキ
ャンラインを同時にオン状態にすることができる機能を
有することを特徴とする請求項１記載のアクティブマト
リクス型液晶表示装置。3. The liquid crystal panel according to claim 1, wherein the gate driver includes a shift register that shifts according to a horizontal synchronizing signal of the video signal or a signal similar to the horizontal synchronizing signal. 2. A function for simultaneously turning on a plurality of scan lines among the scan lines connected to a switch element for displaying a non-video signal period when the number of pixels is smaller than the number of pixels. Active matrix type liquid crystal display device.
同期信号もしくはそれに類する信号に応じてシフトする
シフトレジスタを備え、外部からの設定信号によりシフ
トレジスタの任意の途中段から走査信号を出力でき、走
査を行わないシフトレジスタの出力は外部からの制御信
号により同時に走査信号を出力することのできる機能を
有することを特徴とする請求項１記載のアクティブマト
リクス型液晶表示装置。4. The gate driver includes a shift register that shifts according to a horizontal synchronizing signal of the video signal or a signal similar thereto, and can output a scanning signal from an arbitrary intermediate stage of the shift register by a setting signal from the outside. 2. The active matrix type liquid crystal display device according to claim 1, wherein an output of the shift register that does not perform scanning has a function of simultaneously outputting a scanning signal according to an external control signal.
信号数が前記液晶パネルの垂直方向の画素数より小さい
場合に、映像の表示部分を前記液晶パネルのほぼ中央と
し、映像の表示されない部分を上下に設けたことを特徴
とする請求項２ないし４いずれか記載のアクティブマト
リクス型液晶表示装置。5. When the number of horizontal synchronizing signals in the vertical scanning period of the video signal is smaller than the number of pixels in the vertical direction of the liquid crystal panel, a display portion of the video is substantially at the center of the liquid crystal panel, and no video is displayed. The active matrix type liquid crystal display device according to any one of claims 2 to 4, wherein the portions are provided vertically.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33566296A JP3505543B2 (en) | 1996-12-16 | 1996-12-16 | Active matrix type liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33566296A JP3505543B2 (en) | 1996-12-16 | 1996-12-16 | Active matrix type liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171420A true JPH10171420A (en) | 1998-06-26 |
| JP3505543B2 JP3505543B2 (en) | 2004-03-08 |
Family
ID=18291121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33566296A Expired - Fee Related JP3505543B2 (en) | 1996-12-16 | 1996-12-16 | Active matrix type liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505543B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (en) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Semiconductor display device and driving circuit therefor |
| US7133013B2 (en) | 2000-03-30 | 2006-11-07 | Sharp Kabushiki Kaisha | Display device driving circuit, driving method of display device, and image display device |
| JP2008185996A (en) * | 2007-01-31 | 2008-08-14 | Casio Comput Co Ltd | Liquid crystal display device and its drive control method |
| JP4696353B2 (en) * | 2000-12-07 | 2011-06-08 | ソニー株式会社 | Active matrix display device and portable terminal using the same |
-
1996
- 1996-12-16 JP JP33566296A patent/JP3505543B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (en) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Semiconductor display device and driving circuit therefor |
| US7133013B2 (en) | 2000-03-30 | 2006-11-07 | Sharp Kabushiki Kaisha | Display device driving circuit, driving method of display device, and image display device |
| JP4696353B2 (en) * | 2000-12-07 | 2011-06-08 | ソニー株式会社 | Active matrix display device and portable terminal using the same |
| JP2008185996A (en) * | 2007-01-31 | 2008-08-14 | Casio Comput Co Ltd | Liquid crystal display device and its drive control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3505543B2 (en) | 2004-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181317B1 (en) | Display and method of and drive circuit for driving the display | |
| US7133013B2 (en) | Display device driving circuit, driving method of display device, and image display device | |
| JP3229250B2 (en) | Image display method in liquid crystal display device and liquid crystal display device | |
| KR100769391B1 (en) | Display apparatus and drive control method thereof | |
| EP1146502A2 (en) | Method and circuit for driving display device | |
| JP4501525B2 (en) | Display device and drive control method thereof | |
| JPH09325741A (en) | Picture display system | |
| US20060061535A1 (en) | Liquid crystal display device and method of driving the same | |
| JPH09212139A (en) | Image display system | |
| JP2002182624A (en) | Circuit for driving liquid crystal panel and liquid crystal display device | |
| JP2001281628A (en) | Liquid crystal display device, and portable telephone set and portable information terminal equipment provided therewith | |
| KR101182270B1 (en) | Backlight unit, display apparatus and control method of the same | |
| JPH05134629A (en) | Active matrix type liquid crystal display panel and driving method therefor | |
| US6128045A (en) | Flat-panel display device and display method | |
| JP2759108B2 (en) | Liquid crystal display | |
| US20060125752A1 (en) | Liquid crystal display | |
| JP2003149624A (en) | Method and apparatus for driving data of liquid crystal display | |
| JP3055620B2 (en) | Liquid crystal display device and driving method thereof | |
| US7098900B2 (en) | Method of driving display elements and electronic apparatus using the driving method | |
| JP3505543B2 (en) | Active matrix type liquid crystal display | |
| JP2003131630A (en) | Liquid crystal display device | |
| JPH07253566A (en) | Liquid crystal display device | |
| JPH05188885A (en) | Driving circuit for liquid crystal display device | |
| JPH0854601A (en) | Active matrix type liquid crystal display device | |
| KR100965587B1 (en) | The liquid crystal display device and the method for driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |