JPH05134629A - Active matrix type liquid crystal display panel and driving method therefor - Google Patents

Active matrix type liquid crystal display panel and driving method therefor

Info

Publication number
JPH05134629A
JPH05134629A JP29562691A JP29562691A JPH05134629A JP H05134629 A JPH05134629 A JP H05134629A JP 29562691 A JP29562691 A JP 29562691A JP 29562691 A JP29562691 A JP 29562691A JP H05134629 A JPH05134629 A JP H05134629A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
picture
data
element
bus
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29562691A
Other languages
Japanese (ja)
Inventor
Hiroyuki Isogai
博之 磯貝
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE:To minimize the degradation in display quality due to flickering by providing TFTs in such a manner that picture element electrodes of odd Columns are selected by th i-the gate bus line and the picture element electrodes of the even columns are selected by the (i+1)-th gate bus line in the i-th now. CONSTITUTION:This panel is constituted of the picture element electrodes 171 to 176, 181 to 186, 191 to 196, the TFTs 201 to 206, 211 to 216, 221 to 226, the gate bus lines 231 to 234, data bus lines 241 to 246, and gate pulses G1 to G4. The delay time of integer-times of one horizontal period is provided between the data to be impressed to the picture element electrodes of the odd columns and the data to be impressed to the even columns. The data is supplied by inverting the gradation thereof at every one horizontal period in such a manner that the potential of the driving common electrode is inverted in every one horizontal period and the gradetion of the data supplied to the respective picture elements on the next one frame or the next frame. As a result, the low-voltage AC driving is executed and the polarity inversion of every one picture element is executed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、液晶表示(Liquid Cry BACKGROUND OF THE INVENTION This invention relates to a liquid crystal display (Liquid Cry
stal Display)パネルのうち、各画素ごとにスイッチング素子を設けてなる、いわゆるアクティブマトリクス型液晶表示パネル及びその駆動方法に関する。 Of stal Display) panel, formed by providing a switching element for each pixel, to a so-called active matrix type liquid crystal display panel and a driving method thereof.

【0002】 [0002]

【従来の技術】従来、アクティブマトリクス型液晶表示パネルとして、図27にその部分斜視図を示すようなものが知られている。 Conventionally, as an active matrix type liquid crystal display panel, there is known, as shown the partial perspective view in FIG. 27.

【0003】図中、1、2はガラス基板、3、4は偏向板、5は液晶、6は画素電極、7はスイッチング素子をなす薄膜トランジスタ(以下、TFTという)、8はゲートバスライン(走査電極)、9はデータバスライン(信号電極)、10は共通電極、11はカラーフィルタであり、Rは赤の部分、Gは緑の部分、Bは青の部分を示している。 [0003] In the figure, the glass substrate 1, 3,4 deflectors, 5 a liquid crystal, the pixel electrode 6, 7 is a thin film transistor forming the switching elements (hereinafter, referred to as TFT), 8 denotes a gate bus line (scanning electrode), a data bus line (signal electrode), 10 is the common electrode 9, 11 is a color filter, R represents part of the red, G is green part, the B shows a portion of the blue.

【0004】このアクティブマトリクス型液晶表示パネルは、ゲートドライバ(図示せず)を介してゲートバスライン8に印加するゲートパルスによってTFT7のO [0004] The active matrix type liquid crystal display panel, O of TFT7 by the gate pulse applied to the gate bus line 8 via a gate driver (not shown)
N、OFFを制御し、選択した画素に対してデータバスライン9からの映像信号の書き込みを行うとするものであり、1水平期間に1ライン分(1行分)の書込みを行うように制御される。 N, and controls the OFF, is intended to perform writing of the video signal from the data bus line 9 with respect to the selected pixel, the write control so as to perform the one line in one horizontal period (one row) It is.

【0005】また、かかるアクティブマトリクス型液晶表示パネルにおいては、液晶5の劣化を防ぐため、いわゆる交流駆動を行い、液晶5に対して直流成分の電圧が長時間印加されないように制御するのが一般的である。 [0005] In such an active matrix type liquid crystal display panel, in order to prevent degradation of the liquid crystal 5, perform so-called AC driving, generally to control so that the voltage of the DC component is not applied long to the liquid crystal 5 is a basis.

【0006】従来、かかる交流駆動を行う方法として、 [0006] Conventionally, as a method for performing such AC drive,
共通電極10に印加する電圧を一定とし、画素電極6に対して、正の映像信号と、負の映像信号とを交互に印加する方法が実行されていた。 The voltage applied to the common electrode 10 is constant, with respect to the pixel electrode 6, and the positive video signals, a method for alternately applying and negative video signal has been executed. この場合、直流駆動方式の場合と異なり、階調数の2倍の数の電圧レベルを出力可能なデータドライバを構成する必要があった。 In this case, unlike the case of the direct current drive method, it is necessary to configure the output data available drivers twice the voltage level of the number of number of gradations.

【0007】かかるデータドライバは、通常、複数のドライバICを配列して構成されるが、図28は、かかる交流駆動用のドライバICの一例を示すブロック図である。 [0007] Such data driver is generally formed by arranging a plurality of driver IC, Fig. 28 is a block diagram showing an example of a driver IC for such AC drive. 図中、12はシフトレジスタ、13はデータレジスタ、14はラッチ回路、15はセレクタ、SPはスタートパルス、CLはクロックパルス、LEはラッチパルス、V1〜V16は電圧レベルを異にする直流電圧である。 In the figure, 12 is a shift register, 13 a data register, 14 is a latch circuit, 15 denotes a selector, SP is a start pulse, CL is a clock pulse, LE latch pulse, V1~V16 at differing DC voltage a voltage level is there.

【0008】かかるドライバICは、デジタル化されているRGB3色の映像信号を入力し、これをシフトレジスタ12によって1画素ごとにデータレジスタ13に記憶した後、このデータレジスタ13に記憶された映像信号をラッチ回路14にラッチし、このラッチ回路14がラッチした各画素の映像信号に対応する直流電圧をセレクタ15によって選択し、これら選択された各画素ごとの直流電圧をデータバスラインを介して画素電極に供給するというものである。 [0008] Such a driver IC inputs the RGB3 color image signals that are digitized, and stored into the data register 13 for each pixel by the shift register 12 this video signal stored in the data register 13 the latched in the latch circuit 14, a DC voltage latch circuit 14 corresponds to the video signal of each pixel latched selected by the selector 15, the DC voltage of each pixel that is those selected via the data bus line pixels is that supplies to the electrodes.

【0009】ところで、アクティブマトリクス型液晶表示パネルにつき、交流駆動を行うためには、前述したように、階調数の2倍の数の電圧レベルを必要とするため、例えば、8階調表示を行うためには、16種類の電圧レベルの直流電圧が必要となる。 By the way, every active matrix liquid crystal display panel, in order to perform AC drive, as described above, because it requires twice the voltage level of the number of gray scale number, for example, a 8-gradation display to do, it is necessary to 16 kinds of voltage level of the DC voltage.

【0010】このため、データドライバを低消費電力で動作させることが困難であると共に、セレクタ15に設けるべきアナログスイッチの数も1出力に対して階調数の2倍の数を必要とするため、チップサイズの縮小化も困難とされていた。 [0010] Therefore, the it is difficult to operate the data driver with low power consumption, because it requires twice as many tone number for the number of analog switches also 1 output to be provided to the selector 15 , reduce the chip size also it has been difficult.

【0011】そこで、近年、かかる問題点を解消するために、共通電極の電位を交流駆動のタイミングで変化させることにより、各画素電極に供給すべき電圧レベルの数を直流駆動の場合と同じ数の電圧レベルにできるようにした低電圧交流駆動方法が提案されている。 [0011] In recent years, in order to solve these problems, by changing the timing of the AC drive the potential of the common electrode, the same number as for the number of voltage levels to be supplied to each pixel electrode of a driving low voltage AC driving method capable of the voltage level has been proposed.

【0012】これは、例えば、図29に示すように、各画素電極に供給される映像信号の電圧レベルが0〜5 [0012] This is, for example, as shown in FIG. 29, the voltage level of the video signal supplied to each pixel electrode is 0-5
[V]の範囲にあるとした場合、正極性駆動時には、共通電極の電位を−2[V]に設定し、負極性駆動時には、共通電極の電位を7[V]に設定するというものである。 If a is in the range of [V], at the time of positive drive, to set the potential of the common electrode to -2 [V], at the time of the negative polarity driving, but to set a potential of the common electrode 7 [V] is there.

【0013】かかる低電圧交流駆動方法によれば、交流駆動を行うにも関わらず、例えば、8階調表示する場合には、階調数と同数の8種類の電圧レベルの直流電圧を用意すれば足り、階調数の2倍の16種類の電圧レベルの直流電圧を用意する必要がない。 [0013] According to such a low-voltage AC driving method, despite performing alternating current drive, for example, 8 in the case of gradation display, by preparing the DC voltage of the gradation as many eight voltage levels if insufficient, there is no need to prepare a 2-fold 16 kinds of voltage level of the DC voltage of the gradation number. したがって、データドライバを構成するドライバICの低消費電力化と、チップサイズの縮小化とを図ることができる。 Therefore, it is possible and power consumption of the driver IC constituting a data driver, and a reduction in chip size.

【0014】 [0014]

【発明が解決しようとする課題】ところで、交流駆動方法には、フレームあるいはフィールドごとに極性を反転させるもの、ゲートバスライン方向の1ライン(一行) Meanwhile [0007], the AC driving method, which inverts the polarity for each frame or field, the gate bus line direction of one line (one line)
ごとに極性を反転させるもの、データバスライン方向の1ライン(一列)ごとに極性を反転させるもの、1画素ごとに極性を反転させるものに大別することができる。 Which the polarity is inverted every, which inverts the polarity for each data bus line direction of one line (one row), it can be broadly divided into those to invert the polarity for each pixel.

【0015】ところが、正極性駆動時と負極性駆動時とでは、画素のT(透過率)−V(印加電圧)特性が非対称であるため、フリッカが発生し、人間の目がチラツキを感じてしまうという問題点があり、特に、フレームあるいはフィールドごとに極性を反転させる交流駆動方法ではフリッカが目立ってしまう。 [0015] However, in the positive polarity driving and the time of the negative polarity driving, since T (transmittance) -V (applied voltage) characteristic of the pixel is asymmetric, flicker is generated, the human eyes feel flicker There is a problem that put away, especially conspicuous flicker in AC driving method which inverts the polarity for each frame or field. このため、共通電極の電位を変化させない交流駆動方法では、通常、ラインごとの交流駆動又は1画素ごとの交流駆動が行われる。 Therefore, in the AC driving method that does not change the potential of the common electrode, usually AC driven independently of each AC drive or 1 pixel per line is carried out.

【0016】これに対して、共通電極の電位を変化させる低電圧交流駆動を行うと、ゲートバスライン方向の1 [0016] In contrast, when a low voltage AC driving for changing the potential of the common electrode, the gate bus line direction 1
ラインごとに極性を反転することはできても、データバスライン方向の1ラインごとに極性を反転することはできないし、また、1画素ごとの極性反転もできない。 Although it is possible to reverse the polarity for each line, do not possible to reverse the polarity for each line of the data bus line direction, not even the polarity inversion of each pixel. なぜなら、共通電極の電圧を極性反転に対応させて変化させているからである。 This is because is varied in correspondence to the voltage of the common electrode polarity reversal.

【0017】このように、共通電極の電位を変化させる低電圧交流駆動方法は、データドライバを構成するドライバICの低消費電力化と、チップサイズの縮小化とを図ることができるにも関わらず、図27に示す従来のアクティブマトリクス型液晶表示パネルを使用する限り、 [0017] Thus, low-voltage AC driving method of changing the potential of the common electrode, and lower power consumption of the driver IC constituting a data driver, despite it is possible to achieve a reduction in chip size , as long as using a conventional active matrix type liquid crystal display panel shown in FIG. 27,
1画素ごとの極性反転を行うことができず、フリッカによる表示品質の低下を最小限に抑えることができないという問題点があった。 It is impossible to perform polarity reversal of each pixel, a reduction in display quality due to flicker a problem that can not be minimized.

【0018】本発明は、かかる点に鑑み、低電圧交流駆動を行うことができると共に、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができるようにしたアクティブマトリクス型液晶表示パネル及びその駆動方法を提供することを目的とする。 [0018] In view of the above problems, it is possible to perform the low-voltage AC drive performs polarity reversal for each pixel, in adjacent pixels as drive polarities are different, the reduction in display quality due to flicker and to provide an active matrix type liquid crystal display panel and a driving method thereof can be minimized.

【0019】 [0019]

【課題を解決するための手段】本発明中、第1の発明によるアクティブマトリクス型液晶表示パネルは、第1のゲートバスライン、第1行の画素電極、第2のゲートバスライン、第2行の画素電極・・・第n(但し、n=正の整数)のゲートバスライン、第n行の画素電極及び第n+1のゲートバスラインを順に配列し、第i行(但し、1≦i≦n)においては、奇数列又は偶数列の画素電極は、第iのゲートバスラインによって選択され、この第iのゲートバスラインによって選択される画素電極以外の画素電極は、第i+1のゲートバスラインによって選択されるようにスイッチング素子を設けて構成するというものである。 In the present invention, in order to solve the problems], active matrix liquid crystal display panel according to the first invention, the first gate bus line, the first row of the pixel electrode, the second gate bus line, a second line the pixel electrode.. n-th (where, n = positive integer) gate bus line, the pixel electrode and the n + 1 of the gate bus line in the n-th row are arranged in this order, the i-th row (where, 1 ≦ i ≦ in n), the pixel electrodes of the odd-numbered columns or even columns, are selected by the gate bus line of the i, the pixel electrode other than the pixel electrodes selected by the gate bus line of the i-th, (i + 1) th gate bus line is that constitutes provided switching device as selected by.

【0020】本発明中、第2の発明によるアクティブマトリクス型液晶表示パネルは、一行あたり2本のゲートバスラインを画素電極を挟むように設け、各行においては、奇数列又は偶数列の画素電極は、2本のゲートバスラインのうち、一方のゲートバスラインによって選択され、この一方のゲートバスラインによって選択される画素電極以外の画素電極は、2本のゲートバスラインのうち、他方のゲートバスラインによって選択されるようにスイッチング素子を設けて構成するというものである。 [0020] In the present invention, an active matrix type liquid crystal display panel according to the second invention, provided the two gate bus lines per row so as to sandwich the pixel electrode in each row, the pixel electrodes of the odd-numbered columns or even columns of the two gate bus lines, selected by one of the gate bus line, the pixel electrode other than the pixel electrodes selected by the one of the gate bus line, one of the two gate bus lines, other gate bus is that constitutes provided switching device as selected by lines.

【0021】本発明中、第3の発明によるアクティブマトリクス型液晶表示パネルは、一行あたり2本のゲートバスラインを画素電極を挟むように設けると共に、1画素電極あたり、前記2本のゲートバスラインの一方又は他方のゲートバスラインによって制御され得る2個のスイッチング素子を設け、いずれかのスイッチング素子を非導通とすることによって構成するというものである。 [0021] In the present invention, the third active matrix liquid crystal display panel according to the invention of, provided with the two gate bus lines per row so as to sandwich the pixel electrodes, each pixel electrode, the two gate bus lines one or the other of the gate bus two switching elements may be controlled by the line provided for, is that constitutes by any of the switching elements non-conductive.

【0022】 [0022]

【作用】第1の発明によるアクティブマトリクス型液晶表示パネルは、例えば、奇数列の画素電極に印加されるデータと偶数列の画素電極に印加されるデータとの間に1水平期間の整数倍の遅延時間を有すると共に、1水平期間ごとに駆動共通電極の電位を反転し、かつ、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、1水平期間ごとにデータの階調を反転させて供給することにより、低電圧交流駆動を行うと共に、1画素ごとの極性反転を行うことができる。 [Action] active matrix liquid crystal display panel according to the first invention, for example, an integer multiple of one horizontal period between the data applied to the pixel electrode of the data and the even-numbered columns to be applied to the pixel electrode of the odd-numbered columns which has a delay time, by inverting the potential of the driving common electrode for each horizontal period, and, as in the next frame or the next field, the gradation data supplied to each pixel is inverted, each horizontal period gradation data by supplying by inverting, performs low-voltage alternating-current driving can be performed polarity inversion for each one pixel.

【0023】第2の発明によるアクティブマトリクス型液晶表示パネルは、各行、1水平期間の前半の期間においては、奇数列又は偶数列の画素電極を選択し、1水平期間の後半の期間においては、前記1水平期間の前半において選択した画素電極以外の画素電極を選択し、各水平期間の中間時点で共通電極の電位を反転させると共に、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、隣合う行では、奇数列の画素電極に供給するデータの階調と偶数列の画素電極に供給するデータの階調とが反転関係にあるように駆動することにより、低電圧交流駆動を行うと共に、1画素ごとの極性反転を行うことができる。 The active matrix liquid crystal display panel according to the second invention, each row in the period of the first half of one horizontal period, and select the pixel electrodes of the odd-numbered columns or even columns, in the period of the latter half of one horizontal period, wherein 1 to select the pixel electrode other than the pixel electrodes selected in the first half of the horizontal period, the inverting the potential of the common electrode at the intermediate time of the horizontal period, in the next frame or the next field, the data supplied to the pixels as gradation is reversed in adjacent rows, the gradation data supplied to the pixel electrode of the gradation and even-numbered columns of the data supplied to the pixel electrode of the odd columns are driven such that the inversion relationship Accordingly, it performs low-voltage alternating-current driving can be performed polarity inversion of each pixel.

【0024】第3の発明によるアクティブマトリクス型液晶表示パネルは、第2の発明と同一の構成とした場合には、第2の発明と同様に駆動することにより、低電圧交流駆動を行うと共に、1画素ごとの極性反転を行うことができる。 A third active matrix liquid crystal display panel according to the invention is, in case of the same configuration as the second invention, by driving in the same manner as in the second invention, performs a low voltage AC drive, it is possible to perform polarity reversal of each pixel.

【0025】これに対して、欠陥スイッチング素子の位置の関係で、第2の発明の場合と同様に構成できない場合、即ち、奇数列及び偶数列の画素電極を完全に区分して駆動できない場合、例えば、奇数列及び偶数列の一部分を同時に駆動せざるを得ない構成とした場合には、1 [0025] By contrast, in relation to the position of the defective switching element, when it is not possible to configure as in the second invention, i.e., when it is not possible to drive completely divided to the pixel electrodes of the odd and even columns, for example, when at the same time driving forced form part of the odd columns and even columns, 1
/2水平期間ごとに順にゲートバスラインを駆動すると共に、1/2水平期間ごとに共通電極の電位を反転させ、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、全データバスラインに同極性のデータを1/2水平期間ごとに階調を反転させて供給することにより、低電圧交流駆動を行うと共に、一部分を除き、1画素ごとの極性反転を行うことができる。 / 2 in order for each horizontal period to drive the gate bus line, by inverting the potential of the common electrode every 1/2 horizontal periods, in the next frame or the next field, the gradation data supplied to each pixel inversion as to, by supplying by reversing the tone of the same polarity data every 1/2 horizontal period to all data bus lines, performs a low voltage AC drive, except for a portion, the polarity inversion of each pixel It can be performed.

【0026】 [0026]

【実施例】以下、図1〜図26を参照して本発明の第1 EXAMPLES Hereinafter, the first present invention with reference to FIGS. 1 to 26
実施例〜第3実施例のアクティブマトリクス型液晶表示パネルについて説明する。 An active matrix type liquid crystal display panel of the embodiment to third embodiment will be described. なお、駆動方法を説明する場合には、8階調表示を行う場合を例にして説明する。 In the case of explaining a driving method will be described as an example a case in which the 8 gradation display.

【0027】第1実施例・・図1〜図11 図1は本発明の第1実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板(TFTが形成される側の基板)のTFT形成面の一部分を概略的に示す平面図であり、図中、17 1 〜17 6 、18 1 〜18 6 、1 [0027] The first embodiment .. Figs. 1 11 1 TFT of the TFT substrate is a main part of an active matrix liquid crystal display panel of the first embodiment of the present invention (substrate on the side where TFT is formed) a portion of the forming surface is a plan view schematically showing, in the figure, 17 1 to 17 6, 18 1-18 6, 1
1 〜19 6は画素電極、20 1 〜20 6 、21 1 〜21 6 9 1-19 6 pixel electrode, 20 1 to 20 6, 21 1 to 21 6,
22 1 〜22 6はTFT、23 1 〜23 4はゲートバスライン、24 1 〜24 6はデータバスライン、G1〜G4はゲートパルスである。 22 1-22 6 TFT, 23 1 ~ 23 4 has gate bus line, 24 1-24 6 a data bus line, G1 to G4 are the gate pulses.

【0028】即ち、この第1実施例のアクティブマトリクス型液晶表示パネルは、第1のゲートバスライン、第1行の画素電極、第2のゲートバスライン、第2行の画素電極・・・第n(但し、n=正の整数)のゲートバスライン、第n行の画素電極及び第n+1のゲートバスラインを順に配列し、第i行(但し、1≦i≦n)においては、奇数列の画素電極は、第iのゲートバスラインによって選択され、偶数列の画素電極は、第i+1のゲートバスラインによって選択されるようにTFTを設けるというものである。 [0028] That is, an active matrix type liquid crystal display panel of the first embodiment, the first gate bus line, the first row of the pixel electrode, the second gate bus line, a pixel electrode, ... of the second row n (where, n = positive integer) gate bus line, the pixel electrode and the n + 1 of the gate bus line in the n-th row are arranged in this order, the i-th row (where, 1 ≦ i ≦ n) in the odd column pixel electrodes is selected by the gate bus line of the i, the pixel electrodes of the even columns is that providing the TFT as selected by the (i + 1) th gate bus line.

【0029】図2は、この第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例を示す図であり、図中、25はゲートバスライン23 1 〜23 jを駆動するゲートドライバ、26は奇数列のデータバスライン24 1 〜24 2K-1を駆動するデータドライバ(以下、上側データドライバという)、27は偶数列のデータバスライン24 2 〜24 2kを駆動するデータドライバ(以下、下側データドライバという)である。 FIG. 2 is a diagram showing an example of an active matrix driving method of a liquid crystal display panel of the first embodiment, in FIG, 25 is a gate driver for driving the gate bus lines 23 1 ~ 23 j, 26 the odd column of the data bus line 24 1 ~24 2K-1 drives the data driver (hereinafter, referred to as upper data driver), 27 data driver for driving the data bus line 24 2 to 24 2k in the even columns (hereinafter, the lower it is that side data driver).

【0030】ここに、上側データドライバ26及び下側データドライバ27は、それぞれ、複数のドライバIC [0030] Here, the upper data driver 26 and the bottom data driver 27, respectively, a plurality of driver IC
を配列して構成されるが、例えば、図3は、上側データドライバ26を構成するドライバICの構成を示すブロック図である。 Configured to be arranged, for example, FIG. 3 is a block diagram showing a driver IC constituting the upper data driver 26 configuration. 図中、28はシフトレジスタ、29はデータレジスタ、30はラッチ回路、31はセレクタ、3 In the figure, 28 is a shift register, 29 a data register, 30 is a latch circuit, 31 denotes a selector, 3
2は反転/非反転回路である。 2 is an inverted / non-inverting circuit.

【0031】また、SPはスタートパルス、CLはクロックパルス、ISは反転/非反転指示信号、LEはラッチパルス、V1〜V8は電圧レベルを異にする直流電圧である。 Further, SP is a start pulse, CL is a clock pulse, IS is inverted / non-inverted indication signal, LE is a latch pulse, V 1 through V 8 are different in the DC voltage a voltage level.

【0032】なお、反転/非反転回路32は、反転/非反転指示信号ISに制御され、入力されるRGB3色のデジタル信号を反転し又は反転しないで出力するというものである。 [0032] Incidentally, the inverting / non-inverting circuit 32 is controlled by the inversion / non-inversion command signal IS, is that output is not inverted or reverse the RGB3 colors of the input digital signal.

【0033】かかるドライバICは、デジタル化されている奇数列のRGB3色の映像信号を入力し、これを反転し又は反転せず、シフトレジスタ28によって1画素ごとにデータレジスタ29に記憶させた後、このデータレジスタ29に記憶された映像信号をラッチ回路30にラッチし、このラッチ回路30がラッチした各画素の映像信号に対応する直流電圧をセレクタ31によって選択し、これら選択された各画素ごとの直流電圧をデータバスラインを介して画素電極に供給するというものである。 [0033] Such a driver IC inputs the RGB3 color image signals of the odd-numbered columns being digitized, which not inverted or inverted, after being stored in the data register 29 for each pixel by a shift register 28 latches the video signal stored in the data register 29 to the latch circuit 30, a DC voltage the latch circuit 30 corresponds to the video signal of each pixel latches selected by the selector 31, for each pixel that is those selected the DC voltage is that supplies to the pixel electrodes through the data bus line.

【0034】また、図4は、下側データドライバ27を構成するドライバICの構成を示すブロック図であり、 Further, FIG. 4 is a block diagram showing the configuration of the driver IC constituting the bottom data driver 27,
図中、33はシフトレジスタ、34はデータレジスタ、 In the figure, 33 is a shift register, 34 a data register,
35はラッチ回路、36はラッチ回路35と同一構成を有する遅延回路をなす遅延レジスタ、37はセレクタ、 35 latch circuit, 36 is a delay register constituting the delay circuit having the same configuration as the latch circuit 35, 37 denotes a selector,
38は反転/非反転回路、LE1はラッチ回路35用のラッチパルス、LE2は遅延レジスタ36用のラッチパルスである。 38 inversion / non-inversion circuit, LE1 latch pulse for the latch circuit 35, the LE2 is latch pulse for delay register 36.

【0035】かかるドライバICは、デジタル化されている偶数列のRGB3色の映像信号を入力し、これを反転し又は反転せず、シフトレジスタ33によって1画素ごとにデータレジスタ34に記憶させた後、このデータレジスタ34に記憶された映像信号をラッチ回路35にラッチし、このラッチ回路35にラッチされたデータを遅延レジスタ36に転送し、1水平期間遅延させ、この1水平期間遅延させた各画素の映像信号に対応する直流電圧をセレクタ37によって選択し、これら選択された各画素ごとの直流電圧をデータバスラインを介して画素電極に印加するというものである。 [0035] Such a driver IC inputs the RGB3 color image signals of the even column being digitized, which not inverted or inverted, after being stored in the data register 34 for each pixel by the shift register 33 latches the video signal stored in the data register 34 to the latch circuit 35, and transfers the data latched by the latch circuit 35 to the delay register 36, 1 is horizontal period delay, the delaying this one horizontal period a DC voltage corresponding to a video signal of a pixel selected by the selector 37, is that a DC voltage is applied for each pixel that is those selected in the pixel electrode through the data bus line.

【0036】ここに、図5は、この第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を示すタイムチャート、図6〜図10は、この第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 [0036] Here, FIG. 5 is an example of this timing chart showing a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment, FIGS. 6 to 10, the active matrix of the first embodiment it is a diagram for explaining an example of a driving operation of the driving method of the type liquid crystal display panel. 以下、この範囲内で駆動動作を説明する。 Hereinafter, explaining the driving operation within this range.

【0037】まず、第1水平期間においては、共通電極の電位は−2[V]とされ、ゲートパルスG1が第1行のゲートバスライン23 1に印加される。 Firstly, in the first horizontal period, the potential of the common electrode is set to -2 [V], the gate pulse G1 is applied to the gate bus line 23 1 of the first row. この結果、第1行の奇数列のTFT20 1 、20 3 、20 5がONとされ、図6に斜線を付して示すように、第1行の奇数列の画素電極17 1 、17 3 、17 5が選択される。 As a result, TFT 20 1 of odd-numbered columns of the first row, 20 3, 20 5 is the ON, as shown by hatching in FIG. 6, the pixel electrode 17 1 of the odd-numbered column of the first row, 17 3, 17 5 is selected.

【0038】この場合、第1行の奇数列の画素電極17 [0038] In this case, the pixels of the odd columns of the first row electrode 17
1 、17 3 、17 5には、上側データドライバ26から第1行の奇数列の映像信号D 11 、D 13 、D 15が階調を反転させない状態で供給される。 1, 17 3, 17 5, the video signal D 11 in the odd-numbered columns of the first row from the top data driver 26, D 13, D 15 is supplied in a state which does not reverse the tone. 即ち、この場合には、正極性駆動が行われる。 That is, in this case, the positive polarity driving is performed.

【0039】次に、第2水平期間になると、共通電極の電位は、7[V]とされ、ゲートパルスG2がゲートバスライン23 2に印加される。 Next, at the second horizontal period, the potential of the common electrode, is a 7 [V], the gate pulse G2 is applied to the gate bus line 23 2. この結果、第1行の偶数列のTFT20 2 、20 4 、20 6及び第2行の奇数列のTFT21 1 、21 3 、21 5がONとされ、図7に斜線を付して示すように、第1行の偶数列の画素電極1 As a result, TFT 20 2 of the even columns of the first row, 20 4, 20 6 and odd column of the second row TFT 21 1, 21 3, 21 5 is the ON, as shown by hatching in FIG. 7 , pixel electrodes 1 of the even-numbered columns of the first row
2 、17 4 、17 6及び第2行の奇数列の画素電極1 7 2, 17 4, 17 6 and odd column of the second row pixel electrodes 1
1 、18 3 、18 5が選択される。 8 1, 18 3, 18 5 is selected.

【0040】この場合、第1行の偶数列の画素電極17 [0040] In this case, pixels in the even rows of the first row electrode 17
2 、17 4 、17 6には、下側データドライバ27から第1行の偶数列の映像信号D 12 、D 14 、D 16が階調を反転させた状態で供給されると共に、第2行の奇数列の画素電極18 1 、18 3 、18 5には、上側データドライバ2 2, 17 4, 17 6, together with the video signal D 12, D 14, D 16 of the even-numbered columns of the first row from the bottom data driver 27 is supplied in an inverted state of the gradation, the second row odd column pixel electrodes 18 1, 18 3, 18 5, the upper data driver 2
6から第2行の奇数列の映像信号D 21 、D 23 、D 25が階調を反転させた状態で供給される。 6 video signals D 21 of an odd column of the second row, D 23, D 25 is supplied in an inverted state of the gradation from. 即ち、この場合には、負極性駆動が行われる。 That is, in this case, a negative polarity driving is performed.

【0041】次に、第3水平期間になると、共通電極の電位は−2[V]にされ、ゲートパルスG3がゲートバスライン23 3に印加される。 Next, at the third horizontal period, the potential of the common electrode is to -2 [V], the gate pulse G3 is applied to the gate bus line 23 3. この結果、第2行の偶数列のTFT21 2 、21 4 、22 6及び第3行の奇数列のTFT22 1 、22 3 、22 5がONとされ、図8に斜線を付して示すように、第2行の偶数列の画素電極1 As a result, TFT 21 2 in the even-numbered columns of the second row, 21 4, 22 TFT 22 1 of 6 and odd columns of the third row, 22 3, 22 5 is the ON, as shown by hatching in FIG. 8 , pixel electrodes 1 of the even-numbered columns in the second row
2 、18 4 、18 6及び第3行の奇数列の画素電極1 8 2, 18 4, 18 6 and odd columns of the third row pixel electrodes 1
1 、19 3 、19 5が選択される。 9 1, 19 3, 19 5 is selected.

【0042】この場合、第2行の偶数列の画素電極18 [0042] In this case, pixels in the even rows of the second row electrode 18
2 、18 4 、18 6には、下側データドライバ27から第2行の偶数列の映像信号D 22 、D 24 、D 26が階調を反転させない状態で供給されると共に、第3行の奇数列の画素電極19 1 、19 3 、19 5には、上側データドライバ26から第3行の奇数列の映像信号D 31 、D 33 、D 35が階調を反転させない状態で供給される。 2, 18 4, 18 6, together with the video signal D 22 of the even column of the second row from the bottom data driver 27, D 24, D 26 is supplied in a state which does not reverse the gray scale, of the third row the odd pixel electrode 19 1 of the column, 19 3, 19 5, the video signal D 31 in the odd-numbered columns in the third row from the top data driver 26, D 33, D 35 is supplied in a state which does not reverse the tone. 即ち、この場合は、正極性駆動が行われる。 That is, in this case, the positive polarity driving is performed.

【0043】以下、かかる動作が繰り返されて、1フィールドの駆動が行われるが、画素電極と駆動極性との関係は、図9に「正」、「負」で示すようになる。 [0043] Hereinafter, are repeated such operation, 1 is the field of driving is performed, the relationship between the driving polarity to the pixel electrode, "positive" in FIG. 9, as shown by the "negative". そこで、次のフィールドでは、各画素に映像信号の階調を反転させて供給する。 Therefore, in the next field, supplied by inverting the gradation of the image signal to each pixel. この結果、画素電極と駆動極性との関係は、図10に示すようになる。 As a result, the relationship between the drive polarity pixel electrode is as shown in FIG. 10.

【0044】このように、この第1実施例によれば、低電圧交流駆動を行うことができると共に、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができる。 [0044] Thus, according to the first embodiment, it is possible to perform the low-voltage AC drive performs polarity reversal for each pixel, in adjacent pixels as drive different polarities, display by flicker it is possible to minimize the loss of quality.

【0045】なお、図11は、本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の他の例を示す図である。 [0045] FIG. 11 is a diagram showing another example of an active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention. 図中、39は上側データドライバ2 In the figure, 39 is an upper data driver 2
6と同様に遅延レジスタを有しないデータドライバであり、この例は、偶数列の映像信号をラインメモリ40を介して1水平期間遅延させて下側データドライバ39に供給するというものであり、この駆動方法においても、 6 and a no data driver likewise delay register, this example is intended that supplies to the bottom data drivers 39 1 to horizontal period delay through the line memory 40 to video signals of even-numbered columns, the in the driving method,
上述と同様の効果を得ることができる。 It is possible to obtain the same effect as described above.

【0046】第2実施例・・図12〜図23 図12は本発明の第2実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板のTFT形成面の一部分を概略的に示す平面図であり、図中、41 1 [0046] The second embodiment .. Figure 12 through 23 12 second embodiment plane schematically showing a portion of a TFT forming surface of the TFT substrate is a main part of an active matrix liquid crystal display panel of the present invention is a view, in the figure, 41 1 ~
41 6 、42 1 〜42 6 、43 1 〜43 6は画素電極、44 1 41 6, 42 1 to 42 6, 43 1 to 43 6 pixel electrode, 44 1
〜44 6 、45 1 〜45 6 、46 1 〜46 6はTFT、47 1 To 44 6, 45 1 to 45 6, 46 1 to 46 6 TFT, 47 1
〜47 3 、48 1 〜48 3はゲートバスライン、G1A〜 To 47 3, 48 1-48 3 gate bus line, G1A~
G3A、G1B〜G3Bはゲートパルス、49 1 〜49 6 G3A, G1B~G3B the gate pulse, 49 1-49 6
はデータバスラインである。 Is a data bus line.

【0047】即ち、この第2実施例のアクティブマトリクス型液晶表示パネルは、一行あたり、2本のゲートバスラインを画素電極を挟むように設け、各行においては、奇数列の画素電極は、2本のゲートバスラインのうち、一方のゲートバスラインによって選択され、偶数列の画素電極は、2本のゲートバスラインのうち、他方のゲートバスラインによって選択されるようにTFTを設けるというものである。 [0047] That is, an active matrix type liquid crystal display panel of the second embodiment, per line, the two gate bus lines arranged to sandwich the pixel electrode in each row, the pixel electrode in the odd-numbered columns, two of the gate bus line is selected by one of the gate bus line, the pixel electrode of the even columns, one of the two gate bus lines, is that providing the TFT as selected by the other gate bus line .

【0048】図13は、この第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例を示す図であり、図中、50はゲートバスライン47 1 〜47 j 、4 [0048] Figure 13 is a diagram showing an example of an active matrix driving method of a liquid crystal display panel of the second embodiment, in the drawing, 50 denotes a gate bus line 47 1 to 47 j, 4
1 〜48 jを駆動するゲートドライバ、51は奇数列のデータバスライン49 1 〜49 2K-1を駆動する上側データドライバ、52は偶数列のデータバスライン49 2 8 1 gate driver for driving a to 48 j, 51 the upper data driver for driving the data bus lines 49 1 to 49 2K-1 of the odd-52 data bus lines 49 2 to the even columns
49 2kを駆動する下側データドライバである。 A lower data driver for driving the 49 2k.

【0049】ここに、上側データドライバ51及び下側データドライバ52は、それぞれ、複数のドライバIC [0049] Here, the upper data driver 51 and the bottom data driver 52, respectively, a plurality of driver IC
を配列して構成されるが、図14は、かかるドライバI It is a composed by arranging, Figure 14, such a driver I
Cの構成を示すブロック図である。 Is a block diagram showing the C configuration. 図中、53はシフトレジスタ、54はデータレジスタ、55はラッチ回路、 In the figure, 53 is a shift register, 54 a data register, 55 is a latch circuit,
56は反転/非反転回路、57はセレクタである。 56 inverting / non-inverting circuit, 57 is a selector.

【0050】かかるドライバICは、デジタル化されている奇数列又は偶数列のRGB3色の映像信号を入力し、これをシフトレジスタ53によって1画素ごとにデータレジスタ54に記憶させた後、このデータレジスタ54に記憶された映像信号をラッチ回路55にラッチし、このラッチ回路55がラッチした各画素の映像信号を反転/非反転回路56を介して反転し又は反転せずにセレクタ57に転送して、対応する直流電圧をセレクタ57によって選択し、これら選択された各画素ごとの直流電圧をデータバスラインを介して画素電極に印加するというものである。 [0050] Such a driver IC, after enter the RGB3 color image signals of the odd-numbered columns or even columns are digitized and which are stored by the shift register 53 to the data register 54 for each pixel, the data register the video signal stored in 54 latches the latch circuit 55, the latch circuit 55 is transferred to the selector 57 without inverted or inverted by the inverting / non-inverting circuit 56 the video signal of each pixel latched the corresponding DC voltage selected by the selector 57, is that a DC voltage is applied for each pixel that is those selected in the pixel electrode through the data bus line.

【0051】ここに、図15は、この第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を示すタイムチャート、図16〜図23は、この第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 [0051] Here, FIG. 15, this example time chart showing a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment, FIGS. 16 23, the active matrix of the second embodiment it is a diagram for explaining an example of a driving operation of the driving method of the type liquid crystal display panel. 以下、この範囲内で駆動動作を説明する。 Hereinafter, explaining the driving operation within this range.

【0052】まず、第1水平期間の前半の期間においては、共通電極の電位は、−2[V]とされ、ゲートパルスG1Aが第1行の一方のゲートバスライン47 1に印加される。 [0052] First, in the period of the first half of the first horizontal period, the potential of the common electrode is a -2 [V], the gate pulse G1A is applied to one gate bus line 47 1 of the first row. この結果、第1行の奇数列のTFT44 1 As a result, TFT 44 1 of odd-numbered columns of the first row,
44 3 、44 5がONとされ、図16に斜線を付して示すように、第1行の奇数列の画素電極41 1 、41 3 、41 44 3, 44 5 is the ON, as shown by hatching in FIG. 16, the pixel electrode 41 1 of the odd-numbered column of the first row, 41 3, 41
5が選択される。 5 is selected.

【0053】この場合、第1行の奇数列の画素電極41 [0053] In this case, the pixels of the odd columns of the first row electrode 41
1 、41 3 、41 5には、上側データドライバ51から第1行の奇数列の映像信号D 11 、D 13 、D 15が階調を反転させない状態で供給される。 1, 41 3, 41 5, the video signal D 11 in the odd-numbered columns of the first row from the top data driver 51, D 13, D 15 is supplied in a state which does not reverse the tone. 即ち、この場合には、正極性駆動が行われる。 That is, in this case, the positive polarity driving is performed.

【0054】次に、第1水平期間の後半の期間になると、共通電極の電位は7[V]とされると共に、ゲートパルスG1Bが第1行の他方のゲートバスライン48 1 Next, at a period of the second half of the first horizontal period, the potential of the common electrode together with are 7 [V], the other gate bus line 48 1 of the gate pulse G1B first row
に印加される。 It is applied to. この結果、第1行の偶数列のTFT44 TFT44 of this result, the even-numbered columns of the first row
2 、44 4 、44 6がONとされ、図17に斜線を付して示すように、第1行の偶数列の画素電極41 2 、41 4 2, 44 4, 44 6 is the ON, as shown by hatching in FIG. 17, the pixel electrode 41 2 of the even columns of the first row, 41 4,
41 6が選択される。 41 6 is selected.

【0055】この場合、第1行の偶数列の画素電極41 [0055] In this case, pixels in the even rows of the first row electrode 41
2 、41 4 、41 6には、下側データドライバ52から第1行の偶数列の映像信号D 12 、D 14 、D 16が階調を反転させた状態で供給される。 2, 41 4, 41 6, supplied in a state where the video signal D 12, D 14, D 16 of the even-numbered columns of the first row from the bottom data driver 52 reverses the gradation. 即ち、この場合には、負極性駆動が行われる。 That is, in this case, a negative polarity driving is performed.

【0056】次に、第2水平期間の前半の期間になると、共通電極の電位は7[V]に維持されたまま、ゲートパルスG2Aが第2行の一方のゲートバスライン47 Next, at the period of the first half of the second horizontal period, while the potential of the common electrode is maintained at 7 [V], one of the gate bus line 47 of the gate pulse G2A second row
2に印加される。 It is applied to the 2. この結果、第2行の奇数列のTFT4 TFT4 for this result, the odd column of the second row
1 、45 3 、45 5がONとされ、図18に斜線を付して示すように、第2行の奇数列の画素電極42 1 、4 5 1, 45 3, 45 5 is the ON, as shown by hatching in FIG. 18, the pixel electrode 42 1 of the odd-numbered column of the second row, 4
3 、42 5が選択される。 2 3, 42 5 is selected.

【0057】この場合、第2行の奇数列の画素電極42 [0057] In this case, pixels in the odd rows of the second row electrode 42
1 、42 3 、42 5には、上側データドライバ51から第2行の奇数列の映像信号D 21 、D 23 、D 25が階調を反転させた状態で供給される。 1, 42 3, 42 5 is supplied in a state where the upper data driver 51 from the second row of odd-numbered columns of the video signal D 21, D 23, D 25 is obtained by inverting the gradation. 即ち、この場合には、負極性駆動が行われる。 That is, in this case, a negative polarity driving is performed.

【0058】次に、第2水平期間の後半の期間になると、共通電極の電位は−2[V]にされると共に、ゲートパルスG2Bが第2行の他方のゲートバスライン48 Next, at a period of the second half of the second horizontal period, the potential of the common electrode with is to -2 [V], the gate pulse G2B of the other second row gate bus line 48
2に印加される。 It is applied to the 2. この結果、第2行の偶数列のTFT4 TFT4 for this result, even columns of the second row
2 、45 4 、45 6がONとされ、図19に斜線を付して示すように、第2行の偶数列の画素電極42 2 、4 5 2, 45 4, 45 6 is the ON, as shown by hatching in FIG. 19, the pixel electrode 42 2 of the even column of the second row, 4
4 、42 6が選択される。 2 4, 42 6 are selected.

【0059】この場合、第2行の偶数列の画素電極42 [0059] In this case, pixels in the even rows of the second row electrode 42
2 、42 4 、42 6には、下側データドライバ52から第2行の偶数列の映像信号D 22 、D 24 、D 26が階調を反転させない状態で供給される。 2, 42 4, 42 6, the video signal D 22 of the even column of the second row, D 24, D 26 is supplied in a state which does not reverse the tone from the bottom data drivers 52. 即ち、この場合には、正極性駆動が行われる。 That is, in this case, the positive polarity driving is performed.

【0060】次に、第3水平期間の前半の期間になると、共通電極の電位は−2[V]とされたまま、ゲートパルスG3Aが第3行の一方のゲートバスライン47 3 Next, at the period of the first half of the third horizontal period, while the potential of the common electrode was set to -2 [V], one of the gate bus line 47 third gate pulse G3A third row
に印加される。 It is applied to. この結果、第3行の奇数列のTFT46 TFT46 of this result, the odd column of the third row
1 、46 3 、46 5がONとされ、図20に斜線を付して示すように、第3行の奇数列の画素電極43 1 、43 3 1, 46 3, 46 5 is the ON, as shown by hatching in FIG. 20, the pixel electrode 43 1 of the odd-numbered column of the third row, 43 3,
43 5が選択される。 43 5 is selected.

【0061】この場合、第3行の奇数列の画素電極43 [0061] In this case, the pixels of the odd columns of the third row electrode 43
1 、43 3 、43 5には、上側データドライバ51から第3行の奇数列の映像信号D 31 、D 33 、D 35が階調を反転させない状態で供給される。 1, 43 3, 43 5, the video signal D 31 in the odd-numbered columns in the third row from the top data driver 51, D 33, D 35 is supplied in a state which does not reverse the tone. 即ち、この場合には、正極性駆動が行われる。 That is, in this case, the positive polarity driving is performed.

【0062】次に、第3水平期間の後半の期間になると、共通電極の電位は7[V]とされると共に、ゲートパルスG3Bが第3行の他方のゲートバスライン48 3 Next, at a period of the second half of the third horizontal period, the potential of the common electrode 7 with are [V], the gate pulse G3B is the other of the third row gate bus line 48 3
に印加される。 It is applied to. この結果、第3行の偶数列のTFT46 TFT46 of this result, even columns of the third row
2 、46 4 、46 6がONとされ、図21に斜線を付して示すように、第3行の偶数列の画素電極43 2 、43 4 2, 46 4, 46 6 is the ON, as shown by hatching in FIG. 21, the pixel electrode 43 2 of the even columns of the third row, 43 4,
43 6が選択される。 43 6 is selected.

【0063】この場合、第3行の偶数列の画素電極43 [0063] In this case, pixels in the even rows of the third row electrode 43
2 、43 4 、43 6には、下側データドライバ52から第3行の偶数列の映像信号D 32 、D 34 、D 36が階調を反転させた状態で供給される。 2, 43 4, 43 6, supplied in a state where the video signal D 32 of the even columns of the third row from the bottom data driver 52, D 34, D 36 is obtained by inverting the gradation. 即ち、この場合には、負極性駆動が行われる。 That is, in this case, a negative polarity driving is performed.

【0064】以下、かかる動作が繰り返されて、1フィールドの駆動が行われるが、画素電極と駆動極性との関係は、図22に「正」、「負」で示すようになる。 [0064] Hereinafter, are repeated such operation, 1 is the field of driving is performed, the relationship between the driving polarity to the pixel electrode, "positive" in FIG. 22 becomes as shown by the "negative". そこで、次のフィールドでは、各画素に映像信号の階調を反転させて供給する。 Therefore, in the next field, supplied by inverting the gradation of the image signal to each pixel. この結果、画素電極と駆動極性との関係は、図23に示すようになる。 As a result, the relationship between the drive polarity pixel electrode is shown in FIG. 23.

【0065】このように、この第2実施例によっても、 [0065] Thus, also in this second examples,
低電圧交流駆動を行うことができると共に、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができる。 It is possible to perform the low-voltage AC drive performs polarity reversal for each pixel, in adjacent pixels as drive different polarities, it is possible to minimize the deterioration of display quality due to flicker.

【0066】第3実施例・・図24〜図26 図24は本発明の第3実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板のTFT形成面の一部分を概略的に示す平面図であり、図中、58 1 [0066] Third Embodiment ... view 24-26 24 the third embodiment the active matrix liquid crystal display plane of a portion of a TFT forming surface of the TFT substrate schematically a main part of the panel of the present invention is a view, in the figure, 58 1 ~
58 6 、59 1 〜59 6 、60 1 〜60 6は画素電極、61 1 58 6, 59 1 to 59 6, 60 1 to 60 6 pixel electrode, 61 1
〜61 6 、62 1 〜62 6 、63 1 〜63 6 、64 1 〜6 To 61 6, 62 1 to 62 6, 63 1 to 63 6, 64 1-6
6 、65 1 〜65 6 、66 1 〜66 6はTFT、67 1 〜6 4 6, 65 1 to 65 6, 66 1 to 66 6 TFT, 67 1 to 6
3 、68 1 〜68 3はゲートバスライン、69 1 〜69 6 7 3, 68 1-68 3 gate bus line, 69 1 to 69 6
はデータバスラインである。 Is a data bus line.

【0067】この第3実施例のアクティブマトリクス型液晶表示パネルは、一行あたり2本のゲートバスラインを画素電極を挟むように設けると共に、1画素電極あたり、2本のゲートバスラインの一方又は他方のゲートバスラインによって制御され得る2個のTFTを設け、これら2個のTFTのうち、一方のTFTをレーザ等によって非導通とすることにより構成したものである。 [0067] The active matrix type liquid crystal display panel of the third embodiment, provided with the two gate bus lines per row so as to sandwich the pixel electrodes, each pixel electrode, two one or the other of the gate bus line two of the TFT can be controlled by the gate bus lines provided for, among these two TFT, in which structured by one of the TFT nonconductive by a laser or the like.

【0068】これは、TFTの欠陥によって無点灯となる画素を救済することを目的として構成されたものであり、図24の例においては、破線で示すTFT61 2 [0068] It has been constructed for the purpose of relieving the pixel at which no lighting by a defect of the TFT, in the example of FIG. 24, TFT 61 2 indicated by a broken line,
61 4 、61 6 、62 1 、62 3 、62 5 、63 4 、63 6 61 4, 61 6, 62 1, 62 3, 62 5, 63 4, 63 6,
64 1 、64 2 、64 3 、64 5 、65 2 、65 4 、65 6 64 1, 64 2, 64 3, 64 5, 65 2, 65 4, 65 6,
66 1 、66 3 、66 5を非導通としたものである。 66 1, 66 3, 66 5 in which were non-conductive.

【0069】この例の場合、第2行については、奇数列の画素電極と偶数列の画素電極とを区別して選択することはできないので、第2実施例の場合とは同様には駆動することができない。 [0069] In this example, for the second row, it is not possible to select distinguishes between pixel electrodes of the pixel electrode and the even-numbered columns of the odd columns, it is the same in the case of the second embodiment which drives can not.

【0070】そこで、この場合には、図13に示す場合と同様にゲートドライバ50、上側データドライバ51 [0070] Therefore, in this case, as in the case the gate driver 50 shown in FIG. 13, the upper data driver 51
及び下側データドライバ52を接続すると共に、例えば、図25にタイムチャートを示すように駆動する。 And with connecting bottom data driver 52 drives, for example, as shown in the timing chart in FIG 25.

【0071】即ち、ゲートパルスG1A、G1B、G2 [0071] That is, the gate pulse G1A, G1B, G2
A・・・を順に、ゲートバスライン67 1 、68 1 、67 In turn the A ···, gate bus line 67 1, 68 1, 67
2・・・に供給すると共に、例えば、1水平期間の前半の期間においては、共通電極の電位を−2[V]とし、 Supplies to the 2 ..., for example, in the period of the first half of one horizontal period, the potential of the common electrode and -2 [V],
上側データドライバ51及び下側データドライバ52から共に階調を反転させないデータを出力し、1水平期間の後半の期間においては、共通電極の電位を7[V]とし、上側データドライバ51及び下側データドライバ5 Outputs data not both reverse the tone from the upper data driver 51 and the bottom data drivers 52, 1 in the second half period of the horizontal period, the potential of the common electrode and 7 [V], the upper data driver 51 and the lower data driver 5
2から共に階調を反転させたデータを出力することで全画素の点灯を行うことができる。 It is possible to perform the lighting of all the pixels by outputting the data together by inverting the gradation from 2.

【0072】なお、この場合にも、次フィールドにおいては、各画素に供給するデータの極性を反転させることで、画素電極59 2の部分を除き、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、 [0072] Also in this case, in the next field, by inverting the polarity of data supplied to each pixel, except for the portion of the pixel electrode 59 2 performs polarity reversal for each pixel, adjacent pixels in the drive polarity different,
フリッカによる表示品質の低下を最小限に抑えることができる。 The deterioration of display quality due to flicker can be suppressed to a minimum.

【0073】なお、図26は、第3実施例において、T [0073] Incidentally, FIG. 26, in the third embodiment, T
FT61 2 、61 4 、61 6 、62 1 、62 3 、62 5 、63 FT61 2, 61 4, 61 6 , 62 1, 62 3, 62 5, 63
2 、63 4 、63 6 、64 1 、64 3 、64 5 、65 2 、6 2, 63 4, 63 6, 64 1, 64 3, 64 5, 65 2, 6
4 、65 6 、66 1 、66 3 、66 5を非導通とし、第2 5 4, 65 6, 66 1, 66 3, 66 5 and a non-conductive, the second
実施例と同様に構成した場合を示している。 It shows a case which is constructed similarly to the Example.

【0074】この場合は、第2実施例の場合と同様に駆動することで、低電圧交流駆動を行うことができると共に、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができる。 [0074] In this case, by driving as in the second embodiment, it is possible to perform the low-voltage AC drive performs polarity reversal for each pixel, in adjacent pixels such that the driving polarity is different to, it is possible to minimize the deterioration of the display quality due to flicker.

【0075】 [0075]

【発明の効果】本発明によれば、低電圧交流駆動を行うことができると共に、1画素ごとの極性反転を行い、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができる。 According to the present invention, a minimum it is possible to perform the low-voltage AC drive performs polarity reversal for each pixel, in adjacent pixels as drive polarities are different, the reduction in display quality due to flicker it can be suppressed to the limit.

【0076】但し、第3の発明によれば、低電圧交流駆動を行うことができることは、第1の発明及び第2の発明の場合と同様であるが、1画素ごとの極性反転は、場合によっては、一部分の画素電極部分を除いて行うことができ、この範囲内で、隣合う画素では駆動極性が異なるようにし、フリッカによる表示品質の低下を最小限に抑えることができる。 [0076] However, according to the third invention, it is possible to perform low voltage AC drive is the same as in the first and second aspects of the present invention, the polarity inversion of each pixel, when some can be carried out except for the pixel electrode portion of a portion, within this range, in adjacent pixels as drive different polarities, it is possible to minimize the deterioration of display quality due to flicker.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板のTFT形成面の一部分を概略的に示す平面図である。 1 is a plan view schematically showing a portion of a TFT forming surface of the TFT substrate is a main part of an active matrix liquid crystal display panel of the first embodiment of the present invention.

【図2】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例を示す図である。 Is a diagram showing an example of an active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention; FIG.

【図3】上側データドライバを構成するドライバICの構成を示すブロック図である。 3 is a block diagram showing the configuration of the driver IC constituting the upper data driver.

【図4】下側データドライバを構成するドライバICの構成を示すブロック図である。 4 is a block diagram showing the configuration of the driver IC constituting the bottom data drivers.

【図5】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を示すタイムチャートである。 5 is a time chart showing an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図6】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 6 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図7】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 7 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図8】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 8 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図9】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 9 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図10】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 It is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention; FIG.

【図11】本発明の第1実施例のアクティブマトリクス型液晶表示パネルの駆動方法の他の例を示す図である。 11 is a diagram showing another example of an active matrix driving method of a liquid crystal display panel of the first embodiment of the present invention.

【図12】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板のTFT形成面の一部分を概略的に示す平面図である。 12 is a plan view schematically showing a portion of a TFT forming surface of the TFT substrate is a main part of an active matrix liquid crystal display panel of the second embodiment of the present invention.

【図13】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例を示す図である。 13 is a diagram showing an example of an active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図14】上側データドライバ及び下側データドライバを構成するドライバICの構成を示すブロック図である。 14 is a block diagram showing the configuration of the driver IC constituting the upper data driver and the bottom data drivers.

【図15】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を示すタイムチャートである。 15 is a time chart showing an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図16】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 16 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図17】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 17 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図18】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 Figure 18 is a diagram of an example for describing the driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図19】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 19 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図20】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 20 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図21】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 21 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図22】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 22 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図23】本発明の第2実施例のアクティブマトリクス型液晶表示パネルの駆動方法の一例の駆動動作を説明するための図である。 23 is a diagram for explaining an example of a driving operation of the active matrix driving method of a liquid crystal display panel of the second embodiment of the present invention.

【図24】本発明の第3実施例のアクティブマトリクス型液晶表示パネルの要部であるTFT基板のTFT形成面の一部分を概略的に示す平面図である。 24 is a plan view schematically showing a portion of a TFT forming surface of the TFT substrate is a main part of an active matrix liquid crystal display panel of the third embodiment of the present invention.

【図25】本発明の第3実施例のアクティブマトリクス型液晶表示パネルの駆動動作を示すタイムチャートである。 FIG. 25 is a third time chart showing the driving operation of the active matrix liquid crystal display panel of the embodiment of the present invention.

【図26】本発明の第3実施例において、その構成を第2実施例の場合と同様にした場合を示すTFT基板のT In the third embodiment of FIG. 26 the present invention, T a TFT substrate showing a case where the same manner as the configuration of the second embodiment
FT形成面の一部分を概略的に示す平面図である。 A portion of the FT forming surface is a plan view schematically showing.

【図27】従来のアクティブマトリクス型液晶表示パネルを示す部分斜視図である。 27 is a partial perspective view showing a conventional active matrix type liquid crystal display panel.

【図28】ドライバICの一例の構成を示すブロック図である。 FIG. 28 is a block diagram showing an example of the configuration of a driver IC.

【図29】低電圧交流駆動方法を説明するための図である。 29 is a diagram for explaining the low-voltage alternating current drive method.

【符号の説明】 DESCRIPTION OF SYMBOLS

17 1 〜17 6 、18 1 〜18 6 、19 1 〜19 6画素電極 20 1 〜20 6 、21 1 〜21 6 、22 1 〜22 6 TFT 23 1 〜23 4ゲートバスライン 24 1 〜24 6データバスライン 17 1-17 6 18 1-18 6, 19 1 to 19 6 pixel electrode 20 1 ~20 6, 21 1 ~21 6, 22 1 ~22 6 TFT 23 1 ~23 4 gate bus line 24 1-24 6 data bus line

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 5識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 5 in identification symbol Agency Docket No. FI art display portion H01L 29/784

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】第1のゲートバスライン、第1行の画素電極、第2のゲートバスライン、第2行の画素電極・・・ 1. A first gate bus line, the first row of the pixel electrode, the second gate bus line, a second row of pixel electrodes ...
    第n(但し、n=正の整数)のゲートバスライン、第n The n (where, n = positive integer) gate bus line, the n
    行の画素電極及び第n+1のゲートバスラインを順に配列し、第i行(但し、1≦i≦n)においては、奇数列又は偶数列の画素電極は、第iのゲートバスラインによって選択され、該第iのゲートバスラインによって選択される画素電極以外の画素電極は、第i+1のゲートバスラインによって選択されるようにスイッチング素子を設けて構成されていることを特徴とするアクティブマトリクス型液晶表示パネル。 Arrayed pixel electrodes and the n + 1 of the gate bus line line sequentially, the i-th row (where, 1 ≦ i ≦ n) in the pixel electrodes of the odd-numbered columns or even columns, are selected by the gate bus line of the i , the pixel electrode other than the pixel electrodes selected by the gate bus lines of said i is an active matrix type liquid crystal, characterized by being configured to provide a switching device as selected by the (i + 1) th gate bus line display panel.
  2. 【請求項2】請求項1記載のアクティブマトリクス型液晶表示パネルの駆動方法であって、奇数列の画素電極に印加されるデータと偶数列の画素電極に印加されるデータとの間に、1水平期間の整数倍の遅延時間を有すると共に、1水平期間ごとに共通電極の電位を反転し、かつ、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、1水平期間ごとにデータの階調を反転させて供給することを特徴とするアクティブマトリクス型液晶表示パネルの駆動方法。 2. A driving method of an active matrix type liquid crystal display panel of claim 1, wherein, between the data applied to the pixel electrode of the data and the even-numbered columns to be applied to the pixel electrode of the odd-1 which has an integer multiple of the delay time of the horizontal period, by inverting the potential of the common electrode in each horizontal period, and, as in the next frame or the next field, the gradation data supplied to each pixel is inverted the driving method of an active matrix type liquid crystal display panel and supplying by inverting gray scale data for each horizontal period.
  3. 【請求項3】前記遅延時間は、画素電極にデータを供給するデータドライバ内部に遅延回路を設けて得ることを特徴とする請求項2記載のアクティブマトリクス型液晶表示パネルの駆動方法。 Wherein the delay time is an active matrix driving method of a liquid crystal display panel of claim 2, wherein the obtained a delay circuit within the data driver supplies the data to the pixel electrodes.
  4. 【請求項4】前記遅延時間は、画素電極にデータを供給するデータドライバ外部に遅延回路を設けて得ることを特徴とする請求項2記載のアクティブマトリクス型液晶表示パネルの駆動方法。 Wherein said delay time is an active matrix driving method of a liquid crystal display panel of claim 2, wherein the obtained a delay circuit to the data driver external supplies data to the pixel electrodes.
  5. 【請求項5】一行あたり2本のゲートバスラインを画素電極を挟むように設け、各行においては、奇数列又は偶数列の画素電極は、前記2本のゲートバスラインのうち、一方のゲートバスラインによって選択され、該一方のゲートバスラインによって選択される画素電極以外の画素電極は、前記2本のゲートバスラインのうち、他方のゲートバスラインによって選択されるようにスイッチング素子を設けて構成されていることを特徴とするアクティブマトリクス型液晶表示パネル。 5. providing the two gate bus lines per row so as to sandwich the pixel electrode in each row, the pixel electrodes of the odd-numbered columns or even columns, of the two gate bus lines, one gate bus is selected by the line, the pixel electrode other than the pixel electrodes selected by the one of the gate bus line, one of the two gate bus lines, are provided a switching device as selected by the other of the gate bus line configuration active matrix liquid crystal display panel, characterized in that it is.
  6. 【請求項6】請求項5記載のアクティブマトリクス型液晶表示パネルの駆動方法であって、各行、1水平期間の前半の期間においては、奇数列又は偶数列の画素電極を選択し、1水平期間の後半の期間においては、前記1水平期間の前半において選択した画素電極以外の画素電極を選択し、各水平期間の中間時点で共通電極の電位を反転させると共に、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、隣合う行では、奇数列の画素電極に供給するデータの階調と偶数列の画素電極に供給するデータの階調とが反転関係にあるように駆動することを特徴とするアクティブマトリクス型液晶表示パネルの駆動方法。 6. A driving method of an active matrix type liquid crystal display panel of claim 5, wherein each row 1 in the period of the first half of the horizontal period, and select the pixel electrodes of the odd-numbered columns or even columns, one horizontal period in the period of late, to select the pixel electrode other than the pixel electrodes selected in the first half of the one horizontal period, with reversing the potential of the common electrode at the intermediate time of the horizontal period, in the next frame or the next field, as the gradation data supplied to each pixel is inverted in adjacent rows, odd-numbered columns of grayscale and inverted relationship data supplied to the pixel electrode of the gradation and even-numbered columns of the data supplied to the pixel electrode the driving method of an active matrix type liquid crystal display panel and drives as in.
  7. 【請求項7】一行あたり2本のゲートバスラインを画素電極を挟むように設けると共に、1画素電極あたり、前記2本のゲートバスラインの一方又は他方のゲートバスラインによって制御され得る2個のスイッチング素子を設け、いずれかのスイッチング素子を非導通とすることによって構成されていることを特徴とするアクティブマトリクス型液晶表示パネル。 With 7. providing two gate bus lines per row so as to sandwich the pixel electrode, per pixel electrode, the two two, which may be controlled by one or other of the gate bus line of the gate bus lines a switching element is provided, one of the active matrix type liquid crystal display panel, characterized in that it is constituted by a non-conducting switching element.
  8. 【請求項8】請求項7記載のアクティブマトリクス型液晶表示パネルの駆動方法であって、1/2水平期間ごとに順にゲートバスラインを駆動すると共に、1/2水平期間ごとに共通電極の電位を反転させ、次フレームあるいは次フィールドにおいては、各画素に供給されるデータの階調が反転するように、全データバスラインに同極性のデータを1/2水平期間ごとに階調を反転させて供給することを特徴とするアクティブマトリクス型液晶表示パネルの駆動方法。 8. A driving method of an active matrix type liquid crystal display panel of claim 7, wherein, to drive the gate bus lines are sequentially every 1/2 horizontal period, the potential of the common electrode every 1/2 horizontal periods It is inverted, and in the next frame or the next field, as the gradation data supplied to each pixel is reversed, by reversing the tone of the same polarity data every 1/2 horizontal period to all data bus lines the driving method of an active matrix type liquid crystal display panel and supplying Te.
JP29562691A 1991-11-12 1991-11-12 Active matrix type liquid crystal display panel and driving method therefor Withdrawn JPH05134629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29562691A JPH05134629A (en) 1991-11-12 1991-11-12 Active matrix type liquid crystal display panel and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29562691A JPH05134629A (en) 1991-11-12 1991-11-12 Active matrix type liquid crystal display panel and driving method therefor

Publications (1)

Publication Number Publication Date
JPH05134629A true true JPH05134629A (en) 1993-05-28

Family

ID=17823074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29562691A Withdrawn JPH05134629A (en) 1991-11-12 1991-11-12 Active matrix type liquid crystal display panel and driving method therefor

Country Status (1)

Country Link
JP (1) JPH05134629A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1037193A3 (en) * 1999-03-16 2001-08-01 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
WO2004044879A1 (en) * 2002-11-09 2004-05-27 Philips Intellectual Property & Standards Gmbh Display device with pixel inversion
JP2004185006A (en) * 2002-12-04 2004-07-02 Samsung Electronics Co Ltd Liquid crystal display, apparatus and method of driving liquid crystal display
US6980186B2 (en) 2001-12-12 2005-12-27 Sharp Kabushiki Kaisha Liquid crystal display having a staggered structure pixel array
JP2006523862A (en) * 2003-04-17 2006-10-19 サムスン エレクトロニクス カンパニー リミテッド The liquid crystal display device
JP2007188089A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Liquid crystal display
KR100794242B1 (en) * 2001-09-18 2008-01-11 샤프 가부시키가이샤 Liquid crystal display device
JP2008070763A (en) * 2006-09-15 2008-03-27 Hitachi Displays Ltd Liquid crystal display device
US7394105B2 (en) * 2003-11-28 2008-07-01 Toshiba Matsushita Display Technology Co., Ltd. Active matrix display and method of manufacturing the same
US7423625B2 (en) 2003-11-18 2008-09-09 Samsung Electronics, Co., Ltd. Liquid crystal display and driving method thereof
US7602465B2 (en) * 2002-10-31 2009-10-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
JP2009251608A (en) * 2008-04-04 2009-10-29 Sony United Kingdom Ltd Liquid crystal module and liquid crystal display driving method
US7638802B2 (en) 2005-10-20 2009-12-29 Samsung Electronics Co., Ltd. Flat panel display including thin film transistor substrate
JP2011013444A (en) * 2009-07-01 2011-01-20 Nec Lcd Technologies Ltd Semi-transmissive liquid crystal display device
KR101119906B1 (en) * 2005-06-17 2012-02-29 엘지디스플레이 주식회사 Apparatus for image display
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
WO2015018168A1 (en) * 2013-08-08 2015-02-12 京东方科技集团股份有限公司 Array substrate, display device and method for driving display device

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126574B2 (en) 1999-03-16 2006-10-24 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
US6512505B1 (en) 1999-03-16 2003-01-28 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
EP1037193A3 (en) * 1999-03-16 2001-08-01 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
KR100751958B1 (en) * 1999-03-16 2007-08-24 소니 가부시끼 가이샤 Liquid crystal display device, driving method for the same and liquid crystal display system
US7843533B2 (en) 2001-09-18 2010-11-30 Sharp Kabushiki Kaisha Liquid crystal display with transmission and reflection regions
KR100794242B1 (en) * 2001-09-18 2008-01-11 샤프 가부시키가이샤 Liquid crystal display device
US6980186B2 (en) 2001-12-12 2005-12-27 Sharp Kabushiki Kaisha Liquid crystal display having a staggered structure pixel array
US7602465B2 (en) * 2002-10-31 2009-10-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
JP2006505819A (en) * 2002-11-09 2006-02-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. A display device comprising a pixel inversion function
WO2004044879A1 (en) * 2002-11-09 2004-05-27 Philips Intellectual Property & Standards Gmbh Display device with pixel inversion
JP2004185006A (en) * 2002-12-04 2004-07-02 Samsung Electronics Co Ltd Liquid crystal display, apparatus and method of driving liquid crystal display
JP2006523862A (en) * 2003-04-17 2006-10-19 サムスン エレクトロニクス カンパニー リミテッド The liquid crystal display device
US7710374B2 (en) 2003-04-17 2010-05-04 Samsung Electronics Co., Ltd. Liquid crystal display
KR100951350B1 (en) * 2003-04-17 2010-04-08 삼성전자주식회사 Liquid crystal display
US7423625B2 (en) 2003-11-18 2008-09-09 Samsung Electronics, Co., Ltd. Liquid crystal display and driving method thereof
US8174519B2 (en) 2003-11-18 2012-05-08 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
US7394105B2 (en) * 2003-11-28 2008-07-01 Toshiba Matsushita Display Technology Co., Ltd. Active matrix display and method of manufacturing the same
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101119906B1 (en) * 2005-06-17 2012-02-29 엘지디스플레이 주식회사 Apparatus for image display
US7638802B2 (en) 2005-10-20 2009-12-29 Samsung Electronics Co., Ltd. Flat panel display including thin film transistor substrate
KR101272336B1 (en) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 Flat panel display
JP2007188089A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Liquid crystal display
JP2008070763A (en) * 2006-09-15 2008-03-27 Hitachi Displays Ltd Liquid crystal display device
JP2009251608A (en) * 2008-04-04 2009-10-29 Sony United Kingdom Ltd Liquid crystal module and liquid crystal display driving method
JP2011013444A (en) * 2009-07-01 2011-01-20 Nec Lcd Technologies Ltd Semi-transmissive liquid crystal display device
US8760377B2 (en) 2009-07-01 2014-06-24 Nlt Technologies, Ltd. Semi-transmissive liquid crystal display device
US9070339B2 (en) 2009-07-01 2015-06-30 Nlt Technologies, Ltd. Semi-transmissive liquid crystal display device
WO2015018168A1 (en) * 2013-08-08 2015-02-12 京东方科技集团股份有限公司 Array substrate, display device and method for driving display device
US9786238B2 (en) 2013-08-08 2017-10-10 Boe Technology Group Co., Ltd. Array substrate, display device, and method for driving display device

Similar Documents

Publication Publication Date Title
US6628253B1 (en) Picture display device and method of driving the same
US6424328B1 (en) Liquid-crystal display apparatus
US6166725A (en) Liquid crystal display device wherein voltages having opposite polarities are applied to adjacent video signal lines of a liquid crystal display panel
US6707441B1 (en) Active matrix type liquid crystal display device, and substrate for the same
US5745093A (en) Liquid crystal display driving system
US20030222840A1 (en) Liquid crystal display device and driving method for liquid crystal display device
US6310600B1 (en) Active matrix type device using forcible rewriting
US20020084970A1 (en) Liquid crystal display device, driving circuit, driving method, and electronic apparatus
US6727875B1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
US5436747A (en) Reduced flicker liquid crystal display
US20040263466A1 (en) Liquid crystal display device and method of driving the same
US7038652B2 (en) Apparatus and method data-driving for liquid crystal display device
US20030132903A1 (en) Liquid crystal display device having an improved precharge circuit and method of driving same
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US5253091A (en) Liquid crystal display having reduced flicker
US6323871B1 (en) Display device and its driving method
US20050253829A1 (en) Display device and display device driving method
US6172662B1 (en) Method of driving liquid crystal display device, a liquid crystal display, electronic equipment and a driving circuit
US7369124B2 (en) Display device and method for driving the same
US20100315402A1 (en) Display panel driving method, gate driver, and display apparatus
US6075507A (en) Active-matrix display system with less signal line drive circuits
US20010052888A1 (en) Active-matrix liquid crystal display suitable for high-definition display, and driving method thereof
US20050041488A1 (en) Electro-optical device, method for driving the electro-optical device, and electronic apparatus including the electro-optical device
JPH08248385A (en) Active matrix type liquid crystal display and its driving method
JPH1195729A (en) Signal line driving circuit for liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204