JPH10170955A - Liquid crystal display device and its manufacture - Google Patents

Liquid crystal display device and its manufacture

Info

Publication number
JPH10170955A
JPH10170955A JP32833096A JP32833096A JPH10170955A JP H10170955 A JPH10170955 A JP H10170955A JP 32833096 A JP32833096 A JP 32833096A JP 32833096 A JP32833096 A JP 32833096A JP H10170955 A JPH10170955 A JP H10170955A
Authority
JP
Japan
Prior art keywords
bus line
fid
film
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32833096A
Other languages
Japanese (ja)
Inventor
Teruhiko Ichimura
照彦 市村
Junichi Watabe
純一 渡部
Tomotaka Matsumoto
友孝 松本
Tsutomu Tanaka
田中  勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32833096A priority Critical patent/JPH10170955A/en
Publication of JPH10170955A publication Critical patent/JPH10170955A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device and its manufacturing method that eliminates the need of a dedicated power source or applying a voltage to an FID(field induced drain) electrode and the need of an FID bus line extending to the outside of a display area, and can simplify the manufacture process, as to a liquid crystal display device, which has TFTs in the FID structure and its manufacturing method. SOLUTION: A polysilicon film, which forms the source and drain of a TFT 31 and a polysilicon film, which forms a diode 30 are formed at the same time. Further, the FID electrode 24 and the FID bus line 25 are formed at the same time and the FID bus line 25 connects the cathode of a diode 30 to the FID electrode 24 and the anode to a gate bus line 16b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置及びその製造方法に関し、特に
FID(Field Induced Drain )構造のTFT(Thin F
ilm Transistor)を用いた液晶表示装置及びその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device and a method of manufacturing the same, and more particularly to a TFT (Thin FF) having an FID (Field Induced Drain) structure.
The present invention relates to a liquid crystal display device using an ilm transistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】アクティブマトリクス方式の液晶表示装
置は、非選択時にオフ状態となって信号を遮断するスイ
ッチを各画素に設けることによってクロストークを防止
するものであり、単純マトリクス方式の液晶表示装置に
比べて優れた表示特性を示す。特に、スイッチとしてT
FTを使用した液晶表示装置(以下、TFT液晶表示装
置という)は、TFTの駆動能力が高いので、CRT
(Cathode-Ray Tube)に匹敵するほど優れた表示特性を
示す。そして、TFTを駆動するためのドライバ回路を
内蔵した液晶表示装置が開発され、高解像度・高精密液
晶表示装置として使用されている。
2. Description of the Related Art An active matrix type liquid crystal display device is provided with a switch which is turned off when not selected and cuts off a signal in each pixel to prevent crosstalk. It shows excellent display characteristics as compared with. In particular, T as a switch
A liquid crystal display device using an FT (hereinafter referred to as a TFT liquid crystal display device) has a high driving capability of a TFT.
(Cathode-Ray Tube). Then, a liquid crystal display device incorporating a driver circuit for driving the TFT has been developed, and is used as a high resolution and high precision liquid crystal display device.

【0003】一般的に、液晶表示装置は2枚の透明基板
の間に液晶を封入した構造を有している。それらの透明
基板の相互に対向する2つの面(対向面)のうち、一方
の面側には対向電極、カラーフィルタ及び配向膜等が形
成され、また他方の面側にはアクティブマトリクス回
路、画素電極及び配向膜等が形成されている。さらに、
各透明基板の対向面と反対側の面には、それぞれ偏光板
が貼り付けられている。これらの2枚の偏光板は、例え
ば偏光板の偏光軸が互いに直交するように配置され、こ
れによれば、電界をかけない状態では光を透過し、電界
を印加した状態では遮光するモード、すなわちノーマリ
ーホワイトモードとなる。その反対に、2枚の偏光板の
偏光軸が平行な場合には、ノーマリーブラックモードと
なる。
Generally, a liquid crystal display device has a structure in which liquid crystal is sealed between two transparent substrates. Of the two surfaces (opposing surfaces) of the transparent substrate facing each other, a counter electrode, a color filter, an alignment film, and the like are formed on one surface side, and an active matrix circuit and a pixel are formed on the other surface side. An electrode, an alignment film, and the like are formed. further,
A polarizing plate is attached to a surface of the transparent substrate opposite to the opposite surface. These two polarizing plates are arranged, for example, such that the polarization axes of the polarizing plates are orthogonal to each other. According to this, a mode in which light is transmitted when no electric field is applied and light is blocked when an electric field is applied, That is, a normally white mode is set. On the contrary, when the polarization axes of the two polarizing plates are parallel, a normally black mode is set.

【0004】ところで、TFT液晶表示装置では、画素
電極と対向電極との間に印加した電圧を保持するため
に、TFTのオフ電流が低いことが必要である。このた
め、TFT液晶表示装置では、ソース・ドレインの先端
部分に低濃度不純物領域を設けたLDD(Lightly Dope
s Drain)構造のTFTや、ゲート電極の上方にソース・
ドレイン間の抵抗を制御するためのFID電極を設けた
FID構造のTFTが用いられている。
[0004] In a TFT liquid crystal display device, it is necessary that the off-state current of the TFT be low in order to maintain a voltage applied between the pixel electrode and the counter electrode. Therefore, in a TFT liquid crystal display device, an LDD (Lightly Dope
s Drain) structure TFT and source /
A TFT having an FID structure provided with an FID electrode for controlling a resistance between drains is used.

【0005】図18は従来のFID構造のTFTを有す
る液晶表示装置を示す上面図、図19は同じくそのTF
T部分の断面図である。なお、図18では、層間絶縁膜
の図示を省略している。ガラス基板51上の全面にはS
iO2 からなる下地保護膜52が形成されており、この
下地保護膜12上には複数本のゲートバスライン56
と、複数本のドレインバスライン66とが上から見て直
交するように配置されている。これらのゲートバスライ
ン56及びドレインバスライン66により分割された各
矩形状の領域には、それぞれITO(インジウム錫酸
素)からなる画素電極68と、TFT71とが形成され
ている。
FIG. 18 is a top view showing a conventional liquid crystal display device having a TFT having an FID structure, and FIG.
It is sectional drawing of the T part. In FIG. 18, illustration of the interlayer insulating film is omitted. S on the entire surface of the glass substrate 51
An underlying protective film 52 made of iO 2 is formed, and a plurality of gate bus lines 56 are formed on the underlying protective film 12.
And a plurality of drain bus lines 66 are arranged to be orthogonal to each other when viewed from above. In each rectangular area divided by the gate bus line 56 and the drain bus line 66, a pixel electrode 68 made of ITO (indium tin oxygen) and a TFT 71 are formed.

【0006】TFT71は、図19に示すように、下地
保護膜52上に選択的に形成されたポリシリコン膜53
と、このポリシリコン膜53上に選択的に形成されたゲ
ート絶縁膜54と、このゲート絶縁膜54上に形成され
たゲート電極56aとにより構成されている。ゲート絶
縁膜54に覆われていないポリシリコン膜53の両端側
の部分には不純物が高濃度に導入されており、ソース及
びドレインとなっている。なお、ゲート電極56aの側
面及び上面は酸化膜57により被覆されている。また、
ゲート電極56aは、下地保護膜52上に形成されたゲ
ートバスライン56に電気的に接続されている。
As shown in FIG. 19, a TFT 71 is formed of a polysilicon film 53 selectively formed on a base protection film 52.
And a gate insulating film 54 selectively formed on the polysilicon film 53, and a gate electrode 56a formed on the gate insulating film 54. Impurities are introduced at a high concentration into both ends of the polysilicon film 53 which are not covered with the gate insulating film 54, and serve as a source and a drain. Note that the side and top surfaces of the gate electrode 56a are covered with an oxide film 57. Also,
The gate electrode 56a is electrically connected to a gate bus line 56 formed on the underlying protective film 52.

【0007】下地保護膜52上には、このTFT71を
覆うようにして、SiO2 膜58及びSiN膜59から
なる層間絶縁膜が形成されている。SiN膜59上には
FID電極64及びドレインバスライン66が形成され
ている。FID電極64は、TFT71のソース・ドレ
イン間の領域の上方に配置されている。また、ドレイン
バスライン66は、コンタクトホール63aを介してT
FT71のドレインに電気的に接続されている。
An interlayer insulating film composed of a SiO 2 film 58 and a SiN film 59 is formed on the underlying protective film 52 so as to cover the TFT 71. An FID electrode 64 and a drain bus line 66 are formed on the SiN film 59. The FID electrode 64 is arranged above a region between the source and the drain of the TFT 71. Further, the drain bus line 66 is connected to the T bus via the contact hole 63a.
It is electrically connected to the drain of FT71.

【0008】SiN膜59上には、FID電極64及び
ドレインバスライン66を覆うようにしてSiN膜67
からなる層間絶縁膜が形成されている。そして、このS
iN膜67上に画素電極68及びFIDバスライン65
が形成されている。画素電極68はコンタクトホール7
0a及びコンタクトホール63bを介してTFT71の
ソースに電気的に接続されており、FIDバスライン6
5はコンタクトホール70bを介してFID電極64に
電気的に接続されている。
The SiN film 67 is formed on the SiN film 59 so as to cover the FID electrode 64 and the drain bus line 66.
Is formed. And this S
The pixel electrode 68 and the FID bus line 65 are formed on the iN film 67.
Are formed. The pixel electrode 68 is in the contact hole 7
0a and the source of the TFT 71 via the contact hole 63b.
Reference numeral 5 is electrically connected to the FID electrode 64 via the contact hole 70b.

【0009】このSiN膜67及び画素電極68上には
配向膜(図示せず)が形成されている。また、このガラ
ス基板に51に対向して、対向電極、カラーフィルタ及
び配向膜が形成されたガラス基板(図示せず)が配置さ
れており、これらの基板間には液晶(図示せず)が封入
され、更にこれらのガラス基板の外側にはそれぞれ偏光
板(図示せず)が配置されている。
An alignment film (not shown) is formed on the SiN film 67 and the pixel electrode 68. Further, a glass substrate (not shown) on which a counter electrode, a color filter, and an alignment film are formed is disposed facing the glass substrate 51, and a liquid crystal (not shown) is interposed between these substrates. A polarizing plate (not shown) is disposed outside each of these glass substrates.

【0010】このように構成された従来の液晶表示装置
において、FID電極64には、電源(図示せず)から
FIDバスライン65を介して一定の電圧が印加され
る。そうすると、FID電極64から発生する電界によ
り、ゲート電極56aに覆われていないゲート絶縁膜5
4下のポリシリコン膜53の部分にキャリアが発生し、
ポリシリコン膜53のシート抵抗が105 〜106 Ω/
cm2 となって、TFT71のオフ電流が低減される。
これにより、画素電極68に蓄積された電荷の減少が回
避され、良好な表示性能が得られる。
In the conventional liquid crystal display device thus configured, a constant voltage is applied to the FID electrode 64 from a power supply (not shown) via the FID bus line 65. Then, the electric field generated from the FID electrode 64 causes the gate insulating film 5 not covered by the gate electrode 56a.
4, carriers are generated in the portion of the polysilicon film 53 below,
The sheet resistance of the polysilicon film 53 is 10 5 to 10 6 Ω /
cm 2, and the off-state current of the TFT 71 is reduced.
As a result, a decrease in charges accumulated in the pixel electrode 68 is avoided, and good display performance is obtained.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た従来のFID構造のTFTを備えた液晶表示装置には
以下に示す欠点がある。すなわち、従来の液晶表示装置
では、FID電極64に電圧を印加するための専用電源
が必要である。また、表示領域の外側に形成された前記
専用電源とFID電極64とを接続するFIDバスライ
ン65が必要であり、回路構成が複雑になる。
However, the above-described liquid crystal display device provided with the conventional FID structure TFT has the following disadvantages. That is, the conventional liquid crystal display device requires a dedicated power supply for applying a voltage to the FID electrode 64. Further, an FID bus line 65 for connecting the FID electrode 64 to the dedicated power supply formed outside the display area is required, and the circuit configuration becomes complicated.

【0012】更に、従来の液晶表示装置では、FID電
極64とFIDバスライン65とを個別に形成する必要
があり、製造工程が煩雑である。FID電極64をFI
Dバスライン65と同様にSiN膜67上に形成し、製
造工程を簡略化することも考えられるが、そうするとF
ID電極64とポリシリコン膜53との間の距離が大き
くなって、FID電極64に印加する電圧を高くする必
要があり、消費電力が大きくなるという新たな問題点が
発生する。
Further, in the conventional liquid crystal display device, it is necessary to form the FID electrode 64 and the FID bus line 65 individually, and the manufacturing process is complicated. FID electrode 64 is FI
It is conceivable to simplify the manufacturing process by forming it on the SiN film 67 similarly to the D bus line 65.
As the distance between the ID electrode 64 and the polysilicon film 53 increases, it is necessary to increase the voltage applied to the FID electrode 64, which causes a new problem that power consumption increases.

【0013】本発明の目的は、FID電極に電圧を印加
するための専用電源が不要であるとともに表示領域の外
側に延びるFIDバスラインが不要であり、製造工程を
簡略化できる液晶表示装置及びその製造方法を提供する
ことである。
An object of the present invention is to provide a liquid crystal display device which does not require a dedicated power supply for applying a voltage to the FID electrode and does not require an FID bus line extending outside the display area, thereby simplifying the manufacturing process and a liquid crystal display device therefor. It is to provide a manufacturing method.

【0014】[0014]

【課題を解決するための手段】上記した課題は、透明基
板と、前記透明基板上に相互に平行に配置された複数本
のゲートバスラインと、前記透明基板上に前記ゲートバ
スラインに交差して配置された複数本のドレインバスラ
インと、前記ゲートバスライン及び前記ドレインバスラ
インに囲まれた各矩形領域に配置された画素電極と、前
記ドレインバスラインと前記画素電極との間に接続さ
れ、そのゲート電極が前記ゲートバスラインに接続され
た薄膜トランジスタと、前記薄膜トランジスタの前記ゲ
ート電極の上方に配置されたFID電極と、前記FID
電極と前記ゲートバスライン又は前記ドレインバスライ
ンとの間に接続されたダイオードとを有することを特徴
とする液晶表示装置により解決する。
An object of the present invention is to provide a transparent substrate, a plurality of gate bus lines arranged in parallel with each other on the transparent substrate, and a plurality of gate bus lines intersecting the gate bus line on the transparent substrate. A plurality of drain bus lines, a pixel electrode disposed in each rectangular region surrounded by the gate bus line and the drain bus line, and a drain bus line connected between the drain bus line and the pixel electrode. A thin film transistor having a gate electrode connected to the gate bus line, a FID electrode disposed above the gate electrode of the thin film transistor,
The problem is solved by a liquid crystal display device having an electrode and a diode connected between the gate bus line or the drain bus line.

【0015】上記した課題は、透明基板上の全面にシリ
コン膜を形成し、該シリコン膜をエッチングして相互に
離隔した島状の第1及び第2のシリコン膜を得る工程
と、少なくとも前記第1のシリコン膜の上に第1の絶縁
膜を選択的に形成する工程と、前記第1の絶縁膜上にゲ
ート電極を形成するとともに該ゲート電極に接続したゲ
ートバスラインを形成する工程と、前記第1及び第2の
シリコン膜に選択的に不純物を導入して、前記第1のシ
リコン膜にソース及びドレインを形成するとともに、前
記第2のシリコン膜にダイオードを形成する工程と、前
記透明基板上の全面に前記ダイオード及び前記ゲート電
極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜
にコンタクトホールを選択的に形成する工程と、前記コ
ンタクトホールを埋め込むようにして前記層間絶縁膜上
の全面に導電膜を形成し、該導電膜を選択的にエッチン
グすることにより、前記ゲート電極の上方に配置された
FID電極、前記ダイオードと前記FID電極及び前記
ゲートバスラインとを接続するFIDバスライン並びに
前記ドレイン領域に接続されたドレインバスラインを形
成する工程とを有することを特徴とする液晶表示装置の
製造方法により解決する。
The object of the present invention is to form a silicon film over the entire surface of a transparent substrate, and to etch the silicon film to obtain first and second island-shaped silicon films separated from each other. Selectively forming a first insulating film on the first silicon film; forming a gate electrode on the first insulating film and forming a gate bus line connected to the gate electrode; Selectively introducing impurities into the first and second silicon films to form a source and a drain in the first silicon film and forming a diode in the second silicon film; Forming an interlayer insulating film covering the diode and the gate electrode over the entire surface of the substrate, selectively forming a contact hole in the interlayer insulating film, and filling the contact hole. A conductive film is formed on the entire surface of the interlayer insulating film in such a manner that the FID electrode, the diode, the FID electrode, and the gate bus are disposed above the gate electrode by selectively etching the conductive film. Forming a FID bus line connected to a line and a drain bus line connected to the drain region.

【0016】以下、本発明の作用について説明する。本
発明においては、FID電極が、ダイオードを介してゲ
ートバスラインに接続されている。ゲートバスラインに
電圧が印加されると、前記ダイオードを介してFID電
極に電荷が蓄積され、FID電圧から発生する電界によ
りゲート電極に覆われていない部分のゲート絶縁膜の下
のシリコン膜のキャリア濃度が上昇し、ゲート絶縁膜の
下のノンドープのシリコン膜の抵抗が低下し、これによ
りチャネルとドレイン電極との間の電界集中部が緩和さ
れて、TFTのオフ電流が低減される。ゲートバスライ
ンに電圧が印加されていない状態では、前記ダイオード
によりFID電極に蓄積された電荷がリークすることが
防止される。これにより、本発明の液晶表示装置は、F
ID電極に電圧を供給するための専用電源、及びFID
電極と前記専用電源とを接続するための配線等が不要に
なり、回路構成が簡単になる。
Hereinafter, the operation of the present invention will be described. In the present invention, the FID electrode is connected to the gate bus line via a diode. When a voltage is applied to the gate bus line, charges are accumulated in the FID electrode via the diode, and carriers in the silicon film below the gate insulating film in a portion not covered by the gate electrode due to an electric field generated from the FID voltage. The concentration increases, the resistance of the non-doped silicon film under the gate insulating film decreases, and thereby the electric field concentrated portion between the channel and the drain electrode is relaxed, so that the off current of the TFT is reduced. When no voltage is applied to the gate bus line, the charge stored in the FID electrode by the diode is prevented from leaking. As a result, the liquid crystal display device of the present invention
Dedicated power supply for supplying voltage to ID electrode, and FID
Wiring and the like for connecting the electrode and the dedicated power source are not required, and the circuit configuration is simplified.

【0017】また、本発明方法によれば、TFTのソー
ス・ドレインとなる第1のシリコン膜と、ダイオードと
なる第2のシリコン膜とを同時に形成し、且つ、FID
電極と、ゲートバスライン及びFIDバスラインとを同
時に形成する。これにより、製造工程数の増加を回避し
つつ、上記の液晶表示装置を製造することができる。な
お、TFT及びダイオードとなるシリコン膜としてポリ
シリコンを使用すると、アモルファスシリコンを使用す
る場合に比べて、キャリア移動度が高く、高速動作が可
能になる。このため、前記シリコン膜は、ポリシリコン
からなるものであることが好ましい。
According to the method of the present invention, a first silicon film serving as a source / drain of a TFT and a second silicon film serving as a diode are simultaneously formed, and an FID is formed.
The electrodes, the gate bus lines and the FID bus lines are formed simultaneously. This makes it possible to manufacture the above-described liquid crystal display device while avoiding an increase in the number of manufacturing steps. Note that, when polysilicon is used as a silicon film to be a TFT and a diode, carrier mobility is higher and high-speed operation becomes possible as compared with the case where amorphous silicon is used. For this reason, it is preferable that the silicon film is made of polysilicon.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)図1は本発明の第1の実施の形態
の液晶表示装置を示す上面図、図2は図1のTFT31
部分の断面図、図3は図1のダイオード30部分の断面
図である。なお、図1では、層間絶縁膜の図示を省略し
ている。
Embodiments of the present invention will be described below with reference to the accompanying drawings. (First Embodiment) FIG. 1 is a top view showing a liquid crystal display device according to a first embodiment of the present invention, and FIG. 2 is a TFT 31 shown in FIG.
FIG. 3 is a sectional view of a portion of the diode 30 in FIG. In FIG. 1, illustration of the interlayer insulating film is omitted.

【0019】ガラス基板11上の全面にはSiO2 から
なる下地保護膜12が形成されており、この下地保護膜
12上には、相互に平行に配置された複数本のゲートバ
スライン16bと、これらのゲートバスライン16bに
直交するように配置された複数本のドレインバスライン
26とが形成されている。これらのゲートバスライン1
6b及びドレインバスライン26により分割された複数
の矩形状の領域には、それぞれダイオード30と、TF
T31と、画素電極28とが形成されている。
An underlying protective film 12 made of SiO 2 is formed on the entire surface of the glass substrate 11, and a plurality of gate bus lines 16b arranged in parallel with each other are formed on the underlying protective film 12. A plurality of drain bus lines 26 arranged orthogonally to these gate bus lines 16b are formed. These gate bus lines 1
6b and a plurality of rectangular regions divided by the drain bus line 26 respectively include a diode 30 and a TF
T31 and the pixel electrode 28 are formed.

【0020】TFT31は、図2に示すように、下地保
護膜12上に選択的に形成されたポリシリコン膜13a
と、このポリシリコン膜13aの中央部上に形成された
絶縁膜(ゲート絶縁膜)14と、この絶縁膜14上に選
択的に形成されたゲート電極16aと、このゲート電極
16aの上方にSiO2 膜18及びSiN膜19からな
る層間絶縁膜を介して形成されたFID電極24とによ
り構成されている。ゲート電極16aは、ゲートバスラ
イン16bに接続されている。また、TFT31のドレ
インは、コンタクトホール23aを介してドレインバス
ライン26に接続されている。
As shown in FIG. 2, the TFT 31 has a polysilicon film 13a selectively formed on the underlying protective film 12.
An insulating film (gate insulating film) 14 formed on the central portion of the polysilicon film 13a; a gate electrode 16a selectively formed on the insulating film 14; The FID electrode 24 is formed via an interlayer insulating film composed of the two films 18 and the SiN film 19. The gate electrode 16a is connected to a gate bus line 16b. The drain of the TFT 31 is connected to the drain bus line 26 via the contact hole 23a.

【0021】画素電極28は、SiN膜19上に形成さ
れたSiN膜27(層間絶縁膜)上に形成されている。
この画素電極28は、SiN膜27に選択的に形成され
たコンタクトホール26及びSiN膜19、SiO2
18に選択的に形成されたコンタクトホール23bを介
してTFT31のソースに接続されている。また、ダイ
オード30は、図3に示すように、下地保護膜12上に
選択的に形成されたポリシリコン膜13bにより構成さ
れている。このダイオード30の一端側(カソード側)
は、コンタクトホール23c及びSiN膜19上に形成
されたFIDバスライン25を介してTFT31のFI
D電極24に接続されている。また、ダイオード30の
他端側(アノード側)はコンタクトホール23dを介し
てFIDバスライン25に接続されており、このFID
バスライン25は、隣の画素のゲートバスライン16b
(隣の画素のTFT3のゲート電極16aが接続された
ゲートバスライン16b)にコンタクトホール23eを
介して接続されている。
The pixel electrode 28 is formed on a SiN film 27 (interlayer insulating film) formed on the SiN film 19.
The pixel electrode 28 is connected to the source of the TFT 31 via a contact hole 26 selectively formed in the SiN film 27 and a contact hole 23b selectively formed in the SiN film 19 and the SiO 2 film 18. Further, as shown in FIG. 3, the diode 30 is constituted by a polysilicon film 13b selectively formed on the underlying protective film 12. One end side (cathode side) of this diode 30
Is the FI of the TFT 31 through the contact hole 23c and the FID bus line 25 formed on the SiN film 19.
It is connected to the D electrode 24. The other end (anode side) of the diode 30 is connected to the FID bus line 25 via a contact hole 23d.
The bus line 25 is a gate bus line 16b of an adjacent pixel.
(The gate bus line 16b to which the gate electrode 16a of the TFT 3 of the adjacent pixel is connected) via the contact hole 23e.

【0022】なお、ゲート電極16及びゲートバスライ
ン16bの側面及び上面は酸化膜17により覆われてい
る。また、SiN膜27及び画素電極28上には配向膜
が形成されている。更に、このガラス基板11に対向し
て、対向電極、カラーフィルタ及び配向膜が形成された
ガラス基板(図示せず)が配置されており、これらの基
板間には液晶(図示せず)が封入され、更にこれらのガ
ラス基板の外側にはそれぞれ偏光板(図示せず)が配置
されている。
The side and top surfaces of the gate electrode 16 and the gate bus line 16b are covered with an oxide film 17. An alignment film is formed on the SiN film 27 and the pixel electrode 28. Further, a glass substrate (not shown) on which a counter electrode, a color filter, and an alignment film are formed is disposed to face the glass substrate 11, and a liquid crystal (not shown) is sealed between these substrates. Further, a polarizing plate (not shown) is disposed outside each of these glass substrates.

【0023】本実施の形態では、FID電極24がダイ
オード30を介してゲートバスライン16bに接続され
ており、ゲートバスライン16bに供給される電圧によ
りFID電極24に電荷が蓄積される。このFID電極
24に蓄積された電荷により発生する電界により、ゲー
ト電極16aに覆われていない部分のゲート絶縁膜14
の下のポリシリコン膜13aの部分にキャリアが発生
し、この部分のポリシリコン膜13aのシート抵抗が低
くなって、チャネルとドレイン電極との間の電界集中部
が緩和され、TFT30のオフ電流が低減される。従っ
て、従来必要とされていたFID電極24に電圧を供給
するための専用電源やFID電極34から表示領域の外
側に延びる配線が不要であり、回路構成が簡略化される
という効果が得られる。
In this embodiment, the FID electrode 24 is connected to the gate bus line 16b via the diode 30, and charges are accumulated in the FID electrode 24 by the voltage supplied to the gate bus line 16b. The electric field generated by the electric charge accumulated in the FID electrode 24 causes the gate insulating film 14 not covered by the gate electrode 16a to be covered.
Carriers are generated in the portion of the polysilicon film 13a underneath, the sheet resistance of the polysilicon film 13a in this portion is reduced, the electric field concentration portion between the channel and the drain electrode is relaxed, and the off current of the TFT 30 is reduced. Reduced. Therefore, a dedicated power supply for supplying a voltage to the FID electrode 24 and a wiring extending from the FID electrode 34 to the outside of the display area, which are required in the related art, are not required, and an effect that the circuit configuration is simplified can be obtained.

【0024】図4〜図10は上述の液晶表示装置の製造
方法を工程順に示す断面図、図11〜図15は製造途中
における上面図である。なお、図11〜図15では、層
間絶縁膜の図示を省略している。まず、図4に示すよう
に、プラズマCVD法を使用して、ガラス基板11上に
SiO2 からなる下地保護膜12を200nmの厚さに
形成し、続けてアモルファスシリコン膜13を50nm
の厚さに形成する。このとき、下地保護膜12の形成に
はモノシラン及びN2 Oガスを使用し、アモルファスシ
リコン膜13の形成にはモノシラン及び水素ガスを使用
する。
FIGS. 4 to 10 are sectional views showing a method of manufacturing the above-described liquid crystal display device in the order of steps, and FIGS. 11 to 15 are top views in the middle of manufacturing. 11 to 15, illustration of the interlayer insulating film is omitted. First, as shown in FIG. 4, a 200-nm-thick underlying protective film 12 made of SiO 2 is formed on a glass substrate 11 by using a plasma CVD method, and then an amorphous silicon film 13 is formed to a thickness of 50 nm.
Formed to a thickness of At this time, monosilane and N 2 O gas are used for forming the underlying protective film 12, and monosilane and hydrogen gas are used for forming the amorphous silicon film 13.

【0025】その後、アモルファスシリコン膜13にエ
キシマレーザを照射し、アモルファスシリコンをポリシ
リコンに変えることによりポリシリコン膜を形成する。
その後、塩素ガスを用いたドライエッチングによりポリ
シリコン膜を選択的にエッチングし、図11に上面図を
示すように、TFT31及びダイオード30を形成する
部分にのみポリシリコン膜13a,13bを島状に残
し、他の部分のポリシリコン膜を除去する。
Thereafter, the amorphous silicon film 13 is irradiated with an excimer laser to change the amorphous silicon into polysilicon, thereby forming a polysilicon film.
Thereafter, the polysilicon film is selectively etched by dry etching using chlorine gas, and the polysilicon films 13a and 13b are formed into islands only at the portions where the TFT 31 and the diode 30 are formed, as shown in the top view in FIG. The remaining portions of the polysilicon film are removed.

【0026】次に、図5に示すように、プラズマCVD
法を使用し、下地保護膜12上の全面にSiO2 からな
る絶縁膜14を150nmの厚さに形成する。この絶縁
膜14の形成には、モノシラン及びN2 Oガスを使用す
る。その後、スパッタ法により、絶縁膜14上にアルミ
ニウム膜15を300nmの厚さに形成する。次に、ア
ルミニウム膜15上に所定のパターンでレジスト膜(図
示せず)を形成し、塩素系ガスを用いてアルミニウム膜
15をドライエッチングすることにより、図6に断面
図、図12に同じくその上面図を示すように、上から見
てポリシリコン膜13aに直交するゲート電極16a
と、このゲート電極16aに接続してポリシリコン膜1
3aと平行な方向に延びるゲートバスライン16bとを
形成する。その後、酒石酸を含む水溶液を用いてゲート
電極16a及びゲートバスライン16bの各側面及び上
面を陽極酸化することにより酸化膜17を形成する。
Next, as shown in FIG.
Using a method, an insulating film 14 made of SiO 2 is formed on the entire surface of the underlying protective film 12 to a thickness of 150 nm. Monosilane and N 2 O gas are used to form the insulating film 14. Thereafter, an aluminum film 15 having a thickness of 300 nm is formed on the insulating film 14 by a sputtering method. Next, a resist film (not shown) is formed in a predetermined pattern on the aluminum film 15, and the aluminum film 15 is dry-etched using a chlorine-based gas. As shown in the top view, a gate electrode 16a orthogonal to the polysilicon film 13a when viewed from above
And the polysilicon film 1 connected to the gate electrode 16a.
3a and a gate bus line 16b extending in a direction parallel to the gate bus line 16a. Thereafter, an oxide film 17 is formed by anodizing each side surface and upper surface of the gate electrode 16a and the gate bus line 16b using an aqueous solution containing tartaric acid.

【0027】次に、図7に断面図、図13に上面図を示
すように、フォトレジスト法によりゲート電極16aと
その両側の部分及びポリシリコン膜13bの中央部とを
選択的に覆うレジスト膜(図示せず)を形成した後、C
HF3 ガスによりゲート絶縁膜14をエッチングして、
ゲート電極15とその両側の部分及びポリシリコン膜1
3bの中央部に絶縁膜14を残存させる。その後、レジ
スト膜を除去する。
Next, as shown in a sectional view of FIG. 7 and a top view of FIG. 13, a resist film for selectively covering the gate electrode 16a and the portions on both sides thereof and the central portion of the polysilicon film 13b by a photoresist method. (Not shown), then C
Etching the gate insulating film 14 with HF 3 gas,
Gate electrode 15 and parts on both sides thereof and polysilicon film 1
The insulating film 14 is left at the center of 3b. After that, the resist film is removed.

【0028】次に、全面を被覆するレジスト膜(図示せ
ず)を形成し、TFT31のソース・ドレインとなる部
分及びダイオード30のカソードとなる部分のポリシリ
コン膜13a,13bが露出するようにレジスト膜をパ
ターニングする。なお、ゲート絶縁膜14をエッチング
する工程とポリシリコン膜13a,13bを選択的に露
出させる工程とを一緒にしてもよい。
Next, a resist film (not shown) is formed so as to cover the entire surface, and the resist film is exposed so that the polysilicon films 13a and 13b of the portions serving as the source / drain of the TFT 31 and the cathode of the diode 30 are exposed. Pattern the film. Note that the step of etching the gate insulating film 14 and the step of selectively exposing the polysilicon films 13a and 13b may be combined.

【0029】その後、図8(a)にTFT部分の断面
図、図8(b)にダイオード部分の断面図を示すよう
に、例えばPH3 ガスを用いたイオンドーピング法によ
り、ポリシリコン膜13a,13bにリン(P)イオン
を高濃度に注入して、ソース・ドレインとなるn型不純
物領域131,132及びダイオード30のカソードと
なるn型不純物領域133を形成する。その後、レジス
ト膜を除去する。
Then, as shown in FIG. 8A, a cross-sectional view of the TFT portion, and FIG. 8B, a cross-sectional view of the diode portion, the polysilicon film 13a and the polysilicon film 13a are formed by an ion doping method using PH 3 gas, for example. Phosphorus (P) ions are implanted at a high concentration into 13b to form n-type impurity regions 131 and 132 serving as source / drain and an n-type impurity region 133 serving as a cathode of the diode 30. After that, the resist film is removed.

【0030】次に、全面を被覆するレジスト膜(図示せ
ず)を形成し、ダイオード30のアノードとなる部分の
ポリシリコン膜13bが露出するようにレジスト膜をパ
ターニングする。その後、B2 6 ガスを用いたイオン
ドーピングにより加速電圧を高くしてBイオンをポリシ
リコン膜13bに注入して低濃度p型不純物領域134
を形成し、加速電圧を低くしてBイオンをポリシリコン
膜13bに注入して高濃度p型不純物領域135を形成
する。そして、レジスト膜を除去した後、ポリシリコン
膜13a,13bにエキシマレーザを照射して、不純物
領域131〜135を活性化する。このようにして、T
FT31のソース・ドレイン及びダイオード30のpn
接合を形成する。
Next, a resist film (not shown) covering the entire surface is formed, and the resist film is patterned so that the polysilicon film 13b at the portion serving as the anode of the diode 30 is exposed. Thereafter, the acceleration voltage is increased by ion doping using B 2 H 6 gas, and B ions are implanted into the polysilicon film 13b to form the low concentration p-type impurity region 134.
Is formed, and B ions are implanted into the polysilicon film 13b at a reduced acceleration voltage to form a high-concentration p-type impurity region 135. Then, after removing the resist film, the polysilicon films 13a and 13b are irradiated with excimer laser to activate the impurity regions 131 to 135. Thus, T
Source / drain of FT31 and pn of diode 30
Form a bond.

【0031】なお、これらの不純物領域131〜135
の形成と同時に、周辺回路(ドライバ回路等)のCMO
Sなどの素子を形成することが好ましい。これにより、
ダイオード30を形成することによる工程数の増加を回
避できる。次に、図9(a)にTFT部分の断面図、図
9(b)にダイオード部分の断面図、図14に上面図を
示すように、プラズマCVD法を使用し、層間絶縁膜と
して、厚さが30nmのSiO2 膜18及び厚さが37
0nmのSiN膜19を連続的に形成する。このとき、
SiO2 膜18の形成にはモノシラン及びN2 Oガスを
使用し、SiN膜19の形成にはモノシラン及びアンモ
ニアガスを使用する。
Note that these impurity regions 131 to 135
Of the peripheral circuit (driver circuit, etc.)
It is preferable to form an element such as S. This allows
An increase in the number of steps caused by forming the diode 30 can be avoided. Next, as shown in FIG. 9A, a cross-sectional view of a TFT portion, FIG. 9B, a cross-sectional view of a diode portion, and FIG. SiO 2 film 18 having a thickness of 30 nm and a thickness of 37
A 0 nm SiN film 19 is continuously formed. At this time,
Monosilane and N 2 O gas are used for forming the SiO 2 film 18, and monosilane and ammonia gas are used for forming the SiN film 19.

【0032】その後、フォトレジスト法により所定のコ
ンタクトホール形成領域が開口されたレジスト膜(図示
せず)を形成し、フッ素系ガスを用いたドライエッチン
グによりレジスト開口部内側に露出したSiN膜19を
エッチングし、その下のSiO2 膜をBHFによりエッ
チングする。また、レジスト開口部内側に露出したゲー
トバスライン16bの表面の陽極酸化膜17を酸化クロ
ムとリン酸との混合液によりエッチングする。このよう
にして、SiN膜19の表面から不純物領域131〜1
35に到達する各コンタクトホール23a〜23dと、
SiN膜19の表面からゲートバスライン16bに到達
するコンタクトホール23eとを形成する。
Thereafter, a resist film (not shown) having a predetermined contact hole forming region opened is formed by a photoresist method, and the SiN film 19 exposed inside the resist opening is formed by dry etching using a fluorine-based gas. Etching is performed, and the underlying SiO 2 film is etched with BHF. Further, the anodic oxide film 17 on the surface of the gate bus line 16b exposed inside the resist opening is etched with a mixed solution of chromium oxide and phosphoric acid. In this manner, the impurity regions 131-1 are removed from the surface of the SiN film 19.
Contact holes 23a to 23d reaching 35,
A contact hole 23e reaching the gate bus line 16b from the surface of the SiN film 19 is formed.

【0033】次に、スパッタ法により、厚さが50nm
のTi膜、厚さが200nmのAl膜及び厚さが100
nmのTi膜を下側からこの順で連続的に形成すること
により、SiN膜19上にこれらの積層膜からなる導電
膜を形成するとともに、この導電膜材料によりコンタク
トホール23a〜23eを埋め込む。その後、この導電
膜上に所定のパターンでレジスト膜(図示せず)を形成
した後、塩素系ガスにより導電膜をエッチングすること
により、図10(a)にTFT部分の断面図、図10
(b)にダイオード部分の断面図を示し、図15に上面
図を示すように、ゲート電極16aの上方に配置された
FID電極24、このFID電極24とダイオード30
とを接続するFIDバスライン25及びTFT31のド
レインと接続されたドレインバスライン26を形成す
る。その後、レジスト膜を除去する。
Next, the thickness is 50 nm by sputtering.
Ti film, Al film with a thickness of 200 nm and thickness of 100
By continuously forming a Ti film of nm in this order from the lower side, a conductive film composed of these laminated films is formed on the SiN film 19, and the contact holes 23a to 23e are filled with the conductive film material. Thereafter, a resist film (not shown) is formed in a predetermined pattern on the conductive film, and the conductive film is etched with a chlorine-based gas.
FIG. 15B is a cross-sectional view of the diode portion, and FIG. 15 is a top view of the FID electrode 24 disposed above the gate electrode 16a.
Is formed, and a drain bus line 26 connected to the drain of the TFT 31 is formed. After that, the resist film is removed.

【0034】次いで、図1〜図3に示すように、プラズ
マCVD法を使用し、全面に層間絶縁膜としてSiN膜
27を300nmの厚さに形成する。このとき、SiN
膜27の形成には、モノシラン及びアンモニアガスを使
用する。そして、フォトレジスト法によりコンタクトホ
ール23b上にのみ選択的に開口部を有するレジスト膜
(図示せず)を形成し、フッ素系ガスを用いてコンタク
トホール26を形成する。その後、レジスト膜を除去し
た後、スパッタ法によりコンタクトホール26を埋め込
むようにして全面にITO膜を形成する。そして、この
ITO膜上の画素電極形成領域を選択的に覆うレジスト
膜(図示せず)を形成し、臭酸水溶液によりITO膜を
エッチングすることにより、画素電極28を形成する。
その後、レジスト膜を除去する。このようにして、本実
施の形態の液晶表示装置が完成する。
Next, as shown in FIGS. 1 to 3, a SiN film 27 having a thickness of 300 nm is formed as an interlayer insulating film on the entire surface by using a plasma CVD method. At this time, SiN
For forming the film 27, monosilane and ammonia gas are used. Then, a resist film (not shown) having an opening is selectively formed only on the contact hole 23b by a photoresist method, and the contact hole 26 is formed using a fluorine-based gas. Thereafter, after removing the resist film, an ITO film is formed on the entire surface so as to fill the contact holes 26 by a sputtering method. Then, a resist film (not shown) that selectively covers the pixel electrode formation region on the ITO film is formed, and the ITO film is etched with a hydrobromic acid aqueous solution to form the pixel electrode 28.
After that, the resist film is removed. Thus, the liquid crystal display device of the present embodiment is completed.

【0035】上述の液晶表示装置の製造方法によれば、
TFT31とダイオード30とを同時に形成し、FID
電極24とFIDバスライン25とを同時に形成するの
で、製造工程の増加を回避できる。そして、オフ電流が
少ないTFTを有し、表示性能が優れた液晶表示装置を
容易に製造することができる。 (第2の実施の形態)図16は、本発明の第2の実施の
形態の液晶表示装置を示す上面図である。なお、図16
において、図1と同一物には同一符号を付してその詳し
い説明は省略する。
According to the above-described method of manufacturing a liquid crystal display device,
The TFT 31 and the diode 30 are formed simultaneously and the FID
Since the electrode 24 and the FID bus line 25 are formed at the same time, an increase in the number of manufacturing steps can be avoided. Further, a liquid crystal display device having a TFT with a small off-state current and excellent display performance can be easily manufactured. (Second Embodiment) FIG. 16 is a top view showing a liquid crystal display device according to a second embodiment of the present invention. Note that FIG.
In FIG. 1, the same components as those in FIG.

【0036】本実施の形態においては、ダイオード30
のアノード側が、FIDバスライン25a及びコンタク
トホール35を介して同一画素内のTFT31のゲート
電極16aが接続されているゲートバスライン16bに
接続されている。この第2の実施の形態においても、第
1の実施の形態と同様の効果が得られる。
In this embodiment, the diode 30
Is connected to the gate bus line 16b to which the gate electrode 16a of the TFT 31 in the same pixel is connected via the FID bus line 25a and the contact hole 35. In the second embodiment, the same effects as in the first embodiment can be obtained.

【0037】(第3の実施の形態)図17は、本発明の
第3の実施の形態の液晶表示装置を示す上面図である。
なお、図17において、図1と同一物には同一符号を付
してその詳しい説明は省略する。本実施の形態において
は、ドレインバスライン26の延びる方向に並ぶ複数の
画素のダイオード30のアノードが、FIDバスライン
36により電気的に接続されており、このFIDバスラ
イン36はコンタクトホール37を介して各ゲートバス
ライン16bに電気的に接続されている。
(Third Embodiment) FIG. 17 is a top view showing a liquid crystal display device according to a third embodiment of the present invention.
17, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. In the present embodiment, the anodes of the diodes 30 of a plurality of pixels arranged in the direction in which the drain bus line 26 extends are electrically connected by the FID bus line 36, and the FID bus line 36 is connected via the contact hole 37. Are electrically connected to the respective gate bus lines 16b.

【0038】この第3の実施の形態においても、第1の
実施の形態と同様の効果が得られる。なお、上述の第1
〜第3の実施の形態においては、いずれもn型TFTを
有する液晶表示装置について説明したが、本発明をp型
TFTを有する液晶表示装置に適用することもできる。
この場合は、ダイオードのアノード側をFID電極に接
続し、カソード側をドレインバスラインに接続する。
In the third embodiment, the same effect as in the first embodiment can be obtained. Note that the first
In each of the third to third embodiments, a liquid crystal display device having an n-type TFT has been described. However, the present invention can be applied to a liquid crystal display device having a p-type TFT.
In this case, the anode side of the diode is connected to the FID electrode, and the cathode side is connected to the drain bus line.

【0039】また、上述の第1〜第3の実施の形態にお
いては、いずれもダイオードがゲートバスラインに接続
されている場合について説明したが、ドレインバスライ
ンに接続されていてもよい。
In the first to third embodiments, the case where the diode is connected to the gate bus line has been described. However, the diode may be connected to the drain bus line.

【0040】[0040]

【発明の効果】以上説明したように、本発明の液晶表示
装置においては、FID電極がダイオードを介してゲー
トバスラインに接続されているので、ゲートバスライン
に印加された電圧によりFID電極に電荷が蓄積され、
TFTのソース・ドレインの一部のノンドープ層のシー
ト抵抗が適度に低くなって電界の集中が緩和され、TF
Tのオフ電流が低減される。これにより、従来必要とさ
れていたFID電極に電圧を印加するための専用電源
や、該電源とFID電極とを接続するための配線が不要
になり、回路構成が簡単になるという効果が得られる。
As described above, in the liquid crystal display device of the present invention, since the FID electrode is connected to the gate bus line via the diode, the charge is applied to the FID electrode by the voltage applied to the gate bus line. Is accumulated,
The sheet resistance of a part of the non-doped layer of the source / drain of the TFT is appropriately reduced, and the concentration of the electric field is alleviated.
The off-state current of T is reduced. This eliminates the need for a dedicated power supply for applying a voltage to the FID electrode and a wiring for connecting the power supply and the FID electrode, which are conventionally required, and has the effect of simplifying the circuit configuration. .

【0041】また、本発明の液晶表示装置の製造方法に
よれば、TFTのソース・ドレインとなる第1のシリコ
ン膜と、ダイオードとなる第2のシリコン膜とを同時に
形成し、且つ、FID電極と、ゲートバスライン及びF
IDバスラインとを同時に形成するので、製造工程数の
増加を回避しつつ、上記構造の液晶表示装置を製造する
ことができる。
According to the method of manufacturing a liquid crystal display device of the present invention, the first silicon film serving as the source / drain of the TFT and the second silicon film serving as the diode are simultaneously formed, and the FID electrode is formed. And the gate bus line and F
Since the ID bus line and the ID bus line are formed at the same time, the liquid crystal display device having the above structure can be manufactured without increasing the number of manufacturing steps.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の液晶表示装置を示
す上面図である。
FIG. 1 is a top view illustrating a liquid crystal display device according to a first embodiment of the present invention.

【図2】第1の実施の形態の液晶表示装置のTFT部分
の断面図である。
FIG. 2 is a cross-sectional view of a TFT portion of the liquid crystal display device according to the first embodiment.

【図3】第1の実施の形態の液晶表示装置のダイオード
部分の断面図である。
FIG. 3 is a sectional view of a diode part of the liquid crystal display device according to the first embodiment.

【図4】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その1)である。
FIG. 4 is a cross-sectional view (part 1) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図5】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その2)である。
FIG. 5 is a sectional view (part 2) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図6】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その3)である。
FIG. 6 is a sectional view (part 3) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図7】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その4)である。
FIG. 7 is a sectional view (part 4) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図8】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その5)である。
FIG. 8 is a sectional view (part 5) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図9】第1の実施の形態の液晶表示装置の製造方法を
示す断面図(その6)である。
FIG. 9 is a sectional view (part 6) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図10】第1の実施の形態の液晶表示装置の製造方法
を示す断面図(その7)である。
FIG. 10 is a sectional view (part 7) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図11】第1の実施の形態の液晶表示装置の製造方法
を示す平面図(その1)である。
FIG. 11 is a plan view (part 1) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図12】第1の実施の形態の液晶表示装置の製造方法
を示す平面図(その2)である。
FIG. 12 is a plan view (part 2) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図13】第1の実施の形態の液晶表示装置の製造方法
を示す平面図(その3)である。
FIG. 13 is a plan view (part 3) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図14】第1の実施の形態の液晶表示装置の製造方法
を示す平面図(その4)である。
FIG. 14 is a plan view (part 4) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図15】第1の実施の形態の液晶表示装置の製造方法
を示す平面図(その5)である。
FIG. 15 is a plan view (part 5) illustrating the method for manufacturing the liquid crystal display device of the first embodiment.

【図16】本発明の第2の実施の形態の液晶表示装置を
示す上面図である。
FIG. 16 is a top view illustrating a liquid crystal display device according to a second embodiment of the present invention.

【図17】本発明の第3の実施の形態の液晶表示装置を
示す上面図である。
FIG. 17 is a top view illustrating a liquid crystal display device according to a third embodiment of the present invention.

【図18】従来のFID構造のFETを有する液晶表示
装置を示す上面図である。
FIG. 18 is a top view showing a conventional liquid crystal display device having an FID structure FET.

【図19】従来の液晶表示装置のTFT部分の断面図で
ある。
FIG. 19 is a sectional view of a TFT portion of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

11,51 ガラス基板 12,52 下地保護膜 13a,13b ポリシリコン膜 14 絶縁膜 15 アルミニウム膜 16a,56a ゲート電極 16b,56 ゲートバスライン 17,57 酸化膜 18,58 SiO2 膜 19,27,59,67 SiN膜 23a〜23e,26,36,63a,63b,70
a,70b コンタクトホール 24,64 FID電極 25,36,65 FIDバスライン 26,66 ドレインバスライン 28,68 画素電極 30 ダイオード 31,71 TFT
11,51 glass substrate 12,52 underlayer protective film 13a, 13b polysilicon film 14 insulating film 15 aluminum film 16a, 56a gate electrode 16b, 56 gate bus line 17,57 oxide film 18,58 SiO 2 film 19,27,59 , 67 SiN films 23a to 23e, 26, 36, 63a, 63b, 70
a, 70b Contact hole 24, 64 FID electrode 25, 36, 65 FID bus line 26, 66 Drain bus line 28, 68 Pixel electrode 30 Diode 31, 71 TFT

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 友孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内 (72)発明者 田中 勉 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tomotaka Matsumoto 4-1, 1-1 Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Co., Ltd. (72) Inventor Tsutomu Tanaka 4 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Chome 1-1 No. Fujitsu Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 透明基板と、 前記透明基板上に相互に平行に配置された複数本のゲー
トバスラインと、 前記透明基板上に前記ゲートバスラインに交差して配置
された複数本のドレインバスラインと、 前記ゲートバスライン及び前記ドレインバスラインに囲
まれた各矩形領域に配置された画素電極と、 前記ドレインバスラインと前記画素電極との間に接続さ
れ、そのゲート電極が前記ゲートバスラインに接続され
た薄膜トランジスタと、 前記薄膜トランジスタの前記ゲート電極の上方に配置さ
れたFID電極と、 前記FID電極と前記ゲートバスライン又は前記ドレイ
ンバスラインとの間に接続されたダイオードとを有する
ことを特徴とする液晶表示装置。
1. A transparent substrate; a plurality of gate bus lines arranged in parallel with each other on the transparent substrate; and a plurality of drain buses arranged on the transparent substrate so as to intersect with the gate bus lines. A pixel electrode disposed in each rectangular area surrounded by the gate bus line and the drain bus line; and a pixel electrode connected between the drain bus line and the pixel electrode, wherein the gate electrode is connected to the gate bus line. A FID electrode disposed above the gate electrode of the thin film transistor; and a diode connected between the FID electrode and the gate bus line or the drain bus line. Liquid crystal display device.
【請求項2】 前記ダイオードは、隣接する矩形領域の
薄膜トランジスタのゲート電極が接続されたゲートバス
ラインに接続されていることを特徴とする請求項1に記
載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the diode is connected to a gate bus line to which a gate electrode of a thin film transistor in an adjacent rectangular area is connected.
【請求項3】 前記ダイオードは、同一の矩形領域の薄
膜トランジスタのゲート電極が接続されたゲートバスラ
インに接続されていることを特徴とする請求項1に記載
の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the diode is connected to a gate bus line to which a gate electrode of a thin film transistor in the same rectangular area is connected.
【請求項4】 前記ドレインバスラインと平行方向に延
びるFIDバスラインを有し、該FIDバスラインに沿
って配置された複数のダイオードは該FIDバスライン
により相互に電気的に接続されていることを特徴とする
請求項1に記載の液晶表示装置。
4. An FID bus line extending in a direction parallel to the drain bus line, and a plurality of diodes arranged along the FID bus line are electrically connected to each other by the FID bus line. The liquid crystal display device according to claim 1, wherein:
【請求項5】 透明基板上の全面にシリコン膜を形成
し、該シリコン膜をエッチングして相互に離隔した島状
の第1及び第2のシリコン膜を得る工程と、 少なくとも前記第1のシリコン膜の上に第1の絶縁膜を
選択的に形成する工程と、 前記第1の絶縁膜上にゲート電極を形成するとともに該
ゲート電極に接続したゲートバスラインを形成する工程
と、 前記第1及び第2のシリコン膜に選択的に不純物を導入
して、前記第1のシリコン膜にソース及びドレインを形
成するとともに、前記第2のシリコン膜にダイオードを
形成する工程と、 前記透明基板上の全面に前記ダイオード及び前記ゲート
電極を覆う層間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクトホールを選択的に形成する
工程と、 前記コンタクトホールを埋め込むようにして前記層間絶
縁膜上の全面に導電膜を形成し、該導電膜を選択的にエ
ッチングすることにより、前記ゲート電極の上方に配置
されたFID電極、前記ダイオードと前記FID電極及
び前記ゲートバスラインとを接続するFIDバスライン
並びに前記ドレイン領域に接続されたドレインバスライ
ンを形成する工程とを有することを特徴とする液晶表示
装置の製造方法。
5. A step of forming a silicon film on the entire surface of a transparent substrate and etching the silicon film to obtain first and second island-shaped silicon films separated from each other; Selectively forming a first insulating film on the film; forming a gate electrode on the first insulating film and forming a gate bus line connected to the gate electrode; And selectively introducing an impurity into the second silicon film to form a source and a drain in the first silicon film and to form a diode in the second silicon film. Forming an interlayer insulating film covering the diode and the gate electrode on the entire surface, selectively forming a contact hole in the interlayer insulating film, and filling the contact hole. Forming a conductive film on the entire surface of the interlayer insulating film, and selectively etching the conductive film to form an FID electrode, the diode, the FID electrode, and the gate bus disposed above the gate electrode. Forming a FID bus line connected to a line and a drain bus line connected to the drain region.
【請求項6】 前記第1及び第2のシリコン膜はポリシ
リコンからなることを特徴とする請求項5に記載の液晶
表示装置の製造方法。
6. The method according to claim 5, wherein the first and second silicon films are made of polysilicon.
JP32833096A 1996-12-09 1996-12-09 Liquid crystal display device and its manufacture Pending JPH10170955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32833096A JPH10170955A (en) 1996-12-09 1996-12-09 Liquid crystal display device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32833096A JPH10170955A (en) 1996-12-09 1996-12-09 Liquid crystal display device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10170955A true JPH10170955A (en) 1998-06-26

Family

ID=18209033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32833096A Pending JPH10170955A (en) 1996-12-09 1996-12-09 Liquid crystal display device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10170955A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002303879A (en) * 2001-04-03 2002-10-18 Nec Corp Active matrix substrate and manufacturing method therefor
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
US7078733B2 (en) 2002-03-07 2006-07-18 Sanyo Electric Co., Ltd. Aluminum alloyed layered structure for an optical device
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
JP2007318104A (en) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd Memory device and semiconductor device
JP2009109973A (en) * 2007-10-29 2009-05-21 Beijing Boe Optoelectronics Technology Co Ltd Array substrate and meth of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002303879A (en) * 2001-04-03 2002-10-18 Nec Corp Active matrix substrate and manufacturing method therefor
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
US7078733B2 (en) 2002-03-07 2006-07-18 Sanyo Electric Co., Ltd. Aluminum alloyed layered structure for an optical device
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
JP2007318104A (en) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd Memory device and semiconductor device
JP2009109973A (en) * 2007-10-29 2009-05-21 Beijing Boe Optoelectronics Technology Co Ltd Array substrate and meth of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100297868B1 (en) Active Matrix Display
US6414345B1 (en) Semiconductor device including active matrix circuit
KR100812492B1 (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
EP0652595B1 (en) Thin film semiconductor device for display and method of producing same
JP3708637B2 (en) Liquid crystal display device
US7403238B2 (en) Electrooptical device, method of manufacturing the same, and electronic equipment
TWI418038B (en) Display device
JPH09269510A (en) Liquid crystal display device and its manufacture
JPH06326312A (en) Active matrix type display device
JPH08250742A (en) Semiconductor device
JPH10170955A (en) Liquid crystal display device and its manufacture
KR20040106794A (en) liquid crystal display device and fabricating the same
JPH10142636A (en) Active matrix type display circuit
US5506165A (en) Method of manufacturing liquid-crystal display panel
JP5221082B2 (en) TFT substrate
JP2002359252A (en) Flat display unit and manufacturing method therefor
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
JPH08148694A (en) Thin-film transistor
US7920220B2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device
KR0156206B1 (en) Storage capacitor forming method and structure of liquid crystal display element
JP2000298289A (en) Liquid crystal display device
JP2661320B2 (en) Manufacturing method of liquid crystal display device
JP2003131590A (en) Planar display device and manufacturing method therefor
KR100502340B1 (en) Thin film transistor, manufacturing method thereof and plat pannel display with the TFT
JP2656555B2 (en) Thin film transistor, active matrix circuit substrate using the same, and image display device