JPH10163358A - Base for ic package and manufacture thereof - Google Patents

Base for ic package and manufacture thereof

Info

Publication number
JPH10163358A
JPH10163358A JP8319808A JP31980896A JPH10163358A JP H10163358 A JPH10163358 A JP H10163358A JP 8319808 A JP8319808 A JP 8319808A JP 31980896 A JP31980896 A JP 31980896A JP H10163358 A JPH10163358 A JP H10163358A
Authority
JP
Japan
Prior art keywords
cavity
metal film
resist
base
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8319808A
Other languages
Japanese (ja)
Other versions
JP3832911B2 (en
Inventor
Fuminori Ishizuka
文則 石塚
Noboru Iwasaki
登 岩崎
Takeshi Ono
大野  猛
Toshikatsu Takada
俊克 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd, Nippon Telegraph and Telephone Corp filed Critical NGK Spark Plug Co Ltd
Priority to JP31980896A priority Critical patent/JP3832911B2/en
Publication of JPH10163358A publication Critical patent/JPH10163358A/en
Application granted granted Critical
Publication of JP3832911B2 publication Critical patent/JP3832911B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a package having a good isolation, compared with that in prior art by covering a metal film over the bottom and side face of a cavity for mounting an IC, wherein the package is provided with a plurality of signal lines and GND lines as well as the cavity. SOLUTION: The package has a cavity 12 for housing an IC, a plurality of signal lines 26 electrically connected to the IC and GND lines laid near the signal lines 26. A metal film 27 covers the bottom and side face of the cavity 12. A ceramic base 11 having a square groovy cavity 12, e.g. has a sputtered film 21 at the back side and a plurality of GND lines and signal lines 26 at the front side. It has a metal film 27 covering the cavity 12 of the base 11. The GND lines and signal lines 26 and metal film 27 are composed of a sputtered lower layer S and plated upper layer P.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばICパッケ
ージや薄膜多層基板(配線材とこれを被覆する絶縁膜と
が複数積層された基板)などに用いられるベース、及び
その製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a base used for, for example, an IC package or a thin film multilayer substrate (a substrate in which a plurality of wiring members and an insulating film covering the same are laminated), and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、ICパッケージや薄膜多層基板な
どに用いられるベースとしては、例えば、図7に断面
図、図8に平面図を示すように、ICを搭載するキャビ
ティ部82の底面のみにGND用の金属膜84が形成さ
れ、ベース本体71の表面にGND線75や信号線76
やGNDパッド79が配設され、ベース本体71の裏面
にスパッタ膜81が形成されたベース70が知られてい
た。キャビティ部82の底面の金属膜84は、スパッタ
膜81とは内層ビア83により導通がとられ、GNDパ
ッド79とは内層ビア配線83’により導通がとられて
いた。
2. Description of the Related Art Conventionally, as a base used for an IC package or a thin film multilayer substrate, for example, as shown in a sectional view of FIG. 7 and a plan view of FIG. A GND metal film 84 is formed, and a GND line 75 and a signal line 76 are formed on the surface of the base body 71.
And a GND 70 on which a sputtered film 81 is formed on the back surface of a base body 71 is known. The metal film 84 on the bottom surface of the cavity portion 82 was electrically connected to the sputtered film 81 by the inner layer via 83, and was electrically connected to the GND pad 79 by the inner layer via wiring 83 ′.

【0003】このような従来のベース70の製法の一例
を図9に基づいて説明する。まず、内層ビア83及び内
層ビア配線83’が設けられ、キャビティ部82の底面
にコファイア(co−fire)インク84a、Ni−
Auメッキ84bの付いたセラミック製のベース本体7
1を用意する(図9(a)参照)。
An example of a method for manufacturing such a conventional base 70 will be described with reference to FIG. First, an inner layer via 83 and an inner layer via wiring 83 'are provided, and a co-fire ink 84a, Ni-
Ceramic base body 7 with Au plating 84b
1 is prepared (see FIG. 9A).

【0004】続いて、ベース本体71の表面にスパッタ
リングによりスパッタ膜80を形成する(図9(b)参
照)。そして、このスパッタ膜80にフォトレジストを
塗布し、露光・現像して、GND線75、信号線76、
及びGNDパッド79に相当する部分以外の部分を覆う
ようなパターンのレジスト78を形成する。そして、G
ND線75、信号線76、及びGNDパッド79に相当
する部分にメッキを施しメッキ部85を形成する(図9
(c)参照)。
Subsequently, a sputtered film 80 is formed on the surface of the base body 71 by sputtering (see FIG. 9B). Then, a photoresist is applied to the sputtered film 80, exposed and developed, and a GND line 75, a signal line 76,
Then, a resist 78 having a pattern covering portions other than the portion corresponding to the GND pad 79 is formed. And G
A portion corresponding to the ND line 75, the signal line 76, and the GND pad 79 is plated to form a plated portion 85 (FIG. 9).
(C)).

【0005】その後、レジスト78を剥離し、剥離した
部分のスパッタ膜80をエッチングにより除去すること
により、従来のベース70を得る(図9(d)参照)。
Thereafter, the resist 78 is peeled off, and the sputtered film 80 at the stripped portion is removed by etching to obtain a conventional base 70 (see FIG. 9D).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
ベース70では、底面にのみ金属膜84が形成されたキ
ャビティ部82にICを搭載して動作させた場合には、
入出力信号間のアイソレーションが十分でない場合があ
った。
However, in the conventional base 70, when an IC is mounted and operated in the cavity 82 in which the metal film 84 is formed only on the bottom surface,
In some cases, the isolation between input and output signals was not sufficient.

【0007】また、従来のベース70では、GND線7
5は内層ビア配線83’によりキャビティ部82の底面
の金属膜84と接続されているが、この場合には内層ビ
ア配線83’の径よりも大きな径のGNDパッド79が
必要となるため、このGNDパッド79の占有面積が大
きくなって小型化しにくいという欠点があった。
In the conventional base 70, the GND line 7
5 is connected to the metal film 84 on the bottom surface of the cavity part 82 by the inner layer via wiring 83 '. In this case, a GND pad 79 having a diameter larger than the diameter of the inner layer via wiring 83' is required. There is a disadvantage that the area occupied by the GND pad 79 is large and it is difficult to reduce the size.

【0008】また、キャビティ部82と信号線76との
距離が遠くなるため、キャビティ部82に搭載されるI
Cと信号線76とを接合するボンディングワイヤ長が長
くなる。このため、不整合線路部が長くなり、信号の伝
送特性に悪影響を及ぼすという問題もあった。
Further, since the distance between the cavity 82 and the signal line 76 is long, the I
The length of the bonding wire joining the C and the signal line 76 is increased. For this reason, there is also a problem that the length of the mismatched line section becomes longer, which adversely affects the signal transmission characteristics.

【0009】また、隣り合うGND間の電気長が長くな
るため、GND線75をはさんで隣り合う信号線7
6、76間のアイソレーションが悪くなる、信号線7
6の両側のGND線75、75に電位差が生じやすくな
り整合がくずれやすい、等の問題が生じる。
In addition, since the electrical length between adjacent GNDs becomes longer, the adjacent signal lines 7 with the GND line 75 interposed therebetween
Signal line 7 has poor isolation between 6 and 76
There is a problem that a potential difference easily occurs between the GND lines 75 on both sides of 6 and the matching is easily lost.

【0010】更に、キャビティ部82の周りに多数の内
層ビア配線83’を形成する必要があり、工数がかかる
という問題もあった。本発明は上記課題に鑑みなされた
ものである。即ち、請求項1記載の発明は、従来よりも
アイソレーションを良好にすることができるICパッケ
ージ等のベースの提供を目的とし、請求項2記載の発明
は、更に、小型化が可能でしかも簡易に製造できるIC
パッケージ等のベースの提供を目的とする。一方、請求
項3〜7記載の発明は、これらのICパッケージ等に用
いるベースを簡易に製造する製法の提供を目的とする。
Further, it is necessary to form a large number of inner via wirings 83 'around the cavity 82, which causes a problem that the number of steps is increased. The present invention has been made in view of the above problems. That is, the first aspect of the present invention aims to provide a base such as an IC package capable of improving the isolation better than the conventional one, and the second aspect of the present invention further makes it possible to further reduce the size and simplify the operation. IC that can be manufactured
The purpose is to provide a base such as a package. On the other hand, an object of the present invention is to provide a manufacturing method for easily manufacturing a base used for such an IC package or the like.

【0011】[0011]

【課題を解決するための手段及び発明の効果】上記課題
を解決するため、本発明のICパッケージ等に用いるベ
ースは、ICを搭載するためのキャビティ部と、前記I
Cと電気的に接続するための複数の信号線と、前記信号
線の近傍に配設されたGND線とを備え、前記キャビテ
ィ部の底面及び側面は金属膜で覆われていることを特徴
とする。
Means for Solving the Problems and Effects of the Invention In order to solve the above-mentioned problems, a base used for an IC package or the like of the present invention comprises a cavity for mounting an IC,
A plurality of signal lines for electrical connection with C, and a GND line disposed in the vicinity of the signal line, wherein a bottom surface and side surfaces of the cavity are covered with a metal film. I do.

【0012】かかるベースは、キャビティ部の底面のみ
ならず側面も金属膜で覆われているため、シールド効果
が高く、従ってICをキャビティ部に搭載して動作させ
た場合に、従来と比してよりアイソレーションが良好に
なるという効果が得られる。ここで、キャビティ部の側
面を覆う金属膜は内層を通ることなくGND線に接続す
ることが好ましい。この場合、GNDパッドを設ける必
要がなくなるため、GNDパッドが占有していた面積を
削減でき、これにより小型化及びキャビティ部と信号線
との距離の短縮化が可能になるという効果が得られる。
また、従来のように内層ビア配線を設ける必要がないた
め、ベース本体の構造が簡素となり、容易に製造できる
という効果が得られる。
Such a base has a high shielding effect because not only the bottom surface but also the side surface of the cavity portion is covered with a metal film. Therefore, when the IC is mounted and operated in the cavity portion, compared with the conventional case, The effect that the isolation becomes better can be obtained. Here, it is preferable that the metal film covering the side surface of the cavity is connected to the GND line without passing through the inner layer. In this case, there is no need to provide a GND pad, so that the area occupied by the GND pad can be reduced, thereby achieving an effect that the size can be reduced and the distance between the cavity portion and the signal line can be reduced.
Further, since it is not necessary to provide the inner layer via wiring unlike the related art, the structure of the base body is simplified, and the effect that the base body can be easily manufactured is obtained.

【0013】本発明のベースは、例えば、次のような工
程を含む製法により製造できる。即ち、ICを搭載する
ためのキャビティ部を備えたベース本体の表面にフォト
レジストを塗布し、露光・現像して、少なくとも前記キ
ャビティ部の底面及び側面を覆わないような所定パター
ンのレジストを形成する工程(以下、第1工程とい
う)、所定パターンのレジストで覆われていない部分に
金属膜を設ける工程(以下、第2工程という)、所定パ
ターンのレジストを除去する工程(以下、第3工程とい
う)である。
The base of the present invention can be manufactured, for example, by a manufacturing method including the following steps. That is, a photoresist is applied to the surface of a base body having a cavity for mounting an IC, and is exposed and developed to form a resist having a predetermined pattern that does not cover at least the bottom and side surfaces of the cavity. Step (hereinafter, referred to as a first step), a step of providing a metal film on a portion not covered with a predetermined pattern of resist (hereinafter, referred to as a second step), and a step of removing the predetermined pattern of resist (hereinafter, referred to as a third step) ).

【0014】第1工程において、フォトレジストは、ネ
ガレジストであってもよいし、ポジレジストであっても
よい。ただし、ポジレジストを用いたときには、キャビ
ティ部の側面に塗布されたポジレジストの上下方向の厚
みが厚くなるため、この部分が十分露光されず現像後に
残存するおそれがある。このため、このようなおそれの
ないネガレジストを用いることが好ましい。また、フォ
トレジストを塗布する前に、予めベース本体の表面全体
に例えばスパッタリングにより第1金属膜を設けておい
てもよい。
In the first step, the photoresist may be a negative resist or a positive resist. However, when a positive resist is used, the thickness of the positive resist applied to the side surface of the cavity becomes large in the vertical direction, so that this portion may not be sufficiently exposed and may remain after development. Therefore, it is preferable to use a negative resist that does not have such a risk. Before the photoresist is applied, a first metal film may be provided on the entire surface of the base body in advance by, for example, sputtering.

【0015】第2工程において、金属膜を設ける方法
は、例えば、上記第1金属膜を設けていない場合には無
電解メッキを採用してもよいし、また、上記第1金属膜
を設けた場合には電解メッキを採用してもよい。ただ
し、無電解メッキを採用する際には、メッキしたくない
部分を保護しておくことが好ましい。
In the second step, the method of providing the metal film may be, for example, electroless plating if the first metal film is not provided, or the method of providing the first metal film. In such a case, electrolytic plating may be employed. However, when adopting the electroless plating, it is preferable to protect a portion that is not desired to be plated.

【0016】第3工程において、所定パターンのレジス
トを例えば剥離等により除去する。第1工程で第1金属
膜を設けた場合には、この後、レジストが除去された部
分の第1金属膜をエッチングにより除去する。以上の工
程を経ることにより、本発明のベースが製造される。
In the third step, the resist having a predetermined pattern is removed by, for example, peeling. When the first metal film is provided in the first step, thereafter, the portion of the first metal film from which the resist has been removed is removed by etching. Through the above steps, the base of the present invention is manufactured.

【0017】尚、パターン精度や工程数を考慮すれば、
フォトレジストにネガレジストを使用することが好まし
い。また、ネガレジストを塗布する前にスパッタリング
により第1金属膜を形成し、電解メッキにより第2金属
膜を形成することが好ましい。
In consideration of the pattern accuracy and the number of steps,
It is preferable to use a negative resist for the photoresist. Further, it is preferable to form the first metal film by sputtering before applying the negative resist, and to form the second metal film by electrolytic plating.

【0018】また、所定パターンのレジストで覆われて
いない部分は、キャビティ部の底面及び側面、この側面
と不連続な信号線に相当する部分、並びに、この側面に
連続するGND線に相当する部分であることが好まし
い。この場合、上記第1〜第3工程を行えば、キャビテ
ィ部の底面及び側面に金属膜が形成されるのみならず、
信号線やGND線も同時に形成されるため、ベースの製
造が一層簡易となる。
The portions not covered with the resist having the predetermined pattern are the bottom and side surfaces of the cavity portion, a portion corresponding to a signal line discontinuous to the side surface, and a portion corresponding to a GND line continuous to the side surface. It is preferred that In this case, if the first to third steps are performed, not only a metal film is formed on the bottom surface and the side surface of the cavity portion,
Since the signal line and the GND line are also formed at the same time, the manufacture of the base is further simplified.

【0019】[0019]

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。尚、本発明の実施の形態は、
下記の実施例に何ら限定されるものではなく、本発明の
技術的範囲に属する限り種々の形態を採り得ることはい
うまでもない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. Note that the embodiment of the present invention
It is needless to say that the present invention is not limited to the following embodiments, and can take various forms within the technical scope of the present invention.

【0020】以下の実施例は、ICパッケージに用いる
ベースを一例に挙げて説明する。図1は本実施例のベー
スの断面図、図2は本実施例のベースの平面図、図3は
本実施例のベースにICを搭載したときの使用説明図で
ある。このベース10は、角溝状のキャビティ部12を
備えたセラミック製のベース本体11と、このベース本
体11の裏面に設けられたスパッタ膜21と、このベー
ス本体11の表面に設けられた複数のGND線25及び
信号線26と、ベース本体11のキャビティ部12を被
覆する金属膜27とを備えている。
In the following embodiments, a base used for an IC package will be described as an example. FIG. 1 is a cross-sectional view of the base of the present embodiment, FIG. 2 is a plan view of the base of the present embodiment, and FIG. 3 is an explanatory diagram of use when an IC is mounted on the base of the present embodiment. The base 10 includes a ceramic base body 11 having a square groove-shaped cavity 12, a sputtered film 21 provided on the back surface of the base body 11, and a plurality of base films provided on the surface of the base body 11. The semiconductor device includes a GND line 25, a signal line 26, and a metal film 27 covering the cavity 12 of the base body 11.

【0021】GND線25は、キャビティ部12の周辺
12cを被覆する金属膜27に接続されている。このた
め、GND線25は、キャビティ部12の底面12a及
び側面12bを被覆する金属膜27とベース本体11の
内層を通ることなく接続されている。
The GND line 25 is connected to a metal film 27 that covers the periphery 12c of the cavity 12. Therefore, the GND line 25 is connected to the metal film 27 covering the bottom surface 12 a and the side surface 12 b of the cavity 12 without passing through the inner layer of the base body 11.

【0022】信号線26は、キャビティ部12に搭載さ
れるICとワイヤWにより接合されるものであり、GN
D線25同士の間に配設されている。この信号線26
は、キャビティ部12を覆っている金属膜27やGND
線25とは接続されていない。尚、図2はGND線25
同士の間に1本の信号線26を配設した例を示したが、
GND線25同士の間に複数本の信号線26、…を配設
してもよい。
The signal line 26 is connected to an IC mounted in the cavity 12 by a wire W,
It is arranged between the D lines 25. This signal line 26
Is the metal film 27 covering the cavity 12 or GND
It is not connected to the line 25. FIG. 2 shows the GND line 25.
Although the example in which one signal line 26 is provided between them is shown,
A plurality of signal lines 26,... May be arranged between the GND lines 25.

【0023】金属膜27は、キャビティ部12の底面1
2a及び側面12b並びにキャビティ部12の周辺12
cを覆っている。GND線25、信号線26及び金属膜
27は、いずれも2層構造であり、下層として形成され
たスパッタ部Sと、上層として形成されたメッキ部Pに
より構成されている。尚、スパッタ部S及びメッキ部P
の金属種は、例えばメッキ部Pが銅−金の場合にはスパ
ッタ部Sはチタン−パラジウムを用いる等、メッキ部P
に用いる金属種に応じてスパッタ部Sの金属種を適宜決
定する。
The metal film 27 is formed on the bottom surface 1 of the cavity 12.
2a, side surface 12b and periphery 12 of cavity 12
c. Each of the GND line 25, the signal line 26, and the metal film 27 has a two-layer structure, and includes a sputtering part S formed as a lower layer and a plating part P formed as an upper layer. In addition, the sputtering part S and the plating part P
For example, when the plating part P is copper-gold, the sputtering part S uses titanium-palladium.
The metal type of the sputter portion S is appropriately determined according to the metal type used for the sputtering.

【0024】内層ビア13は、キャビティ部12の底面
12aを覆う金属膜27とベース本体11の裏面のスパ
ッタ膜21とを導通可能な状態にするものである。以上
のような構成のベース10を用いて作製されたICパッ
ケージは、図3に示すように、キャビティ部12にIC
が搭載され、ワイヤWによりICと信号線26とが接合
されている。ここで、キャビティ部12は底面12aの
みならず側面12bもGNDとしての金属膜27で覆わ
れているため、シールド効果が高く、従ってICをキャ
ビティ部12に搭載して動作させた場合に、従来と比べ
てアイソレーションが良好となり、ICの安定動作が保
証される。
The inner layer via 13 makes the metal film 27 covering the bottom surface 12a of the cavity 12 and the sputtered film 21 on the back surface of the base body 11 conductive. As shown in FIG. 3, an IC package manufactured using the base 10 having the above configuration
Is mounted, and the IC and the signal line 26 are joined by the wire W. Here, since the cavity 12 is covered not only with the bottom surface 12a but also with the side surface 12b with the metal film 27 as GND, the shielding effect is high. Therefore, when the IC is mounted on the cavity 12 and operated, As a result, the isolation becomes better and the stable operation of the IC is guaranteed.

【0025】また、GND線25は、キャビティ部12
の底面12a及び側面12bを被覆する金属膜27とベ
ース本体11の内層を通ることなく接続されているた
め、従来のようなGNDパッド79(図8参照)を設け
る必要がなくなり、GNDパッド79が占有していた面
積を削減でき、これにより小型化が可能になる。また、
従来のように内層ビア配線83’(図7参照)を設ける
必要がないため、ベース本体11の構造が簡素となり、
容易に製造できる。
The GND line 25 is connected to the cavity 12
Is connected to the metal film 27 covering the bottom surface 12a and the side surface 12b without passing through the inner layer of the base body 11, so that it is not necessary to provide the GND pad 79 (see FIG. 8) as in the related art. The occupied area can be reduced, which enables downsizing. Also,
Since it is not necessary to provide the inner layer via wiring 83 '(see FIG. 7) as in the conventional case, the structure of the base body 11 is simplified,
Can be easily manufactured.

【0026】例えば、ベース本体11は図4に示すよう
に、キャビティ部12を形成するための孔32を備えた
本体上部11aと、内層ビア13を形成するための孔3
3を備えた本体下部11bとを接合すること、つまり2
体を接合することにより製造することができる。
For example, as shown in FIG. 4, the base main body 11 has a main body upper portion 11a having a hole 32 for forming the cavity portion 12, and a hole 3 for forming the inner layer via 13.
3 with the lower body 11b provided with
It can be manufactured by joining bodies.

【0027】次に、本実施例のベース10の製法につい
て、図5に基づいて説明する。図5はベースの製造工程
図である。まず、キャビティ部12及び内層ビア13を
備えたベース本体11(図5(a)参照)の表面及び裏
面にチタン、パラジウムの順でスパッタリングを施し、
スパッタ膜20、21を形成する(図5(b)参照)。
Next, a method of manufacturing the base 10 of the present embodiment will be described with reference to FIG. FIG. 5 is a manufacturing process diagram of the base. First, sputtering is performed on the front and back surfaces of the base body 11 (see FIG. 5A) having the cavity portion 12 and the inner layer via 13 in the order of titanium and palladium,
The sputter films 20 and 21 are formed (see FIG. 5B).

【0028】続いて、ベース本体11の表面及び裏面を
覆うスパッタ膜20、21の全面にネガレジストNRを
塗布する(図5(c)参照)。ここで、ネガレジストN
Rは、周知の通り、光が照射された部分は架橋反応を起
こすため現像液に不溶となるものであり、これによりネ
ガ形のレジストパターンが形成されるものである。
Subsequently, a negative resist NR is applied to the entire surfaces of the sputtered films 20 and 21 covering the front and back surfaces of the base body 11 (see FIG. 5C). Here, the negative resist N
As is well known, R is a portion irradiated with light, which is insoluble in a developing solution due to a cross-linking reaction, whereby a negative resist pattern is formed.

【0029】このため、ベース本体11の表面側を光照
射するのに用いるマスクMは、キャビティ部12の底面
12a、側面12b及び周辺12c、並びに、信号線2
6(図2参照)に相当する部分、GND線25(図2参
照)に相当する部分に、光を照射しないようなパターン
が形成されている。
For this reason, the mask M used for irradiating the front side of the base body 11 with light is composed of the bottom surface 12 a, the side surface 12 b and the periphery 12 c of the cavity 12, and the signal line 2.
6 (see FIG. 2) and a pattern corresponding to the GND line 25 (see FIG. 2) are formed so as not to irradiate light.

【0030】このネガレジスト用のマスクMを用いてベ
ース本体11の表面側を露光する(図5(d)参照)。
尚、ベース本体11の裏面側は全面に光照射を行う。こ
のとき、マスクMを介して光が照射される部分のネガレ
ジストNRの厚みはほぼ一様であるため、光架橋反応が
十分進行する。また、キャビティ部12の側面12b近
傍はネガレジストNRの厚みが大きいが、ここは光が照
射されず後述の現像処理により溶出されるため、キャビ
ティ部12内にレジストが残存するおそれはない。
The front side of the base body 11 is exposed using the negative resist mask M (see FIG. 5D).
Note that the entire back surface of the base body 11 is irradiated with light. At this time, since the thickness of the portion of the negative resist NR irradiated with the light through the mask M is substantially uniform, the photocrosslinking reaction sufficiently proceeds. Although the thickness of the negative resist NR is large near the side surface 12b of the cavity portion 12, it is not irradiated with light but is eluted by a developing process described later, so that there is no possibility that the resist remains in the cavity portion 12.

【0031】続いて、現像液により光照射された部分以
外のネガレジストNRを溶出させる。すると、ベース本
体11の表面に所定パターンのレジスト23が形成され
る(図5(e)参照)。このとき、所定パターンのレジ
スト23により覆われていない部分は、キャビティ部1
2の底面12a、側面12b及び周辺12c、並びに、
信号線26に相当する部分、GND線25に相当する部
分である。尚、ベース本体11の裏面側は全面がレジス
ト28により覆われている。
Subsequently, the negative resist NR other than the portion irradiated with light by the developing solution is eluted. Then, a resist 23 having a predetermined pattern is formed on the surface of the base body 11 (see FIG. 5E). At this time, the portion not covered with the resist 23 of the predetermined pattern is the cavity portion 1
2, bottom surface 12a, side surface 12b and periphery 12c, and
A portion corresponding to the signal line 26 and a portion corresponding to the GND line 25. Note that the entire back surface of the base body 11 is covered with the resist 28.

【0032】続いて、この所定パターンに電解メッキ
(銅−金(表層が金)又は金)を施す(図5(f)参
照)。すると、所定パターンのレジスト23により覆わ
れていない部分のスパッタ膜20上にメッキ部24が形
成される。即ち、キャビティ部12の底面12a、側面
12b及び周辺12c、並びに、信号線26に相当する
部分、GND線25に相当する部分にメッキ部24が形
成される。
Subsequently, electrolytic plating (copper-gold (surface layer is gold) or gold) is applied to the predetermined pattern (see FIG. 5 (f)). Then, a plated portion 24 is formed on the portion of the sputtered film 20 that is not covered with the resist 23 having the predetermined pattern. That is, the plating portion 24 is formed on the bottom surface 12a, the side surface 12b and the periphery 12c of the cavity portion 12, the portion corresponding to the signal line 26, and the portion corresponding to the GND line 25.

【0033】そして、レジスト23を除去後、このレジ
スト23が除去された部分のスパッタ膜20をエッチン
グにより除去する(図5(g)参照)。これにより、本
実施例のベース10が製造される。以上の製法によれ
ば、キャビティ部12の底面12a、側面12b及び周
辺12cに金属膜27が形成されるのみならず、信号線
26やGND線25も同時に形成されるため、ベース1
0の製造が一層簡易となる。
Then, after removing the resist 23, the sputtered film 20 at the portion where the resist 23 has been removed is removed by etching (see FIG. 5 (g)). Thereby, the base 10 of the present embodiment is manufactured. According to the above-described manufacturing method, not only the metal film 27 is formed on the bottom surface 12a, the side surface 12b, and the periphery 12c of the cavity portion 12, but also the signal line 26 and the GND line 25 are formed at the same time.
0 is easier to manufacture.

【0034】尚、上記製法ではフォトレジストとしてネ
ガレジストを用いた例を説明したが、フォトレジストと
してポジレジストを用いてもよい。ただし、パターン精
度や工程数を考慮すれば、ポジレジストを用いるよりも
上述のネガレジストを用いた方が好ましい。この点を以
下に詳説する。
In the above-described manufacturing method, an example in which a negative resist is used as a photoresist has been described, but a positive resist may be used as a photoresist. However, considering the pattern accuracy and the number of steps, it is preferable to use the above-described negative resist rather than to use the positive resist. This will be described in detail below.

【0035】図6はポジレジストを用いた場合のパター
ン形成工程図であり、図5(c)〜(e)のパターン形
成工程の代わりにこの工程を採用することができる。即
ち、ベース本体11の表面及び裏面を覆うスパッタ膜2
0、21の全面にポジレジストPRを塗布する(図6
(a)参照)。ここで、ポジレジストPRは、周知の通
り、光が照射された部分は分解反応を起こすため現像液
に溶出されるものであり、これによりポジ形のレジスト
パターンが形成されるものである。
FIG. 6 is a diagram showing a pattern forming process in the case of using a positive resist. This process can be adopted instead of the pattern forming process shown in FIGS. 5 (c) to 5 (e). That is, the sputtered film 2 covering the front and back surfaces of the base body 11
A positive resist PR is applied to the entire surface of 0, 21 (FIG. 6)
(A)). Here, as is well known, the portion of the positive resist PR that has been irradiated with light is eluted into the developing solution due to the occurrence of a decomposition reaction, thereby forming a positive resist pattern.

【0036】このため、ベース本体11の表面側を光照
射するのに用いるマスクM’は、キャビティ部12の底
面12a、側面12b及び周辺12c、並びに、信号線
26(図2参照)に相当する部分、GND線25(図2
参照)に相当する部分に、光を照射するようなパターン
が形成されている。
For this reason, the mask M ′ used to irradiate the front side of the base body 11 with light corresponds to the bottom surface 12a, the side surface 12b and the periphery 12c of the cavity 12, and the signal line 26 (see FIG. 2). Portion, GND line 25 (FIG. 2
(See FIG. 3) is formed with a pattern for irradiating light.

【0037】このポジレジスト用のマスクM’を用いて
ベース本体11の表面側を露光する(図6(b)参
照)。尚、ベース本体11の裏面側は光照射を行わな
い。このとき、マスクM’を介して光が照射される部分
のポジレジストPRの厚みは一様ではなく、キャビティ
部12の側面12b近傍に塗布されたポジレジストPR
の厚みbは、ベース本体11の表面に塗布されたポジレ
ジスト厚みaに比べてかなり厚くなり、十分に光分解反
応が進行しないおそれがある。このため、現像処理を行
った後に、キャビティ部12内にレジストが残存する場
合がある(図6(c)参照)。
The surface side of the base main body 11 is exposed using the positive resist mask M '(see FIG. 6B). The back side of the base body 11 is not irradiated with light. At this time, the thickness of the portion of the positive resist PR irradiated with light via the mask M ′ is not uniform, and the positive resist PR applied near the side surface 12 b of the cavity 12 is not uniform.
Is considerably thicker than the positive resist thickness a applied to the surface of the base body 11, and there is a possibility that the photodecomposition reaction does not sufficiently proceed. For this reason, the resist may remain in the cavity 12 after the development process is performed (see FIG. 6C).

【0038】かかる問題、即ちキャビティ部12内にレ
ジストが残存するという問題を回避する対策としては、
照射する光量を増加したり、キャビティ部12内のみ再
露光したりすればよい。しかし、前者の場合はパターン
精度に影響するおそれがあり、後者の場合は工程数が増
えることになる。
As measures to avoid such a problem, that is, a problem that the resist remains in the cavity portion 12,
What is necessary is just to increase the amount of light to be irradiated or re-expose only the inside of the cavity portion 12. However, in the former case, the pattern accuracy may be affected, and in the latter case, the number of steps increases.

【0039】従って、フォトレジストとしては、ポジレ
ジストを用いるよりもネガレジストを用いた方が所定パ
ターンのレジストを精度よく又短い工数で得ることがで
きる。つまり、パターン精度や工程数を考慮すれば、フ
ォトレジストとしてネガレジストを使用することが好ま
しいのである。
Therefore, using a negative resist as a photoresist makes it possible to obtain a resist of a predetermined pattern with high accuracy and with a short man-hour, as compared with the case of using a positive resist. That is, it is preferable to use a negative resist as the photoresist in consideration of the pattern accuracy and the number of steps.

【0040】尚、上記実施例では、ICパッケージに用
いるベースについて説明したが、同様の構造のベースを
例えば薄膜多層基板、即ち配線材とこれを被覆する絶縁
膜とが複数積層された基板に用いてもよい。この場合に
も、上記実施例と同様の効果が得られる。
In the above embodiment, the base used for the IC package has been described. However, a base having the same structure is used, for example, for a thin film multilayer substrate, that is, a substrate in which a plurality of wiring members and an insulating film covering the same are laminated. You may. In this case, the same effect as in the above embodiment can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施例のベースの断面図である。FIG. 1 is a sectional view of a base according to the present embodiment.

【図2】 本実施例のベースの平面図である。FIG. 2 is a plan view of a base according to the present embodiment.

【図3】 本実施例のベースにICを搭載したときの使
用説明図である。
FIG. 3 is an explanatory diagram of use when an IC is mounted on a base of the embodiment.

【図4】 本実施例のベース本体の組立図である。FIG. 4 is an assembly view of the base body of the embodiment.

【図5】 本実施例のベースの製造工程図である。FIG. 5 is a manufacturing process diagram of the base of the present embodiment.

【図6】 ポジレジストを用いた場合のパターン形成工
程図である。
FIG. 6 is a diagram illustrating a pattern forming process when a positive resist is used.

【図7】 従来のベースの断面図である。FIG. 7 is a sectional view of a conventional base.

【図8】 従来のベースの平面図である。FIG. 8 is a plan view of a conventional base.

【図9】 従来のベースの製造工程図である。FIG. 9 is a manufacturing process diagram of a conventional base.

【符号の説明】[Explanation of symbols]

10・・・ベース、11・・・ベース本体、12・・・
キャビティ部、12a・・・キャビティ部の底面、12
b・・・キャビティ部の側面、12c・・・キャビティ
部の周辺、13・・・内層ビア、20・・・スパッタ
膜、21・・・スパッタ膜、23・・・レジスト、24
・・・メッキ部、25・・・GND線、26・・・信号
線、27・・・金属膜、28・・・レジスト、M・・・
マスク、NR・・・ネガレジスト、PR・・・ポジレジ
スト、P・・・メッキ部、S・・・スパッタ部。
10 ... base, 11 ... base body, 12 ...
Cavity part, 12a: bottom surface of cavity part, 12
b: side surface of cavity, 12c: periphery of cavity, 13: inner via, 20: sputtered film, 21: sputtered film, 23: resist, 24
... plating part, 25 ... GND line, 26 ... signal line, 27 ... metal film, 28 ... resist, M ...
Mask, NR: negative resist, PR: positive resist, P: plated part, S: sputter part.

フロントページの続き (72)発明者 大野 猛 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 高田 俊克 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内Continuing on the front page (72) Inventor Takeshi Ohno 14-18, Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi Japan Inside Tokusatsu Tokusatsu Co., Ltd. (72) Inventor Toshikatsu 14-18 Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi Japan Hon Special Ceramics Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ICを搭載するためのキャビティ部と、 前記ICと電気的に接続するための複数の信号線と、 前記信号線の近傍に配設されたGND(グランド)線と
を備え、 前記キャビティ部の底面及び側面は金属膜で覆われてい
ることを特徴とするICパッケージ等に用いるベース。
A cavity for mounting an IC; a plurality of signal lines for electrically connecting to the IC; and a GND (ground) line disposed near the signal line. A base used for an IC package or the like, wherein a bottom surface and side surfaces of the cavity are covered with a metal film.
【請求項2】 前記キャビティ部の側面を覆う金属膜は
内層を通ることなく前記GND線に接続されていること
を特徴とする請求項1記載のベース。
2. The base according to claim 1, wherein a metal film covering a side surface of the cavity is connected to the GND line without passing through an inner layer.
【請求項3】 ICを搭載するためのキャビティ部を備
えたベース本体の表面にフォトレジストを塗布し、露光
・現像して、少なくとも前記キャビティ部の底面及び側
面を覆わないような所定パターンのレジストを形成する
工程、 前記所定パターンのレジストで覆われていない部分に金
属膜を設ける工程、 前記所定パターンのレジストを除去する工程を含むこと
を特徴とするICパッケージ等に用いるベースの製法。
3. A resist having a predetermined pattern such that a photoresist is applied to the surface of a base body having a cavity for mounting an IC, and is exposed and developed so that at least the bottom and side surfaces of the cavity are not covered. Forming a metal film on a portion not covered with the predetermined pattern of resist, and removing the predetermined pattern of resist.
【請求項4】 ICを搭載するためのキャビティ部を備
えたベース本体の表面全体に第1金属膜を設ける工程、 第1金属膜にフォトレジストを塗布し、露光・現像し
て、少なくとも前記キャビティ部の底面及び側面を覆わ
ないような所定パターンのレジストを形成する工程、 前記所定パターンのレジストで覆われていない部分に第
2金属膜を設ける工程、 前記所定パターンのレジストを除去し、該除去された部
分の第1金属膜をエッチングにより除去する工程を含む
ことを特徴とするICパッケージ等に用いるベースの製
法。
4. A step of providing a first metal film on the entire surface of a base body having a cavity for mounting an IC, applying a photoresist to the first metal film, exposing and developing the first metal film, and forming at least the cavity. Forming a resist having a predetermined pattern so as not to cover the bottom and side surfaces of the portion; providing a second metal film on a portion not covered with the resist having the predetermined pattern; removing the resist having the predetermined pattern; A method of manufacturing a base for use in an IC package or the like, comprising a step of removing the first metal film in a portion where the first metal film has been removed by etching.
【請求項5】 前記第1金属膜はスパッタリングにより
形成され、前記第2金属膜は電解メッキにより形成され
ることを特徴とする請求項4記載のベースの製法。
5. The method according to claim 4, wherein the first metal film is formed by sputtering, and the second metal film is formed by electrolytic plating.
【請求項6】 前記所定パターンのレジストで覆われて
いない部分は、前記キャビティ部の底面及び側面、この
側面と不連続な信号線に相当する部分、並びに、この側
面に連続するGND線に相当する部分であることを特徴
とする請求項3〜5のいずれかに記載のベースの製法。
6. A portion not covered with the resist of the predetermined pattern corresponds to a bottom surface and a side surface of the cavity portion, a portion corresponding to a signal line discontinuous to the side surface, and a GND line continuous to the side surface. The method for producing a base according to any one of claims 3 to 5, wherein the base is a part to be formed.
【請求項7】 前記フォトレジストはネガレジストであ
ることを特徴とする請求項3〜6のいずれかに記載のベ
ースの製法。
7. The method according to claim 3, wherein the photoresist is a negative resist.
JP31980896A 1996-11-29 1996-11-29 Manufacturing method of base used for IC package etc. Expired - Lifetime JP3832911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31980896A JP3832911B2 (en) 1996-11-29 1996-11-29 Manufacturing method of base used for IC package etc.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31980896A JP3832911B2 (en) 1996-11-29 1996-11-29 Manufacturing method of base used for IC package etc.

Publications (2)

Publication Number Publication Date
JPH10163358A true JPH10163358A (en) 1998-06-19
JP3832911B2 JP3832911B2 (en) 2006-10-11

Family

ID=18114435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31980896A Expired - Lifetime JP3832911B2 (en) 1996-11-29 1996-11-29 Manufacturing method of base used for IC package etc.

Country Status (1)

Country Link
JP (1) JP3832911B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352006A (en) * 2000-04-05 2001-12-21 Ibiden Co Ltd Substrate for mounting electronic component
KR100782293B1 (en) 2006-05-18 2007-12-05 주식회사 코스텍시스 a package of electron parts
KR101253401B1 (en) 2010-03-03 2013-04-11 오므론 가부시키가이샤 Method of manufacturing for bonding pad

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352006A (en) * 2000-04-05 2001-12-21 Ibiden Co Ltd Substrate for mounting electronic component
JP4560970B2 (en) * 2000-04-05 2010-10-13 イビデン株式会社 Electronic component mounting board
KR100782293B1 (en) 2006-05-18 2007-12-05 주식회사 코스텍시스 a package of electron parts
KR101253401B1 (en) 2010-03-03 2013-04-11 오므론 가부시키가이샤 Method of manufacturing for bonding pad

Also Published As

Publication number Publication date
JP3832911B2 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US5945741A (en) Semiconductor chip housing having a reinforcing plate
JP3666955B2 (en) Method for manufacturing flexible circuit board
US6093970A (en) Semiconductor device and method for manufacturing the same
KR100389314B1 (en) Making method of PCB
KR19990045687A (en) Semiconductor device, manufacturing method thereof and electronic device using same
WO2003007373A1 (en) Lead frame and its manufacturing method
US5680701A (en) Fabrication process for circuit boards
JP3832911B2 (en) Manufacturing method of base used for IC package etc.
US6248612B1 (en) Method for making a substrate for an integrated circuit package
JP2937111B2 (en) Semiconductor device and manufacturing method thereof
JP2003078097A (en) Lead frame and manufacturing method therefor
JP2565387B2 (en) Printed wiring board for IC card and manufacturing method thereof
JP2002111185A (en) Wiring circuit board with bumps and method of manufacturing the same
JP2000114412A (en) Manufacture of circuit board
JPS6336548A (en) Semiconductor device and manufacture thereof
JPH1117315A (en) Manufacture of flexible circuit board
JP4507473B2 (en) Lead frame manufacturing method
JPH01147848A (en) Manufacture of lead frame for ic
JPH06152143A (en) Manufacture of electronic part mounting board
JPH0234986A (en) Manufacture of wiring circuit board having light transmissible display
JP2894267B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
JPH05226839A (en) Manufacture of multilayered circuit board
GB2244176A (en) Method and apparatus for forming a conductive pattern on an integrated circuit
JPH0113427Y2 (en)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040713

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140728

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term