JPH10163249A - 集積回路パッケージ及びパッケージング方法 - Google Patents

集積回路パッケージ及びパッケージング方法

Info

Publication number
JPH10163249A
JPH10163249A JP9324901A JP32490197A JPH10163249A JP H10163249 A JPH10163249 A JP H10163249A JP 9324901 A JP9324901 A JP 9324901A JP 32490197 A JP32490197 A JP 32490197A JP H10163249 A JPH10163249 A JP H10163249A
Authority
JP
Japan
Prior art keywords
chip
substrate
matrix
integrated circuit
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP9324901A
Other languages
English (en)
Inventor
Elizabeth G Jacobs
ジー．ジェイコブス エリザベス
Katherine G Heinen
ジー．ヘイネン キャサリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10163249A publication Critical patent/JPH10163249A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップと基板間の接続部の破損を防ぐ。 【解決手段】 集積回路パッケージ（１０、４０）が集
積回路チップ（１２、４２）及びチップ（１２、４２）
と向い合う基板（１４、４４）で構成し得る。コネクタ
（２０、５２）をチップ（１２、４２）及び基板（１
４、４４）の間に配置して、チップ（１２、４２）を基
板（１４、４４）に電気結合することができる。マトリ
クス（２４、５０）をコネクタ（２０、５２）の周りに
配置することができる。マトリクス（２４、５０）は液
晶重合体及び熱可塑性重合体の混和物で構成することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は全般的に集積回路
をパッケージすること、更に具体的に言えば、集積回路
パッケージに対する応力除去マトリクス及び方法に関す
る。
【０００２】
【従来の技術及び課題】集積回路チップを取付け易くす
る為、チップはパッケージするのが典型的である。パッ
ケージすることにより、チップを外部デバイスに接続す
るリード線を持たせると共に、環境因子からの保護作用
をする。例えば、パッケージすることは、回路部品の損
傷の原因になり得る汚染物質に対する露出からチップを
保護するのに役立つ。
【０００３】フリップ・チップのようなパッケージ技術
は、チップと基板の間を相互接続するのに隆起部に頼っ
ている。隆起部は、蒸着、はんだ、金又は銅のめっき、
導電性ペーストのスクリーニング又はボール・ボンドを
形成することによって形成することができる。このよう
な隆起部を使うことに伴う問題は、チップ及び基板の熱
膨張係数の違いによって界面に発生される機械的な応力
の結果として生ずる熱サイクルの間、隆起部と基板又は
チップとの間の界面が破損し易くなることである。集積
回路チップの回路内に電気が流れることによって発生さ
れる熱、周囲温度のような環境因子、及びチップの電力
オン／オフ・サイクルによって起る加熱及び冷却サイク
ルを含めた多数の因子によって熱膨張が起ることがあ
る。
【０００４】集積回路チップの温度によって誘起される
破損を少なくする為、チップと基板の間の界面に埋め代
が使われてきた。
【０００５】
【課題を解決するための手段及び作用】従って、この分
野では、改良された集積回路パッケージに対する要望が
生じている。この発明は、従来のパッケージに伴う欠点
並びに問題を実質的に無くすか少なくするような改良さ
れた応力除去マトリクスを持つ集積回路パッケージを提
供する。
【０００６】この発明では、集積回路パッケージは、集
積回路チップと、このチップと向い合う基板とを含み得
る。チップと基板の間にコネクタを配置することができ
る。コネクタがチップを基板に電気結合することができ
る。コネクタの周りにマトリクスを配置することができ
る。マトリクスは液晶重合体及び熱可塑性重合体の混和
物で構成することができる。マトリクスは、前記チップ
及び基板に対して略平行な方向に於る熱膨張係数が、前
記略平行な方向に於るチップの熱膨張係数より大きく、
前記略平行な方向に於る基板の熱膨張係数より小さくな
るようにすることができる。マトリクスは、前記略平行
な方向に対して法線方向に於る熱膨張係数が、該法線方
向に於るコネクタの熱膨張係数と略同じにすることがで
きる。
【０００７】更に具体的に言うと、この発明の１実施例
では、マトリクスは、前記略平行な方向に於る熱膨張係
数が８乃至１２ｐｐｍ／℃であって良い。マトリクス
は、前記法線方向に於る熱膨張係数が２０乃至３０ｐｐ
ｍ／℃であって良い。更に、マトリクスは８５℃／８０
％ ＲＨで０．１％未満の吸水率を有していて良い。
【０００８】この発明の重要な技術的な利点には、改良
された集積回路パッケージが提供されることが含まれ
る。特に、パッケージは、液晶重合体及び熱可塑性重合
体の混和物で構成された改良された応力除去マトリクス
を有する。この混和物は、改良された機械的な性質並び
に非常に低い吸水性の為、寸法安定性が良好である。従
って、チップと基板の間の相互接続部の破損が大幅に少
なくなるか、あるいは無くなる。
【０００９】この発明の別の重要な技術的な利点は、予
じめ成形したフィルムの形で応力除去マトリクスを提供
することである。特に、混和物は、パッケージ過程に使
う為に、固体フィルムを形成するように処理することが
できる。このフィルムを集積回路チップの寸法に合せて
切断することができる。従って、空所が形成されると
か、区域のカバーが不完全であったり一様でないとか、
流動粘度が不適切であるとかという液体処理上の問題を
避けることができる。更に、液体並びに／又はペースト
を局限された空間に保つのに必要な特別な装置がもはや
必要では無くなり、チップの寸法を持つパッケージを作
ることができる。
【００１０】この発明のその他の技術的な利点として
は、再加工し得る集積回路パッケージが提供されること
が挙げられる。この発明の混和物は熱可塑性であって熱
硬化性ではない。その為、集積回路パッケージを再熱し
て、その後再加工することができる。
【００１１】その他の技術的な利点は、以下図面につい
て説明するところから、当業者に明らかになろう。
【００１２】この発明が更に完全に理解されるように、
次に図面について説明するところを参照されたい。
【００１３】
【実施例】この発明の好ましい実施例並びにその利点
は、図面の図１‐３を参照してこれから更に詳しく説明
するところから最もよく明らかになろう。図面全体にわ
たり、同様な部分には同じ参照数字を用いている。これ
から詳しく説明するが、この発明は、集積回路パッケー
ジに対する改良された応力除去マトリクスを提供する。
応力除去マトリクスは、液晶重合体及び熱可塑性重合体
の混和物で構成される。応力除去マトリクスは、改良さ
れた機械的な性質並びに非常に低い吸水性の為、寸法安
定性が良好である。従って、このマトリクスは集積回路
パッケージの相互接続部の破損を著しく少なくするかあ
るいは無くする。
【００１４】図１に集積回路パッケージ１０を示す。集
積回路パッケージ１０は集積回路チップ１２に向い合っ
た基板１４で構成することができる。集積回路チップ１
２が、基板１４の方を向いた１つ又は更に多くのチップ
・ボンディング・パッド１６を含んでいて良い。チップ
・ボンディング・パッド１６は、何れも金属トレース等
によって集積回路チップ１２に電気結合することができ
る。
【００１５】基板１４は、集積回路チップ１２と印刷配
線板等との間に配置された介在部材であって良い。この
実施例では、介在部材が集積回路チップ１２の電気接点
のルートを変えて、印刷配線板に接続する為の別の場所
にすることができる。介在部材は、カプトン・テープ、
ＦＲ‐４材料、ＢＴ樹脂材料等で構成することができ
る。基板１４が、集積回路１２の電気接点を受けること
ができる別の種類の層であって良いことが理解されよ
う。例えば、基板１４は集積回路板であって良い。
【００１６】基板１４が、集積回路チップ１２のチップ
・ボンディング・パッド１６に向い合う１つ又は更に多
くの基板ボンディング・パッド１８を持っていて良い。
基板ボンディング・パッド１８は、基板１４のリード、
印刷配線等に電気結合することができる。ボンディング
・パッド１６、１８は、見易くする為に、誇張して示し
てある。典型的には、チップ・ボンディング・パッド１
６は、アルミニウムか、又はアルミニウムに、ボンディ
ングが可能な面を作る金属層のデポジッションを加えて
構成することができる。典型的には、基板ボンディング
・パッド１８は銅及び金で構成される。
【００１７】コネクタ２０を集積回路チップ１２及び基
板１４の間に配置して、集積回路チップ１２を基板１４
に電気結合することができる。コネクタ２０は、チップ
・ボンディング・パッド１６及びそれと向い合う基板ボ
ンディング・パッド１８に電気結合された隆起部、ワイ
ヤ、金属粒子、金属フレーク等であって良い。１実施例
では、導電性隆起部は、ボンディング・パッド１６、１
８にはんだ付けされたはんだボール２２であって良い。
この実施例では、はんだボール２２は普通のように鉛及
び錫はんだで構成することができる。コネクタ２０が、
チップ・ボンディング・パッド１６をそれと向い合う基
板ボンディング・パッド１８に電気結合することができ
る別の種類の要素であって良いことが理解されよう。
【００１８】集積回路チップ１２と基板１４の間でコネ
クタ２０の周りに応力除去マトリクス２４を配置するこ
とができる。応力除去マトリクス２４は、チップ１２、
コネクタ２０及び基板１４に熱的並びに／又は機械的に
接着することができる。応力除去マトリクス２４が、集
積回路チップ１２と基板１４の熱膨張の差が原因で起る
応力からコネクタ２０を保護する。集積回路チップ１２
の熱膨張は、典型的には約３ｐｐｍ／℃程度の熱膨張係
数を持つシリコンの膨張特性によって大いに左右され
る。典型的には、介在部材、印刷配線板等のどれであっ
ても、基板１４は１５乃至２０ｐｐｍ／℃の熱膨張係数
を持っている。従って、集積回路チップ１２と基板１４
の間には、１２乃至１７ｐｐｍ／℃の熱膨張の差がある
ことがある。この発明では、応力除去マトリクス２４は
液晶重合体及び熱可塑性重合体の混和物で構成すること
ができる。液晶重合体と普通の熱可塑性重合体とを混和
すると、その結果得られる材料の性質は、２種類の個別
の重合体の中間になる。例えば、熱可塑性重合体に液晶
重合体を添加すると、熱膨張及び吸水性を少なくするこ
とができると共に、熱可塑性重合体よりも、混和物の寸
法安定性及び弾性係数を大きくすることができる。この
混和物では、熱可塑性重合体は熱膨張及び吸水性を高め
ることができると共に、液晶重合体に比べて弾性係数を
減らすことができる。従って、応力除去マトリクス２４
の性質は、液晶重合体及び熱可塑性重合体の混和を制御
することによって調整することができる。全般的に、混
和物の性質は、液晶重合体及び熱可塑性重合体の性質
の、混和物中のそれらの比に対応する。
【００１９】１実施例では、応力除去マトリクス２４
は、チップ１２及び基板１４と略平行な方向２６、即ち
マトリクスの平面内の熱膨張係数が、方向２６に於るチ
ップ１２の熱膨張係数より大きく、且つ方向２６に於る
基板１４の熱膨張係数より小さくなるようにすることが
できる。この実施例では、マトリクス１４は、方向２６
に対して略法線方向２８に於る熱膨張係数を方向２８に
於るコネクタ２０の熱膨張係数と大体等しくすることが
できる。
【００２０】特定の実施例では、液晶重合体は、デュポ
ン社によって製造されるゼナイトであって良く、熱可塑
性物質はミツイ・トーアツ・ケミカルズ社によって製造
されるＡＵＲＵＭ ＰＬ５００Ｍのような熱可塑性ポリ
イミドであって良い。この実施例では、混和物は５‐３
０％のゼナイト及び９５‐７０％のＡＵＲＵＭ ＰＬ５
００Ｍで構成することができる。この発明の応力除去マ
トリクスに液晶重合体及び熱可塑性重合体のこの他の混
和物を使うことができることが理解されよう。この結果
得られるマトリクス２４は、方向２６に於る熱膨張係数
を２０乃至３０ｐｐｍ／℃にすることができる。マトリ
クス２４は、方向２８に於る熱膨張係数を８乃至１２ｐ
ｐｍ／℃にすることができる。この為、マトリクス２４
はチップ１２及び基板１４の中間で方向２６に膨張し、
方向２８にはコネクタ２０と共に膨張し、コネクタ２０
に対する応力除去をする。従って、マトリクス２４はコ
ネクタ２０が切離されないように保護をする。
【００２１】更に、マトリクス２４は８５℃／８５％
ＲＨで０．１％未満の吸水率を持つことができる。吸水
性が小さいことにより、チップ１２及び基板１４の間に
あるマトリクス２４の膨潤が最小限になる。この為、吸
水性が小さいことが、コネクタ２０がボンド・パッド１
６、１８から離れることを防止する。このような分離が
起ると、電気接続が切れる結果になる。
【００２２】マトリクス２４は溶融処理又はその他の周
知の方法を用いて混和することができる。液晶重合体及
び熱可塑性重合体の所望量は重量によって決定すること
ができる。溶融処理では、選ばれた量の液晶重合体及び
熱可塑性重合体を溶融させ、混合し、異なる温度で押出
成型することができる。押出成型した混和物を一様な厚
さを持つフィルムに圧延することができる。１実施例で
は、フィルムはチップ１２と基板１４の間の距離に近い
厚さを持つことができる。こうすると、集積回路チップ
１２と基板１４の間でコネクタ２０の周りにある空間を
埋めるような寸法及び形の切片にフィルムを切断するこ
とができる。従って、空所ができるとか、区域のカバー
が不完全あるいは一様でないとか、流動粘度が不適切で
あるとかの液体処理上の問題を避けることができる。更
に、液体並びに／又はペーストを局限された空間内に保
つのに必要な特別な装置を使う必要がない。
【００２３】図２はこの発明の別の実施例による集積回
路パッケージ４０を示す。集積回路パッケージ４０は集
積回路チップ４２と、それに向い合う基板４４で構成す
ることができる。集積回路チップ４２は、集積回路チッ
プ４２に電気結合された１つ又は更に多くのチップ・ボ
ンディング・パッド４６を持っていて良い。同様に、基
板４４は基板４４に電気結合された１つ又は更に多くの
基板ボンディング・パッド４８を持っていて良い。基板
１４について前に説明したように、基板４４は介在部
材、印刷配線板等であって良い。
【００２４】応力除去マトリクス５０が、集積回路チッ
プ４２を基板４４に電気結合する一連のコネクタ５２を
含んでいて良い。コネクタ５２は応力除去マトリクス５
０の中にランダムに分布していて良い。応力除去マトリ
クス５０は、チップ４２、コネクタ５２及び基板４４に
熱的並びに／又は機械的に接着させることができる。コ
ネクタ５２は、ボンディング・パッド４６、４８に電気
結合された導電性隆起部、ワイヤ、金属粒子、金属フレ
ーク等であって良い。１実施例では、導電性隆起部は、
夫々金属被覆プラスチック球５４で構成することができ
る。
【００２５】応力除去マトリクス５０は、応力除去マト
リクス２４について前に述べたようにして作ることがで
きる。従って、応力除去マトリクス５０は液晶重合体及
び熱可塑性重合体の混和物で構成することができる。１
実施例では、応力除去マトリクス５０は、チップ４２及
び基板４４と略平行な方向５６、即ち、マトリクスの平
面内にある方向に於る熱膨張係数が、方向５６に於るチ
ップ４２の熱膨張係数より大きく、且つ方向５６に於る
基板４４の熱膨張係数より小さくすることができる。こ
の実施例では、マトリクス５０は、方向５６に対して略
法線方向の方向５８に於る熱膨張係数が、方向５８に於
るコネクタ５２の熱膨張係数と大体同じであって良い。
【００２６】特定の実施例では、液晶重合体は、デュポ
ン社によって製造されるゼナイトであって良く、熱可塑
性物質は、ミツイ・トーアツ・ケミカルズ社によって製
造される不定形ＡＵＲＵＭ ＰＬ５００であって良い。
この実施例では、混和物は５‐３０％のゼナイト及び９
５‐７０％のＡＵＲＵＭ ＰＬ５００Ｍで構成すること
ができる。この発明の応力除去マトリクスに、液晶重合
体及び熱可塑性重合体のこの他の混和物を使うことがで
きることが理解されよう。こうして得られるマトリクス
５０は、方向５６に於る熱膨張係数を２０乃至３０ｐｐ
ｍ／℃にすることができる。マトリクス２４は、方向５
８に於る熱膨張係数を８乃至１２ｐｐｍ／℃にすること
ができる。従って、応力除去マトリクス５０が方向５８
にコネクタ５２と共に膨張し、チップ４２及び基板４４
の間で方向５６に膨張して、コネクタ５２に対して応力
除去をする。従って、マトリクス５０がコネクタ５２が
切離されないように保護する。
【００２７】更に、応力除去マトリクス５０は、８５℃
／８５％ ＲＨで０．１％未満の吸水率を持つことがで
きる。吸水性が小さいことは、チップ４２及び基板４４
の間でのマトリクス５０の膨潤を最小限に抑える。従っ
て、吸水性の小さいことが、コネクタ５２がボンド・パ
ッド４６、４８から離れることを防止する。このような
分離が起ると、電気接続が切れる。
【００２８】マトリクス２４について前に述べたよう
に、マトリクス５０は溶融処理を用いて混和することが
できる。混和物を一様な厚さを持つフィルムに圧延する
ことができ、金属被覆プラスチック球５４をフィルムに
加えることができる。前に述べたように、フィルムは、
チップと基板の間の距離に近い厚さを持つことができ
る。この為、チップと基板の間の空間を埋めるような寸
法及び形の切片にフィルムを切断することができる。
【００２９】図３は、この発明の応力除去マトリクスを
用いて集積回路チップをパッケージする為のジグ７０を
示す。ジグ７０はステンレス鋼で作ることができる。ジ
グ７０は上部７２及び下部７４を持っていて良い。下部
７４には集積回路チップ１２を受入れる凹部７８を設け
ることができる。低摩擦フィルム８０を凹部７８の中並
びに基板１４の上に設けることができる。低摩擦フィル
ム８０はジグ７０の上部７２及び下部７４が、熱処理の
際、集積回路チップ１２又は基板１４に応力を加えるこ
となく、膨張することができるようにする。１実施例で
は、低摩擦フィルム８０は、カプトンのようなポリイミ
ド・フィルムであって良い。この発明の範囲内で、この
他の種類の減摩フィルムを使うことができることが理解
されよう。
【００３０】集積回路チップ１２は、コネクタ２０をチ
ップ・ボンディング・パッド１６にはんだ付けすること
により、パッケージすることができる。前に述べたよう
に、応力除去マトリクス２４は、液晶重合体及び熱可塑
性重合体の混和物で構成することができる。応力除去マ
トリクス２４は、集積回路チップ１２と基板１４の間で
コネクタ２０の周りの空間を埋めるような寸法及び形の
予じめ成形したフィルムにすることができる。１実施例
では、予じめ成形されたフィルムは、チップ１２の寸法
であって良い。この実施例では、空所ができるとか、区
域のカバーが不完全又は一様でないとか、流動粘度が不
適切であるとかの液体処理上の問題を避けることができ
る。更に、液体並びに／又はペーストを局限された空間
内に保つ為に必要な特別な装置がもはや必要では無く、
チップの寸法を持つパッケージを作ることができる。
【００３１】コネクタ２０を受入れる為に、応力除去マ
トリクス２４に孔８２を穿孔又はその他の方法で形成す
ることができる。その後、応力除去マトリクス２４を集
積回路チップ１２の上に配置することができる。基板１
４を、基板ボンディング・パッド１８が応力除去マトリ
クス２４及びチップ・ボンディング・パッド１６の方を
向くようにして、凹部７６内に配置することができる。
【００３２】その後、ねじを使ってジグ７０を閉じるこ
とができる。ねじ８４の代りに、他の形式の閉鎖機構を
使ってもこの発明の範囲内であることが理解されよう。
更に、図３には２つのねじ８４しか示してないが、集積
回路チップ１２と基板１４の間で応力除去マトリクス２
４に均一な圧力をかけるのに必要な場合、更に追加のね
じをジグ７０に用いることができる。
【００３３】ジグ７０を熱処理して、応力除去マトリク
ス２４を集積回路チップ１２及び基板１４に結合するこ
とができる。１実施例では、集積回路チップ１２、マト
リクス２４及び基板１４を、２５０乃至３００℃の温
度、及び２００乃至４００ｐｓｉの圧力で、５乃至１５
分の期間の間、熱処理することができる。温度は傾斜型
で４５分の期間にわたって高め、傾斜型で２時間の期間
にわたって下げて、応力除去マトリクス２４内に奇形が
できるのを防止することができる。この過程は、マトリ
クスの熱可塑性成分にかなり依存する。
【００３４】熱処理の間に、応力除去マトリクス２４が
集積回路チップ１２及び基板１４に熱的並びに／又は機
械的に接着する。従って、マトリクス２４が、熱サイク
ルの間、集積回路パッケージ１０のコネクタ２０に対し
て応力除去作用をする。更に、はんだコネクタ２０をリ
フローさせて、基板ボンディング・パッド１８と結合さ
せることができる。この実施例では、マトリクス２４は
はんだのリフローと両立性を持つものにする。
【００３５】図２の集積回路チップ４２は、集積回路チ
ップ１２に対するのと略同じ過程を使って、パッケージ
することができる。しかし、この実施例では、コネクタ
５２は、応力除去マトリクス５０の予じめ成形されたフ
ィルム内に含めることができる。各々のコネクタ５２の
上部及び下部を予じめ成形されたフィルムから露出させ
て、集積回路チップ４２及び基板４４のボンディング・
パッド４６、４８と良好に接触させることができる。集
積回路チップ４２、応力除去マトリクス５０及び基板４
４を前に図３について説明したようにジグ７０内に配置
して熱処理し、マトリクス５０をチップ１２及び基板１
４に熱的並びに／又は機械的に接着させることができ
る。
【００３６】この発明をいくつかの実施例について説明
したが、当業者にはこの他の変更が容易に考えられよ
う。この発明は、このような変更も特許請求の範囲に含
まれるものとすることを承知されたい。
【００３７】以上の説明に関し、更に以下の項目を開示
する。 （１） 集積回路チップと、該チップに向い合う基板
と、前記チップと基板の間に配置され、前記チップを前
記基板に電気結合するコネクタと、該コネクタの周りに
配置されたマトリクスとを有し、該マトリクスは液晶重
合体及び熱可塑性重合体の混和物で構成されており、前
記マトリクスは、前記チップ並びに基板と略平行な方向
に於る熱膨張係数が、前記略平行な方向に於るチップの
熱膨張係数より大きく、且つ前記略平行な方向に於る前
記基板の熱膨張係数より小さく、前記マトリクスは、前
記略平行な方向に対して法線方向に於る熱膨張係数が、
該法線方向に於る前記コネクタの熱膨張係数と略同じで
ある集積回路パッケージ。
【００３８】（２） 第１項に記載の集積回路パッケー
ジに於て、前記略平行な方向に於る前記マトリクスの熱
膨張係数が８乃至１２ｐｐｍ／℃である集積回路パッケ
ージ。 （３） 第１項に記載の集積回路パッケージに於て、前
記法線方向に於るマトリクスの熱膨張係数が２０乃至３
０ｐｐｍ／℃である集積回路パッケージ。 （４） 第１項に記載の集積回路パッケージに於て、前
記マトリクスの吸水率が８５℃／８５％ ＲＨで０．１
％未満である集積回路パッケージ。 （５） 第１項に記載の集積回路パッケージに於て、前
記マトリクスが、再熱された時に再加工されるように作
用し得る熱可塑性フィルムである集積回路パッケージ。 （６） 第１項に記載の集積回路パッケージに於て、前
記コネクタが、前記チップに電気結合されたチップ・ボ
ンディング・パッド並びに前記基板に電気結合された基
板ボンディング・パッドに結合される導電性隆起部を有
する集積回路パッケージ。 （７） 第６項に記載の集積回路パッケージに於て、前
記導電性隆起部がはんだボールで構成される集積回路パ
ッケージ。 （８） 第１項に記載の集積回路パッケージに於て、前
記コネクタが、前記チップに電気結合されたチップ・ボ
ンディング・パッド並びに前記基板に電気結合された基
板ボンディング・パッドに対してプレスばめの少なくと
も１つの導電性隆起部を有する集積回路パッケージ。
【００３９】（９） 第８項に記載の集積回路パッケー
ジに於て、前記導電性隆起部が金属被覆プラスチック球
で構成される集積回路パッケージ。 （１０） 第８項に記載の集積回路パッケージに於て、
前記導電性隆起部が、前記チップ並びに基板に対して垂
直な金属のマイクロ・フィラメントで構成される集積回
路パッケージ。
【００４０】（１１） 集積回路チップをパッケージす
る為の予備成形フィルムに於て、液晶重合体及び熱可塑
性重合体の混和物で構成されたマトリクスを有し、該マ
トリクスはフィルムの平面内での熱膨張係数が８乃至１
２ｐｐｍ／℃であり、前記マトリクスはフィルムの平面
に対して法線方向の熱膨張係数が２０乃至３０ｐｐｍ／
℃である予備成形フィルム。
【００４１】（１２） 第１１項に記載の予備成形フィ
ルムに於て、前記マトリクスは、８５℃／８５％ ＲＨ
での吸水率が０．１％未満である予備成形フィルム。 （１３） 第１１項に記載の予備成形フィルムに於て、
前記マトリクスは再熱された時に再加工されるように作
用し得る熱可塑性フィルムである予備成形フィルム。
【００４２】（１４） 集積回路チップをパッケージす
る方法に於て、集積回路チップ及び基板の間に液晶重合
体及び熱可塑性重合体の混和物で構成されたマトリクス
を配置し、前記チップ及び基板をマトリクスに圧接し、
コネクタを用いて前記チップを基板と電気結合し、加圧
の下に前記チップ、マトリクス及び基板を熱処理して、
前記マトリクスを前記チップ並びに前記基板に結合する
工程を含む方法。
【００４３】（１５） 第１４項に記載の方法に於て、
前記フィルムが予備成形フィルムである方法。 （１６） 第１４項に記載の方法に於て、前記マトリク
スは、前記チップ及び基板に対して略平行な方向に於る
熱膨張係数が、前記略平行な方向に於るチップの熱膨張
係数より大きく、且つ前記略平行な方向に於る基板の熱
膨張係数より小さい方法。 （１７） 第１６項に記載の方法に於て、前記略平行な
方向に於るマトリクスの熱膨張係数が８乃至１２ｐｐｍ
／℃である方法。 （１８） 第１６項に記載の方法に於て、前記略平行な
方向に対して法線方向のマトリクスの熱膨張係数が該法
線方向に於るコネクタの熱膨張係数と略同じである方
法。 （１９） 第１８項に記載の方法に於て、前記法線方向
に於るマトリクスの熱膨張係数が２０乃至３０ｐｐｍ／
℃である方法。
【００４４】（２０） 第１４項に記載の方法に於て、
前記マトリクスの吸水率が８５℃／８５％ ＲＨで０．
１％未満である方法。 （２１） 第１４項に記載の方法に於て、加圧の下に前
記チップ、マトリクス及び基板を熱処理する工程が、２
５０乃至３３０℃の温度並びに２００乃至４００ｐｓｉ
の圧力で、５乃至１５分の間、前記チップ、マトリクス
及び基板を処理することを含む方法。
【００４５】（２２） 集積回路パッケージ１０、４０
が集積回路チップ１２、４２及びチップ１２、４２と向
い合う基板１４、４４で構成し得る。コネクタ２０、５
２をチップ１２、４２及び基板１４、４４の間に配置し
て、チップ１２、４２を基板１４、４４に電気結合する
ことができる。マトリクス２４、５０をコネクタ２０、
５２の周りに配置することができる。マトリクス２４、
５０は液晶重合体及び熱可塑性重合体の混和物で構成す
ることができる。マトリクス２４、５０はチップ１２、
４２及び基板１４、４４に対して略平行な方向２６、５
６に於る熱膨張係数を、前記略平行な方向２６、５６に
於るチップ１２、４２の熱膨張係数より大きく、且つ基
板１４、４４の熱膨張係数より小さくすることができ
る。前記略平行な方向２６、５６に対して法線方向の方
向２８、５８では、マトリクス２４、５０の膨張係数を
コネクタ２０、５２の膨張係数と大体同じにすることが
できる。
【図面の簡単な説明】
【図１】この発明の１実施例による集積回路パッケージ
を示す簡略断面図。
【図２】この発明の別の実施例による集積回路パッケー
ジを示す簡略断面図。
【図３】この発明の１実施例に従って図１の集積回路を
パッケージするジグを示す簡略断面図。
【符号の説明】
１２ 集積回路チップ １４ 基板 ２０ コネクタ ２４ 応力除去マトリクス

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップと、 前記チップに向い合う基板と、 前記チップと基板の間に配置され、前記チップを前記基
    板に電気結合するコネクタと、 前記コネクタの周りに配置されたマトリクスとを有し、
    前記マトリクスは液晶重合体及び熱可塑性重合体の混和
    物で構成されており、 前記マトリクスは、前記チップ並びに基板と略平行な方
    向に於る熱膨張係数が、前記略平行な方向に於るチップ
    の熱膨張係数より大きく、且つ前記略平行な方向に於る
    前記基板の熱膨張係数より小さく、 前記マトリクスは、前記略平行な方向に対して法線方向
    に於る熱膨張係数が、前記法線方向に於る前記コネクタ
    の熱膨張係数と略同じである集積回路パッケージ。
  2. 【請求項２】 集積回路チップをパッケージする方法に
    於て、 集積回路チップ及び基板の間に液晶重合体及び熱可塑性
    重合体の混和物で構成されたマトリクスを配置し、 前記チップ及び基板をマトリクスに圧接し、 コネクタを用いて前記チップを基板と電気結合し、 加圧の下に前記チップ、マトリクス及び基板を熱処理し
    て、前記マトリクスを前記チップ並びに前記基板に結合
    する工程を含む方法。
JP9324901A 1996-11-27 1997-11-26 集積回路パッケージ及びパッケージング方法 Ceased JPH10163249A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3181396P 1996-11-27 1996-11-27
US031813 1996-11-27

Publications (1)

Publication Number Publication Date
JPH10163249A true JPH10163249A (ja) 1998-06-19

Family

ID=21861539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9324901A Ceased JPH10163249A (ja) 1996-11-27 1997-11-26 集積回路パッケージ及びパッケージング方法

Country Status (6)

Country Link
US (1) US5894173A (ja)
EP (1) EP0845806A1 (ja)
JP (1) JPH10163249A (ja)
KR (1) KR19980042761A (ja)
SG (1) SG53123A1 (ja)
TW (1) TW399272B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127113A (ja) * 1999-10-26 2001-05-11 Nec Corp 表面実装型半導体装置の実装構造

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
US6351393B1 (en) 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6373717B1 (en) 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6274474B1 (en) * 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
US6538213B1 (en) 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
US6720502B1 (en) * 2000-05-15 2004-04-13 International Business Machine Corporation Integrated circuit structure
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
US6502926B2 (en) 2001-01-30 2003-01-07 Lexmark International, Inc. Ink jet semiconductor chip structure
US7023707B2 (en) * 2003-01-30 2006-04-04 Endicott Interconnect Technologies, Inc. Information handling system
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US7170306B2 (en) * 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
US20040240188A1 (en) * 2003-05-28 2004-12-02 Cromwell Stephen Daniel Protective coating for attach hardware for circuits
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7119449B2 (en) * 2003-12-08 2006-10-10 Delphi Technologies, Inc. Enhancement of underfill physical properties by the addition of thermotropic cellulose
US7332818B2 (en) * 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
TWI457193B (zh) * 2006-03-02 2014-10-21 Sumitomo Heavy Industries Stage device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
DE3737889A1 (de) * 1987-11-07 1989-05-18 Basf Ag Leiterplattensubstrate mit verbesserter waermeleitfaehigkeit
EP0340492A3 (en) * 1988-05-02 1990-07-04 International Business Machines Corporation Conformal sealing and interplanar encapsulation of electronic device structures
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
JPH08293579A (ja) * 1995-04-24 1996-11-05 Japan Gore Tex Inc マルチチップモジュール
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5709960A (en) * 1996-06-21 1998-01-20 Motorola, Inc. Mold compound

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127113A (ja) * 1999-10-26 2001-05-11 Nec Corp 表面実装型半導体装置の実装構造

Also Published As

Publication number Publication date
TW399272B (en) 2000-07-21
KR19980042761A (ko) 1998-08-17
US5894173A (en) 1999-04-13
EP0845806A1 (en) 1998-06-03
SG53123A1 (en) 1998-09-28

Similar Documents

Publication Publication Date Title
JPH10163249A (ja) 集積回路パッケージ及びパッケージング方法
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6900534B2 (en) Direct attach chip scale package
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
US6940162B2 (en) Semiconductor module and mounting method for same
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US7276400B2 (en) Methods of making microelectronic packages with conductive elastomeric posts
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
EP1198005A1 (en) Semiconductor module and method of mounting
US20050040518A1 (en) Process and electronic assembly for removing heat from a circuit device
JP2953076B2 (ja) 半導体素子の実装構造体
JPH1079405A (ja) 半導体装置およびそれが実装された電子部品
US6979600B2 (en) Apparatus and methods for an underfilled integrated circuit package
US6259155B1 (en) Polymer enhanced column grid array
JP2003518743A (ja) 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
US5583747A (en) Thermoplastic interconnect for electronic device and method for making
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6649833B1 (en) Negative volume expansion lead-free electrical connection
US6096578A (en) Stress relief matrix for integrated circuit packaging
JPH0529390A (ja) マルチチツプモジユールの製造方法
JP2970548B2 (ja) 半導体装置
JPH02105446A (ja) 混成集積回路
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071026

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20080222