JPH10154139A - フェイルカウント方法及びその装置 - Google Patents

フェイルカウント方法及びその装置

Info

Publication number
JPH10154139A
JPH10154139A JP8314795A JP31479596A JPH10154139A JP H10154139 A JPH10154139 A JP H10154139A JP 8314795 A JP8314795 A JP 8314795A JP 31479596 A JP31479596 A JP 31479596A JP H10154139 A JPH10154139 A JP H10154139A
Authority
JP
Japan
Prior art keywords
fail
matrix
fail bit
bit matrix
origin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8314795A
Other languages
English (en)
Other versions
JP3642904B2 (ja
Inventor
Teruaki Fujiwara
輝明 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP31479596A priority Critical patent/JP3642904B2/ja
Priority to US08/970,877 priority patent/US5983372A/en
Priority to DE19752212A priority patent/DE19752212B4/de
Publication of JPH10154139A publication Critical patent/JPH10154139A/ja
Application granted granted Critical
Publication of JP3642904B2 publication Critical patent/JP3642904B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Complex Calculations (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 フェイルカウントの並列処理を可能にして処
理時間を短縮したフェイルカウント方法及びその装置を
提供する。 【解決手段】 ロウアドレス、およびカラムアドレスに
よって設定される複数のメモリセルを備えた半導体メモ
リに関して、メモリセルの不良判定結果であるフェイル
データからメモリセルのフェイル数を求めるフェイルカ
ウント方法において、ロウアドレス、およびカラムアド
レスによって特定される位置にメモリセルの不良判定結
果を要素として書き込んだ任意の次数の正方行列からな
るフェイルビット行列を作成し、フェイルビット行列を
その次数倍にして、次数倍されたフェイルビット行列か
ら離散的コサイン変換することで得られる行列の原点の
値を算出し、原点の値をフェイル数として出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体メモリの不良
解析時に利用されるメモリセルのフェイル数（不良数）
を算出するためのフェイルカウント方法及びその装置に
関するものである。
【０００２】
【従来の技術】半導体メモリの試験を行う半導体メモリ
試験装置には、測定した半導体メモリの不良情報（フェ
イルデータ）を格納する不良解析メモリを備えている。
不良解析メモリに格納されたフェイルデータはフェイル
カウント装置によって処理され、フェイル数が算出され
て、良品／不良品の判定、あるいは半導体メモリ試験装
置が有する所定のアプリケーションで利用されている。
【０００３】この不良解析メモリを用いてフェイル数を
求める従来のフェイルカウント方法では、フェイルカウ
ント装置に不良解析メモリのアドレスを順番に発生する
パターンジェネレータを備え、パターンジェネレータの
出力を不良解析メモリに印加して全アドレスをスキャン
し、不良解析メモリの内容をそれぞれ読み出し、読み出
したフェイルデータから「不良」を表す”１”（ハイレ
ベル信号）のデータの数をカウントしていた。
【０００４】なお、半導体メモリが複数ビット単位で読
み書き可能な多ビット構成の場合、各複数ビット単位毎
に同時にアドレスが印加されるので、一回のスキャンで
全ビットの内容が読み出され、フェイル数が算出されて
いた。
【０００５】
【発明が解決しようとする課題】しかしながら上記した
ような従来のフェイルカウント方法では、被試験素子で
ある半導体メモリのメモリ容量の増大に伴い、ＳＲＡＭ
等の高価なメモリを使用している不良解析メモリのメモ
リ容量も増大し、半導体メモリ試験装置の部品コストが
増大するとともに、処理時間が長くなるという問題があ
った。
【０００６】処理時間を短縮するためには、例えば不良
解析メモリの全アドレスを複数の範囲に分割して、それ
らを同時にスキャンし、読み出したフェイルデータを並
列に処理することが考えられるが、パターンジェネレー
タによって全アドレスをスキャンする従来の方法では、
各範囲毎のアドレスを同時にスキャンして、その内容を
読み出すことができないため、並列処理ができず、処理
時間を短縮することが困難であるという問題があった。
【０００７】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、フェイ
ル数を並列処理によって求めることができるようにし
て、処理時間を短縮したフェイルカウント方法及びその
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明のフェイルカウント方法は、ロウアドレス、およ
びカラムアドレスによって設定される複数のメモリセル
を備えた半導体メモリの、前記メモリセルの不良判定結
果であるフェイルデータから前記メモリセルのフェイル
数を求めるフェイルカウント方法において、前記ロウア
ドレス、および前記カラムアドレスによって特定される
位置に前記メモリセルの不良判定結果を要素として書き
込んだ、任意の次数の正方行列からなるフェイルビット
行列を作成し、前記フェイルビット行列を該次数倍し、
該次数倍されたフェイルビット行列から離散的コサイン
変換することで得られる行列の原点の値を算出し、前記
原点の値を前記フェイル数として出力することを特徴と
する。
【０００９】また、ロウアドレス、およびカラムアドレ
スによって設定される複数のメモリセルを備えた半導体
メモリの、前記メモリセルの不良判定結果であるフェイ
ルデータから前記メモリセルの不良数を算出するフェイ
ルカウント方法において、前記ロウアドレス、および前
記カラムアドレスによって特定される位置に前記メモリ
セルの不良判定結果を要素として書き込んだ、任意の次
数の正方行列からなる複数のフェイルビット行列を作成
し、複数の前記フェイルビット行列を、それぞれの次数
倍にし、該次数倍されたフェイルビット行列から離散的
コサイン変換することで得られる行列の原点の値を、複
数の前記フェイルビット行列毎にそれぞれ算出し、複数
の前記フェイルビット行列毎に算出された前記原点の値
をそれぞれ加算してフェイル数として出力することを特
徴とする。
【００１０】また、本発明のフェイルカウント装置は、
ロウアドレス、およびカラムアドレスによって設定され
る複数のメモリセルを備えた半導体メモリの、前記メモ
リセルの不良判定結果であるフェイルデータから前記メ
モリセルの不良数を算出するフェイルカウント装置にお
いて、前記ロウアドレス、および前記カラムアドレスに
よって特定される位置に前記メモリセルの不良判定結果
が要素として書き込んだ、任意の次数の正方行列からな
るフェイルビット行列を作成するフェイルビット行列作
成手段と、前記フェイルビット行列を該次数倍にし、該
次数倍されたフェイルビット行列から離散的コサイン変
換することで得られる行列の原点の値を算出するＤＣＴ
演算手段と、前記原点の値をフェイル数として出力する
フェイル数抽出手段と、を有することを特徴とする。
【００１１】また、ロウアドレス、およびカラムアドレ
スによって設定される複数のメモリセルを備えた半導体
メモリの、前記メモリセルの不良判定結果であるフェイ
ルデータから前記メモリセルの不良数を算出するフェイ
ルカウント装置において、前記ロウアドレス、および前
記カラムアドレスによって特定される位置にメモリセル
の不良判定結果を要素として書き込んだ、任意の次数の
正方行列からなる複数のフェイルビット行列を作成する
フェイルビット行列作成手段と、複数の前記フェイルビ
ット行列を、それぞれの次数倍にし、該次数倍されたフ
ェイルビット行列から離散的コサイン変換することで得
られる行列の原点の値を、複数の前記フェイルビット行
列毎にそれぞれ算出するＤＣＴ演算手段と、複数の前記
フェイルビット行列毎に算出された前記原点の値をそれ
ぞれ加算してフェイル数として出力するるフェイル数抽
出手段と、を有することを特徴とする。
【００１２】上記のようなフェイルカウント方法及びそ
の装置は、ＤＣＴ演算手段によってフェイルビット行列
を次数倍し、次数倍されたフェイルビット行列から離散
的コサイン変換することで得られる行列の原点の値を算
出する。このとき、この原点の値がフェイル数となる。
したがって、フェイルビット行列を複数の正方行列に分
割しても、同様の処理をそれぞれの正方行列について行
えば半導体メモリを構成するメモリセルの総フェイル数
を求めることができる。したがって、フェイル数をＤＣ
Ｔ変換の並列処理で求めることができる。
【００１３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【００１４】まず最初に、本発明のフェイルカウント方
法で用いる離散的コサイン変換（以下、ＤＣＴ（Ｄｉｓ
ｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）変換
と称す）について説明する。
【００１５】ＤＣＴ変換は、よく知られた高速フーリエ
変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓ
ｆｏｒｍ）と同じ種類の直交変換に属している。したが
って、入力された信号を複数の周波数成分で表す手法の
ひとつである。
【００１６】なお、ＦＦＴがＸ軸、およびＹ軸の要素か
らなる２次元の信号を直交変換するのに対して、ＤＣＴ
変換はＸ軸、Ｙ軸、およびＺ軸の要素からなる３次元の
信号の直交変換を行う手法である。また、ＤＣＴ変換は
可逆変換であるので、ＤＣＴ逆変換を行うことで損失も
なく元の入力信号に再生することができる。
【００１７】ＤＣＴ変換の代表的な使用例は、ＪＰＥＧ
によるカラー画像信号の圧縮技術等に見られる。
【００１８】以下にＤＣＴ変換とその逆変換の式を示
す。なお、以下の式は、複数のピクセル（ｘ、ｙ）から
構成されるＮ次の正方行列として表現される画像信号を
ＤＣＴ変換する場合の式である。
【００１９】ＤＣＴ変換は、
【００２０】
【数１】 また、ＤＣＴ逆変換は、
【００２１】
【数２】 で表される。
【００２２】なお、式中の（ｉ、ｊ）はＤＣＴ変換によ
って得られるＤＣＴ行列の各要素の位置を示す正数であ
る。
【００２３】ここで、ＤＣＴ行列の要素（０、０）（ｉ
＝０、ｊ＝０：以下、原点と称す）は、ＤＣＴ変換前の
信号の平均値（直流成分）を示している。
【００２４】ＤＣＴ行列の各要素は、分解された各周波
数成分のエネルギー量を示し、原点から離れた位置にあ
る要素の値ほど、より高い周波数成分のエネルギー量を
示している。
【００２５】次に、上記ＤＣＴ変換を用いてフェイル数
を求める本発明のフェイルカウント方法について説明す
る。
【００２６】半導体メモリが複数ビット単位で読み書き
可能な多ビット構成の場合、フェイルデータは、ロウア
ドレス、カラムアドレスによって特定される２次元の平
面上に、それぞれ「良」を表す”０”、または「不良」
を表す”１”が書き込まれた３次元のデータとして表す
ことができる。これをフェイルビット行列と呼ぶ。
【００２７】図１は本発明のフェイルカウント装置の構
成を示すブロック図である。また、図２はフェイルビッ
ト行列の例を示す行列式である。
【００２８】図１において、フェイルカウント装置１
は、入力されたフェイルデータからフェイルビット行列
を作成するフェイルビット行列作成手段１１と、フェイ
ルビット行列をＤＣＴ変換して得られるＤＣＴ行列の原
点の値を算出するＤＣＴ演算手段１２と、ＤＣＴ演算手
段で算出したＤＣＴ行列の原点の値を基にフェイル数を
出力するフェイル数抽出手段１３とによって構成されて
いる。
【００２９】なお、これらの手段はＣＰＵおよび演算に
必要なメモリを備えたコンピュータ等の処理装置によっ
て構成することもできる。
【００３０】このような構成において、まず、フェイル
ビット行列作成手段１１は、フェイルデータから図２に
示すようなＮ次の正方行列からなるフェイルビット行列
を作成する。
【００３１】次に、ＤＣＴ演算手段１２は、図２に示す
ように、フェイルビット行列作成手段１１で作成された
フェイルビット行列にその次数Ｎを乗算する（次数倍す
る）。このとき、フェイルビット行列の”１”の要素は
それぞれ”Ｎ”になる。そして、Ｎ倍されたフェイルビ
ット行列を上記ＤＣＴ変換式を用いてＤＣＴ変換し、Ｄ
ＣＴ行列の原点の値を算出する（フェイルビット行列の
各要素（ｘ、ｙ）を式中のｐｉｘｅｌ（ｘ、ｙ）に置き
換えて計算する）。
【００３２】算出されたＤＣＴ行列の原点の値はフェイ
ルビット行列の”０”以外の要素の個数、すなわちフェ
イル数と等しくなる。フェイル数抽出手段１３はこのＤ
ＣＴ行列の原点の値をフェイル数として出力する。
【００３３】ここで、フェイルビット行列作成手段１１
は、被試験メモリの全アドレスをスキャンして得られる
フェイルビット行列を、任意の次数の正方行列からなる
複数のフェイルビット行列に分割してもよい。このと
き、ＤＣＴ演算手段１２は分割された各フェイルビット
行列毎にその次数Ｎを乗算し、分割されたフェイルビッ
ト行列毎にＤＣＴ変換を行ってＤＣＴ行列の原点の値を
それぞれ算出する。そして、算出された各ＤＣＴ行列の
原点の値をフェイル数抽出手段１３で加算すれば、被試
験メモリを構成するメモリセルの総フェイル数を求める
ことができる。
【００３４】したがって、複数のＤＣＴ変換を並列に、
かつ同時に行うことでフェイル数を求めることができる
ため、フェイルカウントの処理時間が短縮される。
【００３５】なお、このような構成にすると、被試験メ
モリから出力されるフェイルデータから直接フェイル数
を求めることができる。この場合、不良解析メモリが不
要になるため、半導体メモリ試験装置の部品コストを低
減することができる。
【００３６】また、フェイルビット行列作成手段１１、
ＤＣＴ演算手段１２、およびフェイル数抽出手段１３の
代りにＣＰＵ、演算に必要なメモリ、およびディスプレ
イ等のＩ／Ｏ装置を備えたコンピュータを用い、ソフト
ウェアによる処理でフェイル数を求めてもよい。このよ
うな場合でも、被試験メモリから出力されるフェイルデ
ータから直接フェイル数を求めることが可能になり、デ
ィスプレイ上に表示されたフェイルカウント結果をすぐ
に確認することができる。
【００３７】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【００３８】ロウアドレス、およびカラムアドレスによ
って特定される位置にメモリセルの不良判定結果を要素
として書き込んだ、任意の次数の正方行列からなるフェ
イルビット行列を作成し、フェイルビット行列をその次
数倍にし、次数倍されたフェイルビット行列から離散的
コサイン変換することで得られる行列の原点の値を算出
し、原点の値をフェイル数として出力することで、フェ
イル数を並列処理によって求めることができるため、フ
ェイルカウントの処理時間が短縮される。
【００３９】また、被試験メモリから出力されるフェイ
ルデータから直接フェイル数を求めることができる。こ
の場合、不良解析メモリが不要になるため、半導体メモ
リ試験装置の部品コストを低減することができる。
【図面の簡単な説明】
【図１】本発明のフェイルカウント装置の構成を示すブ
ロック図である。
【図２】フェイルビット行列の例を示す行列式である。
【符号の説明】
１ フェイルカウント装置 １１ フェイルビット行列作成手段 １２ ＤＣＴ演算手段 １３ フェイル数抽出手段

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ロウアドレス、およびカラムアドレスに
    よって設定される複数のメモリセルを備えた半導体メモ
    リの、前記メモリセルの不良判定結果であるフェイルデ
    ータから前記メモリセルのフェイル数を求めるフェイル
    カウント方法において、 前記ロウアドレス、および前記カラムアドレスによって
    特定される位置に前記メモリセルの不良判定結果を要素
    として書き込んだ、任意の次数の正方行列からなるフェ
    イルビット行列を作成し、 前記フェイルビット行列を該次数倍し、 該次数倍されたフェイルビット行列から離散的コサイン
    変換することで得られる行列の原点の値を算出し、 前記原点の値を前記フェイル数として出力することを特
    徴とするフェイルカウント方法。
  2. 【請求項２】 ロウアドレス、およびカラムアドレスに
    よって設定される複数のメモリセルを備えた半導体メモ
    リの、前記メモリセルの不良判定結果であるフェイルデ
    ータから前記メモリセルの不良数を算出するフェイルカ
    ウント方法において、 前記ロウアドレス、および前記カラムアドレスによって
    特定される位置に前記メモリセルの不良判定結果を要素
    として書き込んだ、任意の次数の正方行列からなる複数
    のフェイルビット行列を作成し、 複数の前記フェイルビット行列を、それぞれの次数倍に
    し、 該次数倍されたフェイルビット行列から離散的コサイン
    変換することで得られる行列の原点の値を、複数の前記
    フェイルビット行列毎にそれぞれ算出し、 複数の前記フェイルビット行列毎に算出された前記原点
    の値をそれぞれ加算してフェイル数として出力すること
    を特徴とするフェイルカウント方法。
  3. 【請求項３】 ロウアドレス、およびカラムアドレスに
    よって設定される複数のメモリセルを備えた半導体メモ
    リの、前記メモリセルの不良判定結果であるフェイルデ
    ータから前記メモリセルの不良数を算出するフェイルカ
    ウント装置において、 前記ロウアドレス、および前記カラムアドレスによって
    特定される位置に前記メモリセルの不良判定結果が要素
    として書き込んだ、任意の次数の正方行列からなるフェ
    イルビット行列を作成するフェイルビット行列作成手段
    と、 前記フェイルビット行列を該次数倍にし、該次数倍され
    たフェイルビット行列から離散的コサイン変換すること
    で得られる行列の原点の値を算出するＤＣＴ演算手段
    と、 前記原点の値をフェイル数として出力するフェイル数抽
    出手段と、を有することを特徴とするフェイルカウント
    装置。
  4. 【請求項４】 ロウアドレス、およびカラムアドレスに
    よって設定される複数のメモリセルを備えた半導体メモ
    リの、前記メモリセルの不良判定結果であるフェイルデ
    ータから前記メモリセルの不良数を算出するフェイルカ
    ウント装置において、 前記ロウアドレス、および前記カラムアドレスによって
    特定される位置にメモリセルの不良判定結果を要素とし
    て書き込んだ、任意の次数の正方行列からなる複数のフ
    ェイルビット行列を作成するフェイルビット行列作成手
    段と、 複数の前記フェイルビット行列を、それぞれの次数倍に
    し、該次数倍されたフェイルビット行列から離散的コサ
    イン変換することで得られる行列の原点の値を、複数の
    前記フェイルビット行列毎にそれぞれ算出するＤＣＴ演
    算手段と、 複数の前記フェイルビット行列毎に算出された前記原点
    の値をそれぞれ加算してフェイル数として出力するるフ
    ェイル数抽出手段と、を有することを特徴とするフェイ
    ルカウント装置。
JP31479596A 1996-11-26 1996-11-26 フェイルカウント方法及びその装置 Expired - Fee Related JP3642904B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31479596A JP3642904B2 (ja) 1996-11-26 1996-11-26 フェイルカウント方法及びその装置
US08/970,877 US5983372A (en) 1996-11-26 1997-11-14 Failure counting method and device
DE19752212A DE19752212B4 (de) 1996-11-26 1997-11-25 Störereigniszählvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31479596A JP3642904B2 (ja) 1996-11-26 1996-11-26 フェイルカウント方法及びその装置

Publications (2)

Publication Number Publication Date
JPH10154139A true JPH10154139A (ja) 1998-06-09
JP3642904B2 JP3642904B2 (ja) 2005-04-27

Family

ID=18057699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31479596A Expired - Fee Related JP3642904B2 (ja) 1996-11-26 1996-11-26 フェイルカウント方法及びその装置

Country Status (3)

Country Link
US (1) US5983372A (ja)
JP (1) JP3642904B2 (ja)
DE (1) DE19752212B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386627B1 (ko) * 2001-02-20 2003-06-02 주식회사 하이닉스반도체 반도체 메모리 테스트 회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306793A (ja) * 1998-04-27 1999-11-05 Advantest Corp 不良解析方法および装置
US6553521B1 (en) * 2000-02-24 2003-04-22 Infineon Technologies, Richmond L.P. Method for efficient analysis semiconductor failures
DE10127352A1 (de) * 2001-06-06 2003-01-23 Infineon Technologies Ag Verfahren und Vorrichtung zur Fehleranalyse von physikalischen Teilobjekten, welche in einem physikalischen Objekt in Form einer Matrix angeordnet sind, Computerlesbares Speichermedium und Computerprogramm-Element
DE10133689C2 (de) * 2001-07-11 2003-12-18 Infineon Technologies Ag Testverfahren und Testvorrichtung für elektronische Speicher
US6751760B2 (en) * 2001-11-20 2004-06-15 Chipmos Technologies Inc. Method and system for performing memory repair analysis

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184700A (ja) * 1988-01-11 1989-07-24 Advantest Corp メモリ試験装置
JP2842923B2 (ja) * 1990-03-19 1999-01-06 株式会社アドバンテスト 半導体メモリ試験装置
JPH09147600A (ja) * 1995-11-29 1997-06-06 Advantest Corp 半導体試験用救済アドレス解析方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386627B1 (ko) * 2001-02-20 2003-06-02 주식회사 하이닉스반도체 반도체 메모리 테스트 회로

Also Published As

Publication number Publication date
US5983372A (en) 1999-11-09
DE19752212B4 (de) 2006-02-02
DE19752212A1 (de) 1998-05-28
JP3642904B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
US6366995B1 (en) System and a method for defining transforms of memory device addresses
JPH0715707B2 (ja) 高解像度画像圧縮方法及び装置
JP3642904B2 (ja) フェイルカウント方法及びその装置
JPH11306793A (ja) 不良解析方法および装置
JP2000105832A (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JPH0310380A (ja) 画像変換回路
CN113160126B (zh) 硬件木马检测方法、装置、计算机设备和存储介质
CN111597096B (zh) 一种基准测试方法、系统及终端设备
US20200195416A1 (en) Efficient computation of univariate statistical moments for side channel vulnerability evaluation
JPS62107386A (ja) 画像マツチング方法
CN116527908B (zh) 运动场估计方法、装置、计算机设备和存储介质
CN117311650B (zh) 显示模块验证方法、系统和装置
CN114579926B (zh) 约化密度矩阵重构方法、装置、设备、介质和程序产品
WO2021229901A1 (ja) 画像検査装置、画像検査方法及び学習済みモデル生成装置
CN116486879B (zh) 失效分析方法及装置、可读存储介质、终端
Lu et al. Bilinear Interpolation Algorithm Based on Verilog
CN118313208A (zh) 元器件可靠性确定方法、装置和计算机设备
JP3127089B2 (ja) 画像処理装置及び画像処理方法
JP2003234267A (ja) 電子ビーム露光装置および電子ビーム露光方法
CN117132765A (zh) 一种cad档文件的处理方法、装置、设备和存储介质
CN115713574A (zh) Ct图像生成方法、装置、ct系统、设备、介质和程序产品
CN117130881A (zh) 页面性能测试方法、装置、计算机设备和存储介质
CN113609720A (zh) 一种有限元分析的主从自由度处理方法、设备及存储介质
IL308017A (en) Device and method for data processing, system and method for evaluating charged particles
CN115563107A (zh) 一种连续型栅格数据的存储及读取方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees