JPH10135696A - Wiring board - Google Patents

Wiring board

Info

Publication number
JPH10135696A
JPH10135696A JP8303495A JP30349596A JPH10135696A JP H10135696 A JPH10135696 A JP H10135696A JP 8303495 A JP8303495 A JP 8303495A JP 30349596 A JP30349596 A JP 30349596A JP H10135696 A JPH10135696 A JP H10135696A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
pattern
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8303495A
Other languages
Japanese (ja)
Inventor
Katsunori Takahashi
克規 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8303495A priority Critical patent/JPH10135696A/en
Publication of JPH10135696A publication Critical patent/JPH10135696A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of a positional deviation between a wiring pattern and an electronic parts positioning pattern. SOLUTION: On a wiring board 21 on the upper surface of which a wiring pattern composed of connecting pads 23 and draw around cories 24 is provided and, at the same time, an electronic parts mounting area 22 is provided as shown by the two-dot chain line, a dummy wiring pattern is formed around the periphery of the area 22 simultaneously with the wiring pattern of the same material as that of the wiring pattern, and an electronic parts positioning pattern 26 is formed of the dummy pattern. Therefore, the occurrence of a positional deviation between the wiring pattern and the electronic parts positioning pattern 26 can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は配線基板に関す
る。[0001] The present invention relates to a wiring board.

【０００２】[0002]

【従来の技術】配線基板には種々のものがあるが、一般
に、その上面や下面にＬＳＩチップ（半導体チップ）等
の他の電子部品を位置決めして搭載する場合が多い。図
３は従来のこのような配線基板の一例を示したものであ
る。この配線基板１では、上面の所定の箇所における二
点鎖線によって囲まれた部分が方形状の電子部品搭載領
域２となっている。配線基板１の上面には、電子部品搭
載領域２内に複数の接続パッド３が格子状に配列された
状態で設けられ、電子部品搭載領域２外に図示しない外
部配線パターンが設けられ、複数の接続パッド３の一部
と外部配線パターンとの間に引き回し線４が設けられて
いる。また、接続パッド３にはそれ自身にスルーホール
５が形成されて配線基板１の下面に設けられた図示しな
い引き回し線に接続されているものや、接続パッド３同
士が引き回し線４を介して接続されているものがある。2. Description of the Related Art There are various types of wiring boards. Generally, other electronic components such as LSI chips (semiconductor chips) are often positioned and mounted on the upper and lower surfaces thereof. FIG. 3 shows an example of such a conventional wiring board. In this wiring board 1, a portion surrounded by a two-dot chain line at a predetermined location on the upper surface is a rectangular electronic component mounting area 2. On the upper surface of the wiring board 1, a plurality of connection pads 3 are provided in the electronic component mounting area 2 in a state of being arranged in a lattice, and an external wiring pattern (not shown) is provided outside the electronic component mounting area 2. A routing line 4 is provided between a part of the connection pad 3 and the external wiring pattern. The connection pad 3 has a through hole 5 formed therein and is connected to a not-shown lead wire provided on the lower surface of the wiring board 1, or the connection pad 3 is connected to each other via the lead wire 4. There are things that are.

【０００３】次に、図４はこのような配線基板上にＬＳ
Ｉチップを搭載したものの一例を示したものである。こ
の場合、ＣＳＰ(chip size package)と呼ばれるＬＳＩ
チップの搭載技術を用い、ＬＳＩチップ６を配線基板１
上に直接搭載するのではなく、サブ配線基板（インタポ
ーザ）７を介して搭載している。サブ配線基板７の上面
にはＬＳＩチップ６が搭載されている。サブ配線基板７
の下面全体にはほぼ球状のハンダバンプ８が格子状に配
列された状態で設けられている。ＬＳＩチップ６のバン
プ９とハンダバンプ８における相対応するもの同士は、
それぞれサブ配線基板７内に形成された図示しない内部
導通部を介して接続されている。そして、配線基板１の
電子部品搭載領域２にサブ配線基板７を位置決めして載
置し、リフローすることにより配線基板１上にサブ配線
基板７を搭載している。この場合、配線基板１の接続パ
ッド３にサブ配線基板７の対応するハンダバンプ８が接
続されている。FIG. 4 shows an LS on such a wiring board.
1 shows an example in which an I chip is mounted. In this case, an LSI called a CSP (chip size package)
The LSI chip 6 is connected to the wiring board 1 by using the chip mounting technology.
It is not mounted directly on the top but mounted via a sub-wiring board (interposer) 7. An LSI chip 6 is mounted on the upper surface of the sub wiring board 7. Sub wiring board 7
Are provided on the entire lower surface thereof in a state in which substantially spherical solder bumps 8 are arranged in a grid pattern. The corresponding ones of the bumps 9 and the solder bumps 8 of the LSI chip 6
Each of them is connected via an internal conducting portion (not shown) formed in the sub-wiring board 7. Then, the sub-wiring board 7 is positioned and mounted on the electronic component mounting area 2 of the wiring board 1, and the sub-wiring board 7 is mounted on the wiring board 1 by reflow. In this case, the corresponding solder bumps 8 of the sub-wiring board 7 are connected to the connection pads 3 of the wiring board 1.

【０００４】ところで、配線基板１の電子部品搭載領域
２にサブ配線基板７を位置決めする場合には、電子部品
搭載領域２の外側に枠状の電子部品位置決め用パターン
１０をインキを用いたスクリーン印刷により形成し、サ
ブ配線基板７を電子部品位置決め用パターン１０の内側
に収まるように、目視または画像処理装置によって認識
しながら配置している。When positioning the sub-wiring board 7 in the electronic component mounting area 2 of the wiring board 1, a frame-shaped electronic component positioning pattern 10 is screen-printed using ink outside the electronic component mounting area 2. The sub-wiring board 7 is arranged so as to fit inside the electronic component positioning pattern 10 while visually recognizing or by an image processing apparatus.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、従来の
このような配線基板では、配線基板１上に電子部品位置
決め用パターン１０をスクリーン印刷により形成してい
るが、スクリーン印刷の精度には限界があるので、配線
パターンと電子部品位置決め用パターン１０との間に位
置ズレが生じることがあるという問題があった。この場
合、配線パターンと電子部品位置決め用パターン１０と
の間の位置ズレは±０．２ｍｍ程度であり、接続パッド
３のピッチは一般に０．３〜１．０ｍｍ程度であり、接
続パッド３のピッチが小さいほど接合不良が生じやすく
なる。また、サブ配線基板７の搭載時に画像処理装置に
よって電子部品位置決め用パターン１０を認識する場
合、電子部品位置決め用パターン１０の色が白色や黄
色、特に白色であると、光の乱反射を起こしやすく、画
像認識にエラーが生じることがあるという問題があっ
た。この発明の第１の課題は、配線パターンと電子部品
位置決め用パターンとの間に位置ズレが生じないように
することである。この発明の第２の課題は、電子部品の
搭載時に画像処理装置によって電子部品位置決め用パタ
ーンを認識する場合、画像認識にエラーが生じないよう
にすることである。However, in such a conventional wiring board, the pattern 10 for positioning electronic components is formed on the wiring board 1 by screen printing, but the accuracy of screen printing is limited. Therefore, there has been a problem that a displacement may occur between the wiring pattern and the electronic component positioning pattern 10. In this case, the positional deviation between the wiring pattern and the electronic component positioning pattern 10 is about ± 0.2 mm, the pitch of the connection pads 3 is generally about 0.3 to 1.0 mm, and the pitch of the connection pads 3 is about 0.3 to 1.0 mm. The smaller the value is, the more likely it is that defective bonding occurs. When the electronic component positioning pattern 10 is recognized by the image processing apparatus when the sub-wiring board 7 is mounted, if the color of the electronic component positioning pattern 10 is white or yellow, particularly white, irregular reflection of light is likely to occur, There is a problem that an error may occur in image recognition. A first object of the present invention is to prevent a positional shift from occurring between a wiring pattern and an electronic component positioning pattern. A second object of the present invention is to prevent an error in image recognition when an electronic component positioning pattern is recognized by an image processing device when mounting an electronic component.

【０００６】[0006]

【課題を解決するための手段】請求項１記載の発明は、
一の面に配線パターンが設けられているとともに、前記
一の面に所定形状の電子部品搭載領域を有する配線基板
において、前記一の面における前記電子部品搭載領域の
周囲に沿って前記配線パターンと同一材料で同時に形成
されたダミー配線パターンが設けられ、該ダミー配線パ
ターンによって電子部品位置決め用パターンが形成され
ているものである。請求項４記載の発明は、一の面に所
定形状の電子部品搭載領域を有し、前記一の面の前記電
子部品搭載領域内に複数の接続パッドが設けられ、前記
一の面の前記電子部品搭載領域外に外部配線パターンが
設けられ、前記一の面における前記複数の接続パッドの
少なくとも一部と前記外部配線パターンとの間に引き回
し線が設けられている配線基板において、前記一の面に
おける前記電子部品搭載領域の周囲に沿って前記接続パ
ッド、前記外部配線パターンおよび前記引き回し線から
なる配線パターンと同一材料で同時に形成されたダミー
配線パターンが設けられ、該ダミー配線パターンによっ
て電子部品位置決め用パターンが形成されているもので
ある。According to the first aspect of the present invention,
A wiring pattern is provided on one surface, and in the wiring board having an electronic component mounting area of a predetermined shape on the one surface, the wiring pattern is formed along the periphery of the electronic component mounting region on the one surface. A dummy wiring pattern formed simultaneously with the same material is provided, and an electronic component positioning pattern is formed by the dummy wiring pattern. The invention according to claim 4, wherein an electronic component mounting area having a predetermined shape is provided on one surface, a plurality of connection pads are provided in the electronic component mounting area on the one surface, and the electronic component mounting area is provided on the one surface. An external wiring pattern is provided outside the component mounting area, and a wiring board is provided between at least a part of the plurality of connection pads on the one surface and the external wiring pattern, wherein the one surface A dummy wiring pattern formed simultaneously with the same material as the wiring pattern comprising the connection pad, the external wiring pattern, and the lead-out line is provided along the periphery of the electronic component mounting area, and the electronic component positioning is performed by the dummy wiring pattern. Is formed.

【０００７】この発明によれば、一の面における電子部
品搭載領域の周囲に沿って配線パターンと同一材料で同
時に形成されたダミー配線パターンが設けられ、これに
よって電子部品位置決め用パターンが形成されているの
で、配線パターンと電子部品位置決め用パターンとの間
に位置ズレが生じないようにすることができる。また、
配線パターンと同一材料で同時に形成されたダミー配線
パターンによって電子部品位置決め用パターンが形成さ
れているので、電子部品の搭載時に画像処理装置によっ
て電子部品位置決め用パターンを認識する場合、光の乱
反射がなく、画像認識にエラーが生じないようにするこ
とができる。According to the present invention, a dummy wiring pattern formed at the same time with the same material as the wiring pattern is provided along the periphery of the electronic component mounting area on one surface, thereby forming an electronic component positioning pattern. Therefore, it is possible to prevent a positional deviation from occurring between the wiring pattern and the electronic component positioning pattern. Also,
Since the electronic component positioning pattern is formed by the dummy wiring pattern formed simultaneously with the same material as the wiring pattern, when the electronic component positioning pattern is recognized by the image processing device when the electronic component is mounted, there is no irregular reflection of light. In addition, it is possible to prevent an error from occurring in image recognition.

【０００８】[0008]

【発明の実施の形態】図１および図２はこの発明の一実
施形態における配線基板を示している。このうち図１は
配線基板の平面図を示し、図２は配線基板上に、ＬＳＩ
チップを搭載したサブ配線基板を搭載した状態の断面図
を示している。これらの図において、図３および図４と
同一部分には同一の符号を付し、その説明を適宜省略す
る。1 and 2 show a wiring board according to an embodiment of the present invention. 1 shows a plan view of the wiring board, and FIG. 2 shows an LSI on the wiring board.
FIG. 3 is a cross-sectional view showing a state where a sub-wiring board on which a chip is mounted is mounted. In these figures, the same parts as those in FIGS. 3 and 4 are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.

【０００９】この実施形態における配線基板２１では、
上面の所定の箇所における二点鎖線によって囲まれた部
分が方形状の電子部品搭載領域２２となっている。配線
基板２１の上面には、電子部品搭載領域２２内に複数の
接続パッド２３が格子状に配列された状態で設けられ、
電子部品搭載領域２２外に図示しない外部配線パターン
が設けられ、複数の接続パッド２３の一部と外部配線パ
ターンとの間に引き回し線２４が設けられている。ここ
で、接続パッド２３、外部配線パターンおよび引き回し
線２４からなる配線パターンは銅箔により形成されてい
る。また、接続パッド２３にはそれ自身にスルーホール
２５が形成されて配線基板２１の下面に設けられた図示
しない引き回し線に接続されているものや、接続パッド
２３同士が引き回し線２４を介して接続されているもの
がある。電子部品搭載領域２２の外側には、この電子部
品搭載領域の周囲に沿って配線パターンと同一材料で同
時に形成されたダミー配線パターンが設けられ、このダ
ミー配線パターンによって電子部品位置決め用パターン
２６が形成されている。この電子部品位置決め用パター
ン２６は、複数に分割されているが、全体としてほぼ枠
状をなしている。また、電子部品位置決め用パターン２
６は、相隣接する２本の引き回し線２４が互いにショー
トしないように適宜分割されている。なお、接続パッド
２３を除く配線パターンおよび電子部品位置決め用パタ
ーン２６を含む配線基板２１の上面には図示しない絶縁
膜が設けられている。In the wiring board 21 of this embodiment,
A portion surrounded by a two-dot chain line at a predetermined location on the upper surface is a rectangular electronic component mounting area 22. On the upper surface of the wiring board 21, a plurality of connection pads 23 are provided in an electronic component mounting area 22 in a state of being arranged in a grid pattern,
An external wiring pattern (not shown) is provided outside the electronic component mounting area 22, and a lead line 24 is provided between a part of the plurality of connection pads 23 and the external wiring pattern. Here, the wiring pattern including the connection pad 23, the external wiring pattern, and the routing line 24 is formed of copper foil. Further, the connection pad 23 has a through hole 25 formed therein and is connected to a not-shown lead wire provided on the lower surface of the wiring board 21, or the connection pad 23 is connected via the lead wire 24. There are things that are. Outside the electronic component mounting area 22, a dummy wiring pattern formed of the same material as the wiring pattern at the same time is provided along the periphery of the electronic component mounting area, and the electronic component positioning pattern 26 is formed by the dummy wiring pattern. Have been. The electronic component positioning pattern 26 is divided into a plurality of parts, but has a substantially frame shape as a whole. Also, electronic component positioning pattern 2
Numeral 6 is appropriately divided so that two adjacent lead wires 24 do not short-circuit with each other. An insulating film (not shown) is provided on the upper surface of the wiring board 21 including the wiring pattern excluding the connection pads 23 and the electronic component positioning pattern 26.

【００１０】次に、図２を参照して、このような配線基
板上にＬＳＩチップが搭載されたものの一例について説
明する。この場合、ＬＳＩチップ６は配線基板１上に直
接搭載されるのではなく、ＣＳＰと呼ばれるＬＳＩチッ
プの搭載技術を用いてサブ配線基板７を介して搭載され
ている。サブ配線基板７の上面にはＬＳＩチップ６が搭
載されている。サブ配線基板７の下面全体にはほぼ球状
のハンダバンプ８が格子状に配列された状態で設けられ
ている。ＬＳＩチップ６のバンプ９とハンダバンプ８に
おける相対応するもの同士は、それぞれサブ配線基板７
内に形成された図示しない内部導通部を介して接続され
ている。そして、電子部品搭載領域２２内の複数の接続
パッド３にサブ配線基板７の対応する複数のハンダバン
プ８が接続されている。Next, an example in which an LSI chip is mounted on such a wiring board will be described with reference to FIG. In this case, the LSI chip 6 is not mounted directly on the wiring board 1 but is mounted via the sub-wiring board 7 using an LSI chip mounting technique called CSP. An LSI chip 6 is mounted on the upper surface of the sub wiring board 7. Substantially spherical solder bumps 8 are provided on the entire lower surface of the sub-wiring board 7 so as to be arranged in a lattice pattern. The corresponding ones of the bumps 9 and the solder bumps 8 of the LSI chip 6 correspond to the sub-wiring boards 7 respectively.
It is connected via an internal conduction portion (not shown) formed therein. The corresponding solder bumps 8 of the sub-wiring board 7 are connected to the plurality of connection pads 3 in the electronic component mounting area 22.

【００１１】このように、この配線基板では、上面にお
ける電子部品搭載領域２２の周囲に沿って配線パターン
と同一材料で同時に形成されたダミー配線パターンが設
けられ、これによって電子部品位置決め用パターン２６
が形成されているので、配線パターンと電子部品位置決
め用パターン２６との間に位置ズレが生じないようにす
ることができる。また、配線パターンと同一材料で同時
に形成されたダミー配線パターンによって電子部品位置
決め用パターン２６が形成されているので、サブ配線基
板８の搭載時に画像処理装置によって電子部品位置決め
用パターン２６を認識する場合、光の乱反射がなく、画
像認識にエラーが生じないようにすることができる。ま
た、従来必要であったスクリーン印刷工程が不要になる
ので、工程数を低減することができる。As described above, the wiring board is provided with the dummy wiring pattern formed of the same material as the wiring pattern at the same time along the periphery of the electronic component mounting area 22 on the upper surface.
Is formed, it is possible to prevent a positional shift from occurring between the wiring pattern and the electronic component positioning pattern 26. Further, since the electronic component positioning pattern 26 is formed by the dummy wiring pattern formed simultaneously with the same material as the wiring pattern, the electronic processing device recognizes the electronic component positioning pattern 26 when the sub-wiring board 8 is mounted. There is no irregular reflection of light, and no error occurs in image recognition. In addition, since the screen printing process which has been conventionally required becomes unnecessary, the number of processes can be reduced.

【００１２】なお、上記実施形態では、ＬＳＩチップ６
を電子部品搭載領域２２に直接搭載するのではなく、Ｃ
ＳＰと呼ばれるＬＳＩチップ６の搭載技術を用いてサブ
配線基板７を介して搭載したが、これに限らず、例えば
ＬＳＩチップ６の所定の面に設けられた複数のバンプ９
を電子部品搭載領域２２の複数の接続パッド３に接続す
ることにより、ＬＳＩチップ６を電子部品搭載領域２２
に直接搭載する場合や、ＢＧＡ(ball grid array)、Ｑ
ＦＰ(quad flat package)、ＳＯＰ(small outline pack
age)等を搭載する場合も適用することができる。また、
上記実施形態では、図１に示すように、引き回し線２４
間に設けられた電子部品位置決め用パターン２６を適宜
分割した場合について説明したが、これに限らず、相隣
接する２本の引き回し線が互いにショートしないように
すればよく、例えば電子部品位置決め用パターン２６を
その両側の引き回し線２４から共に離間させるようにし
てもよい。In the above embodiment, the LSI chip 6
Is not directly mounted on the electronic component mounting area 22,
The mounting is performed via the sub-wiring board 7 using the mounting technology of the LSI chip 6 called the SP, but the present invention is not limited thereto. For example, a plurality of bumps 9 provided on a predetermined surface of the LSI chip 6 may be used.
Is connected to the plurality of connection pads 3 in the electronic component mounting area 22, thereby connecting the LSI chip 6 to the electronic component mounting area 22.
When mounted directly on a BGA (ball grid array), Q
FP (quad flat package), SOP (small outline pack
age) can also be applied. Also,
In the above embodiment, as shown in FIG.
The case where the electronic component positioning pattern 26 provided therebetween is appropriately divided has been described. However, the present invention is not limited to this. It is sufficient that two adjacent wirings are not short-circuited to each other. 26 may be separated from the routing lines 24 on both sides thereof.

【００１３】[0013]

【発明の効果】以上説明したように、この発明によれ
ば、一の面における電子部品搭載領域の周囲に沿って配
線パターンと同一材料で同時に形成されたダミー配線パ
ターンが設けられ、これによって電子部品位置決め用パ
ターンが形成されているので、配線パターンと電子部品
位置決め用パターンとの間に位置ズレが生じないように
することができる。また、配線パターンと同一材料で同
時に形成されたダミー配線パターンによって電子部品位
置決め用パターンが形成されているので、電子部品の搭
載時に画像処理装置によって電子部品位置決め用パター
ンを認識する場合、光の乱反射がなく、画像認識にエラ
ーが生じないようにすることができる。As described above, according to the present invention, a dummy wiring pattern formed of the same material as a wiring pattern at the same time is provided along the periphery of an electronic component mounting area on one surface. Since the component positioning pattern is formed, it is possible to prevent a positional shift from occurring between the wiring pattern and the electronic component positioning pattern. In addition, since the electronic component positioning pattern is formed by a dummy wiring pattern formed simultaneously with the same material as the wiring pattern, when the electronic component positioning pattern is recognized by the image processing device when the electronic component is mounted, irregular reflection of light is required. Therefore, it is possible to prevent an error from occurring in image recognition.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施形態における配線基板の平面
図。FIG. 1 is a plan view of a wiring board according to an embodiment of the present invention.

【図２】同配線基板上に、ＬＳＩチップを搭載したサブ
配線基板を搭載した状態を示す断面図。FIG. 2 is a sectional view showing a state where a sub-wiring board on which an LSI chip is mounted is mounted on the wiring board.

【図３】従来の配線基板の平面図。FIG. 3 is a plan view of a conventional wiring board.

【図４】従来の配線基板上に、ＬＳＩチップを搭載した
サブ配線基板を搭載した状態を示す断面図。FIG. 4 is a cross-sectional view showing a state where a sub-wiring board on which an LSI chip is mounted is mounted on a conventional wiring board.

【符号の説明】[Explanation of symbols]

６ ＬＳＩチップ ７ サブ配線基板 ２１ 配線基板 ２２ 電子部品搭載領域 ２３ 接続パッド ２４ 引き回し線 ２６ 電子部品位置決め用パターン Reference Signs List 6 LSI chip 7 Sub-wiring board 21 Wiring board 22 Electronic component mounting area 23 Connection pad 24 Lead wire 26 Electronic component positioning pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 一の面に配線パターンが設けられている
とともに、前記一の面に所定形状の電子部品搭載領域を
有する配線基板において、 前記一の面における前記電子部品搭載領域の周囲に沿っ
て前記配線パターンと同一材料で同時に形成されたダミ
ー配線パターンが設けられ、該ダミー配線パターンによ
って電子部品位置決め用パターンが形成されていること
を特徴とする配線基板。1. A wiring board provided with a wiring pattern on one surface and having an electronic component mounting region of a predetermined shape on the one surface, wherein the wiring pattern extends along the periphery of the electronic component mounting region on the one surface. A wiring pattern, wherein a dummy wiring pattern formed simultaneously with the same material as the wiring pattern is provided, and the dummy wiring pattern forms an electronic component positioning pattern. 【請求項２】 請求項１記載の発明において、前記電子
部品搭載領域に半導体チップが直接搭載されていること
を特徴とする配線基板。2. The wiring board according to claim 1, wherein a semiconductor chip is directly mounted on the electronic component mounting area. 【請求項３】 請求項１記載の発明において、前記電子
部品搭載領域に、上面に半導体チップが搭載されたサブ
配線基板が搭載されていることを特徴とする配線基板。3. The wiring board according to claim 1, wherein a sub-wiring board having a semiconductor chip mounted on an upper surface is mounted in the electronic component mounting area. 【請求項４】 一の面に所定形状の電子部品搭載領域を
有し、前記一の面の前記電子部品搭載領域内に複数の接
続パッドが設けられ、前記一の面の前記電子部品搭載領
域外に外部配線パターンが設けられ、前記一の面におけ
る前記複数の接続パッドの少なくとも一部と前記外部配
線パターンとの間に引き回し線が設けられている配線基
板において、 前記一の面における前記電子部品搭載領域の周囲に沿っ
て前記接続パッド、前記外部配線パターンおよび前記引
き回し線からなる配線パターンと同一材料で同時に形成
されたダミー配線パターンが設けられ、該ダミー配線パ
ターンによって電子部品位置決め用パターンが形成され
ていることを特徴とする配線基板。4. An electronic component mounting area having a predetermined shape on one surface, a plurality of connection pads provided in the electronic component mounting area on the one surface, and the electronic component mounting area on the one surface. An external wiring pattern provided outside, and a wiring line provided between at least a part of the plurality of connection pads on the one surface and the external wiring pattern, wherein the electron on the one surface is provided; Around the periphery of the component mounting area, a dummy wiring pattern formed simultaneously with the same material as the wiring pattern comprising the connection pad, the external wiring pattern and the wiring line is provided, and an electronic component positioning pattern is formed by the dummy wiring pattern. A wiring board characterized by being formed. 【請求項５】 請求項４記載の発明において、前記複数
の接続パッドに半導体チップの所定の面に設けられた複
数のバンプが接続されていることにより、前記電子部品
搭載領域に前記半導体チップが直接搭載されていること
を特徴とする配線基板。5. The semiconductor chip according to claim 4, wherein a plurality of bumps provided on a predetermined surface of the semiconductor chip are connected to the plurality of connection pads, so that the semiconductor chip is mounted on the electronic component mounting area. A wiring board characterized by being directly mounted. 【請求項６】 請求項４記載の発明において、前記複数
の接続パッドに、上面に半導体チップが搭載されたサブ
配線基板の下面に設けられた複数のバンプが接続されて
いることにより、前記電子部品搭載領域に前記半導体チ
ップが前記サブ配線基板を介して搭載されていることを
特徴とする配線基板。6. The electronic device according to claim 4, wherein the plurality of connection pads are connected to a plurality of bumps provided on a lower surface of a sub-wiring board on which a semiconductor chip is mounted on an upper surface. A wiring board, wherein the semiconductor chip is mounted on a component mounting area via the sub-wiring board.
JP8303495A 1996-10-30 1996-10-30 Wiring board Pending JPH10135696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8303495A JPH10135696A (en) 1996-10-30 1996-10-30 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8303495A JPH10135696A (en) 1996-10-30 1996-10-30 Wiring board

Publications (1)

Publication Number Publication Date
JPH10135696A true JPH10135696A (en) 1998-05-22

Family

ID=17921658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8303495A Pending JPH10135696A (en) 1996-10-30 1996-10-30 Wiring board

Country Status (1)

Country Link
JP (1) JPH10135696A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108684141A (en) * 2018-04-20 2018-10-19 胜宏科技（惠州）股份有限公司 A method of improving hole copper copper thickness uniformity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108684141A (en) * 2018-04-20 2018-10-19 胜宏科技（惠州）股份有限公司 A method of improving hole copper copper thickness uniformity

Similar Documents

Publication Publication Date Title
US7109572B2 (en) Quad flat no lead (QFN) grid array package
US6545366B2 (en) Multiple chip package semiconductor device
JP2010093109A (en) Semiconductor device, method of manufacturing the same, and method of manufacturing semiconductor module
JP2568748B2 (en) Semiconductor device
JPH1168026A (en) Wiring auxiliary package and printed circuit wiring board structure
JP3817785B2 (en) Interposer board
US7728441B2 (en) Method for mounting a semiconductor package onto PCB
JP3330468B2 (en) Wiring board and semiconductor device
JPH10135696A (en) Wiring board
US20060006533A1 (en) Motherboard structure for preventing short circuit
JPH0832296A (en) Positioning method for mounting electronic device
JP2002231761A (en) Electronic component and mounting body thereof
JPH10154768A (en) Semiconductor device and its manufacturing method
JPH09213743A (en) Electronic component and manufacture thereof
JP2001267452A (en) Semiconductor device
JP2002368156A (en) Semiconductor device and manufacturing method therefor
JP2010153751A (en) Semiconductor package
JPH0645763A (en) Printed wiring board
JPH09186422A (en) Semiconductor device
JP3076953B2 (en) TGA type semiconductor device
JP2001338933A (en) Method of manufacturing semiconductor package
JP2000068415A (en) Manufacture of chip scale package device and the chip scale package device
JPS59152656A (en) Semiconductor device
JPH10199899A (en) Manufacture of semiconductor device
JPH0590335A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090627

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100627

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110627

LAPS Cancellation because of no payment of annual fees