JPH10135213A - Method of forming electrodes of semiconductor device - Google Patents

Method of forming electrodes of semiconductor device

Info

Publication number
JPH10135213A
JPH10135213A JP8284096A JP28409696A JPH10135213A JP H10135213 A JPH10135213 A JP H10135213A JP 8284096 A JP8284096 A JP 8284096A JP 28409696 A JP28409696 A JP 28409696A JP H10135213 A JPH10135213 A JP H10135213A
Authority
JP
Japan
Prior art keywords
metal
electrode
semiconductor device
forming
deposition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8284096A
Other languages
Japanese (ja)
Other versions
JP3297717B2 (en
Inventor
Tetsuo Kawakita
哲郎 河北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28409696A priority Critical patent/JP3297717B2/en
Publication of JPH10135213A publication Critical patent/JPH10135213A/en
Application granted granted Critical
Publication of JP3297717B2 publication Critical patent/JP3297717B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily form low-m.p. metal bump electrodes by, dipping a semiconductor element in an electroless plating liq. to form a metal deposition layer on element electrodes, and heating this layer to form the metal bump electrodes; the deposition layer is made of a third metal contg. a dispersed second metal and substituted by a first metal of the element electrodes. SOLUTION: Pb fine powder 4 is disposed in an Sn-contg. electroless plating liq. 5, an Si wafer 16 is dipped in this liq. to elute Zn 3. On the surface of Al electrodes 13 an Sn metal deposition layer 7 contg. the Pb fine powder 4 is formed instead of Zn 3. The Si wafer 16 is heat-treated to make an eutectic with the deposition layer 7 to complete a semiconductor device having bump electrodes made of a lowm.p. Pb-Sn eutectic solder. This greatly reduces the cost for completing the semiconductor device and very easily forms low-m.p. metal bump electrodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、突起電極を具備し
た半導体装置の電極形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an electrode of a semiconductor device having a projection electrode.

【0002】[0002]

【従来の技術】近年、半導体装置の高密度実装に対する
要望はますます強まっており、要望に応える必要上、フ
ェイスダウンボンディング法を採用したうえで配線基板
上に実装される半導体装置、例えば、フリップチップや
テープキャリヤチップなどの半導体装置が数多く使用さ
れるようになっている。そして、このような半導体装置
は、図4で要部のみを簡略化して示すように、半導体素
子11の能動面を覆って形成された低融点ガラスやSi
窒化膜などからなる保護絶縁膜12の開口部から素子電
極であるAl電極13を露出させておき、密着用金属及
び拡散バリヤ用金属としてのTiW/Auなどからなる
バリヤメタル14を保護絶縁膜12の開口部内外にかけ
て形成したうえ、このバリヤメタル14上にAuやC
u,Niなどからなる半球状のバンプといわれる突起電
極15を電解メッキ法などによって形成した構造を有す
るのが一般的である。
2. Description of the Related Art In recent years, demands for high-density mounting of semiconductor devices have been increasing, and in order to meet the demand, semiconductor devices mounted on a wiring board using a face-down bonding method, for example, flip-flops, have been demanded. Many semiconductor devices such as chips and tape carrier chips have been used. Such a semiconductor device has a low melting point glass or Si formed over the active surface of the semiconductor element 11 as shown in FIG.
An Al electrode 13 as an element electrode is exposed from an opening of the protective insulating film 12 made of a nitride film or the like, and a barrier metal 14 made of TiW / Au or the like as a metal for adhesion and a metal for a diffusion barrier is formed on the protective insulating film 12. The barrier metal 14 is formed over the inside and outside of the opening, and Au or C
It generally has a structure in which a protruding electrode 15 called a hemispherical bump made of u, Ni or the like is formed by an electrolytic plating method or the like.

【0003】すなわち、この種の半導体装置を作製する
に際しては、以下のような製造方法が採用されている。
まず、図5(a)で示すように、拡散工程を終了して半
導体素子11が作り込まれたシリコンウェハ16を用意
したうえ、保護絶縁膜12の開口部から露出した素子電
極であるAl電極13の表面上に形成された自然酸化膜
17をエッチングによって除去する。そして、図5
(b)で示すように、蒸着法を採用したうえ、2層構造
となったバリヤメタル14を全面にわたって形成する。
なお、バリヤメタル14としては、TiW/Auの他に
Ti/PdやCr/Auなどが一般的であり、各々の膜
厚は0.2〜0.5μm程度とされている。
[0003] That is, in manufacturing this type of semiconductor device, the following manufacturing method is employed.
First, as shown in FIG. 5A, after the diffusion step is completed, a silicon wafer 16 in which the semiconductor element 11 is formed is prepared, and an Al electrode which is an element electrode exposed from an opening of the protective insulating film 12 is prepared. The native oxide film 17 formed on the surface of the substrate 13 is removed by etching. And FIG.
As shown in (b), a barrier metal 14 having a two-layer structure is formed over the entire surface by employing a vapor deposition method.
The barrier metal 14 is generally made of Ti / Pd, Cr / Au or the like in addition to TiW / Au, and each has a thickness of about 0.2 to 0.5 μm.

【0004】引き続き、図5(c)で示すように、Al
電極13と対応する開口部が設けられたうえでメッキ用
マスクとなるフォトレジスト層18をバリヤメタル14
上に形成し、かつ、Auなどを含有した電解メッキ液中
にバリヤメタル14が一方の電極とされたシリコンウェ
ハ16を浸漬したうえでの電解メッキを実行する。する
と、電解メッキ液中のAuなどがフォトレジスト層18
の開口部内に析出してくるため、Auなどからなる突起
電極15が形成される。なお、この際におけるフォトレ
ジスト層18はポジ型もしくはネガ型のいずれであって
もよく、厚さは1〜20μm程度とされている。
[0005] Subsequently, as shown in FIG.
After an opening corresponding to the electrode 13 is provided, a photoresist layer 18 serving as a plating mask is formed on the barrier metal 14.
Electrolytic plating is performed after the silicon wafer 16 having the barrier metal 14 as one electrode is immersed in an electrolytic plating solution formed thereon and containing Au or the like. Then, Au or the like in the electrolytic plating solution is deposited on the photoresist layer 18.
Is deposited in the opening, so that a protruding electrode 15 made of Au or the like is formed. At this time, the photoresist layer 18 may be either a positive type or a negative type, and has a thickness of about 1 to 20 μm.

【0005】さらに、フォトレジスト層18を除去し、
かつ、図5(d)で示すように、突起電極15を被覆す
るフォトレジスト層19を改めて形成した後、不要なバ
リヤメタル14をエッチングによって除去したうえでフ
ォトレジスト層19を除去すると、図4で示したような
半導体装置が完成したことになる。なお、バリヤメタル
14がPdやAuである場合のエッチング液としては王
水系、Tiである場合にはエチレンジアミン四酢酸系、
また、TiWである場合には過酸化水素系のエッチング
液が用いられる。
Further, the photoresist layer 18 is removed,
Further, as shown in FIG. 5D, after a photoresist layer 19 covering the protruding electrode 15 is newly formed, the unnecessary barrier metal 14 is removed by etching, and then the photoresist layer 19 is removed. The semiconductor device as shown is completed. When the barrier metal 14 is made of Pd or Au, the etchant is an aqua regia.
In the case of TiW, a hydrogen peroxide-based etchant is used.

【0006】[0006]

【発明が解決しようとする課題】ところで、前記従来の
電極形成方法を採用して半導体装置を作製する際には、
つぎのような不都合が生じることになっていた。すなわ
ち、このような電極形成方法を採用したのでは、フォト
リソグラフィや蒸着,エッチングなどの処理を繰り返し
て多数回実行しなければならず、これらの処理ごとに高
額な設備を使用する必要があり、かつ、半導体素子11
が具備する突起電極15の形成に長時間を要するため、
半導体装置の完成までに費やされるコストの増大を招い
てしまう。
By the way, when a semiconductor device is manufactured by employing the above-mentioned conventional electrode forming method,
The following inconvenience was to occur. That is, if such an electrode forming method is adopted, processes such as photolithography, vapor deposition, and etching must be repeatedly performed many times, and it is necessary to use expensive equipment for each of these processes. And the semiconductor element 11
It takes a long time to form the protruding electrode 15 provided in
This leads to an increase in cost spent until completion of the semiconductor device.

【0007】また、前記従来の電極形成方法において
は、電解メッキを採用したうえで突起電極15を形成す
ることを行っているため、AuやCu,Niなどのよう
な単一金属からなる突起電極15を形成するのは極めて
容易である反面、実用上有利な低融点金属、例えば、共
晶金属であるところのPb・Sn半田やIn・Au半田
からなる突起電極を形成するのは大変に困難となってい
た。すなわち、半導体素子の突起電極は、他の電子部品
などと同時の一括的なリフロー半田付けによって配線基
板に実装しうる材料からなるものであることが望ましい
にも拘わらず、従来の電極形成方法によっては低融点金
属からなる突起電極を形成することが難しいのが実情で
あった。
In the conventional electrode forming method, since the protruding electrode 15 is formed after adopting electrolytic plating, the protruding electrode 15 is formed of a single metal such as Au, Cu, or Ni. 15 is extremely easy to form, but it is very difficult to form a bump electrode made of a practically advantageous low melting point metal, for example, a eutectic metal such as Pb / Sn solder or In / Au solder. Had become. In other words, although it is desirable that the protruding electrodes of the semiconductor element be made of a material that can be mounted on a wiring board by simultaneous reflow soldering with other electronic components or the like, it is desirable to use a conventional electrode forming method. In fact, it was difficult to form a protruding electrode made of a low melting point metal.

【0008】本発明は、これらの不都合に鑑みて創案さ
れたものであり、製造コストの低減を図ることが可能で
あるとともに、低融点金属からなる突起電極を極めて容
易に形成できる半導体装置の電極形成方法を提供するも
のである。
The present invention has been made in view of these inconveniences, and it is possible to reduce the manufacturing cost and to form a protruding electrode made of a low melting point metal very easily. The present invention provides a forming method.

【0009】[0009]

【課題を解決するための手段】本発明に係る半導体装置
の電極形成方法は、半導体素子の素子電極上に形成され
た自然酸化膜を除去する工程と、自然酸化膜が除去され
た素子電極の表面を第1の金属でもって置換する工程
と、第2の金属からなる微粉末が分散されて第3の金属
を含有した無電解メッキ液中に半導体素子を浸漬し、第
2の金属が分散された第3の金属からなる金属析出層を
第1の金属に置き代えて素子電極上に形成する工程と、
少なくとも第2の金属または第3の金属いずれか一方の
融点以上の熱を金属析出層に加えて突起電極とする工程
とを含んでいる。そして、この方法を採用した際には、
従来の方法を採用した場合よりも半導体装置の製造コス
トを低減することが可能になり、かつ、第2及び第3の
金属が共晶化した低融点金属からなる突起電極を極めて
容易に形成できることになる。
According to the present invention, there is provided a method of forming an electrode of a semiconductor device, comprising the steps of: removing a natural oxide film formed on an element electrode of a semiconductor element; Replacing the surface with a first metal, and immersing the semiconductor element in an electroless plating solution containing a third metal in which fine powder of the second metal is dispersed, and dispersing the second metal. Forming the metal deposition layer made of the third metal on the device electrode by replacing the metal deposition layer with the first metal;
Applying a heat of at least the melting point of at least one of the second metal and the third metal to the metal deposition layer to form a protruding electrode. And when this method is adopted,
It is possible to reduce the manufacturing cost of the semiconductor device as compared with the case where the conventional method is adopted, and it is possible to extremely easily form the protruding electrode made of the low melting point metal in which the second and third metals are eutectic. become.

【0010】[0010]

【発明の実施の形態】本発明の請求項1に係る半導体装
置の電極形成方法は、半導体素子の素子電極上に形成さ
れた自然酸化膜を除去する工程と、自然酸化膜が除去さ
れた素子電極の表面を第1の金属でもって置換する工程
と、第2の金属からなる微粉末が分散されて第3の金属
を含有した無電解メッキ液中に半導体素子を浸漬し、第
2の金属が分散された第3の金属からなる金属析出層を
第1の金属に置き代えて素子電極上に形成する工程と、
少なくとも第2の金属または第3の金属いずれか一方の
融点以上の熱を金属析出層に加えて突起電極とする工程
とを含んでいる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS According to a first aspect of the present invention, there is provided a method for forming an electrode of a semiconductor device, comprising the steps of: removing a natural oxide film formed on an element electrode of a semiconductor element; Substituting the surface of the electrode with a first metal; immersing the semiconductor element in an electroless plating solution containing a third metal in which fine powder of the second metal is dispersed; Disposing a metal deposition layer made of a third metal dispersed on the element electrode by replacing the first metal with a first metal;
Applying a heat of at least the melting point of at least one of the second metal and the third metal to the metal deposition layer to form a protruding electrode.

【0011】そして、本発明の請求項2に係る半導体装
置の電極形成方法は、請求項1における第1の金属が亜
鉛(Zn)またはパラジウム(Pd)であり、第2の金
属が鉛(Pb)であるとともに、第3の金属が錫(S
n)であることを特徴としている。また、本発明の請求
項3に係る半導体装置の電極形成方法は、請求項1にお
ける第1の金属がZnまたはPdであり、第2の金属が
インジウム(In)であるとともに、第3の金属が金
(Au)であることを特徴としている。
According to a second aspect of the present invention, in the method for forming an electrode of a semiconductor device, the first metal in the first aspect is zinc (Zn) or palladium (Pd) and the second metal is lead (Pb). ) And the third metal is tin (S
n). According to a third aspect of the present invention, there is provided a method for forming an electrode of a semiconductor device, wherein the first metal is Zn or Pd, the second metal is indium (In), and the third metal is Is gold (Au).

【0012】以下、本発明の実施の形態を図面に基づい
て説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0013】(実施の形態1)図1は本実施の形態に係
る電極形成方法を採用して作製された半導体装置の要部
を簡略化して示す側断面図、図2は半導体装置の電極形
成方法を手順に従って示す工程断面図であり、図3は半
導体装置の電極形成途中状態を示す説明図である。な
お、この際における半導体装置の基本的な構造は従来と
異ならないので、図1ないし図3において図4及び図5
と互いに同一となる部品、部分には同一符号を付してい
る。
(Embodiment 1) FIG. 1 is a side sectional view schematically showing a main part of a semiconductor device manufactured by employing an electrode forming method according to the present embodiment, and FIG. FIG. 3 is a process cross-sectional view showing a method according to a procedure, and FIG. Since the basic structure of the semiconductor device at this time is not different from that of the conventional semiconductor device, FIGS.
The same reference numerals are given to parts and portions that are identical to each other.

【0014】本実施の形態に係る半導体装置は、図1で
簡略化して示すように、半導体素子1の能動面を被覆し
て形成された低融点ガラスやSi窒化膜などからなる保
護絶縁膜12に対して素子電極であるAl電極13の表
面を露出させる開口部が形成されており、かつ、この開
口部からはAl電極13と直接的に導通した低融点金
属、つまり、Pb・Sn半田のような共晶金属からなる
突起電極2が形成された構造を有するものとなってい
る。すなわち、従来の半導体装置では、密着用金属及び
拡散バリヤ用金属からなる2層構造のバリヤメタル14
を介装したうえでAl電極13及び突起電極15が導通
しあった構造を採用していたのに対し、本実施の形態に
係る半導体装置は、バリヤメタル14が介装されておら
ずにAl電極13と突起電極2とが互いに接触しあって
導通しているところに特徴がある。
In the semiconductor device according to the present embodiment, as shown in FIG. 1 in a simplified manner, a protective insulating film 12 made of a low melting point glass, a Si nitride film, or the like formed by covering an active surface of a semiconductor element 1. An opening for exposing the surface of the Al electrode 13 which is an element electrode is formed, and a low-melting-point metal directly conducting with the Al electrode 13, that is, Pb / Sn solder is formed from this opening. It has a structure in which the protruding electrode 2 made of such a eutectic metal is formed. That is, in the conventional semiconductor device, the barrier metal 14 having a two-layer structure made of a metal for adhesion and a metal for diffusion barrier is used.
Although the structure in which the Al electrode 13 and the protruding electrode 15 are electrically connected after the interposition was employed, the semiconductor device according to the present embodiment has the structure in which the barrier metal 14 is not interposed and the Al electrode 13 and the protruding electrode 2 are in contact with each other and are electrically connected.

【0015】つぎに、実施の形態1に係る半導体装置の
電極形成方法を図2に基づいて説明する。なお、この際
においては、半導体素子1が形成されたウェハ状態のま
まで処理しながら突起電極2を形成することが行われて
いる。
Next, a method for forming an electrode of the semiconductor device according to the first embodiment will be described with reference to FIG. In this case, the protruding electrode 2 is formed while processing is performed in a wafer state on which the semiconductor element 1 is formed.

【0016】まず、図2(a)で示すように、拡散工程
を終了して半導体素子1が作り込まれたシリコンウェハ
16を用意し、かつ、保護絶縁膜12の開口部から露出
した素子電極であるAl電極13の表面上に形成された
自然酸化膜17をエッチングによって除去することが従
来同様の手順に従って行われる。その後、Al電極13
上に再び自然酸化膜17が形成されないよう、また、次
工程における無電解メッキを安定的に実行しうるよう、
図2(b)で示すように、自然酸化膜17が除去された
Al電極13の表面を第1の金属であるZn3でもって
置換することを行う。すなわち、この際においては、ジ
ンケート処理でもってZn3をAl電極13の表面上に
対して選択的に置換することが行われる。なお、ここで
は、ジンケート処理を採用したうえでのZn3による置
換を実行しているが、このような置換に限定されること
はなく、アクチベート処理を採用したうえでのPdによ
る置換を実行してもよい。
First, as shown in FIG. 2A, a silicon wafer 16 in which the semiconductor element 1 is formed after the diffusion step is completed, and the element electrode exposed from the opening of the protective insulating film 12 is prepared. The natural oxide film 17 formed on the surface of the Al electrode 13 is removed by etching according to a procedure similar to the conventional one. Then, the Al electrode 13
In order that the natural oxide film 17 is not formed again on the upper surface and that the electroless plating in the next step can be performed stably
As shown in FIG. 2B, the surface of the Al electrode 13 from which the natural oxide film 17 has been removed is replaced with Zn3 as a first metal. That is, in this case, Zn3 is selectively replaced on the surface of the Al electrode 13 by zincate treatment. Note that, here, the substitution with Zn3 is performed after adopting the zincate processing, but the present invention is not limited to such substitution, and the substitution with Pd is performed after adopting the activation processing. Is also good.

【0017】引き続き、図3で示すように、第2の金属
であるPbからなる微粉末4が分散されており、かつ、
第3の金属であるSnを含有してなる酸性浴タイプの無
電解メッキ液5が貯溜されたガラス製の貯溜槽6を用意
したうえ、半導体素子1が作り込まれたシリコンウェハ
16を無電解メッキ液5中に浸漬することを行う。な
お、この際におけるPbの微粉末4は、1〜5μm程度
の直径を有する大きさとされている。そして、無電解メ
ッキ液5中にシリコンウェハ16を浸漬すると、無電解
メッキの初期反応によってZn3が無電解メッキ液5中
へと溶出した後、Snが析出反応を始めることとなる結
果、図2(c)で示すように、Al電極13の表面には
Pbの微粉末4を含有したSnからなる金属析出層7が
Zn3に置き代わって析出してくることになり、この金
属析出層7は保護絶縁膜12の開口部から所定の高さ、
例えば、5〜15μm程度に達するまで成長する。
Subsequently, as shown in FIG. 3, fine powder 4 of Pb as a second metal is dispersed, and
A glass storage tank 6 in which an acid bath type electroless plating solution 5 containing Sn as a third metal is stored is prepared, and a silicon wafer 16 in which the semiconductor element 1 is formed is electrolessly prepared. Immersion in the plating solution 5 is performed. In this case, the fine powder 4 of Pb has a size having a diameter of about 1 to 5 μm. Then, when the silicon wafer 16 is immersed in the electroless plating solution 5, Zn3 is eluted into the electroless plating solution 5 by an initial reaction of the electroless plating, and then Sn starts a deposition reaction. As shown in (c), on the surface of the Al electrode 13, a metal deposition layer 7 made of Sn containing the fine powder 4 of Pb is deposited instead of Zn3, and this metal deposition layer 7 A predetermined height from the opening of the protective insulating film 12,
For example, it grows until it reaches about 5 to 15 μm.

【0018】さらに、無電解メッキ液5中からシリコン
ウェハ16を取り出したうえで十分に洗浄することを行
った後、Pbの微粉末4を含有したSnからなる金属析
出層7の融点以上の熱、例えば、約200℃の熱を加え
ることによってシリコンウェハ16を熱処理すると、P
bの微粉末4を含有したSnからなる金属析出層7は共
晶化することになり、低融点の共晶金属であるPb・S
n半田からなる突起電極2を具備した図1の半導体装置
が完成する。なお、この際においては、Pb及びSn両
者の融点以上の熱を加えているが、PbまたはSnのい
ずれか一方のみの融点以上の熱を加えれば金属析出層7
の共晶化が行われることになり、このような手順を採用
した場合にもPb・Sn半田からなる突起電極2が得ら
れることは勿論である。
Further, after taking out the silicon wafer 16 from the electroless plating solution 5 and washing it sufficiently, the silicon wafer 16 is heated at a temperature not lower than the melting point of the metal deposition layer 7 made of Sn containing the fine powder 4 of Pb. For example, when the silicon wafer 16 is heat-treated by applying heat of about 200 ° C., P
The metal deposition layer 7 made of Sn containing the fine powder 4 of b is eutectic, and the low melting point eutectic metal Pb.S
The semiconductor device of FIG. 1 including the protruding electrode 2 made of n solder is completed. In this case, the heat above the melting point of both Pb and Sn is applied. However, if the heat above the melting point of only one of Pb and Sn is applied, the metal deposition layer 7 is heated.
Of the eutectic. Of course, even when such a procedure is adopted, the bump electrode 2 made of Pb / Sn solder can be obtained.

【0019】ところで、以上の説明においては、半導体
素子1が形成されたウェハ状態のままで処理しながら突
起電極2を形成することを行っているが、ウェハ状態の
ままで処理する必然性があるわけではなく、例えば、予
め分割されてチップ化された半導体装置のうちから良品
のみを選別しておいたうえ、チップ化された良品の半導
体装置ごとに対して突起電極2を形成することも可能で
あり、このようにした場合には無駄な電極形成を実行し
なくて済むという利点が得られる。
In the above description, the protruding electrode 2 is formed while the semiconductor element 1 is formed in a wafer state while processing is performed. However, the processing must be performed in the wafer state. Instead, for example, it is also possible to select only non-defective semiconductor devices from among the semiconductor devices divided and chipped in advance, and to form the protruding electrodes 2 for each of the non-defective semiconductor devices chipped. In this case, there is an advantage that unnecessary electrode formation is not required.

【0020】(実施の形態2)ところで、実施の形態1
では、Pb・Sn半田からなる突起電極2を形成してい
るが、より低融点のIn・Au半田からなる突起電極2
を形成することも可能であり、この際には以下のような
電極形成方法が採用される。なお、実施の形態2に係る
半導体装置の構造及び電極形成手順は実施の形態1と基
本的に同じであり、Pbであった第2の金属がInとさ
れ、かつ、Snであった第3の金属がAuとされている
点しか相違しないので、この実施の形態2でも図1ない
し図3に基づいた説明を行うこととする。
(Embodiment 2) Embodiment 1
In this example, the projecting electrode 2 made of Pb / Sn solder is formed.
Can be formed. In this case, the following electrode forming method is adopted. Note that the structure and electrode forming procedure of the semiconductor device according to the second embodiment are basically the same as those of the first embodiment, and the second metal that was Pb was changed to In and the third metal that was Sn was changed to Sn. Only the point that the metal is Au is different from that of the first embodiment. Therefore, the second embodiment will be described with reference to FIGS.

【0021】本実施の形態に係る半導体装置は、図1で
示すように、半導体素子1の能動面を被覆して形成され
た保護絶縁膜12に素子電極であるAl電極13の表面
を露出させる開口部が形成されており、かつ、この開口
部からはAl電極13と直接的に導通した低融点の共晶
金属であるIn・Au半田からなる突起電極2が形成さ
れた構造を有している。すなわち、この実施の形態2に
係る半導体装置では、Al電極13と突起電極2とが直
接的に接触しあったうえで導通する構造が採用されてい
る。
In the semiconductor device according to the present embodiment, as shown in FIG. 1, the surface of an Al electrode 13 serving as an element electrode is exposed on a protective insulating film 12 formed by covering an active surface of a semiconductor element 1. An opening is formed, and a projecting electrode 2 made of In.Au solder, which is a eutectic metal having a low melting point and directly connected to the Al electrode 13, is formed from the opening. I have. That is, the semiconductor device according to the second embodiment employs a structure in which the Al electrode 13 and the protruding electrode 2 are in direct contact with each other and then conductive.

【0022】以下、図2に基づき、実施の形態2に係る
半導体装置の電極形成方法を説明する。まず、図2
(a)で示すように、保護絶縁膜12の開口部から露出
したAl電極13の表面上に形成されていた自然酸化膜
17をエッチングによって除去した後、図2(b)で示
すように、自然酸化膜17が除去されたAl電極13の
表面を第1の金属であるZn3でもって置換する。な
お、Zn3に代わるPdを用いたうえでの置換を行って
もよいことは勿論である。
Hereinafter, a method for forming an electrode of a semiconductor device according to the second embodiment will be described with reference to FIG. First, FIG.
As shown in FIG. 2A, after the natural oxide film 17 formed on the surface of the Al electrode 13 exposed from the opening of the protective insulating film 12 is removed by etching, as shown in FIG. The surface of the Al electrode 13 from which the natural oxide film 17 has been removed is replaced with Zn3 as the first metal. It is needless to say that the substitution may be performed using Pd instead of Zn3.

【0023】つぎに、図3で示すように、第2の金属で
あるInからなる微粉末4が分散され、かつ、第3の金
属であるAuを含有してなる中性浴タイプの無電解メッ
キ液5が貯溜されたガラス製の貯溜槽6を用意したう
え、シリコンウェハ16を無電解メッキ液5中に浸漬す
る。なお、Inの微粉末4は、1〜5μm程度の直径を
有する大きさとされている。引き続き、無電解メッキ液
5中にシリコンウェハ16を浸漬すると、無電解メッキ
の初期反応によってZn3が無電解メッキ液5中へと溶
出した後にAuが析出反応を開始する結果、図2(c)
で示すように、Al電極13の表面にはInの微粉末4
を含有したAuからなる金属析出層7が析出してくるこ
とになり、この金属析出層7は保護絶縁膜12の開口部
から所定の高さ、例えば、5〜15μm程度に達するま
で成長する。
Next, as shown in FIG. 3, a neutral bath-type electroless electroless powder in which the fine powder 4 made of In, which is the second metal, is dispersed and contains Au, which is the third metal. After preparing a glass storage tank 6 in which the plating solution 5 is stored, the silicon wafer 16 is immersed in the electroless plating solution 5. The fine powder 4 of In has a size having a diameter of about 1 to 5 μm. Subsequently, when the silicon wafer 16 is immersed in the electroless plating solution 5, Zn3 is eluted into the electroless plating solution 5 by the initial reaction of the electroless plating, and as a result, the precipitation reaction of Au starts.
As shown in FIG.
Is deposited, and the metal deposited layer 7 grows from the opening of the protective insulating film 12 to a predetermined height, for example, about 5 to 15 μm.

【0024】さらに、無電解メッキ液5中からシリコン
ウェハ16を取り出したうえで十分に洗浄した後、In
の融点以上の熱、例えば、約180℃の熱を加えること
によってシリコンウェハ16を熱処理すると、Inの微
粉末4は溶融してAuからなる金属析出層7と共晶化す
ることになり、低融点の共晶金属であるIn・Au半田
からなる突起電極2を備えた半導体装置が完成したこと
になる。すなわち、実施の形態2に係る電極形成方法を
採用した際には、In及びAuが共晶化してなる突起電
極2が、無電解メッキによって極めて容易かつ低コスト
で形成されたことになる。
Further, after the silicon wafer 16 is taken out of the electroless plating solution 5 and sufficiently washed,
When the silicon wafer 16 is heat-treated by applying heat at a temperature equal to or higher than the melting point of, for example, about 180 ° C., the fine In powder 4 melts and becomes eutectic with the metal deposition layer 7 made of Au. A semiconductor device provided with the protruding electrode 2 made of In.Au solder which is a eutectic metal having a melting point is completed. That is, when the electrode forming method according to the second embodiment is employed, the protruding electrode 2 in which In and Au are eutectically formed is formed extremely easily and at low cost by electroless plating.

【0025】[0025]

【発明の効果】本発明に係る半導体素子の電極形成方法
を採用した際には、高額な設備を使用したうえで長時間
を要する各種処理の回数を従来の方法を採用した場合よ
りも削減しうることになり、半導体装置の完成までに費
やされるコストの大幅な低減を実現できるばかりか、低
融点金属からなる突起電極を極めて容易に形成できると
いう効果が得られる。
According to the method of forming an electrode of a semiconductor device according to the present invention, the number of times of various processes which require a long time after using expensive equipment is reduced as compared with the case where the conventional method is employed. As a result, it is possible to not only achieve a significant reduction in the cost spent until the completion of the semiconductor device, but also to obtain an effect that the protruding electrode made of a low melting point metal can be formed extremely easily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態に係る電極形成方法を採用して作
製された半導体装置の要部を簡略化して示す側断面図で
ある。
FIG. 1 is a side sectional view schematically showing a main part of a semiconductor device manufactured by employing an electrode forming method according to an embodiment.

【図2】本実施の形態に係る半導体装置の電極形成方法
を手順に従って示す工程断面図である。
FIG. 2 is a process cross-sectional view showing a method of forming an electrode of the semiconductor device according to the present embodiment in accordance with a procedure.

【図3】本実施の形態に係る半導体装置の電極形成途中
状態を示す説明図である。
FIG. 3 is an explanatory diagram showing a state in which electrodes are being formed in the semiconductor device according to the present embodiment;

【図4】従来の技術に係る半導体装置の要部を簡略化し
て示す側断面図である。
FIG. 4 is a side sectional view schematically showing a main part of a semiconductor device according to a conventional technique.

【図5】従来の技術に係る半導体装置の電極形成手順を
示す工程断面図である。
FIG. 5 is a process sectional view showing a procedure for forming an electrode of a semiconductor device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 突起電極 3 Zn(第1の金属) 4 Pbの微粉末(第2の金属からなる微粉末) 5 無電解メッキ液 7 金属析出層 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Protruding electrode 3 Zn (first metal) 4 Fine powder of Pb (fine powder composed of second metal) 5 Electroless plating solution 7 Metal deposition layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子の素子電極上に形成された自
然酸化膜を除去する工程と、自然酸化膜が除去された素
子電極の表面を第1の金属でもって置換する工程と、第
2の金属からなる微粉末が分散されて第3の金属を含有
した無電解メッキ液中に半導体素子を浸漬し、第2の金
属が分散された第3の金属からなる金属析出層を第1の
金属に置き代えて素子電極上に形成する工程と、少なく
とも第2の金属または第3の金属いずれか一方の融点以
上の熱を金属析出層に加えて突起電極とする工程とを含
んでいることを特徴とする半導体装置の電極形成方法。
A step of removing a native oxide film formed on an element electrode of a semiconductor element; a step of replacing a surface of the element electrode from which the native oxide film has been removed with a first metal; A semiconductor element is immersed in an electroless plating solution containing a third metal in which fine powder of a metal is dispersed, and a metal deposition layer of the third metal in which a second metal is dispersed is formed on the first metal. Forming a step on the device electrode, and applying a heat of at least one of the melting point of at least one of the second metal and the third metal to the metal deposition layer to form a protruding electrode. A method for forming an electrode of a semiconductor device.
【請求項2】 請求項1に記載した半導体装置の電極形
成方法であって、 第1の金属が亜鉛またはパラジウムであり、第2の金属
が鉛であるとともに、第3の金属が錫であることを特徴
とする半導体装置の電極形成方法。
2. The method for forming an electrode of a semiconductor device according to claim 1, wherein the first metal is zinc or palladium, the second metal is lead, and the third metal is tin. A method for forming an electrode of a semiconductor device, comprising:
【請求項3】 請求項1に記載した半導体装置の電極形
成方法であって、 第1の金属が亜鉛またはパラジウムであり、第2の金属
がインジウムであるとともに、第3の金属が金であるこ
とを特徴とする半導体装置の電極形成方法。
3. The method for forming an electrode of a semiconductor device according to claim 1, wherein the first metal is zinc or palladium, the second metal is indium, and the third metal is gold. A method for forming an electrode of a semiconductor device, comprising:
JP28409696A 1996-10-25 1996-10-25 Method for forming electrode of semiconductor device Expired - Fee Related JP3297717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28409696A JP3297717B2 (en) 1996-10-25 1996-10-25 Method for forming electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28409696A JP3297717B2 (en) 1996-10-25 1996-10-25 Method for forming electrode of semiconductor device

Publications (2)

Publication Number Publication Date
JPH10135213A true JPH10135213A (en) 1998-05-22
JP3297717B2 JP3297717B2 (en) 2002-07-02

Family

ID=17674167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28409696A Expired - Fee Related JP3297717B2 (en) 1996-10-25 1996-10-25 Method for forming electrode of semiconductor device

Country Status (1)

Country Link
JP (1) JP3297717B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464537B1 (en) * 2002-06-29 2005-01-03 주식회사 하이닉스반도체 Manufacturing of Method of Semiconductor Device
US7254479B2 (en) 2003-05-30 2007-08-07 Lg Electronics Inc. Apparatus and method for determining geographical location relative to a designated geographical location with a mobile communication device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464537B1 (en) * 2002-06-29 2005-01-03 주식회사 하이닉스반도체 Manufacturing of Method of Semiconductor Device
US7254479B2 (en) 2003-05-30 2007-08-07 Lg Electronics Inc. Apparatus and method for determining geographical location relative to a designated geographical location with a mobile communication device

Also Published As

Publication number Publication date
JP3297717B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US4970571A (en) Bump and method of manufacturing the same
US5208186A (en) Process for reflow bonding of bumps in IC devices
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
US6774495B2 (en) Solder terminal and fabricating method thereof
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
US6897141B2 (en) Solder terminal and fabricating method thereof
JP3297717B2 (en) Method for forming electrode of semiconductor device
JPH09205096A (en) Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JPH038556A (en) Contacting and soldering method for integrated circuit
GB2364172A (en) Flip Chip Bonding Arrangement
JPH0137876B2 (en)
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JPH09148331A (en) Semiconductor integrated circuit device and method for manufacturing the same
JP3242827B2 (en) Method for manufacturing semiconductor device
JP3308882B2 (en) Method for manufacturing electrode structure of semiconductor device
KR19990048003A (en) Metal bump manufacturing method
JP2001352005A (en) Wiring board and semiconductor device
JP3645391B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH0974096A (en) Formation of terminal electrode for solder bump mounting
JP2839513B2 (en) Method of forming bump
JPS61225839A (en) Forming method for bump electrode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees