KR19990048003A - Metal bump manufacturing method - Google Patents

Metal bump manufacturing method Download PDF

Info

Publication number
KR19990048003A
KR19990048003A KR1019970066600A KR19970066600A KR19990048003A KR 19990048003 A KR19990048003 A KR 19990048003A KR 1019970066600 A KR1019970066600 A KR 1019970066600A KR 19970066600 A KR19970066600 A KR 19970066600A KR 19990048003 A KR19990048003 A KR 19990048003A
Authority
KR
South Korea
Prior art keywords
substrate
pad
metal
layer
pads
Prior art date
Application number
KR1019970066600A
Other languages
Korean (ko)
Inventor
장동현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970066600A priority Critical patent/KR19990048003A/en
Publication of KR19990048003A publication Critical patent/KR19990048003A/en

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 무전해 도금법을 이용하여 금속 범프를 제작하는 방법에 관한 것으로서, 금속 범프 제작 방법은 상면의 소정의 영역에 복수의 패드들이 형성되어 있는 기판 상에 패드들의 중앙 부분을 제외한 모든 영역에 보호막이 형성되는 단계와; 패드들의 중앙 부분 상면에 표면 활성화 처리하여 활성 표면층을 형성하는 단계와; 기판을 구리 도금액이 담긴 배스(bath)에 담궜다가 꺼낸 후 일정 시간 방치하는 무전해 도금법을 이용하여 활성 표면층 상면에 구리 도금층을 형성하는 단계와; 패드의 크기에 대응하는 크기의 복수의 개구부가 형성된 마스크가 기판 상면에 적층되어 패드의 위치에 맞추어 정렬ㆍ고정되는 단계와; 마스크의 개구부에 금속 페이스트가 스퀴지에 밀려 전사되는 단계; 및 금속 페이스트가 리플로우 공정에 의해 금속 범프로 형성되는 단계를 구비한다. 본 발명은 별도의 고가의 도금 장치 필요로 하지 않고 도금액이 담긴 배스에 기판을 담궜다가 꺼내는 간단한 방법에 의해 차단막을 형성하고 그 위에 금속 범프를 형성하는 방법을 제공함으로써, 단순한 공정과 적은 제작비용으로 금속 범프를 제작할 수 있으므로 공정의 효율성을 높일 수 있는 장점이 있다.The present invention relates to a method for manufacturing a metal bump using an electroless plating method, the metal bump manufacturing method is a protective film in all areas except the central portion of the pad on the substrate where a plurality of pads are formed in a predetermined area of the upper surface Is formed; Surface-activating the upper surface of the central portion of the pads to form an active surface layer; Forming a copper plating layer on the upper surface of the active surface layer by using an electroless plating method in which a substrate is immersed in a bath containing a copper plating solution and then taken out, and left for a predetermined time; Stacking a mask on which a plurality of openings having a size corresponding to the size of the pad are formed on the substrate and aligned and fixed to the position of the pad; The metal paste is pushed by the squeegee in the opening of the mask to be transferred; And forming the metal paste into the metal bumps by a reflow process. The present invention provides a method for forming a barrier film and forming a metal bump thereon by a simple method of immersing and removing a substrate in a bath containing a plating solution without the need for a separate expensive plating apparatus, thereby providing a simple process and a low manufacturing cost. Since the bumps can be manufactured, there is an advantage of increasing the efficiency of the process.

Description

금속 범프 제조 방법(Method for manufacturing metal bump)Method for manufacturing metal bump

본 발명은 반도체 금속 범프 제조 방법에 관한 것으로서, 더욱 상세하게는 무전해 도금법을 이용하여 인쇄 회로 기판 또는 반도체 웨이퍼와 같은 기판의 패드 상에 금속 범프를 형성하는 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor metal bump, and more particularly, to a manufacturing method of forming a metal bump on a pad of a substrate such as a printed circuit board or a semiconductor wafer by using an electroless plating method.

전자기기의 경박단소화 추세에 따라 반도체 칩을 탑재하는 패키징(packaging) 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 이러한 요구에 따라 최근 반도체 칩을 최소한의 공간상에 패키징하는 볼 그리드 어레이(ball grid array; BGA) 패키지, 칩 스케일 패키지(chip scale package; CSP) 등이 등장하게 되었다.In accordance with the trend of lighter and shorter electronic devices, packaging technology for mounting semiconductor chips is also required to be equipped with high speed, high performance, and high density. In response to these demands, a ball grid array (BGA) package, a chip scale package (CSP), and the like, which package semiconductor chips in a minimal space, have recently emerged.

반도체 소자를 회로 기판에 전기적으로 접속하는 방식에는 양쪽의 패드를 금속 와이어로 연결하는 와이어 본딩에 의한 접속 방식이 일반적이다. 이러한 접속 방식에 대하여 반도체 소자의 입출력 단자의 수가 증가함에 따라 보다 접속 밀도를 증가시키거나 반도체 소자의 특성을 개선하기 위한 방법으로서 탭(TAB; tape automated bonding) 방식 및 플립 칩(flip chip) 방식이 제안되어 실용화되고 있다. 상기 와이어 본딩 방식은 금속 재질의 리드 프레임 및 금속 와이어를 매개로 하여 반도체 칩과 기판을 접속하는데 반하여, 탭 방식이나 플립 칩 방식은 금속 범프만을 매개로 하여 전기적 접속을 구현한다. 이 때 금속 범프는 웨이퍼 상태인 반도체 소자 기판의 본딩 패드 상에 직접 형성되기도 하고, 회로 기판의 전극 패드 상에 형성되어 주 기판과의 전기적 접속을 매개한다.As a method of electrically connecting a semiconductor element to a circuit board, the connection system by wire bonding which connects both pads with a metal wire is common. As the number of input / output terminals of a semiconductor device increases with respect to such a connection method, a tape automated bonding (TAB) method and a flip chip method are used as methods for increasing connection density or improving characteristics of a semiconductor device. It is proposed and put to practical use. The wire bonding method connects a semiconductor chip and a substrate through a metal lead frame and a metal wire, whereas the tap method and the flip chip method implement electrical connection only through metal bumps. At this time, the metal bumps may be directly formed on the bonding pads of the semiconductor element substrate in the wafer state, or may be formed on the electrode pads of the circuit board to mediate electrical connection with the main substrate.

이러한 금속 범프의 형성 방법에는 와이어 볼을 이용하는 방법, 금속 볼을 부착하는 방법, 증착(evaporation), 전해도금(electroplating) 등의 방법이 있다.The metal bumps may be formed by using a wire ball, by attaching a metal ball, by evaporation, or by electroplating.

종래의 금속 범프를 형성하는 방법 중 일예로 전해도금 방법에 대해 설명하고자 한다.An electroplating method will be described as an example of a method of forming a conventional metal bump.

도 1A 및 도 1B는 종래의 전해도금법에 의해 기판 상에 금속 범프를 형성하는 방법을 개략적으로 나타낸 단면도이다.1A and 1B are cross-sectional views schematically showing a method of forming a metal bump on a substrate by a conventional electroplating method.

도 1A 및 도 1B를 참조하면, 기판(10)은 복수의 패드(16)가 설치된 상면과 패드(16)를 서로 연결하는 회로 패턴(도시되지 않음)을 포함한다. 그리고 기판(10)의 패드(16)를 제외한 기판(10)의 전 상면에는 회로 패턴(도시되지 않음)을 보호하기 위한 보호막(12)이 형성된다. 기판(10)은 통상적으로 사용되는 인쇄 회로 기판(printed circuit board; PCB), 세라믹 기판, 유리 기판, 반도체 소자 기판을 포함한다. 여기서 인쇄 회로 기판, 세라믹 기판, 유리 기판을 반도체 소자 기판과 구별하기 위해 회로 기판으로 규정한다. 다음, 패드(16)를 포함한 보호막(12) 위에 차단막(13)이 형성된다. 차단막(13)은 티나늄텅스텐/구리(TiW/Cu)를 스퍼터링(sputtering)에 의해 증착 시킴으로 형성된다. 기판(10)이 회로 기판 즉, 인쇄 회로 기판, 세라믹 기판, 유리 기판에 해당하는 경우 기판(10) 상에 형성된 패드(16)를 반도체 소자 기판에 형성된 패드와 구별하기 위하여 전극 패드로 규정한다. 반도체 소자 기판 상에 금속 범프(17)를 형성하는 경우, 도 1A 및 도 1B의 기판(10)은 반도체 소자 기판, 패드(16)는 반도체 칩의 본딩 패드, 차단막(13)은 패시베이션층에 해당된다.1A and 1B, the substrate 10 includes a top surface on which a plurality of pads 16 are installed and a circuit pattern (not shown) connecting the pads 16 to each other. A protective film 12 for protecting a circuit pattern (not shown) is formed on the entire upper surface of the substrate 10 except for the pad 16 of the substrate 10. The substrate 10 includes a printed circuit board (PCB), a ceramic substrate, a glass substrate, and a semiconductor device substrate which are commonly used. Here, in order to distinguish a printed circuit board, a ceramic board, and a glass board from a semiconductor element board | substrate, it defines as a circuit board. Next, a barrier layer 13 is formed on the passivation layer 12 including the pads 16. The blocking film 13 is formed by depositing titanium tungsten / copper (TiW / Cu) by sputtering. When the substrate 10 corresponds to a circuit board, that is, a printed circuit board, a ceramic substrate, and a glass substrate, the pad 16 formed on the substrate 10 is defined as an electrode pad to distinguish the pad formed on the semiconductor element substrate. In the case of forming the metal bumps 17 on the semiconductor device substrate, the substrate 10 of FIGS. 1A and 1B corresponds to a semiconductor device substrate, the pad 16 corresponds to a bonding pad of a semiconductor chip, and the blocking layer 13 corresponds to a passivation layer. do.

다음, 차단막(13)의 상면에 포토 레지스트층(도시되지 않음)이 형성되고, 패드(16)의 상면에 형성된 포토 레지스트층(도시되지 않음)이 노광ㆍ현상되어 제거된 후 포토 레지스트층(도시되지 않음)이 제거된 부분에 금속 페이스트(15)가 전해도금(electroplating) 방법에 의해 도금된다. 여기서 차단막(13)은 전해도금 공정에서 패드(16)에 금속이 도금될 수 있도록 통전(通電)하는 역할을 한다. 전해도금법은 도금시키려는 물질과 도금액에 전극을 연결하여 도금액을 전기분해 시킴으로 도금시키려는 물질 표면에 도금층을 형성하는 방법이다.Next, a photoresist layer (not shown) is formed on the top surface of the blocking film 13, and a photoresist layer (not shown) formed on the top surface of the pad 16 is exposed and developed to remove the photoresist layer (not shown). The metal paste 15 is plated by the electroplating method on the portion of which is removed). Here, the blocking film 13 serves to conduct electricity to allow the metal to be plated on the pad 16 in the electroplating process. The electroplating method is a method of forming a plating layer on a surface of a material to be plated by connecting an electrode to a material to be plated and a plating solution to electrolyze the plating solution.

금속 페이스트(15)는 리플로우 공정을 거쳐 초반구형(super hemisphere)의 금속 범프(17)로 형성된다. 그리고 금속 범프(17) 외측에 형성된 포토 레지스트층(도시되지 않음)과 차단막(13)이 제거되면 금속 범프(17) 제조 공정이 완료된다.The metal paste 15 is formed of a super hemisphere metal bump 17 through a reflow process. When the photoresist layer (not shown) and the blocking layer 13 formed outside the metal bumps 17 are removed, the process of manufacturing the metal bumps 17 is completed.

그런데, 전해도금법을 포함하여 상기에서 열거한 금속 범프(17) 제조 방법은 다음과 같은 문제점이 있다.By the way, the manufacturing method of the metal bump 17 enumerated above including the electroplating method has the following problems.

전해도금법은 사진 작업, 도금 작업, 식각 작업등의 복잡한 공정을 거쳐야 하고 금속 범프(17) 제조 가격이 비싼 단점이 있으며, 와이어 볼 본딩을 이용하는 방법은 와이어 절단을 위한 전용설비가 필요하고 생산성이 떨어지는 문제점이 있다. 금속 볼을 이용하는 방법은 금속 범프(17)의 실장은 비교적 간단한 반면에 금속 볼을 제조하는 공정이 복잡하고 가격이 비싸다. 또한 증착에 의해 금속 범프(17)를 형성하는 경우 고가의 증착기를 사용하여야 하는 문제점이 있다.The electroplating method has to go through complicated processes such as photographing, plating, and etching, and the manufacturing cost of metal bumps 17 is expensive, and the method of using wire ball bonding requires a dedicated facility for cutting wires and has low productivity. There is this. In the method using the metal balls, the mounting of the metal bumps 17 is relatively simple while the process of manufacturing the metal balls is complicated and expensive. In addition, when the metal bumps 17 are formed by deposition, there is a problem in that an expensive evaporator must be used.

따라서 본 발명의 목적은 단순한 공정과 적은 제조 비용으로 금속 범프를 제조하는 방법을 제공하는 데 있다.It is therefore an object of the present invention to provide a method for producing metal bumps with a simple process and low manufacturing cost.

도 1A는 종래 기술의 실시예에 따른 금속 범프의 제조 방법에 있어서, 전해도금법에 의한 금속 범프 제조 방법을 나타내는 단면도,1A is a cross-sectional view showing a metal bump manufacturing method by an electroplating method in a metal bump manufacturing method according to an embodiment of the prior art;

도 1B는 전해도금법에 의해 기판 상에 금속 범프가 형성된 상태를 나타내는 단면도,1B is a cross-sectional view showing a state in which metal bumps are formed on a substrate by an electroplating method;

도 2A는 본 발명의 실시예에 따른 금속 범프의 제조 방법에 있어서, 패드의 중앙 부분을 제외한 기판 상에 보호막이 형성되는 상태를 나타내는 단면도,2A is a cross-sectional view showing a state in which a protective film is formed on a substrate except for a central portion of a pad in the method of manufacturing a metal bump according to an embodiment of the present invention;

도 2B는 도 2A의 패드 상에 활성 표면층이 형성된 상태를 나타내는 단면도,2B is a cross-sectional view showing a state in which an active surface layer is formed on the pad of FIG. 2A;

도 2C는 기판을 구리 도금액이 담긴 배스에 담궜다가 꺼냄으로 활성 표면층상에 구리 도금층의 차단막이 형성된 상태를 나타내는 단면도,FIG. 2C is a cross-sectional view showing a state in which a blocking film of a copper plating layer is formed on an active surface layer by dipping a substrate into a bath containing a copper plating solution and taking it out;

도 2D는 개구부가 형성된 마스크가 개구부 내에 차단막이 놓이도록 정렬ㆍ고정되고 금속 페이스트를 스퀴지로 밀어 금속 페이스트가 개구부에 전사되는 상태를 나타내는 단면도,FIG. 2D is a cross-sectional view showing a state in which the mask in which the opening is formed is aligned and fixed so that the blocking film is placed in the opening and the metal paste is pushed into the squeegee to transfer the metal paste to the opening;

도 2E는 마스크를 제거하고 금속 페이스트에 리플로우 작업을 하여 금속 범프를 형성되는 상태를 나타내는 단면도,2E is a cross-sectional view showing a state in which a metal bump is formed by removing a mask and reflowing the metal paste;

도 3A∼3G는 본 발명의 또 다른 실시예에 따른 금속 범프 제조 방법을 나타내는 단면도이다.3A to 3G are cross-sectional views illustrating a metal bump manufacturing method according to still another embodiment of the present invention.

< 도면의 주요 부분에 대한 설명 ><Description of Main Parts of Drawings>

10,20,40 : 기판 12,22,42 : 보호막10,20,40: substrate 12,22,42: protective film

34,44 : 마스크 14 : 포토 레지스트34,44 mask 14 photoresist

15,35,45 : 금속 페이스트 16,26,46 : 패드15,35,45: Metal paste 16,26,46: Pad

17,27,47 : 금속 범프 28 : 활성 표면층17,27,47: metal bump 28: active surface layer

48 : 제1활성 표면층 49 : 제2활성 표면층48: first active surface layer 49: second active surface layer

29 : 스퀴지 30 : 구리 도금층29: squeegee 30: copper plating layer

50 : 제1차단막 52 : 제2차단막50: first barrier 52: second barrier

13 ; 차단막13; Barrier

상기 목적을 달성하기 위해 본 발명은 (a) 상면의 소정의 영역에 복수의 패드들과 패드들을 서로 전기적으로 연결하는 회로 패턴이 형성되어 있는 기판 상에 상기 패드들의 중앙 부분을 제외한 모든 영역에 보호막이 형성되는 단계; (b) 패드들의 중앙 부분 상면에 표면 활성화 처리하여 활성 표면층을 형성하는 단계; (c)기판을 구리 도금액에 담궜다가 꺼낸 후 일정 시간 방치함으로써 활성 표면층 상면에 구리 도금층을 형성하는 단계; (d) 패드의 크기에 대응하는 크기의 복수의 개구부가 형성된 마스크가 기판 상면에 적층되어 패드의 위치에 맞추어 정렬ㆍ고정되는 단계; (e) 마스크의 개구부로 금속 페이스트가 스퀴지에 밀려 전사되는 단계 및; (f) 금속 페이스트가 리플로우 공정에 의해 금속 범프로 형성되는 것을 특징으로 하는 금속 범프 제조 방법을 제공한다.In order to achieve the above object, the present invention provides (a) a protective film in all regions except for the central portion of the pads on a substrate in which a plurality of pads and a circuit pattern for electrically connecting the pads to each other are formed in a predetermined region of the upper surface. Is formed; (b) surface activation on the top surface of the central portion of the pads to form an active surface layer; (c) forming a copper plating layer on the upper surface of the active surface layer by immersing the substrate in a copper plating solution and then leaving it out for a predetermined time; (d) stacking a mask on which a plurality of openings having a size corresponding to the size of the pad are formed on the substrate and aligned and fixed to the position of the pad; (e) the metal paste is transferred to the squeegee by the opening of the mask and transferred; (f) Provided is a metal bump manufacturing method, wherein the metal paste is formed into a metal bump by a reflow process.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2A에서 도 2E는 본 발명에 실시예에 의한 금속 범프가 형성되는 단계를 나타내는 단면도이다.2A to 2E are cross-sectional views illustrating a step of forming a metal bump according to an embodiment of the present invention.

도 2A를 참조하면, 기판(20)은 복수의 패드(26)와 이 패드(26)를 서로 연결하는 회로 패턴(도시되지 않음)을 포함한다. 그리고 상기 패드(26)의 중앙 부분을 제외한 기판(20)의 전 표면에는 회로 패턴(도시되지 않음)을 보호하기 위한 보호막(22)이 형성된다. 보호막(22)은 산화규소층과 같은 유전체(dielectrics)층이다. 여기서 기판(20)은 종래 기술에서와 마찬가지로 인쇄 회로 기판, 세라믹 기판, 유리 기판, 반도체 소자 기판을 포함하며 기판(20)이 회로 기판 즉, 인쇄 회로 기판, 세라믹 기판, 유리 기판에 해당하는 경우 이 기판(20)에 형성된 패드(26)를 기판(20)이 반도체 소자 기판에 해당하는 경우의 패드(26)와 구별하기 위해 전극 패드로 규정하고, 반도체 소자 기판 상에 형성된 패드는 본딩 패드로 규정한다.Referring to FIG. 2A, the substrate 20 includes a plurality of pads 26 and a circuit pattern (not shown) connecting the pads 26 with each other. A protective film 22 is formed on the entire surface of the substrate 20 except for the center portion of the pad 26 to protect a circuit pattern (not shown). The protective film 22 is a dielectric layer such as a silicon oxide layer. Here, the substrate 20 includes a printed circuit board, a ceramic substrate, a glass substrate, and a semiconductor element substrate as in the prior art, and when the substrate 20 corresponds to a circuit board, that is, a printed circuit board, a ceramic substrate, and a glass substrate, The pad 26 formed on the substrate 20 is defined as an electrode pad to distinguish it from the pad 26 when the substrate 20 corresponds to a semiconductor element substrate, and the pad formed on the semiconductor element substrate is defined as a bonding pad. do.

도 2B를 참조하면, 패드(26)의 중앙 부분에 표면 활성화 처리를 하여 활성 표면층(28)이 형성된다. 본 발명에 따른 무전해 도금법을 실시하기 위하여는 선행 작업으로서 먼저 패드(26)의 중앙 부분에 표면 활성화 처리, 일예로 징케이트(zincate) 처리를 하는 것을 필요로 한다. 징케이트 처리는 아연 이온을 포함하는 산성 용액인 징케이트 용액을 가하여 패드(26) 표면에 아연 이온기를 흡착시키고 패드(26) 표면을 거칠어지도록 만들어 도금되는 표면적이 커지게 하는 처리이다.Referring to FIG. 2B, an active surface layer 28 is formed by subjecting the center portion of the pad 26 to a surface activation treatment. In order to implement the electroless plating method according to the present invention, it is necessary to first perform a surface activation treatment, for example, a zincate treatment, on the central portion of the pad 26 as a prior work. The zinc gating treatment is a treatment in which an acidic solution containing zinc ions is added to adsorb zinc ion groups on the surface of the pad 26 and make the surface of the pad 26 rough, thereby increasing the surface area to be plated.

도 2C를 참조하면, 징케이트 처리를 하여 형성된 활성 표면층(28) 위에 무전해 도금법을 이용하여 차단막(30)이 형성된다. 본 발명의 실시예에서는 무전해 도금법(electroless plating)을 이용하여 차단막(30)을 형성하고 이 차단막(30) 위에 금속 범프(도시되지 않음)를 형성한다. 무전해 도금법은 전기분해를 이용하는 전해도금법과 달리, 도금되는 금속으로부터 금속 이온을 제거하기 위하여 산화/ 환원 반응을 이용하는 도금법이다. 본 발명의 일실시예에서는 차단막(30)으로 구리 도금층을 형성한다. 보다 상세히 설명하면, 기판(20)을 구리 도금액이 담긴 배스(bath; 도시되지 않음)에 담궜다가 꺼낸 후 일정 시간 방치하면, 구리 도금액은 유전체층인 보호막(22)과는 산화/환원 반응을 일으키지 않고, 활성 표면층(28)에는 아연 이온기가 흡착되어 있으므로 구리가 전자를 주고받으며 표면에서 결합하게 됨으로 활성 표면층(28)에만 배타적으로 구리 도금층이 형성되게 된다. 또한 활성 표면층(28) 둘레를 따라 보호막(22)의 일부 부분 위에도 구리 도금층과 활성 표면층(28)의 결합 정도에 따라 구리 도금층이 형성될 수 있다.Referring to FIG. 2C, the blocking film 30 is formed on the active surface layer 28 formed by jinating using an electroless plating method. In the embodiment of the present invention, the blocking film 30 is formed by using electroless plating, and metal bumps (not shown) are formed on the blocking film 30. The electroless plating method is a plating method that uses an oxidation / reduction reaction to remove metal ions from the metal to be plated, unlike the electroplating method using electrolysis. In an embodiment of the present invention, a copper plating layer is formed of the blocking film 30. In more detail, when the substrate 20 is immersed in a bath (not shown) containing copper plating solution and then left out for a predetermined time, the copper plating solution does not cause an oxidation / reduction reaction with the protective film 22 which is a dielectric layer. Since the zinc ion groups are adsorbed on the active surface layer 28, copper exchanges electrons and bonds on the surface, thereby exclusively forming a copper plating layer only on the active surface layer 28. In addition, a copper plating layer may be formed on a portion of the protective film 22 along the circumference of the active surface layer 28, depending on the degree of bonding of the copper plating layer and the active surface layer 28.

도 2D를 참조하면, 개구부를 갖는 마스크(34)가 개구부(31) 내에 패드(26)가 놓이도록 기판(20) 상에 정렬된 후, 스크린 프린트 방법에 의해 금속 페이스트(35)가 개구부(31) 내에 전사된다. 마스크(34)는 기판(20)의 패드(26)와 대응되는 위치에 개구부(31)가 형성된 것으로서, 통상적으로 금속 또는 수지 재질로 형성된다. 그리고 개구부(31)는 패드(26)보다는 그 면적이 넓어야 한다. 그 이유는 금속 페이스트(35)를 리플로우하면 융제(flux)의 증발에 의하여 그 체적이 줄어들므로, 개구부(31)를 통하여 전사되는 금속 페이스트(35)의 양은 제조되는 금속 범프(도시되지 않음)의 체적보다 많아야 하기 때문이다. 스크린 프린트 방법은 스퀴지(29)로 금속 페이스트(35; solder paste)를 밀어 마스크(34)의 개구부(31)에 금속 페이스트(35)를 전사(轉寫)하는 방법이다.Referring to FIG. 2D, after the mask 34 having the opening is aligned on the substrate 20 so that the pad 26 is placed in the opening 31, the metal paste 35 is opened by the screen printing method. Is transferred). The mask 34 has an opening 31 formed at a position corresponding to the pad 26 of the substrate 20, and is typically formed of a metal or resin material. The opening 31 should have a larger area than the pad 26. The reason for this is that when the reflow of the metal paste 35 reduces its volume due to evaporation of the flux, the amount of the metal paste 35 transferred through the opening 31 is the metal bump (not shown) produced. This is because it must be larger than the volume of. The screen printing method is a method of transferring the metal paste 35 to the opening 31 of the mask 34 by pushing a solder paste 35 with the squeegee 29.

보다 상세히 설명하면, 우선 기판(20)의 패드(26)들과 마스크(34)의 개구부(31)의 위치를 정렬하고, 금속 페이스트(35)를 마스크(34) 상부면에 도포한다. 그리고 스퀴지(29; squeegee)를 이용하여 금속 페이스트(35)를 밀면 개구부(31)룰 통하여 금속 페이스트(35)가 압출되면서 패드(26) 상에 전사된다.In more detail, first, the positions of the pads 26 of the substrate 20 and the openings 31 of the mask 34 are aligned, and the metal paste 35 is applied to the upper surface of the mask 34. When the metal paste 35 is pushed using the squeegee 29, the metal paste 35 is extruded through the opening 31 to be transferred onto the pad 26.

도 2E를 참조하면, 마스크(도 2D의 34)를 분리한 후 리플로우하거나. 리플로우 후 마스크(도 2D의 34)를 분리하여 패드(26) 상에 금속 범프(27)가 형성된다. 금속 페이스트(도 2D의 35)는 통상적으로 금속 범프(27)를 형성하는 금속 입자 성분과 그 입자 성분들을 결합해 주는 플럭스 성분이 각각 50% 씩으로 구성된다. 그런데 리플로우 과정을 거치면 플럭스 성분이 증발해 버려 형성된 금속 범프(27)의 체적은 처음 금속 페이스트(도 2D의 35)의 양에 비해 약 반으로 줄어든다. 따라서 마스크(도 2D의 34)의 개구부는 패드(도 2D의 31)보다는 그 면적이 넓어야 되는 것이다. 금속 페이스트(도 2D의 35)의 금속 입자는 용융점이 낮으면서도 차단막과 젖음성이 좋은 솔더가 주로 사용된다. 솔더는 95% 납(Pb)과 5% 주석(Sn)의 합금이 상용된다. 리플로우 공정은 솔더의 종류에 따라 다르나 약 330℃로 일정 시간 유지하여 솔더를 녹여 액체 상태로 만들어 금속 범프(27)를 형성하는 공정이다. 액체 상태의 솔더는 차단막(30)인 금속 성분과는 젖음성이 좋고, 유전체인 보호막(22)과는 젖음성이 좋지 않으므로 차단막(30) 외부에 형성된 금속 페이스트(도 2D의 35)도 젖음성이 좋은 차단막 위로 이동하여 초반구형(super hemisphere) 금속 범프(27)를 형성한다.Referring to FIG. 2E, the mask (34 of FIG. 2D) is removed and then reflowed. After reflow, the mask (34 in FIG. 2D) is removed to form a metal bump 27 on the pad 26. The metal paste (35 in FIG. 2D) is typically composed of 50% each of the metal particle component forming the metal bumps 27 and the flux component combining the particle components. However, after the reflow process, the volume of the metal bumps 27 formed by evaporation of the flux component is reduced by about half compared to the amount of the initial metal paste (35 in FIG. 2D). Therefore, the opening of the mask (34 in FIG. 2D) should be wider than the pad (31 in FIG. 2D). As the metal particles of the metal paste (35 in FIG. 2D), solder having a low melting point and good wettability is mainly used. Solder is commonly used alloy of 95% lead (Pb) and 5% tin (Sn). Although the reflow process is different depending on the type of solder, it is a process of forming a metal bump 27 by melting the solder to maintain a predetermined time at about 330 ° C. to form a liquid state. The solder in the liquid state has good wettability with the metal component of the barrier film 30, and has poor wettability with the protective film 22, which is a dielectric material, and thus the metal paste (35 in FIG. 2D) formed outside the barrier film 30 has good wettability. Move up to form a super hemisphere metal bump 27.

첨부 도면을 참조하여 본 발명의 또 다른 실시예를 설명하고자 한다.Another embodiment of the present invention will be described with reference to the accompanying drawings.

도 3A∼3G를 참조하면, 본 발명의 또 다른 실시예에 따른 금속 범프(47)를 제조하는 방법은 차단막(50,52)을 형성하는 단계를 제외하고는 도 2A~도 2E에 도시된 실시예와 동일하다. 제1차단막(50)으로 니켈-인(Ni-P) 도금층과 그 위에 형성된 제2차단막(52) 니켈-붕소(Ni-B) 도금층의 2층 구조로 된 차단막(50,52)을 형성한다. 니켈-인 도금층은 도금되는 속도가 니켈-붕소 도금층보다 빠르므로 니켈-붕소 도금층보다 두껍게, 예를들면 니켈-인 도금층은 약 15㎛, 니켈-붕소 도금층은 약 5㎛로 형성된다. 니켈-인 도금층 위에 형성되는 니켈-붕소 도금층은 장시간 방치 후에도 금속 페이스트(45)와 우수한 젖음성을 유지하는 장점이 있다.3A to 3G, the method of manufacturing the metal bumps 47 according to another embodiment of the present invention is shown in FIGS. 2A to 2E except for forming the blocking films 50 and 52. Same as the example. As the first barrier film 50, barrier films 50 and 52 having a two-layer structure of a nickel-phosphorus (Ni-P) plating layer and a second barrier film 52 and a nickel-boron (Ni-B) plating layer formed thereon are formed. . Since the nickel-phosphorus plating layer is plated faster than the nickel-boron plating layer, the nickel-phosphorus plating layer is formed thicker than the nickel-boron plating layer, for example, about 15 µm and the nickel-boron plating layer is about 5 µm. The nickel-boron plating layer formed on the nickel-phosphorus plating layer has an advantage of maintaining excellent wettability with the metal paste 45 even after being left for a long time.

보다 상세히 설명하면, 패드(46)의 중앙 부분을 제외한 기판(40)의 표면에 보호막(42)이 형성되는 단계를 거친다. 다음, 패드(46)들의 중앙 부분 상면이 표면 활성화 처리되어 제1활성 표면층(48)이 형성되는 단계를 거친다. 기판(40)을 니켈-인 도금액이 담긴 배스(도시되지 않음)에 담궜다가 꺼낸 후 일정 시간 방치함으로써 제1활성 표면층(48) 위에 제1차단막(50)인 니켈-인 도금층을 형성하는 단계와 그 후, 니켈-인 도금층 표면에 표면 활성화 처리하여 제2활성 표면층(49)을 형성하는 단계를 거친다. 다음, 기판(40)을 니켈-붕소 도금액이 담긴 배스(도시되지 않음)에 담궜다가 꺼낸 후 일정 시간 방치함으로써 제2활성 표면층(49) 위에 제2차단막(52)인 니켈-붕소 도금층을 형성한다. 패드(46)의 크기에 대응하는 크기의 복수의 개구부(51)가 형성된 마스크(44)가 기판(40) 상면에 적층되어 패드(46)의 위치에 맞추어 정렬ㆍ고정된다. 다음, 마스크(44)의 개구부(51)에 금속 페이스트(45)가 스퀴지(59)에 밀려 전사되며, 마지막으로 금속 페이스트(45)가 리플로우 공정에 의해 금속 범프(47)로 형성되어 금속 범프(47) 제조 방법이 완료된다.In more detail, the passivation layer 42 is formed on the surface of the substrate 40 except for the central portion of the pad 46. The upper surface of the central portion of the pads 46 is then surface activated to form the first active surface layer 48. Forming a nickel-phosphorus plating layer as the first barrier layer 50 on the first active surface layer 48 by immersing the substrate 40 in a bath (not shown) containing nickel-phosphorus plating solution and then leaving it for a predetermined time; Thereafter, the surface of the nickel-phosphorus plating layer is subjected to surface activation to form a second active surface layer 49. Subsequently, the substrate 40 is immersed in a bath (not shown) containing a nickel-boron plating solution and then left out for a predetermined time to form a nickel-boron plating layer, which is the second blocking film 52, on the second active surface layer 49. A mask 44 having a plurality of openings 51 having a size corresponding to the size of the pad 46 is laminated on the upper surface of the substrate 40 and aligned and fixed to the position of the pad 46. Next, the metal paste 45 is pushed and transferred to the squeegee 59 through the opening 51 of the mask 44, and finally, the metal paste 45 is formed of the metal bumps 47 by a reflow process to form the metal bumps. (47) The manufacturing method is completed.

이상 설명한 바와 같이 본 발명에 따르면, 별도의 고가의 도금 장치 필요로 하지 않고 도금액이 담긴 배스에 기판을 담궜다가 꺼내는 간단한 무전해 도금법에 의해 금속 범프를 형성함으로써, 단순한 공정과 적은 제조 비용으로 금속 범프를 제조할 수 있으므로 공정의 효율성을 높일 수 있는 장점이 있다.As described above, according to the present invention, the metal bumps are formed by a simple process and a low manufacturing cost by forming a metal bump by a simple electroless plating method, in which a substrate is immersed in a bath containing a plating liquid and removed, without the need for a separate expensive plating apparatus. Since it can be manufactured, there is an advantage to increase the efficiency of the process.

Claims (13)

(a) 상면의 소정의 영역에 복수의 패드들과 상기 패드들을 전기적으로 연결하는 회로 패턴이 형성되어 있는 기판 상에 상기 패드들의 중앙 부분을 제외한 모든 영역에 보호막이 형성되는 단계,(a) forming a protective film on all regions except for the central portion of the pads on a substrate on which a plurality of pads and a circuit pattern for electrically connecting the pads are formed in a predetermined area of the upper surface; (b) 상기 패드들의 중앙 부분 상면에 표면 활성화 처리하여 활성 표면층을 형성하는 단계,(b) surface-activating the upper surface of the central portion of the pads to form an active surface layer, (c) 상기 기판을 구리 도금액이 담긴 배스에 담궜다가 꺼낸 후 일정 시간 방치함으로써 상기 활성 표면층 상면에 구리 도금층을 형성하는 단계,(c) forming a copper plating layer on the upper surface of the active surface layer by immersing the substrate in a bath containing a copper plating solution and then leaving it out for a predetermined time; (d) 상기 패드의 크기에 대응하는 크기의 복수의 개구부가 형성된 마스크가 상기 기판 상면에 적층되어 상기 패드의 위치에 맞추어 정렬ㆍ고정된 후 상기 마스크의 개구부로 금속 페이스트가 스퀴지에 의해 밀려 전사되는 단계 및,(d) A mask having a plurality of openings having a size corresponding to the size of the pad is stacked on the upper surface of the substrate, aligned and fixed to the position of the pad, and then the metal paste is pushed and transferred by the squeegee to the opening of the mask. Steps and, (e) 상기 금속 페이스트가 리플로우 공정에 의해 금속 범프로 형성되는 것을 특징으로 하는 금속 범프 제조 방법.(e) wherein said metal paste is formed into a metal bump by a reflow process. 제 1항에 있어서, 상기 기판은 인쇄 회로 기판인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 1, wherein the substrate is a printed circuit board. 제 2항에 있어서, 상기 패드는 전극 패드인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 2, wherein the pad is an electrode pad. 제 1항에 있어서, 상기 기판은 반도체 소자 기판인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 1, wherein the substrate is a semiconductor device substrate. 제 4항에 있어서, 상기 패드는 본딩 패드인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 4, wherein the pad is a bonding pad. 제 1항의 제 (b) 단계에 있어서, 상기 표면 활성화 처리는 징케이트 용액을 상기 패드의 중앙 부분에 가하여 상기 차단막의 금속 성분과 산화 또는 환원 반응을 일으킬 수 있는 이온기를 상기 패드의 표면에 흡착시키는 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 1, wherein the surface activation treatment adds a zinc solution to a central portion of the pad to adsorb ionic groups on the surface of the pad that can cause an oxidation or reduction reaction with the metal component of the barrier membrane. Method for producing a metal bump, characterized in that. (a) 상면의 소정의 영역에 복수의 패드들이 형성되어 있는 기판 상에 상기 패드들의 중앙 부분을 제외한 모든 영역에 보호막이 형성되는 단계,(a) forming a protective film on all regions except the center of the pads on a substrate having a plurality of pads formed in a predetermined area of an upper surface thereof; (b) 상기 패드들의 중앙 부분 상면에 표면 활성화 처리하여 제1활성 표면층을 형성하는 단계,(b) surface-activating the upper surface of the central portion of the pads to form a first active surface layer, (c) 상기 기판을 니켈-인 도금액이 담긴 배스에 담궜다가 꺼낸 후 일정 시간 방치함으로써 상기 활성 표면층 위에 제1차단막으로서 니켈-인 도금층을 형성하는 단계,(c) forming a nickel-phosphorus plating layer as a first barrier film on the active surface layer by immersing the substrate in a bath containing a nickel-phosphorus plating solution and then leaving it for a predetermined time; (d) 상기 제1차단막 표면에 표면 활성화 처리하여 제2활성 표면층을 형성하는 단계,(d) surface-activating the surface of the first barrier layer to form a second active surface layer, (e) 상기 기판을 니켈-붕소 도금액이 담긴 배스에 담궜다가 꺼낸 후 일정 시간 방치함으로써 상기 제2활성 표면층 위에 제2차단막으로서 니켈-붕소 도금층을 형성하는 단계,(e) forming a nickel-boron plating layer as a second barrier layer on the second active surface layer by immersing the substrate in a bath containing a nickel-boron plating solution and then leaving it for a predetermined time; (f) 상기 패드의 크기에 대응하는 크기의 복수의 개구부가 형성된 마스크가 상기 기판 상면에 적층되어 상기 패드의 위치에 맞추어 정렬ㆍ고정된 후 상기 마스크의 개구부에 금속 페이스트가 스퀴지에 의해 밀려 전사되는 단계,및(f) A mask having a plurality of openings having a size corresponding to the size of the pad is stacked on the upper surface of the substrate, aligned and fixed to the position of the pad, and then the metal paste is pushed and transferred by the squeegee to the opening of the mask. Steps, and (g) 상기 금속 페이스트가 리플로우 공정에 의해 금속 범프로 형성되는 것을 특징으로 하는 금속 범프 제조 방법.(g) The metal bump manufacturing method, characterized in that the metal paste is formed into a metal bump by a reflow process. 제 7항에 있어서, 상기 기판은 인쇄 회로 기판인 것을 특징으로 하는 금속 범프 제조 방법.8. The method of claim 7 wherein the substrate is a printed circuit board. 제 8항에 있어서, 상기 패드는 전극 패드인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 8, wherein the pad is an electrode pad. 제 7항에 있어서, 상기 기판은 반도체 소자 기판인 것을 특징으로 하는 금속 범프 제조 방법.8. The method of claim 7, wherein the substrate is a semiconductor device substrate. 제 10항에 있어서, 상기 패드는 본딩 패드인 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 10, wherein the pad is a bonding pad. 제 7항의 제 (b)단계 또는 (d)단계에 있어서, 상기 표면 활성화 처리는 징케이트 용액을 가하여 상기 차단막의 금속 성분과 산화 또는 환원 반응을 일으킬 수 있는 이온기를 상기 패드의 표면 또는 상기 니켈-인 도금층 표면에 흡착시키는 것을 특징으로 하는 금속 범프 제조 방법.8. The surface activation process according to claim 7 (b) or (d), wherein the surface activation treatment is an ion group capable of adding a zinc solution to cause an oxidation or reduction reaction with a metal component of the barrier membrane. The metal bump manufacturing method characterized by adsorb | sucking on the surface of a phosphorus plating layer. 제 7항의 제 (c)단계 및 제 (e)단계에서, 상기 제1차단막은 약 15㎛, 상기 제2차단막은 약 5㎛ 두께로 형성되는 것을 특징으로 하는 금속 범프 제조 방법.The method of claim 7, wherein in the steps (c) and (e), the first barrier layer is about 15 μm, and the second barrier layer is about 5 μm thick.
KR1019970066600A 1997-12-08 1997-12-08 Metal bump manufacturing method KR19990048003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066600A KR19990048003A (en) 1997-12-08 1997-12-08 Metal bump manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066600A KR19990048003A (en) 1997-12-08 1997-12-08 Metal bump manufacturing method

Publications (1)

Publication Number Publication Date
KR19990048003A true KR19990048003A (en) 1999-07-05

Family

ID=66088985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066600A KR19990048003A (en) 1997-12-08 1997-12-08 Metal bump manufacturing method

Country Status (1)

Country Link
KR (1) KR19990048003A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061775A (en) * 1999-12-29 2001-07-07 이수남 wafer level package and method of fabricating the same
WO2006028341A1 (en) * 2004-09-07 2006-03-16 Korea Semiconductor System Co., Ltd. Method of making bump on semiconductor device
WO2006046806A1 (en) * 2004-10-29 2006-05-04 Korea Semiconductor System Co., Ltd. Method of supplying flux to semiconductor device
KR100848741B1 (en) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 Semiconductor device and manufacturing method thereof
KR100936782B1 (en) * 2003-04-04 2010-01-14 삼성테크윈 주식회사 Semiconductor device having metal bumps formed by 2-step electroless Ni plating and method of fabricating the bumps

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061775A (en) * 1999-12-29 2001-07-07 이수남 wafer level package and method of fabricating the same
KR100936782B1 (en) * 2003-04-04 2010-01-14 삼성테크윈 주식회사 Semiconductor device having metal bumps formed by 2-step electroless Ni plating and method of fabricating the bumps
WO2006028341A1 (en) * 2004-09-07 2006-03-16 Korea Semiconductor System Co., Ltd. Method of making bump on semiconductor device
WO2006046806A1 (en) * 2004-10-29 2006-05-04 Korea Semiconductor System Co., Ltd. Method of supplying flux to semiconductor device
KR100848741B1 (en) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5792594A (en) Metallization and termination process for an integrated circuit chip
US4922322A (en) Bump structure for reflow bonding of IC devices
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US6864586B2 (en) Padless high density circuit board
US6583039B2 (en) Method of forming a bump on a copper pad
US7851345B2 (en) Semiconductor device and method of forming oxide layer on signal traces for electrical isolation in fine pitch bonding
US7906425B2 (en) Fluxless bumping process
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6756184B2 (en) Method of making tall flip chip bumps
US20080257595A1 (en) Packaging substrate and method for manufacturing the same
US8610266B2 (en) Semiconductor device for radio frequency applications and method for making the same
US20070130763A1 (en) Method of fabricating electrical connection terminal of embedded chip
US20030124832A1 (en) Method of making a bump on a substrate without ribbon residue
US9125332B2 (en) Filp chip interconnection structure with bump on partial pad and method thereof
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
TWI242866B (en) Process of forming lead-free bumps on electronic component
US20110309500A1 (en) Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask
US6162718A (en) High speed bump plating/forming
KR19990048003A (en) Metal bump manufacturing method
CA1039855A (en) Process for producing a multi-chip wiring arrangement
JP3279470B2 (en) Semiconductor device and manufacturing method thereof
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
KR100691000B1 (en) Method for fabricating wafer level package
JP2004072043A (en) Semiconductor wafer, semiconductor chip, and semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination