JPH10132756A - Appearance inspection apparatus for multilayer ceramic circuit board - Google Patents

Appearance inspection apparatus for multilayer ceramic circuit board

Info

Publication number
JPH10132756A
JPH10132756A JP30594196A JP30594196A JPH10132756A JP H10132756 A JPH10132756 A JP H10132756A JP 30594196 A JP30594196 A JP 30594196A JP 30594196 A JP30594196 A JP 30594196A JP H10132756 A JPH10132756 A JP H10132756A
Authority
JP
Japan
Prior art keywords
cavity
multilayer ceramic
circuit board
face
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30594196A
Other languages
Japanese (ja)
Inventor
Tatsuo Shinoda
龍男 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP30594196A priority Critical patent/JPH10132756A/en
Publication of JPH10132756A publication Critical patent/JPH10132756A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an appearance inspection apparatus by which a state inside a microscopic cavity is detected precisely by providing an illumination system which is installed so as to face the central part of the cavity, a plurality of imaging parts which are installed so as to face the peripheral part of the cavity, and an optical system which guides reflected light from the cavity to the imaging parts. SOLUTION: A fiber illumination part 1, which uses an optical fiber, is made to face the central part of a cavity 3 at a multilayer ceramic circuit board 2, and a small camera 4 is made to face the peripheral part of the cavity 3. Then, an optical system 5 which uses a small reflecting mirror 5a and a small reflecting mirror 5b and whose shape is like a periscope is interposed between the fiber illumination part 1 and the small camera 4. Thereby, since the fiber illumination system 1 is faced with the central part of the cavity 3, a shade due to the wall part of the cavity 3 is not generated, and a step inside a wire- bonding-pad-pattern layer does not generate a shade.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層セラミック回
路基板の製造過程で発生する印刷ズレや積層ズレを検査
するための多層セラミック回路基板の外観検査装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for inspecting the appearance of a multilayer ceramic circuit board for inspecting print misalignment and lamination misalignment occurring in the process of manufacturing a multilayer ceramic circuit board.

【0002】[0002]

【従来の技術】セラミックPGA基板などの多層セラミ
ック回路基板を製造するときは、薄いセラミックグリー
ンシートに回路パターンの印刷やスルーホールの穴開け
処理を施したものを複数枚積層しこれを焼成して成形し
ている。このとき、前記回路パターンの印刷ズレや積層
ズレが生じることがあるので、前記セラミックグリーン
シートの積層、焼成、Niメッキ後に、印刷ズレや積層
ズレの検査をする必要がある。このとき検査するズレ量
による不良の有無は、例えば所定の寸法から±100μ
mの範囲内を規格範囲内としその規格範囲外を不良とす
るなどのように数値で決められているので、目視での定
量的な検査は困難である。そのため、従来より、多層セ
ラミック回路基板の製造過程で発生する印刷ズレや積層
ズレを検査するための多層セラミック回路基板の外観検
査装置が提案されている。これらの外観検査装置は、例
えば、図6に示すように、検査対象となる部分を上方か
ら照明して、その反射光を上方に設置したTVカメラで
検出し、この検出した画像により回路パターンの印刷や
積層不良などを判断するようにしている。
2. Description of the Related Art When manufacturing a multilayer ceramic circuit board such as a ceramic PGA board, a plurality of thin ceramic green sheets on which a circuit pattern has been printed or through holes have been formed are laminated and fired. Molding. At this time, since the printing displacement and the lamination displacement of the circuit pattern may occur, it is necessary to inspect the printing displacement and the lamination displacement after laminating, firing and Ni plating of the ceramic green sheets. At this time, the presence or absence of a defect due to the deviation amount to be inspected is, for example, ± 100 μm from a predetermined dimension.
Since the numerical value is determined such that the range of m is within the standard range and the outside of the standard range is determined to be defective, it is difficult to perform a visual quantitative inspection. Therefore, conventionally, there has been proposed an appearance inspection apparatus for a multilayer ceramic circuit board for inspecting a printing shift or a stacking shift occurring in a manufacturing process of the multilayer ceramic circuit board. For example, as shown in FIG. 6, these appearance inspection devices illuminate a portion to be inspected from above, detect the reflected light with a TV camera installed above, and obtain a circuit pattern of the circuit pattern based on the detected image. Printing and lamination defects are determined.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、この図
6に示すような従来の外観検査装置では、回路基板の中
の極小のキャビティ内の状況をTVカメラで検出しよう
とするとき、キャビティの壁部が陰となってしまうた
め、正確な画像が得られないという問題がある。
However, in the conventional visual inspection apparatus as shown in FIG. 6, when the situation inside the extremely small cavity in the circuit board is to be detected by a TV camera, the wall portion of the cavity is to be detected. However, there is a problem that an accurate image cannot be obtained because of the shadow.

【0004】本発明はこのような従来技術の問題点に着
目してなされたもので、極小のキャビティ内の状況を正
確に検出することができる、多層セラミック回路基板の
外観検査装置を提供することを目的とする。また本発明
は、以上に加えて、基板と回路パターンとの境界線の大
きさを適切に算出することもできる多層セラミック回路
基板の外観検査装置を提供することをも目的とする。
The present invention has been made in view of such problems of the prior art, and provides an apparatus for visually inspecting a multilayer ceramic circuit board, which can accurately detect a situation in a very small cavity. With the goal. Another object of the present invention is to provide an appearance inspection apparatus for a multilayer ceramic circuit board, which can appropriately calculate the size of a boundary between a board and a circuit pattern.

【0005】[0005]

【課題を解決するための手段】このような課題を解決す
るための本発明による多層セラミック回路基板の外観検
査装置は、前記回路基板のキャビティのほぼ中央部に対
向して設けられ、このキャビティに光を照射する照明系
と、前記キャビティの周辺部に対向して設けられ、キャ
ビティ内を撮像する複数の撮像部と、前記キャビティか
らの反射光を前記撮像部に導くための光学系と、から構
成されるものである。
An apparatus for inspecting the appearance of a multilayer ceramic circuit board according to the present invention for solving such a problem is provided so as to face substantially the center of a cavity of the circuit board, and is provided in the cavity. An illumination system for irradiating light, a plurality of imaging units provided to face the periphery of the cavity, and imaging the inside of the cavity, and an optical system for guiding reflected light from the cavity to the imaging unit, It is composed.

【0006】また本発明では、さらに、基板と回路パタ
ーンとの境界線の大きさを、回路パターンの濃度積和演
算値から基板の濃度積和演算値を引いてその差を求め、
その差に予め設定されたスレッシュホールドレベル比率
を掛けて算出することにより、求めるようにした境界算
出部を備えるのがよい。
In the present invention, the size of the boundary between the substrate and the circuit pattern is further obtained by subtracting the density product sum calculation value of the substrate from the density product sum calculation value of the circuit pattern,
It is preferable to provide a boundary calculating unit which is obtained by multiplying the difference by a preset threshold level ratio to calculate the difference.

【0007】[0007]

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図1は本実施形態による多層セラミ
ック回路基板の外観検査装置を示す概略図である。従来
は、回路基板のキャビティを撮像するときは、キャビテ
ィに光を照射する照明部と小型カメラとの両者をキャビ
ティの中央部に対向させて、キャビティ内を照射しなが
ら撮像するようにしていた。しかし、特に狭小なキャビ
ティ内を撮像するときは、少なくとも前記照明部と小型
カメラとのいずれか一方が前記キャビティの中央部から
周辺部の方へ外れてしまう。そのため、前記照明部がキ
ャビティの中央部から外れるとキャビティの壁部などが
陰となって正確なパターンの撮像が困難になる。また、
前記小型カメラがキャビティの中央部から外れるとキャ
ビティ内の一部が死角になってしまうという不都合があ
った。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic diagram showing an appearance inspection apparatus for a multilayer ceramic circuit board according to the present embodiment. Conventionally, when imaging a cavity of a circuit board, both an illumination unit that irradiates light to the cavity and a small camera are opposed to the center of the cavity, and imaging is performed while irradiating the inside of the cavity. However, when an image is taken in a particularly small cavity, at least one of the illumination unit and the small camera comes off the center of the cavity toward the periphery. For this reason, if the illuminating portion deviates from the center of the cavity, the wall of the cavity and the like become shadowed, and it becomes difficult to capture an accurate pattern. Also,
If the miniature camera deviates from the center of the cavity, there is a disadvantage that a part of the cavity becomes blind spot.

【0008】そこで、本実施形態では、図1のように、
光ファイバーを使用したファイバー照明部1を多層セラ
ミック回路基板2のキャビティ3の中央部に対向させる
と共に、キャビティ3の周辺部に4つの小型カメラ4を
対向させている(図2の平面図も参照)。そして、小型
反射ミラー5a及び5bを使った潜望鏡のような形の光
学系5を、ファイバー照明部1と小型カメラ4との間に
介在させるようにしている。これにより、ファイバー照
明部1がキャビティ3の中央部に対向するので、キャビ
ティ3の壁による陰が生じることがなくなる。つまり、
本実施形態では、キャビティ3への照明については、図
1に示すようにキャビティ3中央部に細い光ファイバー
を使用したファイバー照明部1を設置しているので、ワ
イヤボンディングパッドパターン層間の段差が陰を作ら
ないようにすることができる。陰ができると、その陰が
後述の印刷ズレ(プルバック)検査の際に印刷すき間距
離に加算されてしまい、誤差が増えてしまうので、陰が
できるのを防ぐ必要があるのである。また、本実施形態
では、前記4つの小型カメラ4を、キャビティ3の周辺
部に対向するように、互いに隣接して配置しているの
で、小型カメラ4による撮像に死角が存在することがな
くなる。なお、この実施形態1では、小型XYステージ
6の上にホルダー7を介して前記小型カメラ4を設置す
るようにしているので、撮像位置を任意に変えることが
できるようになっている。
Therefore, in this embodiment, as shown in FIG.
A fiber illuminating unit 1 using an optical fiber is opposed to the center of the cavity 3 of the multilayer ceramic circuit board 2 and four small cameras 4 are opposed to the periphery of the cavity 3 (see also the plan view of FIG. 2). . An optical system 5 like a periscope using the small reflecting mirrors 5 a and 5 b is interposed between the fiber illumination unit 1 and the small camera 4. Thereby, since the fiber illuminating unit 1 faces the center of the cavity 3, the shadow of the wall of the cavity 3 does not occur. That is,
In the present embodiment, as for the illumination of the cavity 3, the fiber illumination unit 1 using a thin optical fiber is installed at the center of the cavity 3 as shown in FIG. Can not be made. If a shadow is formed, the shadow is added to a printing gap distance at the time of a printing shift (pull-back) inspection described later, and an error increases. Therefore, it is necessary to prevent the shadow from being formed. Further, in the present embodiment, since the four small cameras 4 are arranged adjacent to each other so as to face the peripheral portion of the cavity 3, there is no blind spot in imaging by the small cameras 4. In the first embodiment, since the small camera 4 is set on the small XY stage 6 via the holder 7, the imaging position can be changed arbitrarily.

【0009】次に、本実施形態により、積層ズレを検出
するときの動作を図3に基づいて説明する。まず、各層
及び各辺(例えば図3では、2つのワイヤボンディング
パッド(W/B)パターン層の各4辺の計8パターン
(2×4=8パターン))の標準的パターンを予め憶え
ておき、グレイパターンマッチングによりそれぞれのパ
ターン位置を検出することにより、積層ズレを検出す
る。このとき、先の照明による表面のギラツキを平均化
処理により滑らかにしてグレイサーチをかけると画像処
理が安定する。
Next, the operation of the present embodiment for detecting a lamination shift will be described with reference to FIG. First, a standard pattern of each layer and each side (for example, in FIG. 3, a total of eight patterns (2 × 4 = 8 patterns) of four sides of each of two wire bonding pad (W / B) pattern layers) is stored in advance. The stacking shift is detected by detecting each pattern position by gray pattern matching. At this time, if the glare on the surface caused by the previous illumination is smoothed by the averaging process and a gray search is performed, the image processing is stabilized.

【0010】次に、印刷ズレ(プルバック)の検査のた
めの動作を図4に基づいて説明する。図4は、図3のキ
ャビティ内の一部(Rで示す部分)の拡大図を示し、1
0は段層、11、12はニッケルメッキよりなるワイヤ
ボンディングパッドパターン、13はセラミック基板、
14はパターンとセラミック基板の境界線である。本実
施形態のパターンと基板の境界線の算出は、一定方向の
明暗濃度積和演算により算出している。例えば図4に示
すようなパターンの、ワイヤボンディングパッド(W/
B)パターン1層とワイヤボンディングパッド(W/
B)パターン2層との間の印刷すき間距離(プルバッ
ク)Lを計測する場合、A点からB点までを、x方向に
濃度積和演算したものから求める(図5参照)。ウイン
ドウW内の濃淡レベル差による境界画素位置ya,yb
は、予め設定されたスレッシュホールドレベル比率SL
(%)(例えば30%くらいがよい)によって、画素間
演算により求められる(次式参照)。 Ya=(GAmax−Gmin)×SL Yb=(GBmax−Gmin)×SL 但し、上式で、ya,ybは、例えば0.1画素までの
画素間演算を行って求める。
Next, an operation for inspecting a print shift (pullback) will be described with reference to FIG. FIG. 4 is an enlarged view of a part (a part indicated by R) in the cavity of FIG.
0 is a step layer, 11 and 12 are wire bonding pad patterns made of nickel plating, 13 is a ceramic substrate,
Reference numeral 14 denotes a boundary between the pattern and the ceramic substrate. The calculation of the boundary line between the pattern and the substrate according to the present embodiment is performed by a light-dark density product-sum calculation in a certain direction. For example, a wire bonding pad (W /
B) One layer of pattern and wire bonding pad (W /
B) When measuring the print gap distance (pullback) L between the two layers of the pattern, the point from point A to point B is obtained from the result of the density product sum calculation in the x direction (see FIG. 5). Boundary pixel position ya, yb based on gray level difference in window W
Is a preset threshold level ratio SL
(%) (E.g., about 30% is good), and is obtained by an inter-pixel operation (see the following equation). Ya = (GA max −G min ) × SL Yb = (GB max −G min ) × SL However, in the above equation, ya and yb are obtained by, for example, performing an inter-pixel calculation up to 0.1 pixel.

【0011】すると、印刷すき間距離Lは、画素サイズ
定数P(μm/画素)を掛けて、次式で求められる。 L=(yb−ya)×P この値を判定して良品、不良を決める。
Then, the printing gap distance L is obtained by the following equation by multiplying by the pixel size constant P (μm / pixel). L = (yb-ya) × P This value is determined to determine a non-defective product or a defective product.

【0012】この方式の特徴は、固定的な濃度値で境界
値を見つけているのではなく、明暗部の差の比率で算出
している為に、照明の変化やNiメッキ表面の明るさの
違いによる寸法計測の真値との差が小さい(±0.1画
素程度)点にある。また、積分画素数を増すことによっ
て、再現性の高いものとなる。但し、この方式はX,ま
たはYの方向に積分するので回転している場合には回転
補正処理をする必要がある。
The feature of this method is that a boundary value is not found by a fixed density value, but is calculated by a ratio of a difference between light and dark portions. The difference is that the difference from the true value of the dimension measurement due to the difference is small (about ± 0.1 pixel). Also, by increasing the number of integral pixels, reproducibility is high. However, since this method integrates in the X or Y direction, it is necessary to perform a rotation correction process when rotating.

【0013】さらに、本実施形態におけるハンドリング
装置では、パッケージ12ピース入り(4行×3列)の
トレーから、基板を3ピース毎に吸着により取り出す。
次に、基板を、基板位置決め機械で位置決した後に、検
査テーブルに移載して、他の検査の後、前述ワイヤボン
ディングパッドパターン層及びパターンズレの検査を行
うる。そして、このズレ検査による不良の有無の判定結
果に従って、5つの収納場所の中の予め選択された収納
場所にあるトレーに詰めて、収納する。
Further, in the handling apparatus according to the present embodiment, a substrate is taken out of a tray containing 12 pieces of packages (4 rows × 3 columns) by suction every three pieces.
Next, after the substrate is positioned by the substrate positioning machine, the substrate is transferred to an inspection table, and after another inspection, the above-described wire bonding pad pattern layer and pattern deviation are inspected. Then, according to the determination result of the presence / absence of the defect by the deviation inspection, the trays are packed and stored in a tray in a pre-selected storage location among the five storage locations.

【0014】[0014]

【発明の効果】以上説明したように、本発明では、照明
部をキャビティの中央部に対向させているので、キャビ
ティの壁による陰が生じることがなくなり、正確な画像
が検出できるようになる。また、本発明では、前記キャ
ビティからの反射光を撮像部に送るための光学系を備え
ることにより、複数の撮像部をキャビティの中央部でな
くその周辺部に対向させて、複数の撮像部によりキャビ
ティ内を撮像するようにしているので、キャビティ内の
画像に死角が存在することがなくなり、正確な画像が検
出できるようになる。
As described above, according to the present invention, since the illuminating portion is opposed to the center of the cavity, no shadow is generated by the wall of the cavity, and an accurate image can be detected. Further, in the present invention, by providing an optical system for transmitting the reflected light from the cavity to the imaging unit, the plurality of imaging units are opposed to the peripheral portion of the cavity instead of the central portion thereof, and the Since the inside of the cavity is imaged, there is no blind spot in the image inside the cavity, and an accurate image can be detected.

【0015】また本発明では、さらに、基板と回路パタ
ーンとの境界線の大きさを、回路パターンの濃度積和演
算値から基板の濃度積和演算値を引いてその差を求め、
その差に予め設定されたスレッシュホールドレベル比率
を掛けて算出することにより、求めるようにしている。
そのため、前記境界線の大きさ(境界値)を、固定的な
濃度値で見つけているのではなく、明暗部の差の比率で
算出しているので、照明の変化やNiメッキ表面の明る
さの違いによる寸法計測の真値との差が小さい(±0.
1画素程度)というメリットがある。また、積分画素数
を増すことによって、再現性の高いものとなるというメ
リットもある。
Further, in the present invention, the difference between the size of the boundary product between the substrate and the circuit pattern is obtained by subtracting the density product-sum calculation value of the substrate from the density product-sum calculation value of the circuit pattern,
The difference is calculated by multiplying the difference by a preset threshold level ratio.
For this reason, the size of the boundary line (boundary value) is not found by a fixed density value, but is calculated by the ratio of the difference between the light and dark portions. The difference from the true value of the dimension measurement due to the difference is small (± 0.
(About one pixel). There is also a merit that the reproducibility becomes high by increasing the number of integral pixels.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態によるセラミック回路基板
の外観検査装置を示す概略図である。
FIG. 1 is a schematic diagram illustrating a ceramic circuit board appearance inspection apparatus according to an embodiment of the present invention.

【図2】 本実施形態の構成の概略を示す平面図であ
る。
FIG. 2 is a plan view schematically showing the configuration of the embodiment.

【図3】 本実施形態によるセラミックパッケージの積
層ズレの検査の動作を説明するための図である。
FIG. 3 is a diagram for explaining an operation of inspecting a stack displacement of the ceramic package according to the present embodiment;

【図4】 図3のキャビティ内の一部拡大図を示し、本
実施形態による印刷すき間距離の計測動作を説明するた
めの図である。
FIG. 4 is a partially enlarged view of the inside of the cavity of FIG. 3, and is a diagram for explaining an operation of measuring a print gap distance according to the present embodiment.

【図5】 本実施形態による印刷ズレの計測動作を説明
するための図である。
FIG. 5 is a diagram for explaining a print shift measuring operation according to the embodiment;

【図6】 従来の回路基板の外観検査装置を示す概略図
である。
FIG. 6 is a schematic view showing a conventional circuit board appearance inspection apparatus.

【符号の説明】[Explanation of symbols]

1 ファイバー照明部 2 多層セラミック回路基板 3 キャビティ 4 小型カメラ 5 光学系 5a,5b 小型反射ミラー 6 小型XYステージ 7 ホルダー 8 セラミックPGA 9 キャビティ 10 段層 11 ワイヤボンディングパッドパターン1層 12 ワイヤボンディングパッドパターン2層 13 基板 14 境界線(境界値) DESCRIPTION OF SYMBOLS 1 Fiber illumination part 2 Multilayer ceramic circuit board 3 Cavity 4 Small camera 5 Optical system 5a, 5b Small reflection mirror 6 Small XY stage 7 Holder 8 Ceramic PGA 9 Cavity 10 Step layer 11 Wire bonding pad pattern 1 layer 12 Wire bonding pad pattern 2 Layer 13 Substrate 14 Boundary (boundary value)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多層セラミック回路基板の製造過程で発
生する回路パターンの印刷ズレや積層ズレを検査するた
めの多層セラミック回路基板の外観検査装置であって、 前記回路基板のキャビティのほぼ中央部に対向して設け
られ、このキャビティに光を照射する照明系と、 前記キャビティの周辺部に対向して設けられ、キャビテ
ィ内を撮像する複数の撮像部と、 前記キャビティからの反射光を前記撮像部に導くための
光学系と、から成ることを特徴とする多層セラミック基
板の外観検査装置。
1. An apparatus for inspecting the appearance of a multilayer ceramic circuit board for inspecting print misalignment or lamination misalignment of a circuit pattern generated in a process of manufacturing a multilayer ceramic circuit board, comprising: An illumination system provided to face the cavity and irradiating the cavity with light; a plurality of imaging units provided to face the periphery of the cavity and imaging the inside of the cavity; and an imaging unit configured to reflect light reflected from the cavity. And a optics system for guiding the appearance of the multilayer ceramic substrate.
【請求項2】 請求項1において、基板と回路パターン
との境界線の大きさを、回路パターンの濃度積和演算値
から基板の濃度積和演算値を引いてその差を求め、その
差に予め設定されたスレッシュホールドレベル比率を掛
けて算出することにより、求めるようにした境界算出部
を備えたことを特徴とする多層セラミック基板の外観検
査装置。
2. The method according to claim 1, wherein the size of the boundary between the substrate and the circuit pattern is obtained by subtracting the density product sum operation value of the substrate from the density product sum operation value of the circuit pattern, and calculating the difference. An appearance inspection apparatus for a multilayer ceramic substrate, comprising: a boundary calculation unit which is calculated by multiplying a predetermined threshold level ratio.
JP30594196A 1996-10-30 1996-10-30 Appearance inspection apparatus for multilayer ceramic circuit board Pending JPH10132756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30594196A JPH10132756A (en) 1996-10-30 1996-10-30 Appearance inspection apparatus for multilayer ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30594196A JPH10132756A (en) 1996-10-30 1996-10-30 Appearance inspection apparatus for multilayer ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH10132756A true JPH10132756A (en) 1998-05-22

Family

ID=17951148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30594196A Pending JPH10132756A (en) 1996-10-30 1996-10-30 Appearance inspection apparatus for multilayer ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH10132756A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510315A (en) * 2008-01-23 2011-03-31 イジナ Spatial colorimetric measuring device and spatial colorimetric measuring method for three-dimensional objects
CN113219765A (en) * 2021-04-26 2021-08-06 深圳市华拓半导体技术有限公司 Optical imaging system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510315A (en) * 2008-01-23 2011-03-31 イジナ Spatial colorimetric measuring device and spatial colorimetric measuring method for three-dimensional objects
CN113219765A (en) * 2021-04-26 2021-08-06 深圳市华拓半导体技术有限公司 Optical imaging system
CN113219765B (en) * 2021-04-26 2022-04-22 深圳市华拓半导体技术有限公司 Optical imaging system

Similar Documents

Publication Publication Date Title
US7773209B2 (en) Method and apparatus for parts manipulation, inspection, and replacement
US8056700B2 (en) Tray flipper, tray, and method for parts inspection
JP5201350B2 (en) Surface inspection device
US20020014577A1 (en) Circuit for machine-vision system
JP4466560B2 (en) Wiring pattern inspection apparatus, inspection method, detection apparatus, and detection method
JP2002014057A (en) Defect checking device
WO2013069100A1 (en) Apparatus for inspecting printed board
JP2018017638A (en) Illumination unit, defect inspection device and illumination method
TWI500900B (en) Electronic component thickness measurement method, method for manufacturing a series of electronic components using the measurement method, a series of electronic components manufactured by the manufacturing method, and electronic component inspection ap
JPS58146844A (en) Automatic optical characteristic inspecting device
JP2000065758A (en) Apparatus and method for inspection of cream solder piece on printed circuit board
JP2006292412A (en) Surface inspection system, surface inspection method and substrate manufacturing method
JP2009128098A (en) Shape measuring device of transparent planar body, and manufacturing method of plate glass
US8223328B2 (en) Surface inspecting apparatus and surface inspecting method
JP5145495B2 (en) Inspection device
JPH10132756A (en) Appearance inspection apparatus for multilayer ceramic circuit board
JP3870140B2 (en) Driving transmission belt inspection method
KR101015808B1 (en) Apparatus and method for measuring line width of bonding electrode
JPH0469330B2 (en)
JP2004125644A (en) Dome shape indirect illumination apparatus and pattern image pickup method
JPH11101691A (en) Inspecting device for colored member and its manufacture
JPH07209199A (en) Method and apparatus for detecting flaw of planar plate-shaped material to be inspected
JP2938126B2 (en) Color filter surface inspection device
JP2004117150A (en) Pattern defect inspection device and pattern defect inspection method
KR20090115567A (en) Method of inspecting defects of leads in multi-column PCB and Apparatus for inspecting multi-column PCB optically