JPH1012816A - Manufacture of capacitance element - Google Patents

Manufacture of capacitance element

Info

Publication number
JPH1012816A
JPH1012816A JP15782396A JP15782396A JPH1012816A JP H1012816 A JPH1012816 A JP H1012816A JP 15782396 A JP15782396 A JP 15782396A JP 15782396 A JP15782396 A JP 15782396A JP H1012816 A JPH1012816 A JP H1012816A
Authority
JP
Japan
Prior art keywords
dielectric film
heat treatment
film
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15782396A
Other languages
Japanese (ja)
Inventor
Satoshi Horiuchi
悟志 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15782396A priority Critical patent/JPH1012816A/en
Publication of JPH1012816A publication Critical patent/JPH1012816A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce dangling bonds on a dielectric film surface, by performing heat treatment at a temperature discharging the residual gas in a dielectric film after it is formed. SOLUTION: An element isolation insulating film 12 for isolating an element forming region is formed on the upper layer of a semiconductor substrate 11, and a first conducting layer 13 as a diffusion layer is formed in the element forming region. An insulating film 14 is formed on the semiconductor substrate 11, and a dielectric film 21 is formed on the semiconductor substrate 11, in such a manner that the insulating film 14 is covered with the film 21. It is heat-treated at a temperature discharging the residual gas in the dielectric film 21, and residual atoms and molecules which are unnecessary are made to leave. In order to reduce dangling bonds which are generated on the surface of the dielectric film 21, heat treatment is performed in an atmosphere containing the atoms to be buried in the dangling bonds generated in the dielectric film 21. Thereby the dangling bonds are substituted by the atoms and reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、容量素子の製造方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor.

【0002】[0002]

【従来の技術】反応装置のおける容量素子には、その誘
電体膜として化学的気相成長(以下CVDという、CV
DはChemical Vapour Depositionの略)法により形成し
た窒化シリコン(Si3 4 )膜が用いられる。CVD
法によって窒化シリコン膜を成膜する場合に用いられる
原料ガスは、一般的には、モノシラン(SiH4 )、ジ
クロロシラン(SiH2 Cl2 )等のシラン系ガスおよ
びアンモニア(NH3 )である。
2. Description of the Related Art A capacitive element in a reaction apparatus has a dielectric film formed by chemical vapor deposition (hereinafter referred to as CVD, CV).
D is a silicon nitride (Si 3 N 4 ) film formed by a Chemical Vapor Deposition method. CVD
In general, source gases used for forming a silicon nitride film by a method include silane-based gases such as monosilane (SiH 4 ) and dichlorosilane (SiH 2 Cl 2 ), and ammonia (NH 3 ).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、CVD
法では、膜組成に不要な原子(例えば水素)を含む物質
を原料ガスに使用するため、成膜された窒化シリコン膜
中にはこれらの不要な原子が取り込まれて残留すること
になる。これはCVD法による成膜時の温度条件に上限
があることに起因する問題である。CVD法における成
膜温度条件は、成膜チャンバ内においてはCVD反応に
よるパーティクルの発生を抑制するように、かつ処理表
面の基板温度で反応が進行するように設定される。この
ため、原料ガス中に含まれる水素の分解、離脱が不十分
となり窒化シリコン膜中に取り込まれると同時に、原子
間での結合が不完全な状態であるダングリングボンドが
多数存在することになる。
SUMMARY OF THE INVENTION However, CVD
In the method, a substance containing an unnecessary atom (for example, hydrogen) in a film composition is used as a source gas, so that these unnecessary atoms are taken in and remain in the formed silicon nitride film. This is a problem caused by the upper limit of the temperature conditions during film formation by the CVD method. The film forming temperature conditions in the CVD method are set so as to suppress the generation of particles due to the CVD reaction in the film forming chamber and to make the reaction proceed at the substrate temperature of the processing surface. For this reason, decomposition and desorption of hydrogen contained in the source gas become insufficient and the hydrogen is taken in the silicon nitride film, and at the same time, there are many dangling bonds in which the bonds between atoms are incomplete. .

【0004】このように不要な残留原子やダングリング
ボンドが、容量素子の誘電体膜中に存在すると、それら
は電子がリークするいわゆるパスとして振る舞うため、
電子の移動度が上昇し、耐圧の低下やリーク電流を誘発
する。また経時絶縁破壊評価(以下、TDDB評価とい
う、TDDBはTime Dependent Dielectric Breakdown
の略)による結果が著しく悪化し、初期不良も増加する
ため、容量素子の信頼性を悪化させることになる。ま
た、窒化シリコン膜にはピンホールが発生していること
がある。そのような窒化シリコン膜をMIS容量の誘電
体膜として用いた場合には、ピンホールによって耐圧の
低下やリーク電流が誘発され、電荷蓄積性能の低下を招
く。
When such unnecessary residual atoms and dangling bonds are present in the dielectric film of the capacitor, they behave as so-called paths through which electrons leak.
The mobility of electrons increases, which causes a decrease in breakdown voltage and leakage current. In addition, the time-dependent dielectric breakdown evaluation (hereinafter referred to as TDDB evaluation, TDDB stands for Time Dependent Dielectric Breakdown)
(Abbreviation) significantly deteriorates the initial failure, thereby deteriorating the reliability of the capacitor. Further, a pinhole may be generated in the silicon nitride film. When such a silicon nitride film is used as the dielectric film of the MIS capacitor, a reduction in withstand voltage or a leak current is induced by the pinhole, and a reduction in charge storage performance is caused.

【0005】[0005]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた容量素子の製造方法である。すな
わち、第1導電層上に誘電体膜を形成した後、該誘電体
膜上に第2導電層を形成する容量素子の製造方法におい
て、誘電体膜を形成した後、誘電体膜中に残存するガス
を放出させる温度で、またはこの誘電体膜に生じたダン
グリングボンドを埋める原子を含む雰囲気で、または誘
電体膜中に残存するガスを放出させる温度でかつダング
リングボンドを埋める原子を含む雰囲気で、熱処理を行
うことによって、課題の解決を図る。
SUMMARY OF THE INVENTION The present invention is a method of manufacturing a capacitive element for solving the above-mentioned problems. That is, in the method of manufacturing a capacitor in which a dielectric film is formed on a first conductive layer and then a second conductive layer is formed on the dielectric film, the dielectric film is formed and then left in the dielectric film. At a temperature at which a gas to be released is released, or in an atmosphere containing atoms filling the dangling bonds generated in the dielectric film, or at a temperature at which a gas remaining in the dielectric film is released and containing atoms filling the dangling bonds The problem is solved by performing heat treatment in an atmosphere.

【0006】上記容量素子の製造方法では、誘電体膜を
形成した後に、誘電体膜中に残存するガスを放出させる
温度で熱処理を行うことから、誘電体膜中に存在する膜
組成に不要な残留原子や分子が離脱する。またはこの誘
電体膜に生じたダングリングボンドを埋める原子を含む
雰囲気で熱処理を行うことから、ダングリングボンドに
雰囲気中の原子が結合してダングリングボンドが解消さ
れる。または誘電体膜中に残存するガスを放出させる温
度でかつダングリングボンドを埋める原子を含む雰囲気
で熱処理を行うことから、誘電体膜中に存在する膜組成
に不要な残留原子や分子が離脱し、ダングリングボンド
に雰囲気中の原子が結合してダングリングボンドが解消
される。
In the above-described method for manufacturing a capacitor, a heat treatment is performed at a temperature at which gas remaining in the dielectric film is released after the formation of the dielectric film, so that the film composition present in the dielectric film is unnecessary. Residual atoms and molecules are released. Alternatively, since heat treatment is performed in an atmosphere containing atoms filling the dangling bonds generated in the dielectric film, the atoms in the atmosphere are bonded to the dangling bonds and the dangling bonds are eliminated. Alternatively, since the heat treatment is performed at a temperature at which gas remaining in the dielectric film is released and in an atmosphere containing atoms filling the dangling bonds, unnecessary atoms and molecules unnecessary in the film composition existing in the dielectric film are separated. The atoms in the atmosphere are bonded to the dangling bonds, and the dangling bonds are eliminated.

【0007】[0007]

【発明の実施の形態】本発明の実施形態の一例を、図1
の製造工程図によって説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention is shown in FIG.
This will be described with reference to a manufacturing process diagram of FIG.

【0008】図1の(1)に示すように、半導体基板1
1の上層には素子形成領域を分離する素子分離絶縁膜1
2が形成され、素子形成領域には第1導電層13が拡散
層で形成されている。また半導体基板11上に絶縁膜1
4が形成され、容量素子形成領域上と電極形成領域上と
に開口部15と開口部16が形成されている。そして、
上記絶縁膜13を覆う状態に上記半導体基板11上に誘
電体膜21を形成する。この誘電体膜21は、例えば減
圧CVDにより、窒化シリコン(Si 3 4 )膜で例え
ば50nmの厚さに形成される。
As shown in FIG. 1A, a semiconductor substrate 1
An element isolation insulating film 1 for isolating an element formation region is formed on the upper layer 1.
2 is formed, and the first conductive layer 13 is diffused in the element formation region.
It is formed of layers. Further, the insulating film 1 is formed on the semiconductor substrate 11.
4 are formed on the capacitor element forming region and the electrode forming region.
An opening 15 and an opening 16 are formed in the opening. And
The semiconductor substrate 11 is guided to cover the insulating film 13.
The conductor film 21 is formed. This dielectric film 21 is reduced, for example,
Silicon nitride (Si ThreeNFour) Equivalent to membrane
For example, it is formed to a thickness of 50 nm.

【0009】上記減圧CVD法による成膜条件の一例を
以下に説明する。 原料ガス:モノシラン(SiH4 );50sccm、ア
ンモニア(NH3 );300sccm、 成膜雰囲気の圧力:50Pa、 基板温度:760℃ に設定した。なお、sccmは標準状態における体積流
量(cm3 /分)を表す。
An example of film forming conditions by the above-mentioned low pressure CVD method will be described below. Source gas: monosilane (SiH 4 ); 50 sccm, ammonia (NH 3 ); 300 sccm, pressure of film formation atmosphere: 50 Pa, substrate temperature: 760 ° C. In addition, sccm represents a volume flow rate (cm 3 / min) in a standard state.

【0010】上記条件によって形成された窒化シリコン
膜からなる誘電体膜21中には、原料ガスであるSiH
4 やNH3 に含まれる水素が残留している。またダング
リングボンドも多数存在する。
The dielectric film 21 made of a silicon nitride film formed under the above conditions contains SiH as a source gas.
Hydrogen contained in 4 and NH 3 remains. There are also many dangling bonds.

【0011】次いで図1の(2)に示すように、上記減
圧CVD装置のチャンバ内で、温度設定を変更し、下記
のような条件にて、上記半導体基板11に形成した誘電
体膜21の熱処理を行って、この誘電体膜21中の水素
を放出させる。
Next, as shown in FIG. 1B, the temperature of the dielectric film 21 formed on the semiconductor substrate 11 is changed under the following conditions by changing the temperature setting in the chamber of the low-pressure CVD apparatus. By performing a heat treatment, hydrogen in the dielectric film 21 is released.

【0012】上記熱処理条件の一例を以下に説明する。 熱処理雰囲気:窒素(N2 );10slm、 熱処理雰囲気の圧力:常圧(101kPa)、 基板温度:900℃ に設定した。なお、slmは標準状態における体積流量
(dm3 /分)を表す。さらに窒化シリコンからなる誘
電体膜21の表面に生じているダングリングボンドを低
減するには、上記熱処理を誘電体膜21に生じたダング
リングボンドを埋める原子を含む雰囲気としてアンモニ
ア(NH3 )雰囲気中で行えばよい。この場合には、ダ
ングリングボンドは窒素原子に置換されて低減される。
したがって、水素を放出させるための熱処理とダングリ
ングボンドを低減するための熱処理とを行うことが望ま
しい。
An example of the above heat treatment conditions will be described below. Heat treatment atmosphere: nitrogen (N 2 ); 10 slm, pressure of heat treatment atmosphere: normal pressure (101 kPa), substrate temperature: 900 ° C. Here, slm represents the volume flow rate (dm 3 / min) in the standard state. In order to further reduce dangling bonds generated on the surface of the dielectric film 21 made of silicon nitride, the above-described heat treatment is performed using an ammonia (NH 3 ) atmosphere as an atmosphere containing atoms filling the dangling bonds generated in the dielectric film 21. You can go inside. In this case, the dangling bonds are reduced by being replaced by nitrogen atoms.
Therefore, it is preferable to perform heat treatment for releasing hydrogen and heat treatment for reducing dangling bonds.

【0013】その後図1の(3)に示すように、通常の
リソグラフィー技術(例えば、レジスト塗布によるレジ
スト膜の形成、露光、現像、ベーキング等の処理)およ
びエッチングによって、容量素子の形成領域(開口部1
5)にのみ誘電体膜21を残し、その他の領域の誘電体
膜21を除去する。次いで上記レジスト膜(図示省略)
を除去した後、通常の成膜技術によって、配線層を形成
する。そして上記同様のリソグラフィー技術およびエッ
チングによって、配線層をパターニングし、上記残した
誘電体膜21上に容量素子の上部電極となる第2導電層
31を形成するとともに、容量素子の下部電極となる第
1導電層13に接続する電極32を開口部16に形成す
る。上記の如くに、第1導電層13、誘電体膜21およ
び第2導電層31とからなる容量素子1が形成される。
Thereafter, as shown in FIG. 1 (3), the area for forming the capacitor element (opening) is formed by a usual lithography technique (for example, formation of a resist film by applying a resist, exposure, development, baking, etc.) and etching. Part 1
The dielectric film 21 is left only in 5), and the dielectric film 21 in other regions is removed. Next, the above resist film (not shown)
After the removal, a wiring layer is formed by a normal film forming technique. Then, the wiring layer is patterned by the same lithography technique and etching as described above, and a second conductive layer 31 serving as an upper electrode of the capacitor is formed on the remaining dielectric film 21, and a second electrode serving as a lower electrode of the capacitor is formed. An electrode 32 connected to the one conductive layer 13 is formed in the opening 16. As described above, the capacitive element 1 including the first conductive layer 13, the dielectric film 21, and the second conductive layer 31 is formed.

【0014】上記製造方法では、誘電体膜21を形成し
た後に、窒素を含む雰囲気(上記の場合には窒素雰囲
気)でかつ誘電体膜21中の不要な原子を放出させる温
度で熱処理を行うことから、誘電体膜21中に残留して
いた水素が放出される。またアンモニア雰囲気で熱処理
を行うことから、窒化シリコンからなる誘電体膜21の
表面に生じていたダングリングボンドは熱処理雰囲気中
の窒素原子と置換されるので、ダングリングボンドは低
減される。なお、上記熱処理工程では、塩素を含む原料
ガス〔例えばジクロロシラン(SiH2 Cl2 )〕を用
いたCVD法によって形成された誘電体膜21中に残存
する塩素も取り除かれる。
In the above manufacturing method, after the dielectric film 21 is formed, a heat treatment is performed in an atmosphere containing nitrogen (a nitrogen atmosphere in the above case) and at a temperature at which unnecessary atoms in the dielectric film 21 are released. , Hydrogen remaining in the dielectric film 21 is released. In addition, since the heat treatment is performed in an ammonia atmosphere, dangling bonds generated on the surface of the dielectric film 21 made of silicon nitride are replaced with nitrogen atoms in the heat treatment atmosphere, so that dangling bonds are reduced. In the heat treatment step, chlorine remaining in the dielectric film 21 formed by a CVD method using a source gas containing chlorine [eg, dichlorosilane (SiH 2 Cl 2 )] is also removed.

【0015】また、本発明の製造方法における熱処理工
程は、誘電体膜21の膜質を改善することが目的である
ため、誘電体膜21の成膜装置で行うことに限定されな
い。したがって、成膜とは別の装置で熱処理を行うこと
も可能である。さらに窒化シリコンからなる誘電体膜中
のガスを放出させるための熱処理の雰囲気も窒素雰囲気
に限定されることはなく、例えばアンモニア(NH3
雰囲気であってもよく、または不活性ガスと窒素ガスと
の混合ガス雰囲気または不活性ガスとアンモニアとの混
合ガス雰囲気であってもよい。また窒化シリコンからな
る誘電体膜表面のダングリングボンドを窒素に置換する
ための熱処理の雰囲気もアンモニア雰囲気に限定される
ことはなく、アンモニアを含む混合ガス雰囲気とするこ
とで、窒化シリコンからなる誘電体膜21の表面に生じ
ているダングリングボンドをアンモニアの窒素原子によ
って置換することが可能である。このように、誘電体膜
21の膜質が優れたものになることから、容量素子1の
耐圧が向上しリーク電流の誘発が低減される。
The heat treatment step in the manufacturing method of the present invention is intended to improve the film quality of the dielectric film 21, and is not limited to being performed by the dielectric film 21 film forming apparatus. Therefore, heat treatment can be performed by an apparatus different from the film formation. Further, the atmosphere of the heat treatment for releasing the gas in the dielectric film made of silicon nitride is not limited to the nitrogen atmosphere, and may be, for example, ammonia (NH 3 ).
The atmosphere may be an atmosphere, a mixed gas atmosphere of an inert gas and a nitrogen gas, or a mixed gas atmosphere of an inert gas and ammonia. The atmosphere for the heat treatment for replacing dangling bonds on the surface of the dielectric film made of silicon nitride with nitrogen is not limited to an ammonia atmosphere. Dangling bonds generated on the surface of the body film 21 can be replaced by nitrogen atoms of ammonia. As described above, since the film quality of the dielectric film 21 is improved, the withstand voltage of the capacitive element 1 is improved, and the induction of leak current is reduced.

【0016】次に、誘電体膜に蓄積された電荷と熱処理
温度との関係を図2によって説明する。図2では、縦軸
に誘電体膜に蓄積される電荷を示し、横軸に熱処理温度
を示す。また誘電体膜に蓄積される電荷は、シリコン基
板に形成した拡散層上に、厚さが20nmの窒化シリコ
ン膜をCVD法により形成し、その後熱処理を行った
後、電極を形成したものに、1mAの電流を印加して調
べた。
Next, the relationship between the charge accumulated in the dielectric film and the heat treatment temperature will be described with reference to FIG. In FIG. 2, the vertical axis indicates the electric charge accumulated in the dielectric film, and the horizontal axis indicates the heat treatment temperature. The electric charge accumulated in the dielectric film is obtained by forming a 20-nm-thick silicon nitride film by a CVD method on a diffusion layer formed on a silicon substrate, and then performing a heat treatment and then forming an electrode. The test was performed by applying a current of 1 mA.

【0017】図2に示すように、誘電体膜の成膜温度で
ある760℃付近から誘電体膜に蓄積される電荷が増大
し、900℃でその値が頂点に達する。そして熱処理温
度がさらに高温の場合には誘電体膜に蓄積される電荷が
低減された。この結果から、熱処理温度は、誘電体膜2
1の成膜温度よりも高く、1000℃程度よりも低い温
度で行うことが必要であるといえる。
As shown in FIG. 2, the charge accumulated in the dielectric film increases from around 760.degree. C., which is the film forming temperature of the dielectric film, and reaches a peak at 900.degree. When the heat treatment temperature was higher, the charge accumulated in the dielectric film was reduced. From this result, the heat treatment temperature was set at the dielectric film 2
It can be said that the film formation needs to be performed at a temperature higher than the film forming temperature of No. 1 and lower than about 1000 ° C.

【0018】また図3に誘電体膜に蓄積された電荷と熱
処理時間との関係を示す。図3では、縦軸に誘電体膜に
蓄積される電荷を示し、横軸に熱処理時間を示す。また
測定に用いた容量素子の構造は図2の示した測定と同様
である。
FIG. 3 shows the relationship between the charge accumulated in the dielectric film and the heat treatment time. In FIG. 3, the vertical axis shows the charge accumulated in the dielectric film, and the horizontal axis shows the heat treatment time. The structure of the capacitor used for the measurement is the same as the measurement shown in FIG.

【0019】図3に示すように、800℃で熱処理を行
った場合には、熱処理時間が増大するにしたがい、誘電
体膜に蓄積される電荷が増大した。一方、900℃で熱
処理を行った場合には、熱処理時間が増大しても、誘電
体膜に蓄積される電荷の変化は少ない。この結果から、
熱処理時間は、熱処理温度が低い場合には長い時間が必
要であるが、熱処理温度が最適な温度(この場合には9
00℃)の場合には20分〜30分程度で十分であると
いえる。
As shown in FIG. 3, when the heat treatment was performed at 800 ° C., the charge accumulated in the dielectric film increased as the heat treatment time increased. On the other hand, when the heat treatment is performed at 900 ° C., even if the heat treatment time is increased, the change in the charge accumulated in the dielectric film is small. from this result,
A long heat treatment time is required when the heat treatment temperature is low, but the heat treatment temperature is optimal (9 in this case).
In the case of (00 ° C.), about 20 to 30 minutes can be said to be sufficient.

【0020】またTDDB評価により、誘電体膜21に
熱処理を行うことの有効性を確認した。その結果、熱処
理を行わない従来技術と比較して1桁以上の改善が確認
され、その他の容量特性、例えば誘電率を悪化させるこ
とはなく、高信頼性を得ることが可能になった。
Further, the effectiveness of performing a heat treatment on the dielectric film 21 was confirmed by TDDB evaluation. As a result, an improvement of one order or more was confirmed as compared with the conventional technology in which no heat treatment was performed, and high reliability could be obtained without deteriorating other capacitance characteristics, for example, a dielectric constant.

【0021】また上記熱処理工程を行うことによって、
窒化シリコンからなる誘電体膜のピンホールが減少する
ことを確認した。すなわち、熱処理工程を行わない場合
のピンホール数は108.33個/mm 2 であったの
が、熱処理(900℃、30分間)工程を行った場合の
ピンホール数は59.78個/mm2 となった。これ
は、熱処理によって誘電体膜が収縮することによって緻
密な膜になることに起因する。このように、熱処理工程
を行うことによってピンホール数は低減される。
By performing the above heat treatment step,
Pinholes in dielectric film made of silicon nitride are reduced
It was confirmed. That is, when the heat treatment step is not performed
Has 108.33 pinholes / mm TwoWas
However, when a heat treatment (900 ° C., 30 minutes) process is performed
The number of pinholes is 59.78 / mmTwoIt became. this
Of the dielectric film shrinks due to heat treatment.
This is due to a dense film. Thus, the heat treatment process
, The number of pinholes is reduced.

【0022】また、上記熱処理工程は同一装置内で成膜
と熱処理とを連続して行うことにより、熱処理設備の増
設を不要にしている。それとともに処理基板の搬送等の
時間を節約することができるので、スループットが向上
する。さらに上記熱処理工程を、半導体装置のトランジ
スタ素子形成に不可欠な不純物拡散のための熱処理工程
と兼ねることでも、スループットの改善を実現すること
ができる。
Further, in the heat treatment step, the film formation and the heat treatment are continuously performed in the same apparatus, thereby making it unnecessary to add heat treatment equipment. At the same time, the time for transporting the processing substrate can be saved, so that the throughput is improved. Furthermore, the throughput can be improved by using the heat treatment step also as a heat treatment step for impurity diffusion indispensable for forming a transistor element of a semiconductor device.

【0023】なお、上記製造方法は、誘電体膜にプラズ
マCVD法により形成した窒化シリコン膜を用いた、い
わゆるMIM(Metal Insulator Metal )構造を有する
ような容量素子全般に有効な技術である。
The above manufacturing method is a technique effective for all capacitive elements having a so-called MIM (Metal Insulator Metal) structure using a silicon nitride film formed by a plasma CVD method as a dielectric film.

【0024】[0024]

【発明の効果】以上、説明したように本発明によれば、
CVD法によって誘電体膜を形成し後に熱処理工程を行
うので、誘電体膜中の不要なガスを放出でき、誘電体膜
表面のダングリングボンドを低減することができる。そ
のため、誘電体膜の膜質が改善されて、容量素子の耐圧
の向上、リーク電流に低減を図ることは可能になる。ま
た、耐圧、リーク特性の向上により、誘電体膜をさらに
薄膜化することが可能になるので、容量素子の高容量化
が実現できる。そして薄膜高容量化により、容量素子面
積の縮小が可能になり、高集積化が実現できる。さらに
耐圧、リーク特性の向上により、容量素子の使用電圧を
さらに高めることが可能になるので、回路設計余裕が大
きくなる。
As described above, according to the present invention,
Since a heat treatment step is performed after forming the dielectric film by the CVD method, unnecessary gas in the dielectric film can be released, and dangling bonds on the surface of the dielectric film can be reduced. Therefore, the quality of the dielectric film is improved, so that the withstand voltage of the capacitive element can be improved and the leakage current can be reduced. In addition, since the dielectric film can be further thinned by improving the withstand voltage and the leak characteristics, a higher capacitance of the capacitor can be realized. Further, by increasing the thin film capacity, the area of the capacitor element can be reduced, and high integration can be realized. Further, since the working voltage of the capacitor can be further increased by improving the breakdown voltage and the leak characteristics, the circuit design margin is increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる実施形態の製造工程図である。FIG. 1 is a manufacturing process diagram of an embodiment according to the present invention.

【図2】誘電体膜に蓄積された電荷と熱処理温度との関
係図である。
FIG. 2 is a diagram illustrating a relationship between electric charges accumulated in a dielectric film and a heat treatment temperature.

【図3】誘電体膜に蓄積された電荷と熱処理時間との関
係図である。
FIG. 3 is a diagram illustrating a relationship between charges accumulated in a dielectric film and a heat treatment time.

【符号の説明】[Explanation of symbols]

1 容量素子 13 第1導電層 21 誘電体膜
31 第2導電層
DESCRIPTION OF SYMBOLS 1 Capacitance element 13 1st conductive layer 21 Dielectric film 31 2nd conductive layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 第1導電層上に誘電体膜を形成した後、
該誘電体膜上に第2導電層を形成する容量素子の製造方
法において、 前記誘電体膜を形成した後、該誘電体膜中に残存するガ
スを放出させる温度で熱処理を行うことを特徴とする容
量素子の製造方法。
1. After forming a dielectric film on a first conductive layer,
In the method for manufacturing a capacitive element for forming a second conductive layer on the dielectric film, after forming the dielectric film, heat treatment is performed at a temperature at which gas remaining in the dielectric film is released. Manufacturing method of a capacitive element.
【請求項2】 第1導電層上に誘電体膜を形成した後、
該誘電体膜上に第2導電層を形成する容量素子の製造方
法において、 前記誘電体膜を形成した後、該誘電体膜に生じたダング
リングボンドを埋める原子を含む雰囲気で熱処理を行
う、 ことを特徴とする容量素子の製造方法。
2. After forming a dielectric film on the first conductive layer,
In the method for manufacturing a capacitor in which a second conductive layer is formed on the dielectric film, after the formation of the dielectric film, a heat treatment is performed in an atmosphere containing atoms for filling dangling bonds generated in the dielectric film. A method for manufacturing a capacitive element, comprising:
【請求項3】 第1導電層上に誘電体膜を形成した後、
該誘電体膜上に第2導電層を形成する容量素子の製造方
法において、 前記誘電体膜を形成した後、該誘電体膜中に残存するガ
スを放出させる温度で、かつ該誘電体膜に生じたダング
リングボンドを埋める原子を含む雰囲気で熱処理を行
う、 ことを特徴とする容量素子の製造方法。
3. After forming a dielectric film on the first conductive layer,
In the method of manufacturing a capacitive element for forming a second conductive layer on the dielectric film, after forming the dielectric film, at a temperature at which gas remaining in the dielectric film is released, and A method for producing a capacitive element, comprising: performing heat treatment in an atmosphere containing atoms for filling the generated dangling bonds.
【請求項4】 請求項1記載の容量素子の製造方法にお
いて、 前記熱処理はトランジスタの製造工程における熱処理と
同時に行うことを特徴とする容量素子の製造方法。
4. The method for manufacturing a capacitor according to claim 1, wherein the heat treatment is performed simultaneously with a heat treatment in a process of manufacturing the transistor.
【請求項5】 請求項2記載の容量素子の製造方法にお
いて、 前記熱処理はトランジスタの製造工程における熱処理と
同時に行うことを特徴とする容量素子の製造方法。
5. The method for manufacturing a capacitor according to claim 2, wherein the heat treatment is performed simultaneously with the heat treatment in a process of manufacturing the transistor.
【請求項6】 請求項3記載の容量素子の製造方法にお
いて、 前記熱処理はトランジスタの製造工程における熱処理と
同時に行うことを特徴とする容量素子の製造方法。
6. The method for manufacturing a capacitor according to claim 3, wherein the heat treatment is performed simultaneously with a heat treatment in a process of manufacturing the transistor.
【請求項7】 請求項1記載の容量素子の製造方法にお
いて、 前記熱処理は前記誘電体膜を形成した後同一チャンバ内
で連続して行うことを特徴とする容量素子の製造方法。
7. The method according to claim 1, wherein the heat treatment is performed continuously in the same chamber after forming the dielectric film.
【請求項8】 請求項2記載の容量素子の製造方法にお
いて、 前記熱処理は前記誘電体膜を形成した後同一チャンバ内
で連続して行うことを特徴とする容量素子の製造方法。
8. The method for manufacturing a capacitive element according to claim 2, wherein the heat treatment is performed continuously in the same chamber after forming the dielectric film.
【請求項9】 請求項3記載の容量素子の製造方法にお
いて、 前記熱処理は前記誘電体膜を形成した後同一チャンバ内
で連続して行うことを特徴とする容量素子の製造方法。
9. The method for manufacturing a capacitive element according to claim 3, wherein the heat treatment is performed continuously in the same chamber after forming the dielectric film.
JP15782396A 1996-06-19 1996-06-19 Manufacture of capacitance element Pending JPH1012816A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15782396A JPH1012816A (en) 1996-06-19 1996-06-19 Manufacture of capacitance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15782396A JPH1012816A (en) 1996-06-19 1996-06-19 Manufacture of capacitance element

Publications (1)

Publication Number Publication Date
JPH1012816A true JPH1012816A (en) 1998-01-16

Family

ID=15658098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15782396A Pending JPH1012816A (en) 1996-06-19 1996-06-19 Manufacture of capacitance element

Country Status (1)

Country Link
JP (1) JPH1012816A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020522133A (en) * 2017-05-25 2020-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated High pressure treatment of silicon nitride film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020522133A (en) * 2017-05-25 2020-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated High pressure treatment of silicon nitride film

Similar Documents

Publication Publication Date Title
US6258690B1 (en) Method of manufacturing semiconductor device
KR100287985B1 (en) Output control device of laser device
JP2636755B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9349787B1 (en) Integrated circuits with capacitors and methods of producing the same
JPH07335559A (en) Method for manufacturing semiconductor device
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
JPH05259297A (en) Manufacture of semiconductor device
JPH05335483A (en) Manufacture of semiconductor device
JPH07263431A (en) Formation of tantalum-containing high dielectric film
JPH07263442A (en) Forming method of tantalum based high dielectric material and high dielectric film and semiconductor device
US20040077141A1 (en) Capacitor and fabrication method thereof
JPH1012816A (en) Manufacture of capacitance element
KR101090463B1 (en) Method for fabricating capacitor has metal electrode in semiconductor device
JPH09199445A (en) Manufacture of semiconductor device
TW202121668A (en) Semiconductor device
US6225160B1 (en) Method of manufacturing bottom electrode of capacitor
KR100951557B1 (en) Semiconductor memory device having TiN lower electrode and method for manufacturing the same
KR101255764B1 (en) Method of manufacturing a capacitor in a semiconductor device
US20240175121A1 (en) Film forming method, processing apparatus, and processing system
JP2001007301A (en) Semiconductor device and manufacture thereof
KR19990084555A (en) Contact Forming Method of Semiconductor Device
KR101026477B1 (en) Method for forming capacitor of semiconductor device
US20070040287A1 (en) Method for forming capacitor in a semiconductor device
JPH08316313A (en) Formation of contact hole
JPH04216662A (en) Manufacture of semiconductor storage device