JPH09199445A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09199445A
JPH09199445A JP895996A JP895996A JPH09199445A JP H09199445 A JPH09199445 A JP H09199445A JP 895996 A JP895996 A JP 895996A JP 895996 A JP895996 A JP 895996A JP H09199445 A JPH09199445 A JP H09199445A
Authority
JP
Japan
Prior art keywords
tungsten
film
semiconductor device
manufacturing
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP895996A
Other languages
Japanese (ja)
Inventor
Hidekazu Goshima
秀和 五嶋
Nobuyoshi Kobayashi
伸好 小林
Yoshitaka Nakamura
吉孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP895996A priority Critical patent/JPH09199445A/en
Publication of JPH09199445A publication Critical patent/JPH09199445A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate the errosion of silicon by a method wherein a tungsten nitride film, which is used as a part of an electrode wiring, is formed by a chemical vapor deposition method using mixed gas containing an organic compound of tungsten, ammonia and carrier gas. SOLUTION: The second layer wiring is formed on a tungsten film 15 by successively depositing a titanium nitride film 17 using a sputtering method. A three-layer interlayer insulating film 18 is formed on the second layer wiring, and a tungsten nitride film 19, to be used as a part of an electrode wiring, is formed on the whole surface of substrate of the three-layer interlayer insulating film 18 by a chemical vapor phase growth method using the mixed gas containing an organic compound of tungsten such as hexakisditungsten and bistungstendiehydride, ammonia and carrier gas. As a result, the errosion of silicon can be eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に、半導体装置の電極および配線の製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing electrodes and wirings of the semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の多層配線技術で、タングス
テン配線の接着層やアルミニウム系積層配線のバリア層
として窒化タングステンが検討されている。高集積な半
導体装置の微細でアスペクト比が高い接続孔内に、窒化
タングステンの接着層やバリア層を形成するには、化学
気層成長法(CVD法)の使用が必須である。CVD法
による窒化タングステン膜の形成は、熱CVD法による
形成がジャーナル・オブ・ザ・エレクトロケミカル・ソ
サイエティ 第134巻 3175−3178ページ
に、またプラズマCVD法による形成がアプライド・フ
ィジクス・レターズ第62巻 3312−3314ペー
ジに報告されている。
2. Description of the Related Art In a multilayer wiring technique for semiconductor devices, tungsten nitride has been studied as an adhesive layer for tungsten wiring and a barrier layer for aluminum-based laminated wiring. The use of the chemical vapor deposition method (CVD method) is indispensable for forming an adhesion layer or a barrier layer of tungsten nitride in a fine and high aspect ratio contact hole of a highly integrated semiconductor device. The tungsten nitride film is formed by the CVD method by thermal CVD method in Journal of the Electrochemical Society, Vol. 134, pages 3175-3178, and by plasma CVD method in Applied Physics Letters, vol. 62. Reported on pages 3312-3314.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術で原料に
用いられている六弗化タングステンとアンモニアは、互
いに反応しにくい。そこで両者を反応させるために、6
00℃程度の高温(熱CVD法)やプラズマのエネルギ
(プラズマCVD法)が必要になる。しかし、熱CVD
法では高温のため、原料の六弗化タングステンと基板の
シリコンとの反応によるシリコン侵食やアルミニウム配
線の耐熱性等の問題が生じ、半導体装置の配線工程には
適用できない。またプラズマCVD法では、プラズマに
よる基板へのダメージや膜の段差被覆性が低いこと、装
置が複雑なため高価であること等の問題がある。したが
って、上記従来技術はいずれも微細な半導体装置の製造
工程には適用できない。
The tungsten hexafluoride and ammonia used as raw materials in the above-mentioned prior art are difficult to react with each other. Therefore, in order to react both, 6
A high temperature of about 00 ° C. (thermal CVD method) and plasma energy (plasma CVD method) are required. However, thermal CVD
Since the temperature is high in the method, problems such as silicon erosion due to the reaction between the raw material tungsten hexafluoride and silicon on the substrate and heat resistance of aluminum wiring occur, and cannot be applied to the wiring process of semiconductor devices. Further, the plasma CVD method has problems that the substrate is damaged by plasma, the step coverage of the film is low, and the apparatus is complicated and expensive. Therefore, none of the above conventional techniques can be applied to the manufacturing process of a fine semiconductor device.

【0004】本発明の目的は、半導体装置の配線工程に
適用可能なW2N 膜のCVD法を提供することにある。
An object of the present invention is to provide a W 2 N film CVD method applicable to a wiring process of a semiconductor device.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明は原料にタングステンの有機化合物とアンモ
ニアを用いることによって達成される。また、アミノ基
等の窒素を含む官能基を有するタングステンの有機化合
物を原料に用いると、アンモニアを用いなくても上記目
的を達成することができる。
In order to achieve the above object, the present invention is achieved by using an organic compound of tungsten and ammonia as raw materials. Further, when an organic compound of tungsten having a functional group containing nitrogen such as an amino group is used as a raw material, the above object can be achieved without using ammonia.

【0006】タングステンの有機化合物は250−40
0℃程度の低温で熱分解し、タングステンを生成する。
そこで、原料にアンモニアを加えることによって、プラ
ズマを用いなくても250−400℃程度の低温で窒化
タングステン膜を形成することができる。また、タング
ステンの有機化合物はシリコン基板と反応しないため、
成膜の際シリコン侵食は起こらず、またプラズマを用い
ないのでプラズマによるダメージも生じない。
The organic compound of tungsten is 250-40
Pyrolyzes at a low temperature of about 0 ° C. to produce tungsten.
Therefore, by adding ammonia to the raw material, the tungsten nitride film can be formed at a low temperature of about 250 to 400 ° C. without using plasma. Also, since the organic compound of tungsten does not react with the silicon substrate,
Silicon erosion does not occur during film formation, and since plasma is not used, plasma damage does not occur.

【0007】また、窒素を含んだタングステン有機化合
物を原料に用いると、原料中の窒素が膜中に含まれるよ
うに反応条件を適正に選ぶことにより、アンモニアを用
いなくても窒化タングステン膜を形成することができ
る。この場合でもプラズマを用いることなく250−4
00℃で成膜でき、シリコン侵食も生じない。窒素を含
んだタングステン有機化合物は、例えば、ヘキサキス
(ジメチルアミノ)ジタングステン(III)(分子式
2[N(CH326)がある。
When a tungsten organic compound containing nitrogen is used as a raw material, a tungsten nitride film is formed without using ammonia by appropriately selecting reaction conditions so that nitrogen in the raw material is contained in the film. can do. Even in this case, 250-4 without using plasma
The film can be formed at 00 ° C, and silicon erosion does not occur. Tungsten organic compounds containing nitrogen include, for example, hexakis (dimethylamino) ditungsten (III) (molecular formula
W 2 [N (CH 3 ) 2 ] 6 ).

【0008】[0008]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)本発明の実施の形態では、本発明によ
る窒化タングステン(以下W2Nと略記)膜を第一層のタ
ングステン(以下Wと略記)配線の接着層および第二お
よび第三層のアルミニウム合金(以下Alと略記)配線
の積層膜に用いた例について説明する。
(Embodiment 1) In the embodiment of the present invention, a tungsten nitride (hereinafter abbreviated as W 2 N) film according to the present invention is used as a first layer of tungsten (hereinafter abbreviated as W) wiring adhesive layer and second and third layers. An example of using a layered aluminum alloy (hereinafter abbreviated as Al) wiring laminated film will be described.

【0009】図1は本発明の実施の形態により作製した
半導体装置の断面図であり、図2ないし図4は本発明の
実施の形態の形成工程を示す断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device manufactured according to an embodiment of the present invention, and FIGS. 2 to 4 are cross-sectional views showing a forming process according to the embodiment of the present invention.

【0010】図2(a)に示すように、p型(100)
のシリコン(以下Siと略記)基板1上に20nm厚の
パッド酸化膜と120nm厚の窒化シリコン膜を形成し
た。そして、ホトリソグラフィー技術とドライエッチン
グ技術により、拡散層形成予定領域上以外の窒化シリコ
ン膜を除去した。さらに、1000℃のウエット酸素雰
囲気中で酸化し、400nm厚の素子分離の酸化シリコ
ン(以下SiO2 と略記)膜2を形成した。
As shown in FIG. 2A, p-type (100)
A 20 nm thick pad oxide film and a 120 nm thick silicon nitride film were formed on a silicon (hereinafter abbreviated as Si) substrate 1. Then, the silicon nitride film other than on the diffusion layer formation planned region was removed by the photolithography technique and the dry etching technique. Further, it was oxidized in a wet oxygen atmosphere at 1000 ° C. to form a device-isolated silicon oxide (hereinafter abbreviated as SiO 2 ) film 2 having a thickness of 400 nm.

【0011】図2(b)に示すように、4nm厚のゲー
トのSiO2 膜3を熱酸化して形成した後、リンを添加
した200nm厚のn型多結晶Si膜4を低圧CVD法
により形成した。そして、電子線リソグラフィー技術と
ドライエッチング技術により、n型多結晶Si膜4をゲ
ート長200nmのゲート電極の形状に加工した。次
に、ゲート電極をマスクとして拡散層形成予定領域5に
一度目のイオン打込みを行った。ここでは4nm厚のS
iO2 膜を通して15keVで1×1014cm-2のヒ素イ
オンを打込んだ。
As shown in FIG. 2B, a SiO 2 film 3 having a thickness of 4 nm is formed by thermal oxidation, and then a 200 nm-thick n-type polycrystalline Si film 4 containing phosphorus is formed by a low pressure CVD method. Formed. Then, the n-type polycrystalline Si film 4 was processed into a shape of a gate electrode having a gate length of 200 nm by an electron beam lithography technique and a dry etching technique. Next, using the gate electrode as a mask, the first ion implantation was performed on the diffusion layer formation planned region 5. Here, 4 nm thick S
Arsenic ions of 1 × 10 14 cm −2 were implanted at 15 keV through the iO 2 film.

【0012】図2(c)に示すように、モノシランガス
と亜酸化窒素ガスとを原料ガスとする高温(750℃)
熱CVD法により130nm厚のSiO2 膜6を形成し
た後、ドライエッチング技術によりSiO2 膜6をゲー
ト側壁スペーサの形状に加工した。その後、ゲート電極
及びゲート側壁スペーサをマスクとして、拡散層形成予
定領域5に二度目のイオン打込みを行った。ここでは5
0keVで5×1015cm-2のヒ素イオンを打込んだ。そ
の後、800℃の窒素雰囲気中で熱処理を施し、拡散層
7を形成した。接合深さは、ゲート電極下部及びそれ以
外の拡散層部分で、それぞれ50nm及び100nmで
あった。
As shown in FIG. 2C, high temperature (750 ° C.) using monosilane gas and nitrous oxide gas as source gases
After forming the SiO 2 film 6 of 130nm thickness by the thermal CVD method, to process the SiO 2 film 6 to the shape of the gate sidewall spacers by a dry etching technique. Then, using the gate electrode and the gate sidewall spacer as a mask, a second ion implantation was performed on the diffusion layer formation planned region 5. Here 5
Arsenic ions of 5 × 10 15 cm −2 were implanted at 0 keV. Then, heat treatment was performed in a nitrogen atmosphere at 800 ° C. to form the diffusion layer 7. The junction depth was 50 nm and 100 nm in the lower portion of the gate electrode and the diffusion layer portion other than that, respectively.

【0013】図2(d)に示すように、プラズマCVD
法によりリンドープSiO2 (以下PSGと略記)膜8
を形成した後、電子線リソグラフィー技術とドライエッ
チング技術によりコンタクト孔9を開孔した。
As shown in FIG. 2D, plasma CVD
The phosphorus-doped SiO 2 (hereinafter abbreviated as PSG) film 8 by
After forming, the contact hole 9 was opened by the electron beam lithography technique and the dry etching technique.

【0014】図2(e)に示すように、基板全面に厚さ
50nmのW2N 膜10をヘキサキス(ジメチルアミ
ノ)ジタングステン(III)とアンモニア(以下NH3
略記)を原料としてCVD法により堆積した。ここで、
ヘキサキス(ジメチルアミノ)ジタングステン(III)は
固体のため、0.1mol/lのトルエン溶液にし液体用マ
スフローコントローラにより流量を制御した後、気化さ
せてアルゴン(以下Arと略記)をキャリアガスとして
成膜室に導入した。W2N 膜のCVD条件は、基板温度
が400℃,トルエン溶液の流量が5ml/min ,NH
3 ,Arの流量がそれぞれ100,200sccm,成膜圧
力が100Paであった。
As shown in FIG. 2E, a W 2 N film 10 having a thickness of 50 nm is formed on the entire surface of the substrate by a CVD method using hexakis (dimethylamino) ditungsten (III) and ammonia (hereinafter abbreviated as NH 3 ) as raw materials. Deposited by. here,
Since hexakis (dimethylamino) ditungsten (III) is a solid, it is made into a 0.1 mol / l toluene solution, the flow rate is controlled by a liquid mass flow controller, and then vaporized to form argon (hereinafter abbreviated as Ar) as a carrier gas. It was introduced into the membrane chamber. The CVD conditions for the W 2 N film are: substrate temperature of 400 ° C., toluene solution flow rate of 5 ml / min, NH
The flow rates of 3 and Ar were 100 and 200 sccm, respectively, and the film forming pressure was 100 Pa.

【0015】ここで、走査型電子顕微鏡でコンタクト孔
9の断面観察を行ったところ、シリコン基板1とW2
膜10の界面は平滑でシリコン侵食は起こっていないこ
とが確認された。
Here, when the cross section of the contact hole 9 was observed with a scanning electron microscope, the silicon substrate 1 and W 2 N
It was confirmed that the interface of the film 10 was smooth and no silicon erosion occurred.

【0016】ここで、W2N 膜を形成できるCVD条件
は上記の条件に限られるものではない。トルエン溶液の
濃度は堆積速度の低下および溶質の析出を防ぐため、0.
01mol/l以上0.123mol/l(飽和濃度)以下であれ
ば良く、さらに望ましくは0.04mol/l以上0.11m
ol/l(飽和濃度の90%)以下であれば良い。基板温
度は250℃以上500℃以下の範囲であれば実用的な
堆積速度を得ることができる。トルエン溶液の流量は、
実用的な堆積速度を得ることおよび原料の有効利用の観
点から0.5ml/min以上50ml/min 以下であれば
良い。
The CVD conditions for forming the W 2 N film are not limited to the above conditions. The concentration of the toluene solution is 0.
It may be 01 mol / l or more and 0.123 mol / l (saturation concentration) or less, more preferably 0.04 mol / l or more and 0.11 m.
It may be ol / l (90% of saturation concentration) or less. If the substrate temperature is in the range of 250 ° C. or higher and 500 ° C. or lower, a practical deposition rate can be obtained. The flow rate of the toluene solution is
From the viewpoint of obtaining a practical deposition rate and effective use of the raw material, it may be 0.5 ml / min or more and 50 ml / min or less.

【0017】また、トルエン溶液の流量が5ml/min
の場合、NH3 の流量が10sccm以上2000sccm以
下,Arの流量が50sccm以上5000sccm以下の範囲
であれば良好な膜質のWN2 膜を形成することができ
る。トルエン溶液の流量が5ml/min でない場合に
は、同じ比率になるようにNH3 ,Arの流量を増減さ
せれば良い。成膜圧力は1Pa以上1000Pa以下で
あれば良好な膜質のW2N 膜を形成することができる。
The flow rate of the toluene solution is 5 ml / min.
In this case, if the flow rate of NH 3 is in the range of 10 sccm or more and 2000 sccm or less and the flow rate of Ar is in the range of 50 sccm or more and 5000 sccm or less, a WN 2 film with good film quality can be formed. When the flow rate of the toluene solution is not 5 ml / min, the flow rates of NH 3 and Ar may be increased / decreased so that the ratio becomes the same. When the film forming pressure is 1 Pa or more and 1000 Pa or less, a W 2 N film having good film quality can be formed.

【0018】CVD条件で、原料ガスに50sccm以上5
000sccm以下の水素ガス(以下H2と略記)を加えても
2N 膜を形成することができる。この場合、W2N 膜
の抵抗率が10%程度低くなるという利点がある。ま
た、ヘキサキス(ジメチルアミノ)ジタングステン(II
I)ではタングステン原子に窒素原子が結合した構造に
なっているため、NH3 を用いなくてもW2N 膜を形成
することができる。また、本発明の実施の形態ではAr
をキャリアガスに用いたが、窒素ガスをキャリアガスに
用いることもできる。
Under the CVD condition, the raw material gas is 50 sccm or more 5
The W 2 N film can be formed even by adding hydrogen gas (hereinafter abbreviated as H 2 ) of 000 sccm or less. In this case, there is an advantage that the resistivity of the W 2 N film is lowered by about 10%. Hexakis (dimethylamino) ditungsten (II
Since the structure I) has a structure in which nitrogen atoms are bonded to tungsten atoms, a W 2 N film can be formed without using NH 3 . Further, in the embodiment of the present invention, Ar
Was used as the carrier gas, but nitrogen gas can also be used as the carrier gas.

【0019】図3(a)に示すようにH2とWF6を原料
とするCVD法(H2還元W−CVD法)により300n
mのW膜11を堆積した後、W膜11およびW2N 膜1
0をリソグラフィー技術とドライエッチング技術により
加工して第一層の配線を形成した。続いて、層間絶縁膜
として塗布系酸化シリコン膜の上下をプラズマCVD法
により形成したPSG膜で挟んだ後平坦化処理を施した
三層層間絶縁膜12を形成した。その後、ホトリソグラ
フィー技術とドライエッチング技術により接続孔13を
開口した。
As shown in FIG. 3A, 300 n was formed by a CVD method using H 2 and WF 6 as raw materials (H 2 reduction W-CVD method).
m W film 11 and then W film 11 and W 2 N film 1
0 was processed by the lithography technique and the dry etching technique to form the wiring of the first layer. Subsequently, a three-layer interlayer insulating film 12 was formed as an interlayer insulating film by sandwiching a coating type silicon oxide film above and below with a PSG film formed by a plasma CVD method and then performing a planarization process. After that, the connection hole 13 was opened by the photolithography technique and the dry etching technique.

【0020】ここで、走査型電子顕微鏡でコンタクト孔
9の断面観察を行ったところ、コンタクト孔の底部にシ
リコン侵食は見られなかった。このことから、本発明に
より形成したW2N 膜はWF6に対し十分なバリア性を
持っていることが分かる。
When the cross section of the contact hole 9 was observed with a scanning electron microscope, no silicon erosion was observed at the bottom of the contact hole. From this, it is understood that the W 2 N film formed by the present invention has a sufficient barrier property against WF 6 .

【0021】図3(b)に示すように基板全面に厚さ5
0nmのW2N 膜14をビス(シクロペンタジエニル)
タングステンダイハイドライドとNH3 を原料としてC
VD法により堆積した。ここで、ビス(シクロペンタジ
エニル)タングステンダイハイドライドは固体のため、
0.15mol/lのテトラヒドロフラン(以下THFと略
記)溶液にし液体用マスフローコントローラにより流量
を制御した後、気化させてArをキャリアガスとして成
膜室に導入した。W2N 膜のCVD条件は、基板温度が
350℃,THF溶液の流量が3ml/min ,NH3
Arの流量がそれぞれ200,150sccm,成膜圧力が
50Paであった。
As shown in FIG. 3B, a thickness of 5 is formed on the entire surface of the substrate.
A 0 nm W 2 N film 14 is formed with bis (cyclopentadienyl)
Using tungsten die hydride and NH 3 as raw materials, C
It was deposited by the VD method. Here, since bis (cyclopentadienyl) tungsten dihydride is a solid,
A 0.15 mol / l tetrahydrofuran (hereinafter abbreviated as THF) solution was prepared and the flow rate was controlled by a liquid mass flow controller, and then vaporized and Ar was introduced into the film forming chamber as a carrier gas. The CVD conditions for the W 2 N film are: substrate temperature of 350 ° C., THF solution flow rate of 3 ml / min, NH 3 ,
The flow rates of Ar were 200 and 150 sccm, respectively, and the film forming pressure was 50 Pa.

【0022】その後、図4(a)に示すように、W膜1
5をH2 還元W−CVD法により形成した後、全面エッ
チバックを行い接続孔13内のみにW膜15およびW2
N 膜14を残して、Wプラグ構造を形成した。次い
で、スパッタ法により窒化チタン(以下TiNと略記)
膜16およびAl膜17を順次堆積した後、ホトリソグ
ラフィー技術とドライエッチング技術により加工して第
二層配線を形成した。
Then, as shown in FIG. 4A, the W film 1
5 is formed by the H 2 reduction W-CVD method, and then the entire surface is etched back to form the W film 15 and the W 2 film only in the connection hole 13.
A W plug structure was formed while leaving the N 2 film 14. Then, titanium nitride (hereinafter abbreviated as TiN) is formed by sputtering.
The film 16 and the Al film 17 were sequentially deposited and then processed by the photolithography technique and the dry etching technique to form the second layer wiring.

【0023】その後、図4(b)に示すように、三層層
間膜絶縁18を形成し、ホトリソグラフィー技術とドラ
イエッチング技術により接続孔を開口した。次いで、ヘ
キサキス(ジメチルアミノ)ジタングステン(III)の0.
1mol/lTHF溶液とNH3を原料とするCVD法によ
り、基板全面に厚さ50nmのW2N 膜19を形成し
た。CVD条件は、基板温度が400℃,THF溶液の
流量が5ml/min ,NH3,Ar,H2の流量がそれぞ
れ100,200,500sccm,成膜圧力が100Pa
であった。
Thereafter, as shown in FIG. 4B, a three-layer interlayer insulating film 18 was formed, and a contact hole was opened by the photolithography technique and the dry etching technique. Then hexakis (dimethylamino) ditungsten (III)
A W 2 N film 19 having a thickness of 50 nm was formed on the entire surface of the substrate by the CVD method using a 1 mol / l THF solution and NH 3 as raw materials. As for the CVD conditions, the substrate temperature is 400 ° C., the flow rate of the THF solution is 5 ml / min, the flow rates of NH 3 , Ar and H 2 are 100, 200 and 500 sccm, respectively, and the film forming pressure is 100 Pa.
Met.

【0024】その後Al膜20をスパッタ法により形成
し、Al膜20にリフロー処理を施して接続孔内を埋め
込んだ。そして、Al膜20とW2N 膜19をホトリソ
グラフィー技術とドライエッチング技術により加工して
第三層配線を形成した後、450℃,H2 雰囲気中で熱
処理を行い、図1に示した半導体装置を作製した。
After that, an Al film 20 was formed by a sputtering method, and the Al film 20 was subjected to a reflow treatment to fill the inside of the connection hole. Then, the Al film 20 and the W 2 N film 19 are processed by the photolithography technique and the dry etching technique to form a third-layer wiring, and then heat treatment is performed in an H 2 atmosphere at 450 ° C. to obtain the semiconductor shown in FIG. The device was made.

【0025】以上により形成された半導体装置は、シリ
コン侵食がないため接合のリーク電流が少なく信頼性が
高い。W2N 膜の形成温度が低いため、第二層のAl配
線を形成した後であってもCVD法でW2N 膜を形成す
ることができる。また、H2熱処理やリフロー処理を施
してもAlとW2N とは反応しないため、第二,三層配
線の抵抗が低いという利点がある。
Since the semiconductor device formed as described above has no silicon corrosion, it has a small leak current at the junction and high reliability. Since the formation temperature of the W 2 N film is low, the W 2 N film can be formed by the CVD method even after the Al wiring of the second layer is formed. Further, Al and W 2 N do not react with each other even when H 2 heat treatment or reflow treatment is performed, and therefore there is an advantage that the resistance of the second and third layer wirings is low.

【0026】本発明の実施の形態では、原料のタングス
テン有機化合物を溶解するのにトルエンやTHFを用い
たが、原料を溶かすことができるならば他の有機溶媒、
例えばエタノールやイソプロパノールといったアルコー
ル類,ジブチルエーテルやジエチルエーテル等のエーテ
ル類,ノルマルヘキサン,デカン等の炭化水素,ノルマ
ルブチルベンゼン,ベンゼン等の芳香族化合物,ジエチ
ルアミンやジイソプロピルエチルアミン,トリエチルア
ミン,トリアリルアミン等のアミン類等を用いることも
できる。この際、溶液の濃度は0.01mol/l以上飽和
濃度以下、望ましくは0.04mol/l以上飽和濃度の9
0%以下にすれば良い。また、本発明の実施の形態では
固体の原料を有機溶媒に溶かして気化させる方法を採用
したが、原料を加熱容器内で昇華させキャリアガスによ
り成膜室に導入することもできる。また、本発明の実施
の形態で用いたもの以外のタングステン有機化合物、例
えばビス(イソプロピルシクロペンタジエニル)タング
ステンダイハイドライドを原料に用いても同様にW2
膜を形成することができる。
In the embodiment of the present invention, toluene or THF was used to dissolve the raw material tungsten organic compound, but another organic solvent, if the raw material can be dissolved,
For example, alcohols such as ethanol and isopropanol, ethers such as dibutyl ether and diethyl ether, hydrocarbons such as n-hexane and decane, aromatic compounds such as n-butylbenzene and benzene, amines such as diethylamine, diisopropylethylamine, triethylamine and triallylamine. Classes and the like can also be used. At this time, the concentration of the solution is 0.01 mol / l or more and the saturation concentration or less, preferably 0.04 mol / l or more and the saturation concentration of 9 or more.
It should be 0% or less. Further, in the embodiment of the present invention, the method of dissolving the solid raw material in the organic solvent and vaporizing it is adopted, but the raw material can be sublimated in the heating container and introduced into the film forming chamber by the carrier gas. Further, even if a tungsten organic compound other than the one used in the embodiment of the present invention, for example, bis (isopropylcyclopentadienyl) tungsten dihydride is used as a raw material, W 2 N
A film can be formed.

【0027】本発明の実施の形態では、コンタクト孔9
内に直接W2N 膜10を形成したが、スパッタ法により
チタン膜を形成した後W2N 膜を形成することもでき
る。この場合、シリコン基板と第一層配線との間のコン
タクト抵抗が低くなるという利点がある。また、本発明
の実施の形態ではW膜11を形成するのにH2 還元W−
CVD法を用いたが、これに代わって二弗化シラン(分
子式SiH22)とWF6を原料とするCVD法(Si
22還元W−CVD法)によってW膜を形成すること
もできる。
In the embodiment of the present invention, the contact hole 9
Was directly formed W 2 N film 10 within, it is also possible to form a W 2 N film after forming a titanium film by sputtering. In this case, there is an advantage that the contact resistance between the silicon substrate and the first layer wiring becomes low. Further, in the embodiment of the present invention, H 2 reduction W− is used to form the W film 11.
Although the CVD method was used, instead of this, a CVD method using silane difluoride (molecular formula SiH 2 F 2 ) and WF 6 as raw materials (Si
The W film can also be formed by H 2 F 2 reduction W-CVD method).

【0028】(実施の形態2)図5から図14は本発明
第二の発明の実施の形態である半導体記憶装置の電荷蓄
積電極を形成するための製造工程を示す。
(Second Embodiment) FIGS. 5 to 14 show a manufacturing process for forming a charge storage electrode of a semiconductor memory device according to a second embodiment of the present invention.

【0029】p型(100)のSi基板101上(図
5)に発明の実施の形態1と同様にして素子分離のSi
2 膜102を形成した後、基板表面に厚さ5nmのゲ
ートのSiO2 膜103を形成した(図6)。
Si for element isolation is formed on the p-type (100) Si substrate 101 (FIG. 5) in the same manner as in the first embodiment of the invention.
After forming the O 2 film 102, a gate SiO 2 film 103 having a thickness of 5 nm was formed on the substrate surface (FIG. 6).

【0030】ゲート電極用に、リンを1×1020cm-3
ープした厚さ70nmのn型多結晶Si膜104を形成
し、さらに厚さ100nmのSiO2 膜105を形成し
た(図7)。次に、リソグラフィ技術とドライエッチン
グ技術を用いてSiO2 膜105,n型多結晶Si膜1
04を加工し、ゲート電極104を形成した。その後、
ゲート電極をマスクとしてヒ素のイオン打込みを加速エ
ネルギが25keV,ドーズ量が2×1015cm-2の条件
で行い、750℃30分の条件で窒素雰囲気中で熱処理
を施してn型不純物領域107を形成した(図8)。
For the gate electrode, a 70 nm-thick n-type polycrystalline Si film 104 doped with 1 × 10 20 cm -3 of phosphorus was formed, and further a 100 nm-thick SiO 2 film 105 was formed (FIG. 7). . Next, the SiO 2 film 105 and the n-type polycrystalline Si film 1 are formed by using the lithography technique and the dry etching technique.
04 was processed and the gate electrode 104 was formed. afterwards,
Using the gate electrode as a mask, arsenic ion implantation is performed under the conditions of an acceleration energy of 25 keV and a dose of 2 × 10 15 cm −2 , and heat treatment is performed in a nitrogen atmosphere at 750 ° C. for 30 minutes to perform n-type impurity region 107. Was formed (FIG. 8).

【0031】次いで厚さ50nmのゲート側壁スペーサ
用のSiO2 膜106を形成し、引き続き200nmの
Si34膜108を形成し全面のエッチバックを行った
(図9)。
Then, a SiO 2 film 106 for a gate side wall spacer having a thickness of 50 nm was formed, and then a Si 3 N 4 film 108 having a thickness of 200 nm was formed to etch back the entire surface (FIG. 9).

【0032】n型不純物層上の所定の部分のSi34
リソグラフィ技術とドライエッチング技術を用いてコン
タクト孔を開孔した後、リンを1×1020cm-3ドープし
た厚さ200nmのn型多結晶Si膜を形成し、全面に
エッチバックを施してコンタクト孔内にn型多結晶Si
109を埋め込んだ(図10)。
After a contact hole was formed in a predetermined portion of Si 3 N 4 on the n-type impurity layer by using a lithography technique and a dry etching technique, phosphorus was doped at 1 × 10 20 cm -3 to a thickness of 200 nm. An n-type polycrystalline Si film is formed, and the entire surface is etched back to form n-type polycrystalline Si in the contact hole.
109 was embedded (FIG. 10).

【0033】次に、厚さ30nmのSi34膜121を
形成し、さらに厚さ200nmのSiO2 膜122を形
成した後、電荷蓄積電極領域123のSiO2 膜122
とSi34膜121をリソグラフィ技術を用いてエッチ
ングした。その後、厚さ50nmのW2N 膜124をヘ
キサキス(ジメチルアミノ)ジタングステン(III)とNH
3 を原料とするCVD法により形成した。ここで、ヘキ
サキス(ジメチルアミノ)ジタングステン(III)は、濃
度0.04mol/lのノルマルブチルベンゼン溶液にして
使用した。また他の条件は、気化器温度=180℃,原
料溶液流量=10ml/min ,NH3 流量=100scc
m,Ar流量=500sccm,H2 流量=200sccm,基
板温度=300℃,成膜圧力=200Paであった。次
いで、厚さ200nmのSiO2 膜125を形成した
後、表面のSiO2 膜125とW2N 膜124をエッチ
バックして電荷蓄積キャパシタの下部電極124を形成
した(図11)。
[0033] Next, an Si 3 N 4 film 121 having a thickness of 30 nm, after forming the SiO 2 film 122 of the further thickness 200 nm, SiO 2 film 122 of the charge storage electrode region 123
And the Si 3 N 4 film 121 were etched by using a lithography technique. After that, a W 2 N film 124 having a thickness of 50 nm is formed on the film by using hexakis (dimethylamino) ditungsten (III) and NH 3.
It was formed by a CVD method using 3 as a raw material. Here, hexakis (dimethylamino) ditungsten (III) was used as a normal butylbenzene solution having a concentration of 0.04 mol / l. Other conditions are vaporizer temperature = 180 ° C., raw material solution flow rate = 10 ml / min, NH 3 flow rate = 100 scc
m, Ar flow rate = 500 sccm, H 2 flow rate = 200 sccm, substrate temperature = 300 ° C., film formation pressure = 200 Pa. Then, after forming a SiO 2 film 125 having a thickness of 200 nm, the SiO 2 film 125 and the W 2 N film 124 on the surface were etched back to form the lower electrode 124 of the charge storage capacitor (FIG. 11).

【0034】SiO2 膜125とSiO2 膜122をH
F水溶液で除去した後、ペンタ(エトキシ)タンタル
(分子式 Ta(OH52)5)とO2 を原料とするCV
D法で厚さ10nmのTa25膜126を形成した。そ
の後、CVD法で厚さ50nmのTiN膜127を形成
した。ここでTiN膜127の形成条件は、四塩化チタ
ン流量が5sccm,NH3 流量が70sccm,基板温度が5
00℃,成膜圧力が40Pa,成膜時間が5min であっ
た。次いで、ビット線コンタクト領域の開孔部128を
ドライエッチングによって形成した(図12)。
The SiO 2 film 125 and the SiO 2 film 122 are set to H
CV using penta (ethoxy) tantalum (molecular formula Ta (OH 5 C 2 ) 5 ) and O 2 as raw materials after removal with an aqueous solution of F
A Ta 2 O 5 film 126 having a thickness of 10 nm was formed by the D method. Then, a TiN film 127 having a thickness of 50 nm was formed by the CVD method. The TiN film 127 is formed under the following conditions: titanium tetrachloride flow rate is 5 sccm, NH 3 flow rate is 70 sccm, and substrate temperature is 5 sccm.
The film forming pressure was 00 ° C., the film forming pressure was 40 Pa, and the film forming time was 5 min. Then, an opening 128 in the bit line contact region was formed by dry etching (FIG. 12).

【0035】次いで、厚さ500nmのボロンとリンを
含むSiO2 (BPSG)膜113を形成し750℃で
10分間アニールして流動化させ平坦にした後、ビット
線コンタクト孔を開孔した。次いで、ビス(シクロペン
タジエニル)タングステンとNH3を原料とするCVD
法及びSiH22還元法により、厚さ50nmのW2
膜114および厚さ100nmのW膜115を相次いで
形成した後、リソグラフィー技術とドライエッチング技
術によって加工してデータ線を形成した(図13)。
Then, a SiO 2 (BPSG) film 113 containing boron and phosphorus having a thickness of 500 nm was formed, annealed at 750 ° C. for 10 minutes to fluidize and flatten, and then a bit line contact hole was opened. Next, CVD using bis (cyclopentadienyl) tungsten and NH 3 as raw materials
Method and SiH 2 F 2 reduction method to obtain W 2 N having a thickness of 50 nm.
A film 114 and a W film 115 having a thickness of 100 nm were successively formed, and then processed by a lithography technique and a dry etching technique to form a data line (FIG. 13).

【0036】ここで、W2N 膜の形成には濃度0.1mol
/lのトルエン溶液を用い、気化器温度が150℃,原
料溶液流量が3ml/min ,NH3 流量が100sccm,
Ar流量が500sccm,H2 流量が1000sccm,基板
温度が300℃,成膜圧力が200Paであった。ま
た、SiH22還元法によるW膜の成膜条件は、WF6
流量が100sccm,SiH22流量が400sccm,Ar
流量が300sccm,基板温度が400℃,成膜圧力が7
0Paであった。
Here, the concentration of 0.1 mol is used for forming the W 2 N film.
/ L toluene solution, vaporizer temperature 150 ° C, raw material solution flow rate 3 ml / min, NH 3 flow rate 100 sccm,
The Ar flow rate was 500 sccm, the H 2 flow rate was 1000 sccm, the substrate temperature was 300 ° C., and the film forming pressure was 200 Pa. The film formation conditions for the W film by the SiH 2 F 2 reduction method are WF 6
Flow rate is 100 sccm, SiH 2 F 2 flow rate is 400 sccm, Ar
Flow rate is 300sccm, substrate temperature is 400 ℃, deposition pressure is 7
It was 0 Pa.

【0037】次いで、プラズマCVD法によって厚さ3
00nmのSiO2 膜129を形成した後、リソグラフ
ィー技術とドライエッチング技術により接続孔を開孔し
た。その後、ヘキサキス(ジメチルアミノ)ジタングス
テン(III)を原料に用いてCVD法により厚さ70nm
のW2N 膜130を形成した。ここで、ヘキサキス(ジ
メチルアミノ)ジタングステン(III)は180℃で昇華
させて用いた。キャリアガスのArの流量が150scc
m,基板温度が400℃,成膜圧力が100Paであ
り、NH3 は用いなかった。次いで、厚さ300nmの
Al膜131をスパッタ法により形成した後、Al膜1
31およびW2N 膜130を加工し、Al/W2N 積層
配線を形成した。こうして半導体記憶装置を形成するこ
とができる(図14)。
Then, a thickness of 3 is formed by a plasma CVD method.
After forming the SiO 2 film 129 having a thickness of 00 nm, the connection hole was opened by the lithography technique and the dry etching technique. Then, using hexakis (dimethylamino) ditungsten (III) as a raw material, a thickness of 70 nm was obtained by a CVD method.
Of W 2 N film 130 was formed. Here, hexakis (dimethylamino) ditungsten (III) was used after being sublimated at 180 ° C. Carrier gas Ar flow rate is 150scc
m, the substrate temperature was 400 ° C., the film forming pressure was 100 Pa, and NH 3 was not used. Then, after forming an Al film 131 having a thickness of 300 nm by a sputtering method, the Al film 1 is formed.
31 and the W 2 N film 130 were processed to form Al / W 2 N laminated wiring. In this way, a semiconductor memory device can be formed (FIG. 14).

【0038】本発明の実施の形態では、下部電極124
がW2N であるためTa25膜126の形成時に電極表面
が酸化されにくく、下部電極がWである場合に比してキ
ャパシタの容量が大きくなるという効果がある。
In the embodiment of the present invention, the lower electrode 124 is used.
Is W 2 N, the electrode surface is less likely to be oxidized when the Ta 2 O 5 film 126 is formed, and the capacitance of the capacitor is larger than that when the lower electrode is W.

【0039】本発明の実施の形態では電荷蓄積キャパシ
タの下部電極をW2N 膜で形成したが、上部電極もTi
N膜127に代ってW2N 膜で形成することができる。
また、キャパシタ絶縁膜にTa25膜126を用いた
が、これに代えてチタン酸ジルコン酸鉛(PZT),ス
トロンチウムチタン酸バリウム(BST)あるいはチタ
ン酸ストロンチウム(STO)等の高誘電率膜をキャパ
シタ絶縁膜に用いることもできる。この場合、下部電極
は白金で形成しなければならないが、上部電極にはW2
N 膜を用いることができる。
Although the lower electrode of the charge storage capacitor is formed of the W 2 N film in the embodiment of the present invention, the upper electrode is also made of Ti.
Instead of the N film 127, a W 2 N film can be formed.
Further, although the Ta 2 O 5 film 126 is used as the capacitor insulating film, instead of this, a high dielectric constant film such as lead zirconate titanate (PZT), strontium barium titanate (BST) or strontium titanate (STO) is used. Can also be used for the capacitor insulating film. In this case, the lower electrode must be made of platinum, but the upper electrode must be made of W 2
An N 2 film can be used.

【0040】本発明の実施の形態では、Al/W2N 積
層配線を第二層の配線に用いたが、これに換えてCu/
2N の積層配線を第二層の配線に用いることもでき
る。
In the embodiment of the present invention, the Al / W 2 N laminated wiring is used for the wiring of the second layer, but instead of this, Cu /
It is also possible to use a laminated wiring of W 2 N for the wiring of the second layer.

【0041】[0041]

【発明の効果】本発明によれば、250℃−400℃程
度の低温でW2N 膜を形成することができるため、シリ
コン侵食がなく、Al配線上にもW2N 膜を形成でき
る。またプラズマを用いないので、複雑で高価な装置を
用いなくてもよく、半導体装置の製造コスト低減に効果
がある。
According to the present invention, it is possible to form a W 2 N film at a low temperature of about 250 ° C. -400 ° C., no silicon erosion, can form a W 2 N film also on the Al wiring. Further, since plasma is not used, it is not necessary to use a complicated and expensive device, which is effective in reducing the manufacturing cost of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一の実施例の構造を示す断面図。FIG. 1 is a sectional view showing the structure of a first embodiment of the present invention.

【図2】本発明の第一の実施例の製造第一工程を示す説
明図。
FIG. 2 is an explanatory view showing a first manufacturing process of the first embodiment of the present invention.

【図3】本発明の第一の実施例の製造第二工程を示す説
明図。
FIG. 3 is an explanatory view showing a second manufacturing step of the first embodiment of the present invention.

【図4】本発明の第一の実施例の製造第三工程を示す説
明図。
FIG. 4 is an explanatory view showing a third manufacturing process of the first embodiment of the present invention.

【図5】本発明の第一の実施例の製造第四工程を示す説
明図。
FIG. 5 is an explanatory view showing a fourth manufacturing step of the first embodiment of the present invention.

【図6】本発明の第二の実施例の製造第一工程を示す説
明図。
FIG. 6 is an explanatory view showing the first manufacturing process of the second embodiment of the present invention.

【図7】本発明の第二の実施例の製造第二工程を示す説
明図。
FIG. 7 is an explanatory diagram showing a second manufacturing step of the second embodiment of the present invention.

【図8】本発明の第二の実施例の製造第三工程を示す説
明図。
FIG. 8 is an explanatory view showing a third manufacturing step of the second embodiment of the present invention.

【図9】本発明の第二の実施例の製造第四工程を示す説
明図。
FIG. 9 is an explanatory view showing a fourth manufacturing step of the second embodiment of the present invention.

【図10】本発明の第二の実施例の製造第五工程を示す
説明図。
FIG. 10 is an explanatory diagram showing a fifth manufacturing step of the second embodiment of the present invention.

【図11】本発明の第二の実施例の製造第六工程を示す
説明図。
FIG. 11 is an explanatory view showing the sixth manufacturing step of the second embodiment of the present invention.

【図12】本発明の第二の実施例の製造第七工程を示す
説明図。
FIG. 12 is an explanatory view showing a seventh manufacturing step of the second embodiment of the present invention.

【図13】本発明の第二の実施例の製造第八工程を示す
説明図。
FIG. 13 is an explanatory view showing an eighth manufacturing step of the second embodiment of the present invention.

【図14】本発明の第二の実施例の製造第九工程を示す
説明図。
FIG. 14 is an explanatory view showing the ninth manufacturing step of the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

19…W2N膜、20…Al膜。19 ... W 2 N film, 20 ... Al film.

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】多層配線を有する半導体装置の製造方法に
おいて、電極配線の一部として用いる窒化タングステン
膜を、タングステンの有機化合物,アンモニアおよびキ
ャリアガスを含む混合ガスを用いた化学気相成長法によ
り形成することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having multi-layer wiring, wherein a tungsten nitride film used as a part of an electrode wiring is formed by a chemical vapor deposition method using a mixed gas containing an organic compound of tungsten, ammonia and a carrier gas. A method of manufacturing a semiconductor device, which comprises forming the semiconductor device.
【請求項2】請求項1に記載の前記混合ガスに水素ガス
を含む半導体装置の製造方法。
2. A method of manufacturing a semiconductor device according to claim 1, wherein the mixed gas contains hydrogen gas.
【請求項3】請求項1または2に記載の前記窒化タング
ステン膜上に化学気相成長法によりタングステン膜を形
成する半導体装置の製造方法。
3. A method for manufacturing a semiconductor device, wherein a tungsten film is formed on the tungsten nitride film according to claim 1 by chemical vapor deposition.
【請求項4】請求項3に記載の前記タングステン膜を、
六弗化タングステンと水素を含むガスを原料とする化学
気相成長法により形成する半導体装置の製造方法。
4. The tungsten film according to claim 3,
A method for manufacturing a semiconductor device, which is formed by a chemical vapor deposition method using a gas containing tungsten hexafluoride and hydrogen as a raw material.
【請求項5】請求項3に記載の前記タングステン膜を、
六弗化タングステンと二弗化シランを含むガスを原料と
する化学気相成長法により形成する半導体装置の製造方
法。
5. The tungsten film according to claim 3,
A method for manufacturing a semiconductor device, which is formed by a chemical vapor deposition method using a gas containing tungsten hexafluoride and silane difluoride as a raw material.
【請求項6】請求項3に記載の前記窒化タングステン膜
およびタングステン膜を、表面に微細孔を有する半導体
基板上に形成した後、前記窒化タングステン膜およびタ
ングステン膜を全面ドライエッチングすることにより、
前記微細孔内のみに前記窒化タングステン膜およびタン
グステン膜を残留させる半導体集積回路装置の製造方
法。
6. The tungsten nitride film and the tungsten film according to claim 3 are formed on a semiconductor substrate having fine holes on the surface thereof, and then the tungsten nitride film and the tungsten film are dry-etched over the entire surface,
A method of manufacturing a semiconductor integrated circuit device, wherein the tungsten nitride film and the tungsten film are left only in the fine holes.
【請求項7】請求項1または2に記載の前記窒化タング
ステン膜とアルミニウム合金膜とを積層する半導体装置
の製造方法。
7. A method of manufacturing a semiconductor device, wherein the tungsten nitride film according to claim 1 or 2 and an aluminum alloy film are laminated.
【請求項8】請求項1または2に記載の前記窒化タング
ステン膜と銅または銅合金膜とを積層する半導体装置の
製造方法。
8. A method of manufacturing a semiconductor device, comprising laminating the tungsten nitride film according to claim 1 and a copper or copper alloy film.
【請求項9】請求項1または2に記載の前記窒化タング
ステン膜を半導体記憶装置の電荷蓄積容量の電極に用い
る半導体装置の製造方法。
9. A method of manufacturing a semiconductor device, wherein the tungsten nitride film according to claim 1 or 2 is used as an electrode of a charge storage capacitor of a semiconductor memory device.
【請求項10】請求項1または2に記載の前記窒化タン
グステン膜を半導体記憶装置の電荷蓄積容量の電極に用
いる半導体装置。
10. A semiconductor device using the tungsten nitride film according to claim 1 or 2 as an electrode of a charge storage capacitor of a semiconductor memory device.
【請求項11】請求項1または2に記載の前記タングス
テンの有機化合物が、ヘキサキス(ジメチルアミノ)ジ
タングステン,ビス(シクロペンタジエニル)タングス
テンダイハイドライドもしくはビス(イソプロピルシク
ロペンタジエニル)タングステンダイハイドライドであ
る半導体装置の製造方法。
11. The organic compound of tungsten according to claim 1 or 2, wherein the organic compound of tungsten is hexakis (dimethylamino) ditungsten, bis (cyclopentadienyl) tungsten dihydride or bis (isopropylcyclopentadienyl) tungsten dihydride. And a method for manufacturing a semiconductor device.
【請求項12】請求項1または2に記載のタングステン
の有機化合物を有機溶媒に溶解して溶液とし、液体用マ
スフローコントローラにより流量制御された前記溶液を
気化器で気化させた後、キャリアガスによって成膜室へ
送って窒化タングステン膜を形成する半導体装置の製造
方法。
12. The organic compound of tungsten according to claim 1 or 2 is dissolved in an organic solvent to form a solution, and the solution whose flow rate is controlled by a liquid mass flow controller is vaporized by a vaporizer, and then a carrier gas is used. A method for manufacturing a semiconductor device in which a tungsten nitride film is formed by sending it to a film formation chamber.
【請求項13】請求項12に記載の前記溶液の濃度が、
0.04mol/l以上、上記タングステンの有機化合物の
前記有機溶媒に対する飽和濃度以下である半導体装置の
製造方法。
13. The concentration of the solution according to claim 12,
A method for manufacturing a semiconductor device, wherein the concentration is not less than 0.04 mol / l and not more than the saturation concentration of the organic compound of tungsten with respect to the organic solvent.
【請求項14】請求項13に記載の有機溶媒が、エタノ
ールやイソプロパノールといったアルコール類,ジブチ
ルエーテルやジエチルエーテル等のエーテル類,ノルマ
ルヘキサン,デカン等の炭化水素,トルエン,ノルマル
ブチルベンゼン,ベンゼン等の芳香族化合物,ジエチル
アミンやジイソプロピルエチルアミン,トリエチルアミ
ン,トリアリルアミン等のアミン類もしくはテトラヒド
ロフランである半導体装置の製造方法。
14. The organic solvent according to claim 13 includes alcohols such as ethanol and isopropanol, ethers such as dibutyl ether and diethyl ether, hydrocarbons such as n-hexane and decane, toluene, n-butylbenzene, benzene and the like. A method for manufacturing a semiconductor device, which is an aromatic compound, an amine such as diethylamine, diisopropylethylamine, triethylamine, triallylamine, or tetrahydrofuran.
【請求項15】多層配線を有する半導体装置の製造方法
において、配線の一部として用いる窒化タングステン膜
を、窒素を含有するタングステンの有機化合物およびキ
ャリアガスを含む混合ガスを用いた化学気相成長法によ
り形成することを特徴とする半導体装置の製造方法。
15. A method of manufacturing a semiconductor device having multi-layer wiring, wherein a tungsten nitride film used as a part of wiring is formed by a chemical vapor deposition method using a mixed gas containing an organic compound of tungsten containing nitrogen and a carrier gas. A method of manufacturing a semiconductor device, comprising:
【請求項16】請求項15に記載の前記混合ガスに水素
ガスを含む半導体装置の製造方法。
16. A method of manufacturing a semiconductor device according to claim 15, wherein the mixed gas contains hydrogen gas.
【請求項17】請求項15または16に記載の前記窒素
を含有するタングステンの有機化合物がヘキサキス(ジ
メチルアミノ)ジタングステンである半導体装置の製造
方法。
17. A method of manufacturing a semiconductor device according to claim 15, wherein the organic compound of tungsten containing nitrogen is hexakis (dimethylamino) ditungsten.
JP895996A 1996-01-23 1996-01-23 Manufacture of semiconductor device Pending JPH09199445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP895996A JPH09199445A (en) 1996-01-23 1996-01-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP895996A JPH09199445A (en) 1996-01-23 1996-01-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09199445A true JPH09199445A (en) 1997-07-31

Family

ID=11707217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP895996A Pending JPH09199445A (en) 1996-01-23 1996-01-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09199445A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838376B2 (en) 1997-11-05 2005-01-04 Tokyo Electron Limited Method of forming semiconductor wiring structures
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2006097101A (en) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc Film deposition material, film deposition method and element
JP2006097099A (en) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc Film deposition material, film deposition method and element
JP2006128611A (en) * 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc Film forming material and method, and element
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US10361118B2 (en) 2016-10-07 2019-07-23 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838376B2 (en) 1997-11-05 2005-01-04 Tokyo Electron Limited Method of forming semiconductor wiring structures
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
JP2006097101A (en) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc Film deposition material, film deposition method and element
JP2006097099A (en) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc Film deposition material, film deposition method and element
JP2006128611A (en) * 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc Film forming material and method, and element
JP4591917B2 (en) * 2004-09-30 2010-12-01 株式会社トリケミカル研究所 Method for forming conductive molybdenum nitride film
US10361118B2 (en) 2016-10-07 2019-07-23 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same
US11062940B2 (en) 2016-10-07 2021-07-13 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same

Similar Documents

Publication Publication Date Title
US7282408B2 (en) Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
KR100655139B1 (en) Method for manufacturing capacitor
US20040224475A1 (en) Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
US20060261441A1 (en) Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
US6767806B2 (en) Method of forming a patterned substantially crystalline ta2o5 comprising material, and method of forming a capacitor having a capacitor dielectric region comprising substantially crystalline ta2o5 comprising material
US20100184240A1 (en) Semiconductor device and method of manufacturing the same
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6613669B2 (en) Semiconductor device and method for manufacturing the same
US6423593B1 (en) Semiconductor integrated circuit device and process for manufacturing the same
US20020048878A1 (en) Method of manufacturing capacitor in semiconductor devices
JPH09199445A (en) Manufacture of semiconductor device
US6808977B2 (en) Method of manufacturing semiconductor device
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR100780631B1 (en) Method for deposition titanium oxide and method for manufacturing capacitor using the same
JP3303788B2 (en) Method for manufacturing electrode structure of semiconductor integrated circuit
JP4567167B2 (en) Semiconductor device and manufacturing method thereof
US6190994B1 (en) Method for forming a tungsten upper electrode of a capacitor
KR100422596B1 (en) Method for fabricating capacitor
US6632683B2 (en) Method for forming a capacitor of a semiconductor device
JP2004363151A (en) Semiconductor storage device and its manufacturing method
KR101067022B1 (en) Method for fabricating capacitor of semiconductor device
JP3563288B2 (en) Method for manufacturing semiconductor device
JPH04356945A (en) Manufacture of semiconductor device
JP2003124346A (en) Semiconductor device manufacturing method