JPH10126791A - メモリ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 動き補償予測を行う場合に以前フレームデー
タと現在フレームデータとをフレームメモリ内に共有し
てメモリの容量を削減し、以前フレームデータのディス
プレイ部へのデータ転送と復号された現在フレームデー
タのフレームメモリへの書き込みを同時に平行して行
い、ディスプレイ部にバッファメモリを要求せずにイン
タレース表示を可能とするメモリ制御方法を得る。 【解決手段】 インタレース表示の表示ライン順に以前
フレームデータのアドレスをカウントする再生カウンタ
部と、現在フレームの復号する画素のアドレスを動き補
償の処理単位ブロックごとにカウントする復号カウント
部と、これらカウンタの動作制御に用いる信号を生成す
るフィールド識別部と基本クロック分周部を含み、フィ
ールド期間中に１フィールドデータの表示と１フレーム
データの復号を完了する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、以前フレームデ
ータのディスプレイ部へのデータ転送と復号された現在
フレームデータのフレームメモリへの書込を同時に行
い、以前フレームデータのフレームメモリからの読み出
しはライン順序で行い、現在フレームの予測復号時にお
けるメモリアクセスはデータをブロック順序で読み書き
することにより、ディスプレイ部にバッファメモリを要
求せずにインタレース表示を可能とするメモリ制御方法
に関する。

【０００２】

【従来の技術】動き補償予測を行う場合に必要となる以
前フレーム記録用メモリと、現在フレーム記録用メモリ
とを共有する方式で必要とするメモリの容量を削減する
従来のメモリ装置として、特開平６−２０５３９５号公
報に記載の「動き補償を用いた動映像信号処理器のため
のメモリ装置」がある。図９〜図１２はそのメモリ装置
の説明図であり、図９はフレーム構成の一例を示す図、
図１０は動き検出の例を示す図、図１１はメモリ装置の
動作状態（原図を一部変更）を示す図、図１２はメモリ
装置のブロック図である。

【０００３】技術の適応範囲を限定するものではない
が、図９に示すように１フレームは横７２０画素×縦３
２０画素で構成されると仮定する。

【０００４】ブロックは幾つかの画素の集合として、画
像復号化、動き推定などの処理を行う基本単位である。
技術の適応範囲を限定するものではないが、１つのブロ
ックは縦８画素×横８画素で構成されると仮定する。

【０００５】スライスは１フレームの左端から右端へ至
る一連のブロック集合である。ここで、１スライスは９
０個のブロックで構成されると仮定する。

【０００６】図１０に示すように、動き検索の範囲が水
平、垂直へ各々−８から＋８画素である場合、その探索
範囲内においてフレーム（ｆｎ）のブロック９１と一番
類似したブロックを探索する。この場合選択されたブロ
ック（Ａ）はフレーム（ｆｎ）のブロック９１となる。
ここで、ブロック９１の動きベクトル（Ｖ）は水平成分
（Ｖｘ）と垂直成分（Ｖｙ）とから構成される。

【０００７】メモリ構成法の根本的な原理は、動き補償
予測復号においては以前フレーム（ｆｎ−１）のデータ
が現在フレーム（ｆｎ）の動き補償参照画面として使用
されるので単純にメモリを共有することができないた
め、所定のバッファメモリを使用して、始めて復号化さ
れた部分を一旦バッファメモリに貯蔵し動き補償探索領
域をはずれた以後にそのバッファメモリに貯蔵されたデ
ータをフレームメモリに記憶する。

【０００８】例えば、図１０に示すフレーム（ｆｎ−
１）を貯蔵したメモリ一つのみを使用して動き補償を行
う場合、ブロック０からブロック９０までは後続するブ
ロックの動き補償探索領域に属するのでフレーム（ｆｎ
−１）のメモリに復号化されたブロックを記録すること
ができない。従って、所定のバッファメモリを使用して
ブロック０からブロック９０まで復号化されたデータを
一時的に貯蔵する。

【０００９】ブロック９１から動き推定を行ったのちフ
レーム（ｆｎ−１）のブロック０はこれ以上使用されな
いのでバッファメモリに貯蔵された動き補償予測された
現在フレームのブロック０をフレーム（ｆｎ−１）のブ
ロック０に記録する。バッファメモリは先入れ先出し
（First Input First Output 以下″ＦＩＦＯ″と称す
る）メモリとしてその容量はブロック９１個分のデータ
を貯蔵することができるように構成する。

【００１０】図１２におけるフレームメモリ５８は、復
号化された以前フレームデータを貯蔵する。バッファメ
モリ６２は動き補償予測された現在フレームブロックの
データを一時貯蔵した後フレームメモリ５８に出力す
る。上記メモリは次に説明するようにＦＩＦＯ方式によ
り駆動される。

【００１１】現在フレームを動き補償予測する際のフレ
ームメモリ５８内の画素位置のアドレスはシステムクロ
ック発生部６８から発生されるシステムクロックをカウ
ントして生成する。図に示すように画素カウンタ４６
は、ライン１を通じて提供されるクロック発生部６８の
クロック信号に応じてメモリ５８の下位３ビットの水平
アドレス信号ＡＨ２−ＡＨ０を順次的に生成する。前記
３ビットのアドレス信号は図５に示すブロック“０”の
第１列８個の画素を順次的に指定するアドレス信号とし
て使用される。３ビットの８アドレス信号の発生が終了
すると、前記ブロック“０”の第２列から第８列の各々
８個の画素を指定するアドレスが生成され、各列８個の
画素のアドレス信号が生成される毎に画素カウンタ４６
は、キャリ出力をライン２を通じてラインカウンタ４２
に提供する。

【００１２】前記画素カウンタ４６は、８進カウンタに
より構成される。ラインカウンタ４２は画素カウンタ４
６の各々のキャリ出力に応じて前記第１列から第８列の
１番目画素の位置を指定する。ラインカウンタ４２も画
素カウンタと同様に８進カウンタにより具現することが
でき、３ビットの垂直方向８個のアドレス生成が終了す
る毎にラインカウンタ４２から生成されるキャリ出力は
ライン３を通してブロックカウンタ４４へ提供される。

【００１３】ブロックカウンタ４４は、前記キャリ出力
に応じて図９に示したような各スライス内ブロックの位
置を指定するのに使用される７ビットのＡＨ９−ＡＨ３
アドレスを順次的に生成する機能を持つ。

【００１４】初期にブロックカウンタ４４は、００００
０００を発生するのでブロック“０”を指定し、ライン
カウンタ４２からのキャリ出力に応じて第１スライス内
ブロック“０”から“８９”を順に指定する。ブロック
カウンタ４４は各々のスライス内すべてのブロックを指
定する７ビットのＡＨ９−ＡＨ３アドレスの生成を終了
する毎にキャリ出力を発生し、このキャリ出力はライン
４を通じてスライスカウンタ４０へ提供される。

【００１５】スライスカウンタ４０は、前記ブロックカ
ウンタ４４のキャリ出力に応じ図８に示した各々のスラ
イス行を指定するのに使用される６ビットの垂直方向ア
ドレスＡＶ８−ＡＶ３を順次的に生成する機能を持つ。

【００１６】初期にスライスカウンタ４０は、００００
００を発生するので第１スライス行を指定する。前記ブ
ロックカウンタ４４から生成されるキャリ出力に応じ
て、スライスカウンタ４０は各々のスライス行のアドレ
スを生成する。

【００１７】前記画素カウンタ４６、ラインカウンタ４
２、ブロックカウンタ４４、スライスカウンタ４０の作
動は、図９に例示的に示したフレーム内の全体画素のア
ドレスが発生するまで繰り返され、画素カウンタ４６及
びブロックカウンタ４４から各々生成されたアドレス信
号ＡＨ２−ＡＨ０及びＡＨ９−ＡＨ３は一連の１０ビッ
トアドレス信号として加算器５０の一端に供給され、ラ
インカウンタ４２及びスライスカウンタ４０から各々生
成されたアドレスＡＶ２−ＡＶ０及びＡＶ８−ＡＶ３は
一連の９ビットアドレス信号として加算器４８の一端に
供給される。

【００１８】加算器５０は水平アドレスＡＨ９−ＡＨ０
と他端に供給される水平動きベクトルＭＶＨとを加算
し、加算器４８は垂直アドレスＡＶ８−ＡＶ０と他端に
供給される垂直動きベクトルＭＶＶとを加算する。各々
の加算器４８及び５０で加算されたアドレスは１９ビッ
トの実際アドレスＲＡ１８−ＲＡ０として生成されマル
チプレクサ５６に提供される。このアドレスは動き補償
を行うためにメモリ５８に貯蔵された以前フレーム（ｆ
ｎ−１）の画素データを読み取るアドレスとして使用さ
れる。

【００１９】また画素カウンタ４６及びブロックカウン
タ４４から生成された１０ビットの水平アドレスＡＨ９
−ＡＨ０と、ラインカウンタ４２及びスライスカウンタ
４０から生成された９ビットの垂直アドレスＡＶ８−Ａ
Ｖ０はラインから合算され基底アドレスとなりＴｓ遅延
部５２とオフセット判断５４へ提供される。

【００２０】フレームメモリ５８に記憶されたデータを
読み取った後、バッファメモリ６２内のデータを読み取
って更にフレームメモリ５８内に記憶する。この時フレ
ームメモリ５８の読み取りに使用する基底アドレス（フ
レームメモリ５８の読みとりアドレスＲＡ１８−ＲＡ０
は基底アドレスに動きベクトルを加えたもの）は、Ｔｓ
遅延部５２によってＴｓ遅延されて記録に必要とするア
ドレスＷＡ１８−ＷＡ０となる。このとき遅延時間は、
１スライス＋１ブロックで設定される。

【００２１】上記記録アドレスＷＡ１８−ＷＡ０はＦＩ
ＦＯメモリ６２に貯蔵されたデータがフレームメモリ５
８内に貯蔵される位置を示すアドレスとして使用され、
マルチプレクサ５６に出力される。

【００２２】オフセット判断部５４は、前記したアドレ
スＡＨ９−ＡＨ０およびＡＶ８−ＡＶ０を受信して基底
アドレスの遅延度が予め設定されたオフセット値、即
ち、１スライス＋１ブロックほど遅延されるかどうかを
判断する。判断の結果、オフセット値以下の場合はロー
信号を、それ以外はハイ信号をＡＮＤゲート６０と第２
マルチプレクサ６６の一入力へ出力する。

【００２３】ＡＮＤゲート６０の他端にはクロック６８
からクロック信号が供給され、ＡＮＤゲート６０はこれ
らの両信号を論理的に組み合わせ、マルチプレクサ５６
が読み取りおよび記録アドレスＲＡ１８−ＲＡ０および
ＷＡ１８−ＷＡ０中の一つを選択する制御信号を提供す
る。

【００２４】オフセット判断部５４からロー信号が提供
される間、ＡＮＤゲート６０はロー信号をマルチプレク
サ５６の選択端子Ｓ０へ提供する。このときマルチプレ
クサ５６は、前記遅延時間のあいだ読み取りアドレスＲ
Ａ１８−ＲＡ０のみを指定する。しかし、前記期間の経
過後、ＡＮＤゲート６０はクロックがハイの期間、論理
ハイを、ローの期間、論理ローをマルチプレクサ５６へ
提供することによって、マルチプレクサ５６は各々アド
レスＷＡ１８−ＷＡ０とアドレスＲＡ１８−ＲＡ０を交
替にメモリ５８へ出力する。

【００２５】マルチプレクサ５６からアドレスＲＡ１８
−ＲＡ０とアドレスＷＡ１８−ＷＡ０が交替にメモリメ
モリ５８へ提供されるとき、メモリ５８の読み取り及び
記録動作は第２マルチプレクサ６６により制御される。

【００２６】第２マルチプレクサ６６は、接地に接続さ
れた入力端子と、クロック６８に接続された他の入力端
子と、オフセット判断部５４に接続された選択端子と、
メモリのＲ／Ｗ制御端子に接続された出力端子とから構
成される。したがって、オフセット判断部５４の選択端
子（Ｓ１）への入力がローの場合、出力端子を通じて論
理ローを出力してメモリ５８で読み取り動作のみ行う。
選択端子（Ｓ１）への入力がハイの場合、出力端子を通
じて論理ハイを出力してメモリ５８で書込動作のみ行
う。

【００２７】これと反対に、バッファメモリ６２は、イ
ンバータ６４を通じて提供されるマルチプレクサ６６の
書込及び読み取り制御信号によって、クロックがローで
フレームメモリ５８を読み取る間バッファメモリ６２に
書込を行い、クロックがハイでフレームメモリ５８が書
込の間バッファメモリ６２のデータを読み取る。

【００２８】現在フレームの動き処理の画素位置アドレ
スがオフセット（ブロック９１）のアドレスとなればオ
フセット判断部５４はハイを出力してシステムクロック
６８によってクロックがローの場合マルチプレクサ５６
は読み取りアドレス（ＲＡ１８−ＲＡ０）を選択し、メ
モリ５８からそのアドレスに当たるデータを読み取っ
て、加算器７０へ送られて差分信号に加えられる。その
結果、得られた動き補償された復号化データはＦＩＦＯ
バッファメモリ６２に記録される。クロックがハイであ
れば、マルチプレクサ５６は書込アドレス（ＷＡ１８−
ＷＡ０）を選択し、フレームメモリ５８は指定されたア
ドレスにＦＩＦＯバッファメモリ６２から入力されるデ
ータを貯蔵する。したがって、システムが稼働して始め
てのフレームのオフセット期間は読み取りのみ行い、以
後には読み取り、書込を続いて交替に行う。

【００２９】メモリ装置の動作状態を図１１に示す。
（ａ）はブロックの動き補償処理時間、（ｂ）は動き補
償されて復号化されたブロックなどのＦＩＦＯバッファ
メモリ入力時間、（ｃ）はＦＩＦＯバッファメモリから
出力されるブロックの出力期間である。

【００３０】以前フレームデータと現在フレームデータ
とを同時に共有することができるフレームメモリと、比
較的小さい容量のバッファメモリとを使用することによ
って、メモリ容量を大きく削減できる。

【００３１】

【発明が解決しようとする課題】上記従来技術は動き補
償予測復号化におけるフレームメモリ容量の削減方法に
重点が置かれている。確かに、以前フレームデータと現
在フレームデータとを同時に共有することができるフレ
ームメモリと、比較的小さい容量のバッファメモリとを
使用することによって、メモリ容量を大きく削減でき
る。しかし、予測復号されたフレームのディスプレイ部
へのデータ転送形式（ブロック単位での転送）と、予測
復号されたフレームデータのディスプレイ部への転送タ
イミングとフレームメモリへの書き込みタイミングとに
ついて下記の問題がある。

【００３２】従来のメモリ装置における予測復号された
フレームデータのディスプレイ部へのデータ転送方法に
ついて。図１２を参照すると、マルチプレクサ５６によ
り読み取りアドレスＲＡ１８−ＲＡ０を印加されたフレ
ームメモリ５８は、図１０に示すようなブロック単位で
以前フレームの画素データを読み出して加算器７０によ
り差分値を加算しその結果として予測復号されたフレー
ムデータをディスプレイ部へ転送する。

【００３３】殆どのディスプレイはラスタ走査方式（画
面をライン毎に上から下へ走査）であるので、ディスプ
レイ部ではラスタ走査方式を採る場合、上記のようにブ
ロック単位で送られてくるデータをラインデータ（即ち
１ラインが幾つかの画素により構成されるデータ）に変
換する必要がある。

【００３４】ディスプレイ部ではブロックデータをライ
ンデータに変換するために、少なくとも１スライス分の
表示用バッファメモリが必要になる。図９の例では、１
フレームが横７２０画素で構成されるので、縦横８×８
画素のブロックが９０個分貯蔵できる容量のバッファメ
モリが必要となる。この１スライス分の表示用バッファ
メモリは１ライン７２０画素のデータを８ライン分も
つ。

【００３５】さらに、ディスプレイ部においてインタレ
ース表示（フレームを奇数ラインより構成されるトップ
フィールドと偶数ラインより構成されるボトムフィール
ドに分け、まずはじめのフィールド期間でフレームの第
１ラインから１ライン置きに偶数ラインを飛び越して順
次上から下までライン単位で表示し（トップフィールド
の表示）、次のフィールド期間でフレームの第２ライン
から１ライン置きに奇数ラインを飛び越して順次上から
下までライン単位で表示（ボトムフィールドの表示）す
る走査方式）をする場合、ディスプレイ部では１フレー
ム分の表示データを貯蔵する表示用フレームバッファメ
モリが必要となる。

【００３６】図１１のタイミング図に示すように予測復
号されたフレームデータのディスプレイ部への転送開始
からＴｓ時間遅れて以前（参照）フレームデータが現在
（復号）フレームデータに書き換えられてしまうので、
以前フレームデータのメモリ５８からの読み出し期間中
（復号された現在フレームデータのディスプレイ部への
転送期間中）、一度フレームメモリから読み出した図１
０のようなブロックデータは、再びメモリ５８から読み
出せない。したがって、ディスプレイ部へ転送されてく
るブロック単位のデータを１フレーム分バッファ記憶し
なければ、インタレース表示をすることができない。な
ぜなら、１ブロック内にトップフィールドデータ（奇数
ラインデータ）とボトムフィールドデータ（偶数ライン
データ）が同時に存在し、インタレース表示は奇数ライ
ンデータをすべて表示したあと偶数ラインデータをすべ
て表示するので、ディスプレイ部へ転送されてくる各々
のブロックについてそのブロックのトップフィールド成
分を表示し終わっても、ボトムフィールド成分を表示す
るためにそのブロックデータを貯蔵しておく必要がある
からである。

【００３７】従来のメモリ装置は、上述のようにディス
プレイ部へ表示用バッファメモリを要求することにな
る。特に、ディスプレイ部がインタレース表示をする場
合、ディスプレイ部は１フレーム分のバッファメモリを
具備する必要がある。このようなバッファメモリの増加
は、ディスプレイ部を含む復号器の価格を上昇させ、装
置の体積を増加させるという問題がある。

【００３８】この発明は、上述のような問題を解決する
ためになされたもので、動き補償予測を行う場合に以前
フレームデータと現在フレームデータとをフレームメモ
リ内に共有して必要とするメモリの容量を削減するメモ
リ装置において、以前フレームデータのディスプレイ部
へのデータ転送と復号された現在フレームデータのフレ
ームメモリへの書き込みを同時に平行して行い、以前フ
レームデータのディスプレイ部への転送はフレームメモ
リからのデータ読み出しをライン順序で行い、現在フレ
ームの予測復号処理におけるメモリに対する読み書きは
データをブロック順序で構成することにより、ディスプ
レイ部にバッファメモリを要求せずにインタレース表示
を可能とするメモリ制御法を得ることを目的とする。

【００３９】

【課題を解決するための手段】この発明に係る動画像復
号装置においては、フレーム間またはフィールド間動き
補償予測を用いてディジタル的に圧縮符号化された動画
像信号を受信し復号する際に、以前フレームデータと現
在フレームデータをメモリ内に共有するメモリ構成法を
用い、復号したフレームデータをディスプレイ部におい
てインタレース表示する動画像復号器において、第１フ
ィールド期間か第２フィールド期間かを識別するフィー
ルド識別部と、フレームメモリ内に貯蔵されている以前
フレームの再生する画素のアドレスをライン順序でカウ
ントする再生カウンタ部と、現在フレームの復号する画
素のアドレスをブロック順序でカウントする復号カウン
タ部と、再生カウンタ部の出力アドレスと復号カウンタ
部の出力を元に生成されるメモリ読み出しアドレスと復
号カウンタ部出力を元に生成されるメモリ書き込みアド
レスの３つの内から１つを選択するアドレス選択手段
と、予測復号したフレームデータの一部を貯蔵し、現在
フレームの予測復号処理期間中のみデータのアクセスを
可能とするデータアクセスイネーブル機能を備えたバッ
ファメモリと、フレームメモリ及びバッファメモリに読
み書き制御信号を提供する読み書き制御手段と、復号器
の基本動作クロックを分周する分周手段と、ディスプレ
イ部へ転送されるデータをディスプレイ部でラッチする
クロックを生成する再生データ読み取りクロック生成部
とを有し、第１フィールド期間では以前フレームの奇数
ラインデータがライン単位で順次ディスプレイ部へ転送
する処理のみを行い、第２フィールド期間では以前フレ
ームの偶数ラインデータをライン単位で順次ディスプレ
イ部へ転送する処理とブロックデータ単位による現在フ
レームの予測復号処理及び予測復号された現在フレーム
データのメモリへの書き込みとを交互にに連続して行
い、現在フレームデータのフレームメモリへの書き込み
は動き探索範囲を外れた以前フレームのブロック位置に
バッファメモリに一時貯蔵してある予測された現在フレ
ームのブロックを出力し重ね書きするものである。

【００４０】また、再生カウンタ部は上記分周手段の４
分周出力信号をクロックとしてアドレスをカウントし、
上記復号カウンタ部はシステムの基本動作クロックに応
じてアドレスをカウントし、上記４分周信号の周波数は
ディスプレイ部へのデータ転送周波数と同一であり、さ
らに上記復号カウンタ部は上記４分周信号の論理状態に
よってカウント動作の可否を制御されることにより、フ
レームメモリ内において予測復号された現在フレームデ
ータの書き込み位置が以前フレームデータの再生のため
の読み出し位置を追い抜くことなく平行して指定される
ものである。

【００４１】また、第１フィールド期間ではメモリをア
クセスするアドレス生成において上記復号カウンタはカ
ウント動作せず再生カウンタのみカウント動作し、この
期間バッファメモリはアクセス不可であり、第２フィー
ルド期間では復号カウンタのカウント動作、アドレス選
択手段の選択動作、フレームメモリの読み書き動作、バ
ッファメモリのアクセス可否が請求項２記載の４分周信
号の論理状態に応じて制御されることにより、第２フィ
ールド期間では以前フレームデータのディスプレイ部へ
の転送と現在フレームの予測復号処理及びメモリへの書
き込みとが上記４分周信号の論理状態に応じ交互に連続
して行われるものである。

【００４２】

【発明の実施の形態】この発明の実施の形態１であるメ
モリ制御方法においては、以前フレームデータのディス
プレイ部への転送をライン単位で行い、トップフィール
ド期間ではフレームにおける奇数ラインデータを順次上
から下まで転送し、ボトムフィールド期間ではフレーム
における奇数ラインデータを順次上から下まで転送する
ので、ディスプレイ部でインタレース表示をする場合、
表示用フレームバッファを必要としないのでディスプレ
イ部におけるメモリレスが実現できる。

【００４３】また、現在フレームの復号はトップフィー
ルド期間中に行わず、ボトムフィールド期間に１フレー
ム分復号する。つまり、トップフィールド期間中は以前
フレームの奇数ラインデータ（トップフィールドデー
タ）のディスプレイ部への転送のみを行い、ボトムフィ
ールド期間中に以前フレームの偶数ラインデータ（ボト
ムフィールドデータ）のディスプレイ部への転送と現在
フレームの予測復号を同時に平行して行う。このとき現
在フレームの予測復号におけるメモリのアクセスはブロ
ック単位で行う。

【００４４】以前フレームデータのディスプレイ部への
転送のためのメモリ読み出しアドレスは基本クロックを
４分周した信号に同期して再生カウンタ部により生成さ
れ、現在フレーム予測復号のためのフレームにおける画
素位置アドレスは基本クロックに同期して復号カウンタ
部により生成される。復号カウンタ部のカウント動作は
上記４分周信号により制御され、４分周信号が論理ロー
のときはカウント停止、論理ハイのときはカウント可能
である。このように、復号カウンタを制御することによ
りフレームメモリ内において復号データ記録位置が再生
データ読出位置に先行することなく、再生アドレスが１
フィールド分のデータのアドレス指定を完了するのと同
時に、復号カウンタが１フレーム分のアドレス指定を完
了する。さらに、復号カウンタ部のカウント動作はフィ
ールド識別信号によって制御される。つまり、フィール
ド識別信号が論理ロー（以前フレームにおけるトップフ
ィールドの表示区間）のときカウント禁止であり、フィ
ールド識別信号が論理ハイ（以前フレームにおけるボト
ムフィールドの表示区間）のときカウント可能である。

【００４５】この発明において、トップフィールド区間
で以前フレームのトップフィールド再生のみ行い、ボト
ムフィールド区間で以前フレームのボトムフィールド再
生と現在フレームの予測復号を同時に平行して行うとい
うタイミング設定を採る理由は以下のようである。

【００４６】現在フレームの予測復号はブロック単位
（ブロック内にトップフィールドデータとボトムフィー
ルドデータが同時に存在する）で行っており、トップフ
ィールド区間で現在フレームの予測復号を行うと、メモ
リ内における以前フレームデータはすべて現在フレーム
データに書き換えられ、ボトムフィールド区間でもはや
以前フレームのボトムフィールドデータをメモリから読
み出しディスプレイ部に転送することができない。した
がって、始めのフィールド期間で以前フレームのトップ
フィールドデータを先に表示していまい、次のフィール
ド期間で以前フレームのボトムフィールドデータ表示と
現在フレームの復号を同時に平行して行う。

【００４７】ところで、以前フレームの再生と現在フレ
ームの復号のタイミングについて以下のタイミングを想
定したとする。３つのフィールド区間で以下の処理を行
う。第１のフィールド区間では、以前フレームのトップ
フィールドを再生する。第２のフィールド区間では、以
前フレームのボトムフィールドの再生と現在フレームの
トップフィールドの予測復号を行う（復号したトップフ
ィールドデータはメモリに記憶する際、以前フレームの
トップフィールドデータ記憶位置に重ね書きする）。第
３のフィールド期間では、現在フレームのトップフィー
ルドの再生と現在フレームのボトムフィールドの予測復
号を行う（復号したボトムフィールドデータはメモリに
記憶する際、以前フレームのボトムフィールドデータ記
憶位置に重ね書きする）。つまり、１フィールド区間の
時間差で以前フレームの再生と現在フレームの復号を繰
り返し行う（以前フレームの再生処理が現在フレームの
復号処理より１フィールド期間分だけ先行する）。しか
し、上記のような以前フレームの再生と現在フレームの
復号のタイミングは、動き補償予測にフィールド予測を
用いた場合下記の理由により実現することができない。

【００４８】フィールド補償予測はフィールドごとに動
き補償するもので、図７のように縦８ライン×横８画素
のブロックを想定した場合、それぞれ８ライン×４画素
のトップフィールドブロックとボトムフィールドブロッ
クごとに動き補償を行う。動きベクトルはフィールドブ
ロックごとに検出され、トップフィールドブロックには
ＭＶ１、ボトムフィールドブロックにはＭＶ２が検出さ
れ、１ブロックにつき２つの動きベクトルが存在する。
ここで、参照される以前フレームにおけるフィールドは
トップフィールドでもボトムフィールドでもよい。

【００４９】図８はこの発明におけるフィールド予測の
動きベクトル説明図であり、図９に示した構成のフレー
ム画像をフィールド補償予測した場合の例を示してい
る。動き検索の範囲が水平垂直へ各々±８画素（フィー
ルド単位では垂直方向±４画素）であり、参照フィール
ドがトップフィールドである場合、ブロック（Ｎ＋９
０）のボトムフィールドブロックの動きベクトルがＭＶ
（フィールド単位で垂直成分−４画素、水平成分０）で
あったとする。すると、ブロック（Ｎ＋９０）のボトム
フィールド上の画素Ｐ１は、参照フィールドがトップフ
ィールドであるので、画素Ｐ２からフィールド単位で４
画素垂直上方のトップフィールド上の画素Ｓ１を参照す
る。このようにフィールド予測では、ボトムフィールド
上の画素がトップフィールド上の画素を参照できる。

【００５０】したがって、前述したような１フィールド
区間の時間差で以前フレームの再生と現在フレームの復
号を繰り返し、メモリにおいて表示が完了した以前フィ
ールドデータから現在フィールドデータに書き換えると
いう再生と復号のタイミングをとることはできない。な
ぜなら、ボトムフィールドを復号する前にメモリにおい
て以前フレームのトップフィールドデータを復号データ
に書き換えてしまうと、フィールド予測を用いた場合
に、現在ボトムフィールドを復号する際に以前トップフ
ィールドを参照できなくなってしまうからである。

【００５１】この発明においては、フィールド予測を可
能とするため２つのフィールド期間で以下の処理を行
う。第１のフィールド期間では、以前フレームの奇数ラ
インデータ（トップフィールドデータ）のディスプレイ
部への転送のみを行い、第２のフィールド期間では、以
前フレームの偶数ラインデータ（ボトムフィールドデー
タ）のディスプレイ部への転送と現在フレームの予測復
号を同時に平行して行う。このとき現在フレーム予測復
号におけるメモリのアクセスはブロック単位で行う。こ
のような以前フレーム再生と現在フレーム復号のタイミ
ングを用いれば、フィールド予測を用いた場合でも、現
在ボトムフィールドデータ復号時に以前トップフィール
ドデータを参照できる。

【００５２】以下、この発明をその実施の形態を示す図
に基づいて具体的に説明する。 実施の形態１．技術の適応範囲を限定するものではない
が、フレーム画像の構成を図９に示すように１フレーム
は横７２０画素×縦３２０画素で構成され、ブロックは
横８画素×縦８画素で構成され、１スライスは９０個の
ブロックで構成されるとする。

【００５３】メモリ構成法の原理は、動き補償予測復号
においては以前フレーム（ｆｎ−１）のデータが現在フ
レーム（ｆｎ）の動き補償参照画面として使用されるの
で単純にメモリを共有することができないため、所定の
バッファメモリを使用して、始めて復号化された部分を
一旦バッファメモリに貯蔵し動き補償探索領域をはずれ
た以後にそのバッファメモリに貯蔵されたデータをフレ
ームメモリに記憶する。これは、従来技術と同様であ
る。

【００５４】例えば、図１０に示すフレーム（ｆｎ−
１）を貯蔵したメモリ一つのみを使用して動き補償を行
う場合、ブロック０からブロック９０までは後続するブ
ロックの動き補償探索領域に属するのでフレーム（ｆｎ
−１）のメモリに復号化されたブロックを記録すること
ができない。したがって、所定のバッファメモリを使用
してブロック０からブロック９０まで復号化されたデー
タを一時的に貯蔵する。

【００５５】ブロック９１から動き推定を行ったのちフ
レーム（ｆｎ−１）のブロック０はこれ以上使用されな
いのでバッファメモリに貯蔵された動き補償予測された
現在フレームのブロック０をフレーム（ｆｎ−１）のブ
ロック０に記録する。バッファメモリはＦＩＦＯとして
その容量はブロック９１個分のデータを貯蔵することが
できるように構成する。

【００５６】図１はこの発明の実施の形態１である動画
像復号器のブロック図である。図において、図１２と同
じ記号は同じ機能を有する。フレームメモリ５８は復号
化された以前フレームを貯蔵する。まず、全体の大まか
な動作について説明する。

【００５７】フィールド識別部１０５の出力が論理ロー
の場合、復号カウンタ部１５０は動作せず再生カウンタ
部１１４が以前フレームのトップフィールドデータアド
レスをライン順序で４分周器１０４の出力信号に同期し
てカウントし、フレームメモリ５８から読み出された以
前トップフィールドラインデータはディスプレイ部１１
９に伝送される。このフィールド識別部１０５の出力が
論理ローのあいだバッファメモリ１６２は読み書き不可
である。

【００５８】フィールド識別部１０５の出力が論理ハイ
の場合、再生カウンタ部１１４が以前フレームのボトム
フィールドデータアドレスをライン順序で４分周器１０
４の出力信号に同期してカウントし、復号カウンタ部１
５０は４分周器１０４の出力信号が論理ハイのときクロ
ック６８に同期して以前フレームデータアドレスをブロ
ック単位でカウントし、上記４分周信号が論理ローのと
きカウント停止となる。

【００５９】フィールド識別部１０５の出力が論理ハイ
でかつ４分周器１０４の出力信号が論理ローのとき、フ
レームメモリ５８には再生カウンタ部でカウントされた
以前ボトムフィールドデータのライン順序アドレスが印
加されディスプレイ部１１９へ以前ボトムフィールドラ
インデータが伝送され、バッファメモリ１６２は読み書
き不可である。

【００６０】フィールド識別部１０５の出力が論理ハイ
でかつ４分周器１０４の出力信号が論理ハイのとき、フ
レームメモリ５８には再生カウンタ部でカウントされた
以前フレームブロック順序アドレスが印加され、バッフ
ァメモリ１６２に予測復号された現在フレームブロック
データを一時貯蔵した後フレームメモリ５８に出力す
る。以下に動作の詳細について説明する。

【００６１】この発明における動画像復号器の初期化及
び動作の開始はスタートパルス信号発生器１０１の出力
パルスによって行われる。スタートパルス信号発生器１
０１は垂直同期信号ＶＳＹＮＣの論理的変化点、例えば
立ち下がりを基本クロック６８に同期してパルスとして
検出し、これをスタートパルス信号とする。

【００６２】分周部１０２は２分周器１０３と４分周器
１０４から構成され、上記スタートパルス信号が入力す
るとクロック６８に同期して、１０２と１０３の出力は
論理ローにリセットされ、２分周器１０３はクロック６
８を２分周し４分周器１０４はクロック６８を４分周す
る。

【００６３】フィールド識別部１０５は上記スタートパ
ルスが入力するごとに上記基本クロック６８に同期して
論理ローと論理ハイを交互に出力する。

【００６４】以前フレームを再生するため画像データを
ディスプレイ部１１９に転送するとき、フレームメモリ
５８内に貯蔵されている以前フレームの画素位置のアド
レスは再生カウンタ部１１４において、４分周器１０４
の出力である４分周信号をクロックとしてカウントする
ことにより生成する。例えば、再生カウンタ部１１４は
上記４分周信号の立ち下がりに同期してカウントする。
上記再生カウンタ部は画素カウンタ１１０、ブロックカ
ウンタ１１１、ラインカウンタ１１２、スライスカウン
タ１１３より成る。上記カウンタ１１０、１１１、１１
２、１１３の各々の出力ビットは上記スタートパルスに
よって論理ローにリセットされる。また、再生カウンタ
部１１４はフィールド識別部１０５の出力信号が論理ロ
ーのとき、図６に示したスライスの奇数ラインデータの
アドレスをラインごとにフレームの上から下まで全スラ
イスについてカウントし（１ライン内はフレームの左端
から右端まで順次画素位置をカウントする）、フィール
ド識別部１０５の出力信号が論理ハイのとき、スライス
の偶数ラインデータのアドレスをラインごとにフレーム
の上から下まで全スライスについてカウントする。

【００６５】画素カウンタ１１０は図１に示すようにラ
イン１０を通じて提供される４分周器１０４の４分周信
号の立ち下がりに応じてメモリ５８の下位３ビットのア
ドレス信号ＤＨ２−ＤＨ０を順次的に生成する。上記３
ビットのアドレス信号は図９に示すブロック“０”の第
１列８個の画素を順次的に指定するアドレス信号として
使用される。画素カウンタ１１０は、３ビットの８アド
レス信号の発生が終了するごとにキャリ出力をライン１
１を通じてブロックカウンタ１１１に提供する。上記画
素カウンタは８進カウンタにより構成される。

【００６６】ブロックカウンタ１１１は、前記キャリ出
力に応じて図９に示したような各スライス内ブロックの
位置を指定するのに使用される７ビットのＤＨ９−ＤＨ
３アドレスを順次的に生成する機能を持つ。初期にブロ
ックカウン１１１は、０００００００を発生するのでブ
ロック“０”を指定し、画素カウンタ１１０からのキャ
リ出力に応じて第１スライス内ブロック“０”から“８
９”を順に指定する。ブロックカウンタ１１１は各々の
スライス内すべてのブロックを指定する７ビットのＤＨ
９−ＤＨ３アドレスの生成を終了する毎にキャリ出力を
発生し、このキャリ出力はライン１２を通じてラインカ
ウンタ１１２へ提供される。

【００６７】ラインカウンタ１１２はフィールド識別部
１０５とライン１４によって接続されフィールド識別信
号が入力される。入力されたフィールド識別信号が論理
ローのときラインカウンタ１１２の最下位ビットＤＶ０
は０に設定され、フィールド識別信号が論理ハイのとき
最下位ビットＤＶ０は１に設定される。ラインカウンタ
１１２の上位２ビットＤＶ２−ＤＶ１はブロックカウン
タ１１１の各々のキャリ出力に応じ、“００”、“０
１”、“１０”、“１１”と順次カウントアップする。
ＤＶ２−ＤＶ１が“１１”のときキャリ出力を発生し、
このキャリ出力はライン１３を通じてスライスカウンタ
１１３へ提供される。したがってラインカウンタ１１２
は、フィールド識別信号が論理ローのとき“０”、
“２”、“４”、“６”とカウントし、フィールド識別
信号が論理ハイのとき“１”、“３”、“５”、“７”
とカウントする。つまり、フィールド識別信号が論理ロ
ーのとき図９に示す１スライスのトップフィールドデー
タ列である第１列、第３列、第５列、第７列の１番目画
素の位置を指定し、フィールド識別信号が論理ハイのと
き図９に示す１スライスのボトムフィールドデータ列で
ある第２列、第４列、第６列、第８列の１番目画素の位
置を指定する。

【００６８】スライスカウンタ１１３は上記ブロックカ
ウンタ１１２のキャリ出力に応じ図９に示す各々のスラ
イス行を指定するのに使用される６ビットの垂直方向ア
ドレスＤＶ８−ＤＶ３を順次的に生成する機能をもつ。
初期にスライスカウンタ１１３は、００００００を発生
するので第１スライス行を指定する。上記ブロックカウ
ンタ１１２から生成されるキャリ出力に応じて、スライ
スカウンタは各々のスライス行のアドレスを生成する。

【００６９】上記画素カウンタ１１０、ブロックカウン
タ１１１、ラインカウンタ１１２、スライスカウンタ１
１３は以下のように動作する。つまり、フィールド識別
部１０５の出力信号が論理ローのとき、図９に示したス
ライスの奇数ラインデータのアドレスをラインごとにフ
レームの上から下まで全スライスについてカウントし
（１ライン内はフレームの左端から右端まで順次画素位
置をカウントする）、フィールド識別部１０５の出力信
号が論理ハイのとき、スライスの偶数ラインデータのア
ドレスをラインごとにフレームの上から下まで全スライ
スについてカウントする。画素カウンタ１１０及びブロ
ックカウンタ１１１から各々生成された水平方向アドレ
ス信号ＤＨ２−ＤＨ０及びＤＨ９−ＤＨ３と、ラインカ
ウンタ１１２及びスライスカウンタ１１３から各々生成
された垂直方向アドレス信号ＤＶ２−ＤＶ０及びＤＶ８
−ＤＶ３は、一連の１９ビットアドレスＤＡ１８−ＤＡ
０としてマルチプレクサ１５６の一端に供給される。

【００７０】現在フレームを動き補償予測するため参照
するフレームメモリ５８内に貯蔵されている以前フレー
ムの画素位置のアドレスは、復号カウンタ部１５０にお
いてクロック発生部６８から発生される基本クロックを
カウントすることにより生成する。上記復号カウンタ部
は画素カウンタ１４６、ブロックカウンタ１４４、ライ
ンカウンタ１４２、スライスカウンタ１４０より成る。
上記カウンタ１４６、１４４、１４２、１４０の各々の
出力ビットはスタートパルス信号発生部１０１の出力パ
ルスによって論理ローにリセットされ、またＡＮＤゲー
ト１０９によりカウントイネーブル信号が与えられる。
上記ＡＮＤゲート１０９はフィールド識別部１０５の出
力信号であるフィールド識別信号と４分周器１０４の出
力信号である４分周信号との論理積をとる。したがっ
て、上記復号カウンタ部におけるカウンタ１４６、１４
４、１４２、１４０は、上記フィールド識別信号が論理
ハイでありかつ上記４分周信号が論理ハイである場合カ
ウント可能であり、上記フィールド識別信号が論理ロー
であるかまたは上記４分周信号が論理ローである場合カ
ウント停止となる。

【００７１】上記復号カウンタ部における画素カウンタ
１４６、ブロックカウンタ１４４、ラインカウンタ１４
２、スライスカウンタ１４０は、上述のリセット機能及
びカウントイネーブル機能を備えていること以外は、そ
れぞれ従来装置のブロック図１２における画素カウンタ
４６、ブロックカウンタ４４、ラインカウンタ４２、ス
ライスカウンタ４０と同一の動作を行う。

【００７２】垂直同期信号ＶＳＹＮＣがシステムに入力
されるとスタートパルス信号発生器１０１によりスター
トパルスが発生され、このパルスにより復号カウンタ部
における各カウンタの出力ビットはそれぞれ論理ローに
リセットされる。さらに上記パルスによりフィールド識
別部１０５の出力であるフィールド識別信号は論理ロー
に設定され、ＡＮＤゲート１０９の入力一端に論理ロー
が入力される。このとき１０９は上記復号カウンタ部１
０５における各カウンタのイネーブル端子に論理ローを
提供する。したがって、上記フィールド識別信号が論理
ローのあいだ上記復号カウンタ部１５０の各カウンタの
それぞれの出力ビットは論理ローにリセットされた後そ
のまま論理ローを保持する。つまり上記フィールド識別
信号が論理ローのあいだ復号カウンタ部１５０はカウン
ト動作を行わない。

【００７３】再び垂直同期信号ＶＳＹＮＣがシステムに
入力されるとスタートパルス信号発生器１０１により再
びスタートパルスが発生され、このパルスにより復号カ
ウンタ部における各カウンタの出力ビットはそれぞれ論
理ローに再びリセットされる。さらに上記パルスにより
フィールド識別部１０５の出力であるフィールド識別信
号は論理ハイに設定され、ＡＮＤゲート１０９の入力一
端に論理ハイが入力される。このとき１０９は入力他端
に接続される上記４分周信号の論理に応じて復号カウン
タ部１５０の各カウンタにイネーブル信号を印加する。
すなわち、上記４分周信号が論理ハイのとき復号カウン
タ部１５０の各カウンタのイネーブル端子に論理ハイが
印加され各カウンタはカウント可となり、復号カウンタ
部はクロック６８をカウントしてアドレスをカウントア
ップするが、上記４分周信号が論理ローのとき復号カウ
ンタ部１５０の各カウンタのイネーブル端子に論理ロー
が印加され各カウンタはカウント不可となり、各カウン
タの出力ビットはそれまでの値を保持する。

【００７４】上記フィールド識別信号が論理ハイのあい
だ復号カウンタ部１５０内の各カウンタである画素カウ
ンタ１４６、ラインカウンタ１４２、ブロックカウンタ
１４４、スライスカウンタ１４０は上記４分周信号の論
理に応じてカウント可とカウント停止を繰り返す。周期
的で断続的なカウント可の期間を通して上記復号カウン
タ部１５０の各カウンタは、ブロック単位でメモリ５８
内に貯蔵されている以前フレームの画素の位置を示すア
ドレスをカウントし、カウント動作はフレーム内全体の
画素のアドレスが発生するまで繰り返される。

【００７５】上記復号カウンタ部１５０の画素カウンタ
１４６、ラインカウンタ１４２、ブロックカウンタ１４
４、スライスカウンタ１４０はそれぞれ従来装置のブロ
ック図１２における画素カウンタ４６、ラインカウンタ
４２、ブロックカウンタ４４、スライスカウンタ４０と
同一の動作を行い、メモリ５８内に貯蔵されている以前
フレームの画素の位置を示すアドレスをブロック単位で
カウントする。すなわち、画素カウンタ１４６はクロッ
ク６８をカウントすることによりメモリ５８の下位３ビ
ットの水平アドレス信号ＡＨ２−ＡＨ０を順次的に生成
し、図９に示すブロックの各列８個の画素のアドレスを
生成する毎にキャリ出力をラインカウンタ１４２に提供
する。ラインカウンタ１４２は画素カウンタ１４６の各
々のキャリ出力に応じて上記ブロックの第１列から第８
列の１番目の画素の位置を指定する。ラインカウンタ１
４２は上記ブロックにおける３ビットの垂直方向８個の
アドレスを生成する毎にキャリ出力をブロックカウンタ
１４４に提供する。ブロックカウンタ１４４は上記ライ
ンカウンタの各々のキャリ出力に応じて図９に示すよう
な各スライス内ブロックの位置を指定する７ビットアド
レスＡＨ９−ＡＨ３を順次的に生成し、各スライス内す
べてのブロックを指定する９０個のアドレスの生成を終
了する毎にキャリ出力をスライスカウンタ１４０に提供
する。スライスカウンタ１４０は上記ブロックカウンタ
のキャリ出力に応じ図９に示す各々のスライス行を指定
する６ビットの垂直方向アドレスＡＶ８−ＡＶ３を順次
的に生成する。

【００７６】上述の復号カウンタ部１５０の動作を要約
すると以下のようになる。２つのフィールド区間で復号
カウンタ部の動作は異なる。第１のフィールド区間は上
記フィールド識別信号が論理ローのときである。第２の
フィールド区間は上記フィールド識別信号が論理ハイの
ときである。第１のフィールド区間では復号カウンタ部
１５０の各カウンタは出力をリセットされたのちカウン
ト動作を停止する。第２のフィールド区間では復号カウ
ンタ部１５０の各カウンタは上記４分周信号に応ずる周
期的で断続的なカウント可能期間を通して、ブロック単
位でメモリ５８内に貯蔵されている以前フレームの画素
の位置を示すアドレスをカウントし、カウント動作はフ
レーム内全体の画素のアドレスが発生するまで繰り返さ
れる。

【００７７】画素カウンタ１４６及びブロックカウンタ
１４４から各々生成されたアドレス信号ＡＨ２−ＡＨ０
及びＡＨ９−ＡＨ３は一連の１０ビットアドレス信号と
して加算器５０の一端に供給され、ラインカウンタ１４
２及びスライスカウンタ１４０から各々生成されたアド
レスＡＶ２−ＡＶ０及びＡＶ８−ＡＶ３は一連の９ビッ
トアドレス信号として加算器４８の一端に供給される。

【００７８】加算器５０は水平アドレスＡＨ９−ＡＨ０
と他端に供給される水平動きベクトルＭＶＨとを加算
し、加算器４８は垂直アドレスＡＶ８−ＡＶ０と他端に
供給される垂直動きベクトルＭＶＶとを加算する。各々
の加算器４８及び５０で加算されたアドレスは１９ビッ
トの実際アドレスＲＡ１８−ＲＡ０として生成されマル
チプレクサ１５６に提供される。このアドレスは動き補
償を行うためにメモリ５８に貯蔵された以前フレーム
（ｆｎ−１）の画素データを読み取るアドレスとして使
用される。

【００７９】また画素カウンタ１４６及びブロックカウ
ンタ１４４から生成された１０ビットの水平アドレスＡ
Ｈ９−ＡＨ０と、ラインカウンタ１４２及びスライスカ
ウンタ１４０から生成された９ビットの垂直アドレスＡ
Ｖ８−ＡＶ０はラインから合算され基底アドレスとなり
遅延部５２とオフセット判断５４へ提供される。

【００８０】フレームメモリ５８に記憶されたデータを
読み取った後、バッファメモリ１６２内のデータを読み
取って更にフレームメモリ５８内に記憶する。この時フ
レームメモリ５８の読み取りに使用する上記基底アドレ
ス（フレームメモリ５８の読みとりアドレスＲＡ１８−
ＲＡ０は基底アドレスに動きベクトルを加えたもの）
は、遅延部５２によって遅延されて記録に必要とするア
ドレスＷＡ１８−ＷＡ０となる。このとき遅延時間は、
１スライス＋１ブロックで設定される。

【００８１】上記記録アドレスＷＡ１８−ＷＡ０はＦＩ
ＦＯメモリ１６２に貯蔵されたデータがフレームメモリ
５８内に貯蔵される位置を示すアドレスとして使用さ
れ、マルチプレクサ１５６に出力される。

【００８２】オフセット判断部５４は、前記したアドレ
スＡＨ９−ＡＨ０およびＡＶ８−ＡＶ０を受信して上記
基底アドレスの遅延度が予め設定されたオフセット値、
即ち、１スライス＋１ブロックほど遅延されるかどうか
を判断する。判断の結果、オフセット値以下の場合はロ
ー信号を、それ以外はハイ信号をＡＮＤゲート６０と第
２マルチプレクサ６６の一入力へ出力する。

【００８３】ＡＮＤゲート６０の他端にはインバータ１
１５により反転されたクロック信号が供給され、ＡＮＤ
ゲート６０はこれらの両信号を論理的に組み合わせ、マ
ルチプレクサ１５６が読み取りおよび記録アドレスＲＡ
１８−ＲＡ０およびＷＡ１８−ＷＡ０中の一つを選択す
る制御信号を提供する。また、マルチプレクサ１５６に
はディスプレイ部１１９に以前フレームデータを転送す
るための前記再生アドレスＤＡ１８−ＤＡ０を選択する
制御信号として４分周器１０４の出力信号が選択端子Ｓ
２に接続される。

【００８４】マルチプレクサ１５６は２つの選択端子Ｓ
２及びＳ０によって３つのアドレスＤＡ１８−ＤＡ０、
ＲＡ１８−ＲＡ０、ＷＡ１８−ＷＡ０の内１つを選択し
メモリ５８へ出力する。端子Ｓ２に入力された４分周信
号がローのとき以前フレーム再生アドレスＤＡ１８−Ｄ
Ａ０が選択されメモリ５８へ出力される。４分周信号が
ハイのとき端子Ｓ０に接続されたＡＮＤゲート６０の出
力信号によって現在フレーム復号のためのメモリ読み取
りアドレスＲＡ１８−ＲＡ０及びメモリ記録アドレスＷ
Ａ１８−ＷＡ０の内一つが選択される。つまり、４分周
信号がローのとき再生カウンタ部１１４で生成されたア
ドレスＤＡ１８−ＤＡ０が選択され、４分周信号がハイ
のとき復号カウンタ部１５０で生成されたアドレスを元
に生成された読み取りアドレスＲＡ１８−ＲＡ０または
記録アドレスＷＡ１８−ＷＡ０が選択される。

【００８５】選択端子Ｓ２に入力される４分周信号がハ
イのときのマルチプレクサ１５６の動作について。オフ
セット判断部５４からロー信号が提供される間、ＡＮＤ
ゲート６０はロー信号をマルチプレクサ１５６の選択端
子Ｓ０へ提供する。このときマルチプレクサ１５６は、
前記遅延時間のあいだ４分周信号が論理ハイのとき読み
取りアドレスＲＡ１８−ＲＡ０のみを指定する（４分周
信号が論理ローのとき再生アドレスＤＡ１８−ＤＡ０を
指定）。しかし、前記遅延期間の経過後、ＡＮＤゲート
６０はクロックがハイの期間インバータ１１５により論
理ローを、クロックがローの期間論理ハイをマルチプレ
クサ１５６の端子Ｓ０へ提供することによって、マルチ
プレクサ１５６は各々アドレスＲＡ１８−ＲＡ０アドレ
スとＷＡ１８−ＷＡ０を交替にメモリ５８へ出力する。

【００８６】前記４分周信号がローのときマルチプレク
サ１５６からアドレスＤＡ１８−ＤＡ０がメモリ５８に
提供され、前記４分周信号がハイのときマルチプレクサ
１５６からアドレスＲＡ１８−ＲＡ０とアドレスＷＡ１
８−ＷＡ０が交替にメモリ５８に提供される。このと
き、メモリ５８の読み取り及び記録動作は第２マルチプ
レクサ６６により制御される。

【００８７】第２マルチプレクサ６６は、接地に接続さ
れた入力端子と、ＡＮＤゲート１１６に接続された他の
入力端子と、オフセット判断部５４に接続された選択端
子Ｓ１と、メモリ５８のＲ／Ｗ制御端子に接続された出
力端子とから構成される。オフセット判断部５４の選択
端子Ｓ１への入力がローの場合、マルチプレクサ６６の
出力端子を通じて論理ローを出力してメモリ５８で読み
取り動作のみ行う（マルチプレクサ１５６の作用により
前記４分周信号がローのときアドレスＤＡ１８−ＤＡ０
で指定されるデータを読み取り、４分周信号がハイのと
きアドレスＲＡ１８−ＲＡ０で指定されるデータを読み
取る）。選択端子Ｓ１への入力がハイの場合、ＡＮＤゲ
ート１１６の出力がマルチプレクサ６６の出力を通じて
メモリ５８のＲ／Ｗ制御端子に提供される。ＡＮＤゲー
ト１１６は一方の入力が前記４分周信号で他方の入力端
子がインバータ１１７によるクロック６８の反転信号で
ある。したがって、オフセット判断部５４の選択端子Ｓ
１への入力がハイの場合、前記４分周信号がローのとき
メモリ５８は読み取り動作のみ行い（ＤＡ１８−ＤＡ０
で指定されるデータの読み取り）、４分周信号がハイで
かつクロック６８がハイのば場合メモリ５８は読み取り
動作を行い（ＲＡ１８−ＲＡ０で指定されるデータの読
み取り）、４分周信号がハイでかつクロックがローの場
合メモリ５８は記録動作を行う（ＷＡ１８−ＷＡ０で指
定されるアドレスへの書き込み）。

【００８８】バッファメモリ１６２の記録及び読み取り
は、インバータ６４を通じて提供されるマルチプレクサ
６６の記録及び読み取り制御信号によって行われる。し
たがって、バッファメモリの記録及び読み取り動作は、
上記フレームメモリ５８のそれと反対になる。また、バ
ッファメモリ１６２はＡＮＤゲート１１８によってアク
セスイネーブル信号を提供される。ＡＮＤゲート１１８
は入力一端にフィールド識別部１０５の出力を接続し、
入力他端に前記４分周信号を接続する。

【００８９】フィールド識別部１０５の出力がローのと
きＡＮＤゲート１１８によってロー信号がイネーブル端
子に提供されバッファメモリ１６２はアクセス禁止とな
りバッファのデータ入出力端子は外に対して絶縁状態と
なる。この期間ではフレームメモリ５８内に貯蔵されて
いる以前フレームの奇数ラインデータ（トップフィール
ドデータ）のみがアドレスＤＡ１８−ＤＡ０によって読
み出されディスプレイ部１１９へ転送される。したがっ
て、予測復号される現在フレームデータは生成されない
のでバッファメモリに貯蔵するデータがないのでアクセ
ス禁止となる。

【００９０】フィールド識別部１０５の出力がハイのと
きＡＮＤゲート１１８の入力端に接続された前記４分周
信号の論理レベルに応じてバッファメモリ１６２のアク
セス可否は制御される。つまり、４分周信号がローのと
きバッファメモリ１６２はアクセス不可となり、４分周
信号がハイのときアクセス可能となる。４分周信号の論
理レベルの周期的変化に応じてバッファメモリのアクセ
ス可否も周期的に切り替わる。４分周信号がローのとき
フレームメモリ５８内に貯蔵されている以前フレームの
偶数ラインデータ（ボトムフィールドデータ）のみがア
ドレスＤＡ１８−ＤＡ０によって読み出されディスプレ
イ部１１９へ転送されるので予測復号される現在フレー
ムデータは無くバッファメモリはアクセス不可となる。

【００９１】オフセット判断部５４がローを出力してい
る間、バッファメモリ１６２は書き込み状態である（た
だし、４分周信号がローのときアクセス不可）。５４が
ハイを出力している間、４分周信号がハイのときバッフ
ァメモリ１６２はクロックがハイでフレームメモリ５８
を読み取る間バッファメモリ６２に書き込みを行い、ク
ロックがローでフレームメモリ５８が書き込みの間バッ
ファメモリ６２のデータを読み取る（ただし、４分周信
号がローのときアクセス不可）。

【００９２】再生データ読み取りクロック生成部１０６
では２分周器１０３の出力と、４分周器１０４の出力を
インバータ１０８により反転した信号と、の論理積をＡ
ＮＤゲート１０７により生成しこれを再生データ読み取
りクロックとしてディスプレイ部１１９に提供する。

【００９３】この発明に係る図１に示すシステムは大局
的に、前記４分周信号が論理ローのとき以前フレームの
再生処理が行われ、４分周信号が論理ハイのとき現在フ
レームの予測復号処理が行われる。４分周信号が論理ロ
ーのとき、復号カウンタ部１５０はカウント停止し、マ
ルチプレクサ１５６は再生アドレスＤＡ１８−ＤＡ０を
選択し、メモリ５８は読み取り状態であり、バッファメ
モリ１６２はアクセス不可である。４分周信号が論理ハ
イのとき、復号カウンタ部１５０はカウント動作を行
い、マルチプレクサ１５６は読み取りアドレスＲＡ１８
−ＲＡ０及び書き込みアドレスＷＡ１８−ＷＡ０をクロ
ック６８に応じて交互に繰り返し選択し、フレームメモ
リ５８及びバッファメモリ１６２もクロック６８に応じ
て読み取り書き込み動作を交互に繰り返し行う。

【００９４】この発明に係る図１に示すシステムは２つ
のフィールド期間において動作が異なる。第１のフィー
ルド期間はフィールド識別部１０５の出力がローの期間
であり、メモリ５８内に貯蔵されている以前フレームの
トップフィールドデータのディスプレイ部１１９への転
送を行う。第２のフィールド期間はフィールド識別部１
０５の出力がハイの期間であり、メモリ５８内に貯蔵さ
れている以前フレームのボトムフィールドデータのディ
スプレイ部１１９への転送と現在フレームをブロック単
位で予測復号しバッファ１６２に一時待避し後フレーム
メモリ５８に書き込む。

【００９５】上記第１のフィールド期間におけるシステ
ムの動作について述べる。ＶＳＹＮＣがシステムに入力
すると前記スタートパルス信号発生部１０１においてス
タートパルス信号が発生され、このスタートパルスを受
け前記フィールド識別部１０５の出力がローに設定され
る。上記スタートパルスにより前記再生カウンタ部１１
４と前記復号カウンタ部１５０はリセットされ、復号カ
ウンタ部１５０はさらに上記フィールド識別信号により
論理ローがイネーブル端子に与えられカウント停止状態
となる。前記４分周器１０４の出力である４分周信号が
ローのときマルチプレクサ１５６により上記再生カウン
タがライン順序で奇数ラインのみカウントしたアドレス
ＤＡ８−ＤＡ０が選択されメモリ５８に提供され、この
アドレスに該当するデータがメモリ５８から読み出され
データバス１５によりディスプレイ部１１９に提供され
る。バッファ１６２はこの第１のフィールド期間におい
て、フィールド識別信号の論理ローがイネーブル端子に
提供されアクセス不可状態である。

【００９６】上記第２のフィールド期間におけるシステ
ムの動作について述べる。ＶＳＹＮＣがシステムに入力
すると前記スタートパルス信号発生部１０１においてス
タートパルス信号が発生され、このスタートパルスを受
け前記フィールド識別部１０５の出力がハイに設定され
る。上記スタートパルスにより前記再生カウンタ部１１
４と前記復号カウンタ部１５０はリセットされ、復号カ
ウンタ部１５０は前記４分周信号の論理がハイのときカ
ウント可能となる。オフセット判断部５４の出力がロー
のとき、マルチプレクサ１５６により４分周信号がロー
のとき前記再生アドレスＤＡ１８−ＤＡ０が、４分周信
号がハイのとき前記読み取りアドレスＲＡ１８−ＲＡ０
が選択され、メモリ５８からこのアドレスに該当するデ
ータが読み出され、再生アドレスによって読み出された
データはバス１５によりディスプレイ部１１９に提供さ
れ（このディスプレイ部へ転送されたデータは読み取り
クロック生成部１０６により生成されるクロックにより
確定される）、読み取りアドレスにより読み出されたデ
ータは加算器７０へ送られ差分信号を加えられ動き補償
された（現在フレームの）復号データとなりバッファメ
モリ１６２に貯蔵される。バッファ１６２は４分周信号
がローの期間（メモリ５８からＤＡ１８−ＤＡ０により
指定されるデータが読み出されている期間）アクセス不
可となる。現在フレームの動き補償処理の画素位置アド
レスがオフセット（図８におけるブロック９１）のアド
レスとなったときオフセット判断部５４はハイを出力す
る。このとき、前記４分周信号がローの場合再生アドレ
スＤＡ１８−ＤＡ０がマルチプレクサ１５６により選択
されこのアドレスに該当するデータがメモリ５８から読
み出されバス１５によりディスプレイ部へ転送される。
さらに、オフセット判断部５４の出力がハイでかつ４分
周信号がハイのとき、システムクロック６８によってク
ロックがハイの場合マルチプレクサ１５６は読み取りア
ドレス（ＲＡ１８−ＲＡ０）を選択し、メモリ５８はそ
のアドレスに該当するデータを読み取って、読み取られ
たデータは加算器７０へ送られて差分信号が加えられ、
その結果得られた動き補償された（現在フレームの）復
号化データはＦＩＦＯバッファメモリ１６２に記録され
る。クロックがローであれば、マルチプレクサ１５６は
書き込みアドレス（ＷＡ１８−ＷＡ０）を選択し、フレ
ームメモリ５８は指定されたアドレスにＦＩＦＯバッフ
ァメモリ１６２から入力されるデータを貯蔵する。

【００９７】図２〜図５はこの発明の実施の形態１であ
る動画像復号器の動作タイミング図であり、図２，図３
はフィールド識別部１０５の出力が論理ローである第１
のフィールド期間におけるタイミング図であり、図４，
図５はフィールド識別部１０５の出力が論理ハイである
第２のフィールド期間におけるタイミング図である。両
図において再生カウンタは４分周信号の立ち下がりに同
期してカウントしている。また復号カウンタはクロック
の立ち上がりに同期してカウントアップしている。再生
カウンタのカウント値は図９に示すフレームの半分のラ
イン（再生はフィールド単位であるので半分のライン）
に含まれる画素数をライン順序で０からｍまで連番で示
してある。図９の場合ではｍ＝７２０×３２０÷２−１
＝１１５１９９である。また、再生カウンタのカウント
値は図９に示すフレームの全画素数をブロック順序で０
から２ｍ＋１まで連番で示してある。さらに、（ｂ）に
おいて遅延期間における再生カウンタのカウント数（フ
ィールド画素数）を０からｎとした。したがって遅延期
間における復号カウンタのカウント数は０から２ｎ＋１
となる。図９の場合のフレーム構成では８×８×９１−
１＝２ｎ＋１だからｎ＝２９１１となる。

【００９８】（ｂ）を見ると復号カウンタ部１５０のカ
ウント速度が再生カウンタ部１１４のカウント速度の２
倍であることがわかる。しかし、メモリ５８から読み出
す以前フレームのフィールドデータ数は、予測復号する
現在フレームのデータ数の半分であるので、現在フレー
ムの復号処理が以前フレームにおけるフィールドデータ
の再生処理を追い抜くことなく平行して行われることが
可能なことがわかる。

【００９９】図６はこの発明の実施の形態１における以
前フレームと現在フレームの復号のタイミング図であ
る。図６に示すように第１のフィールド期間においてｆ
ｎ−１のトップフィールドを再生し、第２のフィールド
期間においてｆｎ−１のボトムフィールドの再生とｆｎ
の予測復号を遅延時間差Ｔｓで平行して行う。Ｔｓの大
きさは動き検索範囲の大きさによる。通常の実質的な動
き検索範囲はフレームの大きさに対してかなり小さいの
でＴｓはディスプレイ部における垂直帰線期間内に収束
すると考えられる。

【０１００】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【０１０１】動き補償処理を行う場合に以前フレームデ
ータに現在フレームデータを重ね書きすることによりフ
レームメモリの容量を削減するメモリ構成において、第
１フィールド期間に以前フレームのトップフィールドデ
ータをライン順序でディスプレイ部へ転送する処理のみ
を行い、第２フィールド期間に以前フレームデータのボ
トムフィールドダータのライン順序でのディスプレイ部
への転送とブロック順序での現在フレームの予測復号及
び復号データ記憶を時分割に平行して行うことにより、
動き補償予測にフレーム予測とフィールド予測のどちら
を用いてもディスプレイ部はメモリレスでインタレース
表示をすることができる。

【０１０２】また、基本クロックの４分周信号がディス
プレイ部へのデータ転送周波数と同一という条件の下、
フレームメモリ内での以前フレームの読み出し位置を生
成する再生カウンタを基本クロックの４分周信号でカウ
ント動作させ、フレームメモリ内での復号フレームデー
タの記憶位置を生成する復号カウンタを基本クロックで
カウント動作させ、その際復号カウンタのカウント動
作、フレームメモリへ印加するアドレスの選択動作、フ
レームメモリの読み書き動作、バッファメモリのアクセ
ス可否を上記４分周信号で制御することにより、フレー
ムメモリ内で再生データ読み出し位置を復号データ記憶
位置が追い抜くことなく正常に以前フレームデータが破
壊さることなく再生され、１フィールド期間内で現在フ
レームデータを復号しフレームメモリに記憶することが
可能である。

【図面の簡単な説明】

【図１】 この発明の実施の形態１である動画像復号装
置のブロック図である。

【図２】 この発明の実施の形態１である動画像復号装
置の動作タイミング図である。

【図３】 この発明の実施の形態１である動画像復号装
置の動作タイミング図である。

【図４】 この発明の実施の形態１である動画像復号装
置の動作タイミング図である。

【図５】 この発明の実施の形態１である動画像復号装
置の動作タイミング図である。

【図６】 この発明の実施の形態１における以前フレー
ムの再生と現在フレームの復号のタイミング図である。

【図７】 この発明におけるフィールド予測の概念図で
ある。

【図８】 この発明におけるフィールド予測の動きベク
トル説明図である。

【図９】 この発明と従来の装置におけるフレームの構
成図である。

【図１０】 この発明と従来の装置における動きベクト
ルを示す図である。

【図１１】 従来の装置における動作状態図である。

【図１２】 従来の装置のブロック図である。

【符号の説明】

５８ フレームメモリ、６８ 基本クロック発生部、１
０１ スタートパルス信号発生部、１０２ 分周部、１
０３ ２分周器、１０４ ４分周器、１０５フィールド
識別部、１０６ 再生データ読み取りクロック生成部、
１０７，１０９，１１６ ＡＮＤゲート、１０８，１１
５，１１７ インバータ、１１０，１４６ 画素カウン
タ、１１１，１１４ ブロックカウンタ、１１２，１４
２ ラインカウンタ、１１３，１４０ スライスカウン
タ、１１４ 再生カウンタ部、１１９ ディスプレイ
部、１５０ 復号カウンタ部、１５６ マルチプレク
サ、１６２ バッファメモリ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 フレーム間またはフィールド間動き補償
   予測を用いてディジタル的に圧縮符号化された動画像信
   号を受信し復号する際に、以前フレームデータと現在フ
   レームデータをメモリ内に共有するメモリ構成法を用
   い、復号したフレームデータをディスプレイ部において
   インタレース表示する動画像復号器において、第１フィ
   ールド期間か第２フィールド期間かを識別するフィール
   ド識別部と、フレームメモリ内に貯蔵されている以前フ
   レームの再生する画素のアドレスをライン順序でカウン
   トする再生カウンタ部と、現在フレームの復号する画素
   のアドレスをブロック順序でカウントする復号カウンタ
   部と、再生カウンタ部の出力アドレスと復号カウンタ部
   の出力を元に生成されるメモリ読み出しアドレスと復号
   カウンタ部出力を元に生成されるメモリ書き込みアドレ
   スの３つの内から１つを選択するアドレス選択手段と、
   予測復号したフレームデータの一部を貯蔵し、現在フレ
   ームの予測復号処理期間中のみデータのアクセスを可能
   とするデータアクセスイネーブル機能を備えたバッファ
   メモリと、フレームメモリ及びバッファメモリに読み書
   き制御信号を提供する読み書き制御手段と、復号器の基
   本動作クロックを分周する分周手段と、ディスプレイ部
   へ転送されるデータをディスプレイ部でラッチするクロ
   ックを生成する再生データ読み取りクロック生成部とを
   有し、第１フィールド期間では以前フレームの奇数ライ
   ンデータがライン単位で順次ディスプレイ部へ転送する
   処理のみを行い、第２フィールド期間では以前フレーム
   の偶数ラインデータをライン単位で順次ディスプレイ部
   へ転送する処理とブロックデータ単位による現在フレー
   ムの予測復号処理及び予測復号された現在フレームデー
   タのメモリへの書き込みとを交互にに連続して行い、現
   在フレームデータのフレームメモリへの書き込みは動き
   探索範囲を外れた以前フレームのブロック位置にバッフ
   ァメモリに一時貯蔵してある予測された現在フレームの
   ブロックを出力し重ね書きすることを特徴とするメモリ
   制御方法。
2. 【請求項２】 再生カウンタ部は上記分周手段の４分周
   出力信号をクロックとしてアドレスをカウントし、上記
   復号カウンタ部はシステムの基本動作クロックに応じて
   アドレスをカウントし、上記４分周信号の周波数はディ
   スプレイ部へのデータ転送周波数と同一であり、さらに
   上記復号カウンタ部は上記４分周信号の論理状態によっ
   てカウント動作の可否を制御されることにより、フレー
   ムメモリ内において予測復号された現在フレームデータ
   の書き込み位置が以前フレームデータの再生のための読
   み出し位置を追い抜くことなく平行して指定されること
   を特徴とする請求項１記載のメモリ制御方法。
3. 【請求項３】 第１フィールド期間ではメモリをアクセ
   スするアドレス生成において上記復号カウンタはカウン
   ト動作せず再生カウンタのみカウント動作し、この期間
   バッファメモリはアクセス不可であり、第２フィールド
   期間では復号カウンタのカウント動作、アドレス選択手
   段の選択動作、フレームメモリの読み書き動作、バッフ
   ァメモリのアクセス可否が上記の４分周信号の論理状態
   に応じて制御されることにより、第２フィールド期間で
   は以前フレームデータのディスプレイ部への転送と現在
   フレームの予測復号処理及びメモリへの書き込みとが上
   記４分周信号の論理状態に応じ交互に連続して行われる
   ことを特徴とする請求項１記載のメモリ制御方法。