JPH1012621A - Structure of protruded electrode and its formation - Google Patents

Structure of protruded electrode and its formation

Info

Publication number
JPH1012621A
JPH1012621A JP18422696A JP18422696A JPH1012621A JP H1012621 A JPH1012621 A JP H1012621A JP 18422696 A JP18422696 A JP 18422696A JP 18422696 A JP18422696 A JP 18422696A JP H1012621 A JPH1012621 A JP H1012621A
Authority
JP
Japan
Prior art keywords
connection pad
electrode
resin layer
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18422696A
Other languages
Japanese (ja)
Inventor
Masayasu Kizaki
正康 木崎
Tsutomu Miyamoto
ツトム 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP18422696A priority Critical patent/JPH1012621A/en
Publication of JPH1012621A publication Critical patent/JPH1012621A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent excessive pressure from being applied on an insulating film disposed under a protruded electrode of a semiconductor chip and a connection pad when the protruded electrode of the semiconductor chip is bonded to the connection pad, etc., on a circuit board under pressure. SOLUTION: An insulating resin layer 15 comprising polyimide and the like is formed on an upper surface of a connection pad 12 exposed through an opening 14 in an insulating film 13 at the center of the same, and a lower protruded electrode 20 is formed on the connection pad 12 including the insulating resin layer 15 and on the insulating film 13 around the connection pad 12 through a diffusion prevention layer 16 and a bonding layer 17. An upper protruded electrode 23 is formed on the lower protruded electrode 20 at a portion corresponding to the center of the insulating resin layer 15. Since a flat plane size of the upper protruded electrode 23 is small, pressure required for bonding may be small. Further, the pressure is dispersed owing to the lower protruded electrode 20 having a large flat plane size, and is moderated because the insulating resin layer 15 under the lower protruded electrode 20 is compressed and deformed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は突起電極の構造及
びその形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a bump electrode and a method of forming the same.

【0002】[0002]

【従来の技術】例えばCOG(Chip On Glass)方式と呼
ばれる半導体チップの実装技術では、半導体チップを回
路基板上に搭載している。この場合、半導体チップに設
けられた突起電極を回路基板上の接続パッドにボンディ
ングしている。したがって、半導体チップには突起電極
を設ける必要がある。
2. Description of the Related Art For example, in a semiconductor chip mounting technique called a COG (Chip On Glass) method, a semiconductor chip is mounted on a circuit board. In this case, the protruding electrodes provided on the semiconductor chip are bonded to connection pads on the circuit board. Therefore, it is necessary to provide a protruding electrode on the semiconductor chip.

【0003】次に、従来のこのような突起電極の形成方
法について図6〜図9を順に参照しながら説明する。ま
ず、図6に示すように、シリコン基板1上に接続パッド
2が形成され、その上面の接続パッド2の中央部を除く
部分に絶縁膜(パッシベーション膜)3が形成され、接
続パッド2の中央部が絶縁膜3に形成された開口部4を
介して露出されたものを用意する。次に、図7に示すよ
うに、上面全体に下地金属層としての拡散防止層5及び
接着層6を形成する。次に、接着層6の上面の接続パッ
ド2に対応する部分を除く部分にメッキレジスト層7を
形成する。したがって、この状態では、接続パッド2に
対応する部分におけるメッキレジスト層7には開口部8
が形成されている。次に、接着層6をメッキ電流路とし
て電解メッキを行うことにより、メッキレジスト層7の
開口部8内の接着層6の上面に突起電極9を形成する。
次に、メッキレジスト層7を剥離すると、図8に示すよ
うになる。次に、図9に示すように、突起電極9をマス
クとして接着層6及び拡散防止層5の不要な部分をウェ
ットエッチングあるいはドライエッチングにより除去す
る。かくして、突起電極9の形成が終了する。
Next, a conventional method for forming such a bump electrode will be described with reference to FIGS. First, as shown in FIG. 6, a connection pad 2 is formed on a silicon substrate 1, and an insulating film (passivation film) 3 is formed on a portion of the upper surface except for the center of the connection pad 2. A part whose part is exposed through the opening 4 formed in the insulating film 3 is prepared. Next, as shown in FIG. 7, a diffusion preventing layer 5 and an adhesive layer 6 as a base metal layer are formed on the entire upper surface. Next, a plating resist layer 7 is formed on a portion of the upper surface of the adhesive layer 6 except for a portion corresponding to the connection pad 2. Therefore, in this state, the plating resist layer 7 in the portion corresponding to the connection pad 2 has the opening 8.
Are formed. Next, a protruding electrode 9 is formed on the upper surface of the adhesive layer 6 in the opening 8 of the plating resist layer 7 by performing electrolytic plating using the adhesive layer 6 as a plating current path.
Next, when the plating resist layer 7 is peeled off, it becomes as shown in FIG. Next, as shown in FIG. 9, unnecessary portions of the adhesive layer 6 and the diffusion preventing layer 5 are removed by wet etching or dry etching using the bump electrodes 9 as a mask. Thus, the formation of the protruding electrodes 9 is completed.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来のこの
ような突起電極の形成方法では、図9に示すように、突
起電極9の平面サイズが絶縁膜3の開口部4の平面サイ
ズよりも大きくなるようにしている。その理由は、突起
電極9をマスクとして接着層6及び拡散防止層5の不要
な部分をウェットエッチングあるいはドライエッチング
により除去する際に、接続パッド2がエッチャントによ
って侵食されあるいはダメージを受けるのを回避するた
めである。この結果、突起電極9の平面サイズが比較的
大きくなり、この突起電極9を図示しない回路基板上の
接続パッドに加圧を伴ってボンディングする際に、比較
的大きな圧力が必要となる。しかしながら、突起電極9
は絶縁膜3の開口部4を介して露出された接続パッド2
上及びその周囲における絶縁膜3上に形成されているの
で、突起電極9に比較的大きな圧力が加わると、絶縁膜
3の開口部4の周囲の部分に比較的大きな圧力がかかる
ことになる。しかるに、絶縁膜(パッシベーション膜)
3は一般に酸化シリコンや窒化シリコン等のガラス質の
比較的脆いものからなっているので、比較的大きな圧力
がかかると、亀裂等が生じることがあり、半導体チップ
の信頼性が低下するという問題があった。また、絶縁膜
3の開口部4を介して露出された接続パッド2の露出面
にも比較的大きな圧力がかかり、亀裂や断線等が生じる
ことがあり、これまた半導体チップの信頼性が低下する
という問題があった。この発明の課題は、突起電極を回
路基板上の接続パッド等に加圧を伴ってボンディングす
る際に、突起電極下の絶縁膜や接続パッドに過大な圧力
がかからないようにすることである。
By the way, in such a conventional method of forming a bump electrode, as shown in FIG. 9, the plane size of the bump electrode 9 is larger than the plane size of the opening 4 of the insulating film 3. I am trying to become. The reason is that when unnecessary portions of the adhesive layer 6 and the diffusion preventing layer 5 are removed by wet etching or dry etching using the bump electrodes 9 as a mask, the connection pads 2 are prevented from being eroded or damaged by the etchant. That's why. As a result, the planar size of the projecting electrode 9 becomes relatively large, and a relatively large pressure is required when bonding the projecting electrode 9 to a connection pad on a circuit board (not shown) with pressurization. However, the projecting electrode 9
Is the connection pad 2 exposed through the opening 4 of the insulating film 3
Since a relatively large pressure is applied to the protruding electrodes 9, a relatively large pressure is applied to a portion of the insulating film 3 around the opening 4, since the insulating film 3 is formed on and around the insulating film 3. However, insulating film (passivation film)
3 is generally made of a glassy relatively brittle material such as silicon oxide or silicon nitride. Therefore, when a relatively large pressure is applied, cracks or the like may occur, and the reliability of the semiconductor chip decreases. there were. In addition, a relatively large pressure is applied to the exposed surface of the connection pad 2 exposed through the opening 4 of the insulating film 3, which may cause cracks, disconnections, and the like, and also lowers the reliability of the semiconductor chip. There was a problem. SUMMARY OF THE INVENTION It is an object of the present invention to prevent an excessive pressure from being applied to an insulating film and a connection pad under a bump electrode when bonding the bump electrode to a connection pad or the like on a circuit board with pressurization.

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明に係
る突起電極の構造は、基板に形成された接続パッド上の
所定の一部に形成された樹脂層と、該樹脂層を含む前記
接続パッド上及び該接続パッドの周囲に位置する絶縁膜
上に形成された突起電極とによって突起電極を形成した
ものである。請求項5記載の発明に係る突起電極の形成
方法は、基板に形成された接続パッド上の所定の一部に
樹脂層を形成し、該樹脂層を含む前記接続パッド上及び
該接続パッドの周囲に位置する絶縁膜上に突起電極を形
成するようにしたものである。請求項1または5記載の
発明によれば、突起電極を回路基板上の接続パッド等に
加圧を伴ってボンディングするとき、突起電極下の樹脂
層が圧縮されて変形することにより、突起電極下の絶縁
膜や接続パッドにかかる圧力が緩和され、したがって突
起電極下の絶縁膜や接続パッドに過大な圧力がかからな
いようにすることができる。
According to a first aspect of the present invention, there is provided a bump electrode structure including a resin layer formed on a predetermined portion of a connection pad formed on a substrate, and a resin layer including the resin layer. The projection electrode is formed by the projection electrode formed on the connection pad and on the insulating film located around the connection pad. 6. The method according to claim 5, wherein a resin layer is formed on a predetermined part of the connection pad formed on the substrate, and the connection pad including the resin layer and the periphery of the connection pad are formed. Are formed on the insulating film located at the position (1). According to the first or fifth aspect of the present invention, when the protruding electrode is bonded to a connection pad or the like on the circuit board with pressurization, the resin layer under the protruding electrode is compressed and deformed. The pressure applied to the insulating film and the connection pad is reduced, so that an excessive pressure is not applied to the insulating film and the connection pad below the protruding electrode.

【0006】請求項2記載の発明に係る突起電極の構造
は、基板に形成された接続パッド上の所定の一部に形成
された樹脂層と、該樹脂層を含む前記接続パッド上及び
該接続パッドの周囲に位置する絶縁膜上に形成された下
部突起電極と、該下部突起電極上であって前記樹脂層の
少なくとも一部に対応する部分に形成された上部突起電
極とによって突起電極を形成したものである。請求項6
記載の発明に係る突起電極の形成方法は、基板に形成さ
れた接続パッド上の所定の一部に樹脂層を形成し、該樹
脂層を含む前記接続パッド上及び該接続パッドの周囲に
位置する絶縁膜上に下部突起電極を形成し、該下部突起
電極上であって前記樹脂層の少なくとも一部に対応する
部分に上部突起電極を形成するようにしたものである。
請求項2または6記載の発明によれば、突起電極を平面
サイズの大きい下部突起電極と平面サイズの小さい上部
突起電極とによって形成しているので、平面サイズの小
さい上部突起電極を回路基板上の接続パッド等に加圧を
伴ってボンディングすることになる。この場合、上部突
起電極の平面サイズが小さいので、ボンディングに必要
な圧力が小さくて済み、しかもこの圧力は平面サイズの
大きい下部突起電極によって分散されるとともに、下部
突起電極下の樹脂層が圧縮されて変形することにより緩
和され、したがって下部突起電極下の絶縁膜や接続パッ
ドに過大な圧力がかからないようにすることができる。
According to a second aspect of the present invention, there is provided a structure of a bump electrode, wherein a resin layer formed on a predetermined portion of a connection pad formed on a substrate, the connection pad including the resin layer, and the connection are formed. A protruding electrode is formed by a lower protruding electrode formed on an insulating film located around a pad and an upper protruding electrode formed on a portion of the lower protruding electrode corresponding to at least a part of the resin layer. It was done. Claim 6
In the method of forming a bump electrode according to the invention described above, a resin layer is formed on a predetermined portion of a connection pad formed on a substrate, and the resin layer is located on the connection pad including the resin layer and around the connection pad. A lower projecting electrode is formed on an insulating film, and an upper projecting electrode is formed on the lower projecting electrode at a portion corresponding to at least a part of the resin layer.
According to the second or sixth aspect of the present invention, since the projecting electrode is formed by the lower projecting electrode having a large planar size and the upper projecting electrode having a small planar size, the upper projecting electrode having a small planar size is formed on the circuit board. Bonding is performed with pressure on connection pads and the like. In this case, since the planar size of the upper protruding electrode is small, the pressure required for bonding can be reduced, and this pressure is dispersed by the lower protruding electrode having a larger planar size, and the resin layer under the lower protruding electrode is compressed. Therefore, it is possible to prevent excessive pressure from being applied to the insulating film and the connection pad under the lower protruding electrode.

【0007】[0007]

【発明の実施の形態】図1〜図5はそれぞれこの発明の
一実施形態における突起電極の各形成工程を示したもの
である。そこで、これらの図を順に参照しながら、この
実施形態における突起電極の構造をその形成方法と併せ
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 5 show respective steps of forming a bump electrode according to an embodiment of the present invention. Therefore, the structure of the bump electrode in this embodiment will be described together with the method of forming the bump electrode, referring to these drawings in order.

【0008】まず、図1に示すように、シリコン基板1
1上にアルミニウム等からなる接続パッド12が形成さ
れ、その上面の接続パッド12の中央部を除く部分に酸
化シリコンや窒化シリコン等からなる絶縁膜(パッシベ
ーション膜)13が形成され、接続パッド12の中央部
が絶縁膜13に形成された開口部14を介して露出され
たものを用意する。
First, as shown in FIG.
1, a connection pad 12 made of aluminum or the like is formed, and an insulating film (passivation film) 13 made of silicon oxide, silicon nitride, or the like is formed on a portion of the upper surface of the connection pad 12 except for a central portion. The one whose central portion is exposed through the opening 14 formed in the insulating film 13 is prepared.

【0009】次に、図2に示すように、絶縁膜13の開
口部14を介して露出された接続パッド12の上面中央
部にポリイミド等からなる絶縁樹脂層15をスピンコー
ト法及びフォトリソグラフィ法により形成する。したが
って、この状態では、絶縁膜13の開口部14を介して
露出された接続パッド12の上面周辺部、すなわち絶縁
樹脂層15の周囲における部分のみが露出されることに
なる。次に、上面全体にチタン−タングステン合金やク
ロム等からなる拡散防止層16及び金、銅、ニッケル等
からなる接着層17をスパッタリング法や真空蒸着法等
により成膜する。次に、接着層17の上面の接続パッド
12に対応する部分を除く部分に第1メッキレジスト層
18を形成する。したがって、この状態では、接続パッ
ド12に対応する部分における第1メッキレジスト層1
8には開口部19が形成されている。次に、接着層17
をメッキ電流路として電解メッキを行うことにより、第
1メッキレジスト層18の開口部19内における接着層
17の上面に金、銅、ニッケル等からなる下部突起電極
20を形成する。この後、第1メッキレジスト層18を
剥離する。
Next, as shown in FIG. 2, an insulating resin layer 15 made of polyimide or the like is formed on the center of the upper surface of the connection pad 12 exposed through the opening 14 of the insulating film 13 by spin coating and photolithography. Is formed. Therefore, in this state, only the peripheral portion of the upper surface of the connection pad 12 exposed through the opening 14 of the insulating film 13, that is, the portion around the insulating resin layer 15 is exposed. Next, a diffusion preventing layer 16 made of a titanium-tungsten alloy, chromium, or the like and an adhesive layer 17 made of gold, copper, nickel, or the like are formed on the entire upper surface by a sputtering method, a vacuum evaporation method, or the like. Next, a first plating resist layer 18 is formed on a portion of the upper surface of the adhesive layer 17 except for a portion corresponding to the connection pad 12. Therefore, in this state, the first plating resist layer 1 in a portion corresponding to the connection pad 12 is formed.
An opening 19 is formed in 8. Next, the adhesive layer 17
Is used as a plating current path to form a lower projecting electrode 20 made of gold, copper, nickel or the like on the upper surface of the adhesive layer 17 in the opening 19 of the first plating resist layer 18. After that, the first plating resist layer 18 is peeled off.

【0010】次に、図3に示すように、絶縁樹脂層15
の中央部に対応する部分を除く部分に第2メッキレジス
ト層21を形成する。したがって、この状態では、絶縁
樹脂層15の中央部に対応する部分における第2メッキ
レジスト層21には開口部22が形成されている。次
に、接着層17をメッキ電流路として電解メッキを行う
ことにより、第2メッキレジスト層21の開口部22内
における下部突起電極20の上面に金、銅、ニッケル、
半田等からなる上部突起電極23を形成する。この後、
第2メッキレジスト層21を剥離すると、図4に示すよ
うになる。次に、図5に示すように、下部突起電極20
をマスクとして接着層15及び拡散防止層16の不要な
部分をアルゴンガスプラズマによるドライエッチングあ
るいはウェットエッチングにより除去する。かくして、
下部突起電極20と上部突起電極23とからなる突起電
極が形成される。
Next, as shown in FIG.
The second plating resist layer 21 is formed in a portion excluding a portion corresponding to the central portion of FIG. Therefore, in this state, an opening 22 is formed in the second plating resist layer 21 at a portion corresponding to the center of the insulating resin layer 15. Next, by performing electroplating using the adhesive layer 17 as a plating current path, gold, copper, nickel, and the like are formed on the upper surface of the lower protruding electrode 20 in the opening 22 of the second plating resist layer 21.
An upper projecting electrode 23 made of solder or the like is formed. After this,
When the second plating resist layer 21 is peeled off, the result is as shown in FIG. Next, as shown in FIG.
Unnecessary portions of the adhesive layer 15 and the diffusion preventing layer 16 are removed by dry etching or wet etching using argon gas plasma using the mask as a mask. Thus,
A protruding electrode including the lower protruding electrode 20 and the upper protruding electrode 23 is formed.

【0011】このように、突起電極を平面サイズの大き
い下部突起電極20と平面サイズの小さい上部突起電極
23とによって形成しているので、平面サイズの小さい
上部突起電極23を図示しない回路基板上の接続パッド
等に加圧を伴ってボンディングすることになる。この場
合、上部突起電極23の平面サイズが小さいので、ボン
ディングに必要な圧力が小さくて済み、しかもこの圧力
は平面サイズの大きい下部突起電極20によって分散さ
れるとともに、下部突起電極20下の絶縁樹脂層15が
圧縮されて変形することにより緩和されることになる。
したがって、下部突起電極20下の絶縁膜13や接続パ
ッド12に過大な圧力がかからないようにすることがで
きる。この結果、ボンディング時に絶縁膜13に亀裂が
生じたり接続パッド12に亀裂や断線が生じたりするこ
とがなく、半導体チップの信頼性を高めることができ
る。
As described above, since the projecting electrodes are formed by the lower projecting electrodes 20 having a large plane size and the upper projecting electrodes 23 having a small plane size, the upper projecting electrodes 23 having a small plane size are formed on a circuit board (not shown). Bonding is performed with pressure on connection pads and the like. In this case, since the planar size of the upper protruding electrode 23 is small, the pressure required for bonding can be reduced, and this pressure is dispersed by the lower protruding electrode 20 having a large planar size, and the insulating resin under the lower protruding electrode 20 is formed. The compression and deformation of the layer 15 will alleviate it.
Therefore, it is possible to prevent an excessive pressure from being applied to the insulating film 13 and the connection pad 12 under the lower protruding electrode 20. As a result, cracks do not occur in the insulating film 13 at the time of bonding, and cracks or disconnections do not occur in the connection pads 12, so that the reliability of the semiconductor chip can be improved.

【0012】ここで、好ましい金属材料の組合わせの一
例としては、拡散防止層16をチタン−タングステン合
金、接着層17を金、下部突起電極20を金、上部突起
電極23を金からそれぞれ構成した場合があげられる。
次に、各部の寸法の具体的な一例について説明する。接
続パッド12の厚さは2〜3μm、平面サイズは120
×120μm2〜150×150μm2である。絶縁膜1
3の厚さは2〜3μm、開口部14の平面サイズは10
0×100μm2〜110×110μm2である。絶縁樹
脂層15の厚さは2〜3μm、平面サイズは80×80
μm2〜90×90μm2である。拡散防止層16の厚さ
は0.5〜0.6μm、接着層17の厚さは0.2〜
0.3μmである。下部突起電極20の高さは5〜20
μm、平面サイズは120×120μm2〜150×1
50μm2である。第1メッキレジスト層18の厚さは
下部突起電極20の高さと同じかそれ以上であればよ
い。上部突起電極23の高さは20〜50μm、平面サ
イズは50×50μm2〜70×70μm2である。第2
メッキレジスト層21の厚さは両突起電極20、23の
合計高さと同じかそれ以上であればよい。なお、特に、
下部突起電極20と上部突起電極23の各高さは、その
各材料やボンディング方式等にもよるが、同程度の高さ
としてもよく、また上記寸法とは逆に、下部突起電極2
0の高さを上部突起電極23の高さよりも高くしてもよ
い。
Here, as an example of a preferable combination of metal materials, the diffusion preventing layer 16 is made of a titanium-tungsten alloy, the adhesive layer 17 is made of gold, the lower projecting electrode 20 is made of gold, and the upper projecting electrode 23 is made of gold. There are cases.
Next, a specific example of the dimensions of each part will be described. The thickness of the connection pad 12 is 2-3 μm and the plane size is 120
× 120 μm 2 to 150 × 150 μm 2 . Insulating film 1
3, the thickness of the opening 14 is 10 μm, and the thickness of the opening 14 is 10 μm.
It is 0 × 100 μm 2 to 110 × 110 μm 2 . The thickness of the insulating resin layer 15 is 2-3 μm, and the plane size is 80 × 80.
μm 2 to 90 × 90 μm 2 . The thickness of the diffusion preventing layer 16 is 0.5 to 0.6 μm, and the thickness of the adhesive layer 17 is 0.2 to 0.6 μm.
0.3 μm. The height of the lower protruding electrode 20 is 5 to 20
μm, plane size is 120 × 120 μm 2 to 150 × 1
It is 50 μm 2 . The thickness of the first plating resist layer 18 may be equal to or higher than the height of the lower protruding electrode 20. The height of the upper projecting electrode 23 is 20 to 50 μm, and the plane size is 50 × 50 μm 2 to 70 × 70 μm 2 . Second
The thickness of the plating resist layer 21 may be equal to or greater than the total height of the two projecting electrodes 20, 23. In particular,
The respective heights of the lower protruding electrode 20 and the upper protruding electrode 23 may be substantially the same, depending on the respective materials, the bonding method, and the like.
The height of 0 may be higher than the height of the upper protruding electrode 23.

【0013】また、上記実施形態においては、絶縁樹脂
層15を接続パッド12の露出面中央部に形成している
が、これに限らず、接続パッド12の露出面の所定の一
部であればよい。また、上部突起電極23を絶縁樹脂層
15の中央部に対応して形成しているが、これに限ら
ず、絶縁樹脂層15の所定の一部であればよく、また絶
縁樹脂層15全体に対応して形成してもよい。さらに、
上部突起電極23をメッキによって形成しているが、こ
れに限らず、例えば転写方式を用いて形成してもよい。
In the above embodiment, the insulating resin layer 15 is formed at the center of the exposed surface of the connection pad 12. However, the present invention is not limited to this. Good. Further, although the upper protruding electrode 23 is formed corresponding to the central portion of the insulating resin layer 15, the present invention is not limited to this, as long as it is a predetermined part of the insulating resin layer 15. It may be formed correspondingly. further,
Although the upper projecting electrode 23 is formed by plating, the present invention is not limited to this. For example, the upper projecting electrode 23 may be formed by using a transfer method.

【0014】また、上記実施形態においては、突起電極
を平面サイズの大きい下部突起電極20と平面サイズの
小さい上部突起電極23とによって形成しているが、こ
れに限らず、平面サイズが下部突起電極20と同じ突起
電極20a(図示せず)のみによって形成するようにし
てもよい。このようにした場合には、図5を参照しなが
ら説明すると、突起電極20aを図示しない回路基板上
の接続パッド等に加圧を伴ってボンディングするとき、
突起電極20a下の絶縁樹脂層15が圧縮されて変形す
ることにより、突起電極20a下の絶縁膜13や接続パ
ッド12にかかる圧力が緩和されることになる。したが
って、突起電極20a下の絶縁膜13や接続パッド12
に過大な圧力がかからないようにすることができる。こ
の結果、ボンディング時に絶縁膜13に亀裂が生じたり
接続パッド12に亀裂や断線が生じたりすることがな
く、半導体チップの信頼性を高めることができる。
In the above embodiment, the protruding electrode is formed by the lower protruding electrode 20 having a large planar size and the upper protruding electrode 23 having a small planar size. However, the present invention is not limited to this. 20 may be formed only by the same protruding electrode 20a (not shown). In this case, referring to FIG. 5, when bonding the protruding electrode 20a to a connection pad or the like on a circuit board (not shown) with pressure,
By compressing and deforming the insulating resin layer 15 under the bump electrode 20a, the pressure applied to the insulating film 13 and the connection pad 12 under the bump electrode 20a is reduced. Therefore, the insulating film 13 and the connection pad 12 under the protruding electrode 20a
To avoid excessive pressure. As a result, cracks do not occur in the insulating film 13 at the time of bonding, and cracks or disconnections do not occur in the connection pads 12, so that the reliability of the semiconductor chip can be improved.

【0015】[0015]

【発明の効果】以上説明したように、請求項1または5
記載の発明によれば、突起電極を回路基板上の接続パッ
ド等に加圧を伴ってボンディングするとき、突起電極下
の樹脂層が圧縮されて変形することにより、突起電極下
の絶縁膜や接続パッドにかかる圧力が緩和され、したが
って突起電極下の絶縁膜や接続パッドに過大な圧力がか
からないようにすることができ、この結果ボンディング
時に絶縁膜に亀裂が生じたり接続パッドに亀裂や断線が
生じたりすることがなく、半導体チップの信頼性を高め
ることができる。また、請求項2または6記載の発明に
よれば、上部突起電極の平面サイズが小さいので、ボン
ディングに必要な圧力が小さくて済み、しかもこの圧力
は平面サイズの大きい下部突起電極によって分散される
とともに、下部突起電極下の樹脂層が圧縮されて変形す
ることにより緩和され、したがって下部突起電極下の絶
縁膜や接続パッドに過大な圧力がかからないようにする
ことができ、この結果ボンディング時に絶縁膜に亀裂が
生じたり接続パッドに亀裂や断線が生じたりすることが
なく、半導体チップの信頼性を高めることができる。
As described above, claim 1 or claim 5
According to the invention described above, when bonding the projecting electrode to the connection pad or the like on the circuit board with pressure, the resin layer under the projecting electrode is compressed and deformed, thereby forming the insulating film and the connection under the projecting electrode. The pressure applied to the pad is relieved, so that excessive pressure is not applied to the insulating film and the connection pad under the protruding electrode.As a result, the insulating film is cracked during bonding, and the connection pad is cracked or disconnected. And the reliability of the semiconductor chip can be improved. According to the second or sixth aspect of the present invention, since the planar size of the upper projecting electrode is small, the pressure required for bonding can be reduced, and this pressure is dispersed by the lower projecting electrode having a large planar size. Therefore, the resin layer under the lower protruding electrode is compressed and deformed, thereby being alleviated. Therefore, it is possible to prevent an excessive pressure from being applied to the insulating film and the connection pad under the lower protruding electrode. The reliability of the semiconductor chip can be increased without cracking or cracking or disconnection of the connection pad.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態における突起電極の形成
に際し、当初用意したものの断面図。
FIG. 1 is a cross-sectional view of a projection electrode prepared at the time of forming a projection electrode according to an embodiment of the present invention.

【図2】図1に続く形成工程の断面図。FIG. 2 is a sectional view of a forming step following FIG. 1;

【図3】図2に続く形成工程の断面図。FIG. 3 is a sectional view of a forming step following FIG. 2;

【図4】図3に続く形成工程の断面図。FIG. 4 is a sectional view of a forming step following FIG. 3;

【図5】図4に続く形成工程の断面図。FIG. 5 is a sectional view of a forming step following FIG. 4;

【図6】従来の突起電極の形成に際し、当初用意したも
のの断面図。
FIG. 6 is a cross-sectional view of what was initially prepared when a conventional bump electrode was formed.

【図7】図6に続く形成工程の断面図。FIG. 7 is a sectional view of a forming step following FIG. 6;

【図8】図7に続く形成工程の断面図。FIG. 8 is a cross-sectional view of a forming step following FIG. 7;

【図9】図8に続く形成工程の断面図。FIG. 9 is a sectional view of a forming step following FIG. 8;

【符号の説明】 11 シリコン基板 12 接続パッド 13 絶縁膜 14 開口部 15 絶縁樹脂層 16 拡散防止層 17 接着層 18 第1メッキレジスト層 19 開口部 20 下部突起電極 21 第2メッキレジスト層 22 開口部 23 上部突起電極DESCRIPTION OF SYMBOLS 11 Silicon substrate 12 Connection pad 13 Insulating film 14 Opening 15 Insulating resin layer 16 Diffusion prevention layer 17 Adhesive layer 18 First plating resist layer 19 Opening 20 Lower projection electrode 21 Second plating resist layer 22 Opening 23 Top protruding electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板に形成された接続パッド上の所定の
一部に形成された樹脂層と、該樹脂層を含む前記接続パ
ッド上及び該接続パッドの周囲に位置する絶縁膜上に形
成された突起電極とからなることを特徴とする突起電極
の構造。
1. A resin layer formed on a predetermined portion of a connection pad formed on a substrate, and formed on the connection pad including the resin layer and on an insulating film located around the connection pad. A structure of a protruding electrode, comprising: a protruding electrode.
【請求項2】 基板に形成された接続パッド上の所定の
一部に形成された樹脂層と、該樹脂層を含む前記接続パ
ッド上及び該接続パッドの周囲に位置する絶縁膜上に形
成された下部突起電極と、該下部突起電極上であって前
記樹脂層の少なくとも一部に対応する部分に形成された
上部突起電極とからなることを特徴とする突起電極の構
造。
2. A resin layer formed on a predetermined portion of a connection pad formed on a substrate, and formed on the connection pad including the resin layer and on an insulating film located around the connection pad. A lower protruding electrode, and an upper protruding electrode formed on a portion of the lower protruding electrode corresponding to at least a part of the resin layer.
【請求項3】 請求項2記載の発明において、前記下部
突起電極下には下地金属層が形成されていることを特徴
とする突起電極の構造。
3. The structure of claim 2, wherein an underlying metal layer is formed below the lower projecting electrode.
【請求項4】 請求項2記載の発明において、前記上部
突起電極の高さは前記下部突起電極の高さよりも高いこ
とを特徴とする突起電極の構造。
4. The structure of claim 2, wherein the height of the upper projecting electrode is higher than the height of the lower projecting electrode.
【請求項5】 基板に形成された接続パッド上の所定の
一部に樹脂層を形成し、該樹脂層を含む前記接続パッド
上及び該接続パッドの周囲に位置する絶縁膜上に突起電
極を形成することを特徴とする突起電極の形成方法。
5. A resin layer is formed on a predetermined portion of a connection pad formed on a substrate, and a projecting electrode is formed on the connection pad including the resin layer and on an insulating film located around the connection pad. A method for forming a protruding electrode, comprising:
【請求項6】 基板に形成された接続パッド上の所定の
一部に樹脂層を形成し、該樹脂層を含む前記接続パッド
上及び該接続パッドの周囲に位置する絶縁膜上に下部突
起電極を形成し、該下部突起電極上であって前記樹脂層
の少なくとも一部に対応する部分に上部突起電極を形成
することを特徴とする突起電極の形成方法。
6. A resin layer is formed on a predetermined portion of a connection pad formed on a substrate, and a lower protruding electrode is formed on the connection pad including the resin layer and on an insulating film located around the connection pad. And forming an upper protruding electrode on a portion of the lower protruding electrode corresponding to at least a part of the resin layer.
【請求項7】 請求項6記載の発明において、前記上部
突起電極の高さが前記下部突起電極の高さよりも高くな
るように前記上部突起電極を形成することを特徴とする
突起電極の形成方法。
7. The method according to claim 6, wherein the upper projecting electrode is formed such that the height of the upper projecting electrode is higher than the height of the lower projecting electrode. .
【請求項8】 基板に形成された接続パッド上の所定の
一部に樹脂層を形成し、前記接続パッド及び該接続パッ
ドの周囲に位置する絶縁膜に対応する部分に開口部を有
した第1メッキレジスト層を形成し、該第1メッキレジ
スト層の開口部内にメッキにより下部突起電極を形成
し、この後前記第1メッキレジスト層を剥離し、次いで
前記下部突起電極上であって前記樹脂層の少なくとも一
部に対応する部分に開口部を有した第2メッキレジスト
層を形成し、該第2メッキレジスト層の開口部内にメッ
キにより上部突起電極を形成することを特徴とする突起
電極の形成方法。
8. A semiconductor device comprising: a resin layer formed on a predetermined portion of a connection pad formed on a substrate; and an opening in a portion corresponding to the connection pad and an insulating film located around the connection pad. (1) forming a plating resist layer, forming a lower protruding electrode by plating in an opening of the first plating resist layer, and thereafter peeling off the first plating resist layer; Forming a second plating resist layer having an opening in a portion corresponding to at least a part of the layer, and forming an upper projecting electrode by plating in the opening of the second plating resist layer; Forming method.
【請求項9】 基板上に接続パッドが形成され、その上
面に前記接続パッドの中央部に対応する部分に開口部を
有する絶縁膜が形成され、これにより前記接続パッドの
中央部が前記絶縁膜の開口部を介して露出されたものを
用意した上、前記接続パッド上の所定の一部に樹脂層を
形成し、次いで全面に下地金属層を形成し、前記接続パ
ッド及びその周囲に位置する前記絶縁膜に対応する部分
に開口部を有した第1メッキレジスト層を形成し、前記
下地金属層をメッキ電流路として電解メッキを行うこと
により前記第1メッキレジスト層の開口部内に下部突起
電極を形成し、この後前記第1メッキレジスト層を剥離
し、次いで前記下部突起電極上であって前記樹脂層の少
なくとも一部に対応する部分に開口部を有した第2メッ
キレジスト層を形成し、前記下地金属層をメッキ電流路
として電解メッキを行うことにより前記第2メッキレジ
スト層の開口部内に上部突起電極を形成し、この後前記
第2メッキレジスト層を剥離し、次いで前記下部突起電
極をマスクとしてエッチングを行うことにより前記下地
金属層の不要な部分を除去することを特徴とする突起電
極の形成方法。
9. A connection pad is formed on a substrate, and an insulating film having an opening at a portion corresponding to the center of the connection pad is formed on an upper surface thereof, whereby the center of the connection pad is formed by the insulating film. After the one exposed through the opening is prepared, a resin layer is formed on a predetermined part of the connection pad, and then a base metal layer is formed on the entire surface, and the connection pad and the periphery thereof are formed. A first plating resist layer having an opening in a portion corresponding to the insulating film is formed, and electroplating is performed using the base metal layer as a plating current path, thereby forming a lower protruding electrode in the opening of the first plating resist layer. And thereafter, the first plating resist layer is peeled off, and then a second plating resist layer having an opening in a portion on the lower projecting electrode corresponding to at least a part of the resin layer is formed. Then, an upper projecting electrode is formed in the opening of the second plating resist layer by performing electrolytic plating using the base metal layer as a plating current path, and thereafter, the second plating resist layer is peeled off. An etching method using an electrode as a mask to remove an unnecessary portion of the base metal layer, the method comprising forming a bump electrode.
JP18422696A 1996-06-26 1996-06-26 Structure of protruded electrode and its formation Pending JPH1012621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18422696A JPH1012621A (en) 1996-06-26 1996-06-26 Structure of protruded electrode and its formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18422696A JPH1012621A (en) 1996-06-26 1996-06-26 Structure of protruded electrode and its formation

Publications (1)

Publication Number Publication Date
JPH1012621A true JPH1012621A (en) 1998-01-16

Family

ID=16149586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18422696A Pending JPH1012621A (en) 1996-06-26 1996-06-26 Structure of protruded electrode and its formation

Country Status (1)

Country Link
JP (1) JPH1012621A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010111081A1 (en) * 2009-03-27 2010-09-30 Globalfoundries Inc. Interconnect structure for a semiconductor device with a resilient stress absorber and related method of manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010111081A1 (en) * 2009-03-27 2010-09-30 Globalfoundries Inc. Interconnect structure for a semiconductor device with a resilient stress absorber and related method of manufacture
US7932613B2 (en) 2009-03-27 2011-04-26 Globalfoundries Inc. Interconnect structure for a semiconductor device
CN102365735A (en) * 2009-03-27 2012-02-29 格罗方德半导体公司 Interconnect structure for a semiconductor device with a resilient stress absorber and related method of manufacture
US8513109B2 (en) 2009-03-27 2013-08-20 GlobalFoundries, Inc. Method of manufacturing an interconnect structure for a semiconductor device

Similar Documents

Publication Publication Date Title
EP0061593B1 (en) Solder support pad for semiconductor devices
US6949470B2 (en) Method for manufacturing circuit devices
JP5064632B2 (en) Method and apparatus for forming an interconnect structure
JPH0897217A (en) Semiconductor device and its manufacture
US6420787B1 (en) Semiconductor device and process of producing same
JP2003045877A (en) Semiconductor device and its manufacturing method
US6989291B2 (en) Method for manufacturing circuit devices
US20040092129A1 (en) Method for manufacturing circuit devices
US6429046B1 (en) Flip chip device and method of manufacture
JP2772606B2 (en) Method for forming a bump structure on an integrated semiconductor device
TWM629323U (en) Flip Chip Package Structure
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JPH11145174A (en) Semiconductor and manufacture of the same
JP3261912B2 (en) Semiconductor device with bump and method of manufacturing the same
JP2000164617A (en) Chip-sized package and its manufacture
JPH1012621A (en) Structure of protruded electrode and its formation
JP3548814B2 (en) Structure of protruding electrode and method for forming the same
JP2514291B2 (en) Method for manufacturing semiconductor circuit device
JPH09186190A (en) Structure of bump electrode and forming method therefor
JP2893634B2 (en) Connection structure of electronic components
KR100343454B1 (en) Wafer level package
JP3019065B2 (en) Semiconductor device connection method
JPH03268385A (en) Solder bump and manufacture thereof
JP2008091774A (en) Semiconductor device
JP3442998B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608