JPH10125774A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH10125774A JPH10125774A JP27318896A JP27318896A JPH10125774A JP H10125774 A JPH10125774 A JP H10125774A JP 27318896 A JP27318896 A JP 27318896A JP 27318896 A JP27318896 A JP 27318896A JP H10125774 A JPH10125774 A JP H10125774A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- etching
- connection hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ホール内に進入するレジストによる問題を解
決し、配線の信頼性を向上する。 【解決手段】 層間絶縁膜４４に対し、下層への接続孔
形成以前に配線溝を形成し、該配線溝を第１の配線材料
５０で覆い、該第１の配線材料５０と層間絶縁膜を一貫
して、下層への接続孔を形成し、該接続孔及び配線溝内
に第２の配線材料５４を埋め込んだ後、配線５８及び接
続プラグ６０を形成する。
決し、配線の信頼性を向上する。 【解決手段】 層間絶縁膜４４に対し、下層への接続孔
形成以前に配線溝を形成し、該配線溝を第１の配線材料
５０で覆い、該第１の配線材料５０と層間絶縁膜を一貫
して、下層への接続孔を形成し、該接続孔及び配線溝内
に第２の配線材料５４を埋め込んだ後、配線５８及び接
続プラグ６０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法に係り、特に、下層と上層配線が、これらを分
離する層間絶縁膜に形成される接続孔によって連結され
る半導体装置に用いるのに好適な、接続孔内に進入する
レジストによる問題を解決し、微細化の促進による高集
積化、多層配線化や配線の信頼性向上を実現することが
可能な、半導体装置の配線形成方法に関する。
形成方法に係り、特に、下層と上層配線が、これらを分
離する層間絶縁膜に形成される接続孔によって連結され
る半導体装置に用いるのに好適な、接続孔内に進入する
レジストによる問題を解決し、微細化の促進による高集
積化、多層配線化や配線の信頼性向上を実現することが
可能な、半導体装置の配線形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化、多層配線化に伴
い、コンタクトホールやビアホールの埋め込み技術を初
め、配線プロセスが重要になってきている。従来の配線
材料には、低抵抗材料のアルミニウムがチタンナイトラ
イドＴｉＮ／アルミニウムＡｌ／チタンナイトライドＴ
ｉＮ積層配線等の形で用いられていたが、今後配線の薄
膜化が進むと比抵抗が増加し、適当な物性値ではなくな
ってくる。従って、配線の高信頼性のために、より断線
に強い低抵抗材料が要求され、タングステンＷ、銅Ｃ
ｕ、金Ａｕ等が検討されている。これらはアルミニウム
に比べエッチングが困難であるため、ダマシン（damasc
ene ）法というＣＭＰ（Chemical Mechanical Polishin
g ）を併用した方法で配線の形成が行われる。このダマ
シン法では、配線形成部分の層間絶縁膜を、フォトエッ
チングにより溝状にエッチオフし、溝を配線材料で埋め
込んだ後、ＣＭＰ装置で研磨することによって、溝部分
にのみ配線を形成している。
い、コンタクトホールやビアホールの埋め込み技術を初
め、配線プロセスが重要になってきている。従来の配線
材料には、低抵抗材料のアルミニウムがチタンナイトラ
イドＴｉＮ／アルミニウムＡｌ／チタンナイトライドＴ
ｉＮ積層配線等の形で用いられていたが、今後配線の薄
膜化が進むと比抵抗が増加し、適当な物性値ではなくな
ってくる。従って、配線の高信頼性のために、より断線
に強い低抵抗材料が要求され、タングステンＷ、銅Ｃ
ｕ、金Ａｕ等が検討されている。これらはアルミニウム
に比べエッチングが困難であるため、ダマシン（damasc
ene ）法というＣＭＰ（Chemical Mechanical Polishin
g ）を併用した方法で配線の形成が行われる。このダマ
シン法では、配線形成部分の層間絶縁膜を、フォトエッ
チングにより溝状にエッチオフし、溝を配線材料で埋め
込んだ後、ＣＭＰ装置で研磨することによって、溝部分
にのみ配線を形成している。
【０００３】特に、図１（Ａ）に示すようなビアレジス
トマスク１２を用いて、図１（Ｂ）に示す如く、層間絶
縁膜１０にコンタクトホールやビアホール等の接続孔
（ホールと称する）１４を形成した後、図１（Ｃ）に示
す如く、配線レジストマスク１６を用いて、図１（Ｄ）
に示すような配線溝１８を形成し、その後、図１（Ｅ）
に示す如く、例えばＣＶＤ（Ｃhemical Ｖapor Ｄep
osition ）法により、配線溝１８と同時にホール１４も
アルミニウム、タングステン等の配線材料２０で埋め込
んで、ＣＭＰ装置で研磨し、図１（Ｆ）に示すような配
線２２と接続プラグ２４を形成する方法は、二重ダマシ
ン（dual damascene）法と呼ばれている。
トマスク１２を用いて、図１（Ｂ）に示す如く、層間絶
縁膜１０にコンタクトホールやビアホール等の接続孔
（ホールと称する）１４を形成した後、図１（Ｃ）に示
す如く、配線レジストマスク１６を用いて、図１（Ｄ）
に示すような配線溝１８を形成し、その後、図１（Ｅ）
に示す如く、例えばＣＶＤ（Ｃhemical Ｖapor Ｄep
osition ）法により、配線溝１８と同時にホール１４も
アルミニウム、タングステン等の配線材料２０で埋め込
んで、ＣＭＰ装置で研磨し、図１（Ｆ）に示すような配
線２２と接続プラグ２４を形成する方法は、二重ダマシ
ン（dual damascene）法と呼ばれている。
【０００４】
【発明が解決しようとする課題】しかしながら、この二
重ダマシン法では、図１（Ｃ）に示した如く、ホール１
４を形成した後に配線レジストマスク１６を被せて配線
のためのフォト工程を行うため、ホール１４内に入り込
んだレジストを露光・現像で除去する必要がある。しか
しながら、半導体装置の微細化に伴い、露光装置のフォ
ーカスマージンが狭く、ホール内と配線部分の両方に焦
点を合わせることができないため、ホール内のレジスト
に焦点を合わせて確実に除去しようとすると、配線部分
の寸法制御性が悪化するという問題がある。
重ダマシン法では、図１（Ｃ）に示した如く、ホール１
４を形成した後に配線レジストマスク１６を被せて配線
のためのフォト工程を行うため、ホール１４内に入り込
んだレジストを露光・現像で除去する必要がある。しか
しながら、半導体装置の微細化に伴い、露光装置のフォ
ーカスマージンが狭く、ホール内と配線部分の両方に焦
点を合わせることができないため、ホール内のレジスト
に焦点を合わせて確実に除去しようとすると、配線部分
の寸法制御性が悪化するという問題がある。
【０００５】一方、万一レジスト２６がホール１４内に
残留すると、配線溝エッチングの際に、図２に示す如
く、層間絶縁膜１０のエッチング生成物２８が、ホール
１４内のレジスト２６上に堆積し、レジスト２６の除去
が更に困難になったり、ホール内のエッチング生成物２
８による埋め込み不良等を引き起こし、配線の信頼性を
低下させるという問題があった。
残留すると、配線溝エッチングの際に、図２に示す如
く、層間絶縁膜１０のエッチング生成物２８が、ホール
１４内のレジスト２６上に堆積し、レジスト２６の除去
が更に困難になったり、ホール内のエッチング生成物２
８による埋め込み不良等を引き起こし、配線の信頼性を
低下させるという問題があった。
【０００６】これを解決し、更に一層のレチクルでホー
ルと配線のパターニングを行う方法として、バイレベル
ダマシン（bilevel damascene ）法が検討されている。
このバイレベルダマシン法では、図３に示すような、ホ
ール部分がＣｒ、ＭｎＯ共に完全に開口し、配線部分
が、例えばＭｎＯのみを用いてハーフトーンマスクとな
ったレチクル２９を用いて、図４に示す如く、ホール１
４と配線溝１８を一度に形成する。即ち、露光時のレジ
スト形状は、図４（Ａ）のように、ホール１４部分が開
口され、配線部分は薄膜化されている。従って、エッチ
ング深度の深いホールをエッチング中に、配線部分のレ
ジストがエッチオフされ、その時点から層間絶縁膜の配
線溝のエッチングが開始されるため、図４（Ｂ）よう
に、ホール１４と配線溝１８が同時に形成される。図４
（Ｂ）以降の工程は、図１（Ｄ）以降と同じである。
ルと配線のパターニングを行う方法として、バイレベル
ダマシン（bilevel damascene ）法が検討されている。
このバイレベルダマシン法では、図３に示すような、ホ
ール部分がＣｒ、ＭｎＯ共に完全に開口し、配線部分
が、例えばＭｎＯのみを用いてハーフトーンマスクとな
ったレチクル２９を用いて、図４に示す如く、ホール１
４と配線溝１８を一度に形成する。即ち、露光時のレジ
スト形状は、図４（Ａ）のように、ホール１４部分が開
口され、配線部分は薄膜化されている。従って、エッチ
ング深度の深いホールをエッチング中に、配線部分のレ
ジストがエッチオフされ、その時点から層間絶縁膜の配
線溝のエッチングが開始されるため、図４（Ｂ）よう
に、ホール１４と配線溝１８が同時に形成される。図４
（Ｂ）以降の工程は、図１（Ｄ）以降と同じである。
【０００７】しかしながら、このバイレベルダマシン法
では、ハーフトーンマスク厚がレチクル全体にわたって
均一でなければならないこと、ホールの寸法制御性と配
線部分の残りレジスト膜厚の同時制御が困難であるこ
と、エッチングの際に層間膜質毎に最適化されるホール
形状と、配線形成深さ制御のためのレジスト選択比の最
適化の両立が困難なこと、層間膜の平坦化に用いるＣＭ
Ｐ法は、面内均一性が悪い上、不完全なエンドポイント
技術からくる層間膜厚のばらつきがあり、常に配線溝深
さを一定にすることが難しい等の問題があり、量産への
適用は困難であった。
では、ハーフトーンマスク厚がレチクル全体にわたって
均一でなければならないこと、ホールの寸法制御性と配
線部分の残りレジスト膜厚の同時制御が困難であるこ
と、エッチングの際に層間膜質毎に最適化されるホール
形状と、配線形成深さ制御のためのレジスト選択比の最
適化の両立が困難なこと、層間膜の平坦化に用いるＣＭ
Ｐ法は、面内均一性が悪い上、不完全なエンドポイント
技術からくる層間膜厚のばらつきがあり、常に配線溝深
さを一定にすることが難しい等の問題があり、量産への
適用は困難であった。
【０００８】又、関連する先行技術として特開平６−１
３３３９には、本発明と同様に、ホール形成以前に配線
溝を形成することも記載されているが、ストッパ層（マ
スク）は、配線に対する選択性を有する必要があり、必
然的にポリシリコン、シリコンナイトライド等の無機材
料あるいは有機材料に限られる。これらの材料では、層
間膜のエッチング時に、ストッパ層の側壁に層間膜側壁
以上の堆積物が付着するため、エッチング中に開口部が
狭くなり、寸法制御が困難な上、最悪の場合には塞がっ
てしまうという問題があった。
３３３９には、本発明と同様に、ホール形成以前に配線
溝を形成することも記載されているが、ストッパ層（マ
スク）は、配線に対する選択性を有する必要があり、必
然的にポリシリコン、シリコンナイトライド等の無機材
料あるいは有機材料に限られる。これらの材料では、層
間膜のエッチング時に、ストッパ層の側壁に層間膜側壁
以上の堆積物が付着するため、エッチング中に開口部が
狭くなり、寸法制御が困難な上、最悪の場合には塞がっ
てしまうという問題があった。
【０００９】本発明は、前記従来の問題点を解決するべ
くなされたもので、ホール内に進入するレジストによる
問題を解決し、微細な配線を高い信頼性で形成可能とす
ることを課題とする。
くなされたもので、ホール内に進入するレジストによる
問題を解決し、微細な配線を高い信頼性で形成可能とす
ることを課題とする。
【００１０】
【課題を解決するための手段】本発明は、下層と上層配
線が、これらを分離する層間絶縁膜に形成される接続孔
によって連結される半導体装置の配線形成方法におい
て、前記層間絶縁膜に対し、下層への接続孔形成以前に
配線溝を形成する工程と、該配線溝を配線材料で覆う工
程と、該配線材料と層間絶縁膜を一貫して、下層への接
続孔を形成する工程と、該接続孔及び配線溝内に配線材
料を埋め込んだ後、上層配線を形成する工程とを含むこ
とにより、前記課題を解決したものである。
線が、これらを分離する層間絶縁膜に形成される接続孔
によって連結される半導体装置の配線形成方法におい
て、前記層間絶縁膜に対し、下層への接続孔形成以前に
配線溝を形成する工程と、該配線溝を配線材料で覆う工
程と、該配線材料と層間絶縁膜を一貫して、下層への接
続孔を形成する工程と、該接続孔及び配線溝内に配線材
料を埋め込んだ後、上層配線を形成する工程とを含むこ
とにより、前記課題を解決したものである。
【００１１】又、前記配線溝の断面テーパ角を、６０°
以上９０°未満として、配線材料のサイドウォールが形
成されないようにし、層間絶縁膜エッチング前に、配線
材料のエッチング残渣が残らないようにしたものであ
る。
以上９０°未満として、配線材料のサイドウォールが形
成されないようにし、層間絶縁膜エッチング前に、配線
材料のエッチング残渣が残らないようにしたものであ
る。
【００１２】又、前記接続孔及び配線溝内に配線材料を
埋め込む際に、接続孔のパターン形成後に接続孔上部を
配線材料で閉塞し、その後、加温、加圧することによ
り、接続孔及び配線溝内に配線材料を埋め込むようにし
て、配線材料が容易に埋め込まれるようにしたものであ
る。
埋め込む際に、接続孔のパターン形成後に接続孔上部を
配線材料で閉塞し、その後、加温、加圧することによ
り、接続孔及び配線溝内に配線材料を埋め込むようにし
て、配線材料が容易に埋め込まれるようにしたものであ
る。
【００１３】本発明は、例えば平坦化後の層間絶縁膜に
まず配線溝を形成し、例えばスパッタリング法やＣＶＤ
法で配線材料を堆積した後、下層配線あるいは基板等へ
接続するホール（接続孔）を形成するために、例えばメ
タル配線材料と層間絶縁膜を一貫してエッチングし、ホ
ール内に配線材料を埋め込んだ後、例えばエッチバック
あるいはＣＭＰ法等で配線を形成することを特徴として
いる。
まず配線溝を形成し、例えばスパッタリング法やＣＶＤ
法で配線材料を堆積した後、下層配線あるいは基板等へ
接続するホール（接続孔）を形成するために、例えばメ
タル配線材料と層間絶縁膜を一貫してエッチングし、ホ
ール内に配線材料を埋め込んだ後、例えばエッチバック
あるいはＣＭＰ法等で配線を形成することを特徴として
いる。
【００１４】
【発明の実施の形態】以下、図面を参照して、コンタク
トホール及びメタル一層配線の形成に適用した本発明の
実施形態を詳細に説明する。
トホール及びメタル一層配線の形成に適用した本発明の
実施形態を詳細に説明する。
【００１５】本実施形態においては、まず、図５に示す
如く、基板３０上に、例えばソースドレイン領域３４、
ゲート３６、ゲート酸化膜３８、フィールド酸化膜４
０、サイドウォール４２等を有する半導体素子３２を形
成し、その上から、例えばＳｉＯ2 をベースとするＢＰ
ＳＧ等の層間絶縁膜（将来的には有機膜も含む）４４を
ＣＶＤ法で堆積し、表面をＣＭＰ装置を用いて平坦化す
る。
如く、基板３０上に、例えばソースドレイン領域３４、
ゲート３６、ゲート酸化膜３８、フィールド酸化膜４
０、サイドウォール４２等を有する半導体素子３２を形
成し、その上から、例えばＳｉＯ2 をベースとするＢＰ
ＳＧ等の層間絶縁膜（将来的には有機膜も含む）４４を
ＣＶＤ法で堆積し、表面をＣＭＰ装置を用いて平坦化す
る。
【００１６】そして、配線溝レジストマスク４６の上か
らドライエッチングを行って、所定の厚さをエッチオフ
し、図６に示すような配線溝４８を形成する。この際、
ＣＨＦ3 、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ等のポリマー堆積物質
を添加したり、エッチング条件でイオン入射を強める等
の工夫をすることによって、配線溝断面形状を、テーパ
角θが６０°以上９０°未満のテーパ形状としておくこ
とが、後工程のために望ましい。なお、配線溝４８の形
成は、ＣＭＰ装置による平坦化直後に限定されるもので
はなく、例えば硬度の低い層間膜で一旦平坦化を行った
後、配線形成のダマシンプロセス時に層間膜が配線以上
の強度を要求する場合には、第１の平坦化後に配線側面
の層間絶縁膜を別個に堆積する場合があるが、この場合
には、平坦な２層目の層間絶縁膜堆積直後、又は、必要
に応じて第２の平坦化を行った後に、配線溝４８の形成
を行うことができる。配線溝レジストマスク４６は、ア
ッシングや洗浄プロセスで除去される。
らドライエッチングを行って、所定の厚さをエッチオフ
し、図６に示すような配線溝４８を形成する。この際、
ＣＨＦ3 、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ等のポリマー堆積物質
を添加したり、エッチング条件でイオン入射を強める等
の工夫をすることによって、配線溝断面形状を、テーパ
角θが６０°以上９０°未満のテーパ形状としておくこ
とが、後工程のために望ましい。なお、配線溝４８の形
成は、ＣＭＰ装置による平坦化直後に限定されるもので
はなく、例えば硬度の低い層間膜で一旦平坦化を行った
後、配線形成のダマシンプロセス時に層間膜が配線以上
の強度を要求する場合には、第１の平坦化後に配線側面
の層間絶縁膜を別個に堆積する場合があるが、この場合
には、平坦な２層目の層間絶縁膜堆積直後、又は、必要
に応じて第２の平坦化を行った後に、配線溝４８の形成
を行うことができる。配線溝レジストマスク４６は、ア
ッシングや洗浄プロセスで除去される。
【００１７】このようにして図６の構造を形成した後、
前記配線溝４８と層間絶縁膜４４の上に、第１の配線材
料５０を、スパッタリング法やＣＶＤ法で堆積し、接続
孔レジストマスク５２をパターニングする。前記第１の
配線材料５０は、アルミニウム、銅、タングステン、
金、プラチナ、チタンナイトライド等の単体の材料で
も、化合物でもよく、更に積層の形態をとってもかまわ
ない。
前記配線溝４８と層間絶縁膜４４の上に、第１の配線材
料５０を、スパッタリング法やＣＶＤ法で堆積し、接続
孔レジストマスク５２をパターニングする。前記第１の
配線材料５０は、アルミニウム、銅、タングステン、
金、プラチナ、チタンナイトライド等の単体の材料で
も、化合物でもよく、更に積層の形態をとってもかまわ
ない。
【００１８】この工程を経たウェハ表面は、配線溝４８
の凹部分を反映するため、ホールのパターニングを行う
際のアライメントが容易となる。この際、第１の配線材
料５０の表面からの反射光が悪影響を及ぼすようであれ
ば、配線材料表面に反射防止膜の堆積を含む反射防止処
理をしてもかまわない。
の凹部分を反映するため、ホールのパターニングを行う
際のアライメントが容易となる。この際、第１の配線材
料５０の表面からの反射光が悪影響を及ぼすようであれ
ば、配線材料表面に反射防止膜の堆積を含む反射防止処
理をしてもかまわない。
【００１９】次に、図８に示す如く、下層配線へのホー
ルのパターニングをフォトエッチ工程で行う。ここでの
エッチングは、配線層を構成する第１の配線材料５０と
層間絶縁膜４４を一貫して抜くことになる。勿論、同一
チャンバや同一装置で処理する必要はなく、配線エッチ
ング後の防食や酸化等の悪影響がないように配慮されて
いればよい。ここで注意すべきことは、層間絶縁膜４４
のエッチング前に、第１の配線材料５０のエッチング残
渣を残さないことである。従って、配線層のオーバーエ
ッチング時に等方性エッチングを強めることや、オーバ
ーエッチングを増やすこと等も有効であるが、本実施形
態のように、配線溝のエッチングの際の断面テーパ角θ
を６０°以上９０°未満として、第１の配線材料５０の
サイドウォールを形成しないようにすることが望まし
い。その後、層間絶縁膜４４をエッチングし、ホール５
６を完成させる。
ルのパターニングをフォトエッチ工程で行う。ここでの
エッチングは、配線層を構成する第１の配線材料５０と
層間絶縁膜４４を一貫して抜くことになる。勿論、同一
チャンバや同一装置で処理する必要はなく、配線エッチ
ング後の防食や酸化等の悪影響がないように配慮されて
いればよい。ここで注意すべきことは、層間絶縁膜４４
のエッチング前に、第１の配線材料５０のエッチング残
渣を残さないことである。従って、配線層のオーバーエ
ッチング時に等方性エッチングを強めることや、オーバ
ーエッチングを増やすこと等も有効であるが、本実施形
態のように、配線溝のエッチングの際の断面テーパ角θ
を６０°以上９０°未満として、第１の配線材料５０の
サイドウォールを形成しないようにすることが望まし
い。その後、層間絶縁膜４４をエッチングし、ホール５
６を完成させる。
【００２０】この工程では、配線材料と層間絶縁膜とい
う異なるエッチングプロセスを行うことになる。特に第
１の配線材料５０のエッチングには塩素系が用いられる
ことが多く、エッチング直後に大気に触れるとコロージ
ョンが発生する恐れがある。従って、望ましくは真空の
マルチチャンバを有するエッチャーで連続処理するか、
あるいは、大気に曝す場合は、配線材料層をエッチング
後に、レジストを変形あるいは消耗させることのない防
食工程を行って、塩酸によるコロージョンを防ぎ、層間
絶縁膜エッチング装置内で処理することが望ましい。
う異なるエッチングプロセスを行うことになる。特に第
１の配線材料５０のエッチングには塩素系が用いられる
ことが多く、エッチング直後に大気に触れるとコロージ
ョンが発生する恐れがある。従って、望ましくは真空の
マルチチャンバを有するエッチャーで連続処理するか、
あるいは、大気に曝す場合は、配線材料層をエッチング
後に、レジストを変形あるいは消耗させることのない防
食工程を行って、塩酸によるコロージョンを防ぎ、層間
絶縁膜エッチング装置内で処理することが望ましい。
【００２１】なお、ホール５６の形成はエッチングによ
るものに限定されず、エッチング雰囲気中で電子ビー
ム、イオンビーム等のエネルギを照射して第１の配線材
料５０に直接ホール加工してもよい。又、配線層のホー
ル加工後の層間絶縁膜エッチングも、レジストを用いる
ことなく、第１の配線材料５０自体をマスクとしてエッ
チングしてもかまわない。マスクとなったレジストは、
アッシングや洗浄プロセスで除去される。
るものに限定されず、エッチング雰囲気中で電子ビー
ム、イオンビーム等のエネルギを照射して第１の配線材
料５０に直接ホール加工してもよい。又、配線層のホー
ル加工後の層間絶縁膜エッチングも、レジストを用いる
ことなく、第１の配線材料５０自体をマスクとしてエッ
チングしてもかまわない。マスクとなったレジストは、
アッシングや洗浄プロセスで除去される。
【００２２】次に、図９に示す如く、ホール５６内に導
電性材料を埋め込む。埋め込み物質や埋め込み方法は限
定されないが、例えば、ホールパターン形成後に熱工程
による第１の配線材料５０のリフローを追加したり、図
９に示した如く、高温スパッタリング等によってホール
上部を第２の配線材料５４で閉塞し、その後、加温、加
圧することにより、図１０に示す如く、ホール５６内に
第２の配線材料５４を埋め込むことができる。他にＣＶ
Ｄ法で埋め込んでもよい。埋め込み物質としては、アル
ミニウム、銅、タングステン、金、プラチナ、チタンナ
イトライド等が考えられるが、材料はデバイス特性から
の要請により決定され、埋め込み方法は、埋め込み材料
の物性との相性によって決定される。
電性材料を埋め込む。埋め込み物質や埋め込み方法は限
定されないが、例えば、ホールパターン形成後に熱工程
による第１の配線材料５０のリフローを追加したり、図
９に示した如く、高温スパッタリング等によってホール
上部を第２の配線材料５４で閉塞し、その後、加温、加
圧することにより、図１０に示す如く、ホール５６内に
第２の配線材料５４を埋め込むことができる。他にＣＶ
Ｄ法で埋め込んでもよい。埋め込み物質としては、アル
ミニウム、銅、タングステン、金、プラチナ、チタンナ
イトライド等が考えられるが、材料はデバイス特性から
の要請により決定され、埋め込み方法は、埋め込み材料
の物性との相性によって決定される。
【００２３】ホール５６内を埋め込んだ後は、例えばＣ
ＭＰ装置を用いた２重ダマシンプロセスにより、図１１
に示す如く、配線５８及び接続プラグ６０が形成され
る。
ＭＰ装置を用いた２重ダマシンプロセスにより、図１１
に示す如く、配線５８及び接続プラグ６０が形成され
る。
【００２４】本発明は、実施形態における配線材料、配
線構造（単層／積層）、下層への接続孔形成方法、接続
孔内埋め込み物質、平坦化方法、配線溝のエッチング方
法等に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。
線構造（単層／積層）、下層への接続孔形成方法、接続
孔内埋め込み物質、平坦化方法、配線溝のエッチング方
法等に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。
【００２５】
【発明の効果】本発明においては、従来の２重ダマシン
法と異なり、最初に配線形成部の溝を例えばエッチング
工程により形成するため、その後のホールパターニング
の際に、ホール内の堆積物による問題を生じることがな
い。更に、ホールと配線溝を独立して開口するため、２
重ダマシン法の際に生じる配線溝からホール内への反応
生成物の付着による接続不良や、ホール底の二重エッチ
ングによるダメージや、コンタクトエッチングの場合、
拡散層ができて接続抵抗が上昇する等の問題がない。
又、バイレベルダマシン法のように、ホール形状制御
と、レジスト選択値制御と、オーバーエッチング率制御
（層間膜厚変動対応）等、複数のトレードオフ関係によ
りプロセスマージンが狭くなるという問題もない。
法と異なり、最初に配線形成部の溝を例えばエッチング
工程により形成するため、その後のホールパターニング
の際に、ホール内の堆積物による問題を生じることがな
い。更に、ホールと配線溝を独立して開口するため、２
重ダマシン法の際に生じる配線溝からホール内への反応
生成物の付着による接続不良や、ホール底の二重エッチ
ングによるダメージや、コンタクトエッチングの場合、
拡散層ができて接続抵抗が上昇する等の問題がない。
又、バイレベルダマシン法のように、ホール形状制御
と、レジスト選択値制御と、オーバーエッチング率制御
（層間膜厚変動対応）等、複数のトレードオフ関係によ
りプロセスマージンが狭くなるという問題もない。
【図１】従来の二重ダマシン法の工程を示す断面図
【図２】前記２重ダマシン法の問題点を説明するための
断面図
断面図
【図３】従来のバイレベルダマシン法で用いられるレチ
クルの形状を示す斜視図
クルの形状を示す斜視図
【図４】同じくバイレベルダマシン法の工程を示す断面
図
図
【図５】本発明の実施形態における配線溝を形成する方
法を説明するための断面図
法を説明するための断面図
【図６】同じく配線溝形成後の状態を示す断面図
【図７】同じく第１の配線材料の上に接続孔レジストマ
スクを形成した状態を示す断面図
スクを形成した状態を示す断面図
【図８】同じく第１の配線材料と層間絶縁膜を一貫する
接続孔を形成した状態を示す断面図
接続孔を形成した状態を示す断面図
【図９】同じく接続孔の上部を第２の配線材料で塞いだ
状態を示す断面図
状態を示す断面図
【図１０】同じく接続孔内に第２の配線材料を流し込ん
だ状態を示す断面図
だ状態を示す断面図
【図１１】同じく本発明による処理が終了した後の状態
を示す断面図
を示す断面図
３０…基板 ３２…半導体素子 ４４…層間絶縁膜 ４６…配線溝レジストマスク ４８…配線溝 ５０、５４…配線材料 ５２…接続孔レジストマスク ５６…接続孔（ホール） ５８…配線 ６０…接続プラグ
Claims (3)
- 【請求項１】下層と上層配線が、これらを分離する層間
絶縁膜に形成される接続孔によって連結される半導体装
置の配線形成方法において、 前記層間絶縁膜に対し、下層への接続孔形成以前に配線
溝を形成する工程と、該配線溝を配線材料で覆う工程
と、 該配線材料と層間絶縁膜を一貫して、下層への接続孔を
形成する工程と、 該接続孔及び配線溝内に配線材料を埋め込んだ後、上層
配線を形成する工程と、を含むことを特徴とする半導体
装置の配線形成方法。 - 【請求項２】請求項１において、前記配線溝の断面テー
パ角を、６０°以上９０°未満としたことを特徴とする
半導体装置の配線形成方法。 - 【請求項３】請求項１において、前記接続孔及び配線溝
内に配線材料を埋め込む際に、接続孔のパターン形成後
に接続孔上部を配線材料で閉塞し、その後、加温、加圧
することにより、接続孔及び配線溝内に配線材料を埋め
込むようにしたことを特徴とする半導体装置の配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27318896A JPH10125774A (ja) | 1996-10-16 | 1996-10-16 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27318896A JPH10125774A (ja) | 1996-10-16 | 1996-10-16 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125774A true JPH10125774A (ja) | 1998-05-15 |
Family
ID=17524333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27318896A Pending JPH10125774A (ja) | 1996-10-16 | 1996-10-16 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125774A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664181B2 (en) | 2001-12-07 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2010192646A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-10-16 JP JP27318896A patent/JPH10125774A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664181B2 (en) | 2001-12-07 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2010192646A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1102315B1 (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure | |
| US5854140A (en) | Method of making an aluminum contact | |
| US5726100A (en) | Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask | |
| US6074942A (en) | Method for forming a dual damascene contact and interconnect | |
| JP4094073B2 (ja) | 半導体装置を製作する方法 | |
| US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
| US5776833A (en) | Method for forming metal plug | |
| US5591673A (en) | Tungsten stud process for stacked via applications | |
| US5663108A (en) | Optimized metal pillar via process | |
| US6593223B1 (en) | Method of forming dual damascene structure | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| US6458284B1 (en) | Method of etching and etch mask | |
| US6849536B2 (en) | Inter-metal dielectric patterns and method of forming the same | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| US20020050645A1 (en) | Method of forming dual damascene structure | |
| JP3403058B2 (ja) | 配線形成方法 | |
| US6180537B1 (en) | Method of fabricating dielectric layer in alignment marker area | |
| KR100366171B1 (ko) | 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법 | |
| US20040005783A1 (en) | Method of reworking tungsten particle contaminated semiconductor wafers | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| JPH10125774A (ja) | 半導体装置の配線形成方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |