JPH1012485A - Method for forming electrode of electronic part and electrode forming mask - Google Patents
Method for forming electrode of electronic part and electrode forming maskInfo
- Publication number
- JPH1012485A JPH1012485A JP8159488A JP15948896A JPH1012485A JP H1012485 A JPH1012485 A JP H1012485A JP 8159488 A JP8159488 A JP 8159488A JP 15948896 A JP15948896 A JP 15948896A JP H1012485 A JPH1012485 A JP H1012485A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mask
- forming
- main surface
- electrode forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
- Physical Vapour Deposition (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、電子部品の電極
形成方法、およびこの方法を実施するときに用いられる
電極形成用マスクに関するもので、特に、電極を形成す
べき電極形成面の全域に電極を形成するための技術に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an electrode of an electronic component and a mask for forming an electrode used when the method is carried out. The present invention relates to a technique for forming the
【0002】[0002]
【従来の技術】この発明にとって興味ある電子部品とし
て、たとえば、セラミック誘電体を用いた高圧用コンデ
ンサがある。2. Description of the Related Art An electronic component of interest to the present invention is, for example, a high-voltage capacitor using a ceramic dielectric.
【0003】図3には、このような高圧用コンデンサ1
の典型的な断面構造が示されている。高圧用コンデンサ
1は、たとえば円板状のセラミック誘電体2を備え、誘
電体2の両主面3および4上には、互いに対向する電極
5および6が形成される。また、電極5および6には、
必要に応じて、リード端子7および8がそれぞれ接続さ
れる。FIG. 3 shows such a high-voltage capacitor 1.
Is shown. The high-voltage capacitor 1 includes, for example, a disk-shaped ceramic dielectric 2, and opposing electrodes 5 and 6 are formed on both main surfaces 3 and 4 of the dielectric 2. The electrodes 5 and 6 have
The lead terminals 7 and 8 are connected as necessary.
【0004】図4には、電極5および6の端縁部分が拡
大されて示されている。上述した電極5および6は、多
くの場合、導電ペーストの印刷により形成される。この
ように電極5および6が印刷により形成されるとき、図
4に実線で示されているように、主面3および4の各エ
ッジにまで届くようには形成されないのが通常である。
なぜなら、図4において想像線で示すように、電極5お
よび6を主面3および4の各エッジにまで届くように主
面3および4の全域にわたって形成しようとすれば、導
電ペーストの垂れが誘電体2の周面において生じやすい
ためである。FIG. 4 shows an enlarged view of the edge portions of the electrodes 5 and 6. The electrodes 5 and 6 described above are often formed by printing a conductive paste. When the electrodes 5 and 6 are thus formed by printing, they are not usually formed so as to reach the respective edges of the main surfaces 3 and 4 as shown by the solid lines in FIG.
This is because, as shown by the imaginary line in FIG. 4, if the electrodes 5 and 6 are formed over the entire area of the main surfaces 3 and 4 so as to reach the respective edges of the main surfaces 3 and 4, dripping of the conductive paste causes dielectric This is because it is likely to occur on the peripheral surface of the body 2.
【0005】しかしながら、コンデンサ1が高圧用に向
けられることを考慮した場合、電極5および6を主面3
および4の各エッジにまで届くように主面3および4の
全域にわたって形成する方が好ましい。なぜなら、コン
デンサ1を高圧下で使用するとき、電極5および6の端
縁部分に電気力線が集中する結果、この部分での電界強
度が高くなり、誘電体2中における電極5および6の端
縁部分を結ぶ線上で破壊が生じることがあるが、電極5
および6が主面3および4の各エッジにまで届くように
形成されていると、電極5および6の端縁部分を結ぶ線
上には、誘電体2より低い比誘電率を有する空気が存在
するようになり、耐電圧性がより高められるためであ
る。However, considering that the capacitor 1 is oriented for high voltage, the electrodes 5 and 6 are
It is preferable to form over the entire area of main surfaces 3 and 4 so as to reach the respective edges of. This is because, when the capacitor 1 is used under high pressure, the lines of electric force concentrate on the edge portions of the electrodes 5 and 6, so that the electric field strength at this portion increases, and the ends of the electrodes 5 and 6 in the dielectric 2 become large. Destruction may occur on the line connecting the edge portions.
And 6 are formed so as to reach the edges of main surfaces 3 and 4, air having a relative dielectric constant lower than that of dielectric 2 exists on the line connecting the edge portions of electrodes 5 and 6. As a result, the withstand voltage can be further improved.
【0006】[0006]
【発明が解決しようとする課題】そのため、図4に想像
線で示すように、セラミック誘電体2の主面3および4
の全域に良好かつ能率的に電極5および6を形成し得る
方法の実現が望まれる。Therefore, as shown by the imaginary line in FIG. 4, the main surfaces 3 and 4 of the ceramic dielectric 2 are formed.
It is desired to realize a method capable of forming the electrodes 5 and 6 satisfactorily and efficiently over the entire region.
【0007】そこで、無電解めっきによりセラミック誘
電体2の全面に導電膜を形成した後、主面3および4以
外の領域に形成された導電膜を研磨により除去すること
が考えられる。しかしながら、この方法では、研磨工程
のため、生産性を低下させるだけでなく、研磨により誘
電体2に機械的損傷が生じる可能性が高く、特にコンデ
ンサ1が高圧用である場合、このような機械的損傷は致
命的欠陥となってしまう。Therefore, after forming a conductive film on the entire surface of the ceramic dielectric 2 by electroless plating, it is conceivable to remove the conductive film formed in regions other than the main surfaces 3 and 4 by polishing. However, according to this method, not only the productivity is reduced due to the polishing step, but also there is a high possibility that the dielectric 2 is mechanically damaged by the polishing. Particularly, when the capacitor 1 is used for a high voltage, such a machine is used. Damage is a fatal defect.
【0008】また、マスクを用いて、スパッタリングの
ような乾式めっきにより主面3および4上に選択的に電
極5および6を形成することも考えられる。この場合、
主面3および4の全域に電極5および6を形成するため
には、用いられるマスクは、主面3および4の各々の全
域を露出させるものでありながら、誘電体2の他の面上
には導電性粒子が届かないようにするため、このような
他の面に密着するものでなければならない。It is also conceivable to selectively form electrodes 5 and 6 on main surfaces 3 and 4 by dry plating such as sputtering using a mask. in this case,
In order to form the electrodes 5 and 6 over the main surfaces 3 and 4, the mask used is to expose the entire surface of each of the main surfaces 3 and 4, while keeping the mask on the other surface of the dielectric 2. Must be in close contact with such other surfaces to prevent the conductive particles from reaching.
【0009】しかしながら、このように、誘電体2の主
面3および4以外の面にマスクを密着させるには、誘電
体2およびマスクの双方に対して極めて高い寸法精度が
要求される。実際には、このような高い寸法精度で誘電
体2およびマスクを用意することは極めて困難であり、
誘電体2の主面3および4以外の面上にも導電性粒子が
届くことが多く、前述した無電解めっきの場合と同様、
不要部分での導電膜の除去のため、研磨に頼らなければ
ならない。したがって、この場合にも、研磨工程のた
め、生産性を低下させるだけでなく、研磨により誘電体
2に機械的損傷が生じる可能性が高く、特にコンデンサ
1が高圧用である場合、このような機械的損傷は致命的
欠陥となってしまう、という問題に遭遇する。However, in order to make the mask adhere to the surfaces other than the main surfaces 3 and 4 of the dielectric 2 as described above, extremely high dimensional accuracy is required for both the dielectric 2 and the mask. Actually, it is extremely difficult to prepare the dielectric 2 and the mask with such high dimensional accuracy,
In many cases, the conductive particles reach surfaces other than the main surfaces 3 and 4 of the dielectric 2, and similarly to the case of the above-described electroless plating,
In order to remove the conductive film in unnecessary portions, polishing must be performed. Therefore, also in this case, because of the polishing step, not only the productivity is lowered, but also there is a high possibility that the dielectric 2 is mechanically damaged by polishing. The problem is encountered that mechanical damage is a fatal defect.
【0010】そこで、この発明の目的は、乾式めっきを
適用しながら、電極を形成すべき電極形成面の全域に電
極を形成する場合において、電極形成面以外の領域には
導電性粒子が確実に届かないようにして、研磨等の後処
理を不要とすることができる、電子部品の電極形成方法
およびこの方法において用いられる電極形成用マスクを
提供しようとすることである。Therefore, an object of the present invention is to provide a method for forming an electrode over the entire area on which an electrode is to be formed while applying dry plating. An object of the present invention is to provide a method for forming an electrode of an electronic component and a mask for forming an electrode used in the method, which can prevent post-treatment such as polishing so that the electrode does not reach the surface.
【0011】[0011]
【課題を解決するための手段】この発明は、まず、電子
部品の電極を形成すべき電極形成面に電極を形成する方
法に向けられるものであって、上述した技術的課題を解
決するため、次のような構成を備えることを特徴として
いる。SUMMARY OF THE INVENTION The present invention is directed to a method for forming an electrode on an electrode forming surface on which an electrode of an electronic component is to be formed. It is characterized by having the following configuration.
【0012】すなわち、電極形成面の全域を露出させな
がらこの電極形成面のエッジの全周に接触するテーパ面
を有するマスクが用意される。次いで、電極形成面の全
域を露出させた状態でテーパ面を電極形成面のエッジの
全周に接触させるように、マスクが電子部品に対して位
置決めされる。そして、その状態で、電極形成面に向か
って乾式めっきが施され、電極形成面の全域に電極が形
成される。That is, a mask having a tapered surface that is in contact with the entire periphery of the edge of the electrode forming surface while exposing the entire region of the electrode forming surface is prepared. Next, the mask is positioned with respect to the electronic component such that the tapered surface is brought into contact with the entire periphery of the edge of the electrode forming surface while exposing the entire region of the electrode forming surface. Then, in that state, dry plating is performed toward the electrode forming surface, and the electrode is formed over the entire area of the electrode forming surface.
【0013】この発明は、また、上述の方法を実施する
ために用いられる電極形成用マスクすなわち、電子部品
の電極を形成すべき電極形成面の全域に乾式めっきによ
り電極を形成するときに用いられる電極形成用マスクに
も向けられる。この電極形成用マスクは、電極形成面の
全域を露出させながら電極形成面のエッジの全周に接触
するテーパ面が形成されたことを特徴としている。The present invention is also used for forming an electrode by dry plating over the entire area of an electrode forming surface on which an electrode of an electronic component is to be formed, ie, an electrode forming mask used to carry out the above method. It is also directed to an electrode forming mask. This electrode forming mask is characterized in that a tapered surface is formed which contacts the entire periphery of the edge of the electrode forming surface while exposing the entire area of the electrode forming surface.
【0014】[0014]
【発明の実施の形態】図1は、この発明の一実施形態に
よる電子部品の電極形成方法を実施している状態を示す
図解的正面図である。この実施形態は、コンデンサの電
極形成方法に向けられるものである。FIG. 1 is a schematic front view showing a state in which an electrode forming method for an electronic component according to an embodiment of the present invention is performed. This embodiment is directed to a method for forming an electrode of a capacitor.
【0015】図1には、コンデンサのためのセラミック
誘電体9が図示されている。誘電体9は、円板状であ
り、その両主面10および11が電極を形成すべき電極
形成面となる。図1には、一方の主面10に電極12を
乾式めっきの一例としてのスパッタリングにより形成す
る工程が示されている。FIG. 1 shows a ceramic dielectric 9 for a capacitor. The dielectric 9 has a disk shape, and both main surfaces 10 and 11 are electrode forming surfaces on which electrodes are to be formed. FIG. 1 shows a step of forming an electrode 12 on one main surface 10 by sputtering as an example of dry plating.
【0016】主面10に電極12を形成するため、主面
10の全域を露出させながら主面10のエッジ13の全
周に接触するテーパ面14を有するマスク15が用意さ
れる。このマスク15は、主面10の全域を露出させた
状態でテーパ面14を主面10のエッジ13の全周に接
触させるように、誘電体9に対して位置決めされる。In order to form the electrode 12 on the main surface 10, a mask 15 having a tapered surface 14 which is in contact with the entire periphery of the edge 13 of the main surface 10 while exposing the entire area of the main surface 10 is prepared. The mask 15 is positioned with respect to the dielectric 9 such that the tapered surface 14 contacts the entire periphery of the edge 13 of the main surface 10 in a state where the entire region of the main surface 10 is exposed.
【0017】上述の状態で、主面10に対向するよう
に、ターゲット16が配置され、スパッタリングが実施
される。このとき、ターゲット16と対向する状態を維
持しながら、複数組の誘電体9およびマスク15を搬送
しつつ、スパッタリングを連続的に実施するようにして
もよい。上述のスパッタリングの実施によって、主面1
0およびマスク15のターゲット16側の面上に導電膜
17が成膜される。この導電膜17のうち、主面10上
に形成された部分が電極12となる。ターゲット16か
ら主面10に至る直線経路は、マスク15が主面10の
周縁部においてオーバラップするので、この部分におい
てマスク15によって遮られることになるが、スパッタ
リング粒子の回り込みが生じるため、主面10の全域に
わたって電極12が有利に形成されることができる。In the above state, the target 16 is arranged so as to face the main surface 10, and sputtering is performed. At this time, the sputtering may be continuously performed while the plurality of sets of the dielectrics 9 and the masks 15 are transported while maintaining the state of facing the target 16. By performing the above-described sputtering, the main surface 1
A conductive film 17 is formed on the surface of the mask 15 on the side of the target 16. The portion of the conductive film 17 formed on the main surface 10 becomes the electrode 12. The straight path from the target 16 to the main surface 10 is interrupted by the mask 15 at this portion because the mask 15 overlaps at the peripheral portion of the main surface 10. The electrode 12 can advantageously be formed over the entire area of the ten.
【0018】上述のようにして、主面10上への電極1
2の形成を終えたとき、誘電体9は裏返され、他方の主
面11をターゲット16に向けた状態で誘電体9がマス
ク15に位置決めされ、同様のスパッタリングが再び実
施される。これによって、主面10および11の各全域
に電極12が形成されたコンデンサが得られる。As described above, the electrode 1 on the main surface 10
When the formation of 2 is completed, the dielectric 9 is turned over, the dielectric 9 is positioned on the mask 15 with the other main surface 11 facing the target 16, and the same sputtering is performed again. As a result, a capacitor in which the electrode 12 is formed over the entire area of each of the main surfaces 10 and 11 is obtained.
【0019】マスク15のテーパ面14の角度、および
マスク15のオーバラップ量は、成膜時の条件、たとえ
ば、成膜レート、ターゲット材料、電極形成面とターゲ
ットとの距離、搬送スピード等を考慮して決められる。The angle of the tapered surface 14 of the mask 15 and the amount of overlap of the mask 15 are determined in consideration of film forming conditions such as a film forming rate, a target material, a distance between an electrode forming surface and a target, and a transfer speed. It is decided.
【0020】図2は、この発明の他の実施形態による電
子部品の電極形成方法を実施している状態を示す図解的
正面図である。図2には、図1に示した要素に相当する
多くの要素が示されているので、対応する要素には同様
の参照符号を付し、重複する説明は省略する。図2に示
した実施形態も、コンデンサの電極をスパッタリングに
より形成する方法に向けられるものである。FIG. 2 is a schematic front view showing a state in which an electrode forming method for an electronic component according to another embodiment of the present invention is performed. FIG. 2 shows many elements corresponding to the elements shown in FIG. 1, and corresponding elements are denoted by the same reference numerals, and redundant description will be omitted. The embodiment shown in FIG. 2 is also directed to a method for forming a capacitor electrode by sputtering.
【0021】図2に示すように、マスク15とともに、
もう1つのマスク18が用意される。このマスク18
は、主面11に電極19を形成するため、主面11の全
域を露出させながら主面11のエッジ20の全周に接触
するテーパ面21を有している。As shown in FIG. 2, together with the mask 15,
Another mask 18 is prepared. This mask 18
Has a tapered surface 21 that contacts the entire periphery of the edge 20 of the main surface 11 while exposing the entire area of the main surface 11 in order to form the electrode 19 on the main surface 11.
【0022】マスク15は、前述した実施形態の場合と
同様、主面10の全域を露出させた状態でテーパ面14
を主面10のエッジ13の全周に接触させるように、誘
電体9に対して位置決めされ、他方、マスク18は、主
面11の全域を露出させた状態でテーパ面21を主面1
1のエッジ20の全周に接触させるように、誘電体9に
対して位置決めされる。As in the case of the above-described embodiment, the mask 15 has the tapered surface 14 with the entire main surface 10 exposed.
Is positioned with respect to the dielectric 9 so as to contact the entire periphery of the edge 13 of the main surface 10, while the mask 18 is configured such that the tapered surface 21 exposes the entire surface of the main surface 11 to the tapered surface 21.
It is positioned with respect to the dielectric 9 so as to be in contact with the entire periphery of the edge 20 of the first.
【0023】この状態で、主面10に対向するように、
ターゲット16が配置されるとともに、主面11に対向
するように、ターゲット22が配置され、スパッタリン
グが実施される。これによって、主面10およびマスク
15のターゲット16側の面上に導電膜17が成膜され
るとともに、主面11およびマスク18のターゲット2
2側の面上に導電膜23が成膜される。これら導電膜1
7および23のうち、主面10上に形成された部分が電
極12となり、主面11上に形成された部分が電極19
となる。In this state, facing the main surface 10,
While the target 16 is arranged, the target 22 is arranged so as to face the main surface 11, and sputtering is performed. Thus, the conductive film 17 is formed on the main surface 10 and the surface of the mask 15 on the target 16 side, and the main surface 11 and the target 2 on the mask 18 are formed.
A conductive film 23 is formed on the two surfaces. These conductive films 1
7 and 23, the portion formed on the main surface 10 is the electrode 12, and the portion formed on the main surface 11 is the electrode 19.
Becomes
【0024】このようにして、この実施形態によれば、
主面10および11の各全域に電極12および19を同
時に形成することができる。Thus, according to this embodiment,
The electrodes 12 and 19 can be simultaneously formed on the entire main surfaces 10 and 11.
【0025】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の実施形態が可能である。As described above, the present invention has been described in relation to the illustrated embodiment.
Various embodiments are possible.
【0026】たとえば、この発明が適用される電子部品
の形状、電子部品に備える電極形成面の形状または位
置、等は、所望に応じて任意に変更することができる。
たとえば、電子部品の形状は、図示した実施形態のよう
に、円板状でなくてもよく、たとえば円柱状あるいは直
方体状であってもよい。また、電極形成面は、電子部品
の両主面である必要はなく、一方の主面のみであって
も、あるいは主面以外の面であってもよい。For example, the shape of an electronic component to which the present invention is applied, the shape or position of an electrode forming surface provided on the electronic component, and the like can be arbitrarily changed as desired.
For example, the shape of the electronic component need not be a disk as in the illustrated embodiment, but may be, for example, a column or a rectangular parallelepiped. Further, the electrode formation surface does not need to be both main surfaces of the electronic component, and may be only one main surface or a surface other than the main surface.
【0027】また、上述した実施形態では、乾式めっき
として、スパッタリングを適用していたが、その他、蒸
着、イオンプレーティング等も同様に適用することがで
きる。In the above-described embodiment, sputtering is applied as dry plating, but other methods such as vapor deposition and ion plating can also be applied.
【0028】また、この発明は、コンデンサに限らず、
たとえばバリスタ等の他の電子部品のための電極を形成
する方法にも適用することができる。The present invention is not limited to capacitors,
For example, the present invention can be applied to a method of forming an electrode for another electronic component such as a varistor.
【0029】[0029]
【発明の効果】このように、この発明によれば、電極形
成面の全域を露出させながらこの電極形成面のエッジの
全周に接触するテーパ面を有する電極形成用マスクが用
いられる。したがって、テーパ面の延びる範囲内で電極
形成面のエッジをテーパ面に接触させることができるの
で、電極形成面およびマスク間の寸法精度がそれほど高
くなくてもよく、そのため、比較的安価にマスクを得る
ことができる。As described above, according to the present invention, an electrode forming mask having a tapered surface that is in contact with the entire periphery of the edge of the electrode forming surface while exposing the entire area of the electrode forming surface is used. Therefore, the edge of the electrode forming surface can be brought into contact with the tapered surface within the range in which the tapered surface extends, so that the dimensional accuracy between the electrode forming surface and the mask does not need to be so high, so that the mask can be formed relatively inexpensively. Obtainable.
【0030】また、マスクのテーパ面と電極形成面のエ
ッジとの接触は、エッジがテーパ面に食い込むような態
様となるので、これらの接触により確実な密着状態を得
ることができる。したがって、乾式めっき工程におい
て、電極形成面以外の部分に導電性粒子が届くことを確
実に防止できるので、不要部分へ堆積された導電性粒子
の除去のための研磨等の後処理が不要となる。そのた
め、生産性が向上するとともに、機械的損傷が生じ得る
原因が除去され、得られた電子部品の信頼性を高めるこ
とができる。Further, since the contact between the tapered surface of the mask and the edge of the electrode forming surface is such that the edge bites into the tapered surface, a reliable contact state can be obtained by these contacts. Therefore, in the dry plating process, the conductive particles can be reliably prevented from reaching parts other than the electrode forming surface, and post-processing such as polishing for removing the conductive particles deposited on unnecessary parts is not required. . For this reason, productivity is improved, and a cause that may cause mechanical damage is removed, so that the reliability of the obtained electronic component can be improved.
【0031】たとえば、この発明が高圧用コンデンサの
電極形成に対して適用されたとき、電極形成面全域に電
極を形成でき、しかも後処理による機械的損傷にも遭遇
しないので、耐電圧性の高いコンデンサを得ることがで
きる。For example, when the present invention is applied to the formation of electrodes of a high-voltage capacitor, electrodes can be formed on the entire surface of the electrode formation surface, and no mechanical damage is caused by post-processing. A capacitor can be obtained.
【図1】この発明の一実施形態による電子部品の電極形
成方法を実施している状態を図解的に示す正面図であ
る。FIG. 1 is a front view schematically showing a state in which a method for forming an electrode of an electronic component according to an embodiment of the present invention is being performed.
【図2】この発明の他の実施形態による電子部品の電極
形成方法を実施している状態を図解的に示す正面図であ
る。FIG. 2 is a front view schematically illustrating a state in which an electrode forming method for an electronic component according to another embodiment of the present invention is being performed.
【図3】この発明にとって興味ある高圧用コンデンサ1
を示す断面図である。FIG. 3 shows a high-voltage capacitor 1 of interest to the present invention.
FIG.
【図4】図3に示したコンデンサ1の一部を拡大して示
す断面図である。FIG. 4 is a cross-sectional view showing a part of the capacitor 1 shown in FIG. 3 in an enlarged manner.
9 セラミック誘電体 10,11 主面(電極形成面) 12,19 電極 13,20 エッジ 14,21 テーパ面 15,18 マスク 16,22 ターゲット 17,23 導電膜 9 Ceramic dielectric 10, 11 Main surface (electrode formation surface) 12, 19 Electrode 13, 20 Edge 14, 21 Tapered surface 15, 18 Mask 16, 22 Target 17, 23 Conductive film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永島 満 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 大菅 信義 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Mitsuru Nagashima 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Inside Murata Manufacturing Co., Ltd. (72) Nobuyoshi Osuga 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Murata Manufacturing
Claims (2)
に電極を形成する方法であって、 前記電極形成面の全域を露出させながら前記電極形成面
のエッジの全周に接触するテーパ面を有するマスクを用
意し、 前記電極形成面の全域を露出させた状態で前記テーパ面
を前記電極形成面のエッジの全周に接触させるように、
前記マスクを前記電子部品に対して位置決めし、 その状態で、前記電極形成面に向かって乾式めっきを施
し、当該電極形成面の全域に電極を形成する、各工程を
備える、電子部品の電極形成方法。1. A method for forming an electrode on an electrode forming surface on which an electrode of an electronic component is to be formed, wherein a tapered surface that contacts the entire periphery of an edge of the electrode forming surface while exposing the entire area of the electrode forming surface. Prepare a mask having, so that the tapered surface in contact with the entire periphery of the edge of the electrode forming surface in a state where the entire area of the electrode forming surface is exposed,
Positioning the mask with respect to the electronic component, performing dry plating toward the electrode forming surface in that state, and forming electrodes over the entire electrode forming surface, comprising the steps of: Method.
の全域に乾式めっきにより電極を形成するときに用いら
れる電極形成用マスクであって、 前記電極形成面の全域を露出させながら前記電極形成面
のエッジの全周に接触するテーパ面が形成されたことを
特徴とする、電極形成用マスク。2. An electrode forming mask for use in forming an electrode by dry plating over an entire area of an electrode forming surface on which an electrode of an electronic component is to be formed, wherein the electrode is exposed while exposing the entire area of the electrode forming surface. An electrode forming mask, wherein a tapered surface is formed so as to be in contact with the entire periphery of an edge of a forming surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15948896A JP3204096B2 (en) | 1996-06-20 | 1996-06-20 | Electrode forming method for electronic component and electrode forming mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15948896A JP3204096B2 (en) | 1996-06-20 | 1996-06-20 | Electrode forming method for electronic component and electrode forming mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1012485A true JPH1012485A (en) | 1998-01-16 |
JP3204096B2 JP3204096B2 (en) | 2001-09-04 |
Family
ID=15694871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15948896A Expired - Lifetime JP3204096B2 (en) | 1996-06-20 | 1996-06-20 | Electrode forming method for electronic component and electrode forming mask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3204096B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895349A (en) * | 2015-02-13 | 2016-08-24 | 株式会社村田制作所 | Method For Manufacturing Electronic Component |
CN107680804A (en) * | 2017-09-26 | 2018-02-09 | 北京智罗盘智能电气有限公司 | A kind of tubulose high voltage ceramic capacitor with umbrella skirt construction |
-
1996
- 1996-06-20 JP JP15948896A patent/JP3204096B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895349A (en) * | 2015-02-13 | 2016-08-24 | 株式会社村田制作所 | Method For Manufacturing Electronic Component |
CN105895349B (en) * | 2015-02-13 | 2018-06-19 | 株式会社村田制作所 | The manufacturing method of electronic unit |
CN107680804A (en) * | 2017-09-26 | 2018-02-09 | 北京智罗盘智能电气有限公司 | A kind of tubulose high voltage ceramic capacitor with umbrella skirt construction |
Also Published As
Publication number | Publication date |
---|---|
JP3204096B2 (en) | 2001-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7251119B2 (en) | Multilayer chip capacitor and method for manufacturing the same | |
JPS5815219A (en) | Chip capacitor | |
JP2535441B2 (en) | Manufacturing method of chip resistor | |
JP3204096B2 (en) | Electrode forming method for electronic component and electrode forming mask | |
JPH06224073A (en) | Manufacture of multilayer ceramic capacitor | |
JPH03286514A (en) | Film winding method for metallized film capacitor | |
US5877828A (en) | Substrate for liquid crystal display element and method for manufacturing liquid crystal display element using the substrate | |
US4163315A (en) | Method for forming universal film resistors | |
JPH08236302A (en) | Structure of chip type resistor | |
JP4296628B2 (en) | Manufacturing method of flexible printed wiring board | |
JP3772270B2 (en) | Small electronic component manufacturing method and chip resistor | |
JPH118457A (en) | Manufacture of thin-film circuit substrate | |
JPH0998043A (en) | Surface acoustic wave device and its production | |
JP7270386B2 (en) | Chip-shaped metal resistor and its manufacturing method | |
JPH11111513A (en) | Manufacture of chip resistor | |
US3765937A (en) | Method of making thin film devices | |
JP2002208502A (en) | Chip resistor unit and method of manufacturing the same | |
JPH0224170Y2 (en) | ||
JP2963420B2 (en) | Square chip electronic components | |
JP2518191B2 (en) | Electronic component manufacturing method | |
JPH0669061A (en) | Surface mount component | |
JP2000004022A (en) | Method of producing thin-film transistor | |
JPH09270333A (en) | Thin film chip element and manufacturing method thereof | |
JP3351031B2 (en) | Printed circuit board inspection method and apparatus | |
JPH0870230A (en) | Production of piezoelectric component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |