JP2535441B2 - Manufacturing method of chip resistor - Google Patents

Manufacturing method of chip resistor

Info

Publication number
JP2535441B2
JP2535441B2 JP2220568A JP22056890A JP2535441B2 JP 2535441 B2 JP2535441 B2 JP 2535441B2 JP 2220568 A JP2220568 A JP 2220568A JP 22056890 A JP22056890 A JP 22056890A JP 2535441 B2 JP2535441 B2 JP 2535441B2
Authority
JP
Japan
Prior art keywords
film
electrode
insulating substrate
auxiliary
cover coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2220568A
Other languages
Japanese (ja)
Other versions
JPH04102302A (en
Inventor
眞人 土井
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2220568A priority Critical patent/JP2535441B2/en
Publication of JPH04102302A publication Critical patent/JPH04102302A/en
Application granted granted Critical
Publication of JP2535441B2 publication Critical patent/JP2535441B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チップ型の絶縁基板の上面に抵抗膜を形成
して成るチップ型抵抗器の製造方法に関するものであ
る。
TECHNICAL FIELD The present invention relates to a method for manufacturing a chip-type resistor formed by forming a resistance film on the upper surface of a chip-type insulating substrate.

〔従来の技術〕[Conventional technology]

従来、この種のチップ型抵抗器1を製造するには、 .先づ、第10図に示すように、チップ型絶縁基板2の
上面における左右両端部に、上面電極膜3を、その材料
ペーストの塗着及び乾燥・焼成にて形成する。
Conventionally, in order to manufacture this type of chip resistor 1, First, as shown in FIG. 10, the upper surface electrode films 3 are formed on the left and right ends of the upper surface of the chip-type insulating substrate 2 by applying the material paste and drying / baking.

.前記絶縁基板2の上面に、第11図に示すように、抵
抗膜4を、当該抵抗膜4における両端が前記両上面電極
膜3に一部だけ重なるようにして、その材料ペーストの
塗着及び乾燥・焼成にて形成する。
. As shown in FIG. 11, a resistance film 4 is formed on the upper surface of the insulating substrate 2 so that both ends of the resistance film 4 partially overlap the upper surface electrode films 3 and the material paste is applied and It is formed by drying and baking.

.前記絶縁基板2の上面に、第12図に示すように、一
次カバーコート5を、前記抵抗膜4の全体を覆うよう
に、その材料ペーストの塗着及び乾燥・焼成にて形成す
る。
. As shown in FIG. 12, a primary cover coat 5 is formed on the upper surface of the insulating substrate 2 so as to cover the entire resistance film 4 by applying the material paste and drying / baking.

.前記一次のカバーコート5及び前記抵抗膜4に、第
12図に二点鎖線で示すように、レーザ等によってトリミ
ング溝6を施すことによって、前記抵抗膜4における全
抵抗値が所定抵抗値の範囲内に入るように調節する。
. The primary cover coat 5 and the resistive film 4 are
As shown by a chain double-dashed line in FIG. 12, a trimming groove 6 is formed by a laser or the like so that the total resistance value of the resistance film 4 is adjusted to fall within a predetermined resistance value range.

.前記一次カバーコート5の上面に、第13図に示すよ
うに、二次のカバーコート7を、一次カバーコート5の
全体を覆うように、その材料ペーストの塗着及び乾燥・
焼成にて形成する。
. As shown in FIG. 13, a secondary cover coat 7 is applied to the upper surface of the primary cover coat 5, and the material paste is applied and dried so as to cover the entire primary cover coat 5.
It is formed by firing.

.前記絶縁基板2の左右両端における端面2aに、第14
図に示すように、端面電極膜8を、前記上面電極膜3に
対して電気的に導通するように、そのその材料ペースト
の塗着及び乾燥・焼成にて形成する。
. On the left and right end surfaces 2a of the insulating substrate 2,
As shown in the drawing, the end face electrode film 8 is formed by applying the material paste and drying and firing the material paste so as to be electrically connected to the upper face electrode film 3.

.次いで、前記両上面電極膜3及び両端面電極膜8の
表面に、金属メッキを施す。
. Then, metal plating is applied to the surfaces of the both upper surface electrode films 3 and both end surface electrode films 8.

と言う製造方法を採用している(例えば、特開昭56−14
8804号公報等)。
This manufacturing method is used (for example, Japanese Patent Laid-Open No. 56-14
No. 8804).

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかし、この従来の製造方法によって製造されたチッ
プ型抵抗器1は、絶縁基板2の上面における抵抗膜4を
覆うカバーコート7の上面が、第15図に示すように、両
上面電極膜3の上面よりも可成り高く突出し、アバーコ
ート7の上面とその両側における両上面電極膜3の上面
との間に大きい段差が出来た形態になっている。
However, in the chip resistor 1 manufactured by this conventional manufacturing method, the upper surface of the cover coat 7 that covers the resistive film 4 on the upper surface of the insulating substrate 2 has the upper surface of the both upper surface electrode films 3 as shown in FIG. It projects considerably higher than the upper surface, and a large step is formed between the upper surface of the aber coat 7 and the upper surfaces of both upper surface electrode films 3 on both sides thereof.

従って、このチップ型抵抗器1を、プリント配線基板
等に対して自動的に搭載すると言う自動マウントに際し
て、当該チップ型抵抗器1を、第15図に示すように、真
空吸着式のコレットAにて吸着するとき、前記コレット
Aが第15図に二点鎖線で示すように横方向に少しずれた
だけで、カバーコート7の上面と上面電極膜3との間に
おける大きい段差のために、吸着できない吸着ミスが発
生したり、持ち上げの途中で落下したりする事態が発生
するという問題があった。
Therefore, when the chip resistor 1 is automatically mounted on a printed wiring board or the like, the chip resistor 1 is mounted on a vacuum suction type collet A as shown in FIG. When the collet A is slightly adsorbed due to a large step between the upper surface of the cover coat 7 and the upper surface electrode film 3, the collet A is slightly displaced in the lateral direction as shown by the chain double-dashed line in FIG. There is a problem in that a suction error that cannot be made occurs or a situation occurs in which the product falls during the lifting process.

また、前記のように、真空吸着式のコレットAにてプ
リント基板に供給したチップ型抵抗器1は、プリント器
板の上面において当該チップ型抵抗器1を、第16図に示
すように、左右一対の位置決め片B1,B2にて左右両側面
から挟み付けることにより、所定の取付け位置に位置決
めするのであるが、この位置決めに際して、チップ型抵
抗器1を、前記両位置決め片B1,B2にて挟み付けたと
き、当該チップ型抵抗器1におけるカバーコート7に対
して両位置決め片B1,B2が直接的に接当するので、当該
カバーコート7に、第16図に二点鎖線で示すような欠け
が発生すると言う問題もある。
Further, as described above, the chip type resistor 1 supplied to the printed circuit board by the vacuum suction type collet A has the chip type resistor 1 on the upper surface of the printed circuit board as shown in FIG. The pair of positioning pieces B1 and B2 pinch the left and right side surfaces to position at a predetermined mounting position. At this time, the chip resistor 1 is sandwiched between the positioning pieces B1 and B2. When attached, both positioning pieces B1 and B2 directly contact the cover coat 7 of the chip resistor 1, so that the cover coat 7 is chipped as shown by the chain double-dashed line in FIG. There is also a problem that occurs.

本発明は、チップ型抵抗器を、前記のような問題が発
生することがない形態で製造する方法を提供することを
技術的課題とするものである。
An object of the present invention is to provide a method for manufacturing a chip resistor in a form that does not cause the above-mentioned problems.

〔課題を解決するための手段〕[Means for solving the problem]

この技術的課題を達成するため本発明の製造方法は、 「チップ型絶縁基板の上面における左右両端部に上面
電極膜を形成する工程と、前記絶縁基板の上面に抵抗膜
を当該抵抗膜の両端が前記両上面電極膜に対して重なる
ように形成する工程と、前記抵抗膜に抵抗値調整のトリ
ミングを施す工程と、前記絶縁基板の左右両端における
端面に端面電極膜を形成する工程と、前記絶縁基板の上
面にカバーコートを前記抵抗膜を覆うように形成する工
程とから成るチップ型抵抗器の製造方法において、 前記両上面電極膜の上面に、適宜膜厚さの補助上面電
極膜を、前記カバーコートを形成したあとに形成し、次
いで、前記端面電極膜を形成したのち、前記両補助上面
電極膜の表面及びこの両端面電極膜の表面に、金属メッ
キを施すことを特徴とする。」 ものである。
In order to achieve this technical problem, the manufacturing method of the present invention comprises: a step of forming upper surface electrode films on the left and right end portions on the upper surface of the chip-type insulating substrate; and a resistive film on the upper surface of the insulating substrate. And a step of forming trimming for adjusting the resistance value of the resistance film, a step of forming end face electrode films on the end faces at the left and right ends of the insulating substrate, In a method of manufacturing a chip-type resistor, which comprises a step of forming a cover coat on the upper surface of an insulating substrate so as to cover the resistance film, an auxiliary upper surface electrode film having an appropriate film thickness on the upper surfaces of the both upper surface electrode films, The method is characterized in that it is formed after forming the cover coat, and then the end face electrode films are formed, and then metal plating is applied to the surfaces of the both auxiliary upper face electrode films and the end face electrode films. "It is intended.

〔発明の作用・効果〕[Functions and effects of the invention]

このように、両上面電極膜の上面に、適宜膜厚さの補
助上面電極膜を形成すると、この補助上面電極膜の表面
に形成した金属メッキ層の上面を、カバーコートの上面
に対して近づけることができ、換言すると、補助上面電
極膜の上面における金属メッキ層の表面と、カバーコー
トの上面との間における段差を、小さくすることができ
るか、或いは殆ど無くすることができるから、このチッ
プ型抵抗器の自動マウントに際して、真空吸着式コレッ
トにて吸着するとき、コレットが横方向にずれても、吸
着ミスが発生したり、持ち上げの途中で落下したりする
ことを確実に防止できるのである。
In this way, when the auxiliary upper surface electrode film having an appropriate film thickness is formed on the upper surfaces of both upper surface electrode films, the upper surface of the metal plating layer formed on the surface of the auxiliary upper surface electrode film is brought closer to the upper surface of the cover coat. In other words, the step between the surface of the metal plating layer on the upper surface of the auxiliary upper electrode film and the upper surface of the cover coat can be made small or can be almost eliminated. When automatically mounting a die-type resistor, when a vacuum suction type collet is used for suction, even if the collet is displaced laterally, it is possible to reliably prevent a suction error or drop during lifting. .

ところで、絶縁基板の上面に、抵抗膜を覆うカバーコ
ートと、上面電極膜に重ねて補助上面電極膜を、絶縁基
板の端面に端面電極膜を各々形成する場合において、例
えば、特開昭60−251603号公報に記載されているよう
に、補助上面電極膜及び端面電極膜の方を、カバーコー
トを形成するよりも前に形成することは、この補助上面
電極膜及び端面電極膜を形成するときに、その余分の材
料ペースト及び/又は欠け片が抵抗膜における抵抗値調
節用トリミング溝に付着して、抵抗膜における全抵抗値
が変化することになるから、全抵抗値が所定抵抗値の範
囲から外れて不良品になる率、つまり、不良品の発生率
が高くなる。
By the way, in the case of forming a cover coat for covering the resistance film on the upper surface of the insulating substrate, an auxiliary upper surface electrode film overlying the upper surface electrode film, and an end surface electrode film on the end surface of the insulating substrate, for example, Japanese Patent Laid-Open No. As described in Japanese Patent No. 251603, forming the auxiliary upper surface electrode film and the end surface electrode film before forming the cover coat means that when forming the auxiliary upper surface electrode film and the end surface electrode film. In addition, since the extra material paste and / or the chipped pieces adhere to the resistance value adjusting trimming groove in the resistance film and the total resistance value in the resistance film changes, the total resistance value falls within the predetermined resistance value range. Therefore, the rate of defective products, that is, the incidence of defective products increases.

これに対して、本発明は、前記したように、補助上面
電極膜及び端面電極膜方を、カバーコートの形成よりも
あとに形成するようにしたもので、これにより、前記補
助上面電極膜及び端面電極膜を形成するときに、その余
分の材料ペースト及び/又は欠け片が抵抗膜における抵
抗値調節用トリミング溝に付着することを、その前に形
成したカバーコートによって確実に阻止できるのであ
る。
On the other hand, according to the present invention, as described above, the auxiliary upper surface electrode film and the end surface electrode film are formed later than the formation of the cover coat. When the end face electrode film is formed, the excess material paste and / or the chipped pieces can be surely prevented from adhering to the resistance value adjusting trimming groove in the resistance film by the cover coat formed before that.

また、「請求項2」に記載したように、両上面電極膜
の上面に、適宜膜厚さの補助上面電極膜を、当該補助上
面電極膜が絶縁基板の幅一杯まで延びるように形成する
ことにより、この両補助上面電極膜の表面及び前記両端
面電極膜の表面に、ニッケル等の金属メッキを施すに際
して、前記両補助上面電極膜における左右両側面にも、
金属メッキ層が形成され、前記両補助上面電極膜におけ
る左右両側面には、絶縁基板における左右両側面から前
記金属メッキ層の厚さ寸法だけ外向きにはみ出す突出部
が造形されることになるから、チップ型抵抗器を、プリ
ント基板上において左右一対の位置決め片にて左右両側
から挟み付けて位置決めするに際して、前記両位置決め
片は、絶縁決板における左右両側面から外向きにはみ出
す前記突出部に対して接当することになり、当該両位置
決め片が、カバーコートに対して直接的に接当すること
を回避でき、このカバーコートに欠けが発生することを
確実に防止できるのである。
Further, as described in "claim 2," an auxiliary upper surface electrode film having an appropriate film thickness is formed on the upper surfaces of both upper surface electrode films so that the auxiliary upper surface electrode film extends to the full width of the insulating substrate. Thus, when metal plating such as nickel is applied to the surfaces of the both auxiliary upper surface electrode films and the surfaces of the both end surface electrode films, both the left and right side surfaces of the both auxiliary upper surface electrode films,
Since the metal plating layer is formed, the left and right side surfaces of the both auxiliary upper surface electrode films are formed with protrusions protruding outward from the left and right side surfaces of the insulating substrate by the thickness dimension of the metal plating layer. When positioning the chip-type resistor by sandwiching it from the left and right sides with a pair of left and right positioning pieces on the printed circuit board, the both positioning pieces are provided on the protruding portion protruding outward from the left and right side surfaces of the insulating plate. Since the two positioning pieces are in contact with each other, it is possible to prevent the both positioning pieces from directly contacting with the cover coat, and it is possible to reliably prevent the occurrence of a chip in the cover coat.

従って、本発明の方法によると、チップ型抵抗器を、
真空吸着式コレットによる吸着に際して吸着ミスが発生
したり持ち上げの途中で落下したりすることがない形態
にして製造することができると共に、その製造に際して
不良品の発生率、ひいては、製造コストを低減できる効
果を有する。
Therefore, according to the method of the present invention, a chip resistor is
The vacuum suction collet can be manufactured in a form that does not cause a suction error during suction and does not drop during lifting, and at the same time, can reduce the occurrence rate of defective products and eventually the manufacturing cost. Have an effect.

特に、「請求項2」の方法によると、前記した効果に
加えて、チップ型抵抗器をプリント基板上においてその
両側から挟み付けて位置決めする場合に、カバーコート
に欠けが発生することを防止できる形態にして製造する
ことができる効果を有する。
In particular, according to the method of "Claim 2", in addition to the effects described above, it is possible to prevent the occurrence of chipping in the cover coat when the chip type resistor is sandwiched and positioned on both sides of the printed circuit board. It has an effect that it can be manufactured in a form.

〔実施例〕〔Example〕

以下、本発明の実施例を図面について説明するに、本
発明の実施例によるチップ型抵抗器10の製造方法は、以
下の順序による。
An embodiment of the present invention will be described below with reference to the drawings. A method of manufacturing a chip resistor 10 according to the embodiment of the present invention is in the following order.

.先づ、第1図に示すように、セラミック等によって
チップ型に形成した絶縁基板11の上面における左右両端
部に、上面電極膜12を、その材料ペーストの塗着及び乾
燥・焼成にて形成する。
. First, as shown in FIG. 1, the upper surface electrode films 12 are formed on the left and right end portions of the upper surface of the insulating substrate 11 formed of ceramic or the like in a chip shape by applying the material paste and drying / firing. .

.前記絶縁基板11の上面に、第2図に示すように、抵
抗膜13を、当該抵抗膜13における両端が前記両上面電極
膜12に一部が重なるようにして、その材料ペーストの塗
着及び乾燥・焼成にて形成する。
. As shown in FIG. 2, a resistance film 13 is formed on the upper surface of the insulating substrate 11 so that both ends of the resistance film 13 partially overlap the upper surface electrode films 12 and the material paste is applied and It is formed by drying and baking.

.前記絶縁基板11の上面に、第3図に示すように、ガ
ラス等の一次カバーコート14を、前記抵抗膜13の全体を
覆うように、その材料ペーストの塗着及び乾燥・焼成に
て形成する。
. As shown in FIG. 3, a primary cover coat 14 of glass or the like is formed on the upper surface of the insulating substrate 11 so as to cover the entire resistance film 13 by applying the material paste and drying / baking. .

.前記一次カバーコート14及び前記抵抗膜13に、第3
図に二点鎖線で示すように、レーザ等によってトリミン
グ溝15を施すことによって、前記抵抗膜13における全抵
抗値が所定抵抗値の範囲内に入るように調節する。
. A third layer is formed on the primary cover coat 14 and the resistance film 13.
As shown by the chain double-dashed line in the figure, by providing a trimming groove 15 with a laser or the like, the total resistance value of the resistance film 13 is adjusted to fall within a predetermined resistance value range.

.前記一次カバーコート14の上面に、第4図に示すよ
うに、ガラス等の二次カバーコート16を、その材料ペー
ストの塗着及び乾燥・焼成にて形成する。
. As shown in FIG. 4, a secondary cover coat 16 such as glass is formed on the upper surface of the primary cover coat 14 by applying the material paste and drying / baking.

.前記両上面電極膜12の上面に、第5図に示すよう
に、適宜膜厚さの補助上面電極膜17を、当該補助上面電
極膜17が前記二次カバーコート16に対して一部重なるよ
うに密接して、その材料ペーストの塗着及び乾燥・焼成
にて形成する。
. As shown in FIG. 5, an auxiliary upper surface electrode film 17 having an appropriate film thickness is formed on the upper surfaces of both upper surface electrode films 12 so that the auxiliary upper surface electrode film 17 partially overlaps the secondary cover coat 16. It is formed by applying the material paste, drying and firing.

.前記絶縁基板11の左右両端における端面11aに、第
6図に示すように、端面電極膜18を、前記上面電極膜12
及び補助上面電極膜17に対して電気的に導通するよう
に、その材料ペーストの塗着及び乾燥・焼成にて形成す
る。
. As shown in FIG. 6, an end face electrode film 18 and an upper face electrode film 12 are provided on the end faces 11a at the left and right ends of the insulating substrate 11, respectively.
And the auxiliary upper surface electrode film 17 are formed by applying the material paste and drying / baking so as to be electrically conducted.

.次いで、ニッケルのメッキを施したのち、半田のメ
ッキを施すことにより、前記両補助上面電極膜17及び両
端面電極膜18の表面に、第7図に示すように、ニッケル
メッキ層19と、半田メッキ層20とを形成する。
. Next, nickel plating is performed, and then solder plating is performed to form a nickel plating layer 19 and a solder on the surfaces of the both auxiliary upper surface electrode films 17 and both end surface electrode films 18 as shown in FIG. The plating layer 20 is formed.

このように、前記両上面電極膜12の上面に、適宜膜厚
さの補助上面電極膜17を形成すると、該補助上面電極膜
17の上面を、二次カバーコート16の上面に対して近づけ
ることができ、換言すると、補助上面電極膜18の上面
と、二次カバーコート17の上面との間における段差を、
第8図に示すように、小さくすることができるか、或い
は殆ど無くすることができるから、このチップ型抵抗器
10を、プリント基板等に対して自動マウントに際して、
真空吸着式コレットAにて吸着するとき、このコレット
Aが、第8図に二点鎖線で示すように横方向にずれて
も、吸着ミスが発生したり、持ち上げの途中で落下した
りすることを確実に防止できるのである。
In this way, when the auxiliary upper surface electrode film 17 having an appropriate film thickness is formed on the upper surfaces of both upper surface electrode films 12, the auxiliary upper surface electrode film is formed.
The upper surface of 17 can be brought closer to the upper surface of the secondary cover coat 16, in other words, the step between the upper surface of the auxiliary upper surface electrode film 18 and the upper surface of the secondary cover coat 17,
As shown in FIG. 8, this chip resistor can be made small or almost eliminated.
When automatically mounting 10 on a printed circuit board,
When sucking with the vacuum suction type collet A, even if the collet A shifts in the lateral direction as shown by the chain double-dashed line in FIG. 8, a suction error may occur or the collet A may drop during lifting. Can be reliably prevented.

また、前記両上面電極膜12の上面に、適宜厚さの補助
上面電極膜17を、絶縁基板11の両端面11aに端面電極膜1
8を各々形成するに際して、この両補助上面電極膜17及
び端面電極膜18の形成を、前記二次カバーコート16を形
成したあとにおいて行うことにより、この両補助上面電
極膜17及び端面電極膜18の形成に際して、その余分の材
料ペースト及び/又は欠け片が抵抗膜13に対する抵抗値
調節用トリミング溝15に付着することを、その前に形成
した二次カバーコート16によって確実に阻止できるので
ある。
Further, an auxiliary upper surface electrode film 17 having an appropriate thickness is formed on the upper surfaces of both upper surface electrode films 12, and the end surface electrode film 1 is formed on both end surfaces 11a of the insulating substrate 11.
When forming each of 8, the auxiliary upper surface electrode film 17 and the end surface electrode film 18 are formed after the secondary cover coat 16 is formed, so that the auxiliary upper surface electrode film 17 and the end surface electrode film 18 are formed. At the time of forming, the extra material paste and / or the chipped pieces can surely be prevented from adhering to the resistance value adjusting trimming groove 15 for the resistance film 13 by the secondary cover coat 16 formed before that.

また、前記両上面電極膜12の上面に、適宜厚さの補助
上面電極膜17を形成するに際して、この補助上面電極膜
17を絶縁基板11における幅一杯にまで延びるように形成
することにより、このニッケルメッキ及び半田メッキに
際して、前記両補助上面電極膜17における左右両側面17
aにも、ニッケルメッキ層及び半田メッキ層が成長・形
成され、前記両補助上面電極膜17における左右両側面17
aには、第9図に示すように、絶縁基板11における左右
両側面11bから各メッキ層の厚さ寸法(t)だけ外向き
にはみ出す突出部21が造形されることになる。
When forming the auxiliary upper surface electrode film 17 having an appropriate thickness on the upper surfaces of both upper surface electrode films 12, the auxiliary upper surface electrode film
By forming 17 so as to extend to the full width of the insulating substrate 11, the left and right side surfaces 17 of both auxiliary upper surface electrode films 17 are formed at the time of nickel plating and solder plating.
A nickel plating layer and a solder plating layer are also grown and formed on a, and both left and right side surfaces 17 of both auxiliary upper surface electrode films 17 are formed.
As shown in FIG. 9, a projection 21 is formed on a at the left and right side surfaces 11b of the insulating substrate 11 so as to protrude outward by the thickness dimension (t) of each plating layer.

従って、前記のような順序で製造した、チップ型抵抗
器10を、プリント基板上において左右一対の位置決め片
B1,B2にて左右両側から挟み付けて位置決めするに際し
て、前記両位置決め片B1,B2は、絶縁基板11における左
右両側面11bから外向きにはみ出す突出部21に対して接
当することになり、当該両位置決め片が、二次カバーコ
ート16に対して直接的に接当することを回避できるか
ら、この二次カバーコート16に欠けが発生することを確
実に防止できるのである。
Therefore, the chip resistor 10 manufactured in the above-described order is used as a pair of left and right positioning pieces on the printed circuit board.
When sandwiching and positioning from B1 and B2 from both left and right sides, both of the positioning pieces B1 and B2 come into contact with the protruding portion 21 protruding outward from both left and right side surfaces 11b of the insulating substrate 11, Since both of the positioning pieces can be prevented from directly contacting the secondary cover coat 16, it is possible to reliably prevent the secondary cover coat 16 from being chipped.

なお、前記実施例の製造方法においては、両上面電極
膜12を形成する工程と、抵抗膜13を形成する工程との順
序を逆にしても良いのである。
In the manufacturing method of the above-described embodiment, the order of the step of forming both upper surface electrode films 12 and the step of forming the resistance film 13 may be reversed.

【図面の簡単な説明】[Brief description of drawings]

第1図〜第9図は本発明の実施例を示し、第1図は絶縁
基板に上面電極膜を形成したときの斜視図、第2図は絶
縁基板に抵抗膜を形成したときの斜視図、第3図は絶縁
基板に一次カバーコートを形成したときの一部切欠斜視
図、第4図は絶縁基板に二次カバーコートを形成したと
きの斜視図、第5図は絶縁基板に補助上面電極膜を形成
したときの斜視図、第6図は絶縁基板に端面電極膜を形
成したときの斜視図、第7図は金属メッキを施したあと
の縦断正面図、第8図は本発明の方法によって製造した
チップ型抵抗器の正面図、第9図は本発明によるチップ
型抵抗器をプリント基板上で位置決めしている状態を示
す平面図、第10図〜第16図は従来例を示し、第10図は絶
縁基板に上面電極膜を形成したときの斜視図、第11図は
絶縁基板に抵抗膜を形成したときの斜視図、第12図は絶
縁基板に一次カバーコートを形成したときの一部切欠斜
視図、第13図は絶縁基板に二次カバーコートを形成した
ときの斜視図、第14図は絶縁基板に端面電極膜を形成し
たときの斜視図、第15図は従来の方法によって製造され
たチップ型抵抗器の正面図、第16図は従来のチップ型抵
抗器をプリント基板上で位置決めしている状態を示す平
面図である。 10……チップ型抵抗器、11……絶縁基板、12……上面電
極膜、13……抵抗膜、14……一次カバーコート、15……
トリミング溝、16……二次カバーコート、17……補助上
面電極膜、18……端面電極膜、19……ニッケルメッキ
層、20……半田メッキ層。
1 to 9 show an embodiment of the present invention, FIG. 1 is a perspective view when an upper surface electrode film is formed on an insulating substrate, and FIG. 2 is a perspective view when a resistance film is formed on an insulating substrate. FIG. 3 is a partially cutaway perspective view of a primary cover coat formed on the insulating substrate, FIG. 4 is a perspective view of the secondary cover coat formed on the insulating substrate, and FIG. 5 is an auxiliary top surface of the insulating substrate. FIG. 6 is a perspective view when an electrode film is formed, FIG. 6 is a perspective view when an end face electrode film is formed on an insulating substrate, FIG. 7 is a vertical sectional front view after metal plating, and FIG. 9 is a front view of a chip resistor manufactured by the method, FIG. 9 is a plan view showing a state in which the chip resistor according to the present invention is positioned on a printed board, and FIGS. 10 to 16 show conventional examples. Fig. 10 is a perspective view when the upper surface electrode film is formed on the insulating substrate, and Fig. 11 is a resistance film on the insulating substrate. FIG. 12 is a partially cutaway perspective view of a primary cover coat formed on an insulating substrate, FIG. 13 is a perspective view of a secondary cover coat formed on an insulating substrate, and FIG. Is a perspective view when an end face electrode film is formed on an insulating substrate, FIG. 15 is a front view of a chip type resistor manufactured by a conventional method, and FIG. 16 is a conventional chip type resistor positioned on a printed circuit board. It is a top view showing the state where it is doing. 10 …… Chip type resistor, 11 …… Insulating substrate, 12 …… Top electrode film, 13 …… Resistive film, 14 …… Primary cover coat, 15 ……
Trimming groove, 16 …… Secondary cover coat, 17 …… Auxiliary top electrode film, 18 …… End face electrode film, 19 …… Nickel plating layer, 20 …… Solder plating layer.

Claims (2)

    (57)【特許請求の範囲】(57) [Claims]
  1. 【請求項1】チップ型絶縁基板の上面における左右両端
    部に上面電極膜を形成する工程と、前記絶縁基板の上面
    に抵抗膜を当該抵抗膜の両端が前記両上面電極膜に対し
    て重なるように形成する工程と、前記抵抗膜に抵抗値調
    整のトリミングを施す工程と、前記絶縁基板の左右両端
    における端面に端面電極膜を形成する工程と、前記絶縁
    基板の上面にカバーコートを前記抵抗膜を覆うように形
    成する工程とから成るチップ型抵抗器の製造方法におい
    て、 前記両上面電極膜の上面に、適宜膜厚さの補助上面電極
    膜を、前記カバーコートを形成したあとに形成し、次い
    で、前記端面電極膜を形成したのち、前記両補助上面電
    極膜の表面及びこの両端面電極膜の表面に、金属メッキ
    を施すことを特徴とするチップ型抵抗器の製造方法。
    1. A step of forming an upper surface electrode film on both left and right sides of an upper surface of a chip type insulating substrate, and a resistance film on the upper surface of the insulating substrate so that both ends of the resistance film overlap the both upper surface electrode films. A step of forming a trimming for adjusting the resistance value of the resistance film, a step of forming end face electrode films on the end surfaces at the left and right ends of the insulating substrate, and a cover film on the upper surface of the insulating substrate. In a method of manufacturing a chip-type resistor comprising a step of forming so as to cover the upper surface of the both upper surface electrode films, an auxiliary upper surface electrode film having an appropriate film thickness is formed after forming the cover coat, Next, after forming the end face electrode films, metal plating is applied to the surfaces of the both auxiliary upper face electrode films and the end face electrode films, and a method of manufacturing a chip resistor.
  2. 【請求項2】前記「請求項1」において、前記補助上面
    電極膜を、当該補助上面電極膜が前記絶縁基板の幅一杯
    まで延びるように形成することを特徴とするチップ型抵
    抗器の製造方法。
    2. The method of manufacturing a chip resistor according to claim 1, wherein the auxiliary upper surface electrode film is formed so that the auxiliary upper surface electrode film extends to the full width of the insulating substrate. .
JP2220568A 1990-08-21 1990-08-21 Manufacturing method of chip resistor Expired - Lifetime JP2535441B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2220568A JP2535441B2 (en) 1990-08-21 1990-08-21 Manufacturing method of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2220568A JP2535441B2 (en) 1990-08-21 1990-08-21 Manufacturing method of chip resistor

Publications (2)

Publication Number Publication Date
JPH04102302A JPH04102302A (en) 1992-04-03
JP2535441B2 true JP2535441B2 (en) 1996-09-18

Family

ID=16753031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2220568A Expired - Lifetime JP2535441B2 (en) 1990-08-21 1990-08-21 Manufacturing method of chip resistor

Country Status (1)

Country Link
JP (1) JP2535441B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030705A1 (en) * 2004-09-15 2006-03-23 Matsushita Electric Industrial Co., Ltd. Chip-shaped electronic part
KR20190118051A (en) 2018-04-09 2019-10-17 이용진 A ventilating device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294331B2 (en) * 1992-08-28 2002-06-24 ローム株式会社 Chip resistor and method of manufacturing the same
JP2559341B2 (en) * 1994-07-21 1996-12-04 釜屋電機株式会社 Manufacturing method of chip resistor
DE69715091T2 (en) * 1996-05-29 2003-01-02 Matsushita Electric Ind Co Ltd Surface mount resistor
GB2320620B (en) * 1996-12-20 2001-06-27 Rohm Co Ltd Chip type resistor and manufacturing method thereof
JP3756612B2 (en) * 1997-03-18 2006-03-15 ローム株式会社 Structure of chip resistor and manufacturing method thereof
WO1999001876A1 (en) * 1997-07-03 1999-01-14 Matsushita Electric Industrial Co., Ltd. Resistor and method of producing the same
JPH1126204A (en) 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd Resistor and manufacture thereof
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JP3852649B2 (en) * 1998-08-18 2006-12-06 ローム株式会社 Manufacturing method of chip resistor
US6935016B2 (en) 2000-01-17 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a resistor
JP2002260901A (en) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd Resistor
JP2007088161A (en) 2005-09-21 2007-04-05 Koa Corp Chip resistor
JP2011222757A (en) * 2010-04-09 2011-11-04 Koa Corp Chip resistor and method for manufacturing the same
KR101883039B1 (en) * 2016-01-08 2018-07-27 삼성전기주식회사 Chip resistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810843B2 (en) * 1980-04-22 1983-02-28 Matsushita Electric Ind Co Ltd
JPH0131283B2 (en) * 1984-05-28 1989-06-26 Rohm Kk

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030705A1 (en) * 2004-09-15 2006-03-23 Matsushita Electric Industrial Co., Ltd. Chip-shaped electronic part
JPWO2006030705A1 (en) * 2004-09-15 2008-05-15 松下電器産業株式会社 Chip-type electronic components
US7772961B2 (en) 2004-09-15 2010-08-10 Panasonic Corporation Chip-shaped electronic part
KR20190118051A (en) 2018-04-09 2019-10-17 이용진 A ventilating device

Also Published As

Publication number Publication date
JPH04102302A (en) 1992-04-03

Similar Documents

Publication Publication Date Title
US20160225498A1 (en) Resistor and method for making same
US6727798B2 (en) Flip chip resistor and its manufacturing method
JP4412439B2 (en) Memory module and manufacturing method thereof
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR910000969B1 (en) Chip-type resistor
US5386087A (en) Printed circuit board having U-shaped solder mask layer separating respective contacts
US5065223A (en) Packaged semiconductor device
US4974057A (en) Semiconductor device package with circuit board and resin
US6144547A (en) Miniature surface mount capacitor and method of making same
US4366342A (en) Conductively coated embossed articles
US6189200B1 (en) Method for producing multi-layered chip inductor
US4458291A (en) Package for enclosing semiconductor elements
US4991666A (en) Terminal pad for fixing a clawed pin to the edge of a hybrid circuit substrate and a connection formed thereby
US5291375A (en) Printed circuit board and electric device configured to facilitate bonding
KR20060002939A (en) Chip resistor and method for manufacturing same
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP3852649B2 (en) Manufacturing method of chip resistor
JP3859422B2 (en) Soldering method for leaded electronic components
KR100335295B1 (en) Resistor and its manufacturing method
US20040113750A1 (en) Method for manufacturing chip resistor
US20050125991A1 (en) Resistor and method for fabricating the same
JPH0669005B2 (en) Multi-layer sheet coil
US8325006B2 (en) Chip resistor and method of making the same
US5216806A (en) Method of forming a chip package and package interconnects
US4400762A (en) Edge termination for an electrical circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14