JPH10116959A - Surface mounting type composite semiconductor device and manufacturing method thereof - Google Patents

Surface mounting type composite semiconductor device and manufacturing method thereof

Info

Publication number
JPH10116959A
JPH10116959A JP8270931A JP27093196A JPH10116959A JP H10116959 A JPH10116959 A JP H10116959A JP 8270931 A JP8270931 A JP 8270931A JP 27093196 A JP27093196 A JP 27093196A JP H10116959 A JPH10116959 A JP H10116959A
Authority
JP
Japan
Prior art keywords
lead
resin
electrode
diodes
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8270931A
Other languages
Japanese (ja)
Inventor
Susumu Murakami
進 村上
Masao Tsuruoka
征男 鶴岡
Hitoshi Matsuzaki
均 松崎
Atsushi Numata
敦 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP8270931A priority Critical patent/JPH10116959A/en
Publication of JPH10116959A publication Critical patent/JPH10116959A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

PROBLEM TO BE SOLVED: To improve reliability and to extend life, by mounting two or four semiconductor devices in a mold resin for reduction of the number of external terminals, raising of mounting density, and reduction of the number of external connection places. SOLUTION: In this device, two semiconductor pellets 100 constituted as a diode are molded in a resin 40, and cathode electrodes 30 of the two semiconductor pellets are connected inside the resin, and three electrodes are led outside. And in the mold of the resin 40, the cathode electrodes 30 of the two semiconductor pellets 100 are connected and mounted onto a second led electrode 32 on the cathode side with second solders 31 in between, and first lead electrodes 22a and 22b on the anode side are connected to each anode electrode 20 of the two semiconductor pellets 100, respectively, with first solders 21 in between.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、面実装型複合半導
体装置及びその製造方法に係り、特に、複数の半導体装
置が同一の樹脂内部に搭載されて構成される面実装型複
合半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-mounted composite semiconductor device and a method of manufacturing the same, and more particularly, to a surface-mounted composite semiconductor device in which a plurality of semiconductor devices are mounted inside the same resin, and a composite semiconductor device. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】半導体ペレット、例えば、ダイオードを
樹脂によりモールドし、2つの端子を樹脂の1つの平面
上に配置する面実装型半導体装置に関する種々の技術が
提案されている。
2. Description of the Related Art Various techniques relating to a surface mount type semiconductor device in which a semiconductor pellet, for example, a diode is molded with a resin and two terminals are arranged on one plane of the resin have been proposed.

【0003】例えば、放熱性及びサージ耐量を向上させ
る技術として、特開平3−57251号公報等に記載さ
れた技術が知られている。この従来技術は、pn接合形
成側に突起電極を有する1つのペレットをリードフレー
ム上に搭載して構成される半導体装置に関するものであ
り、ペレットをリードフレーム上に突起電極を介して搭
載することにより、放熱性及びサージ耐量を向上させる
というものである。
For example, as a technique for improving heat dissipation and surge resistance, a technique described in Japanese Patent Application Laid-Open No. 3-57251 is known. This prior art relates to a semiconductor device configured by mounting one pellet having a projecting electrode on the pn junction forming side on a lead frame, and mounting the pellet on the lead frame via a projecting electrode. In addition, the heat dissipation and the surge resistance are improved.

【0004】また、1つの半導体チップをリードフレー
ムに搭載し、合成樹脂によりモールドして密封したダイ
オードに関する技術として、例えば、特開平2−339
55号公報等に記載された技術が知られている。この従
来技術は、リードフレームの長手両端縁における両フレ
ーム枠を、その一方のフレーム枠から延びる端子によっ
て連結して、両フレーム枠を連結する連結フレームを設
ける必要をなくし、各端子間のピッチを縮小することが
できるというものである。
[0004] Further, as a technique related to a diode in which one semiconductor chip is mounted on a lead frame, molded with a synthetic resin and sealed, for example, Japanese Patent Laid-Open Publication No.
A technique described in Japanese Patent Application Publication No. 55-55 is known. In this conventional technique, both frame frames at both longitudinal end edges of the lead frame are connected by terminals extending from one of the frame frames, eliminating the need to provide a connection frame connecting the two frame frames, and reducing the pitch between the terminals. It can be reduced.

【0005】[0005]

【発明が解決しようとする課題】しかし、前述した従来
技術による半導体装置は、1つの素子を樹脂内にモール
ドしたものであり、前記半導体装置をダイオードとして
電源の整流回路を構成しようとする場合、全波整流回路
では、2個のダイオードが必要であり4つの外部端子が
設けられることになり、また、ブリッジ回路では、4個
のダイオードが必要であり8つの外部端子が設けられる
ことになる。このため、前述の従来技術による半導体装
置を用いて整流回路を構成する場合、使用する部品点数
が多くなり電源回路の実装密度を高くすることができ
ず、外部接続箇所が多くなるため信頼性に欠け、寿命も
長くできないという問題点を生じている。
However, in the semiconductor device according to the prior art described above, one element is molded in a resin, and when the semiconductor device is used as a diode to constitute a rectifying circuit of a power supply, In a full-wave rectifier circuit, two diodes are required and four external terminals are provided, and in a bridge circuit, four diodes are required and eight external terminals are provided. For this reason, when a rectifier circuit is formed using the above-described conventional semiconductor device, the number of components to be used increases, the mounting density of the power supply circuit cannot be increased, and the number of external connection points increases. There is a problem that the chip is missing and the life cannot be extended.

【0006】本発明の目的は、前記従来技術の問題点を
解決し、1つのモールド樹脂中に2個あるいは4個の半
導体装置を搭載して、外部端子を削減することにより、
実装密度を高くでき、外部接続箇所を少なくして信頼性
の向上を図り、寿命を長くすることができるコンパクト
な面実装型複合半導体装置及びその製造方法を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art and to reduce the number of external terminals by mounting two or four semiconductor devices in one mold resin.
An object of the present invention is to provide a compact surface-mounted composite semiconductor device capable of increasing the packaging density, reducing the number of external connection points, improving the reliability, and extending the life, and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】本発明によれば前記目的
は、樹脂内部に複数の半導体ペレットをモールドして形
成される面実装型複合半導体装置において、樹脂内部に
2つのダイオードが埋め込まれ、それぞれのダイオード
のカソード電極が樹脂内部で等電位にリード電極により
接続され、このリード電極が樹脂外部に1つの共通のリ
ード端子として取り出され、等電位接続されていない2
つのそれぞれのアノード電極がリード電極に接続され、
このリード電極が樹脂外部に2つの個別のリード端子と
して取り出され、樹脂外部に取り出された3つのリード
端子の先端部分を全て樹脂外部の1つの面上に配置する
ことにより達成される。
According to the present invention, an object of the present invention is to provide a surface mount composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein two diodes are embedded in the resin. The cathode electrode of each diode is connected to the same potential inside the resin by a lead electrode, and this lead electrode is taken out as one common lead terminal outside the resin, and is not connected to the same potential.
Two respective anode electrodes are connected to the lead electrodes,
This is achieved by taking out the lead electrodes as two individual lead terminals outside the resin, and arranging all the tip portions of the three lead terminals taken out of the resin on one surface outside the resin.

【0008】そして、前記ダイオードとして、ガラスで
被覆されたp+、n、n+型、p+ 、p、n+ 型のメサ型
ダイオード、二酸化珪素膜で被覆されたプレーナ型pn
ダイオード、あるいは、二酸化珪素膜で被覆されたプレ
ーナ型ショットキーダイオードが使用される。
The diode may be a p +, n, n +, p +, p, n + mesa diode covered with glass, a planar pn covered with a silicon dioxide film.
A diode or a planar Schottky diode covered with a silicon dioxide film is used.

【0009】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた2つのフレーム枠の一方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第2の端子が、第2
の端子の先端部で端子と垂直方向に長方形の長辺の中央
部が位置する長方形のリード電極を有するよう成型され
た第2のリードフレームの長方形のリード電極上に、第
2半田を介して互いに隔離されて2つのダイオードのカ
ソード電極あるいはアノード電極を接続するように2つ
のダイオードを搭載する工程と、連結フレームにより連
結された2つのフレーム枠の両方のフレーム枠から内向
きに、直角以外の任意の角度で延びる第1の端子を有
し、それぞれの端子の先端部に第1リード電極を有する
よう成型された第1のリードフレームの第1リード電極
上に2つのダイオードのアノード電極あるいはカソード
電極を第1半田を介して接続する工程と、少なくとも前
記2つのダイオード、第1リード電極、第2リード電極
を樹脂により封止する工程と、前記第1リードフレーム
及び第2リードフレームのフレーム枠を切断する工程
と、 樹脂外部に取り出された2つの第1の端子及び第
2のリード端子の先端部分の全てを樹脂外部の1つの面
上に配置するように成型する工程とを備えることにより
達成される。
[0009] The object of the present invention is to provide a method of manufacturing a surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein one of the two frame frames connected by the connecting frame is provided. A second terminal that extends inward at any angle other than a right angle
Via a second solder, on a rectangular lead electrode of a second lead frame molded so as to have a rectangular lead electrode in which the center of the long side of the rectangle is located at the tip of the terminal in the direction perpendicular to the terminal. Mounting two diodes so as to connect the cathode electrode or the anode electrode of the two diodes separated from each other, and inward from both frame frames of the two frame frames connected by the connection frame to a direction other than a right angle. An anode electrode or a cathode of two diodes on a first lead electrode of a first lead frame molded to have first terminals extending at an arbitrary angle and having a first lead electrode at a tip of each terminal. Connecting the electrodes via a first solder, and sealing at least the two diodes, the first lead electrode, and the second lead electrode with a resin; A step of cutting the frame frames of the first lead frame and the second lead frame; and removing all of the tip portions of the two first terminals and the second lead terminals taken out of the resin to the outside of the resin. Molding to be arranged on one surface.

【0010】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた2つのフレーム枠の両方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第2の端子を有し、
それぞれの端子の先端部に第2リード電極を有するよう
成型された第2のリードフレームのそれぞれの第2リー
ド電極上に、第2半田を介して2つのダイオードのカソ
ード電極あるいはアノード電極を接続するよう2つのダ
イオードを搭載する工程と、連結フレームにより連結さ
れた2つのフレーム枠の一方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第1の端子が、第1
の端子の先端部で端子と垂直方向に長方形の長辺の中央
部が位置する長方形のリード電極を有するよう成型され
た第1のリードフレームの長方形のリード電極に、前記
第2のリードフレーム上に搭載された2つのダイオード
のそれぞれのアノード電極あるいはカソード電極を第1
の半田を介して接続する工程と、少なくとも前記2つの
ダイオード、第1リード電極、第2リード電極を樹脂に
より封止する工程と、前記第1リードフレーム及び第2
リードフレームのフレーム枠を切断する工程と、樹脂外
部に取り出された2つの第2の端子及び第1のリード端
子の先端部分の全てを樹脂外部の1つの面上に配置する
ように成型する工程とを備えることにより達成される。
[0010] The object of the present invention is to provide a method of manufacturing a surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein both of the two frame frames connected by the connecting frame are connected. A second terminal extending inward at any angle other than a right angle,
A cathode or anode of two diodes is connected via a second solder to each second lead electrode of a second lead frame molded to have a second lead electrode at the tip of each terminal. Mounting the two diodes, and a first terminal extending inwardly from one of the two frame frames connected by the connection frame at an arbitrary angle other than a right angle.
A rectangular lead electrode of a first lead frame molded to have a rectangular lead electrode in which the center of the long side of the rectangle is located in the direction perpendicular to the terminal at the tip of the terminal, The anode or cathode of each of the two diodes mounted on the
Connecting at least the two diodes, the first lead electrode, and the second lead electrode with a resin; and connecting the first lead frame and the second lead electrode to each other.
A step of cutting the frame of the lead frame, and a step of molding such that all of the two end portions of the second terminal and the first lead terminal taken out of the resin are arranged on one surface outside the resin. This is achieved by providing:

【0011】さらに、前記目的は、樹脂内部に複数の半
導体ペレットをモールドして形成される面実装型複合半
導体装置において、樹脂内部に第1、第2、第3及び第
4のダイオードが埋め込まれ、第1及び第2のダイオー
ドのカソード電極が半田を介して等電位に第1のリード
電極により接続され、第3及び第4のダイオードのアノ
ード電極が半田を介して等電位に第2のリード電極によ
り接続され、第1のダイオードのアノード電極と第3の
ダイオードのカソード電極とが半田を介して等電位に第
3のリード電極により接続され、第2のダイオードのア
ノード電極と第4のダイオードのカソード電極とが半田
を介して等電位に第4のリード電極により接続され、前
記第1、第2、第3及び第4のリード電極が樹脂外部に
4つの個別のリード端子として取り出され、樹脂外部に
取り出された4つのリード端子の先端部分を全て樹脂外
部の1つの面上に配置することにより達成される。
Further, the object is to provide a surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein first, second, third and fourth diodes are embedded in the resin. The cathode electrodes of the first and second diodes are connected to each other at an equal potential via solder by a first lead electrode, and the anode electrodes of the third and fourth diodes are connected to each other at an equal potential via solder. The anode electrode of the first diode and the cathode electrode of the third diode are connected to each other at the same potential via solder by a third lead electrode, and the anode electrode of the second diode and the fourth diode are connected. Is connected to the same potential via a fourth lead electrode via solder, and the first, second, third, and fourth lead electrodes are connected to four separate leads outside the resin. Taken out as a terminal, are all tip portions of the four lead terminals were retrieved resin outside is achieved by placing on one surface of the resin outside.

【0012】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた2つのフレーム枠の両方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第1及び第2の端子
のそれぞれの先端部で端子と垂直方向に長い平面部を有
するよう成型されたリード電極を有する第1のリードフ
レームの、一方のフレーム枠から延びるリード電極上に
半田を介して互いに隔離して第1及び第2のダイオード
のカソード電極を接続するように2つのダイオードを搭
載する工程と、連結フレームにより連結された2つのフ
レーム枠の両方のフレーム枠から内向きに、直角以外の
任意の角度で延びる第3及び第4の端子のそれぞれの先
端部で端子と垂直方向に長い平面部を有するよう成型さ
れたリード電極を有する第2のリードフレームの、両方
のフレーム枠から延びるそれぞれのリード電極上に半田
を介して第3及び第4のダイオードのカソード電極を接
続するように2つのダイオードを搭載する工程と、第1
及び第2のダイオードが搭載された前記第1のリードフ
レームと、第3及び第4のダイオードが搭載された上記
第2のリードフレームとを重ね合わせ、半田を介して第
2の端子の先端部のリード電極の一方の平面部に第3の
ダイオードのアノード電極を接続し、半田を介して第2
の端子の先端部のリード電極の他方の平面部に第4のダ
イオードのアノード電極を接続し、半田を介して第4の
端子の先端部のリード電極の第4のダイオードが搭載さ
れていない部分に第2のダイオードのアノード電極を接
続し、半田を介して第3の端子の先端部のリード電極の
第3のダイオードが搭載されていない部分に第1のダイ
オードのアノード電極を接続する工程と、少なくとも前
記第1、第2、第3及び第4のダイオードと、第1、第
2、第3及び第4のダイオードを半田を介して接続して
いるリード電極とを樹脂により封止する工程と、前記第
1のリードフレーム及び第2のリードフレームのフレー
ム枠を切断する工程と、樹脂外部に取り出されたリード
電極による4つの第1、第2、第3及び第4の端子の先
端部分の全てを樹脂外部の1つの面上に配置するように
成型する工程とを備えることにより達成される。
[0012] The object of the present invention is to provide a method of manufacturing a surface mount type composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein both of the two frame frames connected by the connecting frame are connected. A first lead frame having a lead electrode molded to have a flat portion that is long in a direction perpendicular to the terminal at each end of the first and second terminals extending inward at any angle other than a right angle; Mounting two diodes so as to connect the cathode electrodes of the first and second diodes separated from each other via solder on a lead electrode extending from one of the frame frames; At the tip of each of the third and fourth terminals, which extend inwardly from both frame frames of the frame frame at an arbitrary angle other than a right angle, the terminals are perpendicular to the terminals. The cathode electrodes of the third and fourth diodes are connected via solder to respective lead electrodes extending from both frame frames of a second lead frame having a lead electrode molded to have a long flat portion. And mounting the two diodes in the first
And the first lead frame on which the second diode is mounted and the second lead frame on which the third and fourth diodes are mounted are superimposed, and the tip of the second terminal is soldered. The anode electrode of the third diode is connected to one flat part of the lead electrode of
The anode of the fourth diode is connected to the other flat part of the lead electrode at the tip of the terminal, and the part where the fourth diode of the lead electrode at the tip of the fourth terminal is not mounted via solder. Connecting the anode electrode of the first diode to the portion of the lead electrode at the end of the third terminal where the third diode is not mounted via solder. Sealing at least the first, second, third and fourth diodes and the lead electrodes connecting the first, second, third and fourth diodes via solder with resin. Cutting the frame frames of the first lead frame and the second lead frame; and tip portions of four first, second, third and fourth terminals by lead electrodes taken out of the resin. Tree of all It is achieved by providing a step of molding so as to place on the exterior of one face.

【0013】[0013]

【発明の実施の形態】以下、本発明による面実装型複合
半導体装置及びその製造方法の実施形態を図面により詳
細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present invention;

【0014】図1は本発明の第1の実施形態による面実
装型複合半導体装置の構成を示す断面図、図2は第1の
実施形態による面実装型複合半導体装置の外観を示す斜
視図である。図1、図2において、1はn型半導体領
域、2はp+ 型半導体領域、3はn+ 型半導体領域、5
はガラス被膜、20はアノード電極、21は第1半田、
22a、22bはアノード側リード電極、30はカソー
ド電極、31は第2半田、32はカソード側リード電
極、40は樹脂、100は半導体ペレットである。
FIG. 1 is a sectional view showing the structure of a surface-mounted composite semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a perspective view showing the appearance of the surface-mounted composite semiconductor device according to the first embodiment. is there. 1 and 2, 1 is an n-type semiconductor region, 2 is a p + type semiconductor region, 3 is an n + type semiconductor region,
Is a glass coating, 20 is an anode electrode, 21 is a first solder,
22a and 22b are anode lead electrodes, 30 is a cathode electrode, 31 is a second solder, 32 is a cathode lead electrode, 40 is a resin, and 100 is a semiconductor pellet.

【0015】本発明の第1の実施形態による面実装型複
合半導体装置は、ダイオードとして構成されている2個
の半導体ペレット100を樹脂40内にモールドし、2
個の半導体ペレットのカソード電極32を樹脂の内部で
接続し、外部に3個の電極を導出して構成されている。
In the surface-mounted composite semiconductor device according to the first embodiment of the present invention, two semiconductor pellets 100 configured as diodes are molded in
The cathode electrodes 32 of the semiconductor pellets are connected inside the resin, and three electrodes are led out to the outside.

【0016】樹脂40内にモールドされる半導体ペレッ
ト100は、方位が(111)、抵抗率が35〜45Ω
cmのn型半導体領域1を持つシリコン基板を用い、一
方の主表面に、表面不純物濃度が1×1019/cm2 以上
となるようにB(ボロン)を40±5μmの深さにイオ
ン打ち込み法、あるいは、ボロンナイトライドを拡散源
とした熱拡散法により高不純物濃度のp+ 型半導体領域
2を形成し、他方の主表面に、表面不純物濃度が1×1
20/cm2 以上となるようにP(リン)を45±10μ
mの深さにイオン打ち込み法、あるいは、次亜塩素酸リ
ンを拡散源とした熱拡散法により高不純物濃度のn+ 型
半導体領域3を形成し、一方の主表面から所定の領域に
pn接合が露出するよう通常の熱酸化とホトリソグラフ
ィとにより一方の主表面の酸化膜の一部を除去した後、
U01エッチャントで約60μmエッチングしp+ 型半
導体領域2とn型半導体領域1とからなるpn接合を露
出させるようにメサ溝を設け、このメサ部にスクリーン
印刷法によりペースト状の鉛系ガラス(主成分:Pb
O、SiO2、Al23)を55±10μm塗布し、酸
素雰囲気中で780〜850℃、40分の熱処理を施し
てガラス焼成したガラス被膜5を形成して構成されてい
る。
The semiconductor pellet 100 molded in the resin 40 has an orientation of (111) and a resistivity of 35 to 45Ω.
B (boron) is ion-implanted into one main surface to a depth of 40 ± 5 μm so that the surface impurity concentration is 1 × 10 19 / cm 2 or more, using a silicon substrate having an n-type semiconductor region 1 of 1 cm. Or a thermal diffusion method using boron nitride as a diffusion source to form a p @ + -type semiconductor region 2 having a high impurity concentration, and a surface impurity concentration of 1.times.1 on the other main surface.
P (phosphorus) should be 45 ± 10 μm so as to be 0 20 / cm 2 or more.
An n @ + -type semiconductor region 3 having a high impurity concentration is formed at a depth of m by ion implantation or thermal diffusion using phosphorus hypochlorite as a diffusion source, and a pn junction is formed from one main surface to a predetermined region. After removing a part of the oxide film on one main surface by normal thermal oxidation and photolithography so that
A mesa groove is formed by etching about 60 μm with a U01 etchant so as to expose a pn junction composed of the p + -type semiconductor region 2 and the n-type semiconductor region 1. Ingredient: Pb
O, SiO 2 , and Al 2 O 3 ) are applied at 55 ± 10 μm, and a heat treatment is performed at 780 to 850 ° C. for 40 minutes in an oxygen atmosphere to form a glass film 5 fired by glass.

【0017】また、この半導体ペレット100は、アノ
ード層となるp+ 型半導体領域2にアノード電極20
が、カソード層となるn+ 型半導体領域3にカソード電
極30がそれぞれガラス被膜5を形成した後に、無電解
ニッケルめっきあるいはCr−Ni−Ag蒸着によりオ
ーミック接触して形成されている。
The semiconductor pellet 100 has an anode electrode 20 on the p + type semiconductor region 2 serving as an anode layer.
After the glass electrode 5 is formed on the n + -type semiconductor region 3 serving as the cathode layer, the cathode electrode 30 is formed in ohmic contact by electroless nickel plating or Cr-Ni-Ag vapor deposition.

【0018】すなわち、半導体ペレット100は、n型
半導体領域1、p型半導体領域2、n+ 型半導体領域
3、アノード電極20、及びカソード電極30、ガラス
被膜5からなるダイオードである。
That is, the semiconductor pellet 100 is a diode comprising the n-type semiconductor region 1, the p-type semiconductor region 2, the n + -type semiconductor region 3, the anode electrode 20, the cathode electrode 30, and the glass coating 5.

【0019】そして、本発明の第1の実施形態による面
実装型複合半導体装置は、半導体ペレット100を完全
にモールドするためのエポキシ系の樹脂40によるモー
ルド内において、2個の半導体ペレット100のカソー
ド電極30が、カソード側の第2リード電極32の上に
第2半田31を介して接続されて搭載され、また、2個
の半導体ペレット100のそれぞれのアノード電極20
に第1半田21を介してアノード側の第1リード電極2
2a、22bが接続されている。
In the surface-mounted composite semiconductor device according to the first embodiment of the present invention, the cathodes of the two semiconductor pellets 100 are molded in an epoxy resin 40 for completely molding the semiconductor pellets 100. An electrode 30 is mounted on the second lead electrode 32 on the cathode side by being connected via a second solder 31, and the anode electrode 20 of each of the two semiconductor pellets 100.
The first lead electrode 2 on the anode side via the first solder 21
2a and 22b are connected.

【0020】本発明の第1の実施形態による面実装型複
合半導体装置は、図2にその外観を示すように、半導体
ペレット100をモールドした樹脂40の外部に、前述
の2個の半導体ペレットのカソード電極30に等電位に
接続された第2リード電極32と、2個の半導体ペレッ
トのそれぞれのアノード電極20と接続された第1リー
ド電極22a、22bが端子として取り出されており、
それぞれの端子は、樹脂の一平面上に配置されるように
形成されている。
As shown in FIG. 2, the surface-mounted composite semiconductor device according to the first embodiment of the present invention has the above-described two semiconductor pellets outside the resin 40 in which the semiconductor pellet 100 is molded. A second lead electrode 32 connected to the cathode electrode 30 at an equal potential and first lead electrodes 22a and 22b connected to the respective anode electrodes 20 of the two semiconductor pellets are taken out as terminals.
Each terminal is formed so as to be arranged on one plane of the resin.

【0021】前述した面実装型複合半導体装置の特長
は、1個のパッケージの中に2個のダイオードが搭載さ
れ、カソード電極が2個のダイオードに共通の端子とし
て1つ取り出され、アノード電極がそれぞれのダイオー
ドに対して2個取り出されている点、及び、外部端子と
して取り出されるリード電極が、内部の半導体ペレット
に直接接続されている点である。そして、この面実装型
複合半導体装置は、電源等の例えば整流回路に用いる場
合、ダイオードの部品としては従来2個必要であったも
のを1個で済ませることができ部品点数を削減すること
ができるだけでなく、必要な外部端子として、3個の端
子で済ませることができる利点があるため、電源回路の
寿命を長くして信頼性の向上を図ることができる。
The features of the above-described surface-mount type composite semiconductor device are that two diodes are mounted in one package, one cathode electrode is taken out as a common terminal for the two diodes, and the anode electrode is taken out. Two points are taken out for each diode, and a lead electrode taken out as an external terminal is directly connected to the internal semiconductor pellet. When this surface-mount type composite semiconductor device is used in, for example, a rectifier circuit such as a power supply, it is possible to reduce the number of components by reducing the number of components to one that is conventionally required as two diode components. In addition, since there is an advantage that three terminals can be used as necessary external terminals, the life of the power supply circuit can be extended and reliability can be improved.

【0022】図3は図1に示した本発明の第1の実施形
態による面実装型複合半導体装置の製造方法を説明する
図であり、以下、図3を参照して面実装型複合半導体装
置の製造方法を説明する。図3において、220、32
0はフレーム枠、221、321は連結フレーム、32
2は第2の端子、323はリード電極であり、他の符号
は図1の場合と同一である。なお、以下に説明する製造
工程において、使用する半導体ペレット100は、図1
に示したものと同様な構成を有する。
FIG. 3 is a view for explaining a method of manufacturing the surface-mounted composite semiconductor device according to the first embodiment of the present invention shown in FIG. 1. Hereinafter, the surface-mounted composite semiconductor device will be described with reference to FIG. Will be described. In FIG. 3, 220, 32
0 is a frame frame, 221 and 321 are connected frames, 32
Reference numeral 2 denotes a second terminal, 323 denotes a lead electrode, and other reference numerals are the same as those in FIG. In the manufacturing process described below, the semiconductor pellet 100 used is the same as that shown in FIG.
Has the same configuration as that shown in FIG.

【0023】(1)まず、連結フレーム321で連結さ
れた2つのフレーム枠320の一方から内向きに、直角
以外の任意の角度(図示例では45度としている)で延
びる第2の端子322の先端部で第2の端子322と垂
直方向に長方形の長辺の中央部が位置する長方形のリー
ド電極323を有するよう成型された第2のリードフレ
ームを用意する。なお、前記第2の端子322が図1に
おける第2リード端子となる〔図3(a)〕。
(1) First, a second terminal 322 extending inward from one of the two frame frames 320 connected by the connecting frame 321 at an arbitrary angle other than a right angle (45 degrees in the illustrated example). A second lead frame molded so as to have a rectangular lead electrode 323 in which the center of the long side of the rectangle is located in the vertical direction with respect to the second terminal 322 at the tip end is prepared. Note that the second terminal 322 is the second lead terminal in FIG. 1 (FIG. 3A).

【0024】(2)次に、用意された第2リードフレー
ムの長方形のリード電極323上に、図1により説明し
た第2半田31を形成し、その上に2つの半導体ペレッ
ト100のカソード電極30が位置するように隔離して
配置し、熱処理を施してリード電極323を第2リード
電極32とし、第2リード電極32とカソード電極30
とを第2半田31を介して接続する〔図3(b)〕。
(2) Next, the second solder 31 described with reference to FIG. 1 is formed on the prepared rectangular lead electrode 323 of the second lead frame, and the cathode 30 of the two semiconductor pellets 100 is formed thereon. Are disposed so as to be located at different positions, and heat treatment is performed to make the lead electrode 323 the second lead electrode 32, and the second lead electrode 32 and the cathode electrode 30
Are connected via the second solder 31 [FIG. 3 (b)].

【0025】(3)その後、2つの半導体ペレット10
0のそれぞれのアノード電極20上に第1半田21を形
成しておき、連結フレーム221により連結された2つ
のフレーム枠220の両方から内向きに、直角以外の任
意の角度(図示例では45度としている)で延びる第1
リード電極22a、22bを有するよう成型された第1
のリードフレームが重なるよう配置し、熱処理を施して
第1リード電極22a、22bとアノード電極20とを
第1半田21を介して接続する〔図3(c)〕。
(3) Thereafter, the two semiconductor pellets 10
The first solder 21 is formed on each of the anode electrodes 20 of the first and second frames 220, and inward from both of the two frame frames 220 connected by the connection frame 221 inward at an arbitrary angle other than a right angle (45 degrees in the illustrated example). First)
First molded to have lead electrodes 22a, 22b
The first lead electrodes 22a and 22b are connected to the anode electrode 20 via the first solder 21 by performing a heat treatment (FIG. 3C).

【0026】(4)最後に、半導体ペレット100の全
てを完全に覆うように樹脂40によりモールドし、樹脂
40の外部に出ている第1リードフレーム枠220、第
2リードフレーム枠320、連結フレーム221及び3
21を切離した後、第1リード電極22a、22b、及
び、第2リード電極322を加工し、樹脂40の下部に
それぞれの先端が位置するように形成する〔図3
(d)〕。
(4) Finally, the semiconductor pellet 100 is completely molded with the resin 40 so as to completely cover the semiconductor pellet 100, and the first lead frame frame 220, the second lead frame frame 320, 221 and 3
After cutting off the first 21, the first lead electrodes 22 a and 22 b and the second lead electrode 322 are processed so that the respective tips are located below the resin 40 [FIG.
(D)].

【0027】前述した各工程を実施することにより図1
に示す面実装型複合半導体装置を製造することができる
が、樹脂40によるモールドを行った後、樹脂40の外
部に出ている第1リード電極22a、22bと第2リー
ド電極322とに、半田を形成しておくと、例えば、プ
リント基板に半田で接続する場合、接続が容易になる利
点を得ることができる。
By performing the above-described steps, FIG.
Can be manufactured. After molding with the resin 40, the first lead electrodes 22 a and 22 b and the second lead electrode 322 that are outside the resin 40 are soldered. Is formed, for example, when connecting to a printed circuit board by soldering, there is an advantage that the connection is facilitated.

【0028】図4は本発明の第2の実施形態による面実
装型複合半導体装置の構成を示す断面図であり、図の符
号は図1の場合と同一である。
FIG. 4 is a sectional view showing the structure of a surface-mount type composite semiconductor device according to a second embodiment of the present invention, and the reference numerals in FIG. 4 are the same as those in FIG.

【0029】図4に示す本発明の第2の実施形態による
面実装型複合半導体装置は、カソード側の2つの第2リ
ード電極32aと32bとの上に、2個の半導体ペレッ
ト100が第2半田31を介してそれぞれのカソード電
極30と接続され搭載され、また、2個の半導体ペレッ
トのそれぞれのアノード電極20に、第1半田21を介
してアノード側の1つの第1リード電極22が接続され
て構成されている。
In the surface-mounted composite semiconductor device according to the second embodiment of the present invention shown in FIG. 4, two semiconductor pellets 100 are formed on the two second lead electrodes 32a and 32b on the cathode side. One first lead electrode 22 on the anode side is connected to each anode electrode 20 of the two semiconductor pellets via a first solder 21 and connected to and mounted on each cathode electrode 30 via solder 31. It is configured.

【0030】この第2の実施形態は、図1により説明し
た第1の実施形態が2つのダイオードのカソード電極を
共通の1つの第2リード電極に接続しているのに対し
て、2つのダイオードのアノード電極を共通の1つの第
1リード電極に接続して構成したものである。
The second embodiment is different from the first embodiment described with reference to FIG. 1 in that the cathode electrodes of the two diodes are connected to one common second lead electrode. Are connected to one common first lead electrode.

【0031】図5は本発明の第3の実施形態による面実
装型複合半導体装置の構成を示す断面図である。図5に
おいて、11はp型半導体領域、12はp+ 型半導体領
域、13はn+ 型半導体領域、101は半導体ペレット
であり、他の符号は図1の場合と同一である。
FIG. 5 is a sectional view showing the structure of a surface-mount type composite semiconductor device according to a third embodiment of the present invention. In FIG. 5, 11 is a p-type semiconductor region, 12 is a p + type semiconductor region, 13 is an n + type semiconductor region, 101 is a semiconductor pellet, and other reference numerals are the same as those in FIG.

【0032】図1により説明した本発明の第1の実施形
態で使用した半導体ペレット100は、p+ 型半導体領
域2、n型半導体領域1、n+ 型半導体領域3からなる
p+、n、n+ 型のダイオードであったが、図5に示す
本発明の第3の実施形態に使用する半導体ペレット10
1は、p+ 型半導体領域12、p型半導体領域11、n
+ 型半導体領域13からなるp+ 、p、n+ 型のダイオ
ードとしたものである。図5に示すように、p+ 、p、
n+ 型のダイオードを用いても、図4に示したと同様の
回路構成、すなわち、2つのダイオードのアノード電極
を共通の1つの第1リード電極22に接続した面実装型
複合半導体装置を得ることができる。
The semiconductor pellet 100 used in the first embodiment of the present invention described with reference to FIG. 1 is composed of a p + type semiconductor region 2, an n type semiconductor region 1, and an n + type The semiconductor pellet 10 used in the third embodiment of the present invention shown in FIG.
1 is a p + type semiconductor region 12, a p type semiconductor region 11, n
This is a p +, p, n + type diode composed of a + type semiconductor region 13. As shown in FIG. 5, p +, p,
Even if an n + type diode is used, a circuit configuration similar to that shown in FIG. 4, that is, a surface-mounted composite semiconductor device in which the anode electrodes of two diodes are connected to one common first lead electrode 22 is obtained. Can be.

【0033】図6は本発明の第4の実施形態による面実
装型複合半導体装置の構成を示す断面図であり、図の符
号は図5の場合と同一である。
FIG. 6 is a sectional view showing the structure of a surface-mounted composite semiconductor device according to a fourth embodiment of the present invention, and the reference numerals in FIG. 6 are the same as those in FIG.

【0034】図6に示す本発明の第4の実施形態は、p
+ 、p、n+ 型のダイオードを用いて、図1に示したと
同様の回路構成、すなわち、2つのダイオードのカソー
ド電極を共通の1つの第2リード電極32に接続された
面実装型複合半導体装置としたものである。
The fourth embodiment of the present invention shown in FIG.
+, P, n + type diodes, the same circuit configuration as that shown in FIG. 1, that is, a surface-mounted composite semiconductor in which the cathode electrodes of two diodes are connected to one common second lead electrode 32 It is a device.

【0035】図7は図4に示した本発明の第2の実施形
態による面実装型複合半導体装置の製造方法を説明する
図であり、以下、図7を参照して面実装型複合半導体装
置の製造方法を説明する。図7において、222は第1
の端子、223は長方形のリード電極であり他の符号は
図3の場合と同一である。なお、以下に説明する製造工
程において、使用する半導体ペレット100は、図4に
示したものと同様な構成を有する。
FIG. 7 is a view for explaining a method of manufacturing the surface-mounted composite semiconductor device according to the second embodiment of the present invention shown in FIG. 4, and the surface-mounted composite semiconductor device will be described below with reference to FIG. Will be described. In FIG. 7, 222 is the first
The terminal 223 is a rectangular lead electrode, and the other symbols are the same as those in FIG. In the manufacturing process described below, the semiconductor pellet 100 used has the same configuration as that shown in FIG.

【0036】(1)まず、連結フレーム321で連結さ
れた2つのフレーム枠320の両方から内向きに、直角
以外の任意の角度(図示例では45度としている)で延
びる第2のリード電極32a、32bを有するよう成型
された第2のリードフレームを用意する〔図7
(a)〕。
(1) First, the second lead electrode 32a extending inward from any of the two frame frames 320 connected by the connection frame 321 at an arbitrary angle other than a right angle (in the illustrated example, 45 degrees). , 32b is prepared (FIG. 7).
(A)].

【0037】(2)次に、用意された第2リードフレー
ムの第2リード電極32a、32bのそれぞれの上に、
図4により説明した第2半田31を形成し、その上に2
つの半導体ペレット100のカソード電極30が位置す
るよう配置し、熱処理を施して第2リード電極32a、
32bとカソード電極30とを第2半田31を介して接
続する〔図7(b)〕。
(2) Next, on each of the second lead electrodes 32a and 32b of the prepared second lead frame,
The second solder 31 described with reference to FIG. 4 is formed, and 2
The two semiconductor pellets 100 are arranged such that the cathode electrodes 30 thereof are positioned, and are subjected to a heat treatment to form the second lead electrodes 32a,
32b and the cathode electrode 30 are connected via the second solder 31 [FIG. 7 (b)].

【0038】(3)その後、2つの半導体ペレット10
0のそれぞれのアノード電極20上に第1半田21を形
成しておき、連結フレーム221により連結された2つ
のフレーム枠220の一方から内向きに、直角以外の任
意の角度(図示例では45度としている)で延びる第1
の端子222の先端部で第1の端子222と垂直方向に
長方形の長辺の中央部が位置する長方形のリード電極2
23を有するよう成型された第1のリードフレームが重
なるよう配置し、熱処理を施して第1リード電極22と
される長方形のリード電極223と2つのアノード電極
20とを第1半田21を介して等電位になるよう接続す
る〔図7(c)〕。
(3) Thereafter, the two semiconductor pellets 10
The first solder 21 is formed on each of the anode electrodes 20 of the first and second frames 220, and is inwardly directed from one of the two frame frames 220 connected by the connection frame 221 to an arbitrary angle other than a right angle (45 degrees in the illustrated example). First)
Rectangular lead electrode 2 in which the center of the longer side of the rectangle is located in the vertical direction with respect to the first terminal 222 at the tip of the terminal 222
The first lead frame molded to have the first 23 is disposed so as to overlap, and is subjected to a heat treatment to connect the rectangular lead electrode 223 serving as the first lead electrode 22 and the two anode electrodes 20 via the first solder 21. The connection is made so as to have the same potential (FIG. 7C).

【0039】(4)最後に、半導体ペレット100の全
てを完全に覆うように樹脂40によりモールドし、樹脂
40の外部に出ている第1リードフレーム枠220、第
2リードフレーム320、連結フレーム221及び32
1を切離した後、第1リード電極22及び第2リード電
極32a、32bを加工し、樹脂40の下部にそれぞれ
の先端が位置するように形成する〔図7(d)〕。
(4) Finally, the semiconductor pellet 100 is completely molded with the resin 40 so as to completely cover the semiconductor pellet 100, and the first lead frame frame 220, the second lead frame 320, and the connection frame 221 which are outside the resin 40 are formed. And 32
After cutting 1, the first lead electrode 22 and the second lead electrodes 32 a and 32 b are processed so that the respective tips are located below the resin 40 (FIG. 7D).

【0040】なお、前述において、樹脂40によるモー
ルドを行った後、樹脂40の外部に出ている第1リード
電極22と第2リード電極32a、32bとに半田を形
成しておくと、例えば、プリント基板に半田で接続する
場合、接続が容易になる利点を得ることができる。
In the above description, if the first lead electrode 22 and the second lead electrodes 32a and 32b, which are outside the resin 40, are formed after the resin 40 is molded, for example, When connecting to a printed circuit board by soldering, there is an advantage that the connection is facilitated.

【0041】前述した本発明の各実施形態による面実装
型複合半導体装置に使用される半導体ペレットは、メサ
溝に露出するpn接合にガラス被膜を設けた構成のダイ
オードであるとして説明したが、本発明は、前述以外の
種々な構成を持つ半導体ペレットを使用することができ
る。以下、半導体ペレットの各種の変形例について説明
する。
The semiconductor pellet used in the surface-mount type composite semiconductor device according to each of the above-described embodiments of the present invention is described as a diode having a structure in which a pn junction exposed in a mesa groove is provided with a glass film. The present invention can use semiconductor pellets having various configurations other than those described above. Hereinafter, various modifications of the semiconductor pellet will be described.

【0042】図8は本発明に使用可能な半導体ペレット
の第1の変形例を示す断面図である。図8において、6
は絶縁膜であり、他の符号は図1の場合と同一である。
FIG. 8 is a sectional view showing a first modification of the semiconductor pellet usable in the present invention. In FIG. 8, 6
Is an insulating film, and other symbols are the same as those in FIG.

【0043】図8に示す半導体ペレットは、シリコン酸
化膜等の絶縁膜6を、ガラス被膜5とp+ 型半導体領域
2及びn型半導体領域1の表面との間に介在させて形成
したダイオードである。このように、図1に示した半導
体ペレットに、シリコン酸化膜等による絶縁膜6を付加
することにより、半導体表面の界面準位を低減すること
が可能となり、半導体表面を流れる表面発生電流の低減
を図ることができる。
The semiconductor pellet shown in FIG. 8 is a diode formed by interposing an insulating film 6 such as a silicon oxide film between the glass film 5 and the surfaces of the p + -type semiconductor region 2 and the n-type semiconductor region 1. is there. As described above, by adding the insulating film 6 made of a silicon oxide film or the like to the semiconductor pellet shown in FIG. 1, the interface state on the semiconductor surface can be reduced, and the surface generated current flowing on the semiconductor surface can be reduced. Can be achieved.

【0044】図9は本発明に使用可能な半導体ペレット
の第2の変形例を示す断面図である。図9において、4
は高不純物濃度のn+ 型半導体領域であり、他の符号は
図1の場合と同一である。
FIG. 9 is a sectional view showing a second modification of the semiconductor pellet usable in the present invention. In FIG. 9, 4
Denotes an n + type semiconductor region having a high impurity concentration, and other reference numerals are the same as those in FIG.

【0045】図9に示す半導体ペレットは、図1により
説明したガラス被覆半導体装置のチップ周辺に、p+ 型
半導体領域2を取り囲むようにn型半導体領域1に隣接
して高不純物濃度のn+ 型半導体領域4を形成して構成
したダイオードである。このような高不純物濃度のn+
型半導体領域4を設けることにより、主pn接合から延
びる空乏層がチップ端部にまで延びることを防止してリ
ーク電流の増大を防止することができ。しかも、ダイシ
ング時にガラスを切らなくて済むので、ガラスにクラッ
クが発生することによる耐圧不良を低減することができ
る。
The semiconductor pellet shown in FIG. 9 has a high impurity concentration of n + around the chip of the glass-coated semiconductor device described with reference to FIG. 1 and adjacent to the n-type semiconductor region 1 so as to surround the p + -type semiconductor region 2. This is a diode formed by forming the type semiconductor region 4. N + having such a high impurity concentration
By providing the type semiconductor region 4, it is possible to prevent a depletion layer extending from the main pn junction from extending to the end of the chip, thereby preventing an increase in leak current. In addition, since it is not necessary to cut the glass at the time of dicing, it is possible to reduce the withstand voltage failure due to the occurrence of cracks in the glass.

【0046】図10は本発明に使用可能な半導体ペレッ
トの第3の変形例を示す断面図である。図10における
符号は図8、図9の場合と同一である。
FIG. 10 is a sectional view showing a third modification of the semiconductor pellet usable in the present invention. The reference numerals in FIG. 10 are the same as those in FIGS.

【0047】図10に示す半導体ペレットは、図1によ
り説明したガラス被覆半導体装置に対して、図9により
説明した高不純物濃度のn+ 型半導体領域4及び図8に
より説明したシリコン酸化膜6を併合して設けて構成し
たダイオードである。このようにすることにより、主p
n接合から延びる空乏層がチップ端部にまで延びること
によるリーク電流の増大を防止でき、ダイシング時にガ
ラスを切らなくて済むので、ガラスにクラックが発生す
ることによる耐圧不良を低減できる。さらに、半導体表
面の界面準位を低減することが可能となり、半導体表面
を流れる表面発生電流の低減を図ることができる。
The semiconductor pellet shown in FIG. 10 is different from the glass-coated semiconductor device shown in FIG. 1 in that the n + -type semiconductor region 4 having a high impurity concentration described in FIG. 9 and the silicon oxide film 6 described in FIG. It is a diode configured by being combined. By doing so, the main p
An increase in leakage current due to the depletion layer extending from the n-junction extending to the end of the chip can be prevented, and the glass does not need to be cut during dicing, so that a withstand voltage failure due to cracks in the glass can be reduced. Further, the interface state on the semiconductor surface can be reduced, and the surface generated current flowing on the semiconductor surface can be reduced.

【0048】図11、図12は本発明に使用可能な半導
体ペレットの第4、第5の変形例を示す断面図である。
図11、図12における符号は図8、図9の場合と同一
である。
FIGS. 11 and 12 are sectional views showing fourth and fifth modifications of the semiconductor pellet usable in the present invention.
The reference numerals in FIGS. 11 and 12 are the same as those in FIGS.

【0049】前述までに説明した本発明による面実装型
複合半導体装置は、ガラス被膜5を安定化膜としたダイ
オードを使用するとして説明してきたが、本発明は、ガ
ラス被膜5を安定化膜としたダイオードに限らず、図1
1、図12に示すような二酸化珪素膜6を安定化膜とし
たプレーナ型のpnダイオード、プレーナ型のショット
キーダイオード等を使用することも可能である。
Although the surface-mounted composite semiconductor device according to the present invention described above uses a diode having the glass film 5 as a stabilizing film, the present invention uses the glass film 5 as a stabilizing film. Not only the diode
1. It is also possible to use a planar pn diode, a planar Schottky diode or the like using the silicon dioxide film 6 as a stabilizing film as shown in FIG.

【0050】図13は図1に示した本発明の第1の実施
形態による面実装型複合半導体装置の他の製造方法を説
明する図である。
FIG. 13 is a view for explaining another method of manufacturing the surface-mounted composite semiconductor device according to the first embodiment of the present invention shown in FIG.

【0051】図3により説明した製造方法は、図3
(d)に示したように、第2リードフレームの連結フレ
ーム321で連結された2つのフレーム枠320の間及
び第1リードフレームの連結フレーム221で連結され
た2つのフレーム枠220の間に図1に示した断面構造
を有するダイオードをカソード電極が等電位になるよう
に接続して面実装型複合半導体装置140を配置して製
造するとして説明したが、図13に示す製造方法は、第
2リードフレームの3つのフレーム枠320を2つの連
結フレーム321で連結し、第1リードフレームの3つ
のフレーム枠220を2つの連結フレーム321で連結
し、連結により得られる2つのフレーム枠の間に図1に
示した断面構造を有するダイオードを配置して面実装型
複合半導体装置140を製造するようにしたものであ
る。
The manufacturing method described with reference to FIG.
As shown in (d), a diagram between two frame frames 320 connected by the connection frame 321 of the second lead frame and between two frame frames 220 connected by the connection frame 221 of the first lead frame. Although the diode having the cross-sectional structure shown in FIG. 1 is connected to the cathode electrode so as to have the same potential and the surface-mounted composite semiconductor device 140 is arranged and manufactured, the manufacturing method shown in FIG. The three frame frames 320 of the lead frame are connected by two connection frames 321, and the three frame frames 220 of the first lead frame are connected by two connection frames 321. The surface-mounted composite semiconductor device 140 is manufactured by arranging diodes having the cross-sectional structure shown in FIG.

【0052】図13に示すような製造方法をとることに
より、同一作業で多数の面実装型複合半導体装置を得る
ことができ、生産性を一層向上させることができる。
By employing the manufacturing method as shown in FIG. 13, a large number of surface-mounted composite semiconductor devices can be obtained by the same operation, and the productivity can be further improved.

【0053】図14は図4に示した本発明の第2の実施
形態による面実装型複合半導体装置の他の製造方法を説
明する図である。
FIG. 14 is a view for explaining another method of manufacturing the surface-mounted composite semiconductor device according to the second embodiment of the present invention shown in FIG.

【0054】図7により説明した製造方法は、図7
(d)に示したように、第2リードフレームの連結フレ
ーム321で連結された2つのフレーム枠320の間及
び第1リードフレームの連結フレーム221で連結され
た2つのフレーム枠220の間に図4に示した断面構造
を有するダイオードをアノード電極が等電位になるよう
に接続して面実装型複合半導体装置141が配置して製
造するとして説明したが、図14に示す製造方法は、第
2リードフレームの3つのフレーム枠320を2つの連
結フレーム321で連結し、第1リードフレームの3つ
のフレーム枠220を2つの連結フレーム221で連結
し、連結により得られる2つのフレーム枠の間に図4に
示した断面構造を有するダイオードを配置して面実装型
複合半導体装置141を製造するようにしたものであ
る。
The manufacturing method described with reference to FIG.
As shown in (d), a diagram between two frame frames 320 connected by the connection frame 321 of the second lead frame and between two frame frames 220 connected by the connection frame 221 of the first lead frame. Although the diode having the cross-sectional structure shown in FIG. 4 is connected to the anode electrode so as to have the same potential and the surface-mounted composite semiconductor device 141 is arranged and manufactured, the manufacturing method shown in FIG. The three frame frames 320 of the lead frame are connected by two connection frames 321, and the three frame frames 220 of the first lead frame are connected by two connection frames 221. The surface-mounted composite semiconductor device 141 is manufactured by arranging diodes having the cross-sectional structure shown in FIG.

【0055】図14に示すような製造方法をとることに
より、同一作業で多数の面実装型複合半導体装置を得る
ことができ、生産性を一層向上させることができる。
By employing the manufacturing method shown in FIG. 14, a large number of surface-mounted composite semiconductor devices can be obtained in the same operation, and the productivity can be further improved.

【0056】前述した図13、図14の製造方法では、
3つのフレーム枠を連結したリードフレームを用いると
したが、本発明は、さらに多数のフレーム枠を連結した
リードフレームを使用することもでき、これにより、さ
らに生産性の向上を図ることができる。
In the manufacturing method of FIGS. 13 and 14 described above,
Although a lead frame in which three frame frames are connected is used, the present invention can also use a lead frame in which a larger number of frame frames are connected, thereby further improving productivity.

【0057】図15、図16は本発明の第5、第6の実
施形態による面実装型複合半導体装置の構成を示す断面
図、図17は図15、図16に示す面実装型複合半導体
装置の外観を示す斜視図であり、図の符号は図1、図4
の場合と同一である。
FIGS. 15 and 16 are cross-sectional views showing the structure of the surface-mounted composite semiconductor device according to the fifth and sixth embodiments of the present invention, and FIG. 17 is a surface-mounted composite semiconductor device shown in FIGS. FIG. 5 is a perspective view showing the appearance of FIG.
Is the same as

【0058】図15に示す本発明の第5の実施形態によ
る面実装型複合半導体装置は、半導体ペレット100を
完全にモールドするためのエポキシ系の樹脂40による
モールド内において、2個の半導体ペレット100のカ
ソード電極30が、カソード側の第2リード電極32の
上に第2半田31を介して接続されて搭載され、2個の
半導体ペレット100のそれぞれのアノード電極20に
第1半田21を介して、アノード側の第1リード電極2
2a、22bが接続されて構成されている点については
図1の場合と同様であるが、リード電極の取り出し方が
図1の場合と異なっている。
In the surface-mounted composite semiconductor device according to the fifth embodiment of the present invention shown in FIG. 15, two semiconductor pellets 100 are molded in an epoxy resin 40 for completely molding the semiconductor pellets 100. Is mounted on the second lead electrode 32 on the cathode side via a second solder 31 and is mounted on the respective anode electrodes 20 of the two semiconductor pellets 100 via the first solder 21. , First lead electrode 2 on the anode side
The configuration in which 2a and 22b are connected is the same as in FIG. 1, but the method of extracting the lead electrodes is different from that in FIG.

【0059】すなわち、この第5の実施形態では、樹脂
40内部の1つの第2リード電極32及び2つの第1リ
ード電極22a、22bが、全て紙面と垂直な方向から
取り出されるように加工成型されて樹脂40外部の一平
面上に配置されるよう形成されている。
That is, in the fifth embodiment, one second lead electrode 32 and two first lead electrodes 22a and 22b inside the resin 40 are processed and formed such that they are all taken out in a direction perpendicular to the paper surface. And formed on one plane outside the resin 40.

【0060】このような構成とすることにより、図1で
示した構造と比べて、面実装型複合半導体装置142の
長手方向の寸法を短くでき、よりコンパクトな面実装型
複合半導体装置を得ることができる。また、このような
構成の面実装型複合半導体装置は、その製造の際に用い
るリードフレームとして、フレーム枠から直角方向に延
びるリード電極を有するものを使用することができ、フ
レーム枠内で高密度に面実装型複合半導体装置を製造す
ることができ、生産効率を向上させることができる。
By adopting such a structure, the dimension of the surface-mounted composite semiconductor device 142 in the longitudinal direction can be reduced as compared with the structure shown in FIG. 1, and a more compact surface-mounted composite semiconductor device can be obtained. Can be. In addition, the surface-mount type composite semiconductor device having such a configuration can use a lead frame that has lead electrodes extending in a direction perpendicular to the frame frame as a lead frame used in the manufacture thereof. Thus, a surface-mounted composite semiconductor device can be manufactured, and the production efficiency can be improved.

【0061】図16に示す本発明の第6の実施形態によ
る面実装型複合半導体装置は、カソード側の2つの第2
リード電極32aと32bとの上に、2個の半導体ペレ
ット100が第2半田31を介してそれぞれのカソード
電極30と接続され搭載され、また、2個の半導体ペレ
ットのそれぞれのアノード電極20に、第1半田21を
介してアノード側の1つの第1リード電極22が接続さ
れて構成されている点については図4の場合と同様であ
るが、リード電極取り出し方が異なっている。
The surface-mount type composite semiconductor device according to the sixth embodiment of the present invention shown in FIG.
On the lead electrodes 32a and 32b, two semiconductor pellets 100 are connected to and mounted on the respective cathode electrodes 30 via the second solder 31, and on the respective anode electrodes 20 of the two semiconductor pellets, The configuration in which one first lead electrode 22 on the anode side is connected via the first solder 21 is the same as in the case of FIG. 4, but the method of extracting the lead electrode is different.

【0062】すなわち、この第6の実施形態では、樹脂
40内部の2つの第2リード電極32a、32b及び1
つの第1リード電極22が、全て紙面と垂直な方向から
取り出されるように加工成型されて樹脂40外部の一平
面上に配置されるよう形成されている。
That is, in the sixth embodiment, the two second lead electrodes 32 a, 32 b and 1
The two first lead electrodes 22 are formed so as to be all taken out from a direction perpendicular to the plane of the paper, and are formed so as to be arranged on one plane outside the resin 40.

【0063】このような構成とすることにより、図4で
示した構造と比べて、面実装型複合半導体装置143の
長手方向の寸法を短くでき、よりコンパクトな面実装型
複合半導体装置を得ることができる。また、このような
構成の面実装型複合半導体装置は、図15の場合と同様
に、その製造の際に用いるリードフレームとして、フレ
ーム枠から直角方向に延びるリード電極を有するものを
使用することができ、フレーム枠内で高密度に面実装型
複合半導体装置を製造することができ、生産効率を向上
させることができる。
By adopting such a configuration, the dimension of the surface-mounted composite semiconductor device 143 in the longitudinal direction can be reduced as compared with the structure shown in FIG. 4, and a more compact surface-mounted composite semiconductor device can be obtained. Can be. Further, as in the case of FIG. 15, the surface mount type composite semiconductor device having such a configuration may use a lead frame having lead electrodes extending in a direction perpendicular to the frame frame as a lead frame used in the manufacture thereof. As a result, the surface-mounted composite semiconductor device can be manufactured at high density within the frame, and the production efficiency can be improved.

【0064】図15、図16で説明した本発明の第5、
第6の実施形態による面実装型複合半導体装置は、その
外観を図17に示すように、モールド樹脂40の外部
に、2個の半導体ペレットのカソード電極30が等電位
に接続された第2リード電極32と、2個の半導体ペレ
ットのそれぞれのアノード電極20と接続された第1リ
ード電極22a、22bとが端子として取り出されてい
るか、あるいは、モールド樹脂40の外部に、2個の半
導体ペレットのアノード電極20が等電位に接続された
第1リード電極22と、2個の半導体ペレットのそれぞ
れのカソード電極30と接続された第2リード電極32
a、32bとが端子として取り出されている。そして、
それぞれの端子が、樹脂の一平面上の配置されるよう形
成されている。
The fifth embodiment of the present invention described with reference to FIGS.
As shown in FIG. 17, the surface mount type composite semiconductor device according to the sixth embodiment has a second lead in which the cathode electrodes 30 of two semiconductor pellets are connected to the same potential outside the mold resin 40. The electrode 32 and the first lead electrodes 22a, 22b connected to the respective anode electrodes 20 of the two semiconductor pellets are taken out as terminals, or the two semiconductor pellets are provided outside the molding resin 40. A first lead electrode 22 in which the anode electrode 20 is connected at the same potential, and a second lead electrode 32 in which the cathode electrode 30 of each of the two semiconductor pellets is connected.
a and 32b are taken out as terminals. And
Each terminal is formed so as to be arranged on one plane of the resin.

【0065】前述のようなリード電極の取り出し方をし
た本発明の第5、第6の実施形態による面実装型複合半
導体装置は、図2で説明したと同様の特徴を持ち、同様
な効果を得ることができる。すなわち、これらの半導体
装置も、1個のパッケージの中に2個のダイオードが搭
載され、カソード電極あるいはアノード電極が2個のダ
イオードに共通の端子として1つ取り出され、アノード
電極あるいはカソード電極がそれぞれのダイオードに対
して2個取り出されている点、及び、外部端子として取
り出されるリード電極が、内部の半導体ペレットに直接
接続されている点を特徴としている。そして、電源等の
例えば整流回路に用いる場合、ダイオードの部品として
は従来2個必要であったものを1個で済ませることがで
き部品点数を削減することができるだけでなく、必要な
外部端子として、3個の端子で済ませることができる利
点があるため、電源回路の寿命を長くして信頼性の向上
を図ることができる。
The surface-mounted composite semiconductor device according to the fifth and sixth embodiments of the present invention in which the lead electrodes are extracted as described above has the same features as those described with reference to FIG. Obtainable. In other words, in these semiconductor devices, two diodes are mounted in one package, one cathode electrode or one anode electrode is taken out as a common terminal for the two diodes, and the anode electrode or the cathode electrode is respectively connected to the two diodes. It is characterized in that two of the diodes are taken out and that the lead electrodes taken out as external terminals are directly connected to the internal semiconductor pellet. And when it is used for a rectifier circuit such as a power supply, for example, it is possible to reduce the number of components by using only one diode component, which was conventionally required two, and as a necessary external terminal, Since there is an advantage that three terminals can be used, the life of the power supply circuit can be prolonged and the reliability can be improved.

【0066】ちなみに、従来の2端子の面実装ダイオー
ドを上から見た面積は11.04mm2であり、本発明による3
端子の面実装ダイオードの上から見た面積は14.64mm2
あった。従って、前述した本発明の各実施形態による3
端子の面実装ダイオードを1個使うことにより、従来の
2端子の面実装ダイオードを2個使った場合に比べ、実
装面積を66%に削減することができ、実装密度を高く
することが可能となった。
Incidentally, the area of the conventional two-terminal surface-mounted diode as viewed from above is 11.04 mm 2, which is 3 mm according to the present invention.
The area of the terminal as viewed from above the surface-mounted diode was 14.64 mm 2 . Therefore, according to each embodiment of the present invention described above, 3
By using one surface-mount diode for the terminal, the mounting area can be reduced to 66% and the mounting density can be increased, as compared with the case where two conventional two-terminal surface-mount diodes are used. became.

【0067】図18は本発明の第7の実施形態による面
実装型複合半導体装置の電気的な構成を示す平面図、図
19は本発明の第7の実施形態による面実装型複合半導
体装置の外観を示す斜視図、図20は本発明の第7の実
施形態による面実装型複合半導体装置の構造を説明する
断面図である。図18〜図20において、51〜54は
外部端子T1〜T4を形成するリード電極であり、他の
符号は図1の場合と同一である。
FIG. 18 is a plan view showing an electrical configuration of a surface-mounted composite semiconductor device according to the seventh embodiment of the present invention, and FIG. 19 is a plan view of the surface-mounted composite semiconductor device according to the seventh embodiment of the present invention. FIG. 20 is a perspective view showing the appearance, and FIG. 20 is a sectional view for explaining the structure of the surface-mount type composite semiconductor device according to the seventh embodiment of the present invention. 18 to 20, reference numerals 51 to 54 denote lead electrodes forming the external terminals T1 to T4, and other reference numerals are the same as those in FIG.

【0068】本発明の第7の実施形態による面実装型複
合半導体装置は、図18に外部に取り出された端子と樹
脂40の内部に搭載された半導体ペレット100をダイ
オードの記号D1〜D4を用いて示しているように、4
つのダイオードとしての半導体ペレット100がブリッ
ジ回路を構成するよう接続され、4つの各接続点が外部
電極T1〜T4に引き出されて構成されている。
In the surface-mounted composite semiconductor device according to the seventh embodiment of the present invention, the terminals extracted to the outside and the semiconductor pellet 100 mounted inside the resin 40 are formed by using diodes D1 to D4 in FIG. As shown, 4
The semiconductor pellet 100 as one diode is connected to form a bridge circuit, and four connection points are drawn out to external electrodes T1 to T4.

【0069】すなわち、図示半導体装置は、ダイオード
D1及びD2のカソード電極と接続されたリード電極5
1が外部端子T1として、ダイオードD3及びD4のア
ノード電極と接続されたリード電極52が外部端子T2
として、ダイオードD1のアノード電極及びD3のカソ
ード電極と接続されたリード電極53が外部端子T3と
して、ダイオードD2のアノード電極及びD4のカソー
ド電極と接続されたリード電極54が外部端子T4とし
て引き出されている構成されている。なお、ダイオード
としては、これまで説明した図1、図4〜6、図8〜1
2のいずれのダイオードを用いてもよい。
That is, the illustrated semiconductor device has a lead electrode 5 connected to the cathode electrodes of diodes D1 and D2.
1 is the external terminal T1, and the lead electrode 52 connected to the anode electrodes of the diodes D3 and D4 is the external terminal T2.
The lead electrode 53 connected to the anode electrode of the diode D1 and the cathode electrode of D3 is drawn out as an external terminal T3, and the lead electrode 54 connected to the anode electrode of the diode D2 and the cathode electrode of D4 is drawn out as an external terminal T4. Are configured. In addition, as a diode, FIG. 1, FIG. 4-6, FIG.
Any of the two diodes may be used.

【0070】本発明の第7の実施形態による面実装型複
合半導体装置の外観が図19に示されており、モールド
樹脂40の外部に、図18に示す端子T1〜T5が取り
出されており、それぞれの端子は樹脂の一平面上に配置
されるよう形成されている。
FIG. 19 shows the appearance of the surface-mount type composite semiconductor device according to the seventh embodiment of the present invention. The terminals T1 to T5 shown in FIG. Each terminal is formed so as to be arranged on one plane of the resin.

【0071】この面実装型複合半導体装置は、1個のパ
ッケージの中に4個のダイオードがブリッジ回路として
接続されて搭載され、ブリッジ回路に使用する端子とし
て4つの端子のみが取り出されているいる点、及び、外
部端子として取り出されるリード電極が、内部の半導体
ペレットに直接接続されている点を特徴としている。こ
れにより、電源等の例えば整流回路に用いる場合、ダイ
オードの部品としては従来4個必要であったものを1個
で済ませることができ部品点数を削減し、実装面積を低
減することができるだけでなく、必要な外部端子を4個
で済ませることができるため、電源回路の寿命を長くし
て信頼性の向上を図ることができる。
In this surface-mounted composite semiconductor device, four diodes are connected and mounted as a bridge circuit in one package, and only four terminals are taken out as terminals used in the bridge circuit. It is characterized in that a point and a lead electrode taken out as an external terminal are directly connected to an internal semiconductor pellet. As a result, when used in, for example, a rectifier circuit of a power supply or the like, it is possible to reduce the number of components and the mounting area by reducing the number of components from four conventionally required components to four components. Since only four external terminals are required, the life of the power supply circuit can be extended and the reliability can be improved.

【0072】ちなみに、従来の2端子の面実装ダイオー
ドを上から見た面積は11.04mm2であり、本発明による4
端子の面実装ダイオードの上から見た面積は25.00mm2
あった。従って、前述した本発明の実施形態による4端
子の面実装ダイオードを1個使うことにより、従来の2
端子の面実装ダイオードを4個使った場合に比較して、
実装面積を56%に削減することができ、実装密度を高
くすることが可能となった。
By the way, the area of the conventional two-terminal surface mount diode as viewed from above is 11.04 mm 2 ,
The area of the terminal as viewed from above the surface-mounted diode was 25.00 mm 2 . Therefore, by using one 4-terminal surface mount diode according to the embodiment of the present invention described above, the conventional two-terminal surface mount diode can be used.
Compared to using four surface mount diodes for the terminals,
The mounting area can be reduced to 56%, and the mounting density can be increased.

【0073】本発明の第7の実施形態による面実装型複
合半導体装置の構造を示す図20において、図20
(a)は図19におけるA−A’部あるいはB−B’部
の断面図、図20(b)、図20(c)はそれぞれ図1
9におけるC−C’部及びD−D’部の断面図である。
また、図20(a)において、符号のうち括弧内に示し
た符号はB−B’部の断面に対するものであり、括弧外
に示した符号はA−A’部の断面に対応するものであ
る。
Referring to FIG. 20 showing the structure of the surface-mounted composite semiconductor device according to the seventh embodiment of the present invention, FIG.
20A is a cross-sectional view taken along the line AA ′ or the line BB ′ in FIG. 19, and FIGS. 20B and 20C are FIGS.
9 is a cross-sectional view taken along the line CC ′ and the line DD ′ of FIG.
In FIG. 20 (a), among the reference numerals, the reference numerals in parentheses correspond to the cross section of the BB 'portion, and the reference numerals outside the parentheses correspond to the cross section of the AA' portion. is there.

【0074】図20(a)に示すA−A’部の断面につ
いて見ると、リード電極53には、ダイオードを構成す
る2つの半導体ペレット100の一方のカソード電極3
0が半田31を介して接続され、他方のアノード電極2
0が半田21を介して接続されている。そして、図20
(a)の下部に示すリード電極53は、樹脂内部で半導
体ペレット100に接続されたリード電極53がそのま
ま樹脂外部に取り出され樹脂の一平面上に配置されたも
のである。また、B−B’部の断面についても同様に、
リード電極54は、樹脂内部で半導体ペレット100に
接続されたリード電極54がそのまま樹脂外部に取り出
され樹脂の一平面上に配置されている。
Referring to the cross section taken along the line AA ′ shown in FIG. 20A, the lead electrode 53 has one cathode electrode 3 of two semiconductor pellets 100 constituting a diode.
0 is connected via the solder 31 and the other anode electrode 2
0 is connected via the solder 21. And FIG.
The lead electrode 53 shown in the lower part of (a) is one in which the lead electrode 53 connected to the semiconductor pellet 100 inside the resin is taken out of the resin as it is and arranged on one plane of the resin. Similarly, for the cross section of the BB ′ section,
In the lead electrode 54, the lead electrode 54 connected to the semiconductor pellet 100 inside the resin is taken out of the resin as it is and is arranged on one plane of the resin.

【0075】次に、図20(b)に示すC−C’部の断
面について見ると、リード電極51には、ダイオードを
構成する2つの半導体ペレット100の両方のカソード
電極30が半田31を介して接続され、それぞれのアノ
ード電極20が半田21を介してそれぞれリード電極5
3と54とに接続されている。そして、図20(b)の
下部に示すリード電極51は、樹脂内部で半導体ペレッ
ト100に接続されたリード電極51がそのまま樹脂外
部に取り出され樹脂の一平面上に配置されもたのであ
る。
Next, referring to the cross section taken along the line CC ′ shown in FIG. 20B, both cathode electrodes 30 of the two semiconductor pellets 100 constituting the diode are connected to the lead electrode 51 via the solder 31. And the respective anode electrodes 20 are connected to the respective lead electrodes 5 via solder 21.
3 and 54 are connected. In the lead electrode 51 shown in the lower part of FIG. 20B, the lead electrode 51 connected to the semiconductor pellet 100 inside the resin is taken out of the resin as it is and arranged on one plane of the resin.

【0076】また、図20(c)に示すD−D’部の断
面について見ると、リード電極52には、ダイオードを
構成する2つの半導体ペレット100の両方のアノード
電極20が半田21を介して接続され、それぞれのカソ
ード電極30が半田31を介してそれぞれリード電極5
3と54とに接続されている。そして、図20(c)の
下部に示すリード電極52は、樹脂内部で半導体ペレッ
ト100に接続されたリード電極52がそのまま樹脂外
部に取り出され樹脂の一平面上に配置されたものであ
る。
Referring to the cross section taken along the line DD ′ shown in FIG. 20C, both anode electrodes 20 of the two semiconductor pellets 100 constituting the diode are connected to the lead electrode 52 via the solder 21. The respective cathode electrodes 30 are connected to the respective lead electrodes 5 via solders 31.
3 and 54 are connected. The lead electrode 52 shown in the lower part of FIG. 20C is one in which the lead electrode 52 connected to the semiconductor pellet 100 inside the resin is taken out of the resin as it is and arranged on one plane of the resin.

【0077】本発明の第7の実施形態による面実装型複
合半導体装置は、図20ににより説明したような構成を
持つことにより、樹脂内部で1つのダイオードのアノー
ド電極と別のダイオードのカソード電極を等電位接続す
るために、少なくとも同一平面を有するリード電極に接
続することができ、製造が簡単になるだけでなく、実装
するために必要な樹脂の体積を小さくすることができ
る。
The surface-mounted composite semiconductor device according to the seventh embodiment of the present invention has a configuration as described with reference to FIG. 20, so that an anode electrode of one diode and a cathode electrode of another diode are formed inside the resin. Can be connected at least to a lead electrode having the same plane, so that not only can the manufacturing be simplified, but also the volume of resin required for mounting can be reduced.

【0078】図21は図18〜図20により説明した本
発明の第7の実施形態による面実装型複合半導体装置の
製造方法を説明する図であり、以下、図21を参照して
その製造方法を説明する。なお、図21においては、半
導体ペレットの断面については示していないが、図20
に説明したものと同様である。
FIG. 21 is a diagram for explaining a method of manufacturing the surface-mounted composite semiconductor device according to the seventh embodiment of the present invention described with reference to FIGS. 18 to 20. Hereinafter, the manufacturing method will be described with reference to FIG. Will be described. Although FIG. 21 does not show the cross section of the semiconductor pellet, FIG.
This is the same as that described above.

【0079】(1)まず、連結フレーム421により連
結された2つのフレーム枠のうち一方のフレーム枠42
0aから内向きに、直角以外の任意の角度(図示例では
45度としている)で延びる端子422aの先端部で端
子422aと垂直方向に長方形の長辺の中央部が位置す
る長方形のリード電極423aを有するよう成型され、
また、他方のフレーム枠420bから内向きに、直角以
外の任意の角度(図示例では45度としている)で延び
る端子422bの先端部で端子422bと垂直方向に長
方形の長辺の中央部が位置する長方形のリード電極42
3bを有するよう成型された第1のリードフレームを用
意する。そして、リード電極423a上に、半田31を
形成し、その上に2つの半導体ペレット100のカソー
ド電極30が位置するように隔離して配置して熱処理を
施し、リード電極423aとカソード電極30とを半田
31を介して接続する〔図21(a)〕。
(1) First, one of the two frame frames 42 connected by the connection frame 421
A rectangular lead electrode 423a in which the center of the long side of the rectangle is located perpendicular to the terminal 422a at the tip of the terminal 422a extending inward from 0a at an arbitrary angle other than a right angle (45 degrees in the illustrated example). Molded to have
In addition, the center of the long side of the rectangle in the direction perpendicular to the terminal 422b is located at the tip of the terminal 422b extending inward from the other frame 420b at an arbitrary angle other than a right angle (45 degrees in the illustrated example). Rectangular lead electrode 42
A first lead frame molded to have 3b is prepared. Then, the solder 31 is formed on the lead electrode 423a, and the solder 31 is formed on the lead electrode 423a so that the cathode electrodes 30 of the two semiconductor pellets 100 are separated from each other and subjected to heat treatment, so that the lead electrode 423a and the cathode electrode 30 are separated. The connection is made via the solder 31 (FIG. 21A).

【0080】(2)また、連結フレーム521で連結さ
れた2つのフレーム枠520a及び520bから内向き
に、直角以外の任意の角度(図示例では45度としてい
る)で延びる端子522a及び522bの先端部で端子
522a及び522bと垂直方向に平面部を有するよう
なリード電極523a及び523bが成型された第2の
リードフレームを用意する。そして、リード電極523
a及び523b上に、半田31を形成し、その上に2つ
の半導体ペレット100のカソード電極30が位置する
ように配置して熱処理を施し、リード電極523a及び
523bとそれぞれのダイオードのカソード電極30と
を半田31を介して接続する〔図21(b)〕。
(2) The tips of the terminals 522a and 522b extending inward from the two frame frames 520a and 520b connected by the connecting frame 521 at an arbitrary angle other than a right angle (45 degrees in the illustrated example). A second lead frame is prepared in which the lead electrodes 523a and 523b are formed so as to have flat portions in the vertical direction to the terminals 522a and 522b. Then, the lead electrode 523
a and 523b, a solder 31 is formed, and the cathode 31 of the two semiconductor pellets 100 is disposed on the solder 31 and subjected to heat treatment, and the lead electrodes 523a and 523b and the cathode 30 of each diode are formed. Are connected via solder 31 [FIG. 21 (b)].

【0081】(3)その後、第1のリードフレームに搭
載された2つの半導体ペレット100の上にクリーム状
の半田を形成し、また、リード電極423b上に隔離し
てクリーム状の半田を形成しておき、次に、2つの半導
体ペレット100が接続された第2のリードフレームを
2つの半導体ペレット100が接続された第1のリード
フレーム上に、フレーム枠420aと520aとが重な
り、フレーム枠420bと520bとが重なるよう配置
する。すなわち、図20(b)に示す第2のリードフレ
ームを裏返して図20(a)に示す第1のリードフレー
ムの上に重ねる。その後、熱処理を施して、第1のリー
ドフレームのリード電極423a上に形成された2つの
半導体ペレット100のアノード電極を、それぞれリー
ド電極523aと523bとに接続し、リード電極42
3b上に形成されたクリーム状の半田の上に第2のリー
ドフレームのリード電極523a及び523b上に形成
された2つの半導体ペレット100のアノード電極を半
田31を介して接続する〔図21(c)〕。
(3) Thereafter, cream-like solder is formed on the two semiconductor pellets 100 mounted on the first lead frame, and cream-like solder is formed separately on the lead electrode 423b. In advance, the second lead frame to which the two semiconductor pellets 100 are connected is overlapped with the frame frames 420a and 520a on the first lead frame to which the two semiconductor pellets 100 are connected, and the frame frame 420b And 520b are arranged so as to overlap. That is, the second lead frame shown in FIG. 20B is turned upside down and overlaid on the first lead frame shown in FIG. 20A. Thereafter, heat treatment is performed to connect the anode electrodes of the two semiconductor pellets 100 formed on the lead electrode 423a of the first lead frame to the lead electrodes 523a and 523b, respectively, and to connect the lead electrode 42
The anode electrodes of the two semiconductor pellets 100 formed on the lead electrodes 523a and 523b of the second lead frame are connected to the cream-like solder formed on the solder paste 3b via the solder 31 [FIG. )].

【0082】なお、図21(c)の工程で第1、第2の
リードフレームを重ねて接続を行う際に位置ずれを生じ
ないようにするためには、図21(a)及び図21
(b)の工程で用いる半田の融点をず21(c)の工程
で用いる半田の融点より高いことが望ましい。
In order to prevent a displacement when the first and second lead frames are overlapped and connected in the step of FIG. 21C, FIGS.
It is desirable that the melting point of the solder used in the step (b) be higher than the melting point of the solder used in the step 21 (c).

【0083】(4)最後に、半導体ペレット100の全
てを完全に覆うように樹脂40によりモールドし、樹脂
40の外部に出ている第1リードフレームのフレーム枠
420a及び420b、第2リードフレームのフレーム
枠520a及び520b、及び、連結フレーム421、
521を切離した後、樹脂外部に取り出された端子5
1、52、53及び54を加工し、樹脂40の下部にそ
れぞれの先端が位置するように形成する〔図21
(d)〕。
(4) Finally, the semiconductor pellet 100 is completely molded with the resin 40 so as to completely cover the semiconductor pellet 100, and the first lead frame frames 420a and 420b, which are outside the resin 40, and the second lead frame. Frame frames 520a and 520b, and connection frame 421,
521 is cut off, and the terminal 5 taken out of the resin is removed.
1, 52, 53 and 54 are processed so that the respective tips are located below the resin 40 [FIG.
(D)].

【0084】なお、前述において、樹脂40によるモー
ルドを行った後、樹脂40の外部に出ているリード電極
51〜54に半田を形成しておくと、例えば、プリント
基板に半田で接続する場合、接続が容易になる利点を得
ることができる。
In the above description, after molding with the resin 40, solder is formed on the lead electrodes 51 to 54 projecting out of the resin 40. For example, when the solder is connected to a printed board by soldering, The advantage that connection becomes easy can be obtained.

【0085】前述した本発明の各各実施形態による面実
装型複合半導体装置及びその製造方法によれば、高耐
圧、低リーク電流、かつ、高信頼の面実装型複合半導体
装置を得ることができ、また、このような半導体装置を
歩留まりよく製造することができた。
According to the surface-mounted composite semiconductor device and the method of manufacturing the same according to each of the above-described embodiments of the present invention, it is possible to obtain a high withstand voltage, low leakage current, and highly reliable surface-mounted composite semiconductor device. In addition, such a semiconductor device could be manufactured with high yield.

【0086】すなわち、本発明の各実施形態による面実
装型複合半導体装置は、その耐圧が、約800±100
Vであり、リーク電流も逆方向印加電圧が400Vで1
0nA以下となり、極めて阻止特性の優れたものである
ことを確認した。さらに、高温逆バイアス試験(DC4
00V、接合温度150℃、時間1000h)を実施し
たところ、リーク電流が初期値の50%増加にとどま
り、高信頼性を示すことを確認した。
That is, the surface-mount type composite semiconductor device according to each embodiment of the present invention has a withstand voltage of about 800 ± 100.
V, and the leak current is 1 at 400 V applied in the reverse direction.
It was 0 nA or less, and it was confirmed that the blocking characteristics were extremely excellent. Further, a high temperature reverse bias test (DC4
(00 V, junction temperature 150 ° C., time 1000 h), it was confirmed that the leakage current was increased by only 50% of the initial value, indicating high reliability.

【0087】[0087]

【発明の効果】以上説明したように本発明によれば、本
発明による面実装型複合半導体装置を、複数のダイオー
ドの共通端子が1つのリード電極として取り出して構成
しているので、複数のダイオードを使用する回路におい
て、外部端子数の削減、回路部品点数の削減を図ること
ができ、回路の高信頼化及び実装密度の向上を図ること
ができる。また、その製造方法によれば、歩留まりよく
高い信頼性を持った面実装型複合半導体装置の製造を行
うことができる。
As described above, according to the present invention, the surface-mounted composite semiconductor device according to the present invention is constructed by taking out a common terminal of a plurality of diodes as one lead electrode. Can reduce the number of external terminals and the number of circuit components, thereby increasing the reliability of the circuit and improving the mounting density. Further, according to the manufacturing method, it is possible to manufacture a surface-mounted composite semiconductor device with high yield and high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a surface-mounted composite semiconductor device according to a first embodiment of the present invention.

【図2】第1の実施形態による面実装型複合半導体装置
の外観を示す斜視図である。
FIG. 2 is a perspective view showing the appearance of the surface-mounted composite semiconductor device according to the first embodiment.

【図3】本発明の第1の実施形態による面実装型複合半
導体装置の製造方法を説明する図である。
FIG. 3 is a diagram illustrating a method for manufacturing the surface-mounted composite semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第2の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
FIG. 4 is a cross-sectional view illustrating a configuration of a surface-mounted composite semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
FIG. 5 is a cross-sectional view illustrating a configuration of a surface-mounted composite semiconductor device according to a third embodiment of the present invention.

【図6】本発明の第4の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
FIG. 6 is a cross-sectional view illustrating a configuration of a surface-mounted composite semiconductor device according to a fourth embodiment of the present invention.

【図7】図4に示した本発明の第2の実施形態による面
実装型複合半導体装置の製造方法を説明する図である。
FIG. 7 is a view for explaining a method of manufacturing the surface-mounted composite semiconductor device according to the second embodiment of the present invention shown in FIG. 4;

【図8】本発明に使用可能な半導体ペレットの第1の変
形例を示す断面図である。
FIG. 8 is a sectional view showing a first modified example of a semiconductor pellet usable in the present invention.

【図9】本発明に使用可能な半導体ペレットの第2の変
形例を示す断面図である。
FIG. 9 is a sectional view showing a second modification of the semiconductor pellet usable in the present invention.

【図10】本発明に使用可能な半導体ペレットの第3の
変形例を示す断面図である。
FIG. 10 is a sectional view showing a third modification of the semiconductor pellet usable in the present invention.

【図11】本発明に使用可能な半導体ペレットの第4の
変形例を示す断面図である。
FIG. 11 is a sectional view showing a fourth modification of the semiconductor pellet usable in the present invention.

【図12】本発明に使用可能な半導体ペレットの第5の
変形例を示す断面図である。
FIG. 12 is a sectional view showing a fifth modification of the semiconductor pellet usable in the present invention.

【図13】図1に示した本発明の第1の実施形態による
面実装型複合半導体装置の他の製造方法を説明する図で
ある。
FIG. 13 is a view illustrating another method of manufacturing the surface-mounted composite semiconductor device according to the first embodiment of the present invention shown in FIG. 1;

【図14】図4に示した本発明の第2の実施形態による
面実装型複合半導体装置の他の製造方法を説明する図で
ある。
FIG. 14 is a view illustrating another method of manufacturing the surface-mounted composite semiconductor device according to the second embodiment of the present invention shown in FIG. 4;

【図15】本発明の第5の実施形態による面実装型複合
半導体装置の構成を示す断面図である。
FIG. 15 is a cross-sectional view illustrating a configuration of a surface-mounted composite semiconductor device according to a fifth embodiment of the present invention.

【図16】本発明の第6の実施形態による面実装型複合
半導体装置の構成を示す断面図である。
FIG. 16 is a sectional view showing a configuration of a surface-mount type composite semiconductor device according to a sixth embodiment of the present invention.

【図17】図15、図16に示す本発明の第5、第6の
実施形態による面実装型複合半導体装置の面実装型複合
半導体装置の外観を示す斜視図である。
FIG. 17 is a perspective view showing the appearance of the surface-mounted composite semiconductor device of the fifth and sixth embodiments of the present invention shown in FIGS. 15 and 16;

【図18】本発明の第7の実施形態による面実装型複合
半導体装置の電気的な構成を示す平面図である。
FIG. 18 is a plan view showing an electrical configuration of a surface-mount type composite semiconductor device according to a seventh embodiment of the present invention.

【図19】本発明の第7の実施形態による面実装型複合
半導体装置の外観を示す斜視図である。
FIG. 19 is a perspective view showing an appearance of a surface-mount type composite semiconductor device according to a seventh embodiment of the present invention.

【図20】本発明の第7の実施形態による面実装型複合
半導体装置の構造を説明する断面図である。
FIG. 20 is a cross-sectional view illustrating a structure of a surface-mounted composite semiconductor device according to a seventh embodiment of the present invention.

【図21】本発明の第7の実施形態による面実装型複合
半導体装置の製造方法を説明する図である。
FIG. 21 is a diagram illustrating a method of manufacturing a surface-mounted composite semiconductor device according to a seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 n型半導体領域 2 p+型半導体領域 3、4 n+型半導体領域 5 ガラス被膜 6 シリコン酸化膜 20 アノード電極 21a、21b 第1半田 22、22a、22b アノード側リード電極 30 カソード電極 31a、31b 第2半田 32、32a、32b カソード側リード電極 40 樹脂 100、101 半導体ペレット 140、141、142、143 面実装型複合半導体
装置 220、320、420、520 フレーム枠 221、321、421、521 連結フレーム
REFERENCE SIGNS LIST 1 n-type semiconductor region 2 p + -type semiconductor region 3, 4 n + -type semiconductor region 5 glass coating 6 silicon oxide film 20 anode electrode 21 a, 21 b first solder 22, 22 a, 22 b anode-side lead electrode 30 cathode electrode 31 a, 31 b second Solder 32, 32a, 32b Cathode-side lead electrode 40 Resin 100, 101 Semiconductor pellet 140, 141, 142, 143 Surface mount composite semiconductor device 220, 320, 420, 520 Frame 221 321 421 521 Connecting frame

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内 (72)発明者 沼田 敦 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hitoshi Matsuzaki 3-1-1 Sakaicho, Hitachi City, Ibaraki Prefecture Inside Hitachi, Ltd. Hitachi Plant (72) Inventor Atsushi Numata 3-chome Bentencho, Hitachi City, Ibaraki Prefecture No. 2 Inside Hitachi Haramachi Electronics Co., Ltd.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、それぞれの
ダイオードのカソード電極が樹脂内部で等電位にリード
電極により接続され、このリード電極が樹脂外部に1つ
の共通のリード端子として取り出され、等電位接続され
ていない2つのそれぞれのアノード電極がリード電極に
接続され、このリード電極が樹脂外部に2つの個別のリ
ード端子として取り出され、樹脂外部に取り出された3
つのリード端子の先端部分が全て樹脂外部の1つの面上
に配置されたことを特徴とする面実装型複合半導体装
置。
1. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin,
Two diodes are embedded in the resin, and the cathode electrodes of each diode are connected to the same potential inside the resin by a lead electrode, and this lead electrode is taken out as one common lead terminal outside the resin and is connected to the same potential. The two anode electrodes which are not connected are connected to a lead electrode, and this lead electrode is taken out as two separate lead terminals outside the resin and is taken out outside the resin.
A surface-mounted composite semiconductor device, characterized in that the tip portions of two lead terminals are all arranged on one surface outside the resin.
【請求項2】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、それぞれの
ダイオードのアノード電極が樹脂内部で等電位にリード
電極により接続され、このリード電極が樹脂外部に1つ
の共通のリード端子として取り出され、等電位接続され
ていない2つのそれぞれのカソード電極がリード電極に
接続され、このリード電極が樹脂外部に2つの個別のリ
ード端子として取り出され、樹脂外部に取り出された3
つのリード端子の先端部分が全て樹脂外部の1つの面上
に配置されたことを特徴とする面実装型複合半導体装
置。
2. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin.
Two diodes are embedded in the resin, and the anode electrodes of each diode are connected to the same potential inside the resin by a lead electrode. The lead electrode is taken out as one common lead terminal outside the resin and is connected to the same potential. Each of the two unconnected cathode electrodes is connected to a lead electrode, and this lead electrode is taken out as two separate lead terminals outside the resin and is taken out outside the resin.
A surface-mounted composite semiconductor device, characterized in that the tip portions of two lead terminals are all arranged on one surface outside the resin.
【請求項3】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、2つのダイ
オードのカソード電極が少なくとも同一水平面を有する
1つの第2リード電極上に第2半田を介して接続され、
2つのダイオードのそれぞれのアノード電極には第1半
田を介して2つの第1リード電極が接続され、前記第2
リード電極及び第1リード電極が同一材料で樹脂外部に
まで延長され、樹脂外部に取り出された第2リード電極
及び第1リード電極の先端部分が全て樹脂外部の1つの
面上に配置されたことを特徴とする面実装型複合半導体
装置。
3. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin,
Two diodes are embedded in the resin, and the cathode electrodes of the two diodes are connected via a second solder to one second lead electrode having at least the same horizontal plane,
Two first lead electrodes are connected to the respective anode electrodes of the two diodes via a first solder, and
The lead electrode and the first lead electrode are made of the same material and extended to the outside of the resin, and the tip portions of the second lead electrode and the first lead electrode taken out of the resin are all arranged on one surface outside the resin. A surface-mounted composite semiconductor device characterized by the above-mentioned.
【請求項4】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、2つのダイ
オードのそれぞれのカソード電極が少なくとも同一水平
面を有する2つの第2リード電極上に第2半田を介して
接続され、2つのダイオードのそれぞれのアノード電極
には第1半田を介して1つの第1リード電極が接続さ
れ、前記第2リード電極及び第1リード電極が同一材料
で樹脂外部にまで延長され、樹脂外部に取り出された第
2リード電極及び第1リード電極の先端部分が全て樹脂
外部の1つの面上に配置されたことを特徴とする面実装
型複合半導体装置。
4. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin,
Two diodes are embedded in the resin, and respective cathode electrodes of the two diodes are connected via a second solder to at least two second lead electrodes having the same horizontal plane, and are connected to respective anode electrodes of the two diodes. Is connected to one first lead electrode via a first solder, the second lead electrode and the first lead electrode are extended to the outside of the resin with the same material, and the second lead electrode and the A surface-mounted composite semiconductor device, characterized in that the tip portions of one lead electrode are all disposed on one surface outside the resin.
【請求項5】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、2つのダイ
オードのアノード電極が少なくとも同一水平面を有する
1つの第1リード電極上に第1半田を介して接続され、
2つのダイオードのそれぞれのカソード電極には第2半
田を介して2つの第2リード電極が接続され、前記第1
リード電極及び第2リード電極が同一材料で樹脂外部に
まで延長され、樹脂外部に取り出された第1リード電極
及び第2リード電極の先端部分が全て樹脂外部の1つの
面上に配置されたことを特徴とする面実装型複合半導体
装置。
5. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin,
Two diodes are embedded in the resin, and anode electrodes of the two diodes are connected via a first solder on one first lead electrode having at least the same horizontal plane,
Two second lead electrodes are connected to the respective cathode electrodes of the two diodes via a second solder, and
The lead electrode and the second lead electrode are made of the same material and extended to the outside of the resin, and the leading end portions of the first lead electrode and the second lead electrode taken out of the resin are all arranged on one surface outside the resin. A surface-mounted composite semiconductor device characterized by the above-mentioned.
【請求項6】 樹脂内部に複数の半導体ペレットをモー
ルドして形成される面実装型複合半導体装置において、
樹脂内部に2つのダイオードが埋め込まれ、2つのダイ
オードのそれぞれのアノード電極が少なくとも同一水平
面を有する2つの第1リード電極上に第1半田を介して
接続され、2つのダイオードのそれぞれのカソード電極
には第2半田を介して2つの第2リード電極が接続さ
れ、前記第1リード電極及び第2リード電極が同一材料
で樹脂外部にまで延長され、樹脂外部に取り出された第
1リード電極及び第2リード電極の先端部分が全て樹脂
外部の1つの面上に配置されたことを特徴とする面実装
型複合半導体装置。
6. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin,
Two diodes are embedded in the resin, and the respective anode electrodes of the two diodes are connected via first solder to the two first lead electrodes having at least the same horizontal plane, and the respective anode electrodes of the two diodes are connected to the respective cathode electrodes of the two diodes. Is connected to two second lead electrodes via a second solder, the first lead electrode and the second lead electrode are extended to the outside of the resin with the same material, and the first lead electrode and the second 2. A surface-mounted composite semiconductor device, characterized in that the tip portions of the two lead electrodes are all arranged on one surface outside the resin.
【請求項7】 前記ダイオードは、一対の主表面を有
し、第1導電型の半導体基板となる第1半導体領域の一
方の主表面から基板と反対導電型の不純物を拡散して第
2半導体領域が形成され、一方の主表面から所定の領域
に第1半導体領域と第2半導体領域とからなるpn接合
を露出するようにメサ型に溝が設けられ、このメサ部に
ガラス被膜が形成され、第1半導体領域の他方の主表面
から第1半導体領域より高不純物濃度の同一導電型の不
純物を拡散した第3半導体領域が形成され、一方の主表
面の第2半導体領域の露出面に第1電極が形成され、他
方の主表面の第3半導体領域の露出面に第2電極が形成
されて構成されたダイオード、あるいは、該ダイオード
のメサ部とガラス被膜との間に二酸化珪素膜を介在させ
て構成されたダイオードであること特徴とする請求項1
ないし6のうちいずれか1記載の面実装型複合半導体装
置。
7. The diode has a pair of main surfaces, and diffuses impurities of a conductivity type opposite to the substrate from one main surface of a first semiconductor region to be a semiconductor substrate of the first conductivity type to form a second semiconductor. A region is formed, a mesa-shaped groove is provided in a predetermined region from one main surface so as to expose a pn junction composed of a first semiconductor region and a second semiconductor region, and a glass film is formed on the mesa portion. A third semiconductor region is formed from the other main surface of the first semiconductor region by diffusing impurities of the same conductivity type with a higher impurity concentration than the first semiconductor region, and a third semiconductor region is formed on the exposed surface of the second semiconductor region on one main surface. A diode in which one electrode is formed and a second electrode is formed on an exposed surface of the third semiconductor region on the other main surface, or a silicon dioxide film is interposed between a mesa portion of the diode and a glass film. Daioh composed by 2. The method of claim 1, wherein
7. The surface-mounted composite semiconductor device according to any one of items 6 to 6.
【請求項8】 前記ダイオードは、一対の主表面を有
し、第1導電型の半導体基板となる第1半導体領域の一
方の主表面から基板と反対導電型の不純物を拡散して第
2半導体領域が選択的に形成され、第2半導体領域を取
り囲むように第1半導体領域を介して第1半導体領域よ
り高不純物濃度の第4半導体領域が形成され、一方の主
表面から所定の領域に第1半導体領域と第2半導体領域
とからなるpn接合が露出するようにメサ型に溝が設け
られ、このメサ部にガラス被膜が形成され、第1半導体
領域の他方の主表面から第1半導体領域より高不純物濃
度の同一導電型の不純物を拡散した第3半導体領域が形
成され、一方の主表面の第2半導体領域の露出面に第1
電極が形成され、他方の主表面の第3半導体領域の露出
面に第2電極が形成されて構成されたダイオード、ある
いは、該ダイオードのメサ部とガラス被膜との間に二酸
化珪素膜を介在させて構成されたダイオードであること
特徴とする請求項1ないし6のうちいずれか1記載の面
実装型複合半導体装置。
8. The diode has a pair of main surfaces, and diffuses impurities of a conductivity type opposite to the substrate from one main surface of a first semiconductor region to be a semiconductor substrate of the first conductivity type to form a second semiconductor. A region is selectively formed, a fourth semiconductor region having a higher impurity concentration than the first semiconductor region is formed via the first semiconductor region so as to surround the second semiconductor region, and a fourth semiconductor region is formed from one main surface to a predetermined region. A mesa-shaped groove is provided so that a pn junction composed of the first semiconductor region and the second semiconductor region is exposed, a glass film is formed on the mesa portion, and the first semiconductor region extends from the other main surface of the first semiconductor region. A third semiconductor region in which a higher impurity concentration impurity of the same conductivity type is diffused is formed, and the first semiconductor surface is exposed on the exposed surface of the second semiconductor region on one main surface.
An electrode is formed, and a second electrode is formed on an exposed surface of the third semiconductor region on the other main surface, or a silicon dioxide film is interposed between a mesa portion of the diode and a glass film. The surface-mounted composite semiconductor device according to any one of claims 1 to 6, wherein the diode is configured as follows.
【請求項9】 前記ダイオードは、一対の主表面を有
し、第1導電型の半導体基板となる第1半導体領域の一
方の主表面から基板と反対導電型の不純物を拡散して第
2半導体領域が選択的に形成され、一方の主表面に露出
した第1半導体領域表面と第1半導体領域と第2半導体
領域からなるpn接合表面には二酸化珪素膜等の安定化
膜が形成され、第1半導体領域の他方の主表面から第1
半導体領域より高不純物濃度で同一導電型の不純物を拡
散した第3半導体領域が形成され、一方の主表面の第2
半導体領域の露出面に第1電極が形成され、他方の主表
面の第3半導体領域の露出面に第2電極が形成されて構
成されたダイオードであることを特徴とする請求項1な
いし6のうちいずれか1記載の面実装型複合半導体装
置。
9. The diode has a pair of main surfaces, and diffuses impurities of a conductivity type opposite to that of the substrate from one main surface of a first semiconductor region to be a semiconductor substrate of the first conductivity type to form a second semiconductor. A region is selectively formed, and a stabilizing film such as a silicon dioxide film is formed on a surface of the first semiconductor region exposed on one main surface and a pn junction surface including the first semiconductor region and the second semiconductor region. From the other main surface of one semiconductor region to the first
A third semiconductor region in which impurities of the same conductivity type are diffused at a higher impurity concentration than the semiconductor region is formed, and a second semiconductor region on one main surface is formed.
7. A diode comprising a first electrode formed on an exposed surface of a semiconductor region and a second electrode formed on an exposed surface of a third semiconductor region on the other main surface. A surface-mounted composite semiconductor device according to any one of the above.
【請求項10】 前記ダイオードは、一対の主表面を有
し、第1導電型の半導体基板となる第1半導体領域の一
方の主表面から基板と反対導電型の不純物を拡散して内
部に第1半導体領域表面が露出する環状の第2半導体領
域が選択的に形成され、一方の主表面に露出した第2半
導体領域の外周部と第1半導体領域からなるpn接合表
面と第2半導体領域の外周部に隣接する第1半導体領域
表面には二酸化珪素膜等の安定化膜が形成され、第1半
導体領域の他方の主表面から第1半導体領域より高不純
物濃度で同導電型の不純物を拡散した第3半導体領域が
形成され、一方の主表面の第2半導体領域の内周部表面
にオーミック接触し、第2半導体領域の内周部に隣接す
る第1半導体領域の露出面にショットキー接触する第1
電極が形成され、他方の主表面の第3半導体領域の露出
面にオーミック接触する第2電極が形成されて構成され
たダイオードであることを特徴とする請求項1ないし6
のうちいずれか1記載の面実装型複合半導体装置。
10. The diode has a pair of main surfaces, and diffuses an impurity of a conductivity type opposite to the substrate from one of the main surfaces of a first semiconductor region to be a semiconductor substrate of the first conductivity type to form a diode therein. An annular second semiconductor region in which the surface of one semiconductor region is exposed is selectively formed, and an outer peripheral portion of the second semiconductor region exposed on one main surface, a pn junction surface including the first semiconductor region, and a second semiconductor region. A stabilizing film such as a silicon dioxide film is formed on the surface of the first semiconductor region adjacent to the outer peripheral portion, and diffuses impurities of the same conductivity type from the other main surface of the first semiconductor region at a higher impurity concentration than the first semiconductor region. A third semiconductor region is formed, which is in ohmic contact with the inner peripheral surface of the second semiconductor region on one main surface and is in Schottky contact with the exposed surface of the first semiconductor region adjacent to the inner peripheral portion of the second semiconductor region. First
7. A diode comprising an electrode and a second electrode in ohmic contact with an exposed surface of the third semiconductor region on the other main surface.
The surface-mounted composite semiconductor device according to any one of the above.
【請求項11】 樹脂内部に複数の半導体ペレットをモ
ールドして形成される面実装型複合半導体装置の製造方
法において、 連結フレームにより連結された2つのフレーム枠の一方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第2の端子が、第2の端子の先端部で端子と垂直方
向に長方形の長辺の中央部が位置する長方形のリード電
極を有するよう成型された第2のリードフレームの長方
形のリード電極上に、第2半田を介して互いに隔離され
て2つのダイオードのカソード電極あるいはアノード電
極を接続するように2つのダイオードを搭載する工程
と、 連結フレームにより連結された2つのフレーム枠の両方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第1の端子を有し、それぞれの端子の先端部に第1
リード電極を有するよう成型された第1のリードフレー
ムの第1リード電極上に2つのダイオードのアノード電
極あるいはカソード電極を第1半田を介して接続する工
程と、 少なくとも前記2つのダイオード、第1リード電極、第
2リード電極を樹脂により封止する工程と、 前記第1リードフレーム及び第2リードフレームのフレ
ーム枠を切断する工程と、 樹脂外部に取り出された2つの第1の端子及び第2のリ
ード端子の先端部分の全てを樹脂外部の1つの面上に配
置するように成型する工程とからなることを特徴とする
面実装型複合半導体装置の製造方法。
11. A method for manufacturing a surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin, wherein: a frame is formed inward from one of two frame frames connected by a connecting frame. A second terminal extending at an arbitrary angle other than a right angle is formed so as to have a rectangular lead electrode in which the center of the long side of the rectangle is located at the tip of the second terminal in the direction perpendicular to the terminal. Mounting two diodes on a rectangular lead electrode of the lead frame so as to connect the cathode electrode or the anode electrode of the two diodes separated from each other via a second solder; and A first terminal extending inwardly from both frame frames of the two frame frames at an arbitrary angle other than a right angle, and a first terminal at a tip end of each terminal.
Connecting an anode electrode or a cathode electrode of two diodes via a first solder on a first lead electrode of a first lead frame molded to have a lead electrode; and at least the two diodes and a first lead. A step of sealing the electrode and the second lead electrode with a resin; a step of cutting the frame of the first lead frame and the second lead frame; and a step of cutting the two first terminals and the second terminal taken out of the resin. Molding the entirety of the lead terminals so as to be disposed on one surface outside the resin.
【請求項12】 樹脂内部に複数の半導体ペレットをモ
ールドして形成される面実装型複合半導体装置の製造方
法において、 連結フレームにより連結された2つのフレーム枠の両方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第2の端子を有し、それぞれの端子の先端部に第2
リード電極を有するよう成型された第2のリードフレー
ムのそれぞれの第2リード電極上に、第2半田を介して
2つのダイオードのカソード電極あるいはアノード電極
を接続するよう2つのダイオードを搭載する工程と、 連結フレームにより連結された2つのフレーム枠の一方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第1の端子が、第1の端子の先端部で端子と垂直方
向に長方形の長辺の中央部が位置する長方形のリード電
極を有するよう成型された第1のリードフレームの長方
形のリード電極に、前記第2のリードフレーム上に搭載
された2つのダイオードのそれぞれのアノード電極ある
いはカソード電極を第1の半田を介して接続する工程
と、 少なくとも前記2つのダイオード、第1リード電極、第
2リード電極を樹脂により封止する工程と、 前記第1リードフレーム及び第2リードフレームのフレ
ーム枠を切断する工程と、 樹脂外部に取り出された2つの第2の端子及び第1のリ
ード端子の先端部分の全てを樹脂外部の1つの面上に配
置するように成型する工程とからなることを特徴とする
面実装型複合半導体装置の製造方法。
12. A method of manufacturing a surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin, wherein inward from both frame frames of the two frame frames connected by the connecting frame, A second terminal extending at an arbitrary angle other than a right angle;
Mounting two diodes on each second lead electrode of a second lead frame molded to have a lead electrode so as to connect a cathode electrode or an anode electrode of the two diodes via a second solder; A first terminal extending inwardly from one of the two frame frames connected by the connecting frame at an arbitrary angle other than a right angle, and having a rectangular shape perpendicular to the terminal at the tip of the first terminal; Each of the anode electrodes of the two diodes mounted on the second lead frame is connected to the rectangular lead electrode of the first lead frame molded to have the rectangular lead electrode in which the center of the long side is located. Connecting a cathode electrode via a first solder; and connecting at least the two diodes, a first lead electrode, and a second lead electrode. A step of sealing with a grease; a step of cutting the frame frames of the first lead frame and the second lead frame; and all of the two second terminals and the end portions of the first lead terminals taken out of the resin. Molding the semiconductor device so as to be disposed on one surface outside the resin.
【請求項13】 樹脂内部に複数の半導体ペレットをモ
ールドして形成される面実装型複合半導体装置におい
て、樹脂内部に第1、第2、第3及び第4のダイオード
が埋め込まれ、第1及び第2のダイオードのカソード電
極が半田を介して等電位に第1のリード電極により接続
され、第3及び第4のダイオードのアノード電極が半田
を介して等電位に第2のリード電極により接続され、第
1のダイオードのアノード電極と第3のダイオードのカ
ソード電極とが半田を介して等電位に第3のリード電極
により接続され、第2のダイオードのアノード電極と第
4のダイオードのカソード電極とが半田を介して等電位
に第4のリード電極により接続され、前記第1、第2、
第3及び第4のリード電極が樹脂外部に4つの個別のリ
ード端子として取り出され、樹脂外部に取り出された4
つのリード端子の先端部分が全て樹脂外部の1つの面上
に配置されたことを特徴とする面実装型複合半導体装
置。
13. A surface-mounted composite semiconductor device formed by molding a plurality of semiconductor pellets in a resin, wherein first, second, third, and fourth diodes are embedded in the resin, and the first and second diodes are embedded in the resin. The cathode electrode of the second diode is connected to the same potential via the first lead electrode via solder, and the anode electrodes of the third and fourth diodes are connected to the same potential via the second lead electrode via solder. The anode electrode of the first diode and the cathode electrode of the third diode are connected to each other at an equal potential via solder by a third lead electrode, and the anode electrode of the second diode and the cathode electrode of the fourth diode are connected to each other. Are connected to each other at the same potential via solder by a fourth lead electrode, and the first, second,
The third and fourth lead electrodes are taken out as four individual lead terminals outside the resin, and the four lead electrodes taken out of the resin are taken out.
A surface-mounted composite semiconductor device, characterized in that the tip portions of two lead terminals are all arranged on one surface outside the resin.
【請求項14】 樹脂内部に複数の半導体ペレットをモ
ールドして形成される面実装型複合半導体装置の製造方
法において、 連結フレームにより連結された2つのフレーム枠の両方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第1及び第2の端子のそれぞれの先端部で端子と垂
直方向に長い平面部を有するよう成型されたリード電極
を有する第1のリードフレームの、一方のフレーム枠か
ら延びるリード電極上に半田を介して互いに隔離して第
1及び第2のダイオードのカソード電極を接続するよう
に2つのダイオードを搭載する工程と、 連結フレームにより連結された2つのフレーム枠の両方
のフレーム枠から内向きに、直角以外の任意の角度で延
びる第3及び第4の端子のそれぞれの先端部で端子と垂
直方向に長い平面部を有するよう成型されたリード電極
を有する第2のリードフレームの、両方のフレーム枠か
ら延びるそれぞれのリード電極上に半田を介して第3及
び第4のダイオードのカソード電極を接続するように2
つのダイオードを搭載する工程と、 第1及び第2のダイオードが搭載された前記第1のリー
ドフレームと、第3及び第4のダイオードが搭載された
上記第2のリードフレームとを重ね合わせ、半田を介し
て第2の端子の先端部のリード電極の一方の平面部に第
3のダイオードのアノード電極を接続し、半田を介して
第2の端子の先端部のリード電極の他方の平面部に第4
のダイオードのアノード電極を接続し、半田を介して第
4の端子の先端部のリード電極の第4のダイオードが搭
載されていない部分に第2のダイオードのアノード電極
を接続し、半田を介して第3の端子の先端部のリード電
極の第3のダイオードが搭載されていない部分に第1の
ダイオードのアノード電極を接続する工程と、 少なくとも前記第1、第2、第3及び第4のダイオード
と、第1、第2、第3及び第4のダイオードを半田を介
して接続しているリード電極とを樹脂により封止する工
程と、 前記第1のリードフレーム及び第2のリードフレームの
フレーム枠を切断する工程と、 樹脂外部に取り出されたリード電極による4つの第1、
第2、第3及び第4の端子の先端部分の全てを樹脂外部
の1つの面上に配置するように成型する工程とからなる
ことを特徴とする面実装型複合半導体装置の製造方法。
14. A method of manufacturing a surface-mount type composite semiconductor device formed by molding a plurality of semiconductor pellets inside a resin, wherein inwardly from both frame frames of the two frame frames connected by the connecting frame, One frame of a first lead frame having a lead electrode molded so as to have a flat portion elongated in a direction perpendicular to the terminal at each of the distal ends of the first and second terminals extending at an arbitrary angle other than a right angle Mounting the two diodes so as to connect the cathode electrodes of the first and second diodes separated from each other via solder on a lead electrode extending from the lead frame, and the two frame frames connected by the connection frame A flat portion that extends inward from the frame of the third terminal at an arbitrary angle other than a right angle and that is perpendicular to the terminal at each of the distal ends of the third and fourth terminals. A second lead frame having a molded lead electrodes to have, as on each of the lead electrodes extending from both framework via the solder connecting the cathode electrode of the third and fourth diodes 2
Mounting the first and second diodes, the first lead frame on which the first and second diodes are mounted, and the second lead frame on which the third and fourth diodes are mounted. The anode electrode of the third diode is connected to one flat portion of the lead electrode at the tip of the second terminal via the second terminal, and is connected to the other flat portion of the lead electrode at the tip of the second terminal via the solder. 4th
The anode electrode of the second diode is connected to the portion of the lead electrode at the tip of the fourth terminal where the fourth diode is not mounted via solder, and the anode electrode of the second diode is connected via solder. Connecting the anode electrode of the first diode to the portion of the lead electrode at the tip of the third terminal where the third diode is not mounted; and at least the first, second, third and fourth diodes And a step of sealing a lead electrode connecting the first, second, third and fourth diodes via solder with a resin, and a frame of the first lead frame and the second lead frame. A step of cutting the frame, and four first steps by a lead electrode taken out of the resin.
Molding the entirety of the tip portions of the second, third and fourth terminals so as to be disposed on one surface outside the resin.
JP8270931A 1996-10-14 1996-10-14 Surface mounting type composite semiconductor device and manufacturing method thereof Pending JPH10116959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8270931A JPH10116959A (en) 1996-10-14 1996-10-14 Surface mounting type composite semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8270931A JPH10116959A (en) 1996-10-14 1996-10-14 Surface mounting type composite semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH10116959A true JPH10116959A (en) 1998-05-06

Family

ID=17493000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8270931A Pending JPH10116959A (en) 1996-10-14 1996-10-14 Surface mounting type composite semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH10116959A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148562B2 (en) 2003-10-31 2006-12-12 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and power semiconductor module
JP2015207889A (en) * 2014-04-18 2015-11-19 日本電波工業株式会社 High frequency circuit and oscillator
JP2017045901A (en) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 Reflux diode and on-vehicle power supply device
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148562B2 (en) 2003-10-31 2006-12-12 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and power semiconductor module
JP2015207889A (en) * 2014-04-18 2015-11-19 日本電波工業株式会社 High frequency circuit and oscillator
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module
JP2017045901A (en) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 Reflux diode and on-vehicle power supply device

Similar Documents

Publication Publication Date Title
US20060220214A1 (en) Semiconductor device and manufacturing method thereof
JPH0671062B2 (en) Resin-sealed semiconductor device
JP4411695B2 (en) Nitride semiconductor light emitting device
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP3780061B2 (en) Surface mount semiconductor device
JP2004221399A (en) Lead frame, its manufacturing method, semiconductor device using the same and its manufacturing method
JPH10150223A (en) Chip-type light emitting device
JPH10270761A (en) Semiconductor light-emitting device and method for manufacturing the same
GB2082836A (en) Corrugated semiconductor devices
JPH10116959A (en) Surface mounting type composite semiconductor device and manufacturing method thereof
TWI405319B (en) Stacked integrated circuit chip assembly
JPS6097659A (en) Semiconductor integrated circuit
JP2003197923A (en) Semiconductor device
JPH10150227A (en) Chip-type light emitting device
JPS63150954A (en) Bridge type semiconductor device
JP3917619B2 (en) Manufacturing method of semiconductor light emitting device
JPH06163981A (en) Emiconductor device
KR100518059B1 (en) switching diode and its manufacturing method
JP2000216410A (en) Manufacture of schottky barrier diode
KR100722322B1 (en) Semiconductor package
JPH1117197A (en) Schottky diode and manufacture thereof
JP2006237210A (en) Semiconductor device
KR100216736B1 (en) Common cathode and common anode parallel diode and the manufacturing method of the module thereof
CN117673063A (en) Intelligent power module and electronic equipment
JPH0756895B2 (en) Mesa type semiconductor substrate