JPH10108474A - Multilevel switching type power converter - Google Patents

Multilevel switching type power converter

Info

Publication number
JPH10108474A
JPH10108474A JP8255912A JP25591296A JPH10108474A JP H10108474 A JPH10108474 A JP H10108474A JP 8255912 A JP8255912 A JP 8255912A JP 25591296 A JP25591296 A JP 25591296A JP H10108474 A JPH10108474 A JP H10108474A
Authority
JP
Japan
Prior art keywords
switching
arm
potential
switching elements
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8255912A
Other languages
Japanese (ja)
Inventor
Masato Mizukoshi
正人 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP8255912A priority Critical patent/JPH10108474A/en
Publication of JPH10108474A publication Critical patent/JPH10108474A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To surely reduce a loss of a multi-level switching-type power converter with a simplified structure. SOLUTION: Series-connected first to fourth self-extinguishing type switching elements (IGBT 7-10) are connected in parallel to a DC power supply 1, and a pulse potential which changes between positive potential +V and neutral point potential 0V can be output from an output terminal 6 through repetition of the on state of IGBT 7, 8 and on stage of IGBT 8, 9. Moreover, a pulse potential which changes between negative potential -V and neutral point potential 0V can also be output from the output terminal 6, through repetition of the on state of IGBT 9, 10 and on state of IGBT 8, 9. In this case, since the characteristic is set so that the one voltage of IGBT 8, 9 having less number of times of the switching operation is lower than that of IGBT 7, 10, loss of arms 4, 5 can be reduced by reducing normal loss of IGBT 8, 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直列接続されたス
イッチング素子からなる上アームと下アームとが接続さ
れた出力端子から所定電位間で変化するパルス電位を出
力するマルチレベルスイッチング式電力変換器に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-level switching type power converter for outputting a pulse potential varying between predetermined potentials from an output terminal connected to an upper arm and a lower arm comprising switching elements connected in series. About.

【0002】[0002]

【従来の技術】従来のPWM制御の中性点クランプ式イ
ンバータにおいて、インバータを構成する自己消弧形ス
イッチング素子で生じる損失としては、定常損失(通常
時のオン電圧×通電電流)とスイッチング損失{(通電
電流×主回路端子間電圧)を素子がオフからオンへ移行
する期間とオンからオフへ移行する期間との積分値}と
がある。
2. Description of the Related Art In a conventional neutral point clamped inverter of PWM control, a loss generated by a self-extinguishing type switching element constituting an inverter includes a steady loss (on voltage at normal time × conducting current) and a switching loss. There is an integrated value (of (current supplied × voltage between main circuit terminals) between a period when the element shifts from off to on and a period when the element shifts from on to off.

【0003】ところで、この種の中性点クランプ式イン
バータでは、スイッチング素子毎にスイッチング回数、
動作期間が異なるので、スイッチング損失もスイッチン
グ素子毎に異なる。
[0003] In this type of neutral point clamp type inverter, the number of switching times for each switching element,
Since the operation periods are different, the switching loss is also different for each switching element.

【0004】そこで、図22に示す特開平5−3287
31号公報のものが提案されている。このものは、直列
接続された主直流電源E1 ,E2 の直流電力を交流電力
に変換するもので、主直流電源E1 ,E2 間にスイッチ
ング回路S1 〜S4 を直列接続すると共に、スイッチン
グ回路S1 とスイッチング回路S2 との接続点に出力電
圧E3 を発生する直流・直流変換器CNV1 を図示極性
のダイオードD1 を介して接続し、スイッチング回路S
3 とスイッチング回路S4 との接続点に出力電圧E4 を
発生する直流・直流変換器CNV2 を図示極性のダイオ
ードD2 を介して接続して構成されている。この場合、
主直流電源E1 ,E2 の電圧をE/2としたとき、直流
・直流変換器CNV1 ,CNV2 の出力はE/4を中心
として制御される。
Accordingly, Japanese Patent Application Laid-Open No. Hei 5-3287 shown in FIG.
No. 31 has been proposed. This converter converts the DC power of the main DC power supplies E1 and E2 connected in series into AC power. The switching circuits S1 to S4 are connected in series between the main DC power supplies E1 and E2, and the switching circuit S1 and the switching circuit S1 are switched. A DC / DC converter CNV1 for generating an output voltage E3 is connected to a connection point with the circuit S2 via a diode D1 having a polarity shown in FIG.
A DC / DC converter CNV2 for generating an output voltage E4 is connected to a connection point between the switching circuit 3 and the switching circuit S4 via a diode D2 having the polarity shown in the figure. in this case,
Assuming that the voltages of the main DC power supplies E1 and E2 are E / 2, the outputs of the DC / DC converters CNV1 and CNV2 are controlled around E / 4.

【0005】さて、出力電圧に応じて負荷に流れる変調
電流に比例した変調電圧と直流電源電圧との差が小さい
場合は、直流・直流変換器CNV1 ,CNV2 の出力電
圧E3 ,E4 をE/4より増加させることにより、各ス
イッチング回路S1 〜S4 のスイッチング周波数が均等
化され、ひいてはスイッチング損失が均等化される。ま
た、出力電圧と直流電源電圧との差が大きい場合は、直
流・直流変換器CNV1 ,CNV2 の出力電圧E3 ,E
4 をE/4より減少させることにより、スイッチング回
路S1 ,S4 のスイッチング損失の合計とスイッチング
回路S2 ,S3のスイッチング損失の合計が均等化され
る。従って、スイッチング損失の偏重によるスイッチン
グ素子の破壊を防止することができる。
When the difference between the modulation voltage proportional to the modulation current flowing through the load according to the output voltage and the DC power supply voltage is small, the output voltages E3 and E4 of the DC / DC converters CNV1 and CNV2 are changed to E / 4. By further increasing, the switching frequency of each of the switching circuits S1 to S4 is equalized, and the switching loss is equalized. If the difference between the output voltage and the DC power supply voltage is large, the output voltages E3 and E3 of the DC / DC converters CNV1 and CNV2 are used.
By making 4 smaller than E / 4, the sum of the switching losses of the switching circuits S1 and S4 and the sum of the switching losses of the switching circuits S2 and S3 are equalized. Accordingly, it is possible to prevent the switching element from being destroyed due to the unbalanced switching loss.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、特開平
5−328731号公報のものは、変調電圧と直流電源
電圧との差に応じて直流・直流変換器CNV1 ,CNV
2 の出力電圧E3 ,E4をE/4を中心として増減する
構成であるので、直流・直流変換器CNV1 ,CNV2
の構成が複雑でコストが高いという欠点がある。また、
定常損失については何等改善されておらず、損失を十分
に低減していない。
However, the one disclosed in Japanese Patent Application Laid-Open No. Hei 5-328873 discloses a DC / DC converter CNV1, CNV according to the difference between the modulation voltage and the DC power supply voltage.
2 is configured to increase and decrease the output voltages E3 and E4 around E / 4, so that the DC / DC converters CNV1 and CNV2
Has the disadvantage that the configuration is complicated and the cost is high. Also,
The steady loss is not improved at all, and the loss is not sufficiently reduced.

【0007】本発明は上記事情に鑑みてなされたもの
で、その目的は、簡単な構成で自己消弧形スイッチング
素子の損失を確実に低減することができるマルチレベル
スイッチング式電力変換器を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a multi-level switching power converter which can reliably reduce the loss of a self-extinguishing type switching element with a simple configuration. It is in.

【0008】[0008]

【課題を解決するための手段】請求項1記載の発明によ
れば、上アーム及び下アームを構成するスイッチング素
子のオンオフに応じて、上アームと下アームとの接続点
からは特定電位間で変化する電位が出力される。
According to the first aspect of the present invention, a connection between the upper arm and the lower arm is set at a specific potential between the upper arm and the lower arm in accordance with ON / OFF of the switching elements constituting the upper arm and the lower arm. A changing potential is output.

【0009】ここで、各アームを構成する複数のスイッ
チング素子のうち少なくも1個のスイッチング素子は、
同一アーム内の他のスイッチング素子とは異なる種類ま
たは異なる特性に設定されるので、各アーム内のスイッ
チング損失と定常損失との合計を小さくできる。
Here, at least one of the plurality of switching elements constituting each arm is:
Since different types or different characteristics are set for other switching elements in the same arm, the sum of switching loss and steady state loss in each arm can be reduced.

【0010】請求項2記載の発明によれば、上アームと
下アームとの接続点に近いスイッチング素子になる程、
オン電圧が小さく設定される。上アームと下アームとの
接続点に近いスイッチング素子になる程、スイッチング
回数が少なく、オン時間は長くなるので、上記構成によ
り定常損失を低減できる。また、スイッチング損失に関
しては、スイッチング回数が少ないので、さほど増加し
ない。結果、各アーム内のスイッチング損失と定常損失
との合計を小さくできる。
According to the second aspect of the present invention, as the switching element becomes closer to the connection point between the upper arm and the lower arm,
The ON voltage is set small. The closer the switching element is to the connection point between the upper arm and the lower arm, the smaller the number of switching operations and the longer the on-time, so that the above-described configuration can reduce the steady-state loss. Further, the switching loss does not increase so much because the number of times of switching is small. As a result, the sum of the switching loss and the steady loss in each arm can be reduced.

【0011】請求項3記載の発明によれば、上アームと
下アームとの接続点に遠いスイッチング素子になる程、
スイッチング速度が速く設定される。上アームと下アー
ムとの接続点に近いスイッチング素子になる程、スイッ
チング回数が少なく、オン時間は長くなるので、上記構
成よりスイッチング損失を低減できる。また、定常損失
に関しては、オン時間が短いので、さほど増加しない。
結果、各アーム内のスイッチング損失と定常損失との合
計を小さくできる。
According to the third aspect of the present invention, as the switching element becomes farther from the connection point between the upper arm and the lower arm,
Switching speed is set fast. The closer the switching element is to the connection point between the upper arm and the lower arm, the smaller the number of switching operations and the longer the on-time, so that the switching loss can be reduced as compared with the above configuration. Further, the steady loss does not increase so much because the ON time is short.
As a result, the sum of the switching loss and the steady loss in each arm can be reduced.

【0012】請求項4記載の発明によれば、IGBTは
ライムタイム制御によりオン電圧を低く設定することが
できるので、各アームを構成する所定のIGBTのオン
電圧を低くすることにより損失を低減することができ
る。
According to the fourth aspect of the present invention, the ON voltage of the IGBT can be set low by the lime time control. Therefore, the loss is reduced by reducing the ON voltage of the predetermined IGBT constituting each arm. be able to.

【0013】請求項5記載の発明によれば、MOSFE
Tはユニポーラ素子でIGBTよりもスイッチング時間
が短いことから、スイッチング損失を低減する素子とし
て使用することができる。
According to the fifth aspect of the present invention, the MOSFE
T is a unipolar element and has a shorter switching time than an IGBT, so that it can be used as an element for reducing switching loss.

【0014】請求項6記載の発明によれば、スイッチン
グ素子の有効面積を大きくすることによりオン電圧を低
く設定できるので、スイッチング素子のオン電圧を低く
して損失を低減することができる。
According to the sixth aspect of the present invention, the ON voltage can be set low by increasing the effective area of the switching element, so that the ON voltage of the switching element can be reduced to reduce the loss.

【0015】請求項7記載の発明によれば、フリーホイ
ールダイオードとしてMOSFETの内蔵(寄生)ダイ
オードを利用することができるので、全体を小形化する
ことができる。
According to the seventh aspect of the present invention, since the built-in (parasitic) diode of the MOSFET can be used as the freewheel diode, the whole can be miniaturized.

【0016】請求項8記載の発明によれば、複数のスイ
ッチング素子の発熱量が互いに略等しくなるように設定
されているので、スイッチング素子の配置効率を高めて
装置の小形化を図ることができる。
According to the eighth aspect of the present invention, since the heating values of the plurality of switching elements are set to be substantially equal to each other, the arrangement efficiency of the switching elements can be increased and the device can be downsized. .

【0017】[0017]

【発明の実施の形態】以下、本発明を単相の中性点クラ
ンプ式インバータ(レベル数3のマルチレベルスイッチ
ングインバータ)に適用した概略構成を図1乃至図3を
参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A schematic configuration in which the present invention is applied to a single-phase neutral point-clamped inverter (a multilevel switching inverter having three levels) will be described below with reference to FIGS.

【0018】図1において、直流電源1には直列接続さ
れた同一キャパシティの第1,第2のコンデンサ2,3
が並列接続されており、それらのコンデンサ2,3によ
り直流電源1の直流電圧が分圧されることにより3レベ
ルの電位(直流電圧の正電位+V、直流電圧の中間電圧
である中性点電位0V、直流電圧の負電位−V)が生成
されて各電位ラインL1,L2,L3から夫々出力され
ている。
In FIG. 1, a DC power supply 1 has first and second capacitors 2, 3 connected in series and having the same capacity.
Are connected in parallel, and the DC voltage of the DC power supply 1 is divided by the capacitors 2 and 3 so that three levels of potentials (positive potential of DC voltage + V, neutral point potential which is an intermediate voltage of DC voltage) 0V and a negative potential -V of a DC voltage) are generated and output from the potential lines L1, L2, L3, respectively.

【0019】一方、電位ラインL1と電位ラインL3と
の間には自己消弧形の第1〜第4のスイッチング素子S
1 〜S4 が直列接続されている。また、各スイッチング
素子S1 〜S4 の夫々には第1〜第4のフライホイール
ダイオードD1 〜D4 が逆並列接続されている。この場
合、第1,第2のスイッチング素子S1 ,S2 により上
アーム4が形成され、第3,第4のスイッチング素子S
3 ,S4 により下アーム5が形成されている。また、上
アーム4と下アーム5との接続点に出力端子6が接続さ
れている。
On the other hand, a self-extinguishing first to fourth switching element S is provided between potential line L1 and potential line L3.
1 to S4 are connected in series. Also, first to fourth flywheel diodes D1 to D4 are connected in anti-parallel to each of the switching elements S1 to S4. In this case, the upper arm 4 is formed by the first and second switching elements S1, S2, and the third and fourth switching elements S1
The lower arm 5 is formed by 3 and S4. The output terminal 6 is connected to a connection point between the upper arm 4 and the lower arm 5.

【0020】ここで、コンデンサ2,3の接続点(中性
点)は図示極性の第1のクランプ用ダイオードD5 を介
して第1,第2のスイッチング素子S1 ,S2 の接続点
に接続され且つ図示極性の第2のクランプ用ダイオード
D6 を介して第3,第4のスイッチング素子S3 ,S4
の接続点に接続されている。そして、出力端子6とコン
デンサ2,3の接続点(中性点)との間には図示しない
負荷が接続されている。
Here, a connection point (neutral point) of the capacitors 2 and 3 is connected to a connection point of the first and second switching elements S1 and S2 via a first clamping diode D5 having the illustrated polarity, and The third and fourth switching elements S3 and S4 are connected via a second clamping diode D6 having the illustrated polarity.
Connected to the connection point. A load (not shown) is connected between the output terminal 6 and a connection point (neutral point) between the capacitors 2 and 3.

【0021】さて、本願発明者は、図1に示した中性点
クランプ式インバータの各スイッチング素子S1 〜S4
,及び各ダイオードD1 〜D6 のスイッチング波形を
分析し、各スイッチング素子S1 〜S4 ,各ダイオード
D1 〜D6 毎に最も損失が少なくなる条件を調べた。こ
こで、図2は、代表的条件における各スイッチング素子
S1 〜S4 ,各ダイオードD1 〜D6 のスイッチング波
形を模式的に示している。
Now, the inventor of the present application has determined that the switching elements S1 to S4 of the neutral point clamp type inverter shown in FIG.
, And the switching waveforms of the diodes D1 to D6 were analyzed, and the conditions under which the loss was minimized for each of the switching elements S1 to S4 and each of the diodes D1 to D6 were examined. Here, FIG. 2 schematically shows switching waveforms of the switching elements S1 to S4 and the diodes D1 to D6 under typical conditions.

【0022】この図2(a)中の破線は図示しないイン
バータ装置に与えられる出力電圧指令を示し、実線は負
荷に流れる電流を示し、パルス波形は出力端子6に印加
されるパルス電位を示している。また、同図(b)〜
(k)中の破線は各素子の端子間電圧を夫々示し、実線
はその通電電流を示している。
A broken line in FIG. 2A indicates an output voltage command applied to an inverter (not shown), a solid line indicates a current flowing through the load, and a pulse waveform indicates a pulse potential applied to the output terminal 6. I have. Also, FIG.
The broken line in (k) indicates the voltage between the terminals of each element, and the solid line indicates the flowing current.

【0023】図3は、図2に示すような代表的動作条件
において各スイッチング素子S1 〜S4 ,各ダイオード
D1 〜D6 を同一素子としたときの各スイッチング素子
S1〜S4 ,各ダイオードD1 〜D6 の損失の計算結果
を夫々示している。
FIG. 3 shows the switching elements S1 to S4 and the diodes D1 to D6 when the switching elements S1 to S4 and the diodes D1 to D6 are identical under typical operating conditions as shown in FIG. The calculation results of the losses are shown respectively.

【0024】計算の結果、第1,第4のスイッチング素
子S1,S4は第2,第3のスイッチング素子S2,S
3に比較してスイッチング損失が大きいのに対して、第
2,第3のスイッチング素子S2,S3は第1,第4の
スイッチング素子S1,S4に比較して定常損失が大き
いことが分った。このことより、第1,第4のスイッチ
ング素子S1,S4としてスイッチング損失が小さいも
のを使用し、第2,第3のスイッチング素子として定常
損失が小さなものを使用することが各アーム4,5の全
損失を低減するのに有効であることが判る。
As a result of the calculation, the first and fourth switching elements S1 and S4 become the second and third switching elements S2 and S4.
3, while the switching loss of the second and third switching elements S2 and S3 was larger than that of the first and fourth switching elements S1 and S4. . From this, it is necessary to use one having a small switching loss as the first and fourth switching elements S1 and S4, and use one having a small steady-state loss as the second and third switching elements. It is found to be effective in reducing the total loss.

【0025】さて、図4乃至図9は、本発明の第1実施
例を示すもので、第1〜第4のスイッチング素子S1 〜
S4 として第1〜第4のIGBT7〜10を使用した具
体例であり、第2,第3のIGBT8,9のオン電圧を
第1,第4のIGBT7,10よりも低くなるように設
定したことを特徴とする。尚、第1〜第4のフライホイ
ールダイオードD1 〜D4 は符号11〜14に対応させ
て示し、第1,第2のクランプ用のダイオードD5 ,D
6 は符号15,16に対応させて示し、電位ラインL1
〜L3を符号101〜103に対応して示す。
FIGS. 4 to 9 show a first embodiment of the present invention. First to fourth switching elements S1 to S1 are shown in FIGS.
This is a specific example in which the first to fourth IGBTs 7 to 10 are used as S4, and the ON voltages of the second and third IGBTs 8 and 9 are set to be lower than those of the first and fourth IGBTs 7 and 10. It is characterized by. The first to fourth flywheel diodes D1 to D4 are shown corresponding to the reference numerals 11 to 14, and the first and second clamping diodes D5, D
6 corresponds to reference numerals 15 and 16, and the potential line L1
To L3 are shown corresponding to the reference numerals 101 to 103.

【0026】ここで、第1〜第4のスイッチング素子S
1 〜S4 としてIGBTを使用しているのは、MOSF
ETに代表されるユニポーラ素子は必要な耐圧と電流と
によってオン電圧が決まってしまうのに対して、IGB
Tのオン電圧は電子線照射等の少数キャリアライフタイ
ム制御により任意に選択することができるからである。
この場合、図5に示すようにIGBT等のバイポーラ素
子は少数キャリアを多く流すほどオン電圧を下げること
ができるものの、それに伴ってスイッチング速度が低下
するというトレードオフ関係の特性を有している。
Here, the first to fourth switching elements S
The IGBT is used as 1 to S4 because the MOSF
The on-voltage of a unipolar element represented by ET is determined by the required breakdown voltage and current, while the IGB
This is because the ON voltage of T can be arbitrarily selected by minority carrier lifetime control such as electron beam irradiation.
In this case, as shown in FIG. 5, a bipolar element such as an IGBT can reduce the on-voltage as more minority carriers flow, but has a trade-off characteristic in that the switching speed decreases accordingly.

【0027】従って、第2,第3のIGBT8,9のオ
ン電圧を第1,第4のIGBT7,10のオン電圧より
も低く設定した結果、第2,第3のIGBT8,9は第
1,第4のIGBT7,10に比較してスイッチング速
度が低下している。
Accordingly, as a result of setting the ON voltage of the second and third IGBTs 8 and 9 lower than the ON voltage of the first and fourth IGBTs 7 and 10, the second and third IGBTs 8 and 9 are The switching speed is lower than that of the fourth IGBTs 7 and 10.

【0028】ここで、図6は、第1〜第4のIGBT7
〜10のスイッチング時間と各素子の全損失との関係を
示している。この図6から、第1,第4のIGBT7,
10としてはスイッチング時間0.2μs程度の高速形
を採用し、第2,第3のIGBT8,9としてはスイッ
チング時間1.0μs程度の低損失形を採用することに
より、全損失を極小化できることが分る。
FIG. 6 shows the first to fourth IGBTs 7.
10 shows the relationship between the switching time of 10 and the total loss of each element. From FIG. 6, the first and fourth IGBTs 7,
By adopting a high-speed type with a switching time of about 0.2 μs for 10 and a low-loss type with a switching time of about 1.0 μs as the second and third IGBTs 8 and 9, the total loss can be minimized. I understand.

【0029】次に上記構成の作用を、各IGBT7〜1
0のスイッチングタイミングを示す図2を参照して説明
する。 出力電圧指令値(同図中(a)に破線で示す)が正の
場合……図示しないインバータ制御装置は、出力端子6
に正電位+Vと中性点電位0Vとの間で変位するパルス
電位を出力するために所定のIGBTをオンオフする
(図2にA及びDで示す期間)。即ち、出力端子6に正
電位+Vを出力するタイミングでは、第1,第2のIG
BT7,8をオンし、出力端子6に中性点電位0Vを出
力するタイミングでは、第2,第3のIGBT8,9を
オンする。
Next, the operation of the above configuration will be described with reference to each of the IGBTs 7 to 1.
A description will be given with reference to FIG. When the output voltage command value (shown by a dashed line in (a) of the figure) is positive ... The inverter control device (not shown)
A predetermined IGBT is turned on and off in order to output a pulse potential that changes between the positive potential + V and the neutral point potential 0 V (periods indicated by A and D in FIG. 2). That is, at the timing when the positive potential + V is output to the output terminal 6, the first and second IGs are output.
At the timing when the BTs 7 and 8 are turned on and the neutral point potential 0 V is output to the output terminal 6, the second and third IGBTs 8 and 9 are turned on.

【0030】この場合、図2にAで示す期間において第
1,第2のIGBT7,8をオンしたタイミングでは、
第1,第2のIGBT7,8を通じて負荷に電流が流れ
(図7(a)参照)、第2,第3のIGBT8,9をオ
ンしたタイミングでは、第1のクランプ用ダイオード1
5,第2のIGBT8を通じて負荷に電流が流れる(図
8(a)参照)。
In this case, at the timing when the first and second IGBTs 7 and 8 are turned on during the period indicated by A in FIG.
A current flows to the load through the first and second IGBTs 7 and 8 (see FIG. 7A), and at the timing when the second and third IGBTs 8 and 9 are turned on, the first clamping diode 1 is turned on.
5, a current flows to the load through the second IGBT 8 (see FIG. 8A).

【0031】ところで、代表的な動作特性では、負荷に
印加される電圧の位相と負荷に流れる電流の位相とがず
れているので、出力電圧指令値が正の期間において負荷
から電流が流れ込む期間がある(図2にDで示す期
間)。
In typical operating characteristics, the phase of the voltage applied to the load and the phase of the current flowing through the load are shifted from each other. (Period indicated by D in FIG. 2).

【0032】この場合、第1,第2のIGBT7,8が
オンしたタイミングでは、第1,第2のフリーホイール
ダイオード11,12を通じて負荷から電流が流れ込む
(図7(b)参照)。また、第2,第3のIGBT8,
9がオンしたタイミングでは、第3のIGBT9,第2
のクランプ用ダイオード16を通じて負荷から電流が流
れ込む(図8(b)参照)。
In this case, when the first and second IGBTs 7 and 8 are turned on, a current flows from the load through the first and second freewheel diodes 11 and 12 (see FIG. 7B). Also, the second and third IGBTs 8,
9 is turned on, the third IGBT 9 and the second IGBT 9
A current flows from the load through the clamping diode 16 (see FIG. 8B).

【0033】以上の動作により、出力電圧指令値が正の
期間においては、出力端子6には正電位+Vと中性点電
位0Vとの間で変位する電位が印加され、それに応じて
負荷に電流が流れる。
According to the above operation, during the period when the output voltage command value is positive, a potential displacing between the positive potential + V and the neutral potential 0V is applied to the output terminal 6, and the current is applied to the load accordingly. Flows.

【0034】出力電圧指令が負の場合……図示しない
インバータ制御装置は、出力端子6に負電位−Vと中性
点電位0Vとの間で変位するパルス電位を出力するため
に所定のIGBTをオンオフする(図2にB及びCで示
す期間)。即ち、出力端子6に負電位−Vを出力するタ
イミングでは、第3,第4のIGBT9,10をオン
し、出力端子6に中性点電位0Vを出力するタイミング
では、第2,第3のIGBT8,9をオンする。
When the output voltage command is negative: an inverter control device (not shown) outputs a predetermined IGBT to the output terminal 6 in order to output a pulse potential displacing between the negative potential -V and the neutral potential 0V. It is turned on and off (periods indicated by B and C in FIG. 2). That is, the third and fourth IGBTs 9 and 10 are turned on at the timing of outputting the negative potential −V to the output terminal 6, and the second and third IGBTs are output at the timing of outputting the neutral point potential 0 V to the output terminal 6. The IGBTs 8 and 9 are turned on.

【0035】この場合、図2にCで示す期間において第
3,第4のIGBT8,9をオンしたタイミングでは、
第3,第4のIGBTを通じて負荷から電流が流れ込み
(図9(b)参照)、第2,第3のIGBT8,9をオ
ンしたタイミングでは、第3のIGBT9,第2のクラ
ンプ用ダイオード16を通じて負荷から電流が流れ込む
(図8(b)参照)。
In this case, at the timing when the third and fourth IGBTs 8 and 9 are turned on during the period indicated by C in FIG.
A current flows from the load through the third and fourth IGBTs (see FIG. 9B), and when the second and third IGBTs 8 and 9 are turned on, the current flows through the third IGBT 9 and the second clamping diode 16. Current flows from the load (see FIG. 8B).

【0036】ところで、代表的な動作特性では、負荷に
印加される電圧の位相と負荷に流れる電流の位相とがず
れているので、出力電圧指令値が負の期間において負荷
に電流が流れる期間がある(図2にBで示す期間)。
In a typical operating characteristic, the phase of the voltage applied to the load is out of phase with the phase of the current flowing through the load. (The period indicated by B in FIG. 2).

【0037】この場合、第3,第4のIGBT9,10
がオンしたタイミングでは、第3,第4のフリーホイー
ルダイオード13,14を通じて負荷に電流が流れる
(図9(a)参照)。また、第2,第3のIGBT8,
9がオンしたタイミングでは、第1のクランプ用ダイオ
ード15,第2のIGBT8を通じて負荷に電流が流れ
る(図8(a)参照)。
In this case, the third and fourth IGBTs 9, 10
At the timing when is turned on, a current flows to the load through the third and fourth freewheel diodes 13 and 14 (see FIG. 9A). Also, the second and third IGBTs 8,
At the timing when 9 turns on, a current flows through the load through the first clamping diode 15 and the second IGBT 8 (see FIG. 8A).

【0038】以上の動作により、出力電圧指令値が負の
期間においては、出力端子6には負電位−Vと中性点電
位0Vとの間で変位する電位が印加され、それに応じて
負荷に電流が流れる。
By the above operation, during the period when the output voltage command value is negative, the potential which changes between the negative potential -V and the neutral point potential 0 V is applied to the output terminal 6, and the load is accordingly applied to the load. Electric current flows.

【0039】さて、本実施例では、第2,第3のIGB
T8,9として少数キャリアライフタイム制御によりオ
ン電圧が第1,第4のIGBT7,10よりも低くなる
ように設定したので、第2,第3のIGBT8,9の定
常損失を低下させることにより各アーム4,5の全損失
を低下させることができる。この場合、図4に示すトレ
ードオフ関係により第2,第3のIGBT8,9のオン
電圧の低下に伴って当該IGBT8,9のスイッチング
速度が低下するにしても、第2,第3のIGBT8,9
のスイッチング回数が少ないことから、第2,第3のI
GBT8,9のスイッチング速度の低下によるスイッチ
ング損失の上昇にかかわらず上アーム4及び下アーム5
の損失を低減することができる。
In this embodiment, the second and third IGBs
Since the on-voltage is set to be lower than that of the first and fourth IGBTs 7 and 10 by minority carrier lifetime control at T8 and T9, the steady-state loss of the second and third IGBTs 8 and 9 is reduced to reduce the on-voltage. The total loss of the arms 4 and 5 can be reduced. In this case, even if the switching speed of the IGBTs 8 and 9 decreases with a decrease in the ON voltage of the second and third IGBTs 8 and 9 due to the trade-off relationship shown in FIG. 9
Of the second and third I
The upper arm 4 and the lower arm 5 irrespective of an increase in switching loss due to a decrease in the switching speed of the GBTs 8 and 9.
Loss can be reduced.

【0040】上記構成のものによれば、直列接続された
第1〜第4のIGBT7〜10を主体として構成された
中性点クランプ式インバータにおいて、スイッチング回
数が少ない第2,第3のIGBT8,9を第1,第4の
IGBT7,10よりもオン電圧が低い特性に設定した
ので、第2,第3のIGBT8,9の定常損失を低減す
ることができる。従って、第1〜第4のスイッチング素
子として同一の素子を使用している従来例と違って、各
アーム4,5の損失を大幅に低減することができる。
According to the above configuration, in the neutral point clamp type inverter mainly composed of the first to fourth IGBTs 7 to 10 connected in series, the second and third IGBTs 8 and 9 having a small number of switching times are provided. Since 9 is set to have a characteristic in which the on-state voltage is lower than that of the first and fourth IGBTs 7 and 10, the steady-state loss of the second and third IGBTs 8 and 9 can be reduced. Therefore, unlike the conventional example in which the same element is used as the first to fourth switching elements, the loss of each of the arms 4 and 5 can be significantly reduced.

【0041】図10乃至図14は本発明の第2実施例を
示すもので、4レベルのマルチレベルインバータに適用
した例を示している。即ち、直流電源21には直列接続
された同一キャパシティの第1〜第3のコンデンサ22
〜24が並列接続されており、それらのコンデンサ22
〜24により直流電源21の直流電圧が分圧されて4レ
ベルの電位(直流電圧の正電位V4 、直流電圧の中間電
位V3 ,V2 、直流電圧の負電位V1 )が生成されて各
電位ライン104〜107から夫々出力されている。
FIGS. 10 to 14 show a second embodiment of the present invention, in which the present invention is applied to a four-level multilevel inverter. That is, the first to third capacitors 22 connected in series and having the same capacity are connected to the DC power supply 21.
To 24 are connected in parallel.
24, the DC voltage of the DC power supply 21 is divided to generate four levels of potentials (positive potential V4 of DC voltage, intermediate potentials V3 and V2 of DC voltage, and negative potential V1 of DC voltage). To 107 are output.

【0042】電位ライン104と電位ライン107との
間には第1〜第6のIGBT25〜30が直列接続され
ている。また、第1〜第6のIGBT25〜30には第
1〜第6のフライホイールダイオード31〜36が夫々
逆接続されている。この場合、第1〜第3のIGBT2
5〜27により上アーム37が形成され、第4〜第6の
IGBT28〜30により下アーム38が形成されてい
る。また、上アーム37と下アーム38との接続点に出
力端子40が接続されている。
First to sixth IGBTs 25 to 30 are connected in series between the potential line 104 and the potential line 107. In addition, first to sixth flywheel diodes 31 to 36 are reversely connected to the first to sixth IGBTs 25 to 30, respectively. In this case, the first to third IGBTs 2
An upper arm 37 is formed by 5 to 27, and a lower arm 38 is formed by fourth to sixth IGBTs 28 to 30. An output terminal 40 is connected to a connection point between the upper arm 37 and the lower arm 38.

【0043】ここで、電位ライン104は第1のIGB
T25のコレクタに接続され、第1,第2のコンデンサ
22,23の接続点は図示極性の第1のクランプ用ダイ
オード40を介して第2のIGBT26のコレクタに接
続され且つ図示極性の第3のクランプ用ダイオード42
を介して第4のIGBT28のエミッタに接続され、第
2,第3のコンデンサ23,24の接続点は図示極性の
第2のクランプ用ダイオード41を介して第3のIGB
T27のコレクタに接続され且つ図示極性の第4のクラ
ンプ用ダイオード43を介して第6のIGBT30のコ
レクタに接続され、そして電位ライン107は第6のI
GBT30のエミッタに接続されている。
Here, the potential line 104 is connected to the first IGB
The connection point of the first and second capacitors 22 and 23 is connected to the collector of the second IGBT 26 via the first clamping diode 40 of the illustrated polarity and the third connection point of the illustrated IGBT 26 is connected to the collector of the T25. Clamping diode 42
Is connected to the emitter of the fourth IGBT 28, and the connection point between the second and third capacitors 23 and 24 is connected to the third IGB via a second clamping diode 41 having the illustrated polarity.
The collector of T27 is connected to the collector of the sixth IGBT 30 via the fourth clamping diode 43 of the polarity shown, and the potential line 107 is connected to the sixth I
It is connected to the emitter of the GBT 30.

【0044】この第2実施例においても第1実施例と同
様に各スイッチング素子の全損失が極小となるように特
性がライフタイム制御されており、第1,第6のIGB
T25,30としてスイッチング速度が速い高速形のも
のを使用し、第3,第4のIGBT27,28としてオ
ン電圧が低い低損失形のものを使用した。
In the second embodiment, similarly to the first embodiment, the characteristics are controlled so that the total loss of each switching element is minimized, and the first and sixth IGBs are controlled.
T25 and 30 are high-speed types with high switching speed, and third and fourth IGBTs 27 and 28 are low-loss types with low on-voltage.

【0045】さて、図示しないインバータ制御装置は、
所定のIGBTをオンオフすることにより、V4 とV3
と間で変位するパルス電位、V3 とV2 との間で変位す
るパルス電位、V2 とV1 との間で変位するパルス電位
を出力端子39に出力するものである。
An inverter control device (not shown)
By turning on and off a predetermined IGBT, V4 and V3
A pulse potential displacing between V3 and V2, a pulse potential displacing between V3 and V2, and a pulse potential displacing between V2 and V1 are output to an output terminal 39.

【0046】出力端子に電圧V4 を出力する場合……
第1〜第3のIGBT25〜27をオンする。この場
合、負荷に印加される電圧の位相と電流の位相とのずれ
に応じて、第1〜第3のIGBT25〜27を通じて負
荷に電流が流れる状態と(図11(a)参照)、第1〜
第3のフライホイールダイオード31〜33を通じて負
荷から電流が流れ込む状態とを生じる(同図(b)参
照)。
Outputting the voltage V4 to the output terminal ...
The first to third IGBTs 25 to 27 are turned on. In this case, according to the difference between the phase of the voltage applied to the load and the phase of the current, a state in which current flows through the load through the first to third IGBTs 25 to 27 (see FIG. 11A), ~
A state in which current flows from the load through the third flywheel diodes 31 to 33 occurs (see FIG. 3B).

【0047】出力端子に電圧V3 を出力する場合……
第2〜第4のIGBT26〜28をオンする。この場
合、負荷に印加される電圧の位相と電流の位相とのずれ
に応じて、第1のクランプ用ダイオード29、第2,第
3のIGBT26,28を通じて負荷に電流が流れる状
態と(図12(a)参照)、第4のIGBT28、第3
のクランプ用ダイオード42を通じて負荷から電流が流
れ込む状態とを生じる(同図(b)参照)。
Outputting the voltage V3 to the output terminal ...
The second to fourth IGBTs 26 to 28 are turned on. In this case, according to the difference between the phase of the voltage applied to the load and the phase of the current, a state in which a current flows to the load through the first clamping diode 29 and the second and third IGBTs 26 and 28 (FIG. 12). (A)), the fourth IGBT 28, the third IGBT 28
And a state in which a current flows from the load through the clamping diode 42 (see FIG. 3B).

【0048】出力端子に電圧V2 を出力する場合……
第3〜第5のIGBT27〜29をオンする。この場
合、負荷に印加される電圧の位相と電流の位相のずれに
応じて、第2のクランプ用ダイオード、第3のIGBT
を通じて負荷に電流が流れる状態と(図13(a)参
照)、第4,第5のIGBT28,29、第4のクラン
プ用ダイオード43を通じて負荷から電流が流れ込む状
態とを生じる(同図(b)参照)。
When outputting the voltage V2 to the output terminal ...
The third to fifth IGBTs 27 to 29 are turned on. In this case, the second clamping diode and the third IGBT are used in accordance with the difference between the phase of the voltage applied to the load and the phase of the current.
13 (a)) and a state where current flows from the load through the fourth and fifth IGBTs 28 and 29 and the fourth clamping diode 43 (FIG. 13 (b)). reference).

【0049】出力端子に電圧V1 を出力する場合……
第4〜第6のIGBT28〜30をオンする。この場
合、負荷に印加される電圧の位相と電流の位相のずれに
応じて、第4〜第6のフライホイールダイオード34〜
36を通じて負荷に電流が流れる状態と(図14(a)
参照)、第4〜第6のIGBT28〜30を通じて負荷
から電流が流れ込む状態とを生じる(同図(b)参
照)。
When outputting the voltage V1 to the output terminal ...
The fourth to sixth IGBTs 28 to 30 are turned on. In this case, the fourth to sixth flywheel diodes 34 to 34 are set in accordance with the difference between the phase of the voltage applied to the load and the phase of the current.
The state in which a current flows to the load through 36 (FIG. 14A)
), And a current flows from the load through the fourth to sixth IGBTs 28 to 30 (see FIG. 3B).

【0050】この第2実施例によれば、他に比較してス
イッチング損失の大きな第1,第6のIGBT25,3
0として高速形のものを使用し、他に比較して定常損失
の大きな第3,第4のIGBT27,28としてオン電
圧が低いものを使用したので、各アーム37,38の全
損失を低減することができる。
According to the second embodiment, the first and sixth IGBTs 25, 3 having a larger switching loss than the others.
Since a high-speed type is used as 0 and a low on-voltage is used as the third and fourth IGBTs 27 and 28 having a larger steady-state loss than the others, the total loss of each arm 37 and 38 is reduced. be able to.

【0051】図15〜図20は本発明の第3実施例を示
すもので、5レベルインバータに適用した例を示してい
る。即ち、直流電源51には直列接続された同一キャパ
シティの第1〜第4のコンデンサ52〜55が並列接続
されており、それらのコンデンサ52〜55により直流
電源51の直流電圧が分圧されて5レベルの電位(直流
電圧の正電位V5 、直流電圧の中間電位V4 ,V3 ,V
2 、直流電圧の負電位V1 )が生成されて各電位ライン
は108〜112から夫々出力されている。
FIGS. 15 to 20 show a third embodiment of the present invention, in which the present invention is applied to a five-level inverter. That is, the first to fourth capacitors 52 to 55 having the same capacity and connected in series are connected in parallel to the DC power supply 51, and the DC voltage of the DC power supply 51 is divided by the capacitors 52 to 55. 5 level potentials (DC voltage positive potential V5, DC voltage intermediate potentials V4, V3, V
2. The negative potential V1) of the DC voltage is generated, and each potential line is output from 108 to 112 respectively.

【0052】電位ライン108と電位ライン112との
間には第1〜第8のIGBT56〜63が直列接続され
ている。また、第1〜第8のIGBT56〜63には第
1〜第8のフライホイールダイオード64〜71が夫々
逆接続されている。この場合、第1〜第4のIGBT5
6〜59により上アーム72が形成され、第5〜第8の
IGBT60〜63により下アーム73が形成されてい
る。また、上アーム72と下アーム73との接続点に出
力端子74が接続されている。
The first to eighth IGBTs 56 to 63 are connected in series between the potential line 108 and the potential line 112. Further, the first to eighth flywheel diodes 64 to 71 are reversely connected to the first to eighth IGBTs 56 to 63, respectively. In this case, the first to fourth IGBTs 5
The upper arm 72 is formed by 6 to 59, and the lower arm 73 is formed by the fifth to eighth IGBTs 60 to 63. An output terminal 74 is connected to a connection point between the upper arm 72 and the lower arm 73.

【0053】ここで、電位ライン108は第1のIGB
T56のコレクタに接続され、第1,第2のコンデンサ
52,53の接続点は図示極性の第1のクランプ用ダイ
オード75を介して第2のIGBT57のコレクタに接
続され且つ図示極性の第4のクランプ用ダイオード78
を介して第6のIGBT61のコレクタに接続され、第
2,第3のコンデンサ53,54の接続点は図示極性の
第2のクランプ用ダイオード76を介して第3のIGB
T58のコレクタに接続され且つ図示極性の第5のクラ
ンプ用ダイオード79を介して第7のIGBT62のコ
レクタに接続され、第3,第4のコンデンサ54,55
の接続点は図示極性の第3のクランプ用ダイオード77
を介して第4のIGBT59のコレクタに接続され且つ
図示極性の第6のクランプ用ダイオード80を介して第
8のIGBT63のコレクタに接続され、そして、電位
ライン112は第8のIGBT63のエミッタに接続さ
れている。
Here, the potential line 108 is connected to the first IGB
The connection point of the first and second capacitors 52 and 53 is connected to the collector of the second IGBT 57 via a first clamping diode 75 of the illustrated polarity, and the fourth connection point of the illustrated IGBT 57 is connected to the collector of the T56. Clamping diode 78
Is connected to the collector of the sixth IGBT 61, and the connection point of the second and third capacitors 53 and 54 is connected to the third IGBT 61 through the second clamping diode 76 having the illustrated polarity.
The collector is connected to the collector of T58 and to the collector of the seventh IGBT 62 via the fifth clamping diode 79 of the illustrated polarity, and the third and fourth capacitors 54 and 55 are connected.
Is connected to a third clamping diode 77 having the illustrated polarity.
And the collector of the eighth IGBT 63 via the sixth clamping diode 80 of the illustrated polarity, and the potential line 112 is connected to the emitter of the eighth IGBT 63. Have been.

【0054】この第3実施例においても第1実施例と同
様に各スイッチング素子の全損失が極小となるように出
力端子74に遠いスイッチング素子程高速形とし、出力
端子74に近いスイッチング素子程オン電圧が低い低損
失形のものとを使用した。
In the third embodiment, as in the first embodiment, the switching element farther from the output terminal 74 is of a high-speed type so that the total loss of each switching element is minimized, and the switching element closer to the output terminal 74 is on. A low-loss type with a low voltage was used.

【0055】さて、図示しないインバータ制御装置は、
所定のIGBTをオンオフすることにより、V5 とV4
との間で変位するパルス電位(図16,17参照)、V
4 とV3 と間で変位するパルス電位(図17,18参
照)、V3 とV2 との間で変位するパルス電位(図1
8,19参照)、V2 とV1 との間で変位するパルス電
位(図19,20参照)を出力端子74に出力するよう
になっている。尚、説明の簡略化のために詳細な動作の
説明は省略する。
Now, an inverter control device (not shown)
By turning on and off a predetermined IGBT, V5 and V4
Pulse potential (see FIGS. 16 and 17),
4 and V3 (see FIGS. 17 and 18), and a pulse potential that varies between V3 and V2 (see FIG. 1).
8 and 19), and a pulse potential (see FIGS. 19 and 20) displaced between V2 and V1 is output to the output terminal 74. Note that a detailed description of the operation is omitted for simplification of the description.

【0056】この第3実施例によれば、各アーム62,
63において、出力端子74に遠いスイッチング素子程
高速形とし、出力端子74に近いスイッチング素子程オ
ン電圧が低い低損失形のものとを使用したので、各アー
ム62,63の損失を低減することができる。
According to the third embodiment, each arm 62,
In 63, a switching element farther from the output terminal 74 is of a high-speed type, and a switching element closer to the output terminal 74 is of a low-loss type having a lower on-voltage, so that the loss of each of the arms 62 and 63 can be reduced. it can.

【0057】図21は本発明の第4実施例を示してお
り、第1実施例と同一部分には同一符号を付して説明を
省略する。この第4実施例は、第1,第4のスイッチン
グ素子S1 ,S4 としてMOSFETを用いたことに特
徴を有する。即ち、第1のアーム4はMOSFET81
とIGBT8とを直列接続して構成され、第2のアーム
5はIGBT9とMOSFET82とを直列接続して構
成されている。
FIG. 21 shows a fourth embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. This fourth embodiment is characterized in that MOSFETs are used as the first and fourth switching elements S1 and S4. That is, the first arm 4 is connected to the MOSFET 81
And the IGBT 8 are connected in series, and the second arm 5 is formed by connecting the IGBT 9 and the MOSFET 82 in series.

【0058】この第4実施例の場合、MOSFET8
1,82はユニポーラ素子であることから、IGBT
8,9よりもスイッチング時間が短いので、スイッチン
グ回数が大きなスイッチング素子としてMOSFETを
使用してスイッチング損失を低減することにより各アー
ム4,5の全損失を低減することができる。
In the case of the fourth embodiment, the MOSFET 8
Since IGBTs 1, 82 are unipolar elements, IGBTs
Since the switching time is shorter than 8 and 9, the total loss of each arm 4 and 5 can be reduced by using a MOSFET as a switching element having a large number of switching times to reduce switching loss.

【0059】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形または拡張できる。スイッ
チング素子の有効面積を他のスイッチング素子よりも大
きくすることによりオン電圧を低く設定するようにして
もよい。スイッチング素子としてMOSFETを用いた
場合、フリーホイールダイオードとしてMOSFETの
内蔵(寄生)ダイオードを利用するようにしてもよい。
この場合、MOSFETにフライホールダイオードを接
続する必要がないので、全体構成を小形化することがで
きる。
The present invention is not limited to the above embodiment, but can be modified or expanded as follows. The ON voltage may be set low by making the effective area of the switching element larger than the other switching elements. When a MOSFET is used as the switching element, a built-in (parasitic) diode of the MOSFET may be used as the freewheel diode.
In this case, there is no need to connect a fly-hole diode to the MOSFET, so that the overall configuration can be reduced in size.

【0060】スイッチング素子の発熱量が略等しくなる
ようにその特性或いは種類を設定するようにしてもよ
い。この場合、各スイッチング素子の発熱量を均一化す
ることができるので、自己消弧素子の配置効率を高めて
装置の小形化を図ることができる。
The characteristics or types of the switching elements may be set so that the heat values of the switching elements are substantially equal. In this case, since the amount of heat generated by each switching element can be made uniform, the arrangement efficiency of the self-extinguishing element can be increased, and the device can be downsized.

【0061】複数の直流電源を直列接続し、その共通接
続点から所定の電位をスイッチング素子にクランプ用ダ
イオードを介して印加するようにしてもよい。本発明を
電気自動車用インバータ、汎用インバータ、無停電電
源、ACサーボコントローラに適用してもよい。
A plurality of DC power supplies may be connected in series, and a predetermined potential may be applied to the switching element from a common connection point via a clamping diode. The present invention may be applied to an electric vehicle inverter, a general-purpose inverter, an uninterruptible power supply, and an AC servo controller.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の構成を概略的に示す電気回路図FIG. 1 is an electric circuit diagram schematically showing the configuration of the present invention.

【図2】出力電圧及び各素子の端子間電圧を示すタイミ
ングチャート
FIG. 2 is a timing chart showing an output voltage and a voltage between terminals of each element.

【図3】各素子と損失との関係を示す図FIG. 3 is a diagram showing a relationship between each element and loss.

【図4】本発明の第1実施例を示す図1相当図FIG. 4 is a view corresponding to FIG. 1, showing a first embodiment of the present invention;

【図5】スイッチング時間とオン電圧との関係を示す図FIG. 5 is a diagram showing a relationship between a switching time and an on-voltage.

【図6】スイッチング時間と各素子の全損失との関係を
示す図
FIG. 6 is a diagram showing a relationship between switching time and total loss of each element.

【図7】負荷に正電位を印加した状態での通電状態を示
す図4相当図
FIG. 7 is a diagram corresponding to FIG. 4, showing an energized state when a positive potential is applied to a load;

【図8】負荷に0Vを印加した状態での通電状態を示す
図4相当図
FIG. 8 is a diagram corresponding to FIG. 4, showing an energized state when 0 V is applied to a load;

【図9】負荷に負電位を印加した状態での通電状態を示
す図4相当図
FIG. 9 is a diagram corresponding to FIG. 4, showing an energized state when a negative potential is applied to a load.

【図10】本発明の第2実施例を示す図4相当図FIG. 10 is a view corresponding to FIG. 4, showing a second embodiment of the present invention;

【図11】負荷に所定電位を印加した状態での通電状態
を示す図10相当図
FIG. 11 is a view corresponding to FIG. 10 and shows an energized state when a predetermined potential is applied to a load.

【図12】負荷に異なる所定電位を印加した状態での通
電状態を示す図10相当図
FIG. 12 is a diagram corresponding to FIG. 10 showing an energized state when a different predetermined potential is applied to a load;

【図13】負荷に異なる所定電位を印加した状態での通
電状態を示す図10相当図
FIG. 13 is a diagram corresponding to FIG. 10, showing a current-carrying state when a different predetermined potential is applied to a load;

【図14】負荷に異なる所定電位を印加した状態での通
電状態を示す図10相当図
FIG. 14 is a diagram corresponding to FIG. 10 showing an energized state when a different predetermined potential is applied to a load;

【図15】本発明の第3実施例を示す図4相当図FIG. 15 is a view corresponding to FIG. 4, showing a third embodiment of the present invention.

【図16】負荷に所定電位を印加した状態での通電状態
を示す図15相当図
FIG. 16 is a diagram corresponding to FIG. 15, showing an energized state when a predetermined potential is applied to a load.

【図17】負荷に異なる所定電位を印加した状態での通
電状態を示す図15相当図
FIG. 17 is a diagram corresponding to FIG. 15, showing an energized state when different predetermined potentials are applied to a load;

【図18】負荷に異なる所定電位を印加した状態での通
電状態を示す図15相当図
FIG. 18 is a diagram corresponding to FIG. 15, showing an energized state when a different predetermined potential is applied to a load.

【図19】負荷に異なる所定電位を印加した状態での通
電状態を示す図15相当図
FIG. 19 is a diagram corresponding to FIG. 15, showing an energized state when different predetermined potentials are applied to a load.

【図20】負荷に異なる所定電位を印加した状態での通
電状態を示す図15相当図
FIG. 20 is a diagram corresponding to FIG. 15, showing an energized state when different predetermined potentials are applied to a load;

【図21】本発明の第4実施例を示す図1相当図FIG. 21 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention.

【図22】従来例を示す図1相当図FIG. 22 shows a conventional example and is equivalent to FIG.

【符号の説明】[Explanation of symbols]

1は直流電源、2,3はコンデンサ、4は上アーム、5
は下アーム、6は出力端子、7〜10はIGBT(自己
消弧形スイッチング素子)、11〜14はフリーホイー
ルダイオード、15,16はクランプ用ダイオード、2
1は直流電源、22〜24はコンデンサ、25〜30は
IGBT(自己消弧形スイッチング素子)、31〜36
はフリーホイールダイオード、37は上アーム、38は
下アーム、39は出力端子、40〜43はクランプ用ダ
イオード、51は直流電源、52〜55はコンデンサ、
56〜63はIGBT(自己消弧形スイッチング素
子)、64〜71はフリーホイールダイオード、72は
上アーム、73は下アーム、74は出力端子、75〜8
0はクランプ用ダイオード、81,82はMOSFET
(自己消弧形スイッチング素子)、101〜112は電
位ラインである。
1 is a DC power supply, 2 and 3 are capacitors, 4 is an upper arm, 5
Is a lower arm, 6 is an output terminal, 7 to 10 are IGBTs (self-extinguishing switching elements), 11 to 14 are freewheel diodes, 15 and 16 are clamping diodes, 2
1 is a DC power supply, 22 to 24 are capacitors, 25 to 30 are IGBTs (self-turn-off type switching elements), 31 to 36
Is a freewheel diode, 37 is an upper arm, 38 is a lower arm, 39 is an output terminal, 40 to 43 are clamping diodes, 51 is a DC power supply, 52 to 55 are capacitors,
56 to 63 are IGBTs (self-turn-off switching elements), 64 to 71 are freewheel diodes, 72 is an upper arm, 73 is a lower arm, 74 is an output terminal, and 75 to 8
0 is a clamping diode, 81 and 82 are MOSFETs
(Self-extinguishing type switching element) 101 to 112 are potential lines.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 夫々複数の電位が印加される複数の電位
ラインと、 一端が前記複数の電位ラインの内の最も高電位の電位ラ
インに接続され、複数の自己消弧形のスイッチング素子
を直列接続してなり、各スイッチング素子間に素子間接
続点を有する上アームと、 一端が前記複数の電位ラインの内の最も低電位の電位ラ
インに接続され、他端が前記上アームと接続点に接続さ
れ、前記上アームの前記スイッチング素子と同一個数の
自己消弧形のスイッチング素子を直列接続してなり、各
スイッチング素子間に素子間接続点を有する下アーム
と、 前記上アーム内の前記電位ラインに近い側の前記素子間
接続点から順に、前記下アーム内の前記電位ラインに遠
い側の前記素子間接続点へ順にアーム間接続点にて接続
すると共に、前記アーム間接続点を、前記複数の電位ラ
インのうちの最も高電位と最も低電位との間の所定電位
の電位ラインへ接続するクランプ用ダイオードとを有
し、前記上アームと下アームの前記複数のスイッチング
素子のうち、所定のスイッチング素子を作動させること
で、前記上アームと前記下アームとの接続点へ前記複数
の電位の何れかを出力するマルチレベルスイッチング式
電力変換器であって、 各アームを構成する前記複数のスイッチング素子のうち
少なくとも1個のスイッチング素子は、各アーム内のス
イッチング損失と定常損失が共に小さくなるように、同
一アーム内の他のスイッチング素子とは異なる種類また
は異なる特性に設定されることを特徴とするマルチレベ
ルスイッチング式電力変換器。
1. A plurality of potential lines to which a plurality of potentials are respectively applied, and one end connected to the highest potential line among the plurality of potential lines, and a plurality of self-extinguishing type switching elements connected in series. An upper arm having an inter-element connection point between each switching element, one end connected to the lowest potential line of the plurality of potential lines, and the other end connected to the upper arm and a connection point. A lower arm having the same number of self-extinguishing type switching elements as the switching elements of the upper arm connected in series, and having a connection point between elements between the switching elements; and the potential in the upper arm. In order from the inter-element connection point on the side closer to the line, to the inter-element connection point on the side farther from the potential line in the lower arm at the inter-arm connection point in order, the inter-arm connection point A clamping diode connected to a potential line of a predetermined potential between the highest potential and the lowest potential of the plurality of potential lines, and the plurality of switching elements of the upper arm and the lower arm A multi-level switching power converter that outputs one of the plurality of potentials to a connection point between the upper arm and the lower arm by operating a predetermined switching element, wherein each arm is configured. At least one switching element of the plurality of switching elements is set to a different type or a different characteristic from other switching elements in the same arm so that the switching loss and the steady loss in each arm are both reduced. A multilevel switching power converter.
【請求項2】 各アームを構成する前記複数のスイッチ
ング素子は、前記上アームと前記下アームとの接続点に
近いスイッチング素子になる程、オン電圧が小さく設定
されることを特徴とする請求項1記載のマルチレベルス
イッチング式電力変換器。
2. The on-voltage of the plurality of switching elements constituting each arm is set to be smaller as the switching element is closer to a connection point between the upper arm and the lower arm. 2. The multi-level switching power converter according to claim 1.
【請求項3】 各アームを構成する前記複数のスイッチ
ング素子は、前記上アームと前記下アームとの接続点に
遠いスイッチング素子になる程、スイッチング速度が速
く設定されることを特徴とする請求項1または2記載の
マルチレベルスイッチング式電力変換器。
3. The switching speed of the plurality of switching elements forming each arm is set to be higher as the switching element is farther from a connection point between the upper arm and the lower arm. 3. The multi-level switching power converter according to 1 or 2.
【請求項4】 各アームを構成する前記複数のスイッチ
ング素子はIGBTよりなり、それらのIGBTはライ
フタイム制御によりオン電圧が制御されていることを特
徴とする請求項1または2記載のマルチレベルスイッチ
ング式電力変換器。
4. The multi-level switching device according to claim 1, wherein said plurality of switching elements forming each arm are formed of IGBTs, and said IGBTs are controlled in on-voltage by lifetime control. Power converter.
【請求項5】 各アームを構成する前記複数のスイッチ
ング素子は、IGBTとMOSFETとを有することを
特徴とする請求項1乃至4の何れかに記載のマルチレベ
ルスイッチング式電力変換器。
5. The multi-level switching power converter according to claim 1, wherein said plurality of switching elements constituting each arm include an IGBT and a MOSFET.
【請求項6】 各アームを構成する前記複数のスイッチ
ング素子は、前記上アームと前記下アームとの接続点に
近いスイッチング素子になる程、電流の流れる面積であ
る有効面積が大きく設定されることを特徴とする請求項
1乃至5の何れかに記載のマルチレベルスイッチング式
電力変換器。
6. An effective area, which is an area through which a current flows, is set to be larger as the plurality of switching elements forming each arm are closer to a connection point between the upper arm and the lower arm. The multi-level switching power converter according to any one of claims 1 to 5, wherein
【請求項7】 各アームを構成する前記複数のスイッチ
ング素子はMOSFETからなり、MOSFETの寄生
ダイオードからなるフリーホイールダイオードを有する
ことを特徴とする請求項1乃至6の何れかに記載のマル
チレベルスイッチング式電力変換器。
7. The multi-level switching according to claim 1, wherein said plurality of switching elements constituting each arm are composed of a MOSFET, and have a freewheel diode composed of a parasitic diode of the MOSFET. Power converter.
【請求項8】 前記複数のスイッチング素子は、発熱量
が互いに略等しくなるように設定されていることを特徴
とする請求項1乃至7の何れかに記載のマルチレベルス
イッチング式電力変換器。
8. The multi-level switching power converter according to claim 1, wherein the plurality of switching elements are set so that heat generation amounts are substantially equal to each other.
JP8255912A 1996-09-27 1996-09-27 Multilevel switching type power converter Pending JPH10108474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8255912A JPH10108474A (en) 1996-09-27 1996-09-27 Multilevel switching type power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8255912A JPH10108474A (en) 1996-09-27 1996-09-27 Multilevel switching type power converter

Publications (1)

Publication Number Publication Date
JPH10108474A true JPH10108474A (en) 1998-04-24

Family

ID=17285304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8255912A Pending JPH10108474A (en) 1996-09-27 1996-09-27 Multilevel switching type power converter

Country Status (1)

Country Link
JP (1) JPH10108474A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077917A3 (en) * 1999-06-14 2001-04-12 Siemens Ag Indirect voltage converter
WO2003005551A3 (en) * 2001-07-02 2003-08-14 Siemens Ag N-point-converter connection
EP1443648A1 (en) * 2003-01-31 2004-08-04 Abb Research Ltd. Inverter circuit for switching three voltage levels
US6867560B2 (en) 2002-04-01 2005-03-15 Nissan Motor Co., Ltd. Drive of rotary electric machine
JP2007097386A (en) * 2005-09-01 2007-04-12 Fuji Electric Holdings Co Ltd Three-level voltage reversible chopper device
JP2009232621A (en) * 2008-03-24 2009-10-08 Toshiba Mitsubishi-Electric Industrial System Corp Power converter
JP2010130789A (en) * 2008-11-27 2010-06-10 Toshiba Corp Three-level inverter device for power supply
WO2010137162A1 (en) 2009-05-29 2010-12-02 トヨタ自動車株式会社 Control device and control method for alternating current motor
JP2011217538A (en) * 2010-03-31 2011-10-27 Toshiba Corp Power conversion apparatus
WO2012046521A1 (en) * 2010-10-05 2012-04-12 三菱電機株式会社 Power conversion device
CN102761286A (en) * 2012-07-23 2012-10-31 阳光电源股份有限公司 Four-level inverter topological unit and four-level inverter
CN102769399A (en) * 2012-06-29 2012-11-07 阳光电源(上海)有限公司 Single-phase half-bridge three-level inverter circuit and inverter
CN102904217A (en) * 2012-10-12 2013-01-30 深圳市英威腾电气股份有限公司 Diode-clamped three-level insulated gate bipolar translator (IGBT) drive protection circuit, diode-clamped three-level (IGBT) drive module, and diode-clamped three-level topology device
CN102946205A (en) * 2012-10-29 2013-02-27 华为技术有限公司 Three-level inverter and power supply equipment
JP2014050134A (en) * 2012-08-29 2014-03-17 Murata Mfg Co Ltd Inverter device
KR101527049B1 (en) * 2013-12-26 2015-06-16 건국대학교 산학협력단 Current control circuit structure
WO2017038214A1 (en) * 2015-08-28 2017-03-09 富士電機株式会社 Semiconductor device
US9627955B2 (en) * 2014-02-18 2017-04-18 Toyota Jidosha Kabushiki Kaisha Semiconductor module

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077917A3 (en) * 1999-06-14 2001-04-12 Siemens Ag Indirect voltage converter
US6728120B1 (en) 1999-06-14 2004-04-27 Siemens Aktiengesselschaft Rectifier apparatus for high voltages
WO2003005551A3 (en) * 2001-07-02 2003-08-14 Siemens Ag N-point-converter connection
US6930899B2 (en) 2001-07-02 2005-08-16 Siemens Aktiengesellschaft N-point-converter circuit
US6867560B2 (en) 2002-04-01 2005-03-15 Nissan Motor Co., Ltd. Drive of rotary electric machine
EP1443648A1 (en) * 2003-01-31 2004-08-04 Abb Research Ltd. Inverter circuit for switching three voltage levels
JP2007097386A (en) * 2005-09-01 2007-04-12 Fuji Electric Holdings Co Ltd Three-level voltage reversible chopper device
JP2009232621A (en) * 2008-03-24 2009-10-08 Toshiba Mitsubishi-Electric Industrial System Corp Power converter
JP2010130789A (en) * 2008-11-27 2010-06-10 Toshiba Corp Three-level inverter device for power supply
WO2010137162A1 (en) 2009-05-29 2010-12-02 トヨタ自動車株式会社 Control device and control method for alternating current motor
US8519653B2 (en) 2009-05-29 2013-08-27 Toyota Jidosha Kabushiki Kaisha Control device and control method for AC motor
JP2011217538A (en) * 2010-03-31 2011-10-27 Toshiba Corp Power conversion apparatus
WO2012046521A1 (en) * 2010-10-05 2012-04-12 三菱電機株式会社 Power conversion device
JP5627700B2 (en) * 2010-10-05 2014-11-19 三菱電機株式会社 Power converter
CN102769399A (en) * 2012-06-29 2012-11-07 阳光电源(上海)有限公司 Single-phase half-bridge three-level inverter circuit and inverter
CN102761286A (en) * 2012-07-23 2012-10-31 阳光电源股份有限公司 Four-level inverter topological unit and four-level inverter
CN102761286B (en) * 2012-07-23 2014-12-03 阳光电源股份有限公司 Four-level inverter topological unit and four-level inverter
JP2014050134A (en) * 2012-08-29 2014-03-17 Murata Mfg Co Ltd Inverter device
CN102904217A (en) * 2012-10-12 2013-01-30 深圳市英威腾电气股份有限公司 Diode-clamped three-level insulated gate bipolar translator (IGBT) drive protection circuit, diode-clamped three-level (IGBT) drive module, and diode-clamped three-level topology device
WO2014067271A1 (en) * 2012-10-29 2014-05-08 华为技术有限公司 Three-level inverter and power supply device
CN102946205A (en) * 2012-10-29 2013-02-27 华为技术有限公司 Three-level inverter and power supply equipment
KR101527049B1 (en) * 2013-12-26 2015-06-16 건국대학교 산학협력단 Current control circuit structure
US9627955B2 (en) * 2014-02-18 2017-04-18 Toyota Jidosha Kabushiki Kaisha Semiconductor module
WO2017038214A1 (en) * 2015-08-28 2017-03-09 富士電機株式会社 Semiconductor device
CN107318272A (en) * 2015-08-28 2017-11-03 富士电机株式会社 Semiconductor device
JPWO2017038214A1 (en) * 2015-08-28 2017-11-16 富士電機株式会社 Semiconductor device
US10320278B2 (en) 2015-08-28 2019-06-11 Fuji Electric Co., Ltd. Semiconductor device having a decreased switching loss
CN107318272B (en) * 2015-08-28 2019-10-18 富士电机株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
Nami et al. Five level cross connected cell for cascaded converters
JPH10108474A (en) Multilevel switching type power converter
JP3665934B2 (en) 3-level inverter device
US8228695B2 (en) Multilevel converter operation
AU2010238544B9 (en) Operation of a Three Level Converter
JP4759673B2 (en) Multi-level converter and control method thereof
JPH11220886A (en) Multilevel-type power converter
JPH09322547A (en) Multi-level inverter
US8716893B2 (en) Voltage in a voltage source converter, a voltage source converter and a method for control thereof
JP2009095075A (en) 3 level voltage reversible chopper
JP5295112B2 (en) Smoothing method of input current to power supply system with regenerative capability
JP6984727B2 (en) Power converter and motor system
KR20160057912A (en) Four level power converter
US11848620B2 (en) Three-level power conversion device
EP3291435A1 (en) An active neutral point clamped converter with silicon carbide mos-fet output switches
US11855553B1 (en) Multi-level inverter with mixed device types
JP2006230035A (en) Power converter and its driving method
JP2020054071A (en) Multilevel power conversion device
Nicolás-Apruzzese et al. Design issues of the multilevel active-clamped converter
JP4491718B2 (en) 3-level converter
KR100928549B1 (en) Switch clamp multi-level inverter
JP2001169563A (en) Three-level inverter
JP3150521B2 (en) Bridge circuit and inverter device
JP4867290B2 (en) 3-level voltage reversible chopper device
JP2019037107A (en) Semiconductor power conversion circuit, semiconductor device using semiconductor power conversion circuit and motor drive device using semiconductor power conversion circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019