JPH10108359A - Input protective circuit - Google Patents

Input protective circuit

Info

Publication number
JPH10108359A
JPH10108359A JP25632496A JP25632496A JPH10108359A JP H10108359 A JPH10108359 A JP H10108359A JP 25632496 A JP25632496 A JP 25632496A JP 25632496 A JP25632496 A JP 25632496A JP H10108359 A JPH10108359 A JP H10108359A
Authority
JP
Japan
Prior art keywords
voltage
potential
electrode
input terminal
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25632496A
Other languages
Japanese (ja)
Inventor
Yoshinori Murakami
善則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP25632496A priority Critical patent/JPH10108359A/en
Publication of JPH10108359A publication Critical patent/JPH10108359A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an input protective circuit which avoids the delay of a signal or the influence on the signal value, while protecting an internal circuit from high voltage. SOLUTION: A channel is turned on and it can transmit a signal when the input voltage from outside is at a specified value or under, by connecting the drain electrode of a depression type n-channel JFET 6 whose gate electrode is earthed to an external input terminal 3, and the source electrode to an electrode 2 for input of an internal circuit 1, and when the drain potential of the external input terminal 3, that is, the drain potential of the JFET 6 goes up, the channel closes, and the source of the JFET 6, that is, an internal circuit 1 is protected from high voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、過電圧に対する入
力保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input protection circuit for an overvoltage.

【0002】[0002]

【従来の技術】一般的なOPアンプ(演算増幅器)など
のような半導体集積回路の入力保護回路としては、図1
2のようなものがある。図中、1は内部回路、2はその
入力用電極、3は外部入力端子、4は保護抵抗、5は定
電圧ダイオードである。なお、内部回路1の内部に描い
た抵抗は入力インピーダンスを示し、一般には非常に高
い値である。このような過電圧保護回路は一般的に使わ
れている。
2. Description of the Related Art As an input protection circuit for a semiconductor integrated circuit such as a general OP amplifier (operational amplifier), FIG.
There is something like 2. In the figure, 1 is an internal circuit, 2 is its input electrode, 3 is an external input terminal, 4 is a protection resistor, and 5 is a constant voltage diode. The resistance drawn inside the internal circuit 1 indicates the input impedance, and generally has a very high value. Such an overvoltage protection circuit is generally used.

【0003】動作を説明する。たとえば定電圧ダイオー
ド5の降伏電圧を5Vとすると、外部入力端子3に15
Vが印加されても、内部回路1には5V以上の電圧はか
からない。原理的には保護抵抗4の抵抗値Rはゼロでも
構わない。しかし、実際には定電圧ダイオード5に降伏
電圧が流れると熱が生じ、電流量が過大であるとダイオ
ードが焼き切れてしまう。そこで抵抗値Rは想定できる
過電圧値を考慮して適宜設定する必要がある。
The operation will be described. For example, if the breakdown voltage of the constant voltage diode 5 is 5 V, 15
Even if V is applied, no voltage of 5 V or more is applied to the internal circuit 1. In principle, the resistance value R of the protection resistor 4 may be zero. However, actually, when a breakdown voltage flows through the constant voltage diode 5, heat is generated, and when the amount of current is excessive, the diode burns out. Therefore, it is necessary to appropriately set the resistance value R in consideration of a possible overvoltage value.

【0004】このような保護回路は入力される電位が比
較的低いか、もしくは高くても瞬時である場合には効果
がある。しかし、非常に高い電圧が比較的長い時間印加
され続ける状況から内部回路を保護しなければならない
場合には、次のような問題点がある。
[0004] Such a protection circuit is effective when the input potential is relatively low or high, but is instantaneous. However, when it is necessary to protect the internal circuit from a situation where a very high voltage is continuously applied for a relatively long time, there are the following problems.

【0005】保護抵抗4の抵抗値Rの下限は、外部入力
端子3に印加される最大電圧と、定電圧ダイオード5の
許容熱量すなわち降伏時の許容電流量とに依存する。定
電圧ダイオード5の許容熱量をWz[W]、降伏電圧を
Vz[V]とすると、許容できる電流値Izは下記(数
1)式によって決まる。
The lower limit of the resistance value R of the protection resistor 4 depends on the maximum voltage applied to the external input terminal 3 and the allowable heat amount of the constant voltage diode 5, that is, the allowable current amount at the time of breakdown. Assuming that the allowable heat quantity of the constant voltage diode 5 is Wz [W] and the breakdown voltage is Vz [V], the allowable current value Iz is determined by the following equation (1).

【0006】Wz=Iz・Vz …(数1) そして、外部入力端子3に印加される最大電圧とVzと
の差をVrとすると、保護抵抗4の抵抗値Rは、下記
(数2)式を満たさなければならない。
Wz = Iz · Vz (Equation 1) Then, assuming that the difference between the maximum voltage applied to the external input terminal 3 and Vz is Vr, the resistance value R of the protection resistor 4 is represented by the following (Equation 2) Must be satisfied.

【0007】Vr/R≦Iz …(数2) 抵抗値Rは、発熱量を抑えるためには大きい方が有利だ
が、内部回路1への影響を考慮するとなるべく小さい方
がよい。内部回路1はたとえばOPアンプの入力端子で
あり、一般に入力インピーダンスは非常に高い。たとえ
ば、この入力インピーダンスが10MΩあり、1%の入
力信号への影響が許容できるなら、上記の抵抗値Rは1
00kΩまで許容することができる。しかし、外部入力
端子3に印加される電圧(Vr+Vz)が通常のIC回
路に使われる電源電圧と比較して飛び抜けて大きく、た
とえば300V程度であり、しかも比較的長い時間印加
され続ける場合は、上記(数2)式を満たすようにIz
を大きくする必要があり、面積の大きなダイオードを使
わなければならない。上記の例を計算すれば、外部入力
端子3に300Vが印加されたとき、保護抵抗4に流れ
る電流値は約30mAとなる。一般にディスクリートの
ダイオードは放熱性が良くないので、このような電流を
流せるチップの面積は大きくなる。
Vr / R ≦ Iz (Equation 2) The resistance value R is preferably large in order to suppress the amount of heat generation, but is preferably as small as possible in consideration of the influence on the internal circuit 1. The internal circuit 1 is, for example, an input terminal of an OP amplifier, and generally has an extremely high input impedance. For example, if the input impedance is 10 MΩ and the effect on the input signal of 1% is acceptable, the above-mentioned resistance value R is 1
Up to 00 kΩ can be tolerated. However, when the voltage (Vr + Vz) applied to the external input terminal 3 is by far larger than the power supply voltage used in a normal IC circuit, for example, about 300 V, and is applied for a relatively long time, (Iz) to satisfy the expression (2)
Must be increased, and a diode having a large area must be used. Calculating the above example, when 300 V is applied to the external input terminal 3, the value of the current flowing through the protection resistor 4 is about 30 mA. In general, a discrete diode does not have good heat dissipation, so the area of a chip through which such a current can flow becomes large.

【0008】さらに、面積の大きなダイオードが使えた
としても、さらに次のような問題が生じる。定電圧ダイ
オード5が電圧をクランプしている時、ダイオードの内
部には空乏層が形成され、空乏層には電荷が蓄積されて
いる。外部入力端子3の電位が急激に低下すると、この
電荷は保護抵抗4を通って放電される。この過程でダイ
オードは等価的にはキャパシタとして働くが、この蓄積
された電荷量が大きく、等価的な静電容量は大きくな
る。すなわち、定電圧ダイオード5と内部回路1の接続
点の電位は、外部入力端子3の電位変化に追随せず、大
きなCR時定数をもって緩慢にしか変化しなくなる。
Further, even if a diode having a large area can be used, the following problem occurs. When the constant voltage diode 5 clamps the voltage, a depletion layer is formed inside the diode, and charges are accumulated in the depletion layer. When the potential of the external input terminal 3 drops rapidly, this charge is discharged through the protection resistor 4. In this process, the diode equivalently functions as a capacitor, but the accumulated charge is large and the equivalent capacitance is large. That is, the potential at the connection point between the constant voltage diode 5 and the internal circuit 1 does not follow the potential change at the external input terminal 3 and only changes slowly with a large CR time constant.

【0009】このことを一例をもって説明する。この降
伏電流を許容する定電圧ダイオード5を、例えば直径1
ミリの円盤型とすると、5Vの逆バイアスによってダイ
オード内に蓄えられる電荷量は約7nCである。よっ
て、等価的な静電容量はQ=CVの関係より1.4nF
となり、CR積は140μsとなる。すなわち、外部入
力端子3の電位が5V→0Vになっても、入力用電極2
の電位が0Vになるにはたっぷり300μsを要するこ
とになる。このCR積は印加電圧と内部回路の入力イン
ピーダンスに依存する。抵抗Rを大きくすればダイオー
ドの面積は小さくて済むがCR積はおよそ一定で、小さ
くなることはない。
This will be described with an example. The constant voltage diode 5 that allows this breakdown current is, for example,
Assuming a millimeter disk shape, the amount of charge stored in the diode by a reverse bias of 5 V is about 7 nC. Therefore, the equivalent capacitance is 1.4 nF from the relationship of Q = CV.
And the CR product is 140 μs. That is, even if the potential of the external input terminal 3 changes from 5V to 0V, the input electrode 2
It takes a lot of 300 μs for the potential of 0 V to reach 0V. This CR product depends on the applied voltage and the input impedance of the internal circuit. If the resistance R is increased, the area of the diode can be reduced, but the CR product is approximately constant and does not decrease.

【0010】[0010]

【発明が解決しようとする課題】上記のように、従来の
手段では内部回路を非常に高い電圧から保護しようとす
ると、保護回路自身が外部信号の内部回路への伝達を阻
害してしまうという問題点があった。本発明は上記のよ
うな問題点を鑑みてなされたもので、高電圧から内部回
路を保護しながら、信号遅延や信号値への影響を回避し
た入力保護回路を提供することを目的としている。
As described above, if the conventional means tries to protect the internal circuit from a very high voltage, the problem is that the protection circuit itself inhibits transmission of external signals to the internal circuit. There was a point. The present invention has been made in view of the above-described problems, and has as its object to provide an input protection circuit that protects an internal circuit from a high voltage while avoiding an influence on a signal delay and a signal value.

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では以下のような構成を取る。すなわち、
請求項1に記載の発明においては、外部入力端子には電
圧制御型トランジスタ(たとえばデプレッション型のn
チャネルJFET)の一方の主電極(たとえばドレイン
電極)を接続し、内部回路の入力用電極には前記トラン
ジスタの他方の主電極(たとえばソース電極)を接続す
る。さらに、前記トランジスタの制御電極(ここではゲ
ート電極)が所定の固定電位(たとえば図1では接地電
位、図5では+V)に保持された構成とする。なお、こ
れは後記、図1および図5に対応する。
In order to achieve the above object, the present invention has the following arrangement. That is,
According to the first aspect of the present invention, a voltage control transistor (for example, a depletion type n
One main electrode (eg, a drain electrode) of the channel JFET) is connected, and the other main electrode (eg, a source electrode) of the transistor is connected to an input electrode of an internal circuit. Further, the control electrode (the gate electrode in this case) of the transistor is held at a predetermined fixed potential (for example, the ground potential in FIG. 1 and + V in FIG. 5). This corresponds to FIGS. 1 and 5 described later.

【0012】このような構成の作用を説明する。上記の
例に倣い、前記電圧制御型トランジスタはnチャネルの
デプレッション型JFETとする。また、そのしきい値
を−5Vとし、ゲート電極は接地されているとする。ま
ず、前記外部入力端子すなわちこれにつながる前記トラ
ンジスタのドレインの電位が接地もしくは比較的低い正
電位であるとき、前記トランジスタのチャネルは十分に
開いていて、ソース電極の電位はドレイン電極の電位と
同一になる。たとえば、ドレイン電位が+2Vであれば
ソース電位も+2Vであり、したがってゲート・ソース
間電位差は−2Vとなり、これはしきい値以上なのでゲ
ートは開いているわけである。
The operation of such a configuration will be described. Following the above example, the voltage-controlled transistor is an n-channel depletion-type JFET. It is also assumed that the threshold value is -5 V and the gate electrode is grounded. First, when the potential of the external input terminal, that is, the drain of the transistor connected to the external input terminal is grounded or a relatively low positive potential, the channel of the transistor is sufficiently open and the potential of the source electrode is the same as the potential of the drain electrode. become. For example, if the drain potential is +2 V, the source potential is also +2 V, and therefore, the potential difference between the gate and the source is -2 V. Since this is equal to or larger than the threshold value, the gate is open.

【0013】前記外部入力端子の電位すなわち前記ドレ
イン電極の電位が+5Vに近づくと前記ソース電極電位
も5Vに近づき、ゲート・ソース間電位差は−5Vに近
づいてドレイン・ソース間の抵抗は上昇する。前記ドレ
イン電極の電位が+5Vを上回るとドレイン・ソース間
は遮断状態になるので、前記ソース電極すなわち前記内
部回路の入力用電極の電位は変動しなくなり、原理的に
は+5Vに保持される。前記外部入力端子の電位が再び
+5Vを下回ると、前記トランジスタのドレイン・ソー
ス間は再び導通状態となり、前記入力用電極の電位は即
座に前記外部入力端子の電位に追随する。
When the potential of the external input terminal, that is, the potential of the drain electrode approaches +5 V, the potential of the source electrode also approaches 5 V, the potential difference between the gate and the source approaches -5 V, and the resistance between the drain and the source increases. When the potential of the drain electrode exceeds +5 V, the state between the drain and the source is cut off, so that the potential of the source electrode, that is, the input electrode of the internal circuit does not fluctuate, and is maintained at +5 V in principle. When the potential of the external input terminal falls below +5 V again, the drain-source state of the transistor becomes conductive again, and the potential of the input electrode immediately follows the potential of the external input terminal.

【0014】次に、請求項2に記載の発明においては、
前記外部入力端子と内部回路の前記入力用電極との間
に、両方向に導通性を持つが少なくとも第一の極性の電
位が印加された場合(たとえば前記外部入力端子から前
記入力用電極へ電流が流れる方向)には、流れる電流を
一定値以下に制限する性質を持つ定電流ダイオードを接
続する。さらに、前記外部入力端子に第一の極性の所定
値以上の電圧が印加されても、前記入力用電極には前記
所定値以上の電位が印加されないように、前記入力用電
極には定電圧ダイオードの第一の端子(たとえばアノー
ド端子)が接続され、前記定電圧ダイオードの第二の端
子(ここではカソード端子)は所定の固定電位(たとえ
ば接地電位)に保持された構成とする。なお、これは後
記、図7に対応する。
Next, in the invention according to claim 2,
When a potential having at least a first polarity is applied between the external input terminal and the input electrode of the internal circuit in both directions (for example, a current flows from the external input terminal to the input electrode). In the flowing direction), a constant current diode having a property of limiting the flowing current to a certain value or less is connected. Further, even if a voltage of a predetermined value or more of a first polarity is applied to the external input terminal, a constant voltage diode is applied to the input electrode so that a potential of the predetermined value or more is not applied to the input electrode. (Eg, anode terminal) is connected, and the second terminal (here, cathode terminal) of the constant voltage diode is held at a predetermined fixed potential (eg, ground potential). Note that this corresponds to FIG. 7 described later.

【0015】このような構成の作用について説明する。
たとえば、前記定電圧ダイオードのクランプ電圧が5V
であるとすると、前記外部入力端子の電位が0〜5Vの
とき、前記外部入力端子の電位が変動すると前記入力用
電極の電位も変動する。この際、前記入力用電極は高イ
ンピーダンスなので、前記定電流ダイオードにはさした
る電流も流れない。前記外部入力端子の電位が5Vを上
回ると、前記定電圧ダイオードが電流をバイパスするの
で、前記入力用電極の電位は5V以上には上がらない。
またこの時、定電流ダイオードの作用によって、定電圧
ダイオードに流れる電流は制限される。外部入力端子の
電位が再び5Vを下回るようになったとき、定電圧ダイ
オードに溜った電荷は定電流ダイオードを通って速やか
に排出されるので、前記入力用電極の電位は遅延なく追
随する。
The operation of such a configuration will be described.
For example, when the clamp voltage of the constant voltage diode is 5 V
If the potential of the external input terminal varies from 0 to 5 V when the potential of the external input terminal varies, the potential of the input electrode also varies. At this time, since the input electrode has high impedance, no appreciable current flows through the constant current diode. When the potential of the external input terminal exceeds 5 V, the potential of the input electrode does not rise to 5 V or more because the constant voltage diode bypasses the current.
At this time, the current flowing through the constant voltage diode is limited by the action of the constant current diode. When the potential of the external input terminal falls below 5 V again, the electric charge accumulated in the constant voltage diode is quickly discharged through the constant current diode, so that the potential of the input electrode follows without delay.

【0016】また、請求項3に記載の発明においては、
前記請求項1または前記請求項2の構成に加え、前記外
部入力端子に第二の極性の電位(例えば負電位)が印加
された場合でも一定値以上の電流を流さないように制限
することで回路を保護すべく、前記トランジスタもしく
は前記定電流ダイオードと前記外部入力端子との間に、
第二の定電流ダイオードを挿入した構成とする。なお、
これは後記、図9ならびに図10に対応する。
[0016] According to the third aspect of the present invention,
In addition to the configuration of claim 1 or claim 2, by limiting the current not to exceed a certain value even when a second polarity potential (for example, a negative potential) is applied to the external input terminal. In order to protect the circuit, between the transistor or the constant current diode and the external input terminal,
The configuration is such that a second constant current diode is inserted. In addition,
This corresponds to FIGS. 9 and 10 described later.

【0017】このような構成の作用について説明する。
上記の例によれば、前記内部回路の前記入力用電極は0
〜5Vの範囲になるように保護されている。しかし、前
記外部入力端子の電位が負電位になったときには、前記
請求項1の構成でも前記請求項2の構成でも、保護回路
内のpn接合が順バイアスされてしまい、保護回路自体
に大きな電流が流れてしまう。そこで、このように第二
の定電流ダイオードを挿入しておくと、前記トランジス
タもしくは前記定電圧ダイオードのpn接合は順バイア
スされるものの、大きな電流は流れず、発熱によって回
路が壊れることがない。
The operation of such a configuration will be described.
According to the above example, the input electrode of the internal circuit is 0
It is protected to be in the range of up to 5V. However, when the potential of the external input terminal becomes a negative potential, the pn junction in the protection circuit is forward-biased in both the configuration of claim 1 and the configuration of claim 2 and a large current flows in the protection circuit itself. Will flow. Therefore, if the second constant current diode is inserted in this way, although the pn junction of the transistor or the constant voltage diode is forward-biased, a large current does not flow and the circuit is not broken by heat generation.

【0018】次に、請求項4に記載の発明においては、
前記外部入力端子には、アノード同士もしくはカソード
同士を接続した直列接続の一組の定電流ダイオードの一
端を接続し、他端は内部回路の前記入力用電極に接続す
る。さらに、前記入力用電極にはアノード同士もしくは
カソード同士を接続した直列接続の一組の定電圧ダイオ
ードの一端を接続し、他端は所定の固定電位(例えば接
地電位)に保持された構成とする。なお、これは後記、
図11に対応する。
Next, in the invention according to claim 4,
The external input terminal is connected to one end of a pair of constant current diodes connected in series with each other connecting anodes or cathodes, and the other end is connected to the input electrode of an internal circuit. Further, one end of a pair of constant-voltage diodes connected in series, in which anodes or cathodes are connected to each other, is connected to the input electrode, and the other end is maintained at a predetermined fixed potential (for example, ground potential). . This is described later,
This corresponds to FIG.

【0019】このような構成の作用について説明する。
このような構成とすれば、前記請求項2において第一の
極性の高電圧から内部回路を保護したように、第二の極
性の高電圧からも同時に内部回路を保護し、かつ外部入
力端子の電位が所定の範囲であるときは、障害なく入力
用電極に電圧信号が伝達される。
The operation of such a configuration will be described.
With this configuration, the internal circuit is simultaneously protected from the high voltage of the second polarity, and the external input terminal is connected to the high voltage of the second polarity. When the potential is within a predetermined range, a voltage signal is transmitted to the input electrode without any trouble.

【0020】[0020]

【発明の効果】以上、説明したように、本発明によれ
ば、通常のICのようなデリケートな回路の入力用電極
を非常に高い電圧から保護することができ、さらに保護
回路自身が入力動作に殆ど影響を与えずに済む。
As described above, according to the present invention, the input electrode of a delicate circuit such as a normal IC can be protected from a very high voltage, and furthermore, the protection circuit itself operates for input operation. Has little effect on

【0021】さらに、請求項1に記載の発明によれば、
保護時には殆どエネルギーを損失せずに済む。さらに、
請求項2に記載の発明によれば、保護時にいくらかのエ
ネルギーを損失するが、単純な素子構成で目的を実現す
ることができる。さらに、請求項3に記載の発明によれ
ば、入力信号の通常の極性とは逆の電圧に対しても内部
回路を保護することができる。さらに、請求項4に記載
の発明によれば、入力信号が正負両極を有するような回
路においても、内部回路を正負何れの過電圧からも保護
することができる。
Further, according to the first aspect of the present invention,
Little energy is lost during protection. further,
According to the second aspect of the present invention, although some energy is lost during protection, the purpose can be realized with a simple element configuration. Further, according to the third aspect of the present invention, the internal circuit can be protected against a voltage opposite to the normal polarity of the input signal. Furthermore, according to the invention described in claim 4, even in a circuit in which an input signal has both positive and negative polarities, the internal circuit can be protected from any positive or negative overvoltage.

【0022】[0022]

【発明の実施の形態】以下、本発明を実施の形態を用い
て詳細に説明する。図1は本発明第一の実施の形態であ
り、前記請求項1に対応する。また、図2〜図4は、そ
れぞれ図1の回路の動作状態におけるトランジスタ内部
の状態を模式的に示した図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to embodiments. FIG. 1 shows a first embodiment of the present invention, and corresponds to claim 1 described above. FIGS. 2 to 4 are diagrams schematically showing states inside the transistor in the operation state of the circuit of FIG.

【0023】構成を説明する。図中、1は内部回路、2
はその入力用電極、3は外部入力端子、6は電圧制御型
トランジスタで、ここではデプレッション型であるnチ
ャネルJFETとする。外部入力端子3にはトランジス
タ6のドレイン電極が、内部回路の入力用電極2にはソ
ース電極が接続され、ここではゲート電極は接地されて
いる。
The configuration will be described. In the figure, 1 is an internal circuit, 2
Is an input electrode, 3 is an external input terminal, and 6 is a voltage-controlled transistor, which is a depletion-type n-channel JFET here. The drain electrode of the transistor 6 is connected to the external input terminal 3, and the source electrode is connected to the input electrode 2 of the internal circuit. Here, the gate electrode is grounded.

【0024】動作を説明する。トランジスタ6のしきい
値すなわちゲート・ソース間電位差を、仮に−5Vとす
る。まず、外部入力端子3が5V以下、たとえば2Vで
ある時、トランジスタのチャネルは十分に開いているの
で、ドレイン電極とソース電極には電位差も遅延も殆ど
生じない。図2はこの状態におけるトランジスタ6の内
部状態を模式的に示したのものである。図2中、10は
n型ソース領域、11はn型ドレイン領域、12はp型
ゲート領域、13はn型のドリフト領域である。前述の
ソース電極はソース領域10と、ドレイン電極はドレイ
ン領域11とオーミックコンタクトしているが、図示を
省略している。なお、図中の破線は空乏層の端面を示し
ている。また、2つのp型ゲート領域12に挟まれたド
リフト領域13がチャネルであるが、この状態でチャネ
ルは空乏層に覆われておらず、開いている。
The operation will be described. It is assumed that the threshold value of the transistor 6, that is, the potential difference between the gate and the source is -5V. First, when the external input terminal 3 is 5 V or less, for example, 2 V, the channel of the transistor is sufficiently open, so that there is almost no potential difference or delay between the drain electrode and the source electrode. FIG. 2 schematically shows the internal state of the transistor 6 in this state. In FIG. 2, 10 is an n-type source region, 11 is an n-type drain region, 12 is a p-type gate region, and 13 is an n-type drift region. The above-mentioned source electrode has ohmic contact with the source region 10 and the drain electrode has ohmic contact with the drain region 11, but is not shown. Note that the broken line in the figure indicates the end face of the depletion layer. The drift region 13 sandwiched between the two p-type gate regions 12 is a channel. In this state, the channel is not covered by the depletion layer but is open.

【0025】ドレイン電極の電位が変動すると、実際に
は図中のpn接合の空乏層容量を充放電するために、厳
密にはソース電極電位の変動の影響を受ける。そこでこ
の状態におけるJFET6のチャネルpn接合にある空
乏層の等価容量を概算しておく。JFETの耐圧を50
0Vとし半導体をシリコンとすると、ドリフト領域13
に必要な不純物濃度は5.4×1014/cm2で、約8Ω
・cmであり、そして耐圧を確保するのに必要な厚さは
約30μmとなる。よって、主電流経路の抵抗は0.0
26Ω・cm2となる。ゲートのpn接合の面積はトラン
ジスタの活性面積の数倍のオーダーであるから、オン状
態における典型的なp型ゲート領域近傍の空乏層の厚さ
を1μmとすると、その容量は10nF/cm2の数倍
程度となる。よって、CR積のオーダーは高々ナノ秒で
ある。
When the potential of the drain electrode fluctuates, it is actually affected by the fluctuation of the source electrode potential to charge / discharge the depletion layer capacitance of the pn junction in the figure. Therefore, the equivalent capacitance of the depletion layer at the channel pn junction of JFET 6 in this state is roughly estimated. Withstand voltage of JFET is 50
If the semiconductor is silicon at 0 V, the drift region 13
Required impurity concentration is 5.4 × 10 14 / cm 2 and about 8Ω
Cm and the thickness required to ensure the pressure resistance is about 30 μm. Therefore, the resistance of the main current path is 0.0
It becomes 26 Ω · cm 2 . Since the area of the pn junction of the gate is on the order of several times the active area of the transistor, if the thickness of the depletion layer near the typical p-type gate region in the ON state is 1 μm, the capacitance is 10 nF / cm 2 . It is about several times. Therefore, the order of the CR product is at most nanosecond.

【0026】ドレイン電位が上昇して5Vに差し掛かる
と、ソース電位も5Vに近づいてくるが、そうするとゲ
ート・ソース間電位差も−5Vに近づいてきて、チャネ
ルは遮断状態へと移行する。図3はドレイン電位が5V
となった時のトランジスタの内部状態を模式的に示した
ものである。図3中の番号は前記図2と同じものを示
す。図3においては、空乏層がドリフト領域13に充満
してチャネルを遮断している。ドレイン電位がこれ以上
上昇しても、チャネルは遮断状態なのでソース電位は原
理的には変動せず、原理的にソース電位がしきい値以上
になることはない。たとえばトランジスタ6の耐圧が5
00V以上であれば、外部入力端子3が500Vになっ
ても、ICのゲート電極などである入力用電極2を高電
圧から保護することが出来る。
When the drain potential rises and approaches 5 V, the source potential also approaches 5 V. Then, the gate-source potential difference also approaches -5 V, and the channel shifts to the cutoff state. FIG. 3 shows that the drain potential is 5 V
7 schematically shows the internal state of the transistor when the state becomes. The numbers in FIG. 3 indicate the same as those in FIG. In FIG. 3, the depletion layer fills the drift region 13 to block the channel. Even if the drain potential further rises, the source potential does not fluctuate in principle because the channel is in the cutoff state, and the source potential does not exceed the threshold value in principle. For example, if the withstand voltage of the transistor 6 is 5
If the voltage is 00 V or more, the input electrode 2 such as an IC gate electrode can be protected from a high voltage even if the external input terminal 3 becomes 500 V.

【0027】また、仮にソース電位が5V以上になった
とすると、チャネルはより強固に遮断されるので新たな
電荷の供給はない。さらに、ゲート・ソース間の逆バイ
アスされたpn接合には必ず漏れ電流が存在するし、内
部回路のインピーダンスも完全な無限大ではないので、
電位は低下する一方である。また、ソース電位が5Vを
少しでも下回ると、チャネルが僅かに開いて電荷が供給
され、ソース電位は再び上昇する。よって、ソース電位
はしきい値である5Vに落ち着く。
If the source potential becomes 5 V or more, the channel is more firmly cut off, so that no new charge is supplied. Furthermore, since a leakage current always exists in the reverse-biased pn junction between the gate and the source, and the impedance of the internal circuit is not completely infinite,
The potential is decreasing. When the source potential falls slightly below 5 V, the channel is slightly opened to supply electric charge, and the source potential rises again. Therefore, the source potential is settled to the threshold value of 5V.

【0028】この状態からドレイン電位が低下して再び
5Vを下回ると、ゲート・ドレイン間の電位差はしきい
値を下回る。図4はこの瞬間のトランジスタの内部状態
を模式的に示したものである。図4中の番号は前記図2
と同じものを示す。チャネルの空乏層のドレイン側に面
した部分ではチャネルが開き、ソースに面した部分では
閉じたままである。すなわちこれは逆トランジスタのピ
ンチオフ状態であるから、電荷はドレインからソースへ
移動することができ、程なくソース電位が低下して図2
の状態となる。その遅延時間は内部回路1のインピーダ
ンスによって決まる。
When the drain potential drops from this state and falls below 5 V again, the potential difference between the gate and the drain falls below the threshold value. FIG. 4 schematically shows the internal state of the transistor at this moment. The numbers in FIG.
Indicates the same as The channel is open at the portion of the channel depletion layer facing the drain side, and remains closed at the portion facing the source. That is, since this is the pinch-off state of the reverse transistor, the charge can move from the drain to the source, and the source potential decreases soon to reduce the potential in FIG.
State. The delay time is determined by the impedance of the internal circuit 1.

【0029】なお、上記の構成は負電位を入力信号とす
る場合にも、デプレッション型pチャネルJFETを使
うことで同様に適用できる。
The above configuration can be similarly applied to a case where a negative potential is used as an input signal by using a depletion-type p-channel JFET.

【0030】次に、図5はエンハンスメント型nチャネ
ルMOSFETを用いた例である。図中、7はMOSF
ETで、ゲートはしきい値より高い電位(+V)に保持
されている。また51は定電圧ダイオードであり、その
他、図1と同符号は同一物を示す。
FIG. 5 shows an example using an enhancement type n-channel MOSFET. In the figure, 7 is MOSF
At ET, the gate is held at a potential (+ V) higher than the threshold. Reference numeral 51 denotes a constant voltage diode, and the same reference numerals as those in FIG. 1 denote the same components.

【0031】動作を説明する。MOSFET7のしきい
値はゲート・ソース間で+5Vとする。今、ゲートは+
10Vにクランプされているとする。ドレイン電位が5
V未満の場合、MOSFET7のゲート・ソース間電位
差は5V以上になるので、チャネルは開き、ソースとド
レインは同電位になることができる。ドレイン電位が上
昇するにつれてソース電位も上昇するが、そうするとゲ
ート・ソース間電位差は縮まってチャネルが閉じてく
る。よって図1の場合と同様、ソース電位は5V以上に
はならない。この状態は、ドレイン電位が数百Vになっ
ても同様である。
The operation will be described. The threshold value of the MOSFET 7 is +5 V between the gate and the source. Now the gate is +
It is assumed that the voltage is clamped at 10V. Drain potential is 5
When the voltage is less than V, the potential difference between the gate and the source of the MOSFET 7 becomes 5 V or more, so that the channel is opened and the source and the drain can have the same potential. As the drain potential rises, the source potential also rises. However, when doing so, the potential difference between the gate and the source is reduced and the channel is closed. Therefore, as in the case of FIG. 1, the source potential does not exceed 5 V. This state is the same even when the drain potential becomes several hundred volts.

【0032】次に図6は、ドレイン電位が再び低下して
チャネルが開く動作を説明するために、MOSFET7
の構造を模式的に示したものである。図中の符号、14
はp型ベース領域、15は絶縁ゲート電極である。絶縁
ゲート電極15の周辺は絶縁膜16に覆われている。そ
の他の符号は図2と同じものを示している。ベース領域
14はソース領域10と同電位に保たれている。なお図
中、p型ベース領域14と絶縁ゲート電極15の間の破
線は、導通時のチャネルの存在を示している。チャネル
が遮断された時、n型ソース領域は5Vであった。ドレ
イン電圧が再び低下して2Vになったとすると、p型ベ
ース領域14とn型ドリフト領域13との間のpn接合
が順バイアスされるので、これによってソース電位は即
座に低下し、再びチャネルは開く。
Next, FIG. 6 shows the operation of the MOSFET 7 in order to explain the operation in which the drain potential drops again and the channel opens.
Is a schematic view of the structure of FIG. 14 in the figure
Is a p-type base region, and 15 is an insulated gate electrode. The periphery of the insulated gate electrode 15 is covered with an insulating film 16. Other reference numerals indicate the same as those in FIG. The base region 14 is kept at the same potential as the source region 10. In the drawing, a broken line between the p-type base region 14 and the insulated gate electrode 15 indicates the presence of a channel during conduction. When the channel was shut off, the n-type source region was at 5V. If the drain voltage drops again to 2 V, the pn junction between the p-type base region 14 and the n-type drift region 13 is forward-biased, which immediately lowers the source potential and again causes the channel to turn off. open.

【0033】また、本発明の本質ではないが、ドレイン
電位が急激に上昇した場合、容量の差によって絶縁ゲー
ト15の絶縁が破れることは十分考えられる。そこでp
型ベース領域の電圧をクランプするための定電圧ダイオ
ード51を図5のように接続することによって、フロー
ティング状態となるp型ドリフト領域の電位を上昇させ
ずにおくことができる。
Although not essential to the present invention, when the drain potential rises sharply, it is fully conceivable that the insulation of the insulated gate 15 is broken due to the difference in capacitance. Then p
By connecting the constant voltage diode 51 for clamping the voltage of the mold base region as shown in FIG. 5, the potential of the floating p-type drift region can be kept from rising.

【0034】なお、上記の構成は、負電位を入力信号と
する場合にも、エンハンスメント型pチャネルMOSF
ETを使うことで同様に適用できる。
Note that the above-described structure can be applied to an enhancement-type p-channel MOSF even when a negative potential is used as an input signal.
The same can be applied by using ET.

【0035】次に、図7は本発明の第二の実施の形態を
説明する回路図で、前記請求項2に対応する。図中、1
は内部回路、2はその入力用電極、3は外部入力端子、
5は定電圧ダイオード、9は定電流ダイオードである。
定電流ダイオードとは、図8のような電流電圧特性を示
すもので、たとえばゲート・ソース間を短絡したデプレ
ッション型nチャネルFETである。
Next, FIG. 7 is a circuit diagram illustrating a second embodiment of the present invention, and corresponds to claim 2 described above. In the figure, 1
Is an internal circuit, 2 is its input electrode, 3 is an external input terminal,
5 is a constant voltage diode and 9 is a constant current diode.
The constant current diode has a current-voltage characteristic as shown in FIG. 8, and is, for example, a depletion-type n-channel FET in which the gate and the source are short-circuited.

【0036】動作を説明する。定電圧ダイオード5の耐
圧を5Vとする。外部入力端子3の電位が0〜5Vの間
で変動する時、内部回路の入力用電極2のインピーダン
スは非常に高いので、定電流ダイオード9に流れる電流
は瞬時かつ極く僅かである。よって、定電流ダイオード
9の電流と電圧の関係は、図8の原点付近を前後するに
留まる。すなわち、この領域では定電流ダイオード9は
抵抗値の低い抵抗体と等価である。外部入力端子3の電
位が5Vを上回ると、入力用電極2の電位は5Vにクラ
ンプされ、差分は定電流ダイオード9の両端にかかる。
しかし、電流値は一定値の保持されるので、定電圧ダイ
オード5が過熱によって壊れない程度に設定することが
出来る。また、外部入力端子3の電位が再び5Vを下回
ったとき、前記図12の従来例では定電圧ダイオード5
の内部に蓄積された電荷を放出するのに時間がかかった
が、定電流ダイオード9は逆方向の電流に対しては順バ
イアスされたpn接合であるから、ほとんど瞬時にこれ
を放出する。
The operation will be described. The withstand voltage of the constant voltage diode 5 is set to 5V. When the potential of the external input terminal 3 fluctuates between 0 and 5 V, the impedance of the input electrode 2 of the internal circuit is very high, so that the current flowing through the constant current diode 9 is instantaneous and extremely small. Therefore, the relationship between the current and voltage of the constant current diode 9 is only around the origin in FIG. That is, in this region, the constant current diode 9 is equivalent to a resistor having a low resistance value. When the potential of the external input terminal 3 exceeds 5 V, the potential of the input electrode 2 is clamped at 5 V, and the difference is applied to both ends of the constant current diode 9.
However, since the current value is maintained at a constant value, it can be set to such a degree that the constant voltage diode 5 is not broken by overheating. When the potential of the external input terminal 3 drops below 5 V again, the constant voltage diode 5 in the conventional example of FIG.
It takes time to release the electric charge stored inside the device. However, since the constant current diode 9 is a forward-biased pn junction with respect to the reverse current, it discharges it almost instantaneously.

【0037】なお、上記の構成は、負電位を入力信号と
する場合にも、全てのダイオードの極性を反対に接続す
ることで同様に適用できる。
The above configuration can be similarly applied to a case where a negative potential is used as an input signal by connecting all the diodes in reverse.

【0038】次に、図9は本発明の第三の実施の形態を
説明する回路図であり、前記請求項3に対応する。図9
の回路は、前記図7の外部入力端子3と定電流ダイオー
ド9との間に、新たに定電流ダイオード9とは逆極性に
接続した定電流ダイオード91を付加したものである。
前記図7の回路においては、外部入力端子3の電位が正
の範囲では有効に内部回路を保護できる。しかし、外部
入力端子3の電位が負になると、入力用電極2は−0.
7V以下になることはないが、定電圧ダイオード5も定
電流ダイオード9もpn接合が順バイアス状態となり、
両者が過熱によって壊れる可能性がある。そこで、図9
に示すように定電流ダイオード91を付加することでこ
れを防ぐことが出来る。また、定電圧ダイオード5の順
方向電流による発熱は降伏電流時よりも許容できるの
で、新たに付加した定電流ダイオード91の順方向電流
の上限は定電流ダイオード9の数倍も許容でき、この付
加によって通常の動作を阻害しないように設計すること
ができる。
Next, FIG. 9 is a circuit diagram for explaining a third embodiment of the present invention, and corresponds to claim 3 described above. FIG.
In this circuit, a constant current diode 91 newly connected to the opposite polarity to the constant current diode 9 is added between the external input terminal 3 and the constant current diode 9 in FIG.
In the circuit of FIG. 7, the internal circuit can be effectively protected when the potential of the external input terminal 3 is in a positive range. However, when the potential of the external input terminal 3 becomes negative, the input electrode 2 becomes -0.0.
Although the voltage does not fall below 7 V, the pn junction of both the constant voltage diode 5 and the constant current diode 9 is in a forward bias state,
Both can be destroyed by overheating. Therefore, FIG.
This can be prevented by adding a constant current diode 91 as shown in FIG. Further, since the heat generated by the forward current of the constant voltage diode 5 can be more allowed than at the time of the breakdown current, the upper limit of the forward current of the newly added constant current diode 91 can be several times larger than that of the constant current diode 9. Can be designed so as not to hinder normal operation.

【0039】ちなみに、この構成では外部入力端子3の
電圧が急激に低下してきても、逆方向の電流も制限され
ているので、図7の回路のように入力用電極2の電位が
瞬時に下がるというわけにはいかないように思われる。
そのため、前記図1の例を引用して、入力用電極2の電
位が低下するに要する時間を概算してみる。
By the way, in this configuration, even if the voltage of the external input terminal 3 suddenly drops, the current in the reverse direction is also limited, so that the potential of the input electrode 2 instantaneously drops as in the circuit of FIG. It doesn't seem like that.
Therefore, the time required for the potential of the input electrode 2 to decrease will be roughly estimated with reference to the example of FIG.

【0040】前記図1に例においては、定電圧ダイオー
ド5が降伏状態にある時、定電圧ダイオード5の内部に
蓄積されている電荷量は約7nCであった。これを10
mAずつ放出するとすると、それに要する時間はざっと
0.7μsということになる。また、外部入力端子3の
電位が0V〜5Vの範囲で推移し、定電圧ダイオード5
が降伏しなければ、図9の系にはさしたる電流は流れな
いので、2つの定電流ダイオード9と91の動作点は図
8の原点付近で推移する。よって、実効的な抵抗は0.
1Ωのオーダーに留まり、CR積は数nsのオーダーで
ある。このように定電流ダイオード91を挿入してもほ
とんど悪影響は生じない。
In the example shown in FIG. 1, when the constant voltage diode 5 is in a breakdown state, the amount of charge stored inside the constant voltage diode 5 is about 7 nC. This is 10
If it were to be released in mAs, the time required would be roughly 0.7 μs. Further, the potential of the external input terminal 3 changes in the range of 0 V to 5 V, and the constant voltage diode 5
If no breakdown occurs, no significant current flows in the system of FIG. 9, so that the operating points of the two constant current diodes 9 and 91 change near the origin of FIG. Therefore, the effective resistance is 0.
Staying on the order of 1Ω, the CR product is on the order of a few ns. Thus, even if the constant current diode 91 is inserted, almost no adverse effect occurs.

【0041】同様に、図10は前記図1の回路に同様の
定電流ダイオード91を付加したもので、同様の問題に
対して同じ効果を有する。
Similarly, FIG. 10 is obtained by adding the same constant current diode 91 to the circuit of FIG. 1 and has the same effect on the same problem.

【0042】さらに、図11は本発明の第四の実施の形
態を説明する回路図で、前記請求項4に対応する。これ
まで説明した保護回路では、外部入力端子3に印加され
る電圧信号が正負いずれかに偏っている場合にのみ有効
であった。しかし、図11のように定電流ダイオード9
と91も定電圧ダイオード5と52も対にして構成する
ことにより、正負両極を有する入力信号を受け取る内部
回路に対し、正負どちらの極性の高電圧からも内部回路
を保護することができる。
FIG. 11 is a circuit diagram for explaining a fourth embodiment of the present invention, and corresponds to claim 4. The protection circuit described so far is effective only when the voltage signal applied to the external input terminal 3 is positive or negative. However, as shown in FIG.
And 91 and the constant voltage diodes 5 and 52 as a pair, it is possible to protect the internal circuit for receiving an input signal having both positive and negative polarities from a high voltage of either positive or negative polarity.

【0043】なお、前記図7、図9、図11および図1
2において、定電圧ダイオード5の一端は接地(0Vに
固定)されて描かれているが、これは必ずしも0Vでな
くてもよい。この定電圧ダイオードの本質的な意味は、
後続の内部回路1の入力部に過大な電圧がかかることを
阻止することである。よって、図中の内部回路1の中に
抵抗として示した入力部の他端が図中に示すごとく接地
(0Vに)されているのではなく、例えば所定の正電位
に固定されているのであれば、当然これを保護する定電
圧ダイオード5の他端も、これと同じ電位もしくはこれ
に近い電位に固定することになる。また、前記内部回路
1の入力部の他端が前記図のごとく接地されている場合
でも、前記定電圧ダイオードの前記他端は、上記の入力
保護の目的を果たせるならば、接地(0V)以外の他の
所定電位に固定されていても構わない。
Note that FIG. 7, FIG. 9, FIG.
In FIG. 2, one end of the constant voltage diode 5 is illustrated as being grounded (fixed to 0 V), but this is not necessarily required to be 0 V. The essential meaning of this constant voltage diode is
The purpose is to prevent an excessive voltage from being applied to the input section of the subsequent internal circuit 1. Therefore, the other end of the input section shown as a resistor in the internal circuit 1 in the drawing is not grounded (to 0 V) as shown in the drawing, but is fixed to a predetermined positive potential, for example. If this is the case, the other end of the constant voltage diode 5 that protects it is also fixed to the same potential or a potential close thereto. Further, even when the other end of the input section of the internal circuit 1 is grounded as shown in the figure, the other end of the constant voltage diode is not grounded (0 V) if the above-mentioned purpose of input protection can be achieved. May be fixed to another predetermined potential.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に対応する本発明の実施の形態を示す
回路図。
FIG. 1 is a circuit diagram showing an embodiment of the present invention corresponding to claim 1;

【図2】図1のトランジスタの内部状態を説明する模式
図。
FIG. 2 is a schematic diagram illustrating an internal state of the transistor in FIG.

【図3】図1のトランジスタの別の内部状態を説明する
模式図。
FIG. 3 is a schematic diagram illustrating another internal state of the transistor in FIG.

【図4】図1のトランジスタのさらに別の内部状態を説
明する模式図。
FIG. 4 is a schematic diagram illustrating still another internal state of the transistor in FIG. 1;

【図5】請求項1に対応する本発明の別の実施の形態を
示す回路図。
FIG. 5 is a circuit diagram showing another embodiment of the present invention corresponding to claim 1;

【図6】図6のトランジスタの内部状態を説明する模式
図。
FIG. 6 is a schematic diagram illustrating an internal state of the transistor in FIG.

【図7】請求項2に対応する本発明の実施の形態を示す
回路図。
FIG. 7 is a circuit diagram showing an embodiment of the present invention corresponding to claim 2;

【図8】定電流ダイオードの電圧−電流特性を示す特性
図。
FIG. 8 is a characteristic diagram showing voltage-current characteristics of a constant current diode.

【図9】請求項3に対応する本発明の実施の形態を示す
回路図。
FIG. 9 is a circuit diagram showing an embodiment of the present invention corresponding to claim 3;

【図10】請求項3に対応する本発明の別の実施の形態
を示す回路図。
FIG. 10 is a circuit diagram showing another embodiment of the present invention corresponding to claim 3;

【図11】請求項4に対応する本発明の実施の形態を示
す回路図。
FIG. 11 is a circuit diagram showing an embodiment of the present invention corresponding to claim 4;

【図12】従来回路の一例を示す回路図。FIG. 12 is a circuit diagram showing an example of a conventional circuit.

【符号の説明】[Explanation of symbols]

1・・・内部回路 2・・・入力用電極 3・・・外部入力端子 4・・・保護抵抗 5、51・・・定電圧ダイオード 6・・・デプレッション型nチャネルJFET 7・・・エンハンスメント型nチャネルMOSFET 8・・・定電圧ダイオード 9、91・・・定電流ダイオード 10・・・n+型ソース領域 11・・・n+型ドレイン領域 12・・・p型ゲート領域 13・・・n型のドリフト領域 14・・・p型ベース領域 15・・・絶縁ゲート 16・・・絶縁膜 DESCRIPTION OF SYMBOLS 1 ... Internal circuit 2 ... Input electrode 3 ... External input terminal 4 ... Protective resistor 5, 51 ... Constant voltage diode 6 ... Depletion type n channel JFET 7 ... Enhancement type n-channel MOSFET 8 constant-voltage diode 9, 91 constant-current diode 10 n-type source region 11 n-type drain region 12 p-type gate region 13 n Drift region 14 ... p-type base region 15 ... insulating gate 16 ... insulating film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】外部信号を受信する外部入力端子には電圧
制御型トランジスタの一方の主電極が接続され、後続の
内部回路の入力用電極には前記電圧制御型トランジスタ
の他方の主電極が接続され、前記外部入力端子に第一の
極性の所定値未満の電圧が印加された場合は前記電圧制
御型トランジスタの前記2つの主電極間が導通状態とな
り、前記外部入力端子に第一の極性の前記所定値以上の
電圧が印加された場合は前記電圧制御型トランジスタの
前記2つの主電極間が遮断状態となるべく、前記トラン
ジスタの制御電極が所定の固定電位に保持されている、
ことを特徴とする入力保護回路。
An external input terminal for receiving an external signal is connected to one main electrode of a voltage-controlled transistor, and an input electrode of a subsequent internal circuit is connected to the other main electrode of the voltage-controlled transistor. When a voltage less than a predetermined value of the first polarity is applied to the external input terminal, the two main electrodes of the voltage-controlled transistor become conductive, and the external input terminal has the first polarity. When a voltage equal to or higher than the predetermined value is applied, the control electrode of the transistor is held at a predetermined fixed potential so that the two main electrodes of the voltage-controlled transistor are cut off.
An input protection circuit characterized in that:
【請求項2】外部信号を受信する外部入力端子と後続の
内部回路の入力用電極との間に、両方向に導通性を持つ
が少なくとも一方向に流れる電流は一定値以下に制限す
る定電流ダイオードが接続され、かつ、前記外部入力端
子に第一の極性の所定値以上の電圧が印加されても、前
記入力用電極には前記所定値以上の電位が印加されない
ように、前記入力用電極に定電圧ダイオードの一方の端
子が接続され、前記定電圧ダイオードの他方の端子は所
定の固定電位に保持された、ことを特徴とする入力保護
回路。
2. A constant current diode having conductivity in both directions between an external input terminal for receiving an external signal and an input electrode of a subsequent internal circuit, but restricting a current flowing in at least one direction to a predetermined value or less. Is connected, and even when a voltage of a predetermined value or more of the first polarity is applied to the external input terminal, a voltage of the predetermined value or more is not applied to the input electrode. An input protection circuit, wherein one terminal of a constant voltage diode is connected, and the other terminal of the constant voltage diode is held at a predetermined fixed potential.
【請求項3】前記外部入力端子に第二の極性の電位が印
加された場合、一定値以上の電流を流さないことで回路
を保護すべく、前記電圧制御型トランジスタもしくは前
記定電流ダイオードと、前記外部入力端子との間に、前
記第二の極性の電位がその両端に印加された場合に流れ
る電流を一定値以下に制限する極性で第二の定電流ダイ
オードを挿入した、ことを特徴とする請求項1または請
求項2に記載の入力保護回路。
3. When the potential of the second polarity is applied to the external input terminal, the voltage control type transistor or the constant current diode is provided to protect a circuit by preventing a current of a predetermined value or more from flowing. Between the external input terminal, a second constant current diode is inserted with a polarity that limits the current flowing when the potential of the second polarity is applied to both ends thereof to a certain value or less, The input protection circuit according to claim 1 or 2, wherein
【請求項4】外部信号を受信する外部入力端子には、ア
ノード同士もしくはカソード同士を接続した直列接続の
一組の定電流ダイオードの一端が接続され、前記一組の
定電流ダイオードの他端が後続の内部回路の入力用電極
に接続され、かつ、前記入力用電極にはさらに、アノー
ド同士もしくはカソード同士を接続した直列接続の一組
の定電圧ダイオードの一端が接続され、前記一組の定電
圧ダイオードの他端は所定の固定電位に保持された、こ
とを特徴とする入力保護回路。
4. An external input terminal for receiving an external signal is connected to one end of a pair of series-connected constant current diodes having anodes or cathodes connected to each other, and the other end of the set of constant current diodes is connected to the other end. One end of a pair of series-connected constant-voltage diodes in which an anode or a cathode is connected is connected to the input electrode of the subsequent internal circuit, and the input electrode is further connected to the input electrode. An input protection circuit, wherein the other end of the voltage diode is held at a predetermined fixed potential.
JP25632496A 1996-09-27 1996-09-27 Input protective circuit Pending JPH10108359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25632496A JPH10108359A (en) 1996-09-27 1996-09-27 Input protective circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25632496A JPH10108359A (en) 1996-09-27 1996-09-27 Input protective circuit

Publications (1)

Publication Number Publication Date
JPH10108359A true JPH10108359A (en) 1998-04-24

Family

ID=17291095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25632496A Pending JPH10108359A (en) 1996-09-27 1996-09-27 Input protective circuit

Country Status (1)

Country Link
JP (1) JPH10108359A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077718A (en) * 1998-08-27 2000-03-14 Hewlett Packard Co <Hp> Light-emitting diode assembly
JP2009260919A (en) * 2008-03-17 2009-11-05 Nippon Soken Inc Receiving device
JP2010200449A (en) * 2009-02-24 2010-09-09 Daikin Ind Ltd Voltage limiting circuit
JP2011036051A (en) * 2009-08-03 2011-02-17 Ricoh Co Ltd Overvoltage protection circuit
CN106684081A (en) * 2015-11-10 2017-05-17 亚德诺半导体集团 Overvoltage protection device and a galvanic isolator in combination with an overvoltage protection device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077718A (en) * 1998-08-27 2000-03-14 Hewlett Packard Co <Hp> Light-emitting diode assembly
JP2009260919A (en) * 2008-03-17 2009-11-05 Nippon Soken Inc Receiving device
US8160531B2 (en) 2008-03-17 2012-04-17 Nippon Soken, Inc. Receiving device for adjusting energy of a received signal sent over a transmission line
JP2010200449A (en) * 2009-02-24 2010-09-09 Daikin Ind Ltd Voltage limiting circuit
JP2011036051A (en) * 2009-08-03 2011-02-17 Ricoh Co Ltd Overvoltage protection circuit
CN106684081A (en) * 2015-11-10 2017-05-17 亚德诺半导体集团 Overvoltage protection device and a galvanic isolator in combination with an overvoltage protection device
JP2017092473A (en) * 2015-11-10 2017-05-25 アナログ デバイシス グローバル Overvoltage protection device, and galvanic isolator in combination with overvoltage protection device
CN106684081B (en) * 2015-11-10 2020-03-24 亚德诺半导体集团 Overvoltage protection device and galvanic isolator combined with overvoltage protection device

Similar Documents

Publication Publication Date Title
KR100625916B1 (en) Power mosfet having voltage-clamped gate
US6043965A (en) Low loss reverse battery protection
US7288450B1 (en) General protection of an integrated circuit against permant overloads and electrostatic discharges
US5977596A (en) Depletion controlled isolation stage
US20040021502A1 (en) SOI voltage-tolerant body-coupled pass transistor
JPH08275406A (en) Switch and switch system for battery disconnection
US5786616A (en) Semiconductor integrated circuit having an SOI structure, provided with a protective circuit
JP2001160615A (en) Stacked mos transistor protective circuit
US4609931A (en) Input protection MOS semiconductor device with zener breakdown mechanism
US6469352B2 (en) Two-terminal semiconductor overcurrent limiter
EP0904636B1 (en) Power device with a short-circuit detector
US5710452A (en) Semiconductor device having electrostatic breakdown protection circuit
JP7038531B2 (en) Load drive circuit with reverse power supply protection function
JP2009543324A (en) Electrostatic discharge protection device and method therefor
US6201677B1 (en) Insulated gate type semiconductor apparatus with a control circuit
JPH10108359A (en) Input protective circuit
US4306185A (en) Breakdown voltage protection circuit
JPH0548021A (en) Semiconductor protective circuit
US5729420A (en) High voltage recoverable input protection circuit and protection device
JP3554353B2 (en) Protection device for field effect transistor
EP0666596B1 (en) Protection apparatus for series pass MOSFETs
JP3114338B2 (en) Semiconductor protection device
JP2002176347A (en) Overcurrent limiting semiconductor device
JP3113931B2 (en) Overcurrent protection device
KR100388178B1 (en) Protective circuit of a stacked mos transistor

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040203

Free format text: JAPANESE INTERMEDIATE CODE: A02